JP3406222B2 - Active matrix substrate manufacturing method - Google Patents

Active matrix substrate manufacturing method

Info

Publication number
JP3406222B2
JP3406222B2 JP8183198A JP8183198A JP3406222B2 JP 3406222 B2 JP3406222 B2 JP 3406222B2 JP 8183198 A JP8183198 A JP 8183198A JP 8183198 A JP8183198 A JP 8183198A JP 3406222 B2 JP3406222 B2 JP 3406222B2
Authority
JP
Japan
Prior art keywords
insulating film
lines
interlayer insulating
active matrix
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8183198A
Other languages
Japanese (ja)
Other versions
JPH11282010A (en
Inventor
徹也 土肥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8183198A priority Critical patent/JP3406222B2/en
Publication of JPH11282010A publication Critical patent/JPH11282010A/en
Application granted granted Critical
Publication of JP3406222B2 publication Critical patent/JP3406222B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ノートブック型パ
ーソナルコンピュータ等の情報端末機器やOA機器、A
V機器等に利用される液晶表示装置に用いられるアクテ
ィブマトリクス基板の製造方法及びその製造装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to information terminal equipment such as a notebook personal computer, OA equipment, and A
The present invention relates to a method and an apparatus for manufacturing an active matrix substrate used in a liquid crystal display device used for V equipment and the like.

【0002】[0002]

【従来の技術】液晶の電気光学的効果を表示装置に利用
した液晶表示装置は、現在、ノートブック型パーソナル
コンピュータ等の情報端末機器やOA機器、AV機器
等、様々な分野に利用されている。
2. Description of the Related Art A liquid crystal display device which utilizes the electro-optical effect of liquid crystal in a display device is currently used in various fields such as information terminal equipment such as a notebook personal computer, OA equipment and AV equipment. .

【0003】この液晶表示装置は、互いに交差するゲー
ト信号線(走査配線)やデータ信号線(信号配線)、マ
トリクス状に配置された多数の画素電極及び各画素電極
を制御するスイッチング素子等を備えたアクティブマト
リクス基板と、カラーフィルタや対向電極等を備えた対
向基板とが、所定の間隙を保って互いの電極形成面が向
かい合うように貼り合わせられ、両基板の間隙に液晶層
が挟持された構成を有している。
This liquid crystal display device is provided with gate signal lines (scanning lines), data signal lines (signal lines) intersecting with each other, a large number of pixel electrodes arranged in a matrix, and switching elements for controlling each pixel electrode. The active matrix substrate and a counter substrate provided with a color filter, a counter electrode, etc. were bonded so that their electrode forming surfaces face each other with a predetermined gap kept, and the liquid crystal layer was sandwiched between the two substrates. Have a configuration.

【0004】ところで、アクティブマトリクス基板の製
造工程は複雑であり、多くの製造プロセスを経ることを
余儀なくされる。このため、異物の混入や画素電極とゲ
ート信号線やデータ信号線との短絡、ゲート信号線同士
やデータ信号線同士の短絡等の欠陥が発生しやすく、こ
れを完全に防ぐことは非常に困難であった。従って、こ
のような欠陥を早期に検出し、必要に応じて修正を行う
ことは、生産歩留りを向上させるために非常に重要な課
題となっている。
By the way, the manufacturing process of the active matrix substrate is complicated, and many manufacturing processes are inevitable. Therefore, defects such as contamination of foreign substances, short circuit between the pixel electrode and the gate signal line or data signal line, short circuit between the gate signal lines or between data signal lines, and the like are likely to occur, and it is extremely difficult to completely prevent this. Met. Therefore, it is very important to detect such defects at an early stage and correct them if necessary in order to improve the production yield.

【0005】そこで、従来においては、上記アクティブ
マトリクス基板と対向基板とを貼り合わせて液晶を注入
して液晶パネルを作製した後に、点灯検査を行って線欠
陥や点欠陥の有無を検出し、その欠陥部が修正可能なも
のであれば修正していた。例えば、特開平3−2094
22号公報では、液晶パネルの状態で欠陥部にレーザ光
等を照射して修正を行う方法が開示されている。
Therefore, conventionally, after the active matrix substrate and the counter substrate are bonded to each other and liquid crystal is injected to fabricate a liquid crystal panel, a lighting inspection is performed to detect the presence or absence of line defects and point defects. If the defect could be corrected, it was corrected. For example, Japanese Patent Laid-Open No. 3-2094
Japanese Unexamined Patent Publication No. 22-52 discloses a method of irradiating a defective portion with laser light or the like in the state of a liquid crystal panel to perform correction.

【0006】この修正方法について、図7を参照しなが
ら以下に説明する。
This correction method will be described below with reference to FIG.

【0007】図7は従来の液晶パネルにおけるアクティ
ブマトリクス基板を示す断面図である。この図7におい
て、8はガラス基板、5はゲート信号線間の短絡部、2
はデータ信号線、3は画素電極、9はゲート信号線とデ
ータ信号線2との間の絶縁膜、10は保護層を示し、ス
イッチング素子は図示を省略している。
FIG. 7 is a sectional view showing an active matrix substrate in a conventional liquid crystal panel. In FIG. 7, 8 is a glass substrate, 5 is a short-circuit portion between gate signal lines, and 2
Is a data signal line, 3 is a pixel electrode, 9 is an insulating film between the gate signal line and the data signal line 2, 10 is a protective layer, and the switching elements are not shown.

【0008】図7に示すようなゲート信号線間の短絡部
5が存在すると、ゲート信号線間が互いに干渉し、点灯
検査において線欠陥として表れる。この線欠陥は、短絡
部5の一部を除去することによって修正可能である。但
し、点灯表示状態に影響が無いようにするためには保護
層等の破壊を防ぐ必要があるので、レーザ照射が可能な
部分は図7の矢印○の部分のみで矢印×の部分にはレー
ザ照射が行えず、修正適用範囲に制限があった。
If the short-circuited portion 5 between the gate signal lines as shown in FIG. 7 exists, the gate signal lines interfere with each other and appear as a line defect in the lighting inspection. This line defect can be corrected by removing a part of the short circuit portion 5. However, in order to prevent the lighting display state from being affected, it is necessary to prevent destruction of the protective layer and the like. Therefore, the laser-irradiable portion is only the portion indicated by the arrow ○ in FIG. Irradiation was not possible and there was a limit to the scope of modification.

【0009】さらに、アクティブマトリクス基板と対向
基板とを貼り合わせて基板間に液晶を注入した液晶パネ
ルの状態で欠陥が検出された場合、検出された欠陥が修
正不可能なものであれば液晶パネル全体を破棄せざるを
得なくなるため、生産歩留りが低下してしまうという問
題もあった。
Further, when a defect is detected in the state of the liquid crystal panel in which the active matrix substrate and the counter substrate are bonded together and liquid crystal is injected between the substrates, if the detected defect cannot be corrected, the liquid crystal panel There is also a problem that the production yield is reduced because the whole product must be discarded.

【0010】そこで、近年においては、対向基板と貼り
合わせる前のアクティブマトリクス基板の状態でリーク
等の欠陥を検出し、修正することが要望されるようにな
ってきている。そして、欠陥の検出についても、アクテ
ィブマトリクス基板の状態で画像処理や抵抗検査等を行
うことにより検出可能となってきている。
Therefore, in recent years, it has been desired to detect and correct defects such as leaks in the state of the active matrix substrate before being bonded to the counter substrate. Also, the detection of defects can be detected by performing image processing, resistance inspection, etc. in the state of the active matrix substrate.

【0011】ところで、近年においては、液晶パネルの
高開口率化を図るために、例えば特開平1−12482
4号公報には、図8に示すような構成のアクティブマト
リクス基板を備えた液晶表示装置が開発されている。
By the way, in recent years, in order to increase the aperture ratio of a liquid crystal panel, for example, Japanese Patent Laid-Open No. 1-14822.
In Japanese Patent Laid-Open No. 4 (1994), a liquid crystal display device including an active matrix substrate having a structure as shown in FIG. 8 has been developed.

【0012】このアクティブマトリクス基板は、ガラス
基板8上にゲート信号線1やデータ信号線2、図示しな
いスイッチング素子等を覆うように層間絶縁膜7が設け
られ、その層間絶縁膜7上に画素電極3が設けられてい
る。この構成では、ゲート信号線1やデータ信号線2と
画素電極3とを層間絶縁膜7を介して一部重畳させるこ
とができるので、図7に示したようなデータ信号線2と
画素電極3とを同層に設けたアクティブマトリクス基板
に比べて液晶パネルの高開口率化を図ることが可能とな
る。
In this active matrix substrate, an interlayer insulating film 7 is provided on a glass substrate 8 so as to cover the gate signal lines 1, the data signal lines 2, switching elements (not shown) and the like, and pixel electrodes are formed on the interlayer insulating film 7. 3 is provided. In this configuration, the gate signal line 1 or the data signal line 2 and the pixel electrode 3 can be partially overlapped with each other through the interlayer insulating film 7, and therefore, the data signal line 2 and the pixel electrode 3 as shown in FIG. It is possible to increase the aperture ratio of the liquid crystal panel as compared with an active matrix substrate in which and are provided in the same layer.

【0013】[0013]

【発明が解決しようとする課題】上述の図8に示したア
クティブマトリクス基板において、例えば図9に示すよ
うなゲート信号線1間の短絡5が生じた場合、従来のよ
うに基板8の裏面側からレーザ光を照射すると以下のよ
うな問題が生じる。
In the active matrix substrate shown in FIG. 8 described above, when a short circuit 5 between the gate signal lines 1 as shown in FIG. Irradiating laser light from the following causes the following problems.

【0014】即ち、図9のA−A’線断面図である図1
0に示すように、ゲート信号線間の短絡部5の上層に存
在する層間絶縁膜7や画素電極3もレーザ照射により同
時に除去されてしまうため、除去部に液晶配向不良が発
生したり、下層の保護が不十分になる。さらに、そのま
ま短絡部5を除去できたとしても、層間絶縁膜7の影響
でレーザの照射痕がテーパ型となるのでトリミング精度
が悪く、レーザ照射可能領域が非常に狭くなって所望の
領域を除去することが困難であるという問題もあった。
That is, FIG. 1 is a sectional view taken along the line AA 'of FIG.
As shown in FIG. 0, the interlayer insulating film 7 and the pixel electrode 3 existing in the upper layer of the short circuit portion 5 between the gate signal lines are also simultaneously removed by the laser irradiation, so that a liquid crystal alignment defect occurs in the removed portion or the lower layer Inadequate protection. Further, even if the short-circuited portion 5 can be removed as it is, since the laser irradiation mark becomes a taper type due to the influence of the interlayer insulating film 7, the trimming accuracy is poor, and the laser irradiation possible area becomes very narrow, and the desired area is removed. There was also a problem that it was difficult to do.

【0015】このような問題は、データ信号線間に短絡
が生じた場合にも同様に起こると考えられる、本発明
は、このような従来技術の課題を解決すべくなされたも
のであり、短絡部の修正を確実に行うことができるアク
ティブマトリクス基板の製造方法及びその実施に使用す
る製造装置を提供することを目的とする。
It is considered that such a problem similarly occurs when a short circuit occurs between the data signal lines. The present invention has been made to solve the problems of the prior art as described above. It is an object of the present invention to provide an active matrix substrate manufacturing method capable of surely correcting a part and a manufacturing apparatus used for the implementation.

【0016】[0016]

【課題を解決するための手段】本発明のアクティブマト
リクス基板の製造方法は、基板上に、複数の走査配線及
び複数の信号配線が絶縁膜を介して互いに交差するよう
に設けられ、両配線の交差部近傍にスイッチング素子が
それぞれ設けられ、該走査配線、該信号配線及び該スイ
ッチング素子を覆うように層間絶縁膜が設けられて該
間絶縁膜上に画素電極が設けられているアクティブマト
リクス基板を製造する方法であって、前記基板上に複数
の走査配線および複数の信号配線を絶縁膜を介して互い
に交差するように形成するとともに、両配線の交差部近
傍にスイッチング素子をそれぞれ形成する工程と、次い
で、いずれかの走査配線間又はいずれかの信号配線間に
短絡が生じている場合に、レーザ照射により短絡部を
除去する工程と、次いで、前記レーザ照射による除去
部、前記基板上に形成された前記走査配線、前記信号配
線及び前記スイッチング素子を覆うように層間絶縁膜を
形成する工程と、形成された層間絶縁膜上に画素電極を
形成する工程とを含み、そのことにより上記目的が達成
される。
According to a method of manufacturing an active matrix substrate of the present invention , a plurality of scanning wirings and a plurality of signal wirings are provided on a substrate so as to intersect each other with an insulating film interposed therebetween, and both wirings are provided. A switching element near the intersection
Respectively provided, a method for fabricating the active matrix substrate in which the scanning lines, and interlayer insulating film is provided so as to cover the signal wiring and the switching element is a pixel electrode on the layer <br/> insulating film is provided a method, to form a plurality of scan lines and a plurality of signal lines on the substrate so as to intersect with each other through an insulating film, a step of in the vicinity of an intersection of the two lines forming the switching elements, respectively, the following I
In, formed when a short circuit occurs between any one of the scan lines or between any of the signal wiring, and removing the short-circuit portion by laser irradiation, then removing portion by the laser irradiation, the substrate A step of forming an interlayer insulating film so as to cover the formed scanning wiring, the signal wiring, and the switching element, and a pixel electrode is formed on the formed interlayer insulating film.
Forming step, thereby achieving the above object.

【0017】本発明のアクティブマトリクス基板の製造
方法は、基板上に、複数の走査配線及び複数の信号配線
が絶縁膜を介して互いに交差するように設けられ、両配
線の交差部近傍にスイッチング素子がそれぞれ設けら
れ、該走査配線、該信号配線及び該スイッチング素子を
覆うように層間絶縁膜が設けられて該層間絶縁膜上に画
素電極が設けられているアクティブマトリクス基板を製
造する方法であって、前記基板上に複数の走査配線およ
び複数の信号配線を絶縁膜を介して互いに交差するよう
形成するとともに、両配線の交差部近傍にスイッチン
グ素子をそれぞれ形成する工程と、次いで、いずれかの
走査配線間又はいずれかの信号配線間に短絡が生じてい
る場合に、レーザ照射により該短絡部を除去する工程
と、次いで、該短絡部の除去によって走査配線と信号配
線との間に短絡が生じている場合に、レーザ照射により
その短絡部の両側で該走査配線又は該信号配線を切断す
る工程と、次いで、切断された配線の切断された部分
両側部分を冗長配線により接続する工程と、次いで、
ーザ照射による切断部、冗長配線による接続部、該走査
配線、該信号配線及び該スイッチング素子を覆うように
層間絶縁膜を形成する工程と、形成された層間絶縁膜上
に画素電極を形成する工程とを含み、そのことにより上
記目的が達成される。この場合、前記層間絶縁膜の厚さ
が、1〜3μmであることが好ましい。
In the method for manufacturing an active matrix substrate of the present invention , a plurality of scanning wirings and a plurality of signal wirings are provided on a substrate so as to intersect each other with an insulating film interposed therebetween, and a switching element is provided in the vicinity of the intersection of both wirings. there are provided respectively, a method for producing an active matrix substrate in which the scanning lines, and interlayer insulating film is provided so as to cover the signal wiring and the switching element is a pixel electrode on the interlayer insulating film is provided , to form a plurality of scan lines and a plurality of signal lines on the substrate so as to intersect with each other through an insulating film, forming a switching element in the vicinity of an intersection of the two lines, respectively, then either
There is a short circuit between the scan wires or between any of the signal wires.
When removing the short-circuited portion by laser irradiation
Then, if a short circuit occurs between the scanning wiring and the signal wiring due to the removal of the short-circuited portion , laser irradiation causes
And cutting the scanning lines or the signal lines on both sides of the short circuit portion, and then, a step of connecting the redundant wiring both side portions of the cut portions of cut lines, then cut portion formed by laser irradiation, To cover the connection portion by the redundant wiring, the scanning wiring, the signal wiring and the switching element.
Process of forming interlayer insulating film and on the formed interlayer insulating film
And a step of forming a pixel electrode, thereby achieving the above object. In this case, the thickness of the interlayer insulating film is preferably 1 to 3 μm.

【0018】本発明のアクティブマトリクス基板の製造
方法は、本発明のアクティブマトリクス基板の製造方法
に用いられる製造装置であって、基板を搭載するXYス
テージと、該ステージ上方部に配置されたレーザ加工手
段と、該レーザ加工手段から発振されたレーザ光の照射
領域を制御する制御手段と、該制御手段を通過したレー
ザ光を拡大又は縮小するための集光手段とを備え、さら
に、前記レーザ照射による除去部、前記レーザ照射によ
る切断部又は前記冗長配線による接続部に対して抵抗測
定を行うべく、測定部の両端に配される第1及び第2の
抵抗測定用プローブを備えており、そのことにより上記
目的が達成される。
The method of manufacturing an active matrix substrate of the present invention is a manufacturing apparatus used in the method of manufacturing an active matrix substrate of the present invention, in which an XY stage on which a substrate is mounted and laser processing arranged above the stage are processed. Means, a control means for controlling an irradiation area of the laser light oscillated from the laser processing means, and a condensing means for enlarging or reducing the laser light passing through the control means, and further the laser irradiation In order to perform resistance measurement on the removal part by the laser, the cutting part by the laser irradiation, or the connection part by the redundant wiring, first and second resistance measurement probes arranged at both ends of the measurement part are provided. By doing so, the above object is achieved.

【0019】前記第1及び第2の抵抗測定用プローブの
一方が前記XYステージに固定され、他方が前記レーザ
光の照射領域に応じて移動可能とされていてもよい。
One of the first and second resistance measuring probes may be fixed to the XY stage, and the other may be movable according to the laser light irradiation area.

【0020】レーザ光の照射部を観察するための観察手
段をさらに備え、該観察手段により前記第2のプローブ
の位置確認を行うようになっていてもよい。
It is also possible to further include an observation means for observing the laser light irradiation portion, and to confirm the position of the second probe by the observation means.

【0021】以下、本発明の作用について説明する。The operation of the present invention will be described below.

【0022】本発明にあっては、図1に示すように、走
査配線(ゲート信号線)1、信号配線(データ信号線)
2及びスイッチング素子(TFT)を覆うように層間絶
縁膜7が設けられ、その層間絶縁膜7上に画素電極3が
設けられているアクティブマトリクス基板の製造におい
て、ゲート信号線間の短絡又はデータ信号線間の短絡が
生じた場合に、図2に示すように、層間絶縁膜の形成前
にゲート信号線間の短絡部5又はデータ信号線間の短絡
部にレーザ照射を行って除去する。
In the present invention, as shown in FIG. 1, scanning wiring (gate signal line) 1 and signal wiring (data signal line)
2 and a switching element (TFT), an interlayer insulating film 7 is provided, and a pixel electrode 3 is provided on the interlayer insulating film 7. In manufacturing an active matrix substrate, a short circuit between gate signal lines or a data signal is generated. When a short circuit occurs between the lines, as shown in FIG. 2, the short circuit portion 5 between the gate signal lines or the short circuit portion between the data signal lines is irradiated with laser and removed before the formation of the interlayer insulating film.

【0023】そして、図3に示すように、レーザ照射に
よる除去部6上にも層間絶縁膜7を形成するので下層が
保護された状態になり、除去部6において液晶配向不良
が発生することもない。
As shown in FIG. 3, since the interlayer insulating film 7 is also formed on the removed portion 6 by laser irradiation, the lower layer is in a protected state, and liquid crystal alignment failure may occur in the removed portion 6. Absent.

【0024】さらに、従来のように液晶パネルの裏面か
らレーザ照射を行って短絡部を除去した場合、その破片
が周囲に飛散して新たな欠陥が生じたり周辺膜の欠損等
が生じたりするが、本発明によればそのような不良も生
じず、確実に修正を行うことができる。
Furthermore, when laser irradiation is performed from the back surface of the liquid crystal panel to remove the short-circuited portion as in the conventional case, the fragments are scattered around to cause new defects or defects in the peripheral film. According to the present invention, such a defect does not occur and the correction can be surely performed.

【0025】ここで、図4に示すように、ゲート信号線
1間の短絡部5の上方にデータ信号線2が存在する場合
又はデータ信号線間の短絡部の下方にゲート信号線が存
在する場合、レーザ照射により短絡部を除去するとゲー
ト信号線とデータ信号線との間の絶縁膜9が破壊され
て、ゲート信号線とデータ信号線との間の短絡6Aが生
じるおそれがある。或いは、絶縁膜9の成膜不良により
ゲート信号線とデータ信号線との間に短絡が生じる場合
もある。
Here, as shown in FIG. 4, when the data signal line 2 exists above the short circuit portion 5 between the gate signal lines 1, or when the data signal line 2 exists below the short circuit portion between the data signal lines. In this case, if the short-circuited portion is removed by laser irradiation, the insulating film 9 between the gate signal line and the data signal line may be destroyed, resulting in a short circuit 6A between the gate signal line and the data signal line. Alternatively, a short circuit may occur between the gate signal line and the data signal line due to a defective film formation of the insulating film 9.

【0026】そこで、このような場合には、その短絡部
6Aの両側6B(信号入力側及び信号入力側の反対側)
でゲート信号線又はデータ信号線を切断し、その信号線
の切断部6Bの両側を冗長配線等により接続することに
より、ゲート信号線とデータ信号線との短絡を修正する
ことができる。
Therefore, in such a case, both sides 6B (the signal input side and the opposite side of the signal input side) of the short-circuited portion 6A.
By disconnecting the gate signal line or the data signal line with each other and connecting both sides of the disconnection portion 6B of the signal line with a redundant wiring or the like, a short circuit between the gate signal line and the data signal line can be corrected.

【0027】そして、その上に層間絶縁膜を形成するこ
とにより、切断部や冗長配線による接続部も層間絶縁膜
により保護することができる。
By forming an interlayer insulating film thereon, it is possible to protect the cut portion and the connection portion by the redundant wiring with the interlayer insulating film.

【0028】ところで、修正の信頼性をより高めるため
には、層間絶縁膜を形成する前に修正が充分であるか否
かを確認して不良品を後工程に流さないことも大切であ
る。さらに、修正のための短絡部の除去や冗長配線によ
る接続等が不十分なものであれば、層間絶縁膜形成前に
再度修正が必要なこともある。従って、修正直後に修正
の合否を確認できるシステムを備えた製造装置を用いる
のが望ましい。
In order to further improve the reliability of repair, it is important to confirm whether the repair is sufficient before forming the interlayer insulating film and not pass the defective product to the subsequent process. Further, if the removal of the short-circuit portion for correction or the connection by the redundant wiring is insufficient, the correction may be necessary before the formation of the interlayer insulating film. Therefore, it is desirable to use a manufacturing apparatus equipped with a system that can confirm the success or failure of the correction immediately after the correction.

【0029】そこで、本発明のアクティブマトリクス基
板の製造装置は、図5に示すように、XYステージ22
と、レーザ発振器11と、電動スリット17等のレーザ
光制御手段と、集光レンズ19等の集光手段とを備え、
さらに第1の抵抗測定用プローブ27と第2の抵抗測定
用プローブ28とを設けてある。
Therefore, as shown in FIG. 5, the active matrix substrate manufacturing apparatus of the present invention includes an XY stage 22.
A laser oscillator 11, a laser beam control unit such as an electric slit 17, and a condensing unit such as a condensing lens 19.
Further, a first resistance measuring probe 27 and a second resistance measuring probe 28 are provided.

【0030】この装置によれば、基板20をXYステー
ジ22に搭載してレーザ光を照射して短絡部の除去やゲ
ート信号線又はデータ信号線の切断等を行い、さらに冗
長配線の接続等を行った後、第1の抵抗測定用プローブ
27と第2の抵抗測定用プローブ28とを用いて修正直
後に修正部の抵抗測定を行って修正状態の確認を行うこ
とができる。
According to this apparatus, the substrate 20 is mounted on the XY stage 22, laser light is irradiated to remove the short-circuited portion, the gate signal line or the data signal line is cut, and the redundant wiring is connected. After that, the resistance of the correction section can be measured immediately after the correction using the first resistance measurement probe 27 and the second resistance measurement probe 28 to confirm the correction state.

【0031】例えば、図6に示すように、第1の抵抗測
定用プローブ28を液晶パネルの全端子を短絡させる導
電性パターン(例えばショートリング等)81、82、
83に接続し、第2の抵抗測定用プローブ27を除去、
切断又は接続を行ったゲート信号線又はデータ信号線の
検査用端子84、85、86、87に接続することによ
り、抵抗測定器29を用いて短絡部の除去部、ゲート信
号線又はデータ信号線の切断部或いは冗長配線との接続
部の抵抗測定を行うことができる。
For example, as shown in FIG. 6, a conductive pattern (for example, a short ring) 81, 82 for short-circuiting the first resistance measuring probe 28 to all terminals of the liquid crystal panel.
83 to remove the second resistance measuring probe 27,
By connecting to the inspection terminals 84, 85, 86, 87 of the disconnected or connected gate signal line or data signal line, the resistance measuring device 29 is used to remove the short circuit part, the gate signal line or the data signal line. It is possible to measure the resistance of the disconnection part or the connection part with the redundant wiring.

【0032】ここで、アクティブマトリクス基板におけ
るショートリング等の形成位置に対応するように、第1
の抵抗測定用プローブ28をXYステージに固定してお
くことにより、抵抗測定を効率良く行うことができる。
Here, in order to correspond to the formation position of the short ring and the like on the active matrix substrate, the first
By fixing the resistance measuring probe 28 of 1 to the XY stage, the resistance can be efficiently measured.

【0033】動させておくことにより、レーザ照射スポ
ットを観察するための修正用モニタを用いてプローブの
接続位置を確認することができる。
By moving the probe, the connecting position of the probe can be confirmed by using the correction monitor for observing the laser irradiation spot.

【0034】[0034]

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。尚、以下の図面にお
いて、従来技術と同様の機能を有する部分には同じ番号
を付して説明を行う。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. In the following drawings, the parts having the same functions as those of the conventional art will be described with the same numbers.

【0035】図1は本実施形態のアクティブマトリクス
基板の製造方法を説明するための断面図である。
FIG. 1 is a cross-sectional view for explaining the method of manufacturing the active matrix substrate of this embodiment.

【0036】このアクティブマトリクス基板は、ガラス
等からなる基板8上に、走査配線として機能する複数本
のゲート信号線1及び信号配線として機能する複数本の
データ信号線2が互いに交差して設けられ、両信号線の
交差部近傍にはスイッチング素子としてのTFTが設け
られている。その上に、ゲート信号線1、データ信号線
2及びTFT等を覆うように層間絶縁膜7が設けられ、
その層間絶縁膜7上に画素電極3が設けられている。
In this active matrix substrate, a plurality of gate signal lines 1 functioning as scanning wirings and a plurality of data signal lines 2 functioning as signal wirings are provided so as to intersect each other on a substrate 8 made of glass or the like. A TFT as a switching element is provided near the intersection of both signal lines. An interlayer insulating film 7 is provided thereon so as to cover the gate signal line 1, the data signal line 2, the TFT, and the like.
The pixel electrode 3 is provided on the interlayer insulating film 7.

【0037】本実施形態のアクティブマトリクス基板に
おいて、ゲート信号線間に短絡が生じている場合、短絡
部の上層には厚み約1μm〜3μmのアクリル系樹脂か
らなる層間絶縁膜7が存在し、さらに、反射型液晶表示
装置の場合にはAl等の反射率の高い導電性膜からなる
画素電極3、透過型液晶表示装置の場合にはITO等の
透明導電性膜からなる画素電極3が厚みを800nm〜
1000nm程度にして設けられる。従って、この状態
で基板表面又は基板裏面からレーザ照射を行って短絡部
を除去することは望ましくない。
In the active matrix substrate of this embodiment, when a short circuit occurs between the gate signal lines, an interlayer insulating film 7 made of an acrylic resin having a thickness of about 1 μm to 3 μm exists in the upper layer of the short circuit portion. In the case of a reflection type liquid crystal display device, the pixel electrode 3 made of a conductive film having a high reflectance such as Al is used. In the case of a transmission type liquid crystal display device, the pixel electrode 3 made of a transparent conductive film such as ITO has a small thickness. 800 nm ~
It is provided with a thickness of about 1000 nm. Therefore, it is not desirable to remove the short-circuited portion by performing laser irradiation from the front surface or the back surface of the substrate in this state.

【0038】そこで、本実施形態にあっては、アクティ
ブマトリクス基板の製造工程において、図2に示すよう
に、層間絶縁膜を形成する前に短絡部5を検出してレー
ザ照射を行い、短絡部の一部6を除去することにより修
正を行う。その後で、図3に示すように、レーザ照射に
よる除去部6等の上を覆うように層間絶縁膜7を形成す
る。これにより、下層を保護すると共に基板表面の凹凸
を防ぐことができる。このときのレーザ照射は、ゲート
信号線に充分吸収されるレーザ光を用いれば、基板表面
側から行っても基板裏面側から行ってもよい。
Therefore, in the present embodiment, in the manufacturing process of the active matrix substrate, as shown in FIG. 2, the short-circuit portion 5 is detected and laser irradiation is performed before the interlayer insulating film is formed, and the short-circuit portion is irradiated. A correction is made by removing part 6 of the. After that, as shown in FIG. 3, an interlayer insulating film 7 is formed so as to cover the removed portion 6 and the like by laser irradiation. This can protect the lower layer and prevent unevenness on the substrate surface. Laser irradiation at this time may be performed from the front surface side of the substrate or the back surface side of the substrate as long as laser light sufficiently absorbed by the gate signal line is used.

【0039】尚、図2及び図3は図1とは異なる部分を
示す断面図であり、このようにゲート信号線1間の短絡
部5の上方にデータ信号線2が存在しない場合には、レ
ーザ照射によりゲート信号線1の短絡部5を除去して修
正を行うことが可能である。
2 and 3 are sectional views showing a portion different from FIG. 1, and when the data signal line 2 does not exist above the short-circuit portion 5 between the gate signal lines 1 as described above, It is possible to remove the short-circuited portion 5 of the gate signal line 1 by laser irradiation and make a correction.

【0040】しかしながら、図4に示すように、修正箇
所6Aにデータ信号線2が存在する場合には、ゲート信
号線1とデータ信号線2との間の絶縁膜7が破壊されて
ゲート信号線1とデータ信号線2との短絡が生じるおそ
れがある。但し、この図4においては、説明を簡単にす
るためにゲート信号線1と付加容量配線11との間に短
絡部5を図示し、さらに、図の左側の画素電極3を省略
してある。
However, as shown in FIG. 4, when the data signal line 2 exists at the repaired portion 6A, the insulating film 7 between the gate signal line 1 and the data signal line 2 is destroyed and the gate signal line 2 is destroyed. 1 and the data signal line 2 may be short-circuited. However, in FIG. 4, a short-circuit portion 5 is shown between the gate signal line 1 and the additional capacitance wiring 11 for simplification of description, and the pixel electrode 3 on the left side of the drawing is omitted.

【0041】このようなゲート信号線1とデータ信号線
2との短絡が生じた場合には、そのデータ信号線2を修
正箇所6Aの両側の部分6B、6Bで切断する。これに
より、ゲート信号線1とデータ信号線2との短絡が他画
素に影響を与えるのを防ぐことができる。そして、その
切断部6B、6Bの両側(修正箇所6Aよりも上の切断
部6Bの上側部分と修正箇所6Aよりも下の切断部6B
の下側部分)を図示しない冗長配線等により接続するこ
とにより、切断部6Bよりも先の画素に信号が供給され
る。
When such a short circuit occurs between the gate signal line 1 and the data signal line 2, the data signal line 2 is cut at the portions 6B, 6B on both sides of the correction point 6A. This can prevent a short circuit between the gate signal line 1 and the data signal line 2 from affecting other pixels. Then, both sides of the cutting portions 6B and 6B (the upper portion of the cutting portion 6B above the correction portion 6A and the cutting portion 6B below the correction portion 6A).
By connecting the lower part) by a redundant wiring or the like (not shown), a signal is supplied to the pixels ahead of the disconnecting section 6B.

【0042】本実施形態では、YAGレーザを用いてエ
ネルギー密度を約20mJ/cm2〜25mJ/cm2
パルス幅を約8ns〜10nsとして照射を行うことに
より、ゲート信号線1の短絡部の除去やデータ信号線2
の切断等を行い、Ta、Al又はTi等からなる冗長配
線を設けてデータ信号線2の切断部6Bの両側を接続し
た。
[0042] In the present embodiment, from about 20mJ / cm 2 ~25mJ / cm 2 energy density by using a YAG laser,
By performing irradiation with a pulse width of about 8 ns to 10 ns, the short-circuited portion of the gate signal line 1 is removed and the data signal line 2 is removed.
Are cut, and redundant wirings made of Ta, Al, Ti or the like are provided to connect both sides of the cut portion 6B of the data signal line 2.

【0043】さらに、この修正後、層間絶縁膜7の形成
前に、修正部の抵抗測定を行って修正状態を管理するこ
とにより、さらに修正を確実にすることができる。
Further, after the correction and before the formation of the interlayer insulating film 7, the resistance of the correction portion is measured and the correction state is managed, so that the correction can be further ensured.

【0044】本実施形態のアクティブマトリクス基板の
製造において、レーザ照射による修正及び修正部の抵抗
測定は、例えば、図5に示すような装置を用いて行うこ
とができる。
In the manufacture of the active matrix substrate of this embodiment, the correction by laser irradiation and the resistance measurement of the correction portion can be performed by using, for example, a device as shown in FIG.

【0045】この図5において、11はYAGレーザ発
振器、12は波長変換素子、13はエネルギー減衰フィ
ルタである。14はハーフミラー、15及び16はレー
ザ光の照射スポットを写すための光源及びCCDカメ
ラ、17はレーザ光の照射領域を制御するための電動ス
リット、18は照射されたレーザ光の強度を検出するパ
ワー検出器、19は照射されたレーザ光を拡大又は縮小
するための集光レンズである。20は被検査基板、21
は被検査基板を照らすためのバックライト、22は互い
に直交する2方向への移動が可能なXYステージであ
る。23はインターフェイス、24は制御部、25は外
部コントローラ、26はモニタである。
In FIG. 5, 11 is a YAG laser oscillator, 12 is a wavelength conversion element, and 13 is an energy attenuation filter. Reference numeral 14 is a half mirror, 15 and 16 are a light source and a CCD camera for photographing a laser light irradiation spot, 17 is an electric slit for controlling the laser light irradiation area, and 18 is the intensity of the irradiated laser light. The power detector 19 is a condenser lens for enlarging or reducing the emitted laser light. 20 is a substrate to be inspected, 21
Is a backlight for illuminating the substrate to be inspected, and 22 is an XY stage that can be moved in two directions orthogonal to each other. Reference numeral 23 is an interface, 24 is a control unit, 25 is an external controller, and 26 is a monitor.

【0046】上記YAGレーザ発振器11は修正基板を
搭載したXYステージ22の上に配置され、YAGレー
ザ発振器11から発振された1060nm(YAGレー
ザの基本波長)のレーザ光は、波長変換素子12を介し
て変換され、エネルギー減衰フィルター13によってそ
の強度が調節される。
The YAG laser oscillator 11 is arranged on the XY stage 22 on which the correction substrate is mounted, and the laser light of 1060 nm (the basic wavelength of the YAG laser) emitted from the YAG laser oscillator 11 passes through the wavelength conversion element 12. Is converted into a light intensity, and its intensity is adjusted by the energy attenuation filter 13.

【0047】そしてエネルギー減衰フィルター13を通
ったレーザ光は、ハーフミラー14、電動スリット17
及び集光レンズ19によりXYステージ上の被検査基板
20に照射される。
The laser light passed through the energy attenuating filter 13 is a half mirror 14 and an electric slit 17.
Then, the inspected substrate 20 on the XY stage is irradiated by the condenser lens 19.

【0048】上記YAGレーザ発振器11、波長変換素
子12、エネルギー減衰フィルター13、光源15、C
CDカメラ16、電動スリット17、パワー検出器1
8、集光レンズ19及びXYステージ22は、インター
フェイス23を介してCPUやROM、RAMを備えた
制御部24に接続されている。これらは外部コントロー
ラ25の命令を受けて動作し、CCDカメラ16が撮像
した修正部分の様子はモニタ26に映し出されるように
なっている。
The YAG laser oscillator 11, wavelength conversion element 12, energy attenuation filter 13, light source 15, C
CD camera 16, electric slit 17, power detector 1
8, the condenser lens 19 and the XY stage 22 are connected via an interface 23 to a control unit 24 including a CPU, ROM and RAM. These operate in response to a command from the external controller 25, and the state of the corrected portion imaged by the CCD camera 16 is displayed on the monitor 26.

【0049】さらに、この装置は、XYステージ22に
取り付けられた第1の抵抗測定用プローブ28と、レー
ザのフォーカス位置を制御するステージに設けられた第
2の抵抗測定用プローブ27とを備え、これらは抵抗測
定器29に接続されている。
Further, this apparatus is provided with a first resistance measuring probe 28 attached to the XY stage 22 and a second resistance measuring probe 27 provided on the stage for controlling the focus position of the laser. These are connected to the resistance measuring device 29.

【0050】例えば、図2及び図3に示したようなゲー
ト信号線1同士の短絡5や図4に示したようなゲート信
号線1とデータ信号線2との短絡6A等が生じている場
合、上記図5に示した装置を用いた修正及び修正部は以
下のようにして行うことができる。
For example, when a short circuit 5 between the gate signal lines 1 as shown in FIGS. 2 and 3 or a short circuit 6A between the gate signal line 1 and the data signal line 2 as shown in FIG. 4 occurs. The correction and the correction unit using the apparatus shown in FIG. 5 can be performed as follows.

【0051】まず、アクティブマトリクス基板の製造工
程において、ゲート信号線、データ信号線及びTFT等
が形成され、層間絶縁膜が形成される前の状態で、画像
処理や抵抗検査等によって短絡欠陥が検出された基板を
搬送手段によって装置にセットする。ここで、欠陥部分
の位置が予め分かっている場合には、XYステージ22
を制御してレーザ照射領域をその欠陥部分におおまかに
合わせておく。
First, in the manufacturing process of the active matrix substrate, short circuit defects are detected by image processing, resistance inspection, etc. in a state before the gate signal lines, data signal lines, TFTs, etc. are formed and before the interlayer insulating film is formed. The substrate thus set is set in the apparatus by the transfer means. Here, if the position of the defective portion is known in advance, the XY stage 22
Is controlled to roughly match the laser irradiation area with the defective portion.

【0052】次に、モニタ26を観察しながら外部コン
トローラ25によってXYステージ22や電動スリット
17及び集光レンズ19等を制御してレーザの照射領域
を微調整し、レーザ照射を行ってゲート信号線間の短絡
部5を除去する。また、ゲート信号線1とデータ信号線
2との間の絶縁膜9の破壊等により両信号線の短絡が発
生した場合には、レーザ照射を行ってデータ信号線2を
短絡部の両側6Bで切断し、その両側を冗長配線等によ
り接続する。
Next, while observing the monitor 26, the external controller 25 controls the XY stage 22, the electric slit 17, the condenser lens 19 and the like to finely adjust the laser irradiation area, and perform the laser irradiation to perform the gate signal line. The short circuit part 5 between them is removed. Further, when a short circuit occurs between the signal signal lines 1 and the data signal lines 2 due to destruction of the insulating film 9 or the like, laser irradiation is performed to connect the data signal lines 2 to both sides 6B of the short circuit portion. Cut and connect both sides with redundant wiring.

【0053】続いて、第1の抵抗測定用プローブ28を
基板のショートリングにコンタクトし、第2の抵抗測定
用プローブ27を修正箇所よりも先(修正箇所に対して
ショートリングとは反対側)のゲート信号線部分にコン
タクトすることによりゲート信号線間の抵抗を測定して
短絡部の修正状況を確認することができる。
Subsequently, the first resistance measuring probe 28 is brought into contact with the short ring of the substrate, and the second resistance measuring probe 27 is ahead of the repaired portion (on the opposite side of the repaired portion from the short ring). By contacting the gate signal line portion of, the resistance between the gate signal lines can be measured to confirm the correction status of the short-circuited portion.

【0054】そして、第1の抵抗測定用プローブ28を
基板のショートリングにコンタクトし、第2の抵抗測定
用プローブ27を修正箇所よりも先(修正箇所に対して
ショートリングとは反対側)のデータ信号線部分にコン
タクトすることによりデータ信号線の抵抗を測定して切
断状況又は冗長配線による接続状況を確認することがで
きる。
Then, the first resistance measuring probe 28 is brought into contact with the short ring of the substrate, and the second resistance measuring probe 27 is located before the repaired portion (on the opposite side of the repaired portion from the short ring). By contacting the data signal line portion, the resistance of the data signal line can be measured to check the disconnection state or the connection state by the redundant wiring.

【0055】具体的には、図6に示すように、複数のゲ
ート信号線1とデータ信号線2とが互いに交差して設け
られているアクティブマトリクス基板において、測定目
的に応じて、ゲート信号線1の奇数列に設けられた奇数
共通検査パット81、偶数列に設けられた偶数共通検査
パット82、データ信号線2に設けられたデータ信号線
共通検査パット83を第1の抵抗測定用プローブ28に
コンタクトする。
Specifically, as shown in FIG. 6, in an active matrix substrate in which a plurality of gate signal lines 1 and data signal lines 2 are provided so as to intersect with each other, the gate signal lines may be changed according to the purpose of measurement. The odd resistance common test pad 81 provided in the odd column of 1, the even common test pad 82 provided in the even column, and the data signal line common test pad 83 provided in the data signal line 2 are connected to the first resistance measuring probe 28. Contact

【0056】そして、修正部6Cに対応するゲート信号
線検査パット84、85又はデータ信号線検査パット8
6、87をレーザ修正用モニタ26で確認した上で第2
の抵抗測定用プローブ27にコンタクトしてゲート信号
線間の抵抗又はデータ信号線の抵抗を測定する。
Then, the gate signal line inspection pads 84 and 85 or the data signal line inspection pads 8 corresponding to the correction section 6C are provided.
Second, after confirming 6, 87 on the laser correction monitor 26
The resistance between the gate signal lines or the resistance of the data signal line is measured by contacting the resistance measuring probe 27.

【0057】ここで、奇数共通検査パット81とゲート
信号線検査パット84との間の抵抗値、又は偶数共通検
査パット82とゲート信号線検査パット85との間の抵
抗値を測定すれば、84と85に対応するゲート信号線
間の抵抗が測定できるので短絡部の修正状態を確認する
ことができる。
Here, if the resistance value between the odd common inspection pad 81 and the gate signal line inspection pad 84 or the resistance value between the even common inspection pad 82 and the gate signal line inspection pad 85 is measured, 84 Since the resistance between the gate signal lines corresponding to and 85 can be measured, the correction state of the short-circuited portion can be confirmed.

【0058】さらに、データ信号線検査パット86又は
87とデータ信号線共通検査パット83との間の抵抗値
を測定すれば、86又は87に対応するデータ信号線の
抵抗が測定できるので切断状況又は冗長配線による接続
状況を確認することができる。
Further, if the resistance value between the data signal line inspection pad 86 or 87 and the data signal line common inspection pad 83 is measured, the resistance of the data signal line corresponding to 86 or 87 can be measured. The connection status due to redundant wiring can be confirmed.

【0059】尚、上記実施形態ではゲート信号線同士が
短絡した場合について説明しているが、データ信号線同
士が短絡した場合についても層間絶縁膜の形成前に同様
の修正を行ってアクティブマトリクス基板を作製するこ
とができる。
In the above embodiment, the case where the gate signal lines are short-circuited has been described. However, also in the case where the data signal lines are short-circuited, the same correction is performed before the formation of the interlayer insulating film and the active matrix substrate. Can be produced.

【0060】さらに、図4に示したような付加容量配線
を設けたアクティブマトリクス基板の製造においては、
付加容量配線とゲート信号線との短絡や付加容量配線と
データ信号線との短絡が生じた場合にも同様の修正を行
ってアクティブマトリクス基板を作製することができ
る。
Further, in manufacturing an active matrix substrate provided with additional capacitance wiring as shown in FIG.
Even when a short circuit occurs between the additional capacitance line and the gate signal line or a short circuit occurs between the additional capacitance line and the data signal line, the active matrix substrate can be manufactured by performing the same correction.

【0061】[0061]

【発明の効果】以上詳述したように、本発明による場合
には、層間絶縁膜の形成前にゲート信号線間又はデータ
信号線間の短絡部にレーザ照射を行ってその一部を除去
し、後工程で除去部上にも層間絶縁膜を形成することに
より、従来生じていたパターンの破損を防ぐことがで
き、欠陥が再発しないようにすることができるので、修
正の信頼性を向上させることができる。特に、反射型液
晶表示装置においては、アクティブマトリクス基板の画
素電極としてAl等の金属薄膜を利用するため、下層又
は対向電極との短絡が発生しやすいが、これらを防止す
ることができるので非常に有効である。さらに、画素部
の凹凸を少なくすることができるので、液晶の配向不良
を低減することができる。
As described above in detail, in the case of the present invention, the short-circuited portion between the gate signal lines or the data signal lines is irradiated with laser before the formation of the interlayer insulating film to remove a part thereof. By forming the interlayer insulating film also on the removed portion in a later step, it is possible to prevent the damage of the pattern that has been conventionally caused and prevent the defect from recurring, so that the reliability of the correction is improved. be able to. Particularly, in the reflective liquid crystal display device, since a metal thin film such as Al is used as the pixel electrode of the active matrix substrate, a short circuit with the lower layer or the counter electrode is likely to occur, but these can be prevented, which is extremely It is valid. Furthermore, since the unevenness of the pixel portion can be reduced, defective alignment of the liquid crystal can be reduced.

【0062】本発明の請求項2による場合には、層間絶
縁膜の形成前にゲート信号線とデータ信号線との短絡を
修正し、後工程で修正部の上にも層間絶縁膜を形成する
ことにより、従来生じていたパターンの破損を防ぐこと
ができ、欠陥が再発しないようにすることができるの
で、修正の信頼性を向上させることができる。また、画
素部の凹凸を少なくすることができるので、液晶の配向
不良を低減することができる。さらに、ゲート信号線間
の短絡部の上方にデータ信号線が存在する場合又はデー
タ信号線間の短絡部の上方にゲート信号線が存在する場
合、レーザ照射により短絡部を除去するとゲート信号線
とデータ信号線との間の絶縁膜が破壊されてゲート信号
線とデータ信号線との短絡が生じることがあるが、この
短絡についても修正可能である。従って、修正適用範囲
を拡大させてアクティブマトリクス基板の製造における
歩留りをより一層向上させることができる。
According to the second aspect of the present invention, the short circuit between the gate signal line and the data signal line is corrected before the formation of the interlayer insulating film, and the interlayer insulating film is also formed on the corrected portion in a later step. As a result, it is possible to prevent the conventional pattern from being damaged and prevent the defect from recurring, so that the reliability of the correction can be improved. Further, since the unevenness of the pixel portion can be reduced, defective alignment of liquid crystal can be reduced. Furthermore, when the data signal line is present above the short-circuited portion between the gate signal lines or when the gate signal line is present above the short-circuited portion between the data signal lines, the laser light irradiation eliminates the short-circuited portion and the gate signal line is removed. Although the insulating film between the data signal line and the data signal line may be destroyed to cause a short circuit between the gate signal line and the data signal line, this short circuit can also be corrected. Therefore, the correction applicable range can be expanded to further improve the yield in the production of the active matrix substrate.

【0063】さらに、本発明のアクティブマトリクス基
板の製造装置による場合には、修正直後に修正部の抵抗
測定を行って修正が充分であるか否かを確認することが
可能となるので、不良品を後工程に流さないようにして
製造ロスを最低限に抑えることができ、大幅なコストダ
ウンを図ることができる。
Further, in the case of the active matrix substrate manufacturing apparatus of the present invention, it is possible to measure whether or not the correction is sufficient by measuring the resistance of the correction portion immediately after the correction, so that it is a defective product. The production loss can be suppressed to the minimum by not flowing the product in the subsequent process, and the cost can be significantly reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明により製造されるアクティブマトリクス
基板の一例を示す断面図である。
FIG. 1 is a cross-sectional view showing an example of an active matrix substrate manufactured by the present invention.

【図2】本発明の一実施形態であるアクティブマトリク
ス基板の製造方法を説明するための断面図である。
FIG. 2 is a cross-sectional view illustrating the method for manufacturing the active matrix substrate according to the embodiment of the present invention.

【図3】本発明の一実施形態であるアクティブマトリク
ス基板の製造方法を説明するための断面図である。
FIG. 3 is a cross-sectional view illustrating the method of manufacturing the active matrix substrate according to the embodiment of the present invention.

【図4】本発明の一実施形態であるアクティブマトリク
ス基板の製造方法を説明するための平面図である。
FIG. 4 is a plan view illustrating the method for manufacturing the active matrix substrate according to the embodiment of the present invention.

【図5】本発明の一実施形態であるアクティブマトリク
ス基板の製造装置を示す模式図である。
FIG. 5 is a schematic diagram showing an active matrix substrate manufacturing apparatus according to an embodiment of the present invention.

【図6】本発明の一実施形態であるアクティブマトリク
ス基板の製造装置を示す模式図である。
FIG. 6 is a schematic view showing an apparatus for manufacturing an active matrix substrate which is an embodiment of the present invention.

【図7】従来のアクティブマトリクス基板の欠陥修正方
法を説明するための断面図である。
FIG. 7 is a cross-sectional view for explaining a conventional defect correction method for an active matrix substrate.

【図8】他の従来のアクティブマトリクス基板の断面図
である。
FIG. 8 is a cross-sectional view of another conventional active matrix substrate.

【図9】他の従来のアクティブマトリクス基板の欠陥修
正方法を説明するための断面図である。
FIG. 9 is a cross-sectional view for explaining another conventional defect correction method for an active matrix substrate.

【図10】図9のA−A’線における断面図である。10 is a cross-sectional view taken along the line A-A ′ in FIG.

【符号の説明】[Explanation of symbols]

1 ゲート信号線 2 データ信号線 3 画素電極 4 TFT 5 短絡部 6 レーザによる除去部 7 層間絶縁膜 8 ガラス基板 9 ゲート信号線とデータ信号線との間の絶縁膜 10 保護膜 11 YAGレーザ発振器 12 波長変換素子 13 エネルギー減衰フィルタ 14 ハーフミラー 15 光源 16 CCDカメラ 17 電動スリット 18 パワー検出既 19 集光レンズ 20 被検査基板 21 バックライト 22 XYステージ 23 インターフェース 24 制御部 25 外部コントローラ 26 モニタ 27 第1の抵抗測定プローブ 28 第2の抵抗測定プローブ 29 抵抗測定器 1 Gate signal line 2 Data signal line 3 pixel electrodes 4 TFT 5 Short circuit part 6 Laser removal section 7 Interlayer insulation film 8 glass substrates 9 Insulating film between gate signal line and data signal line 10 Protective film 11 YAG laser oscillator 12 Wavelength conversion element 13 Energy attenuation filter 14 Half mirror 15 light source 16 CCD camera 17 Electric slit 18 Power detected 19 Condensing lens 20 Inspected board 21 Backlight 22 XY stage 23 Interface 24 Control unit 25 External controller 26 monitors 27 First resistance measuring probe 28 Second resistance measuring probe 29 Resistance measuring instrument

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 H01L 29/786 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) G02F 1/1368 H01L 29/786

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に、複数の走査配線及び複数の信
号配線が絶縁膜を介して互いに交差するように設けら
れ、両配線の交差部近傍にスイッチング素子がそれぞれ
設けられ、該走査配線、該信号配線及び該スイッチング
素子を覆うように層間絶縁膜が設けられて該層間絶縁膜
上に画素電極が設けられているアクティブマトリクス基
板を製造する方法であって、前記基板上に 複数の走査配線および複数の信号配線を絶
縁膜を介して互いに交差するように形成するとともに、
両配線の交差部近傍にスイッチング素子をそれぞれ形成
する工程と、次いで、 いずれかの走査配線間又はいずれかの信号配線
間に短絡が生じている場合に、レーザ照射により短絡
部を除去する工程と、次いで、前記 レーザ照射による除去部、前記基板上に形
成された前記走査配線、前記信号配線及び前記スイッチ
ング素子を覆うように層間絶縁膜を形成する工程と、形成された層間絶縁膜上に画素電極を形成する工程と
含むアクティブマトリクス基板の製造方法。
To 1. A substrate, a plurality of scan lines and a plurality of signal lines are provided so as to intersect with each other through an insulating film, the switching elements are provided <br/> respectively in the vicinity of an intersection of the two lines, the scanning lines, a method of manufacturing an active matrix substrate with an interlayer insulating film is provided so as to cover the signal wiring and the switching element is a pixel electrode on the interlayer insulating film is provided, on the substrate a plurality of scan lines and a plurality of signal lines so as to form so as to intersect with each other through an insulating film,
Forming respective both lines of intersection near the switching element, then if a short circuit occurs between any one of the scan lines or between one of the signal line, removing the shorted portion by laser irradiation Then, a step of forming an interlayer insulating film so as to cover the removed portion by the laser irradiation, the scanning wiring formed on the substrate, the signal wiring, and the switching element, and a step of forming an interlayer insulating film on the formed interlayer insulating film. A method of manufacturing an active matrix substrate, the method comprising: forming a pixel electrode .
【請求項2】 基板上に、複数の走査配線及び複数の信
号配線が絶縁膜を介して互いに交差するように設けら
れ、両配線の交差部近傍にスイッチング素子がそれぞれ
設けられ、該走査配線、該信号配線及び該スイッチング
素子を覆うように層間絶縁膜が設けられて該層間絶縁膜
上に画素電極が設けられているアクティブマトリクス基
板を製造する方法であって、前記基板上に 複数の走査配線および複数の信号配線を絶
縁膜を介して互いに交差するように形成するとともに、
両配線の交差部近傍にスイッチング素子をそれぞれ形成
する工程と、次いで、いずれかの走査配線間又はいずれかの信号配線
間に短絡が生じている場合に、レーザ照射により該短絡
部を除去する工程と、 次いで、該短絡部の除去によって 走査配線と信号配線と
の間に短絡が生じている場合に、レーザ照射によりその
短絡部の両側で該走査配線又は該信号配線を切断する工
程と、次いで、 切断された配線の切断された部分の両側部分を
冗長配線により接続する工程と、次いで、 レーザ照射による切断部、冗長配線による接続
部、該走査配線、該信号配線及び該スイッチング素子を
覆うように層間絶縁膜を形成する工程と、形成された層間絶縁膜上に画素電極を形成する工程と を含むアクティブマトリクス基板の製造方法。
To 2. A substrate, a plurality of scan lines and a plurality of signal lines are provided so as to intersect with each other through an insulating film, the switching elements are provided <br/> respectively in the vicinity of an intersection of the two lines, the scanning lines, a method of manufacturing an active matrix substrate with an interlayer insulating film is provided so as to cover the signal wiring and the switching element is a pixel electrode on the interlayer insulating film is provided, on the substrate a plurality of scan lines and a plurality of signal lines so as to form so as to intersect with each other through an insulating film,
Forming a switching element, respectively in the vicinity of an intersection of the two lines, then, between any of the scan lines or one of the signal lines
If there is a short circuit between the
Removing the parts, then, if a short circuit between the scanning lines and the signal lines by removal of the short-circuit portion has occurred, the scanning lines or the both sides of the <br/> short circuit portion by laser irradiation and cutting the signal wires, then, a step of connecting the redundant wiring both side portions of the cut portions of cut lines, then cutting unit, connection according to the redundant wiring, the scanning lines by laser irradiation, the A method of manufacturing an active matrix substrate, comprising: a step of forming an interlayer insulating film so as to cover the signal wiring and the switching element; and a step of forming a pixel electrode on the formed interlayer insulating film .
【請求項3】 前記層間絶縁膜の厚さが、1〜3μmで
ある請求項1又は請求項2に記載のアクティブマトリク
ス基板の製造方法。
3. The method for manufacturing an active matrix substrate according to claim 1, wherein the interlayer insulating film has a thickness of 1 to 3 μm.
JP8183198A 1998-03-27 1998-03-27 Active matrix substrate manufacturing method Expired - Fee Related JP3406222B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8183198A JP3406222B2 (en) 1998-03-27 1998-03-27 Active matrix substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8183198A JP3406222B2 (en) 1998-03-27 1998-03-27 Active matrix substrate manufacturing method

Publications (2)

Publication Number Publication Date
JPH11282010A JPH11282010A (en) 1999-10-15
JP3406222B2 true JP3406222B2 (en) 2003-05-12

Family

ID=13757431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8183198A Expired - Fee Related JP3406222B2 (en) 1998-03-27 1998-03-27 Active matrix substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP3406222B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013270B2 (en) 2006-10-06 2011-09-06 Sony Corporation Laser processing apparatus, laser processing method, manufacturing method of wiring substrate, manufacturing method of display apparatus and wiring substrate
JP2010185928A (en) * 2009-02-10 2010-08-26 Sony Corp Method of manufacturing display device and display device
JP6031650B2 (en) * 2013-03-29 2016-11-24 株式会社Joled Display device, manufacturing method thereof, and electronic device
JP2016025147A (en) * 2014-07-17 2016-02-08 ソニー株式会社 Electronic device, manufacturing method of the same, and electronic apparatus

Also Published As

Publication number Publication date
JPH11282010A (en) 1999-10-15

Similar Documents

Publication Publication Date Title
JP3199481B2 (en) Inspection equipment for liquid crystal display substrates
JP3251474B2 (en) Active matrix substrate
JPH06267986A (en) Method of manufacturing thin film transistor
JP3386735B2 (en) Active matrix substrate defect repair method and liquid crystal panel manufacturing method
KR19980018745A (en) DEFECT COMPENSATION METHOD AND APPARATUS FOR LIQUID CRYSTAL DISPLAY APPARAUTS
JP3406222B2 (en) Active matrix substrate manufacturing method
JPH09243989A (en) Active matrix display device and its correction method
US7133113B2 (en) Method of manufacturing a LCD using a photoresist with varying thickness
JP3281174B2 (en) Liquid crystal display device and inspection method for defect relief confirmation thereof
JP2965979B2 (en) Wiring substrate, array substrate of display device, liquid crystal display device provided with array substrate, and method of manufacturing wiring substrate and array substrate
JP3272848B2 (en) Liquid crystal display device
JP4954395B2 (en) Method for repairing disconnection of display device
JP3096009B2 (en) LCD panel
JP2004219706A (en) Display element and driving voltage detecting method of display element
JP2994853B2 (en) Liquid crystal display device defect repair method
JP2000075319A (en) Method for correcting defect of active matrix substrate, production and defect correction apparatus
JPH0324524A (en) Active matrix display device
JPH0317614A (en) Production of active matrix display device
JP3778407B2 (en) Method for correcting defects in active matrix substrate and method for manufacturing liquid crystal panel
JP2760459B2 (en) Active matrix type substrate
JPH1138448A (en) Method for correcting defect of active matrix substrate and device for correcting the same
JP3443236B2 (en) Manufacturing method of liquid crystal display device and inspection / correction device used therefor
JPH0850268A (en) Production of liquid crystal display substrate
JPH0786619B2 (en) Active matrix display
TWI400515B (en) In-time detecting method of defect repair in tft array

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140307

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees