JP3406062B2 - 波形データ発生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は波形データ発生装置に
関し、特に、ディジタル波形に反射やなまりなどの電圧
ノイズを付加したアナログ波形を発生するのに必要なデ
ータを発生する波形データ発生装置に関する。

【０００２】

【従来の技術】半導体装置などからなる通信用装置の規
格が国際連合の専門機関の１つであるＩＴＵ−ＴＳ（In
ternational Telecommunication Union-Telecommunicat
ion Standarization Sector ）でＩＴＵ−Ｔ勧告として
定められ、通信用データであるディジタル波形に反射や
なまりなどのノイズが付加されたアナログ波形での試
験，評価を行なう必要が生じている。そこで、これらア
ナログ波形を容易に生成する任意波形発生装置や方法の
開発が急務となっている。

【０００３】図１９はＩＴＵ−Ｔ勧告Ｉ．４３０準拠の
半導体装置などからなる通信用装置の試験構成図であ
る。図１９において、半導体装置などからなる通信用装
置６２に任意波形発生装置６０から出力されたＩＴＵ−
Ｔ勧告の反射，なまりなどのノイズを含んだアナログ波
形が入力側パルストランス６１を介して入力される。通
信用装置６２から出力されたアナログ波形は出力側パル
ストランス６３と終端抵抗６４とを介して測定器６６に
入力され、ＩＴＵ−Ｔ勧告で規定されたパルスマスク
（期待値）と比較される（パルスマスクテストと称す
る）。また、通信用装置６２から出力された他のディジ
タル波形が複数のディジタル信号線６５を介して測定器
６６に入力され、波形にひげが出ているかのテスト（ノ
イズトレランステスト）や期待値からどれだけずれてい
るかのテスト（タイミングエラーテスト）などが行なわ
れる。

【０００４】図２０は、ＩＴＵ−Ｔ勧告のＩ．４３０の
場合の反射，なまりなどのノイズを含んだアナログ波形
の一例を示す図であり、図２１は従来のディジタル波形
に反射やなまりを付加したアナログ波形を発生させるた
めの任意波形発生装置の構成を示すブロック図である。

【０００５】図２１において、入力端子３１から電圧リ
ストが入力され、この電圧リストは演算装置３２に与え
られる。また、演算装置３２にはテストパターン発生器
７からテストパターンが与えられる。演算装置３２はテ
ストパターン発生器７から与えられた論理データの変化
に応じて電圧リストを並び変えるものであって、たとえ
ばテスターコンピュータなどが用いられる。演算装置３
２の出力はアナログ波形発生装置１１に与えられる。ア
ナログ波形発生装置１１は演算装置３２から出力された
データを記憶するための波形メモリ１２と、波形メモリ
１２から読出された波形データをアナログ信号に変換す
るためのＤ／Ａコンバータ１３と、波形メモリ１２のア
ドレスを制御するための波形メモリアドレス制御回路１
４とを含む。

【０００６】図２２は図２１に示した演算装置で演算さ
れるデータの配列を示す図である。図２２において、
（１）は状態を示し、（２）はＩＳＤＮのＳインタフェ
ースＬＳＩに適用した場合のテストパターン発生器７か
ら出力された論理データの例を示し、（３）は（２）の
論理データを物理的シンボルで表現した図であり、横軸
を時間，縦軸を電圧で示す。この図２２（３）で示した
物理的シンボルが理想的なディジタル波形である。

【０００７】図２３はＩＳＤＮのＳインタフェースＬＳ
Ｉの入力に必要な波形のテンプレートの一例を示す図で
ある。このテンプレートは、ＩＴＵ−Ｔ勧告Ｉ．４３０
で規定されており、横軸に時間あるいは１ビットレート
で規格化されたものが示され、縦軸に電圧または理想的
なディジタル波形の最大電圧で規格化されたものが示さ
れている。♯１から♯９までのテンプレートは理想的な
ディジタル波形の変化に対応する応答波形である。
「１」，「０」，「−１」を論理データとして持つ場合
には、９種類のテンプレートが必要となる。♯１はデー
タが「０」から「０」に変化したときのテンプレートで
あり、♯２はデータが「０」から「１」に変化したとき
のテンプレートであり、♯３はデータが「０」から「−
１」に変化したときのテンプレートである。♯４はデー
タが「１」から「０」に変化したときのテンプレートで
あり、♯５はデータが「１」から「１」に変化したとき
のテンプレートであり、♯６はデータが「１」から「−
１」に変化したときのテンプレートであり、♯７はデー
タが「−１」から「０」に変化したときのテンプレート
であり、♯８はデータが「−１」から「１」に変化した
ときのテンプレートであり、♯９はデータが「−１」か
ら「−１」に変化したときのテンプレートである。

【０００８】前述の図２２（４）は理想的なディジタル
波形の変化に対応したテンプレート列の例を示してい
る。図２２において、上述の説明により、状態ｓ１から
状態ｓ２に変化したときにはテンプレート♯２が適用さ
れ、状態ｓ２から状態ｓ３に変化したときにはテンプレ
ート♯４が適用され、状態ｓ３から状態ｓ４に変化した
ときにはテンプレート♯３が適用され、状態ｓ４から状
態ｓ５に変化したときには♯７が適用され、状態ｓ５か
ら状態ｓ６に変化したときには♯２が適用される。さら
に、状態ｓ６から状態ｓ７に変化したときには♯６が適
用され、状態ｓ７から状態ｓ８に変化したときには♯７
が適用され、状態ｓ８から状態ｓ９に変化したときには
♯１が適用され、状態ｓ９から状態ｓ１０に変化したと
きには♯３が適用され、状態ｓ１０から状態ｓ１１に変
化したときには♯８が適用される。

【０００９】図２２（５）はこれらのテンプレートを順
に配列したものであって、これがＬＳＩの入力に必要な
ディジタル波形に反射やなまりなどのノイズを付加した
アナログ波形となる。

【００１０】図２４は図２１の入力端子３１に手動操作
で入力するための電圧リストのデータの生成過程を説明
するためのフローチャートである。図２４において、波
形精度決定手段３３は出力波形の分解能を決定するもの
であり、決定された分解能は電圧リスト生成手段３４に
与えられる。電圧リスト生成手段３４は標本化手段３５
と電圧値読取手段３６を含み、電圧値読取手段３６によ
ってＩＴＵ−Ｔ勧告などで規定された図２３に示す波形
のテンプレートから手動で電圧リストを生成する。

【００１１】次に、動作について説明する。図２４にお
いて、波形精度決定手段３３によって１データ当りの時
間分解能が決定される。アナログ波形発生装置１１のサ
ンプリング周波数をｆ_s ，データの周波数をｆ_d とする
とき、分解能の値ｊはｊ＜ｆ _s ／ｆ_d を満たす最大の正
の整数とする。

【００１２】電圧リスト生成手段３４では、標本化手段
３５が手動で図２３に示したそれぞれのテンプレートの
時間軸を分解能ｊで分割し、電圧値読取手段３６が標本
化手段３５に対応したそれぞれの電圧値を読取ってリス
トにする。

【００１３】図２５は図２３の♯４のテンプレートを例
にとって電圧リスト生成の様子を図示したものである。
図２５（ａ）はテンプレートの時間軸を分解能ｊ＝１２
で分割した例を示し、図２５（ｂ）はテンプレートを１
２個のデータとしてリスト化した電圧リストである。た
とえば、ｊ＝１のときのテンプレートの電圧はＶ₁ とな
り、エレメント番号１がＶ₁ とされ、ｊ＝２からｊ＝１
２まで同様の操作が行なわれる。このようにして、電圧
リスト生成手段３４によってそれぞれの９種類のテンプ
レートに対応する電圧リストが作成される。上述の方法
で生成された９種類の電圧リストが図２１に示した入力
端子３１に入力される。

【００１４】図２１に示した演算装置３２は、テストパ
ターン発生器７から出力された論理データの変化に対応
したテンプレートの電圧リストを配列する。図２２はこ
の配列を示したものであり、図２２（４）はテストパタ
ーン発生器７から出力された図２２（２）に示す論理デ
ータの変化に対応した図２３のテンプレート番号であ
る。たとえば、状態ｓ１から状態ｓ２の変化によって、
論理データは「０」から「１」に変化し、それに対応し
た図２３のテンプレート♯２の電圧リストが抽出され
る。状態ｓ２から状態ｓ３以降の変化に対しても上述と
同様の操作が行なわれる。このようにして抽出された９
種類のテンプレートの電圧リストのグループを順につな
ぎ合わせることにより、連続的なアナログ波形を発生す
るためのデータが生成され、このデータは量子化（２進
数で表示）される。

【００１５】アナログ波形発生装置１１では、量子化さ
れた電圧リストのデータを波形メモリ１２にロードした
後、波形メモリアドレス制御回路１４で波形メモリ１２
がアドレス指定され、Ｄ／Ａコンバータ１３によって反
射，なまりのあるテンプレートで規定されたアナログ波
形がアナログ波形出力端子１５から出力される。

【００１６】

【発明が解決しようとする課題】上述のごとく、従来の
任意波形発生装置が構成されているため、反射やなまり
などの電圧ノイズを付加したアナログ波形を発生するた
めの任意波形発生装置およびその手法では、１種類の波
形に対して多くの種類のテンプレートの電圧リストを手
動で生成する必要があるため、膨大な時間を費やすとい
う問題点があった。

【００１７】それゆえに、この発明の主たる目的は、１
種類の波形に対して１種類のテンプレートのみを用い、
アナログ波形発生装置の波形メモリにロードするための
電圧ノイズを付加したアナログ波形のデータを短時間で
生成し得る波形データ発生装置を提供することである。

【００１８】

【課題を解決するための手段】請求項１に係る発明は、
ディジタル波形に反射やなまりなどの電圧ノイズを付加
した任意のアナログ波形を発生するための波形データ発
生装置であって、第１の論理レベルから第２の論理レベ
ルへ変化したときのステップ応答波形を分割した構成要
素を用いて指数関数の多項式からなる反射やなまりなど
の電圧ノイズの性質を表わしたフィルタ係数を生成する
フィルタ係数発生手段と、テストのための種々の論理デ
ータをフィルタ次数で分割した分割論理データを発生す
る分割論理データ発生手段と、フィルタ係数発生手段か
ら出力されたフィルタ係数と分割論理データ発生手段か
ら発生された分割論理データとを演算してアナログ波形
のデータを生成するフィルタ演算手段と、フィルタ演算
手段によって生成されたアナログ波形のデータの間引き
処理を行なうデータ間引き手段とを備えて構成される。

【００１９】請求項２に係る発明は、任意のアナログ波
形を発生するための波形データを発生する波形データ発
生装置であって、伝送路のモデルや回路モデルを用いて
ステップ応答シミュレーションしたデータを出力するシ
ミュレーション手段と、シミュレーション手段から出力
されたデータを用いて隣接したデータの差分演算を行な
い、電圧ノイズの性質を表わしたフィルタ係数を生成す
るフィルタ係数発生手段と、テストのための種々の論理
データをフィルタ次数で分割した分割論理データを発生
する分割論理データ発生手段と、フィルタ係数発生手段
から出力されたフィルタ係数と分割論理データ発生手段
から発生された分割論理データとを演算してアナログ波
形のデータを生成するフィルタ演算手段と、フィルタ演
算手段によって生成されたアナログ波形のデータの間引
き処理を行なうデータ間引き手段を備えて構成される。

【００２０】請求項３に係る発明では、請求項１または
２のフィルタ係数発生手段は指数関数演算を行なう。

【００２１】請求項４に係る発明では、請求項３のフィ
ルタ係数発生手段は、規定された波形をその変化点で構
成要素に分割し、分割したそれぞれの構成要素に対して
指数関数演算を行なう。

【００２２】請求項５に係る発明では、請求項１の分割
論理データ発生手段は、第１の論理レベルと第２の論理
レベルとの組合せからなるテストパターンを発生するテ
ストパターン発生手段と、外部から与えられるフィルタ
次数に応じて、テストパターンを分割するテストパター
ン分割手段とを含む。

【００２３】請求項６に係る発明では、さらに外部から
入力されたデータビットの周期を外部から入力されたフ
ィルタ次数で除算して時間分解能のデータを請求項２の
シミュレーション手段に与える除算手段を含み、シミュ
レーション手段は時間分解能のデータに基づいてシミュ
レーションを行なう。

【００２４】請求項７に係る発明では、請求項６のフィ
ルタ係数発生手段は、シミュレーション手段から与えら
れたデータを規格化した後、差分演算を行なって電圧ノ
イズの性質を表わすフィルタ係数を生成する。

【００２５】請求項８に係る発明では、請求項１または
２のデータ間引き手段によって間引きされたデータに応
じてアナログ波形の信号を出力するアナログ波形信号出
力手段を含む。

【００２６】請求項９に係る発明では、請求項１ないし
８のいずれかのフィルタ係数発生手段と、分割論理デー
タ発生手段と、フィルタ演算手段と、データ間引き手段
のそれぞれの処理をソフトウェアで実行する手段を含
む。

【００２７】

【作用】請求項１に係る発明は、ステップ応答波形を分
割した構成要素を用いて指数関数の多項式からなる反射
やなまりなどの電圧ノイズの性質を表わしたフィルタ係
数を生成し、テストのための種々の論理データをフィル
タ次数で分割した分割論理データを発生し、フィルタ係
数と分割論理データとを演算してアナログ波形のデータ
を生成し、アナログ波形のデータの間引き処理を行なう
ようにしたので、アナログ波形を短時間に発生し、ディ
ジタルパターンを変更することによって電圧ノイズを付
加したアナログ波形を容易に得ることができる。

【００２８】請求項２に係る発明では、伝送路モデルや
回路モデルを用いてステップ応答をシミュレーション
し、シミュレーションされたデータを用いて隣接したデ
ータの差分演算を行ない、電圧ノイズの性質を表わした
フィルタ係数を生成し、そのフィルタ係数と分割論理デ
ータとを演算してアナログ波形のデータを生成し、アナ
ログ波形のデータ間引き処理を行なうことにより、反射
やなまりなどの電圧ノイズのみならず、伝送路を通過し
た出力波形をシミュレーションして出力することができ
る。

【００２９】請求項３に係る発明では、指数関数演算を
行なってフィルタ係数を発生する。請求項４に係る発明
では、規定された波形をその変化点で構成要素に分割
し、分割したそれぞれの構成要素に対して指数関数演算
を行なってフィルタ係数を発生する。

【００３０】請求項５に係る発明では、第１の論理レベ
ルと第２の論理レベルとの組合せからなるテストパター
ンを発生し、このテストパターンを外部から与えられる
フィルタ次数によって分割して分割論理データを発生す
る。

【００３１】請求項６に係る発明では、外部から入力さ
れたデータビットの周期を外部から入力されたフィルタ
次数で除算して時間分解能のデータをシミュレーション
手段によってシミュレーションする。

【００３２】請求項７に係る発明では、シミュレーショ
ンされたデータを規格化した後、差分演算を行なって電
圧ノイズの性質を表わすフィルタ係数を生成する。

【００３３】請求項８に係る発明では、間引きされたデ
ータに応じてアナログ波形の信号を出力する。

【００３４】請求項９に係る発明では、フィルタ係数の
発生と分割論理データの発生とフィルタ演算とデータ間
引きをそれぞれソフトウェアで実行する。

【００３５】

【実施例】図１はこの発明の一実施例のブロック図であ
り、図２は図１に示したフィルタ係数発生器のブロック
図である。

【００３６】次に、図１および図２を参照して、この発
明の一実施例の構成について説明する。フィルタ係数発
生器６には、入力端子１を介して波形の変化点の時間が
入力され、入力端子２を介して波形の傾きが入力され、
入力端子３を介して振幅値が入力され、入力端子４を介
してデータビットの周期を表わすビットレート時間が入
力され、入力端子５を介してフィルタ次数が入力され
る。フィルタ係数発生器６は入力端子１〜５を介して入
力された値を演算処理してフィルタ係数を発生するもの
であり、発生したフィルタ係数をＦＩＲフィルタ演算器
９に与える。テストパターン発生器７は論理データ
「０」，「１」，「−１」の組合せからなる任意のテス
トパターンを発生するものであって、その発生したテス
トパターンをテストパターン分割器８に与える。テスト
パターン分割器８には入力端子５からフィルタ次数が入
力されている。テストパターン分割器８はテストパター
ン発生器７から与えられた各テストパターンのデータに
対してフィルタ次数ｊ_max で分割し、その出力をＦＩＲ
フィルタ演算器９に与える。ＦＩＲフィルタ演算器９は
フィルタ係数発生器６からのデータの値とテストパター
ン分割器８からのデータの値を演算処理し、演算結果を
データ間引き装置１０に与える。データ間引き装置１０
には、入力端子２７を介して正の整数の値である間引き
間隔が入力されていて、データ間引き装置１０はＦＩＲ
フィルタ演算器９からのデータを間引き間隔の値ごとに
間引き処理する。データ間引き装置１０の出力はアナロ
グ波形発生装置１１に与えられる。このアナログ波形発
生装置１１は波形メモリ１２とＤ／Ａコンバータ１３と
波形メモリアドレス制御回路１４とから構成されてお
り、従来から知られたものである。

【００３７】フィルタ係数発生器６は図２に示すよう
に、メモリ６１とＤＳＰ（Digital Signal Processor)
などの演算器６２とからなる。

【００３８】図３は伝送路などの回路モデルにステップ
応答波形の入力信号を与えたときの応答波形を説明する
ための図である。図３において、ステップ応答の入力波
形１６がステップ応答入力端子１７を介して回路モデル
１８に入力されると、ステップ応答出力端子１９にはス
テップ応答波形２０が得られる。ここで、回路モデル１
８はコイル，抵抗およびコンデンサなどからなる伝送回
路や実際の伝送回路からなる。この発明の一実施例にお
いて、反射やなまりの性質を表わすためのフィルタ係数
の発生には、ステップ応答の入力波形１６の０ＶからＶ
ｍａｘの変化に対応したステップ応答波形２０を分割し
て区間Ｓの波形の構成要素であるテンプレート波形が用
いられる。

【００３９】図４はＩＴＵ−Ｔ勧告などで規定された図
３のステップ応答波形２０の区間Ｓのテンプレート波形
の電圧軸をＶ_max で規格化した波形の例を示した図であ
る。この図４に示した波形は反射となまりを含み、反射
は図４（ａ）のＡ点で波形の変化点となって現われ、な
まりは指数関数の曲線となって現われる。図４（ａ）の
波形の変化点Ａ（時間ｔ₁ ）で分割すると、図４
（ｂ），図４（ｃ）に示す曲線になる。

【００４０】図５は図４（ｂ）で詳細に示した曲線と、
ｔ＝０の点に接する接線を示す図であり、縦軸をｙ，横
軸を時間ｔで示す。ｙは電圧を理想的なディジタル波形
の最大電圧Ｖ_max で規格化したものであり、ｔ＝０での
接線とｙ＝ａ₀ が交差する時間軸上の点をｔ_roとする。

【００４１】図６は図４（ｃ）で詳細に示した曲線と、
ｔ＝ｔ₁ の点に接する接線を示した図であり、縦軸を
ｙ，横軸を時間ｔで示す。ｔ＝ｔ₁ での接点とｙ＝ａ₁
が交差する時間軸上の点をｔｒ₁ とする。

【００４２】図７はこの発明の概念を説明するための波
形図である。図７（ａ）はテストパターン発生器７から
出力された論理データであり、図７（ｂ）は論理データ
を物理的シンボルで表示した理想的なディジタル波形で
あり、図７（ｃ）は反射やなまりなどの電圧ノイズの性
質をフィルタ係数とフィルタ次数で表わした波形図であ
り、理想的なディジタル波形とＦＩＲフィルタリングを
実施することを意味する。図７（ｄ）は図７（ｃ）によ
って得られた電圧ノイズ付加のアナログ波形である。

【００４３】次に、図１〜図７を参照して、この発明の
一実施例の具体的な動作について説明する。まず、図１
の入力端子５にフィルタ次数ｊ_max が入力される。フィ
ルタ次数ｊ_max は、アナログ波形発生装置１１のサンプ
リング周波数をｆ_s ，データビットの周波数をｆ_d （１
／ｔ_max ）としたとき、ｊ_max ＜ｆ_s ×ｑ／ｆ_d を満た
す最大の整数である。ここで、ｑは正の整数で後のデー
タ間引き装置１０で使用される。さらに、入力端子４に
データビットの周期ｔ_max が入力され、入力端子１に図
４（ａ）に示す波形の変化点での時間が入力される。た
だし、１個のテンプレートに対して波形の変化点が０個
の場合には入力されず、１個のテンプレートに対して波
形の変化点が１個の場合には図４（ａ）で示した波形の
変化点Ａでの時間ｔ₁ が入力され、複数個（Ｍ個）ある
場合にはｔ₁ からｔ_M までが入力される。

【００４４】さらに、入力端子３に図４（ｂ）に示すａ
₀ と図４（ｃ）に示すａ₁ が入力される。ただし、１個
のテンプレートに対して波形の変化点が０個の場合には
図４（ｂ）に示したａ₀ のみが入力され、波形の変化点
が１個の場合にはａ₀ と図４（ｃ）に示したａ₁ が入力
され、波形の変化点が複数個（Ｍ個）の場合にはａ₀か
らａ_M までが入力される。

【００４５】入力端子２には、図５および図６で求めら
れたｔ_r0とｔ_r1が入力される。ただし、１個のテンプレ
ートに対して波形の変化点が０個の場合には図５で求め
られた時間ｔ_r0のみが入力され、波形の変化点が１個の
場合には図５および図６で求められたｔ_r0とｔ_r1が入力
され、波形の変化点が複数個（Ｍ個）の場合にはｔ_r0か
らｔ_rMまでが入力される。

【００４６】図８は図１に示したフィルタ係数発生器の
動作を説明するためのフローチャートであり、図９はフ
ィルタ係数発生器が動作しているときのメモリの状態図
である。

【００４７】図８に示すステップ（図示ではＳＰと略称
する）ＳＰ１において、入力端子１から入力されたｔ₁
からｔ_M までの値（図４の例ではｔ₁ のみの値）がメモ
リ６１に格納される。そのときのメモリ６１の状態は図
９（１）に示すようになる。ここで、Ｍはテンプレート
波形の変化点の数である。ステップＳＰ２において、入
力端子２から入力されたｔ_r0からｔ_rMまでの値（図４の
例ではｔ_r0とｔ_r1の値）がメモリ６１に格納される。そ
のときのメモリ６１の状態を図９（２）に示す。ステッ
プＳＰ３において、入力端子３から入力されたａ₀ から
ａ_M までの値（図４の例ではａ₀ とａ₁ の値）がメモリ
６１に格納される。そのときのメモリ６１の状態を図９
（３）に示す。ステップＳＰ４において、入力端子４か
ら入力されたｔ_max の値がメモリ６１に格納される。そ
のときのメモリ６１の状態を図９（４）に示す。ステッ
プＳＰ５において、入力端子５から入力されたフィルタ
次数ｊ_max の値がメモリ６１に格納され、そのときのメ
モリ６１の状態を図９（５）に示す。

【００４８】ステップＳＰ６において、ステップＳＰ１
で入力された値ｔ_n （図４の例ではｔ₁ のみの値）がｔ
_max で規格化される。すなわち、以下の演算が演算器６
２によって実行される。

【００４９】 Ｐ_n ＝ｔ_n ／ｔ_max ，ｎ＝１，２，３，…，Ｍ これらの演算の結果がメモリ６１に格納される。そのと
きのメモリ６１の状態を図９（６）に示す。

【００５０】ステップＳＰ７において、ステップＳＰ２
で入力された値ｔ_rn（図４の例ではｔ_r0とｔ_r1の値）が
ｔ_max で規格化される。すなわち、演算器６２は以下の
演算を実行する。

【００５１】 Ｐ_rn＝ｔ_rn／ｔ_max ，ｎ＝０，１，２，３，…，Ｍ これらの演算の結果がメモリ６１に格納され、そのとき
のメモリ６１の状態を図９（７）に示す。

【００５２】ステップＳＰ８において、ステップＳＰ６
で入力された値Ｐ_n （図４の例ではＰ₁ のみの値）がｊ
_max で除算される。すなわち、演算器６２は次の演算を
実行する。

【００５３】 ｊ_n ＝Ｐ_n ×ｊ_max ，ｎ＝０，１，２，３，…，Ｍ ただし、ｊ_n は正の整数になるように小数点以下が四捨
五入され、ｎ＝０のとき、ｊ₀ ＝１とされる。これらの
演算結果はメモリ６１に格納され、そのときのメモリ６
１の状態を図９（８）に示す。ステップＳＰ９におい
て、ステップＳＰ７で演算された値Ｐ_rn（図４の例では
Ｐ_r0とＰ_r1の値）がｊ_max で乗算される。すなわち、演
算器６２は以下の演算を実行する。

【００５４】 ｂ_rn＝Ｐ_rn×ｊ_max ，ｎ＝０，１，２，３，…，Ｍ これらの演算の結果がメモリ６１に格納され、そのとき
のメモリ６１の状態を図９（９）に示す。

【００５５】ステップＳＰ１０において、ステップＳＰ
９で演算された値ｂ_rn（図４の例ではｂ_r0とｂ_r1の値）
の逆数が演算器６２によって求められる。

【００５６】 ｂ_n ＝１／ｂ_rn，ｎ＝０，１，２，３，…，Ｍ これらの演算の結果がメモリ６１に格納され、そのとき
のメモリ６１の状態を図９（１０）に示す。

【００５７】ステップＳＰ１１において、ステップＳＰ
３，ＳＰ８およびＳＰ１０の演算結果を用いて、演算器
６２が以下の演算を実行する。

【００５８】 ｕ_nj＝ａ_n ×ｂ_n ×ｅｘｐ（−ｂ_n （ｊ−ｊ_n ））， ｊ＝ｊ_n ，ｊ_n ＋１，ｊ_n ＋２，ｊ_n ＋３，…，ｊ_max ｎ＝０，１，２，３，…，Ｍ ただし、ｊ＝１，２，…，ｊ_n −１のとき、ｕ_nj＝０
で、ｎ＝０のときｊ₀ ＝１である。これらの演算結果が
メモリ６１に格納され、そのときのメモリ６１の状態を
図１０（１１）に示す。図４の例ではｕ_0jとｕ_1jの値と
なる。

【００５９】ステップＳＰ１２において、演算器６２は
ステップＳＰ１１の演算結果を用いて、以下の演算を実
行する。

【００６０】

【数１】 これらの演算結果がメモリ６１に格納され、そのときの
メモリ６１の状態を図１０（１２）に示す。

【００６１】ステップＳＰ１３において、演算器６２は
ステップＳＰ１１とＳＰ１２との演算結果を用いて以下
の演算を実行する。

【００６２】ｆ_nj＝ａ_n ／Ｓ_n ×ｕ_nj ｎ＝０，１，２，３，…，Ｍ ｊ＝１，２，３，…，ｊ_max これらの演算結果がメモリ６１に格納される。

【００６３】ステップＳＰ１４において、演算器６２は
ステップＳＰ１３の演算結果を用いて、以下の演算を実
行する。

【００６４】 ｆ_cj＝ｆ_0j＋ｆ_1j＋ｆ_2j＋…＋ｆ_nj＋…＋ｆ_Mj ｎ＝０，１，２，３，…，Ｍ ｊ＝１，２，３，…，ｊ_max 演算結果のｆ_cjが反射やなまりの性質を表わすフィルタ
係数であり、メモリ６１に格納される。図４の例では、
ｆ_cj＝ｆ_0j＋ｆ_1jとなる。ステップＳＰ１５において、
演算器６２は演算結果ｆ_cjを出力する。

【００６５】図１１は図１に示したテストパターン分割
器の一例を示すブロック図である。テストパターン分割
器８はメモリ８１とメモリ制御回路８２とを含み、入力
端子８３にはテストパターン発生器７からテストパター
ンが与えられ、入力端子５にはフィルタ次数が与えら
れ、メモリ８１から出力端子８４に分割された論理デー
タが出力される。

【００６６】図１２は図１１に示したテストパターン分
割器８によってテストパターン発生器７から出力された
論理データｊ_max ×ｒで分割する動作の例を示す図であ
る。たとえば、エレメント番号ｇ＝１での論理データＩ
ｄａｔａ［１］＝０が入力端子５から入力されたフィル
タ次数ｊ_max で分割される。分割された論理データＩＩ
ｄａｔａ［ｗ］は、ｗ１からｗ＝ｊ_max まで０となる。
Ｉｄａｔａ［２］＝１も同様にして、フィルタ次数ｊ
_max で分割され、分割された論理データＩＩｄａｔａ
［ｗ］は、ｗ＝ｊ_max ＋１からｗ＝ｊ_max ×２まで１と
なる。以下同様にして、ｇ＝ｒまで実行される。

【００６７】図１に示したＦＩＲ演算器９では、フィル
タ係数発生器６からのフィルタ係数ｆ_cjとテストパター
ン分割器８からの論理データＩＩｄａｔａ［ｗ］を用い
て以下の演算を行なう。

【００６８】

【数２】 このＤａｔａ［ｉ］が反射やなまりを含んだ波形のデー
タである。

【００６９】図１に示したデータ間引き装置１０では、
Ｄａｔａ［Ｉ］を入力端子２７から入力された正の整数
ｑの間隔ごとに間引き動作を行なう。間引かれたデータ
は、量子化された後、アナログ波形発生装置１１の波形
メモリ１２にロードされる。アナログ波形発生装置１１
の波形メモリアドレス制御回路１４はクロック信号に基
づいて、波形メモリ１２のアドレスを指定してデータを
読出す。読出されたデータはＤ／Ａコンバータ１３によ
ってアナログ信号に変換され、アナログ波形出力端子１
５から出力される。

【００７０】なお、この実施例では、波形の精度は、フ
ィルタ次数ｊ_max が大きく、かつ間引き値ｑが１になる
ほど良くなる。

【００７１】上述のごとく、この実施例によれば、反射
やなまりなどの電圧ノイズの性質を表わすためのフィル
タ係数をフィルタ係数発生器６から発生し、ＦＩＲフィ
ルタリング技術を用いてディジタル波形に反射やなまり
などの電圧ノイズを付加したアナログ波形を生成するよ
うにしたので、電圧ノイズを付加したアナログ波形を短
時間で発生でき、ディジタルパターンの変更によっても
電圧ノイズを付加したアナログ波形を容易に得ることが
できる。

【００７２】図１３はこの発明の第２の実施例を示すブ
ロック図である。この図１３に示した実施例は、シミュ
レータ２８を用いてステップ応答を行ない、フィルタ係
数を発生するようにしたものである。すなわち、入力端
子４には図３に示したステップ応答の入力波形１６に示
したデータビットの周期ｔ_max が入力され、入力端子５
にはフィルタ次数が入力される。入力されたビットレー
トとフィルタ次数は除算器３０に与えられ、除算器３０
はデータビットの周期ｔ_max をフィルタ次数の値ｊ_max
で除算を行なう。除算器３０の除算結果はシミュレータ
２８に与えられる。シミュレータ２８はＳＰＩＣＥなど
のソフト処理によってステップ応答のシミュレーション
を行なう。シミュレータ２８のシミュレーション結果は
フィルタ係数発生器２９に与えられる。フィルタ係数発
生器２９で発生されたフィルタ係数はＦＩＲフィルタ演
算器９に与えられる。

【００７３】なお、テストパターン発生器７とテストパ
ターン分割器８とデータ間引き装置１０とアナログ波形
発生装置１１は図１と同様にして構成される。

【００７４】図１４は図１３のシミュレータ２８から出
力されるステップ応答波形を示す図であり、図１５は図
１３に示したフィルタ係数発生器２９の動作を説明する
ためのフローチャートであり、図１６はフィルタ係数発
生器２９に含まれるメモリの状態図である。

【００７５】次に、図１３〜図１６を参照して、この発
明の第２の実施例の動作について説明する。まず、図１
３に示す入力端子５にフィルタ次数ｊ_max が入力され
る。フィルタ次数ｊ_max は、アナログ波形発生装置１１
のサンプリング周波数をｆ_s ，データビットの周波数を
ｆ_d （＝１／ｔ_max ）としたとき、ｊ_max ＜ｆ_s ×ｑ／
ｆ_d を満たす最大の正の整数となる。ここで、ｑは正の
整数であり、後のデータ間引き装置１０で使用される。
次に、入力端子４にデータビットの周期ｔ_max が入力さ
れ、除算器３０によってΔｔ＝ｔ_max ／ｊ_max の演算が
行なわれ、シミュレータ２８に時間分解能の値Δｔが入
力される。

【００７６】シミュレータ２８は、図３に示した構成で
ステップ応答をシミュレーションする。このときのステ
ップ応答波形は、図１４に示すように、Δｔ間隔で離散
的な点で表示され、区間Ｓ（０≦ｔ≦ｔ_max ）のｊ_max
個のデータがフィルタ係数発生器２９に転送される。フ
ィルタ係数発生器２９は前述の図２の説明と同様にし
て、メモリ６１と演算器６２とを含み、図１５に示すフ
ローチャートに従った動作を行なう。すなわち、図１５
に示すステップＳＰ２１において、シミュレータ２８か
ら出力された図１４に示す波形データがメモリに格納さ
れる。メモリの格納は、時刻ｔ＝０のときの電圧値Ｖ₀
がアドレス０に書込まれ、時刻ｔ＝Δｔのときの電圧値
Ｖ₁ がアドレス１に書込まれ、時刻ｔ＝Δｔ×２のとき
の電圧値Ｖ ₂ がアドレス２に書込まれるというように時
刻ｔ＝Δｔ×ｊ_max のときの値まで順次書込まれる。そ
のときのメモリ６１の状態を図１６（１）に示す。

【００７７】ステップＳＰ２２において、ステップＳＰ
２１で得られた値Ｖ_m がステップ応答の最大入力電圧Ｖ
_max で規格化される。すなわち、演算器６２は以下の演
算を実行する。

【００７８】 Ｄ_m ＝Ｖ_m ／Ｖ_max ，ｍ＝０，１，２，３，…，ｊ_max これらの演算結果がメモリ６１に格納される。そのとき
のメモリ６１の状態を図１６（２）に示す。ステップＳ
Ｐ２３において、ステップＳＰ２２で規格化された値Ｄ
_m の差分演算が演算器６２によって実行される。

【００７９】ｆ_cj＝ｆ_c ［ｊ］＝Ｄ_j −Ｄ_j-1 ，ｊ＝
１，２，３，…，ｊ_max これらの結果がメモリ６１に格納される。そのときのメ
モリ６１の状態を図１６（３）に示す。このｆ_cjが反射
となまりの性質を表わすフィルタ係数である。

【００８０】上述のごとく、この発明の第２の実施例に
よれば、シミュレータ２８を用いて、ステップ応答をシ
ミュレーションするようにしたので、第１の実施例と比
較して、波形の変化点での分割操作や指数関数の演算が
不要になり、フィルタ係数の生成を簡略できる利点があ
る。

【００８１】図１７はこの発明の第３の実施例を示すフ
ローチャートである。図１に示した第１の実施例では、
任意波形発生器１１のメモリ１２に入力するためのデー
タ生成をハードウェアで生成したが、この図１７に示し
た実施例はハードウェアの動作と同じ操作をソフトウェ
アで行なうようにしたものであり、テスト装置などのホ
ストコンピュータで実行される。

【００８２】すなわち、ステップＳＰ３５において、テ
スターなどのコンピュータにフィルタ次数ｊ_max が入力
される。フィルタ次数ｊ_max は、図１に示したアナログ
波形発生装置１１のサンプリング周波数をｆ_s ，データ
ビットの周波数をｆ_d （＝１／ｔ_max ）としたとき、ｊ
_max ＜ｆ_s ×ｑ／ｆ_d を満たす最大の正の整数であり、
ｑは正の整数であって、後のデータ間引きステップＳＰ
４９で使用される。ステップＳＰ３４において、図３の
ステップ応答入力波形１６に示したデータビットの周期
ｔ_max が入力され、ステップＳＰ３１において図４
（ａ）に示した波形の変化点Ａの時間ｔ₁ が入力され
る。ただし、１個のテンプレートに対して波形の変化点
が０個の場合には入力されず、波形の変化点が１個の場
合には図４（ａ）に示した変化点Ａの時間ｔ₁ が入力さ
れ、複数個（Ｍ個）ある場合にはｔ₁ からｔ_M まで入力
される。ステップＳＰ３３において図４（ｂ）に示した
ａ₀ と図４（ｃ）に示したａ₁ が入力される。ただし、
１個のテンプレートに対して波形の変化点が０個の場合
には図４（ｂ）に示したａ₀ のみが入力され、波形の変
化点が１個の場合にはａ₀ と図４（ｃ）に示したａ₁ が
入力され、波形の変化点が複数個（Ｍ個）の場合にはａ
₀ からａ_M までが入力される。

【００８３】ステップＳＰ３２において、図５および図
６で求められた時間ｔ_r0とｔ_r1が入力される。ただし、
１個のテンプレートに対して波形の変化点が０個の場合
には図５で求められた時間ｔ_r0のみが入力され、波形の
変化点が１個の場合には図５および図６で求められた時
間ｔ_r0とｔ_r1が入力され、波形の変化点が複数個の場合
にはｔ_r0からｔ_M までが入力される。

【００８４】ステップＳＰ３６において、第１の時間規
格化が行なわれる。すなわち、ステップＳＰ３１で入力
された値ｔ_n （ｎ＝１，２，…，Ｍ）がステップＳＰ３
４で入力された値ｔ_max で規格化される。すなわち、以
下の演算が行なわれる。

【００８５】 Ｐ_n ＝ｔ_n ／ｔ_max ，ｎ＝１，２，３，…，Ｍ ステップＳＰ３７では第２の時間規格化が行なわれる。
すなわち、ステップＳＰ３２で入力された値ｔ_rn（ｎ＝
０，１，２，３，…，Ｍ）がステップＳＰ３４で入力さ
れたｔ_max で規格化される。すなわち、以下の演算が行
なわれる。

【００８６】 Ｐ_rn＝ｔ_rn／ｔ_max ，ｎ＝０，１，２，３，…，Ｍ ステップＳＰ３９では第１のフィルタ次数の乗算が行な
われ、ステップＳＰ４０では第２のフィルタ次数の乗算
が行なわれる。すなわち、ステップＳＰ３９において、
ステップＳＰ３６で演算された値Ｐ_n （ｎ＝０，１，
２，…，Ｍ）がステップＳＰ３５で入力されたフィルタ
次数ｊ_max と乗算される。すなわち、以下の演算が行な
われる。

【００８７】 ｊ_n ＝Ｐ_n ×ｊ_max ，ｎ＝０，１，２，３，…，Ｍ ただし、ｊ_n は正の整数になるように小数点以下が四捨
五入され、ｎ＝０のときｊ₀ ＝１とされる。一方、ステ
ップＳＰ４０においては、ステップＳＰ３７で演算され
た値Ｐ_rn（ｎ＝０，１，２，…，Ｍ）がステップＳＰ３
５で入力されたフィルタ次数ｊ_max と乗算される。すな
わち、以下の演算が行なわれる。

【００８８】 ｂ_rn＝Ｐ_rn×ｊ_max ，ｎ＝０，１，２，３，…，Ｍ ステップＳＰ４２では、ステップＳＰ４０で演算された
値ｂ_rn（ｎ＝０，１，２，…，Ｍ）の以下の逆数演算が
行なわれる。

【００８９】 ｂ_n ＝１／ｂ_rn，ｎ＝０，１，２，３，…，Ｍ ステップＳＰ４３では、指数関数が生成される。すなわ
ち、ステップＳＰ３９で演算された値ｊ_n （ｎ＝０，
１，２，…，Ｍ）とステップＳＰ４２で演算された値ｂ
_n （ｎ＝０，１，２，…，Ｍ）とステップＳＰ３３で入
力された振幅値ａ_n（ｎ＝０，１，２，…，Ｍ）とにつ
いて以下の演算が行なわれる。

【００９０】 ｕ_nj＝ａ_n ×ｂ_n ×ｅｘｐ（−ｂ_n （ｊ−ｊ_n ））， ｊ＝ｊ_n ，ｊ_n ＋１，ｊ_n ＋２，ｊ_n ＋３，…，ｊ_max ｎ＝０，１，２，３，…，Ｍ ただし、ｊ＝１，２，…，（ｊ_n −１のとき、ｕ_nj＝０
で、ｎ＝０のときｊ₀ ＝１である。図４の例ではｕ_0jと
ｕ_1jの値となる。

【００９１】ステップＳＰ４４では指数関数離散積分が
行なわれる。すなわち、ステップＳＰ４３で演算された
値ｕ_nj（ｊ＝ｊ_n ，（ｊ_n ＋１），（ｊ_n ＋２），（ｊ
_n ＋３），…，ｊ_max ；ｎ＝０，１，２，３，…，Ｍ）
を用いて以下の演算が行なわれる。

【００９２】

【数３】 ステップＳＰ４５において、ステップＳＰ４３で演算さ
れた値ｕ_nj（ｊ＝ｊ_n ，（ｊ_n ＋１），（ｊ_n ＋２），
（ｊ_n ＋３），…，ｊ_max ；ｎ＝０，１，２，３，…，
Ｍ）とステップＳＰ４４で演算された値Ｓ_n （ｎ＝０，
１，２，３，…，Ｍ）を用いて以下の演算が行なわれ
る。

【００９３】ｆ_nj＝ａ_n ／Ｓ_n ×ｕ_nj ｎ＝０，１，２，３，…，Ｍ ｊ＝１，２，３，…，ｊ_max ステップＳＰ４６では、ステップＳＰ４５で演算された
値ｆ_nj（ｎ＝０，１，２，３，…，Ｍ）；（ｊ＝１，
２，３，…，ｊ_max ）を用いて以下の演算が行なわれ
る。

【００９４】 ｆ_cj＝ｆ_0j＋ｆ_1j＋ｆ_2j＋…＋ｆ_nj＋…＋ｆ_Mj ｎ＝０，１，２，３，…，Ｍ ｊ＝１，２，３，…，ｊ_max このｆ_cjが反射やなまりの性質を表わすフィルタ係数と
なる。図４の例では、ｆ _cj＝ｆ_0j＋ｆ_1jとなる。

【００９５】一方、ステップＳＰ３８において図７
（ａ）に示す論理データが発生され、ステップＳＰ４１
において、ステップＳＰ３８で発生された論理データが
ｊ_max ×ｒで分割される。ここで、ｒはテストパターン
となる論理データのデータ数である。これについては前
述の図１２で説明したとおりである。

【００９６】ステップＳＰ４７では、ＦＩＲフィルタ演
算が行なわれる。すなわち、ステップＳＰ４６で演算さ
れたフィルタ係数ｆ_cjとステップＳＰ４１で演算された
論理データＩＩｄａｔａ［ｗ］を用いて以下の演算が行
なわれる。

【００９７】

【数４】 このＤａｔａ〔ｉ〕が反射やなまりを含んだ波形のデー
タである。

【００９８】ステップＳＰ４８においてデータ間引き値
が入力される。すなわち、フィルタ次数ｊ_max の条件で
使用された正の整数ｑが入力される。そして、ステップ
ＳＰ４９において、ステップＳＰ４７で演算された値Ｄ
ａｔａ［ｉ］がステップＳＰ４８で入力された正の整数
ｑの間隔ごとに間引かれる。そして、ステップＳＰ５０
において、間引かれたデータの値が量子化（２進数表
示）された後、図１のアナログ波形発生装置１１の波形
メモリ１２にロードされる。

【００９９】図１８はこの発明の第４の実施例を示すフ
ローチャートである。この実施例は、図１３に示した第
２の実施例に対応しており、第２の実施例ではデータ生
成をハードウェアで生成したのに対して、同じ動作をソ
フトウェアで行なおうとするものである。この実施例も
第３の実施例と同様にして、テスト装置などのホストコ
ンピュータで実行される。ステップＳＰ５１およびＳＰ
５２でそれぞれ、テスト装置などのコンピュータにビッ
トレートとフィルタ次数とが入力される。フィルタ次数
ｊ_max は、図３のアナログ波形発生装置１１のサンプリ
ング周波数をｆ _s ，データビットの周波数をｆ_d （＝１
／ｔ_max ）とするとき、ｊ_max ＜ｆ_s ×ｑ／ｆ_d を満た
す最大の正の整数であり、ｑは正の整数で後のデータ間
引き処理で使用される。ビットレートは、図３に示した
ステップ応答入力波形１６に示したデータビットの周期
ｔ_max が入力される。ステップＳＰ５３において、ステ
ップＳＰ５４でシミュレーションを行なうための時間分
解能Δｔを決定するために、フィルタ次数ｊ_max とデー
タビットの周期ｔ_max を用いて以下の演算が行なわれ
る。

【０１００】Δｔ＝ｔ_max ／ｊ_max ステップＳＰ５４において、図３に示した構成でステッ
プ応答がシミュレーションされる。このときのステップ
応答波形は図１４に示すように、Δｔ間隔で離散的な点
で表示され、区間Ｓ（０≦ｔ≦ｔ_max ）のｊ_max 個のデ
ータがテスタなどのコンピュータに転送される。

【０１０１】ステップＳＰ５７において、シミュレーシ
ョンされて転送された図１４の波形のデータの値Ｖ_m で
ステップ応答の最大入力電圧Ｖ_max で規格化される。す
なわち、以下の演算が行なわれる。

【０１０２】 Ｄ_m ＝Ｖ_m ／Ｖ_max ，ｍ＝０，１，２，３，…，ｊ_max ステップＳＰ５８において、ステップＳＰ５７で規格化
された値Ｄ_m の差分演算が以下の演算式によって行なわ
れる。

【０１０３】ｆ_cj＝ｆ_c ［ｊ］＝Ｄ_j −Ｄ_j-1 ，ｊ＝
１，２，３，…，ｊ_max このｆ_cjが反射となまりなどの電圧ノイズの性質を表わ
すフィルタ係数である。

【０１０４】一方、ステップＳＰ５５で発生された論理
データはステップＳＰ５６においてｊ_max ×ｒで分割さ
れる。ここで、ｒはテストパターンとなる論理データの
データ数であり、前述の図１２で表わされる。以下、ス
テップＳＰ５９〜ＳＰ６２は前述の図１７に示したステ
ップＳＰ４７〜ＳＰ５０と同じである。

【０１０５】上述のごとく、この実施例によれば、シミ
ュレーションを行なうことによって、波形の変化点での
分割操作や指数関数の演算が不要になり、フィルタ係数
の生成が簡略化される。

【０１０６】

【発明の効果】以上のように、この発明によれば、反射
やなまりなどの電圧ノイズの性質を表わすためのフィル
タ係数を生成し、フィルタリング技術を用いてディジタ
ル波形に反射やなまりなどの電圧ノイズを付加したアナ
ログ波形を生成するようにしたので、電圧ノイズを付加
したアナログ波形を短時間で発生することができ、ディ
ジタルパターンを変更しても、電圧ノイズを付加したア
ナログ波形を容易に得ることができる。

【０１０７】また、シミュレーション手段によって、伝
送路のモデルや回路モデルを用いてステップ応答をシミ
ュレーションした波形も容易に発生することができ、こ
の場合は入力するパラメータを従来例に比べて少なくて
済む。

【図面の簡単な説明】

【図１】 この発明の第１の実施例を示す任意波形発生
器のブロック図である。

【図２】 図１に示したフィルタ係数発生器を構成する
メモリと演算器を示すブロック図である。

【図３】 伝送路などの回路モデル、実際の伝送線また
はＬＳＩ回路をステップ応答するときの構成を示す図で
ある。

【図４】 図３に示したステップ応答波形と、波形の変
化点で分割した後の分割波形を示す図である。

【図５】 図４の分割波形と接線を示す図である。

【図６】 図４の他の分割波形と接線を示す図である。

【図７】 この発明の概念を説明するための波形図であ
る。

【図８】 図１に示したフィルタ係数発生器の動作を説
明するためのフローチャートである。

【図９】 フィルタ係数発生器に含まれるメモリの状態
図である。

【図１０】 フィルタ係数発生器の動作中の他のメモリ
の状態図である。

【図１１】 図１に示したテストパターン分割器の構成
を示すブロック図である。

【図１２】 テストパターン分割器の動作を説明するた
めの図である。

【図１３】 この発明の第２の実施例を示すブロック図
である。

【図１４】 図１３に示したシミュレータより出力され
たステップ応答波形を示す図である。

【図１５】 図１３に示したフィルタ係数発生器の動作
を説明するためのフローチャートである。

【図１６】 図１３に示したフィルタ係数発生器が動作
しているときのメモリの状態図である。

【図１７】 この発明の第３の実施例を示すディジタル
波形に反射やなまりなどの電圧ノイズを付加したアナロ
グ波形のデータを発生するためのフローチャートであ
る。

【図１８】 この発明の第４の実施例の動作を説明する
ためのフローチャートである。

【図１９】 ＩＴＵ−Ｔ勧告Ｉ．４３０準拠の半導体装
置などからなる通信用装置の試験構成図である。

【図２０】 ＩＴＵ−Ｔ勧告Ｉ．４３０の場合の反射や
なまりなどのノイズを含んだアナログ波形の一例を示す
図である。

【図２１】 従来の任意波形発生装置の構成を示す概略
ブロック図である。

【図２２】 図２０に示した演算装置で行なわれるデー
タ配列を示す図である。

【図２３】 図２１に示した任意波形発生装置でＳイン
タフェースＬＳＩの入力に必要な波形のテンプレートを
示す図である。

【図２４】 図２１に示した端末に入力するための電圧
リストのデータを手動で生成するときのフローチャート
を示す図である。

【図２５】 図２４のフローチャートで電圧リストを生
成するときの操作を説明するための図である。

【符号の説明】

１〜５ 入力端子、６ フィルタ係数発生器、７ テス
トパターン発生器、８テストパターン分割器、９ ＦＩ
Ｒフィルタ演算器、１０ データ間引き装置、１１ ア
ナログ波形発生装置、１２ 波形メモリ、１３ Ｄ／Ａ
コンバータ、１４ 波形メモリアドレス制御回路、１５
出力端子、２７ 間引き間隔入力端子、２８ シミュ
レータ、３０ 除算器、６１，８１ メモリ、６２ 演
算器、８２ メモリ制御回路。

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 31/3183 G06F 1/02 H03B 28/00

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 ディジタル波形に反射やなまりなどの電
   圧ノイズを付加した任意のアナログ波形を発生するため
   の波形データ発生装置であって、 第１の論理レベルから第２の論理レベルへ変化したとき
   のステップ応答波形を分割した構成要素を用いて、指数
   関数の多項式からなる反射やなまりなどの電圧ノイズの
   性質を表わしたフィルタ係数を生成するフィルタ係数発
   生手段、 テストのための種々の論理データをフィルタ次数で分割
   した分割論理データを発生する分割論理データ発生手
   段、 前記フィルタ係数発生手段から出力されたフィルタ係数
   と前記分割論理データ発生手段から発生された分割論理
   データとを演算してアナログ波形のデータを生成するフ
   ィルタ演算手段、および前記フィルタ演算手段によって
   生成されたアナログ波形のデータの間引き処理を行なう
   データ間引き手段を備えた、波形データ発生装置。
2. 【請求項２】 任意のアナログ波形を発生するための波
   形データを発生する波形データ発生装置であって、 伝送路のモデルや回路モデルを用いてステップ応答シミ
   ュレーションしたデータを出力するシミュレーション手
   段、 前記シミュレーション手段から出力されたデータを用い
   て隣接したデータの差分演算を行ない、電圧ノイズの性
   質を表わしたフィルタ係数を生成するフィルタ係数発生
   手段、 テストのための種々の論理データをフィルタ次数で分割
   した分割論理データを発生する分割論理データ発生手
   段、 前記フィルタ係数発生手段から出力されたフィルタ係数
   と前記分割論理データ発生手段から発生された分割論理
   データとを演算してアナログ波形のデータを生成するフ
   ィルタ演算手段、および前記フィルタ演算手段によって
   生成されたアナログ波形のデータの間引き処理を行なう
   データ間引き手段を備えた、波形データ発生装置。
3. 【請求項３】 前記フィルタ係数発生手段は、指数関数
   演算を行なうことを特徴とする、請求項１または２の波
   形データ発生装置。
4. 【請求項４】 前記フィルタ係数発生手段は、規定され
   た波形をその変化点で構成要素に分割し、分割したそれ
   ぞれの構成要素に対して指数関数演算を行なうことを特
   徴とする、請求項３の波形データ発生装置。
5. 【請求項５】 前記分割論理データ発生手段は、 前記第１の論理レベルと前記第２の論理レベルとの組合
   せからなるテストパターンを発生するテストパターン発
   生手段、および外部から与えられるフィルタ次数に応じ
   て、前記テストパターン発生手段から発生されたテスト
   パターンを分割するテストパターン分割手段を含む、請
   求項１の波形データ発生装置。
6. 【請求項６】 さらに、外部から入力されたデータビッ
   トの周期を外部から入力されたフィルタ次数で除算して
   時間分解能のデータを前記シミュレーション手段に与え
   る除算手段を含み、 前記シミュレーション手段は前記時間分解能のデータに
   基づいてシミュレーションを行なうことを特徴とする、
   請求項２の波形データ発生装置。
7. 【請求項７】 前記フィルタ係数発生手段は、前記シミ
   ュレーション手段から与えられるデータを規格化した
   後、差分演算を行なって電圧ノイズの性質を表わすフィ
   ルタ係数を生成することを特徴とする、請求項６の波形
   データ発生装置。
8. 【請求項８】 さらに、前記データ間引き手段によって
   間引きされたデータに応じてアナログ波形の信号を出力
   するアナログ波形信号出力手段を含む、請求項１または
   ２の波形データ発生装置。
9. 【請求項９】 前記フィルタ係数発生手段と、前記分割
   論理データ発生手段と、前記フィルタ演算手段と、前記
   データ間引き手段のそれぞれの処理をソフトウェアで実
   行する手段を含む、請求項１ないし８のいずれかの波形
   データ発生装置。