JP3399235B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3399235B2 JP3399235B2 JP16407596A JP16407596A JP3399235B2 JP 3399235 B2 JP3399235 B2 JP 3399235B2 JP 16407596 A JP16407596 A JP 16407596A JP 16407596 A JP16407596 A JP 16407596A JP 3399235 B2 JP3399235 B2 JP 3399235B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- circuit
- power supply
- diode
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【発明の属する利用分野】本発明は、電源装置に関す
る。 【０００２】 【従来の技術】本発明に係る従来例の回路図を図５に示
す。 【０００３】本回路は、交流電源Ｖａｃを全波整流する
整流器ＤＢと、整流器ＤＢの出力端に接続されたコンデ
ンサＣ３と、コンデンサＣ３の両端に接続された第１，
第２の電解効果トランジスタ（以下、第１，第２のスイ
ッチング素子と呼ぶ。）Ｑ１，Ｑ２の直列回路と、例え
ば高耐圧ドライバーＩＣ（ＩＲ２１１１）で構成される
様な第１，第２のスイッチング素子Ｑ１，Ｑ２の駆動回
路１と、駆動回路１を制御する制御回路３と、駆動回路
１及び制御回路３の制御用電源Ｖｃｃと、駆動回路１の
ハイサイド側に接続されたコンデンサＣ５と、制御回路
３の電源端子間に接続されたコンデンサＣ６と、コンデ
ンサＣ５とコンデンサＣ６との間に挿入されたダイオー
ドＤ３と、第１，第２のスイッチング素子Ｑ１，Ｑ２の
直列回路の両端に接続されたインダクタンス素子Ｌ１と
平滑コンデンサＣ４と第２のダイオード（以下、ダイオ
ードと呼ぶ。）Ｄ２とからなる直列回路と、インダクタ
ンス素子Ｌ１と平滑コンデンサＣ４とダイオードＤ２と
からなる直列回路の両端に接続されたコンデンサＣ３
と、平滑コンデンサＣ４及びダイオードＤ２の接点と第
１のスイッチング素子Ｑ１及び第２のスイッチング素子
Ｑ２の接点との間に接続された第１のダイオード（以
下、ダイオードと呼ぶ。）Ｄ１と、ダイオードＤ１を介
してダイオードＤ２の両端に並列接続されたインピーダ
ンス素子（以下、抵抗と呼ぶ。）Ｒ１及び第３の電解効
果トランジスタ（以下、第３のスイッチング素子と呼
ぶ。）Ｑ３からなる直列回路と、第２のスイッチング素
子Ｑ２の両端に接続されたコンデンサＣ２と負荷Ｚ１と
の直列回路と、負荷Ｚ１の異常状態を検出して制御回路
３に信号を送り、負荷Ｚ１の異常時には第２のスイッチ
ング素子Ｑ２の駆動を停止する異常検出回路２とから構
成されると共に、第１，第２のスイッチング素子Ｑ１，
Ｑ２が交互にオンオフを繰り返すことにより、負荷Ｚ１
に高周波電力を供給する所謂ハーフブリッジ式インバー
タ回路である。 【０００４】また、インダクタンス素子Ｌ１と平滑コン
デンサＣ４とダイオードＤ１，Ｄ２とから構成される回
路は、第２のスイッチング素子Ｑ２のオン時に、交流電
源Ｖａｃ→整流器ＤＢ→インダクタンス素子Ｌ１→平滑
コンデンサＣ４→ダイオードＤ１→第２のスイッチング
素子Ｑ２→整流器ＤＢ→交流電源Ｖａｃの経路で、平滑
コンデンサＣ４の充電電流を流し、平滑コンデンサＣ４
の両端電圧が整流器ＤＢの出力電圧のピーク値よりも低
い所定の直流電圧を得る為の、所謂降圧電源回路、つま
り部分平滑回路を形成し、第１，第２のスイッチング素
子Ｑ１，Ｑ２等からなるインバータ回路の電源となる。
従ってインバータ回路の電源電圧は、図６に示す様な、
リップルを含んだ直流電圧波形となる。第１のスイッチ
ング素子の駆動用電源はコンデンサＣ５の充電電圧であ
り、第２のスイッチング素子Ｑ２がオンすると、制御用
電源ＶｃｃからダイオードＤ３を介してコンデンサＣ５
の充電電流が流れる。 【０００５】抵抗Ｒ１と第３のスイッチング素子Ｑ３と
からなる直列回路は、第１，第２のスイッチング素子Ｑ
１，Ｑ２のスイッチング動作の開始前に、一定期間第３
のスイッチング素子Ｑ３がオンすることにより、交流電
源Ｖａｃ→整流器ＤＢ→インダクタンス素子Ｌ１→平滑
コンデンサＣ４→ダイオードＤ１→抵抗Ｒ１→第３のス
イッチング素子Ｑ３→整流器ＤＢ→交流電源Ｖａｃの経
路で平滑コンデンサＣ４を充電させるための、補助充電
回路である。なお、第３のスイッチング素子Ｑ３のオン
オフ信号は制御回路３により送出される。この様な補助
電源は、第１，第２のスイッチング素子Ｑ１，Ｑ２にか
かるストレスを低減する為のものであり、それは、例え
ば、本発明出願人出願の特願平７−２５４２１０号に記
載されている。 【０００６】 【発明が解決しようとする課題】しかし、上記従来例で
は、以下に示す様な問題点が生じる。 【０００７】本回路では、負荷Ｚ１の異常時に第２のス
イッチング素子Ｑ２がオフする場合でも、制御回路３か
ら駆動回路１を介して第１のスイッチング素子Ｑ１にオ
ン信号が入っている状態になるので、第１のスイッチン
グ素子Ｑ１の駆動用としてのコンデンサＣ５の両端電圧
が低下し、第１のスイッチング素子Ｑ１を駆動不能にな
るまでは第１のスイッチング素子Ｑ１のオンを継続す
る。よって、負荷Ｚ１が、インダクタンス及びコンデン
サから成る振動回路を含んで構成されていると、第２の
スイッチング素子Ｑ２のオフだけでは、過渡的な振動状
態が継続され、第１のスイッチング素子Ｑ１に大きなス
トレスがかかってしまう。 【０００８】本発明は上記問題点に鑑みてなされたもの
で、その目的とするところは、負荷の異常時にスイッチ
ング素子にかかるストレスを低減し、装置全体の効率を
向上することが可能な電源装置を提供することである。 【０００９】 【課題を解決するための手段】上記問題点を解決するた
めに、請求項１記載の発明によれば、コンデンサを含ん
でなると共と交流電源電圧を部分平滑する部分平滑回路
と、高圧側に配置される第１のスイッチング素子と低圧
側に配置される第２のスイッチング素子との直列回路を
含んでなると共に、前記部分平滑回路の直流電圧出力を
交流の高周波電圧に変換して負荷に供給するインバータ
回路と、前記第１のスイッチング素子及び前記第２のス
イッチング素子を駆動する駆動回路と、インピーダンス
素子を介して前記第１のスイッチング素子に接続される
第３のスイッチング素子を含んでなると共に、前記イン
バータ回路の発振開始前に前記コンデンサを充電する補
助充電回路と、前記負荷の異常時に、前記第２のスイッ
チング素子をオフする制御回路とを備える電源装置にお
いて、前記制御回路は、前記負荷の異常時に前記第３の
スイッチング素子をオンすることにより、前記第１のス
イッチング素子をオフするものであることを特徴とす
る。 【００１０】請求項２記載の発明によれば、部分平滑回
路は、コンデンサに、交流電源電圧のピーク値よりも低
い電圧が充電される降圧電源回路であることを特徴とす
る。 【００１１】請求項３記載の発明によれば、補助充電回
路は、第１のスイッチング素子あるいは第２のスイッチ
ング素子のいずれかに並列接続されることを特徴とす
る。 【００１２】請求項４記載の発明によれば、交流電源を
整流する整流器と、整流器の高圧側に一端を接続された
第１のスイッチング素子及び整流器の低圧側に一端を接
続された第２のスイッチング素子の直列回路と、第１の
スイッチング素子及び第２のスイッチング素子を駆動す
る駆動回路と、第１のスイッチング素子に並列接続され
る、第１のコンデンサとインダクタンス素子と第１のダ
イオードからなる直列回路と、第１のダイオードを介し
て第２のスイッチング素子に並列接続される第２のダイ
オードと、第１のダイオードを介して第２のダイオード
に並列接続される、インピーダンス素子と第３のスイッ
チング素子からなる直列回路と、第２のスイッチングに
並列接続される負荷と、負荷の異常を検出する異常検出
回路と、負荷の異常時に、異常検出回路の信号を受け
て、第２のスイッチング素子をオフすると共に、第３の
スイッチング素子をオンすることにより第１のスイッチ
ング素子をオフする制御回路と、インピーダンス素子と
第３のスイッチング素子からなる直列回路を介して第２
のスイッチング素子の両端に接続される第３のダイオー
ドと、第１のスイッチング素子の制御端子及び第３のス
イッチング素子の高圧側端子の間に接続される第４のダ
イオードとを設けることを特徴とする電源装置。 【００１３】請求項５記載の発明によれば、負荷は、放
電灯を含んでなることを特徴とする。 【００１４】 【実施の形態】 （実施の形態１）本発明に係る第１の実施の形態の回路
図を図１に示す。 【００１５】図５に示した従来例と異なる点は、ダイオ
ードＤ１のカソード端子及び第１のスイッチング素子Ｑ
１のソース端子の接点に、アノード端子を接続し、抵抗
Ｒ１の一端にカソード端子を接続した第３のダイオード
（以下、ダイオードと呼ぶ。）Ｄ４と、第１のスイッチ
ング素子Ｑ１のゲート端子にアノード端子を接続し、ダ
イオードＤ４のカソード端子にカソード端子を接続した
第４のダイオード（以下、ダイオードと呼ぶ。）Ｄ５と
を設けたと共に、制御回路３は、異常検出回路２が送出
する信号により第２のスイッチング素子Ｑ２の駆動を停
止すると同時に第３のスイッチング素子Ｑ３をオンする
信号を送出するものとしたことであり、その他の従来例
と同一構成には同一符号を符すことにより説明を省略す
る。 【００１６】本回路では、異常検出回路２が負荷Ｚ１の
異常を検出して動作した際に、第２のスイッチング素子
Ｑ２の駆動を停止すると同時に第３のスイッチング素子
Ｑ３をオンするので、ダイオードＤ４がオン状態とな
る。すると、第１のスイッチング素子Ｑ１のゲート端子
電圧が、ダイオードＤ５を介して略零Ｖになるので、異
常検出回路２が負荷Ｚ１の異常を検出すると、第２のス
イッチング素子Ｑ２と共に第１のスイッチング素子Ｑ１
もオフすることができる。 【００１７】（実施の形態２）本発明に係る第２の実施
の形態の要部回路図を図２に示す。 【００１８】図１に示した第１の実施の形態と異なる点
は、ダイオードＤ４，Ｄ５の代わりに、コンデンサＣ５
の両端にｐｎｐトランジスタ（以下、スイッチング素子
と呼ぶ。）Ｔｒ１を接続し、スイッチング素子Ｔｒ１の
エミッタ・ベース間に抵抗Ｒ２を接続し、スイッチング
素子Ｔｒ１のベースと抵抗Ｒ１及び第３のスイッチング
素子Ｑ３の接点との間に抵抗Ｒ３を接続したことであ
り、その他の第１の実施の形態と同一構成には同一符号
を付すことにより説明を省略する。 【００１９】本回路では、異常検出回路２が負荷Ｚ１の
異常を検出して動作した際に、第２のスイッチング素子
Ｑ２の駆動を停止すると同時に第３のスイッチング素子
Ｑ３をオンする。すると、抵抗Ｒ３を介してスイッチン
グ素子Ｔｒ１にベース電流を流し、スイッチング素子Ｔ
ｒ１をオンさせることにより、第１のスイッチング素子
Ｑ１の駆動用電源であるコンデンサＣ５に充電された電
荷を放電させ、第２のスイッチング素子Ｑ２と共に第１
のスイッチング素子Ｑ１もオフすることができる。 【００２０】（実施の形態３）本発明に係る第３の実施
の形態の要部回路図を図３に示す。 【００２１】図１に示した第１の実施の形態と異なる点
は、インダクタンス素子Ｌ１、平滑コンデンサＣ４、ダ
イオードＤ１，Ｄ２からなる降圧電源回路の高電位側と
低電位側とが互いに逆になるように配置すると共に、抵
抗Ｒ１と第３のスイッチング素子Ｑ３との直列回路から
なる補助充電回路を、第１のスイッチング素子Ｑ１の両
端に並列接続したことであり、その他の第１の実施の形
態と同一構成には同一符号を付すことにより説明を省略
する。つまり、第１，第２のスイッチング素子Ｑ１，Ｑ
２の接点にダイオードＤ１のアノード端子を接続し、ダ
イオードＤ１のカソード端子にダイオードＤ２のアノー
ド端子を接続すると共にインダクタンス素子Ｌ１の一端
を接続し、ダイオードＤ２のカソード端子に第１のスイ
ッチング素子Ｑ１のドレイン端子を接続し、ダイオード
Ｄ１を介して第２のスイッチング素子Ｑ２の両端にイン
ダクタンス素子Ｌ１と平滑コンデンサＣ４とからなる直
列回路を接続し、第３のスイッチング素子Ｑ３を高電位
側で駆動する為のハイサイドドライブ４を設けている。 【００２２】本回路では、異常検出回路２が負荷Ｚ１の
異常を検出して動作した際に、第２のスイッチング素子
Ｑ２の駆動を停止すると同時にハイサイドドライブ４を
介して第３のスイッチング素子Ｑ３をオンすると、第３
のスイッチング素子Ｑ３を介して、第１のスイッチング
素子Ｑ１の駆動用電源であるコンデンサＣ５に充電され
た電荷を放電させ、第２のスイッチング素子Ｑ２と共に
第１のスイッチング素子Ｑ１もオフすることができる。
なお、第１，第２のスイッチング素子Ｑ１，Ｑ２がオン
オフ動作中は、第３のスイッチング素子Ｑ３がオフして
いるので、第２のスイッチング素子Ｑ２がオンした際
に、抵抗Ｒ１→コンデンサＣ５→第２のスイッチング素
子Ｑ２の経路でコンデンサＣ５に充電電圧が発生し、第
１のスイッチング素子Ｑ１の駆動用電源を確保すること
ができる。 【００２３】以上、全ての実施の形態に示した様に構成
したことにより、負荷Ｚ１の異常検出時には、第１，第
２のスイッチング素子Ｑ１，Ｑ２共がオフするため、第
１のスイッチング素子Ｑ１にかかるストレスを低減でき
る。 【００２４】なお、全ての実施の形態に於いて、降圧電
源回路は、図４に示す様に、第１，第２のスイッチング
素子Ｑ１，Ｑ２の接点にダイオードＤ１１のカソード端
子を接続し、ダイオードＤ１１のアノード端子にインダ
クタンス素子Ｌ１１の一端を接続し、インダクタンス素
子Ｌ１１の他端にダイオードＤ１２のカソード端子を接
続し、ダイオードＤ１２のアノード端子を第２のスイッ
チング素子Ｑ２のソース端子に接続し、ダイオードＤ１
２及びインダクタンス素子Ｌ１１の接点と第１のスイッ
チング素子Ｑ１のドレイン端子との間に平滑コンデンサ
Ｃ１１を接続する様な構成にしてもよく、また他の部分
平滑回路であってもよい。さらに、負荷Ｚ１の構成は、
例えば放電灯を含む構成であっても、共振回路を含む構
成であっても、放電灯と共振回路とを含む構成であって
も、なんでもよい。 【００２５】 【発明の効果】請求項１から請求項５に記載の発明によ
れば、負荷の異常時にスイッチング素子にかかるストレ
スを低減し、装置全体の効率を向上することが可能な電
源装置を提供できる。
る。 【０００２】 【従来の技術】本発明に係る従来例の回路図を図５に示
す。 【０００３】本回路は、交流電源Ｖａｃを全波整流する
整流器ＤＢと、整流器ＤＢの出力端に接続されたコンデ
ンサＣ３と、コンデンサＣ３の両端に接続された第１，
第２の電解効果トランジスタ（以下、第１，第２のスイ
ッチング素子と呼ぶ。）Ｑ１，Ｑ２の直列回路と、例え
ば高耐圧ドライバーＩＣ（ＩＲ２１１１）で構成される
様な第１，第２のスイッチング素子Ｑ１，Ｑ２の駆動回
路１と、駆動回路１を制御する制御回路３と、駆動回路
１及び制御回路３の制御用電源Ｖｃｃと、駆動回路１の
ハイサイド側に接続されたコンデンサＣ５と、制御回路
３の電源端子間に接続されたコンデンサＣ６と、コンデ
ンサＣ５とコンデンサＣ６との間に挿入されたダイオー
ドＤ３と、第１，第２のスイッチング素子Ｑ１，Ｑ２の
直列回路の両端に接続されたインダクタンス素子Ｌ１と
平滑コンデンサＣ４と第２のダイオード（以下、ダイオ
ードと呼ぶ。）Ｄ２とからなる直列回路と、インダクタ
ンス素子Ｌ１と平滑コンデンサＣ４とダイオードＤ２と
からなる直列回路の両端に接続されたコンデンサＣ３
と、平滑コンデンサＣ４及びダイオードＤ２の接点と第
１のスイッチング素子Ｑ１及び第２のスイッチング素子
Ｑ２の接点との間に接続された第１のダイオード（以
下、ダイオードと呼ぶ。）Ｄ１と、ダイオードＤ１を介
してダイオードＤ２の両端に並列接続されたインピーダ
ンス素子（以下、抵抗と呼ぶ。）Ｒ１及び第３の電解効
果トランジスタ（以下、第３のスイッチング素子と呼
ぶ。）Ｑ３からなる直列回路と、第２のスイッチング素
子Ｑ２の両端に接続されたコンデンサＣ２と負荷Ｚ１と
の直列回路と、負荷Ｚ１の異常状態を検出して制御回路
３に信号を送り、負荷Ｚ１の異常時には第２のスイッチ
ング素子Ｑ２の駆動を停止する異常検出回路２とから構
成されると共に、第１，第２のスイッチング素子Ｑ１，
Ｑ２が交互にオンオフを繰り返すことにより、負荷Ｚ１
に高周波電力を供給する所謂ハーフブリッジ式インバー
タ回路である。 【０００４】また、インダクタンス素子Ｌ１と平滑コン
デンサＣ４とダイオードＤ１，Ｄ２とから構成される回
路は、第２のスイッチング素子Ｑ２のオン時に、交流電
源Ｖａｃ→整流器ＤＢ→インダクタンス素子Ｌ１→平滑
コンデンサＣ４→ダイオードＤ１→第２のスイッチング
素子Ｑ２→整流器ＤＢ→交流電源Ｖａｃの経路で、平滑
コンデンサＣ４の充電電流を流し、平滑コンデンサＣ４
の両端電圧が整流器ＤＢの出力電圧のピーク値よりも低
い所定の直流電圧を得る為の、所謂降圧電源回路、つま
り部分平滑回路を形成し、第１，第２のスイッチング素
子Ｑ１，Ｑ２等からなるインバータ回路の電源となる。
従ってインバータ回路の電源電圧は、図６に示す様な、
リップルを含んだ直流電圧波形となる。第１のスイッチ
ング素子の駆動用電源はコンデンサＣ５の充電電圧であ
り、第２のスイッチング素子Ｑ２がオンすると、制御用
電源ＶｃｃからダイオードＤ３を介してコンデンサＣ５
の充電電流が流れる。 【０００５】抵抗Ｒ１と第３のスイッチング素子Ｑ３と
からなる直列回路は、第１，第２のスイッチング素子Ｑ
１，Ｑ２のスイッチング動作の開始前に、一定期間第３
のスイッチング素子Ｑ３がオンすることにより、交流電
源Ｖａｃ→整流器ＤＢ→インダクタンス素子Ｌ１→平滑
コンデンサＣ４→ダイオードＤ１→抵抗Ｒ１→第３のス
イッチング素子Ｑ３→整流器ＤＢ→交流電源Ｖａｃの経
路で平滑コンデンサＣ４を充電させるための、補助充電
回路である。なお、第３のスイッチング素子Ｑ３のオン
オフ信号は制御回路３により送出される。この様な補助
電源は、第１，第２のスイッチング素子Ｑ１，Ｑ２にか
かるストレスを低減する為のものであり、それは、例え
ば、本発明出願人出願の特願平７−２５４２１０号に記
載されている。 【０００６】 【発明が解決しようとする課題】しかし、上記従来例で
は、以下に示す様な問題点が生じる。 【０００７】本回路では、負荷Ｚ１の異常時に第２のス
イッチング素子Ｑ２がオフする場合でも、制御回路３か
ら駆動回路１を介して第１のスイッチング素子Ｑ１にオ
ン信号が入っている状態になるので、第１のスイッチン
グ素子Ｑ１の駆動用としてのコンデンサＣ５の両端電圧
が低下し、第１のスイッチング素子Ｑ１を駆動不能にな
るまでは第１のスイッチング素子Ｑ１のオンを継続す
る。よって、負荷Ｚ１が、インダクタンス及びコンデン
サから成る振動回路を含んで構成されていると、第２の
スイッチング素子Ｑ２のオフだけでは、過渡的な振動状
態が継続され、第１のスイッチング素子Ｑ１に大きなス
トレスがかかってしまう。 【０００８】本発明は上記問題点に鑑みてなされたもの
で、その目的とするところは、負荷の異常時にスイッチ
ング素子にかかるストレスを低減し、装置全体の効率を
向上することが可能な電源装置を提供することである。 【０００９】 【課題を解決するための手段】上記問題点を解決するた
めに、請求項１記載の発明によれば、コンデンサを含ん
でなると共と交流電源電圧を部分平滑する部分平滑回路
と、高圧側に配置される第１のスイッチング素子と低圧
側に配置される第２のスイッチング素子との直列回路を
含んでなると共に、前記部分平滑回路の直流電圧出力を
交流の高周波電圧に変換して負荷に供給するインバータ
回路と、前記第１のスイッチング素子及び前記第２のス
イッチング素子を駆動する駆動回路と、インピーダンス
素子を介して前記第１のスイッチング素子に接続される
第３のスイッチング素子を含んでなると共に、前記イン
バータ回路の発振開始前に前記コンデンサを充電する補
助充電回路と、前記負荷の異常時に、前記第２のスイッ
チング素子をオフする制御回路とを備える電源装置にお
いて、前記制御回路は、前記負荷の異常時に前記第３の
スイッチング素子をオンすることにより、前記第１のス
イッチング素子をオフするものであることを特徴とす
る。 【００１０】請求項２記載の発明によれば、部分平滑回
路は、コンデンサに、交流電源電圧のピーク値よりも低
い電圧が充電される降圧電源回路であることを特徴とす
る。 【００１１】請求項３記載の発明によれば、補助充電回
路は、第１のスイッチング素子あるいは第２のスイッチ
ング素子のいずれかに並列接続されることを特徴とす
る。 【００１２】請求項４記載の発明によれば、交流電源を
整流する整流器と、整流器の高圧側に一端を接続された
第１のスイッチング素子及び整流器の低圧側に一端を接
続された第２のスイッチング素子の直列回路と、第１の
スイッチング素子及び第２のスイッチング素子を駆動す
る駆動回路と、第１のスイッチング素子に並列接続され
る、第１のコンデンサとインダクタンス素子と第１のダ
イオードからなる直列回路と、第１のダイオードを介し
て第２のスイッチング素子に並列接続される第２のダイ
オードと、第１のダイオードを介して第２のダイオード
に並列接続される、インピーダンス素子と第３のスイッ
チング素子からなる直列回路と、第２のスイッチングに
並列接続される負荷と、負荷の異常を検出する異常検出
回路と、負荷の異常時に、異常検出回路の信号を受け
て、第２のスイッチング素子をオフすると共に、第３の
スイッチング素子をオンすることにより第１のスイッチ
ング素子をオフする制御回路と、インピーダンス素子と
第３のスイッチング素子からなる直列回路を介して第２
のスイッチング素子の両端に接続される第３のダイオー
ドと、第１のスイッチング素子の制御端子及び第３のス
イッチング素子の高圧側端子の間に接続される第４のダ
イオードとを設けることを特徴とする電源装置。 【００１３】請求項５記載の発明によれば、負荷は、放
電灯を含んでなることを特徴とする。 【００１４】 【実施の形態】 （実施の形態１）本発明に係る第１の実施の形態の回路
図を図１に示す。 【００１５】図５に示した従来例と異なる点は、ダイオ
ードＤ１のカソード端子及び第１のスイッチング素子Ｑ
１のソース端子の接点に、アノード端子を接続し、抵抗
Ｒ１の一端にカソード端子を接続した第３のダイオード
（以下、ダイオードと呼ぶ。）Ｄ４と、第１のスイッチ
ング素子Ｑ１のゲート端子にアノード端子を接続し、ダ
イオードＤ４のカソード端子にカソード端子を接続した
第４のダイオード（以下、ダイオードと呼ぶ。）Ｄ５と
を設けたと共に、制御回路３は、異常検出回路２が送出
する信号により第２のスイッチング素子Ｑ２の駆動を停
止すると同時に第３のスイッチング素子Ｑ３をオンする
信号を送出するものとしたことであり、その他の従来例
と同一構成には同一符号を符すことにより説明を省略す
る。 【００１６】本回路では、異常検出回路２が負荷Ｚ１の
異常を検出して動作した際に、第２のスイッチング素子
Ｑ２の駆動を停止すると同時に第３のスイッチング素子
Ｑ３をオンするので、ダイオードＤ４がオン状態とな
る。すると、第１のスイッチング素子Ｑ１のゲート端子
電圧が、ダイオードＤ５を介して略零Ｖになるので、異
常検出回路２が負荷Ｚ１の異常を検出すると、第２のス
イッチング素子Ｑ２と共に第１のスイッチング素子Ｑ１
もオフすることができる。 【００１７】（実施の形態２）本発明に係る第２の実施
の形態の要部回路図を図２に示す。 【００１８】図１に示した第１の実施の形態と異なる点
は、ダイオードＤ４，Ｄ５の代わりに、コンデンサＣ５
の両端にｐｎｐトランジスタ（以下、スイッチング素子
と呼ぶ。）Ｔｒ１を接続し、スイッチング素子Ｔｒ１の
エミッタ・ベース間に抵抗Ｒ２を接続し、スイッチング
素子Ｔｒ１のベースと抵抗Ｒ１及び第３のスイッチング
素子Ｑ３の接点との間に抵抗Ｒ３を接続したことであ
り、その他の第１の実施の形態と同一構成には同一符号
を付すことにより説明を省略する。 【００１９】本回路では、異常検出回路２が負荷Ｚ１の
異常を検出して動作した際に、第２のスイッチング素子
Ｑ２の駆動を停止すると同時に第３のスイッチング素子
Ｑ３をオンする。すると、抵抗Ｒ３を介してスイッチン
グ素子Ｔｒ１にベース電流を流し、スイッチング素子Ｔ
ｒ１をオンさせることにより、第１のスイッチング素子
Ｑ１の駆動用電源であるコンデンサＣ５に充電された電
荷を放電させ、第２のスイッチング素子Ｑ２と共に第１
のスイッチング素子Ｑ１もオフすることができる。 【００２０】（実施の形態３）本発明に係る第３の実施
の形態の要部回路図を図３に示す。 【００２１】図１に示した第１の実施の形態と異なる点
は、インダクタンス素子Ｌ１、平滑コンデンサＣ４、ダ
イオードＤ１，Ｄ２からなる降圧電源回路の高電位側と
低電位側とが互いに逆になるように配置すると共に、抵
抗Ｒ１と第３のスイッチング素子Ｑ３との直列回路から
なる補助充電回路を、第１のスイッチング素子Ｑ１の両
端に並列接続したことであり、その他の第１の実施の形
態と同一構成には同一符号を付すことにより説明を省略
する。つまり、第１，第２のスイッチング素子Ｑ１，Ｑ
２の接点にダイオードＤ１のアノード端子を接続し、ダ
イオードＤ１のカソード端子にダイオードＤ２のアノー
ド端子を接続すると共にインダクタンス素子Ｌ１の一端
を接続し、ダイオードＤ２のカソード端子に第１のスイ
ッチング素子Ｑ１のドレイン端子を接続し、ダイオード
Ｄ１を介して第２のスイッチング素子Ｑ２の両端にイン
ダクタンス素子Ｌ１と平滑コンデンサＣ４とからなる直
列回路を接続し、第３のスイッチング素子Ｑ３を高電位
側で駆動する為のハイサイドドライブ４を設けている。 【００２２】本回路では、異常検出回路２が負荷Ｚ１の
異常を検出して動作した際に、第２のスイッチング素子
Ｑ２の駆動を停止すると同時にハイサイドドライブ４を
介して第３のスイッチング素子Ｑ３をオンすると、第３
のスイッチング素子Ｑ３を介して、第１のスイッチング
素子Ｑ１の駆動用電源であるコンデンサＣ５に充電され
た電荷を放電させ、第２のスイッチング素子Ｑ２と共に
第１のスイッチング素子Ｑ１もオフすることができる。
なお、第１，第２のスイッチング素子Ｑ１，Ｑ２がオン
オフ動作中は、第３のスイッチング素子Ｑ３がオフして
いるので、第２のスイッチング素子Ｑ２がオンした際
に、抵抗Ｒ１→コンデンサＣ５→第２のスイッチング素
子Ｑ２の経路でコンデンサＣ５に充電電圧が発生し、第
１のスイッチング素子Ｑ１の駆動用電源を確保すること
ができる。 【００２３】以上、全ての実施の形態に示した様に構成
したことにより、負荷Ｚ１の異常検出時には、第１，第
２のスイッチング素子Ｑ１，Ｑ２共がオフするため、第
１のスイッチング素子Ｑ１にかかるストレスを低減でき
る。 【００２４】なお、全ての実施の形態に於いて、降圧電
源回路は、図４に示す様に、第１，第２のスイッチング
素子Ｑ１，Ｑ２の接点にダイオードＤ１１のカソード端
子を接続し、ダイオードＤ１１のアノード端子にインダ
クタンス素子Ｌ１１の一端を接続し、インダクタンス素
子Ｌ１１の他端にダイオードＤ１２のカソード端子を接
続し、ダイオードＤ１２のアノード端子を第２のスイッ
チング素子Ｑ２のソース端子に接続し、ダイオードＤ１
２及びインダクタンス素子Ｌ１１の接点と第１のスイッ
チング素子Ｑ１のドレイン端子との間に平滑コンデンサ
Ｃ１１を接続する様な構成にしてもよく、また他の部分
平滑回路であってもよい。さらに、負荷Ｚ１の構成は、
例えば放電灯を含む構成であっても、共振回路を含む構
成であっても、放電灯と共振回路とを含む構成であって
も、なんでもよい。 【００２５】 【発明の効果】請求項１から請求項５に記載の発明によ
れば、負荷の異常時にスイッチング素子にかかるストレ
スを低減し、装置全体の効率を向上することが可能な電
源装置を提供できる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施の形態を示す回路図で
ある。 【図２】本発明に係る第２の実施の形態を示す要部回路
図である。 【図３】本発明に係る第３の実施の形態を示す要部回路
図である。 【図４】別の降圧電源回路を示す回路図である。 【図５】本発明に係る従来例を示す回路図である。 【図６】上記従来例に係るインバータ回路の電源電圧波
形図である。 【符号の説明】 Ｄ ダイオード ＤＢ 整流器 Ｌ インダクタンス素子 Ｑ スイッチング素子 Ｒ 抵抗 Ｖａｃ 交流電源 Ｚ１ 負荷 １ 駆動回路 ２ 異常検出回路 ３ 制御回路
ある。 【図２】本発明に係る第２の実施の形態を示す要部回路
図である。 【図３】本発明に係る第３の実施の形態を示す要部回路
図である。 【図４】別の降圧電源回路を示す回路図である。 【図５】本発明に係る従来例を示す回路図である。 【図６】上記従来例に係るインバータ回路の電源電圧波
形図である。 【符号の説明】 Ｄ ダイオード ＤＢ 整流器 Ｌ インダクタンス素子 Ｑ スイッチング素子 Ｒ 抵抗 Ｖａｃ 交流電源 Ｚ１ 負荷 １ 駆動回路 ２ 異常検出回路 ３ 制御回路
フロントページの続き
(56)参考文献 特開 平８−149848（ＪＰ，Ａ)
特開 平７−250485（ＪＰ，Ａ)
特開 平７−272876（ＪＰ，Ａ)
特開 平６−111973（ＪＰ，Ａ)
特開 平７−298628（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/48
H02M 7/537
H02M 7/538
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 コンデンサを含んでなると共と交流電源
電圧を部分平滑する部分平滑回路と、高圧側に配置され
る第１のスイッチング素子と低圧側に配置される第２の
スイッチング素子との直列回路を含んでなると共に、前
記部分平滑回路の直流電圧出力を交流の高周波電圧に変
換して負荷に供給するインバータ回路と、前記第１のス
イッチング素子及び前記第２のスイッチング素子を駆動
する駆動回路と、インピーダンス素子を介して前記第１
のスイッチング素子に接続される第３のスイッチング素
子を含んでなると共に、前記インバータ回路の発振開始
前に前記コンデンサを充電する補助充電回路と、前記負
荷の異常時に、前記第２のスイッチング素子をオフする
制御回路とを備える電源装置において、前記制御回路
は、前記負荷の異常時に前記第３のスイッチング素子を
オンすることにより、前記第１のスイッチング素子をオ
フするものであることを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16407596A JP3399235B2 (ja) | 1996-06-25 | 1996-06-25 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16407596A JP3399235B2 (ja) | 1996-06-25 | 1996-06-25 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1014248A JPH1014248A (ja) | 1998-01-16 |
| JP3399235B2 true JP3399235B2 (ja) | 2003-04-21 |
Family
ID=15786311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16407596A Expired - Fee Related JP3399235B2 (ja) | 1996-06-25 | 1996-06-25 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3399235B2 (ja) |
-
1996
- 1996-06-25 JP JP16407596A patent/JP3399235B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1014248A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001357993A (ja) | 放電灯点灯装置 | |
| JP3492882B2 (ja) | スイッチング電源装置 | |
| JP3399235B2 (ja) | 電源装置 | |
| JP3579677B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| KR100632531B1 (ko) | 적어도 하나의 저압 방전 램프 동작용 회로 장치 | |
| JPH1132480A (ja) | スイッチング型直流電源装置 | |
| JPH0631680Y2 (ja) | 放電ランプ点灯装置 | |
| JP3733675B2 (ja) | インバータ装置、放電灯点灯装置及び照明装置 | |
| JPH0479119B2 (ja) | ||
| JP3568666B2 (ja) | 直流電源装置 | |
| JP3509567B2 (ja) | 電源装置 | |
| KR100351436B1 (ko) | 고압 방전등용 전자식 안정기 | |
| JP3085004B2 (ja) | 放電ランプ点灯装置 | |
| JP4014577B2 (ja) | 無電極放電ランプ電源装置 | |
| JP3482784B2 (ja) | 無電極放電灯点灯装置 | |
| KR100716562B1 (ko) | 고압 방전등용 전자식 안정기 | |
| JP3617362B2 (ja) | 電源装置 | |
| JP3649039B2 (ja) | 電源装置 | |
| EP0824300B1 (en) | Inverter for the power supply of discharge lamps with means for improving the power factor | |
| KR100458896B1 (ko) | 과부하 보호회로를 갖는 전자식 형광등용 안정기 | |
| JP3332295B2 (ja) | 電源装置 | |
| JP3404725B2 (ja) | 放電灯点灯装置及び照明装置 | |
| JP3235366B2 (ja) | インバータ装置 | |
| JPH0556659A (ja) | 電源装置 | |
| JP3456320B2 (ja) | トランジスタインバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |