JP3398627B2 - パケット交換アダプタ - Google Patents

パケット交換アダプタ

Info

Publication number
JP3398627B2
JP3398627B2 JP25218299A JP25218299A JP3398627B2 JP 3398627 B2 JP3398627 B2 JP 3398627B2 JP 25218299 A JP25218299 A JP 25218299A JP 25218299 A JP25218299 A JP 25218299A JP 3398627 B2 JP3398627 B2 JP 3398627B2
Authority
JP
Japan
Prior art keywords
packet
processing
packets
unit
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25218299A
Other languages
English (en)
Other versions
JP2000101638A (ja
Inventor
ロルフ・クローバーグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2000101638A publication Critical patent/JP2000101638A/ja
Application granted granted Critical
Publication of JP3398627B2 publication Critical patent/JP3398627B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/205—Quality of Service based
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3036—Shared queuing

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は例えばパケット処理
ネットワークなど、情報が可変長パケット・ストリーム
により伝送されるシステムに関して、これは超高速デー
タ伝送速度におけるパケットのオンザフライ式処理を可
能にする。
【０００２】
【従来の技術】通信ネットワークや記憶システムなどの
パケット処理システムが、益々重要となっている。この
種のパケット・ベースのシステムの利点は、各々の及び
任意のパケットが自律的であって、例えばパケットのヘ
ッダにより伝送される情報だけを使用することにより、
ネットワークを介して経路指定されることである。非同
期転送モード（以下ＡＴＭと記す）・データ伝送ネット
ワークは、公知のパケット処理システムであり、そこで
は単一の処理パケットが固定長を有し、それはセルと呼
ばれる。このＡＴＭ技術は高速データ伝送速度を可能に
し、多くのタイプのトラフィックをサポートする。それ
らには、典型的なマルチメディア環境において遭遇する
幾つかのタイプを挙げただけでも、データ、ファクシミ
リ、音声、ビデオ及びイメージなどが含まれる。インタ
ーネットや、テレビ会議、テレビ電話医療、リモート学
習、ＨＤＴＶ、リアルタイム共同制作などの関連オンラ
イン技術の出現により、一層高速のデータ速度を扱わね
ばならない状況である。従って、純粋なＡＴＭセルのた
めの交換システムから、ＡＴＭセルに加え、可変長ＩＰ
（インターネット・プロトコル）パケットをサポートす
るシステムへの変更に注目が注がれている。
【０００３】本願は、本願の出願人に権利譲渡された１
９９６年２月６日付けのＷＯ９７／２９６１３、"Paral
lel on-the-fly Processing of Fixed Length Cells"に
関連する。
【０００４】任意の種類のパケット処理システムのため
の典型的な装置には、ハブ、ルータ、サーバ、交換機
（例えば接続目的に使用される）や、コンピュータや他
の装置（プリンタ、プロッタ、スキャナ、ディスク・ド
ライブ、ファックス・マシン、ネットワーク探知器（sn
iffer）など）を、パケット処理システムにリンクする
アダプタ・カードなどが含まれる。こうしたパケット処
理システムにおいて、パケットがより高速に伝送される
ようになると、パケット処理がより複雑且つ高価とな
る。
【０００５】一部のパケット処理システムは、既に可能
性の限界に達したか、もしくは直に達するであろうデー
タ伝送速度に達している。この問題を回避または解決す
る新たなアプローチが求められている。ギガビット／秒
の範囲で動作する一部のネットワークは、新たな解決策
が必要とされる段階に達している。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、超高速データ伝送速度における可変長パケット処理
のための新たな概念を提供することである。
【０００７】本発明の別の目的は、可変長パケットの超
高速オンザフライ式処理を可能にする装置及び方法を提
供することである。
【０００８】更に本発明の別の目的は、こうしたアプロ
ーチをパケット処理システムに適用することである。
【０００９】更に本発明の別の目的は、サービス品質を
保持する、可変長パケットのオンザフライ式処理を保証
することである。
【００１０】
【課題を解決するための手段】本発明は、受信可変長パ
ケットの入力パケット・ストリームを処理するパケット
処理装置を提供する。可変長パケットは以下では単にパ
ケットと呼ばれ、これはパケット・データ及びパケット
情報を含む。パケット・データはペイロードと呼ばれ、
パケット情報（例えば長さ、パケット寿命、ヘッダ・チ
ェックサム、アドレスなど）は、通常パケットのヘッダ
内に提供される。フレーム・チェックサムはＦＣＳとも
呼ばれ、ＩＰ（インターネット・プロトコル）パケット
の終りに提供される。パケット処理装置は、パケットを
幾つかの並列で同一の構成を有する処理経路に分配する
ディストリビュータを含み、各処理経路は、パケットを
供給され、任意の瞬間に、１つのパケットだけのために
そのパケット情報を処理可能な、少なくとも１つの処理
ユニットを含む。このことは、パケット情報を有する１
つのパケットだけが、或いはパケットがパケット部分に
中断された場合には、パケット情報を有する１つのパケ
ット部分だけが、ある処理ユニット内に処理のために存
在できることを意味する。パケット情報を有さないパケ
ット・データまたはパケット部分は、処理ユニットによ
りそれらをシフトすることにより処理される。
【００１１】受信パケットは異なる長さ及び優先順位を
有し得る。更に、クロック・サイクルに関して、処理経
路内の特定のユニットにつき、そのアクションを実行す
るために必要とされるクロック・サイクルの数が、パケ
ットの長さよりも大きいことも有り得る。従って、この
特定のユニットがまだ前のパケットにより占有されてい
るとき、次のパケットがこのユニットに到来し得る。そ
のため、異なるパケットを別の処理経路に供給するため
に、供給（feeding）が中断可能である。より高い優先
順位の短いパケットを供給するために、長いパケットの
供給を中断すること、または例えば良好に均衡の取れた
データ・スループットのために、長いパケットを交互に
中断することが可能である。必要に応じて、長いパケッ
トが幾つかのパケット部分に分割される。本発明の利点
は、サービス品質を保持する可変長パケットのオンザフ
ライ式処理を保証する、すなわち、可変長パケットの処
理の間に最小遅延が発生し、重要なパケットが高速に処
理される一方、可変長パケットを有するリアルタイム・
トラフィックが達成されることである。
【００１２】１つの中断パケットの幾つかのパケット部
分が、同一の処理経路内で対応するユニットにより伝送
され、処理される。それにより、より多くのパケットが
同一の時刻に処理され得ることとなり、各それぞれの処
理経路の末端において、パケット部分を収集し、再組み
立てすることが容易になる。更に、パケット部分がどの
処理経路内に、及びどの処理ユニット内に存在するかが
知れており、他の処理経路内でパケット部分を探す必要
はない。
【００１３】各処理経路に対して、幾つかのパケット部
分を収集するコレクタが、各処理経路の末端で使用され
る。それによりパケットが多重化されたり、エラーの存
在が検出される前に、パケット部分が収集され、元のパ
ケットに再組み立てされる利点がある。コレクタは好適
にはバッファである。全ての処理経路からパケット部分
を収集し、再組み立てするために、１つのコレクタだけ
が適用される場合、チップ面積が節約され、コレクタが
結合され、資源が共用され、収集及び再組み立てのため
に、１つのユニットだけが必要とされる利点がある。
【００１４】各中断パケットに対して、パケットが中断
されたことを示す追加ビットの情報データが生成される
とき、パケット部分に分割されたあらゆる中断パケット
が、各処理ユニットにより認識され得る。それにより、
例えばペイロードがそれぞれの処理ユニットによりシフ
トされて、高速に処理され、続くパケットまたはパケッ
ト部分を待機する必要がない。情報データを用いること
による、処理経路の末端におけるパケット部分の収集
は、パケット部分を元のパケットに再編成することを可
能にする。追加ビットは後述のように、容易に実現され
得る。
【００１５】処理ユニットにおける処理が所定のクロッ
クにより実行され、２つの続いて処理されるパケット間
の期間が、そのクロック期間の整数倍のとき、処理が同
期して実行される利点がある。更に、クロック・サイク
ルが決定され、パケットの処理が事前に計算され得る。
【００１６】受信パケットをそれらの優先順位に従い、
優先キューに整列するソータが使用される場合、順次パ
ケット・ストリームが幾つかのサブストリームに分割さ
れ、整列されたパケットの優先順位に従い、それらのパ
ケットへの高速アクセスが達成される利点がある。
【００１７】優先キューからパケットを選択するセレク
タが使用される場合、続く処理のために、パケットの優
先順位に従い選択が達成され、その結果、高優先パケッ
トのそれぞれが高速に処理される利点がある。
【００１８】パケットを幾つかの並列で同一の構成を有
する処理経路に分配するディストリビュータが使用され
る場合、非占有処理ユニットまたは処理経路内の処理に
従い、パケットが分配され、それにより並列処理が可能
となり、処理システム全体が高速化する利点がある。
【００１９】更に、可変長パケットの処理のためのパケ
ット交換アダプタが開示される。パケット・データ及び
パケット情報を含む可変長パケットは、順次ストリーム
として受信される。パケット交換アダプタは、パケット
を幾つかの並列で同一の構成を有する処理経路に分配す
るディストリビュータを含み、各処理経路は、パケット
を供給され、任意の瞬間に、１つのパケットだけのため
にそのパケット情報を処理可能な、少なくとも１つの処
理ユニットを含む。異なるパケットを別の処理経路に供
給するために、供給が中断可能である。このことは長い
パケットの処理のために、従ってリアルタイム・トラフ
ィックのために有利である。なぜなら、高優先順位のパ
ケットが到来し、別の処理経路内で即時処理されると
き、長いパケットまたは低優先順位のパケットが、パケ
ット部分に分割されるからである。パケット交換アダプ
タは更に、パケットが幾つかのパケット部分に中断され
たことを知らせるシグナライザを含み、それにより各中
断パケットに対して、情報データが生成される。更に、
アダプタは幾つかのパケット部分を収集し、それらを再
組み立てするコレクタを含む。
【００２０】パケットのフィールドを、予め定義された
ルックアップ・テーブルのフィールドと比較するため
に、接続ラベル・ルックアップ・ユニットが使用され、
これらが合致する場合、ルックアップ・テーブルから対
応する内容がパケットに追加され、それにより別のユニ
ットは、パケットをどのように処理すべきかを知らさ
れ、認識する利点を有する。
【００２１】１乃至複数ビット・エラーのために、パケ
ットのパケット・ヘッダを分析するヘッダ・エラー訂正
ユニットが適用される場合、エラーが認識されて訂正さ
れ、パケットが正しく処理される利点がある。
【００２２】パケットのストリームから、少なくとも１
つの追加のパケットを抽出または挿入するために、オペ
レーション、管理及び保守用のパケット処理ユニットが
適用される場合、このユニットによりパケットのストリ
ームが影響され、制御される利点がある。すなわち、リ
ンク状態及びネットワーク状態がチェックされ得る。
【００２３】接続のために転送されるパケットの数、及
び発生する無効パケットの数をカウントするパケット・
アカウンティング・ユニットが適用される場合、接続の
ために転送されるパケット及び可能な無効パケットの総
数が認識され、別の処理が適応化され得る利点がある。
【００２４】パケット・ピーク・レート及び媒体レート
を制御するパケット・ポリシ・ユニットが適用される場
合、パケット・ピーク・レートが接続に与えられる許可
に従うか否かをチェックし、無効なまたは不要なパケッ
トを除去することにより、実行可能な高いパケット・ス
ループットが達成される利点がある。
【００２５】各パケットに交換機特定のヘッダを追加す
る交換機ルーティング・ヘッダ挿入ユニットが適用され
る場合、続く交換機がそれぞれのパケットをどこに転送
すべきかを認識できる利点がある。
【００２６】本発明は更に、パケット・データ及びパケ
ット情報を含む受信可変長パケットを幾つかの並列で同
一の構成を有する処理経路に供給することにより、パケ
ットを経路に分配するパケット処理方法について述べ
る。各経路は少なくとも１つの処理ユニットを含み、こ
れは任意の瞬間に、１つのパケットだけのために、その
パケット情報を処理できる。長いパケットであるか、後
続の第２のパケットよりも低い優先順位のパケットを有
する第１のパケットの場合、第２のパケットを別の処理
経路に供給するために、第１のパケットの供給が中断さ
れる。
【００２７】最初に、受信パケットがそれらの優先順位
に従い優先キュー内に整列される。１つの中断パケット
の幾つかのパケット部分が、同一の処理経路内で処理さ
れ、処理経路の末端において、幾つかのパケット部分が
収集されて、再組み立てされる。その後、パケットはマ
ルチプレクサを通じて、好適には１つの出力パケット・
ストリームとして出力される。各中断パケットに対し
て、このパケットが中断されたことを示す情報データが
生成される。
【００２８】
【発明の実施の形態】本発明は技術的に可能なクロック
・サイクル時間により、数１０Ｇｂ／ｓのデータ伝送速
度を可能にする一方で、リアルタイム・トラフィックの
ためのサービス品質を保証する。従って、本発明は可変
長パケットのオンザフライ式処理のために、幾つかの仮
想データ経路を使用する。しかしながら、後述のよう
に、この概念は任意の他の種類のパケット・ベースのデ
ータ・システムにおいて使用され得ることが理解され
る。従来の順次パケット処理は、高速データ伝送システ
ムには適さないことが判明したので、新たなアプローチ
が提案される。本発明の基本概念は、好適な実施例と共
に、図１乃至図１１を参照して説明される。図中、同一
の要素及びユニットは、同一の参照番号で示される。
【００２９】図１では、可変長パケットα、β、γ、
δ、εの典型的なデータ・ストリーム８が示され、各パ
ケットはペイロードとも呼ばれるパケット・データと、
パケット情報を提供するヘッダとを含み、後者は黒塗り
されて示される。データ処理システムは通常、所定のま
たは調整可能なクロックにより動作する。パケット・ス
トリーム８は時間軸ｔ上に示され、パケットα、β、
γ、δ、εは順次到来する。可変長パケットα、β、
γ、δ、εのパケット・ストリーム８は、第１のパケッ
トα、第２のパケットβ、第３のパケットγ、第４のパ
ケットδ、及び第５のパケットεを含む。以下では、可
変長パケットα、β、γ、δ、εはパケットと呼ばれ、
図４に示されるように、並列処理装置４０を通じて供給
される。パケット及びパケット部分のスナップショット
が、図２乃至図９に幾度か示される。
【００３０】図２は、入力ユニット６０の概略図であ
り、到来する可変長パケットα、β、γ、δ、εはある
瞬間ｔ０において、異なるキュー内に存在する。図１に
従い、パケットα、β、γ、δ、εが、不図示のレセプ
タにより、入力媒体から受信される。図２は、レセプタ
から到来する可変長パケット・ストリームを示す矢印"
入力"を表す。優先ソータ１とも呼ばれるソータ１が、
第１のキュー５、第２のキュー６、及び第３のキュー７
に接続される。これらのキュー５、６、７は並列に構成
されて、セレクタ３に導かれ、後者はディストリビュー
タ４に結合される。セレクタ３及びディストリビュータ
４は、一緒に選択ユニット２を形成する。ソータ１は、
到来する可変長パケットα、β、γ、δ、εをそれらの
優先順位に従い、それぞれのキュー５、６、７に整列す
る。ここで、パケットα、β、γ、δ、εは、それらの
重要度を示す３つの異なる種類の優先順位を有する。第
１のパケットα及び第３のパケットγは、低い優先順位
を有し、第２のパケットβ及び第４のパケットδは、中
間の優先順位を有し、第５のパケットεは高い優先順位
を有し、従って、高優先パケットεとも呼ばれる。高優
先パケットεが到来すると、その処理が即時開始されな
ければならない。一般に、パケットの優先順位は、パケ
ットの重要度に関して使用可能な任意の種類の情報であ
る。この情報は記憶され、パケットのヘッダと共に配送
される。パケットの優先順位はその長さ、起源または寿
命に従い決定され、それらはこのパケットの高速処理の
ための別の基準または例である。前述のように、ソータ
１はキュー５、６、７に接続され、それによりパケット
α、β、γ、δ、εが整列される。低優先順位を有する
第１のパケットα及び第３のパケットγは、第１のキュ
ー５内に整列され、従ってこのキューは低優先パケット
α、γのためにサービスする。中間優先順位を有する第
２のパケットβ及び第４のパケットδは、第２のキュー
６内に整列される。第３のキュー７は、第５のパケット
εなどの、高優先順位を有するパケットのためにサービ
スする。キュー５、６、７は、非リアルタイム・トラフ
ィックのための制限の無いパケット長と同様に、可変長
パケット及び固定長パケットのリアルタイム・トラフィ
ックのサポートにあてがわれる。交換アダプタまたは交
換アダプタ・カードとも呼ばれるパケット処理装置の機
能の１つは、優先キュー５、６ 、７と同数のデータ・ス
トリームが接続交換機により処理されるように、トラフ
ィックを単一のデータ・ストリームに終結することであ
る。
【００３１】図３は、ある瞬間ｔ1における図２に従う
入力ユニット６０を示す。時間内に受信される第１のパ
ケットαは、第１の先行パケット部分α1及び第１の後
続パケット部分α2の２つのパケット部分に分割され、
第１の先行パケット部分α1は、図４に示されるよう
に、続く処理経路１０に供給される。第１の後続パケッ
ト部分α2は第１のキュー５内に留まり、ぎざぎざの線
により示される。分割される理由は、第１のパケットα
よりも高い優先順位を有する第２のパケットβが受信さ
れ、高速に処理される必要があるからである。第１のキ
ュー５では、第１の後続パケット部分α2の後に、第３
のパケットγが続く。第４のパケットδが第２のキュー
６に到来し、高優先パケットすなわち第５のパケットε
が第３のキュー７に到来し、それらが優先ソータ１によ
り、それぞれキュー５、６、７に整列される。
【００３２】図４は、パケット処理装置４０の瞬間ｔ1
における第１のスナップショットを示す。図４におい
て、図２及び図３からの入力ユニット６０の一部が、セ
レクタ３及びディストリビュータ４と共に、パケット処
理装置４０の入力側に示される。セレクタ３は、優先キ
ュー５、６、７からパケットα、β、γ、δ、εを、そ
れらの優先順位及び到来時刻に従い選択する。すなわ
ち、選択は次の順序、すなわち、低優先順位を有する第
１のパケットα、中間優先順位を有し、第１のパケット
αを中断する第２のパケットβ、低優先順位を有する第
３のパケットγ、中間優先順位を有し、第３のパケット
γを中断する第４のパケットδ、高優先順位を有し、第
４のパケットδを中断する第５のパケットεの順であ
る。ディストリビュータ４は、パケットの負荷または処
理に従い、選択パケットα、β、γ、δ、εを、続く処
理経路１０、２０、３０に分配及び配置する。一般に、
処理経路１０、２０、３０内の処理ユニット１１乃至１
３、２１乃至２３、３１乃至３３が、そのアクションを
実行するために必要とするクロック・サイクル数は、パ
ケットα、β、γ、δ、εの長さよりもクロック・サイ
クルの点で大きい。従って、次のパケットα、β、γ、
δ、εは、処理ユニット１１乃至１３、２１乃至２３、
３１乃至３３がまだ前のパケットにより占有されている
時に、この特定の処理ユニットに到来する。従って、次
のパケットは並列経路内の並列ユニットに、その処理の
ために送信されるべきである。このタスクはディストリ
ビュータ４により管理され、ディストリビュータはパケ
ットα、β、γ、δ、εを処理経路１０、２０、３０上
に分配する。ディストリビュータ４はデマルチプレクサ
であり、続く処理経路１０、２０、３０内のパケット
α、β、γ、δ、εのプロセスの状態に関する情報を提
供される。
【００３３】選択ユニット２のディストリビュータ４
は、第１の処理経路１０に接続される。この第１の処理
経路１０は、第１の前処理ユニット１１と、それに続く
第１の主処理ユニット１２と、後者に接続される第１の
後処理ユニット１３とを含む。第１の処理ユニット１
１、１２及び１３は一列に配列され、第１の処理経路１
０を提供する。最後の処理ユニット、この場合第１の後
処理ユニット１３は、第１のコレクタ１５を介してマル
チプレクサ９に接続され、後者は出力１７を提供する。
更に、第１のシグナライザ１４が、選択ユニット２と第
１の処理経路１０との間に結合される。この第１のシグ
ナライザ１４は、第１のコレクタ１５との接続を有す
る。３つの処理経路１０、２０、３０の構成及び機能は
同じである。第２の処理経路２０は第２の前処理ユニッ
ト２１、第２の主処理ユニット２２、及び第２の後処理
ユニット２３を含む。第２のシグナライザ２４が編成さ
れ、選択ユニット２と第２の処理経路２０との間に接続
される。第２のコレクタ２５は第２の処理経路２０をマ
ルチプレクサ９に接続し、第２のシグナライザ２４は第
２のコレクタ２５との接続を有する。第３の処理経路３
０は第３の前処理ユニット３１、第３の主処理ユニット
３２、及び第３の後処理ユニット３３を含む。第３のシ
グナライザ３４が、選択ユニット２と第３の前処理ユニ
ット３１との間に配置される。第３のコレクタ３５は第
３の処理経路３０をマルチプレクサ９に接続し、第３の
シグナライザ３４は第３のコレクタ３５との接続を有す
る。パケット処理装置４０の実施例は、３つの並列で同
一の構成を有する処理経路１０、２０、３０と、対応す
るシグナライザ１４、２４、３４及びコレクタ１５、２
５、３５を含む。シグナライザ１４、２４、３４は、各
中断パケットα、γ、δにそれぞれ対応する情報データ
を生成する。シグナライザ１４、２４、３４からのこ
の"中断"情報は、対応する処理経路１０、２０、３０に
伝達され、処理経路１０、２０、３０内の各処理ユニッ
ト１１乃至１３、２１乃至２３、３１乃至３３、及び対
応するコレクタ１５、２５、３５に伝達される。"中断"
情報を提供することによる１つの可能性は、ビット幅を
１ビット増加することであり、これはフルのまたは非中
断パケットに対して"１"にセットされ、中断パケットに
対して"０"にセットされる。
【００３４】前述のように、ディストリビュータ４は第
１の先行パケット部分α1を、第１の処理経路１０内の
第１の前処理ユニット１１に分配する。間もなく、第１
のパケットαよりも高い優先順位を有する第２のパケッ
トβが受信されたので、第２のパケットβを処理するた
めに、第１のパケットαは第１の先行パケット部分α 1
と、第１の後続パケット部分α2とに分割され、図６に
関連して詳述されるように、リアルタイム・トラフィッ
クを保証する。第１のパケットαは分割されるので、第
１の処理経路１０に対応する第１のシグナライザ１４は
その事実を認識し、第１のパケットαが中断されたこと
を知らせる。すなわち、中断された第１のパケットαに
対して、第１の先行パケット部分α1と共に情報データ
が生成され、第１の処理経路１０及び第１のコレクタ１
５に提供されることにより、第１のパケット部分α1、
α2が収集され、第１のパケットαが再組み立てされ
る。従って、中断パケットの第１のパケット部分α1、
α2を収集するために、第１のコレクタ１５内のバッフ
ァが有用となる。情報データは追加ビットの形式で実現
され、これはパケットの情報とは別に提供されるか、追
加され得る。パケットが中断されたことを知らせる任意
の他のアプローチが代用され得る。
【００３５】本発明によれば一般に、入来、受信及び整
列される可変長パケット８のパケット・ストリームが、
パケット処理装置４０の並列処理経路に供給され、そこ
で可変長パケットのＮ個のサブストリームまたは仮想処
理経路にデマルチプレクスされる。デマルチプレクス操
作は、パケット内容を破損することなく実行される。数
Ｎはデータ伝送速度またはデータ・スループット、優先
順位の数、後続の処理が要するサイクル数、パケットの
長さ、及び他のパラメータに依存する。データ・スルー
プットが高いほど、より多くのサブストリームまたは仮
想処理経路が必要となる。本実施例では、ディストリビ
ュータ４を有する選択ユニット２が、可変長パケット・
ストリーム８を３つのサブストリームに分割する。すな
わち、Ｎ＝３である。これらの３つのサブストリーム
は、ディストリビュータ４のＮ個の出力ポートに提供さ
れ、Ｎ個の同一の構成を有する並列処理経路１０、２
０、３０に供給される。各処理経路１０、２０、３０は
ここでは、３つの処理ユニット１１乃至１３、２１乃至
２３、３１乃至３３を含み、それらの機能の幾つかの例
が、図１１に関連して述べられる。並列処理経路１０、
２０、３０による可変長パケットα、β、γ、δ、εの
処理について、図５乃至図９を参照しながら説明する。
サブストリームは処理後、マルチプレクサ９に供給さ
れ、これが可変長パケットα、β、γ、δ、εの出力ス
トリーム１７を提供する。このマルチプレクサ９は、パ
ケットα、β、γ、δ、εのシーケンス、すなわち入力
媒体"入力"上の入力順序が再確立されるように、或いは
パケットの優先順位に従うβ、α、ε、δ、γのシーケ
ンス及び処理が達成可能なように、設計される。このこ
とは、優先順位により、一部のパケットα、γ、δが他
のパケットβ、δ、εにより追い越されることを意味す
る。但し、同一の優先キュー５、６、７から到来するパ
ケットα及びγ、β及びδ、εについては、それらの順
序は維持される。
【００３６】図５は、ある瞬間ｔ2における図２及び図
３に従う入力ユニット６０を示し、そこでは３つのパケ
ットγ、δ、εがキュー５、６、７内に留まる。第１の
パケットα及び第２のパケットβは、図６に示されるよ
うに進行する。第３のパケットγ、第４のパケットδ及
び第５のパケットεは、対応する優先キュー５、６、７
内に整列されており、第３のパケットγは第１のキュー
５に記憶され、その処理を待機中である。また、第４の
パケットδは第２のキュー６に到来し、高優先パケット
εは第３のキュー７に到来する。
【００３７】図６は、同一の構成を有する図４のパケッ
ト処理装置４０の瞬間ｔ２における第２のスナップショ
ットを示す。第２のパケットβが受信されたので、第２
のパケットβを処理し、リアルタイム・トラフィックを
保証するために、第１のパケットαが第１の先行パケッ
ト部分α１と第１の後続パケット部分α２とに分割され
る。
【００３８】このことは一般に、第１のパケットαのよ
うな長いパケットが処理経路１０内で処理される間に、
第２のパケットβのような、より高い優先順位を有する
パケットが他のキュー６、７の１つに到来する場合、供
給が中断されて、短いパケット、ここでは第２のパケッ
トβを、非占有状態の並列処理経路２０、３０の１つ、
ここでは第２の処理経路２０に供給可能にすることを意
味する。この後、長い第１のパケットαの供給が、第１
の処理経路１０上で継続し、これはリアルタイム・トラ
フィックに許容される最大パケット長、または長い第１
のパケットαの終りに対応する少なくともクロック・サ
イクル数の間に開始する。更に短い高優先パケットが、
長い第１のパケットαの供給の間に到来すると、この供
給はＮｍクロック・サイクル毎に中断される。ここでＮ
ｍは、リアルタイム・トラフィックに許容される最大パ
ケット長の処理に対応するクロック・サイクル数であ
る。この場合の総合的な状況としては、高い優先順位の
パケットβ、δ、εの供給は、Ｎ−１個の並列仮想処理
経路２０、３０を通じて、低優先順位のパケットα、γ
の供給は、１個の占有処理経路を通じて行われる。この
ことは一般に、低優先順位のパケットα、γ、δを中断
する高優先順位のパケットβ、δ、εは、別の非占有処
理経路２０、３０に供給されることを意味する。この状
況において、適正な処理を保証するために予約機構が確
立され、これがパケットαのために、低優先パケットα
が開始する処理経路１０を予約する一方、高優先パケッ
トβ、δ、εを非占有処理経路２０、３０上に分配す
る。更に、情報が低優先パケットα、γの特定のパケッ
ト部分に追加される。これらの特定のパケット部分は実
際のデータか、または低優先パケットα、γの処理の中
断により生じた単に空バイトである。この情報は例え
ば、実際のデータに対して例えば値"１"を有し、中断の
間は値"０"を有する追加データ・ビットとして追加され
る。この技法では、各並列処理経路１０、２０、３０は
ビット幅を１ビット増加させることになる。
【００３９】第１のシグナライザ１４は第１のパケット
αの中断を認識し、これを信号で知らせる。それにより
中断された第１のパケットαに関して、第１の先行パケ
ット部分α1に対して情報データが生成され、それが第
１の処理経路１０、並びに第１の処理経路１０の末端に
おいて、第１のコレクタ１５に提供される。また、中断
パケットの信号化及び認識のための他のアプローチも適
用され得る。
【００４０】第１の先行パケット部分α1が第１の前処
理ユニット１１内で処理中に、第２のパケットβは第２
の前処理ユニット２１内で処理され、第１の先行パケッ
ト部分α1に続き、第１の後続パケット部分α2が同一の
経路、すなわち第１の処理経路１０に入力する。
【００４１】図７は、瞬間ｔ3における図２、図３及び
図５に従う入力ユニット６０を示す。第３のパケット
γ、第４のパケットδ及び第５のパケットεが、それら
の対応する優先順位キュー５、６、７に従い整列され
る。第４のパケットδは第２のキュー６に受信され、そ
の処理を待機中である。そのために、第３のパケットγ
は中断されて、第３の先行パケット部分γ1と第３の後
続パケット部分γ2とに分割され、第３の後続パケット
部分γ2は第１のキュー５内で、その処理を待機する。
その間、高優先順位の第５のパケットεが第３のキュー
７に到来する。
【００４２】図８は、図４及び図６に従うパケット処理
装置４０の、瞬間ｔ3における第３のスナップショット
を示す。第１の先行パケット部分α1は第１の主処理ユ
ニット１２内で処理されており、第２のパケットβは第
２の前処理ユニット２１内で処理されている。しかし間
もなく、図７に示されるように、第４のパケットδが受
信される。従って、第３のパケットγは第３の先行パケ
ット部分γ1と、第３の後続パケット部分γ2とに分割さ
れ、第３の後続パケット部分γ2は図７に示されるよう
に、第１のキュー５内に留まり、第３の先行パケット部
分γ1は、第１の前処理ユニット１１内で処理される。
第１の前処理ユニット１１内では更に、第１の後続パケ
ット部分α2が処理される。これが可能な訳は、１つの
処理可能な、換言すると修正可能なパケット部分、すな
わちここでは第３の先行パケット部分γ1が、同一の第
１の前処理ユニット１１内に存在し得るからである。第
１の後続パケット部分α2はヘッダの無いペイロードを
含み、これは修正されること無く、シフトだけされて処
理され、従って第１の前処理ユニット１１は、第３の先
行パケット部分γ1のヘッダなどの、別のパケット・ヘ
ッダを処理することができる。単に、パケットのヘッ
ダ、またはＩＰパケットの末端部分のフレーム・チェッ
クサム（ＦＣＳ）だけが処理される。ＩＰパケットの末
端のフレーム・チェックサムだけが、チェックサム・ユ
ニット内で処理される。このことは特に、ＩＰパケット
の末端のフレーム・チェックサムが、チェックサム・ユ
ニット内で処理されている場合、通常ヘッダで始まる他
のまたは続くパケットは、処理の間にこのチェックサム
・ユニット内に存在し得ないことを意味する。第４のパ
ケットδが受信されるので、第３のパケットγは中断さ
れ、第１のシグナライザ１４はそのことを信号で知ら
せ、情報データを生成して第１の処理経路１０に提供す
る。従って情報データは、第１の処理ユニット１１、１
２、１３、及び第１の処理経路１０の末端の第１のコレ
クタ１５に提供される。
【００４３】図９は、図４、図６及び図８に従うパケッ
ト処理装置４０の、瞬間ｔ4におけるスナップショット
を示す。可変長パケットα、β、γ、δ、εがパケット
処理装置４０内に存在し、各処理経路１０、２０、３０
が使用されている。第１の先行パケット部分α1は第１
のコレクタ１５に達している。第１のコレクタ１５はバ
ッファを含み、パケット部分α1、α2、γ1、γ2を収集
する。第１のコレクタ１５は第１の後続パケット部分α
2を待機し、第１のパケット部分α1、α2を再度第１の
パケットαに再組み立てし、それをマルチプレクサ９に
送信する。マルチプレクサ９は後述のように、パケット
を多重化する。第１の後続パケット部分α2は第３の先
行パケット部分γ1と共に、第１の後処理ユニット１３
内に存在する。第３の先行パケット部分γ1は、第１の
主処理ユニット１２内にも延び、第３の後続パケット部
分γ2がそれに続き、第１の前処理ユニット１１の先頭
に存在する。第２の処理経路２０では、第２のパケット
βが第２の後処理ユニット２３内で処理されており、第
２の主処理ユニット２２内の第４の先行パケット部分δ
1、及び第２の前処理ユニット２１内の第４の後続パケ
ット部分δ2がそれに続く。第４のパケットδの分割に
より、第２のシグナライザ２４は、第２の処理経路２０
のために情報データを生成済みであり、このことは生成
された情報データが、第２の処理経路２０内の第２の処
理ユニット２１、２２、２３及び第２のコレクタ２５に
提供されることを意味する。高優先パケットεは、第３
の処理経路３０内の第３の前処理ユニット３１内で処理
されている。
【００４４】Ｎ個の処理経路１０、２０、３０の末端の
コレクタ１５、２５、３５の後で、パケットα、β、
γ、δ、εは、１つの出力ストリーム１７に多重化され
る。交換機ルーティング・ヘッダとも呼ばれる追加のヘ
ッダが、これらのパケット部分α1、α2；γ1、γ2；δ
1、δ2に属する場合、パケット部分α1、α2；γ1、
γ2；δ1、δ2の収集及び再組み立て無しに、中断され
たまたは長いパケットα、γ、δを多重化することも可
能である。この時、交換機ルーティング・ヘッダは、全
ての切断されたパケット部分α1、α2；γ1、γ2；
δ1、δ2に追加される。これが可能な訳は、長いパケッ
トα、γ、δのために処理経路１０、２０が予約され、
ヘッダ情報が長いパケットα、γ、δの最初の部分から
計算されるからである。この場合、マルチプレクサ９の
前のコレクタ１５、２５、３５は必要でない。このヘッ
ダを単一のパケットに追加するための対応するユニット
が、"中断"情報が"０"から"１"に変化する都度、全ての
続くパケット部分に対してこの処理を繰り返す。しかし
ながら、これは交換機ルーティング・ヘッダとパケット
との間に、更に別の情報の追加を要求し得る。この"中
断"情報は、交換機自身によっては読出されず、交換機
の他の末端にある交換機アダプタにより読出される。こ
の交換機アダプタがパケットを再組み立てし、それを物
理回線に送信する。別の可能性は、こうした中断パケッ
トを再度多重化し、交換機のために予約されたキューに
配置することである。交換機アダプタは交換機に対し
て、各々が特定の優先順位に対応する幾つかの入力キュ
ーを提供できる。
【００４５】本発明の更に別の実施例が、図１０に示さ
れる。セレクタ７３及びディストリビュータ７４を有す
る選択ユニット７０、及びそれに続く２つの並列処理経
路、すなわち第１の処理経路６８及び第２の処理経路６
９を含む、並列処理パケット装置８０が提供される。選
択ユニット７０は、処理経路６８内の第１の前処理ユニ
ット６１、及び処理経路６９内の第２の前処理ユニット
６２に接続され、これらの後に結合処理ユニット６５が
続く。このことは、前処理ユニット６１、６２の２つの
出力が、結合処理ユニット６５の１つの入力に接続され
ることを意味する。サイクルに厳格でない結合処理ユニ
ット６５の出力側は、デマルチプレクサ６６に接続さ
れ、後者はパケットを第１の後処理ユニット６３または
第２の後処理ユニット６４に供給する。１つの結合処理
ユニット６５が両方の処理経路６８、６９により使用さ
れ、必要なチップ面積が多大に低減される。一般に、処
理ユニットは全ての処理経路により、または幾つかの並
列な処理経路により共用される。サイクルに厳格でない
ユニットが、この目的には最適である。図１０では、第
１のキュー７１及び第２のキュー７２が、選択ユニット
７０の入力側に接続され、選択されたパケットが前述の
実施例に従い到来する。第１の処理経路６８の末端に
は、第１のコレクタ７５が配置され、第２の処理経路６
９の末端には、第２のコレクタ７８が配置される。第１
のコレクタ７５及び第２のコレクタ７８は、マルチプレ
クサ７９に接続され、マルチプレクサは処理パケットを
１つの出力ストリーム１８に多重化する。この実施例で
は、サイクルに厳格でない結合処理ユニット６５が、２
つの並列処理経路６８及び６９により共用される。すな
わち、第１の前処理ユニット６１及び第２の前処理ユニ
ット６２の出力側の全てのパケットが、サイクルに厳格
でない１つの同一の結合処理ユニット６５に供給され、
処理される。これが可能な訳は、異なる処理経路６８、
６９からのパケットが同時にではなく、互い違いに到来
するからである。幾つかの並列処理経路６８、６９によ
り使用され得る結合処理ユニット６５の識別は、チップ
設計者により達成されるか、ハイレベルの合成またはゲ
ート・レベルの合成において、合成最適化ステップによ
り、自動的に実行され得る。
【００４６】パケット処理システムの帯域幅の一部は、
特定のアプリケーションに専用され得る。これはパケッ
ト・ベースのシステムの有利な特徴であり、時間に厳格
なまたはリアルタイム情報の伝送用のネットワークで使
用される。しかしながら、こうした時間に厳格なサービ
スがネットワーク上でサポートされる場合、全てのアダ
プタ及び交換機などは、この種のサービスをサポートす
る必要がある。すなわち、アプリケーションに割当てら
れるスロットは、変更されずに維持されることが保証さ
れる。これは本発明に従う並列処理装置により保証され
る。
【００４７】図１１は、本発明に従うパケット交換アダ
プタ５４（アダプタ・カードとも呼ばれる）を含む、パ
ケット処理交換ユニットの概略図である。図１１では、
本発明の実施例は、可変長パケット・データ伝送チャネ
ルをベンダ特定のパケット交換ファブリック５０（ここ
では交換機５０と呼ぶ）に結合するための、可変長パケ
ット交換アダプタ５４の一部として使用されるように設
計される。こうした可変長パケット交換アダプタ５４
は、可変長パケットの入力ストリームを、交換機５０を
介して経路指定するのに適したパケットのストリーム１
９に変換するために使用され、ここで交換機５０は、特
別に用意されたパケットを要求する。これらの特別に用
意されたパケットの構造及び内容は、使用される交換機
の種類に従い、ベンダごとに異なる。図示のように、こ
うした可変長パケット交換アダプタ５４は、遅延ユニッ
トはもちろん、多くのユニットを含み、ユニットのある
ものは前述の並列パケット処理装置４８の一部である。
可変長パケット交換アダプタ５４では、それほど高速で
ないユニットが並列に実行される。しかしながら、他の
ユニットのあるものは、１度だけ必要とされる。特に、
パケットの処理のために、２スロット期間以上を必要と
する処理ユニットが、並列処理を可能にするために幾度
か提供され、ディストリビュータとマルチプレクサの間
に配列される。幾つかのプロセス・ステップが互い違い
に並列に実行される事実が、図１１において、図４の機
能要素を含む並列パケット処理装置４８により示され
る。可変長パケット交換アダプタ５４により処理された
後、出力パケット・ストリームが交換機５０を介して経
路指定され、その出力側には、別の可変長パケット交換
アダプタ９０（アダプタ・カード９０とも呼ばれる）が
配置され得る。この可変長パケット交換アダプタ・カー
ド９０は、パケットのストリームを可変長パケット・ス
トリームに変換するために使用され得る。
【００４８】図１１に示されるように、可変長パケット
交換機５０及び更に交換機５０の反対側に至るデータ経
路内でのパケット処理ユニットの配列は、高度に順次的
であり、パケットが交換機５０に転送される１つの分岐
点を含む。従って、これはオンザフライ式パケット処理
に理想的に適している。標準的な構成が図１１に示され
る。最初のユニットは、可変長パケットを受信するリセ
プタ５１であり、回線インタフェース・ハンドラ５１と
も呼ばれ、幾つかの先入れ先出し（ＦＩＦＯ）ユニット
からの可変長パケットの受信を調停する。次に入力ユニ
ット５２が続き、ここでは前述のように、入来パケット
がソータにより、それらの優先順位に従い優先キューに
整列され、続く処理経路のために、セレクタ及びディス
トリビュータによりそれぞれ選択され、分配される。簡
略化のために図示されないシグナライザが、前述のよう
に情報データを生成し、パケットが中断されたことを知
らせる。次のユニットは接続ラベル・ルックアップ・ユ
ニット４１であり、これはパケットのフィールドを所定
のルックアップ・テーブルのフィールドと比較する。こ
れらのフィールドはアドレスまたは特殊な値を含み得
る。合致が発生すると、ルックアップ・テーブルからの
対応する内容が、１ビット乃至複数ビットの形式でパケ
ットに追加され、別のユニットに対して、この特定のパ
ケットに対して何を成すべきかを伝える。接続される列
内の更に別のユニットは、ヘッダ・エラー訂正ユニット
４２であり、これはビット・エラーのためにパケット・
ヘッダを分析し、発生エラーを訂正するか、訂正不能な
エラーを有するパケットを除去するためにマークする。
オペレーション、管理及び保守用パケット処理ユニット
（以下ＯＡＭと略す）４３は、パケット・ストリームに
追加のパケットまたはパケット部分を挿入、またはスト
リームから抽出し、リンク状態またはネットワーク状態
をチェックする。こうしたＯＡＭユニットは、ＡＴＭセ
ルのための交換機内で使用されるが、一般にパケット処
理にとって有用である。交換機ルーティング・ヘッダ挿
入ユニット４４は、可変長パケットに交換機特定のヘッ
ダを追加し、これは交換機にパケットが転送される出力
ポートを伝える。パケット交換アダプタ５４内の第１の
パケット・アカウンティング・ユニット４５、及び交換
機５０の背後の交換アダプタ・カード９０内の第２のパ
ケット・アカウンティング・ユニット９２は、接続のた
めに転送されるパケットの数や、可能な無効パケットの
数などをカウントする。ユーザ・ネットワーク・インタ
フェース（ＵＮＩと略す）におけるパケット・ポリシ・
ユニット４６は、パケット・ピーク・レート及び媒体レ
ートが、接続に与えられる許可に従うか否かをチェック
し、違反パケットを除去し得る。マルチプレクサ及び少
なくとも１つのコレクタを有する多重化ユニット５３
は、パケットを収集し、再組み立てし、１つの出力スト
リーム１９に多重化し、これが交換機５０に供給され
る。多重化は交換機５０の後でも実行され得る。交換機
５０の出力側は、交換アダプタ・カード９０に接続さ
れ、最初にヘッダ更新ユニット９１に接続されて、これ
が交換機ルーティング・ヘッダを除去し、旧値を次のリ
ンクのための対応する値により置換する。第２のパケッ
ト・アカウンティング・ユニット９２が、ヘッダ更新ユ
ニット９１に接続され、接続のために転送されるパケッ
トの数、及び可能な無効パケットの数をカウントする。
続くトラフィック形成ユニット９３は、パケットが再度
許可に従うまで、ネットワーク内でパケットを遅延させ
る。すなわち、トラフィック形成ユニット９３は、ユー
ザによってではなく、ネットワークにより生じたトラフ
ィック許可の違反を訂正する。入力側同様、回線インタ
フェース・ハンドラ９４が出力側にも設けられ、出力パ
ケット・ストリームの調停、及び別のパケット処理への
適応化を実行する。これらの全てのユニットは、その動
作のために特定のクロック・サイクル数を要し、一部の
ユニットについては、これを間に合って実行するため
に、複数の並列ユニットを必要とし得る。またユニット
のあるものは、更に細分化されたユニットに分割され得
る。
【００４９】
【００５０】
【図面の簡単な説明】
【図１】可変長パケットのストリームを示す図である。
【図２】可変長パケットをソータ及びディストリビュー
タを有する異なるキューに受信する概略図である。
【図３】第１のパケットが分割され、このパケットの残
りがまだキュー内に存在する、図２に従う概略図であ
る。
【図４】パケットのルーティング及び処理を表すために
使用される、３つの並列処理経路を有する並列パケット
処理装置の第１の概略スナップショットである。
【図５】３つのパケットが異なるキューに留まる、図２
及び図３に従う概略図である。
【図６】パケットが２つの異なる経路内に存在する、図
４に従う第２の概略スナップショットである。
【図７】別のパケットが分割され、パケット部分がキュ
ー内に留まる、図２、図３及び図６に従う概略図であ
る。
【図８】パケット及びパケット部分が２つの異なる経路
内に存在する、図４及び図８に従う第３の概略スナップ
ショットである。
【図９】パケット及びパケット部分が全ての処理経路内
に存在する、図４、図６及び図８に従う第４の概略スナ
ップショットである。
【図１０】２つの並列処理経路を有し、１つの処理ユニ
ットが両方の処理経路により使用される並列パケット処
理装置を含む、本発明の別の実施例の概略図である。
【図１１】本発明に従うアダプタ・カードを含むパケッ
ト処理交換ユニットの概略図である。
【符号の説明】
１ 優先ソータ ２、７０ 選択ユニット ３、７３ セレクタ ４、７４ ディストリビュータ ５、６、７、７１、７２ 優先キュー ８ 可変長パケット ９、７９ マルチプレクサ １０、２０、３０、６８、６９ 処理経路 １１、２１、３１、６１、６２ 前処理ユニット １２、２２、３２ 主処理ユニット １３、２３、３３、６３、６４ 後処理ユニット １４、２４、３４、７６、７７ シグナライザ １５、２５、３５、７５、７８ コレクタ ４０、４８、８０ パケット処理装置 ４１ 接続ラベル・ルックアップ・ユニット ４２ ヘッダ・エラー訂正ユニット ４３ オペレーション、管理、保守用パケット処理ユニ
ット ４４ 交換機ルーティング・ヘッダ挿入ユニット ４５、９２ パケット・アカウンティング・ユニット ４６ パケット・ポリシ・ユニット ５０ パケット交換ファブリック（交換機） ５１、９４ リセプタ（回線インタフェース・ハンド
ラ） ５２、６０ 入力ユニット ５３ 多重化ユニット ５４、９０ パケット交換アダプタ ６５ 結合処理ユニット ６６ デマルチプレクサ ９１ ヘッダ更新ユニット ９３ トラフィック形成ユニット
フロントページの続き (56)参考文献 特開 平８−23348（ＪＰ，Ａ) 特開 平７−147590（ＪＰ，Ａ) 特開 平10−233783（ＪＰ，Ａ) 特開 平８−97831（ＪＰ，Ａ) 国際公開97／29613（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/56

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】パケット・データ及びパケット情報を含
    み、１つの順次入力パケット・ストリームとして受信さ
    れる複数の可変長パケットの処理のためのパケット交換
    アダプタであって、前記パケットをそれぞれの優先順位に従い複数の優先キ
    ュー内に整列する優先ソータと、 前記複数の優先キューからその内部に整列されている前
    記パケットをそれぞれの優先順位及び到来時刻に従い選
    択するセレクタと、 前記セレクタによって選択された 前記パケットを複数の
    並列で同一の構成を有する処理経路に分配するディスト
    リビュータであって、各処理経路が、前記パケットを供
    給され、任意の瞬間に、１つの前記パケットだけのため
    にその前記パケット情報を処理可能な、少なくとも１つ
    の処理ユニットを含み、前記供給が中断可能であって、
    その場合には、各中断パケットを複数のパケット部分に
    分割することにより、当該複数のパケット部分相互間の
    期間内に、当該中断パケットとは別のパケットを、当該
    中断パケットを処理している１つの処理経路とは別の処
    理経路に供給する、ディストリビュータと、各処理経路に対応してそれぞれ設けられ、対応する処理
    経路内で処理されている 前記各中断パケットに対して、
    当該中断パケットが中断されたことを知らせる中断情報
    データを生成することにより、当該中断パケットが複数
    のパケット部分に分割されたことを知らせるシグナライ
    ザと、 各処理経路に対応してそれぞれ設けられ、前記シグナラ
    イザからの前記中断情報データに従い、対応する処理経
    路内で処理されている前記各中断パケットの前記複数の
    パケット部分を収集し、それらを再組み立てするコレク
    タと、 複数の前記コレクタからの複数の可変長パケットを１つ
    の順次出力パケット・ストリームとして多重化するマル
    チプレクサと を含む、パケット交換アダプタ。
  2. 【請求項２】１乃至複数ビット・エラーのために前記パ
    ケットのパケット・ヘッダを分析し、前記エラーを訂正
    する、ヘッダ・エラー訂正ユニットを含む、請求項１記
    載のアダプタ。
  3. 【請求項３】前記パケット・ストリームから少なくとも
    １つの追加パケットを抽出、または挿入する、オペレー
    ション、管理及び保守用のパケット処理ユニットを含
    む、請求項１または請求項２記載のアダプタ。
  4. 【請求項４】接続のために転送される前記パケットの
    数、及び発生する無効パケットの数をカウントするパケ
    ット・アカウンティング・ユニットを含む、請求項１乃
    至請求項３のいずれか１項記載のアダプタ。
  5. 【請求項５】パケット・ピーク・レート及び媒体レート
    を制御するパケット・ポリシ・ユニットを含む、請求項
    １乃至請求項４のいずれか１項記載のアダプタ。
  6. 【請求項６】各パケットに対して、交換機に当該パケッ
    トをどこに転送すべきかを伝える交換機特定のヘッダを
    追加する、交換機ルーティング・ヘッダ挿入ユニットを
    含む、請求項１乃至請求項５のいずれか１項記載のアダ
    プタ。
JP25218299A 1998-09-10 1999-09-06 パケット交換アダプタ Expired - Fee Related JP3398627B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP98117128A EP0991231B1 (en) 1998-09-10 1998-09-10 Packet switch adapter for variable length packets
EP98117128.3 1998-09-10

Publications (2)

Publication Number Publication Date
JP2000101638A JP2000101638A (ja) 2000-04-07
JP3398627B2 true JP3398627B2 (ja) 2003-04-21

Family

ID=8232608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25218299A Expired - Fee Related JP3398627B2 (ja) 1998-09-10 1999-09-06 パケット交換アダプタ

Country Status (4)

Country Link
US (1) US6735219B1 (ja)
EP (1) EP0991231B1 (ja)
JP (1) JP3398627B2 (ja)
DE (1) DE69840947D1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7058974B1 (en) * 2000-06-21 2006-06-06 Netrake Corporation Method and apparatus for preventing denial of service attacks
DE10059026A1 (de) * 2000-11-28 2002-06-13 Infineon Technologies Ag Einheit zur Verteilung und Verarbeitung von Datenpaketen
US7277962B2 (en) * 2000-12-01 2007-10-02 Fujitsu Limited Method and apparatus for packet scheduling using virtual time stamp for high capacity combined input and output queued switching system
FR2818066B1 (fr) * 2000-12-12 2003-10-10 Eads Airbus Sa Procede et dispositif de transmission deterministe de donnees asynchrones mises en paquet
JP3480444B2 (ja) * 2000-12-26 2003-12-22 日本電気株式会社 Ｇｆｐフレーム転送装置およびｇｆｐフレーム転送方法
US6934760B1 (en) * 2001-02-04 2005-08-23 Cisco Technology, Inc. Method and apparatus for resequencing of packets into an original ordering using multiple resequencing components
US6832261B1 (en) 2001-02-04 2004-12-14 Cisco Technology, Inc. Method and apparatus for distributed resequencing and reassembly of subdivided packets
US7092393B1 (en) 2001-02-04 2006-08-15 Cisco Technology, Inc. Method and apparatus for distributed reassembly of subdivided packets using multiple reassembly components
WO2002065259A1 (en) * 2001-02-14 2002-08-22 Clearspeed Technology Limited Clock distribution system
WO2002069606A1 (en) * 2001-02-26 2002-09-06 Vitesse Semiconductor Corporation A method and apparatus for scheduling data on a medium
KR20030018141A (ko) * 2001-08-27 2003-03-06 주식회사 엘지이아이 스트림 데이터 처리시스템 및 그 방법
JP4434551B2 (ja) * 2001-09-27 2010-03-17 株式会社東芝 サーバー計算機保護装置、サーバー計算機保護方法、サーバー計算機保護プログラム及びサーバー計算機
US7362751B2 (en) * 2001-10-03 2008-04-22 Topside Research, Llc Variable length switch fabric
US7046660B2 (en) * 2001-10-03 2006-05-16 Internet Machines Corp. Switching apparatus for high speed channels using multiple parallel lower speed channels while maintaining data rate
US7464180B1 (en) * 2001-10-16 2008-12-09 Cisco Technology, Inc. Prioritization and preemption of data frames over a switching fabric
KR100447394B1 (ko) * 2001-11-02 2004-09-04 엘지전자 주식회사 통신시스템의 메시지처리방법
US20030088694A1 (en) * 2001-11-02 2003-05-08 Internet Machines Corporation Multicasting method and switch
US7203203B2 (en) * 2001-12-05 2007-04-10 Internet Machines Corp. Message ring in a switching network
US7135508B2 (en) * 2002-02-20 2006-11-14 The University Of Chicago Coatings and films derived from clay/wax nanocomposites
JP4154213B2 (ja) * 2002-11-01 2008-09-24 富士通株式会社 パケット処理装置
US7792121B2 (en) * 2003-01-03 2010-09-07 Microsoft Corporation Frame protocol and scheduling system
US8190858B2 (en) * 2003-02-25 2012-05-29 Topside Research, Llc Interface device for interfacing a main processor to processing engines and classifier engines, and methods for configuring and operating interface devices
US7990987B2 (en) 2003-02-25 2011-08-02 Topside Research, Llc Network processor having bypass capability
US20040225707A1 (en) * 2003-05-09 2004-11-11 Chong Huai-Ter Victor Systems and methods for combining a slow data stream and a fast data stream into a single fast data stream
US7454552B2 (en) * 2003-11-18 2008-11-18 Topside Research, Llc Switch with transparent and non-transparent ports
US7421532B2 (en) * 2003-11-18 2008-09-02 Topside Research, Llc Switching with transparent and non-transparent ports
US7426602B2 (en) * 2004-01-08 2008-09-16 Topside Research, Llc Switch for bus optimization
US7480308B1 (en) 2004-03-29 2009-01-20 Cisco Technology, Inc. Distributing packets and packets fragments possibly received out of sequence into an expandable set of queues of particular use in packet resequencing and reassembly
WO2006014373A2 (en) * 2004-07-02 2006-02-09 Idirect Incorporated Method apparatus and system for accelerated communication
US7639627B1 (en) * 2005-02-18 2009-12-29 Sprint Communications Company L.P. System and method for trace replay using parallelized streams
US7965708B2 (en) * 2005-06-07 2011-06-21 Cisco Technology, Inc. Method and apparatus for using meta-packets in a packet processing system
US8001601B2 (en) * 2006-06-02 2011-08-16 At&T Intellectual Property Ii, L.P. Method and apparatus for large-scale automated distributed denial of service attack detection
US8081626B2 (en) * 2006-07-19 2011-12-20 4472314 Canada Inc. Expedited communication traffic handling apparatus and methods
US8036245B2 (en) * 2008-06-30 2011-10-11 ST-Ericsson S.A. System and method for packet based communications and arrangement therefor
JP4734388B2 (ja) * 2008-09-08 2011-07-27 富士通株式会社 パケット伝送装置及びパケット伝送方法
CN104618083B (zh) * 2015-02-12 2017-09-29 浪潮电子信息产业股份有限公司 一种多通道报文转发的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754451A (en) * 1986-08-06 1988-06-28 American Telephone And Telegraph Company, At&T Bell Laboratories N-by-N "knockout" switch for a high-performance packet switching system with variable length packets
US5245603A (en) * 1987-10-15 1993-09-14 Network Equipment Technologies, Inc. High-speed determining unit for prioritizing and arbitrating among competing input signals
US5050161A (en) * 1989-12-04 1991-09-17 Bell Communications Research, Inc. Congestion management based on multiple framing strategy
DE69305734T2 (de) * 1993-06-30 1997-05-15 Ibm Programmierbare hochleistungsfähige Datenkommunikationsanpassung für Hochgeschwindigkeits-Paketübertragungsnetzwerke
EP0726002B1 (en) * 1993-10-26 1999-03-03 Nortel Networks Corporation Digital telecommunication link for efficiently transporting mixed classes of packets
EP0684719A1 (en) 1994-05-25 1995-11-29 International Business Machines Corporation Method and apparatus for transmission of high priority traffic on low speed communication links
EP0706297A1 (en) * 1994-10-07 1996-04-10 International Business Machines Corporation Method for operating traffic congestion control in a data communication network and system for implementing said method
CA2186675A1 (en) * 1996-09-27 1998-03-28 Ka Lun Law Asynchronous transfer mode switching system
EP0855820A3 (en) * 1996-12-13 2003-04-16 International Business Machines Corporation A method and system for optimizing data transmission line bandwidth occupation in a multipriority data traffic environment
US6067301A (en) * 1998-05-29 2000-05-23 Cabletron Systems, Inc. Method and apparatus for forwarding packets from a plurality of contending queues to an output

Also Published As

Publication number Publication date
DE69840947D1 (de) 2009-08-13
EP0991231B1 (en) 2009-07-01
JP2000101638A (ja) 2000-04-07
US6735219B1 (en) 2004-05-11
EP0991231A1 (en) 2000-04-05

Similar Documents

Publication Publication Date Title
JP3398627B2 (ja) パケット交換アダプタ
US7260102B2 (en) Traffic switching using multi-dimensional packet classification
US7151744B2 (en) Multi-service queuing method and apparatus that provides exhaustive arbitration, load balancing, and support for rapid port failover
US7304987B1 (en) System and method for synchronizing switch fabric backplane link management credit counters
EP0119105B1 (en) Integrated circuit/packet switching system
CN102971996B (zh) 带有分组突发的负载平衡的交换节点
US9967638B2 (en) Optical switching
US7263066B1 (en) Switch fabric backplane flow management using credit-based flow control
US20070086464A1 (en) Multi-service data transport architecture
US7079538B2 (en) High-speed router
JP2000503175A (ja) パケット交換に関する装置と方法
KR20060023579A (ko) 시스템 패브릭에서의 개방 루프 정체 제어를 위한 방법,장치, 제품 및 시스템
US6636510B1 (en) Multicast methodology and apparatus for backpressure-based switching fabric
CN103141061A (zh) 用于在数字传输网络中切换数据业务的设备和方法
JP2001223704A (ja) パケット転送装置
EP1421750B1 (en) System and method for communicating data using a common switch fabric
US7349393B2 (en) Method and system for implementing an improved universal packet switching capability in a data switch
JP3908483B2 (ja) 通信装置
US5742597A (en) Method and device for multipoint switching and arbitration in output-request packet switch
US8743685B2 (en) Limiting transmission rate of data
JP3273790B2 (ja) フレーム中継ネットワーク内の渋滞管理方法及びフレーム中継ネットワークのノード
US20020150047A1 (en) System and method for scheduling transmission of asynchronous transfer mode cells
US7990987B2 (en) Network processor having bypass capability
US8031723B2 (en) Centralized switching and routing packet handling device
KR100564743B1 (ko) 다기능 스위치 패브릭 장치 및 그 제어 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees