JP3395102B2 - Stencil mask for electron beam drawing - Google Patents

Stencil mask for electron beam drawing

Info

Publication number
JP3395102B2
JP3395102B2 JP18165896A JP18165896A JP3395102B2 JP 3395102 B2 JP3395102 B2 JP 3395102B2 JP 18165896 A JP18165896 A JP 18165896A JP 18165896 A JP18165896 A JP 18165896A JP 3395102 B2 JP3395102 B2 JP 3395102B2
Authority
JP
Japan
Prior art keywords
electron beam
thin film
mask
silicon thin
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18165896A
Other languages
Japanese (ja)
Other versions
JPH1010706A (en
Inventor
健一 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP18165896A priority Critical patent/JP3395102B2/en
Publication of JPH1010706A publication Critical patent/JPH1010706A/en
Application granted granted Critical
Publication of JP3395102B2 publication Critical patent/JP3395102B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は,ウエハ等の基板上のレ
ジストに対して露光描画するための一括電子線露光装置
における、電子線を所定形状に整形するためのマスクに
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mask for shaping an electron beam into a predetermined shape in a collective electron beam exposure apparatus for exposing and drawing a resist on a substrate such as a wafer.

【0002】[0002]

【従来の技術】LSI、超LSI、ASIC等の高密度
半導体集積回路の製造は、従来、シリコンウエハ等の被
加工基板上に電離放射線に感度を有するレジスト塗布
し、そのレジストをステッパーないしアライナー等でマ
スクパターン原版の像を露光した後、現像して所望のレ
ジストパターンを得て、このレジストパターンをマスク
として、基板のエッチング、ドーピング処理、薄膜の成
膜、リフトオフ等のリソグラフィー工程を行っていた。
上記レジストパターンの作成に用いられるマスクパター
ン原版を、ステッパーではレチクル、アライナーではマ
スクないマスターマスクと呼んでおり、両者を総称して
フオトマスクとも言うが、両者ともに露光光に透明な基
板上に露光光に遮光性をもつ遮光膜パターンを設けたも
ので、これら遮光膜パターンの像がレジストに露光転写
されるのである。通常、ステッパーの場合は、マスクパ
ターン原版の像を1/5ないし1/10に縮小して、ア
ライナーの場合は、マスクパターン原版の像を1:1で
露光転写している。近年、半導体集積回路の集積度が上
がり、特にメモリーの一つであるDRAMは64Mビッ
トが実用レベルになってきているが、この64MDRA
Mの最小寸法は0.30μm程度で、従来のi線ステッ
パー露光方法ではレジストパターンの解像限界を超える
領域である。
2. Description of the Related Art Conventionally, high-density semiconductor integrated circuits such as LSI, VLSI, and ASIC have been manufactured by applying a resist having sensitivity to ionizing radiation on a substrate to be processed such as a silicon wafer and using the resist as a stepper or aligner. After exposing the image of the mask pattern original plate with, to obtain a desired resist pattern by developing, using the resist pattern as a mask, the lithography process such as substrate etching, doping treatment, thin film formation, and lift-off was performed. .
The mask pattern original used to create the resist pattern is called a reticle in the stepper and a master mask without a mask in the aligner.Both are collectively called a photomask.Both of them are called exposure masks. A light-shielding film pattern having a light-shielding property is provided on the substrate, and the images of these light-shielding film patterns are exposed and transferred to the resist. Usually, in the case of a stepper, the image of the mask pattern original plate is reduced to 1/5 to 1/10, and in the case of an aligner, the image of the mask pattern original plate is exposed and transferred at a ratio of 1: 1. In recent years, the degree of integration of semiconductor integrated circuits has increased, and 64 Mbits has come to a practical level for DRAM, which is one of the memories, in particular.
The minimum dimension of M is about 0.30 μm, which is a region exceeding the resolution limit of the resist pattern in the conventional i-line stepper exposure method.

【0003】この為、64MDRAMレベルの解像を達
成するために、露光光源の短波長化、転写レンズの高N
A化、輪帯照明法を代表とする超解像法や、従来のステ
ッパー露光装置をそのまま使用できる位相シフトマスク
を用いる方法等種々の方法が検討されているが、256
MDRAMレベル以上の解像を得るために、電子線を可
変アパーチャーにて整形して、ウエハ上のレジストに直
接照射して所望のレジストパターンを得る、フオトマス
クを使用しない電子線直接描画方法も検討されている。
これを可変成形型電子線直接描画方法とも言う。この電
子線直接描画方法は、一般には、図5に示すように、電
子銃510から放出された電子線(ビーム)520を、
第一の矩形アパーチャ530、次いで第二の矩形アパー
チャ531を通過させることにより、第一の矩形アパー
チャ530の直角を挟む2辺と第二の矩形アパーチャ5
31の直角を挟む2辺に対応した形状をもつ矩形形状に
整形し、この整形された大小の電子線をレンズ系により
縮小してウエハ上の所定の位置に照射することにより、
レジストの所定の領域のみを照射し、照射されたレジス
トに対し現像処理を行い所望のレジストパターンを得る
ものである。550は断面が矩形状の電子ビームで、5
60は電子線の照射領域を示したものである。尚、図5
は、説明を簡単にするための概略図であり、レンズ系他
を省略して示してある。電子線の照射領域560も分か
り易いように大きく示してある。しかし、この電子線直
接描画方法の場合、大小の矩形に整形された電子線(矩
形状の電子線550)を多数照射することにより所定の
領域全てに照射するものであり、レジストへの照射描画
時間がかかりその対応が求められていた。
Therefore, in order to achieve resolution of 64 MDRAM level, the exposure light source has a shorter wavelength and the transfer lens has a higher N.
Various methods such as a super-resolution method represented by A method and an annular illumination method and a method using a phase shift mask that can use the conventional stepper exposure apparatus as they are are being studied.
In order to obtain a resolution higher than the level of MDRAM, electron beam direct writing method that does not use a photomask, in which an electron beam is shaped by a variable aperture and a desired resist pattern is obtained by directly irradiating the resist on a wafer, is also being studied. ing.
This is also called a variable shaped electron beam direct writing method. In this electron beam direct writing method, generally, as shown in FIG. 5, an electron beam (beam) 520 emitted from an electron gun 510 is
By passing the first rectangular aperture 530 and then the second rectangular aperture 531, the two sides that sandwich the right angle of the first rectangular aperture 530 and the second rectangular aperture 5
31 is shaped into a rectangular shape having a shape corresponding to two sides sandwiching the right angle, and the shaped large and small electron beams are reduced by a lens system and irradiated onto a predetermined position on the wafer.
Only a predetermined area of the resist is irradiated, and the irradiated resist is developed to obtain a desired resist pattern. 550 is an electron beam having a rectangular cross section.
Reference numeral 60 denotes an electron beam irradiation region. Incidentally, FIG.
[FIG. 3] is a schematic view for simplifying the description, and the lens system and others are omitted. The electron beam irradiation region 560 is also shown in a large size for easy understanding. However, in the case of this electron beam direct drawing method, a large number of electron beams shaped into large and small rectangles (rectangular electron beam 550) are irradiated to irradiate all predetermined regions, and irradiation drawing to the resist is performed. It took time and it was necessary to deal with it.

【0004】このため、図6に示すような、所望の絵柄
全体を一括して露光する電子線直接描画方法も採られる
ようになってきた。この方法は、電子銃610から放出
された電子線(ビーム)620を第一の矩形アパーチャ
630にて矩形形状に整形し、この整形された電子線を
マスク640に照射してマスク640に対応した所定形
状に電子線を整形した後、整形された電子線650をレ
ンズ系にて縮小投影してウエハ上の所定の位置に照射す
るものである。即ち、マスク640に対応した所定形状
を一括してウエハ上へ照射でき、図5に示す電子線描画
方法に比べ、描画時間の短縮が可能である。尚、この方
法は部分一括露光方式の電子線直接描画方法とも言う。
尚、図6も説明を簡単にするための概略図であり、レン
ズ系他を省略して示してあり、電子線の照射領域660
も分かり易いように大きく示してある。ここで用いられ
るマスク640は、電子ビームの通過の可否をマスクの
場所により選択的に行うためのもので、一般には、図7
(a)に示すように、シリコン基板からなる支持体71
0の一面上に二酸化ケイ素(SiO2 )等の中間層72
0を介して固定されたシリコン薄膜730を用い、シリ
コン薄膜730に所定の絵柄に対応してを貫通孔731
を設け、且つ厚いシリコン基板710にもシリコン薄膜
730の貫通孔731に対応し、貫通孔(以降、窓71
1と言う)を複数個に分けて設けたものである。そし
て、シリコン薄膜730の貫通孔に対応した領域のみ、
電子線が通過できるようにしたものである。以降、この
マスク640をステンシルマスクと言う。尚、図7
(b)は図7(a)のB3側から見た図で、図7(c)
は窓711A領域内のシリコン薄膜730の形状を示し
たものである。
Therefore, as shown in FIG. 6, an electron beam direct writing method has been adopted in which the entire desired pattern is exposed at one time. In this method, the electron beam (beam) 620 emitted from the electron gun 610 is shaped into a rectangular shape by the first rectangular aperture 630, and the shaped electron beam is irradiated onto the mask 640 to correspond to the mask 640. After shaping the electron beam into a predetermined shape, the shaped electron beam 650 is reduced and projected by a lens system to irradiate a predetermined position on the wafer. That is, a predetermined shape corresponding to the mask 640 can be collectively irradiated onto the wafer, and the writing time can be shortened as compared with the electron beam writing method shown in FIG. This method is also referred to as a partial collective exposure type electron beam direct writing method.
Note that FIG. 6 is also a schematic diagram for simplifying the description, the lens system and the like are omitted, and an electron beam irradiation region 660 is shown.
Is also shown large for easy understanding. The mask 640 used here is for selectively passing the electron beam depending on the position of the mask, and is generally shown in FIG.
As shown in (a), a support 71 made of a silicon substrate
0 on one surface of the intermediate layer 72 such as silicon dioxide (SiO 2 )
The silicon thin film 730 fixed through 0 is used, and the silicon thin film 730 has a through hole 731 corresponding to a predetermined pattern.
And the thick silicon substrate 710 also corresponds to the through hole 731 of the silicon thin film 730.
(Referred to as 1) is provided in a plurality of parts. Then, only the region corresponding to the through hole of the silicon thin film 730,
It is designed to allow the passage of electron beams. Hereinafter, this mask 640 is referred to as a stencil mask. Incidentally, FIG.
7B is a view seen from the B3 side of FIG. 7A, and FIG.
Shows the shape of the silicon thin film 730 in the window 711A region.

【0005】このように、このステンシルマスク640
においては、シリコン薄膜730に比べ厚いシリコン基
板710に窓(貫通孔)711を設けているが、窓71
1の形状としては、従来、熱水酸化カリウム(KOH)
やEPW(エチレンジアミン:ピテカロール:H2 O=
17:8:3)をエッチング液としてエッチング加工に
より、図8に示すように、その形状が簡単であることよ
り、ほぼ矩形状に設けていた。これらのエッチング液に
よるエッチングのスピードは、シリコンの結晶構造にし
たがい方向により異なる異方性を持つ。そして、一般に
は、シリコン基板の表面は(100)であることより、
図8に示すように(111)面を四方にもつ、窓が開く
こととなる。
Thus, this stencil mask 640
In this example, the window (through hole) 711 is provided in the silicon substrate 710 which is thicker than the silicon thin film 730.
Conventionally, the shape of 1 is hot potassium hydroxide (KOH)
Or EPW (Ethylenediamine: Pitecarol: H 2 O =
As shown in FIG. 8, it was formed into a substantially rectangular shape by etching using 17: 8: 3) as an etching solution, as shown in FIG. The etching speed with these etching solutions has anisotropy that differs depending on the direction of the silicon crystal structure. And, in general, since the surface of the silicon substrate is (100),
As shown in FIG. 8, a window having (111) faces on all sides is opened.

【0006】[0006]

【発明が解決しようとする課題】上記のように、図6に
示す電子線直接描画方法におけるステンシルマスクの窓
部は、図8に示すように、従来は、簡単のためほぼ矩形
状に設けていた。この為、シリコン基板に設けられた窓
領域に対応する領域のシリコン薄膜の面内応力にバラツ
キが生じ、ウエハ上レジストへ転写されるステンシルマ
スクの絵柄(パターン)形状の精度や、位置精度が低下
するという問題があった。本発明は、このような状況の
もと、ウエハ上レジストに縮小転写する方式の電子線直
接描画装置に用いられるステンシルマスクにおいて、マ
スクの形状を工夫し、シリコン基板に設けられた窓領域
に対応する領域のシリコン薄膜の面内応力にバラツキが
少ないものを提供しようとするものである。これによ
り、ウエハ上レジストへ転写されるステンシルマスクの
絵柄(パターン)形状の精度や、位置精度を向上させ、
LSI等半導体素子における更になる微細化要求に対応
しようとするものである。
As described above, the window portion of the stencil mask in the electron beam direct writing method shown in FIG. 6 is conventionally provided in a substantially rectangular shape for simplicity as shown in FIG. It was As a result, the in-plane stress of the silicon thin film in the area corresponding to the window area provided on the silicon substrate varies, and the accuracy of the pattern shape of the stencil mask transferred to the resist on the wafer and the position accuracy decrease. There was a problem of doing. Under the circumstances, the present invention devises the shape of the stencil mask used in the electron beam direct writing apparatus of the reduction transfer type on the resist on the wafer, and corresponds to the window area provided on the silicon substrate. The present invention intends to provide a silicon thin film having a small variation in the in-plane stress in the region to be filled. This improves the accuracy of the pattern shape of the stencil mask transferred to the resist on the wafer and the positional accuracy,
The present invention intends to meet the demand for further miniaturization in semiconductor devices such as LSI.

【0007】[0007]

【課題を解決するための手段】本発明電子線描画用ステ
ンシルマスクは、電子線をマスクに対応した所定形状に
整形し、且つ該所定形状に整形された電子線をレンズ系
により縮小して、ウエハ等の基板上のレジストに対し
て、一括して所定領域に電子線を直接照射することによ
り、該所定領域に所定の絵柄からなるレジストパターン
の潜像を形成する部分一括電子線露光装置に用いられる
マスクであって、(100)面を表面に持つシリコン基
板からなる支持体の一面上に、二酸化シリコン薄膜から
なる中間層を介して、マスク部を形成するシリコン薄膜
を固定して設けたもので、シリコン薄膜には、電子線を
所定形状に整形するための所定の絵柄に対応した貫通孔
を有し、シリコン基板からなる支持体には、シリコン薄
膜の貫通孔に対応する領域にシリコン薄膜により整形さ
れた電子線を通過させるための貫通孔からなる窓を1個
以上設けており、且つ、該窓は、オリエンテーションフ
ラットネスに平行な二辺とオリエンテーションフラット
ネスに直交する2辺とを有するほぼ正八角形の貫通孔で
あることを特徴とするものである。そしてまた、上記に
おいて、シリコン薄膜上面に導電層を設けたことを特徴
とするものである。
The stencil mask for electron beam drawing of the present invention is formed by shaping an electron beam into a predetermined shape corresponding to the mask, and reducing the shaped electron beam by a lens system. A partial collective electron beam exposure apparatus for forming a latent image of a resist pattern having a predetermined pattern on a predetermined area by directly irradiating a predetermined area on a resist on a substrate such as a wafer directly with the electron beam. A mask used, in which a silicon thin film forming a mask portion was fixedly provided on one surface of a support made of a silicon substrate having a (100) surface as a surface, with an intermediate layer made of a silicon dioxide thin film interposed therebetween. The silicon thin film has through holes corresponding to a predetermined pattern for shaping the electron beam into a predetermined shape, and the support made of a silicon substrate corresponds to the through holes of the silicon thin film. The region is provided with at least one window formed of a through hole for passing an electron beam shaped by a silicon thin film, and the window is two sides parallel to the orientation flatness and orthogonal to the orientation flatness. It is characterized in that it is a substantially regular octagonal through hole having sides. Further, in the above, a conductive layer is provided on the upper surface of the silicon thin film.

【0008】[0008]

【作用】本発明は、上記のように構成することにより、
シリコン基板からなる支持体に設けられた窓領域に対応
する領域のシリコン薄膜の面内応力にバラツキが少ない
ステンシルマスクの提供を可能としており、結果とし
て、ウエハ等基板上のレジストへ転写されるステンシル
マスクの絵柄(パターン)形状の精度向上や、位置精度
の向上を可能としている。詳しくは、シリコン基板から
なる支持体には、シリコン薄膜の貫通孔に対応する領域
にシリコン薄膜により整形された電子線を通過させるた
めの貫通孔からなる窓の形状をほぼ正八角形とすること
により、従来の図8に示す四角形状のものより、、一層
円形に近いものとして、シリコン基板からなる支持体に
設けられた窓領域に対応する領域のシリコン薄膜の面内
応力にバラツキが少ないものとしている。 そして、シ
リコン基板からなる支持体は、(100)面を表面に持
つシリコン基板であり、八角形の貫通孔は、オリエンテ
ーションフラットネスに平行な二辺とオリエンテーショ
ンフラットネスに直交する2辺とを有するように設けら
れていることにより、エッチング加工によりほぼ正八角
形の窓をより簡単に作り易いものとしている。そして、
中間層を二酸化シリコン薄膜としていることにより、後
述するように、シリコン基板上に順次、中間層、シリコ
ン薄膜を積層したSi−SiO2 基板からステンシルマ
スクを作製する際、窓部エッチングにおけるエッチング
停止層(ストッパー層)として二酸化シリコン(SiO
2 )層を利用できるものとしている。そしてまた、シリ
コン薄膜上面に導電層を設けることにより、電子線のシ
リコン薄膜におけるチャージアップを防止できるものと
している。
The present invention is constructed as described above,
It is possible to provide a stencil mask with less variation in the in-plane stress of the silicon thin film in the region corresponding to the window region provided on the support made of a silicon substrate, and as a result, the stencil transferred to the resist on the substrate such as the wafer. It is possible to improve the accuracy of the pattern shape of the mask and the position accuracy. Specifically, the support made of a silicon substrate has a substantially octagonal shape of a window formed of a through hole for passing an electron beam shaped by the silicon thin film in a region corresponding to the through hole of the silicon thin film. As compared with the conventional quadrangular shape shown in FIG. 8, it is assumed that the shape is closer to a circle, and the variation in the in-plane stress of the silicon thin film in the region corresponding to the window region provided in the support made of the silicon substrate is small. There is. The support made of a silicon substrate is a silicon substrate having a (100) plane on its surface, and the octagonal through-hole has two sides parallel to the orientation flatness and two sides orthogonal to the orientation flatness. By providing such a structure, it is possible to easily form a substantially octagonal window by etching. And
Since the intermediate layer is a silicon dioxide thin film, as will be described later, when a stencil mask is manufactured from a Si-SiO 2 substrate in which an intermediate layer and a silicon thin film are sequentially laminated on a silicon substrate, an etching stop layer in window etching Silicon dioxide (SiO 2) as (stopper layer)
2 ) Layers are available. Furthermore, by providing a conductive layer on the upper surface of the silicon thin film, it is possible to prevent the electron beam from being charged up in the silicon thin film.

【0009】[0009]

【実施例】本発明の電子線描画用ステンシルマスクの実
施例を図にもとづいて説明する。図1(a)は、本実施
例の電子ビーム描画用ステンシルマスクの断面図を示し
たものであり、図1(b)は特徴部であるシリコン基板
からなる支持体の窓部を図1(a)のA3側から見た状
態を示した図であり、図1(c)はステンシルマスクの
平面図で、図1(a)のA0側からみた図であり、図2
は窓を図1(a)に示すA3側からエッチングにより作
製する際の、窓形成用のレジストパターンの形状とエッ
チングにより形成された窓の形状との関係を示した図で
あり、図3(a)、図3(b)は、図2に示す各辺にお
けるエッチングの入り方を説明するための断面図であ
る。尚、図1(c)のA1−A2における断面図が図1
(a)である。また、図2においては、実線L1は窓形
成用レジストパターンを示しており、点線L2はエッチ
ング形状を示している。図1、図2、図3において、1
00はステンシルマスク、110は支持体、111は
窓、115はオリエンテーションフラットネス、120
は中間層、130はシリコン薄膜、131は貫通孔、1
40は導電層、160はレジスト(二酸化ケイ素)であ
る。本実施例のステンシルマスク100は、図6に示す
ような、電子線をマスクに対応した所定形状に整形し、
且つ該所定形状に整形された電子線をレンズ系により縮
小して、ウエハ等の基板上のレジストに対して、一括し
て所定領域に電子線を直接照射することにより、該所定
領域に所定の絵柄からなるレジストパターンの潜像を形
成する部分一括電子線露光装置に用いられるマスクであ
り、シリコン基板からなる支持体110上に、順次、二
酸化ケイ素(SiO2 )からなる中間体120、電子線
を所定形状に整形するための所定の絵柄に対応した貫通
孔を有するシリコン薄膜130、チャージアップ防止の
ためのW(タングステン)からなる導電層140を設け
たもので、シリコン薄膜130の貫通孔131に対応す
る領域の支持体110には、電子線を通過させるための
八角形の貫通孔からなる窓111を設けている。そし
て、支持体110は、(100)面を表面に持つシリコ
ン基板であり、該八角形の貫通孔は、オリエンテーショ
ンフラットネスに平行な二辺とオリエンテーションフラ
ットネスに直交する2辺とを有するものである。
EXAMPLE An example of a stencil mask for electron beam drawing of the present invention will be described with reference to the drawings. FIG. 1A shows a sectional view of a stencil mask for electron beam writing according to the present embodiment, and FIG. 1B shows a window portion of a support made of a silicon substrate, which is a characteristic portion of FIG. 2A is a diagram showing a state seen from the A3 side, FIG. 1C is a plan view of the stencil mask, and a diagram seen from the A0 side of FIG.
FIG. 3 is a diagram showing the relationship between the shape of the window forming resist pattern and the shape of the window formed by etching when the window is formed by etching from the A3 side shown in FIG. 3A and 3B are cross-sectional views for explaining how to enter etching on each side shown in FIG. The cross-sectional view taken along line A1-A2 of FIG.
It is (a). Further, in FIG. 2, a solid line L1 shows a window forming resist pattern, and a dotted line L2 shows an etching shape. 1, 2 and 3, 1
00 is a stencil mask, 110 is a support, 111 is a window, 115 is orientation flatness, 120
Is an intermediate layer, 130 is a silicon thin film, 131 is a through hole, 1
Reference numeral 40 is a conductive layer, and 160 is a resist (silicon dioxide). The stencil mask 100 of this embodiment shapes an electron beam into a predetermined shape corresponding to the mask as shown in FIG.
Further, the electron beam shaped into the predetermined shape is reduced by a lens system, and the resist on the substrate such as a wafer is directly irradiated with the electron beam collectively in a predetermined area, whereby the predetermined area is predetermined. A mask used in a partial collective electron beam exposure apparatus that forms a latent image of a resist pattern made of a pattern, and an intermediate body 120 made of silicon dioxide (SiO 2 ) and an electron beam are sequentially formed on a support 110 made of a silicon substrate. The through-hole 131 of the silicon thin film 130 is provided with a silicon thin film 130 having a through-hole corresponding to a predetermined pattern for shaping into a predetermined shape and a conductive layer 140 made of W (tungsten) for preventing charge-up. The support 110 in the region corresponding to is provided with a window 111 formed of an octagonal through hole for passing an electron beam. The support 110 is a silicon substrate having a (100) plane on its surface, and the octagonal through-hole has two sides parallel to the orientation flatness and two sides orthogonal to the orientation flatness. is there.

【0010】本実施例においては、シリコン薄膜130
の厚さは625μm、中間層120の厚さは1μm、シ
リコン薄膜の厚さは20μm、導電層の厚さは数Åであ
る。シリコン薄膜130は、図6に示すようにある範囲
の領域に整形された電子線(ビーム)を更にその断面が
所定の形状になるように整形するためのマスクであり、
貫通孔131領域のみ電子線を通過させ、貫通孔131
部以外の領域は電子線を通過させないで、電子線を整形
している。シリコン薄膜130の厚さはとしては、20
μm以上あれば良いが、加工の面や、強度の面からは、
20μm〜25μmの範囲が好ましい。シリコン基板か
らなる支持体は、シリコン薄膜130を支持するための
もので好ましくは600μm〜650μmの範囲の厚さ
が良い。中間層120は、後述するように、支持体11
0に窓をあける際にシリコン薄膜130側がエッチング
されないように設けたもので、二酸化ケイ素(Si
2)からなる。
In this embodiment, the silicon thin film 130 is used.
Has a thickness of 625 μm, the intermediate layer 120 has a thickness of 1 μm, the silicon thin film has a thickness of 20 μm, and the conductive layer has a thickness of several Å. The silicon thin film 130 is a mask for shaping the electron beam (beam) shaped in a certain range region as shown in FIG. 6 so that its cross section has a predetermined shape.
Only the region of the through hole 131 is made to pass the electron beam, and the through hole 131
The electron beam is shaped without passing through the region other than the part. The thickness of the silicon thin film 130 is 20
It should be at least μm, but in terms of processing and strength,
The range of 20 μm to 25 μm is preferable. The support made of a silicon substrate supports the silicon thin film 130, and preferably has a thickness in the range of 600 μm to 650 μm. The intermediate layer 120 is used for the support 11 as described later.
It is provided so that the silicon thin film 130 side is not etched when a window is opened in 0.
O 2 ).

【0011】図2は、支持体110に略正八角形の窓を
あける際の、窒化ケイ素(SiN)からなる耐腐蝕性の
膜(レジストとも言う)の形状と、エッチング形状との
関係を示したものであるが、略正八角形の窓をあけるに
は、図2に示すように窒化ケイ素(SiN)からなる耐
腐蝕性の膜(レジスト160)を、正八角形とはズレた
形状に設けておく必要がある。これは、シリコン基板に
窓(貫通孔)をあける際のエッチング液としては、熱水
酸化カリウム(KOH)やEPW(エチレンジアミン:
ピテカロール:H2 O=17:8:3)を用いるため、
エッチングの入り方が方向により異なる異方性を示すた
めである。図2に示す(111)面については、その断
面は図3(a)に示すように、エッチング加工され、図
2に示す(100)面については、その断面は図3
(b)に示すように、エッチング加工される。尚、支持
体に用いられた(100)面を表面にもつシリコン基板
においては、窓形成用レジストパターン(実線L1)の
オリエンテーションフラットネス115に平行な2辺、
および直交する2辺に沿うエッチング面は(111)
面、これ以外の4辺に沿うエッチング面は(100)面
となる。
FIG. 2 shows the relationship between the shape of a corrosion-resistant film (also called a resist) made of silicon nitride (SiN) and the etching shape when a substantially regular octagonal window is formed in the support 110. However, in order to open a substantially regular octagonal window, a corrosion-resistant film (resist 160) made of silicon nitride (SiN) is provided in a shape different from the regular octagon as shown in FIG. There is a need. This is because hot potassium hydroxide (KOH) or EPW (ethylenediamine: ethylenediamine: is used as an etching solution for forming a window (through hole) in a silicon substrate.
Since Pitecarol: H 2 O = 17: 8: 3) is used,
This is because the way etching enters shows anisotropy that differs depending on the direction. The cross section of the (111) plane shown in FIG. 2 is etched as shown in FIG. 3A, and the cross section of the (100) plane shown in FIG.
As shown in (b), etching processing is performed. In the case of a silicon substrate having a (100) surface on its surface, which is used as a support, two sides parallel to the orientation flatness 115 of the window forming resist pattern (solid line L1),
And the etching surface along the two orthogonal sides is (111)
The surface and the etched surface along the other four sides are the (100) surface.

【0012】次に、本実施例のステンシルマスク100
の製造方法について、簡単に説明しておく。先ず、(1
00)面を表面とするシリコン基板からなる支持体11
0上に、順次、二酸化ケイ素(SiO2 )からなる中間
層110を熱酸化にて1μmの厚さに形成し、シリコン
薄膜130を研磨にて20μmの厚さに形成した、市販
のSi−SiO2 基板210を準備した。(図4
(a)) Si−SiO2 基板210は、Si基板110Aの片面
に二酸化ケイ素(SiO2 )薄膜を中間層120として
設け、中間層120上に更にシリコン薄膜(Si薄膜)
130を設けたものである。このSi−SiO2 基板2
10に対し、CVD(Chemical Vapor
Deposition)により、シリコン薄膜130上
に0.5μm程度のSiO2 膜220を形成した。(図
4(b)) 次いで、SiO2 膜220を形成したSi−SiO2
板210に対し、後述するSi基板110Aのウエット
エッチング時のマスクとなるSiN膜230をCVDに
より0.2μmの厚さに膜付けした。(図4(c)) 次いで、窓部形成側の面に、図2に示す形状のSiN膜
230の開口部231を形成した。(図4(d)) この開口部231の形成は、SiN膜230上にレジス
トを塗布し、該レジストをパターニングし、レジストパ
ターンをマスクとしてC2 6 ガスでドライエッチング
によりSiN膜230をエッチングして行った。次い
で、シリコン基板110Aに対し、SiN膜230の開
口部231から露出した部分を熱水酸化カリウム(KO
H)溶液にてエッチングし、窓部111を作成した後
(図4(e))、レジストを所定の液にて除去し、リン
酸溶液にてSiN膜230を除去した。(図4(f)) これにより、図2に示す点線部の形状のように窓部11
1が加工され、図1に示す支持体110の加工は終了し
た。
Next, the stencil mask 100 of this embodiment is used.
The manufacturing method of will be briefly described. First, (1
Support 11 made of a silicon substrate having a (00) surface as a surface
0, an intermediate layer 110 made of silicon dioxide (SiO 2 ) was sequentially formed by thermal oxidation to a thickness of 1 μm, and a silicon thin film 130 was polished to a thickness of 20 μm. 2 The substrate 210 was prepared. (Fig. 4
(A)) The Si-SiO 2 substrate 210 is provided with a silicon dioxide (SiO 2 ) thin film as an intermediate layer 120 on one surface of a Si substrate 110A, and a silicon thin film (Si thin film) is further provided on the intermediate layer 120.
130 is provided. This Si-SiO 2 substrate 2
10 for CVD (Chemical Vapor)
The SiO 2 film 220 of about 0.5 μm is formed on the silicon thin film 130 by the deposition. (FIG. 4B) Next, with respect to the Si—SiO 2 substrate 210 on which the SiO 2 film 220 is formed, a SiN film 230 serving as a mask at the time of wet etching of the Si substrate 110A described later is formed by CVD to a thickness of 0.2 μm. Filmed on. (FIG. 4C) Next, the opening 231 of the SiN film 230 having the shape shown in FIG. 2 was formed on the surface on the side where the window was formed. (FIG. 4D) The opening 231 is formed by applying a resist on the SiN film 230, patterning the resist, and etching the SiN film 230 by dry etching with C 2 F 6 gas using the resist pattern as a mask. I went. Next, with respect to the silicon substrate 110A, the portion exposed from the opening 231 of the SiN film 230 is heated with hot potassium hydroxide (KO).
H) solution was used for etching to form the window 111 (FIG. 4E), the resist was removed with a predetermined solution, and the SiN film 230 was removed with a phosphoric acid solution. (FIG. 4 (f)) As a result, the window portion 11 has a shape similar to the shape of the dotted line portion shown in FIG.
1 was processed, and the processing of the support 110 shown in FIG. 1 was completed.

【0013】次に、シリコン薄膜130上のSiO2
220上に、SiO2 膜220をエッチング加工する際
の、レジストを塗布し、所定の形状にパターンニングし
CHF3 ガスを用いて露出したSiO2 膜220をドラ
イエッチングし、シリコン薄膜130を所定の形状にエ
ッチングするための耐腐蝕性のSiO2 膜220からな
るマスク220Aを作製した。(図4(g)) 次いで、SiO2 膜220からなるマスク220Aを耐
腐蝕性マスクとして、SiCl4 ガスを用いてシリコン
薄膜130をドライエッチングした。(図4(h)) この後、フッ酸により、露出したSiO2 膜220およ
び窓111作成の際のエッチング停止層となったSiO
2 膜(中間層)120を除去した。(図4(i)) 次いで、スパッタにより、W(タングステン)からなる
導電層140を数Å程度の厚さに形成した。(図4
(j)) 導電層140としては、特にW(タングステン)に限定
はされない、他にTa(タンタル)やAu(金)等も挙
げられる。このようにして、図1に示す、電子線を所望
の形状に成形するためのステンシルマスク100は作製
された。
Next, a resist is coated on the SiO 2 film 220 on the silicon thin film 130 when the SiO 2 film 220 is etched, patterned into a predetermined shape, and exposed using CHF 3 gas. The 2 film 220 was dry-etched to form a mask 220A made of a corrosion-resistant SiO 2 film 220 for etching the silicon thin film 130 into a predetermined shape. (FIG. 4 (g)) Next, the silicon thin film 130 was dry-etched using SiCl 4 gas using the mask 220A made of the SiO 2 film 220 as a corrosion-resistant mask. (FIG. 4 (h)) After that, due to hydrofluoric acid, the exposed SiO 2 film 220 and SiO that became an etching stop layer when the window 111 was formed
The two films (intermediate layer) 120 were removed. (FIG. 4 (i)) Next, the conductive layer 140 made of W (tungsten) was formed to a thickness of several Å by sputtering. (Fig. 4
(J)) The conductive layer 140 is not particularly limited to W (tungsten), but may be Ta (tantalum), Au (gold), or the like. In this way, the stencil mask 100 shown in FIG. 1 for forming the electron beam into a desired shape was manufactured.

【0014】[0014]

【効果】本発明は、上記のように、図6に示す、ステン
シルマスクの形状をウエハ上レジストに縮小転写する方
式の電子線直接描画装置に用いられるステンシルマスク
において、支持体であるシリコン基板に設けられた窓領
域の形状をより円に近い形状にすることにより、該窓領
域に対応する領域のシリコン薄膜の面内応力にバラツキ
が少ないステンシルマスクの提供を可能とするものであ
る。これにより、従来の図8に示す矩形状の窓部を設け
たステンシルマスクに比べ、ウエハ上レジストへ転写さ
れるステンシルマスクの絵柄(パターン)形状の精度
や、位置精度が向上する。この結果、一括電子線露光装
置を、LSI等の半導体装置のより一層の微細化加工に
対応できるパターニング手段となり得るものとしてい
る。
As described above, according to the present invention, in the stencil mask used in the electron beam direct drawing apparatus of the type shown in FIG. 6 in which the shape of the stencil mask is reduced and transferred to the resist on the wafer, the silicon substrate as the support is By making the shape of the provided window region closer to a circle, it is possible to provide a stencil mask with less variation in the in-plane stress of the silicon thin film in the region corresponding to the window region. As a result, as compared with the conventional stencil mask having the rectangular window portion shown in FIG. 8, the accuracy of the pattern shape of the stencil mask transferred to the resist on the wafer and the positional accuracy are improved. As a result, the collective electron beam exposure apparatus can be used as a patterning device capable of coping with further miniaturization of a semiconductor device such as an LSI.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例のステンシルマスクを示した図FIG. 1 is a diagram showing a stencil mask of an embodiment.

【図2】実施例のステンシルマスクの窓部の形状と窓部
形成のためのレジスト(SiN膜)形状との関係を説明
するための図
FIG. 2 is a diagram for explaining the relationship between the shape of the window of the stencil mask of the example and the shape of the resist (SiN film) for forming the window.

【図3】シリコン基板のエッチングの入り方を説明する
ための断面図
FIG. 3 is a cross-sectional view for explaining how to etch a silicon substrate.

【図4】実施例のステンシルマスクの製造方法の1例を
示した工程図
FIG. 4 is a process chart showing an example of a method for manufacturing a stencil mask of an embodiment.

【図5】可変成形型の電子ビーム露光方法を説明するた
めの概略図
FIG. 5 is a schematic diagram for explaining a variable shaping type electron beam exposure method.

【図6】部分一括露光方式の電子ビーム露光方法を説明
するための概略図
FIG. 6 is a schematic diagram for explaining an electron beam exposure method of a partial batch exposure method.

【図7】ステンシルマスクを説明するための図FIG. 7 is a diagram for explaining a stencil mask.

【図8】従来のステンシルマスクの窓部を示した図FIG. 8 is a view showing a window portion of a conventional stencil mask.

【符号の説明】[Explanation of symbols]

100 ステンシルマスク 110 支持体 110A シリコン基板 111 窓 115 オリエンテーションフ
ラットネス 120 中間層 130 シリコン薄膜 131 貫通孔 140 導電層 160 レジスト(SiN膜) 210 Si−SiO2 基板 220 二酸化ケイ素膜(Si
2 膜) 221 開口部 220A マスク 230 SiN膜 231 開口部 510 電子銃 520 電子線 530 第一の矩形アパーチャ 531 第二の矩形アパーチャ 550 矩形状の電子ビーム 560 電子線照射領域 610 電子銃 620 電子線 630 矩形アパーチャ 640 マスク(ステンシルマ
スク) 650 整形された電子ビーム 660 電子線照射領域 710 支持体 711、711A 窓 720 中間層 730 シリコン薄膜 731 貫通孔
100 Stencil Mask 110 Support 110A Silicon Substrate 111 Window 115 Orientation Flatness 120 Intermediate Layer 130 Silicon Thin Film 131 Through Hole 140 Conductive Layer 160 Resist (SiN Film) 210 Si-SiO 2 Substrate 220 Silicon Dioxide Film (Si
O 2 film) 221 opening 220A mask 230 SiN film 231 opening 510 electron gun 520 electron beam 530 first rectangular aperture 531 second rectangular aperture 550 rectangular electron beam 560 electron beam irradiation area 610 electron gun 620 electron beam 630 Rectangular aperture 640 Mask (stencil mask) 650 Shaped electron beam 660 Electron beam irradiation area 710 Supports 711, 711A Window 720 Intermediate layer 730 Silicon thin film 731 Through hole

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G03F 1/00 - 1/16 H01L 21/027 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) G03F 1/00-1/16 H01L 21/027

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電子線をマスクに対応した所定形状に整
形し、且つ該所定形状に整形された電子線をレンズ系に
より縮小して、ウエハ等の基板上のレジストに対して、
一括して所定領域に電子線を直接照射することにより、
該所定領域に所定の絵柄からなるレジストパターンの潜
像を形成する部分一括電子線露光装置に用いられるマス
クであって、(100)面を表面に持つシリコン基板か
らなる支持体の一面上に、二酸化シリコン薄膜からなる
中間層を介して、マスク部を形成するシリコン薄膜を固
定して設けたもので、シリコン薄膜には、電子線を所定
形状に整形するための所定の絵柄に対応した貫通孔を有
し、シリコン基板からなる支持体には、シリコン薄膜の
貫通孔に対応する領域にシリコン薄膜により整形された
電子線を通過させるための貫通孔からなる窓を1個以上
設けており、且つ、該窓は、オリエンテーションフラッ
トネスに平行な二辺とオリエンテーションフラットネス
に直交する2辺とを有するほぼ正八角形の貫通孔である
ことを特徴とする電子線描画用ステンシルマスク。
1. An electron beam is shaped into a predetermined shape corresponding to a mask, and the electron beam shaped into the predetermined shape is reduced by a lens system so that a resist on a substrate such as a wafer is
By directly irradiating a predetermined area with an electron beam collectively,
A mask used in a partial collective electron beam exposure apparatus for forming a latent image of a resist pattern having a predetermined pattern in the predetermined region, the mask being formed on a surface of a support made of a silicon substrate having a (100) surface as a surface, A silicon thin film that forms a mask portion is fixedly provided through an intermediate layer made of a silicon dioxide thin film.The silicon thin film has through holes corresponding to a predetermined pattern for shaping an electron beam into a predetermined shape. And a support made of a silicon substrate is provided with at least one window formed of a through hole for passing an electron beam shaped by the silicon thin film in a region corresponding to the through hole of the silicon thin film, and The window is a substantially octagonal through hole having two sides parallel to the orientation flatness and two sides orthogonal to the orientation flatness. Child line drawing for the stencil mask.
【請求項2】 請求項1において、シリコン薄膜上面に
導電層を設けたことを特徴とする電子線描画用ステンシ
ルマスク。
2. The stencil mask for electron beam drawing according to claim 1, wherein a conductive layer is provided on the upper surface of the silicon thin film.
JP18165896A 1996-06-24 1996-06-24 Stencil mask for electron beam drawing Expired - Fee Related JP3395102B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18165896A JP3395102B2 (en) 1996-06-24 1996-06-24 Stencil mask for electron beam drawing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18165896A JP3395102B2 (en) 1996-06-24 1996-06-24 Stencil mask for electron beam drawing

Publications (2)

Publication Number Publication Date
JPH1010706A JPH1010706A (en) 1998-01-16
JP3395102B2 true JP3395102B2 (en) 2003-04-07

Family

ID=16104608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18165896A Expired - Fee Related JP3395102B2 (en) 1996-06-24 1996-06-24 Stencil mask for electron beam drawing

Country Status (1)

Country Link
JP (1) JP3395102B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985493A (en) * 1998-04-08 1999-11-16 Lucent Technologies Inc. Membrane mask for projection lithography
US6749968B2 (en) 2001-08-09 2004-06-15 Freescale Semiconductor, Inc. Method for fabricating a thin-membrane stencil mask and method for making a semiconductor device using the same
CN102745645A (en) * 2012-07-09 2012-10-24 中国科学院半导体研究所 Method for producing octangle micropores on silicon wafer
JP6307851B2 (en) * 2013-11-25 2018-04-11 凸版印刷株式会社 Stencil mask and manufacturing method thereof

Also Published As

Publication number Publication date
JPH1010706A (en) 1998-01-16

Similar Documents

Publication Publication Date Title
US4992825A (en) Method of forming pattern and projection aligner for carrying out the same
JP2004134553A (en) Process for forming resist pattern and process for fabricating semiconductor device
JPS6323657B2 (en)
US5380609A (en) Method for fabricating photomasks having a phase shift layer comprising the use of a positive to negative resist, substrate imaging and heating
US6333213B2 (en) Method of forming photomask and method of manufacturing semiconductor device
JP3395102B2 (en) Stencil mask for electron beam drawing
JP2810061B2 (en) Method for manufacturing semiconductor device
JPH0219970B2 (en)
JPH11288863A (en) X-ray mask and manufacture thereof
US6136479A (en) Method of forming photomask and pattern and method of forming a semiconductor device
JPH09218500A (en) Manufacture of resist patterns
JPH0664337B2 (en) Photomask for semiconductor integrated circuit
JPH0468352A (en) Photomask with phase shift layer and manufacture thereof
JPH05259046A (en) Method and device for electron beam exposure system
JP3210705B2 (en) Phase shift photomask
JPH06333804A (en) X-ray exposure method and manufacture of x-ray mask
US6514874B1 (en) Method of using controlled resist footing on silicon nitride substrate for smaller spacing of integrated circuit device features
JPH03283418A (en) Resist pattern forming method
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JP3222531B2 (en) Method for manufacturing photomask having phase shift layer
JP3449508B2 (en) Method for manufacturing phase shift photomask
JPH06347993A (en) Phase shift mask and its production
JPH0567566A (en) Multilayer resist and manufacture of resist pattern using it
JP3072917B2 (en) Method for manufacturing reticle having phase shift layer
JP3027633B2 (en) Method of forming resist pattern

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090207

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110207

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110207

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120207

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130207

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130207

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees