JP3222531B2 - Method for manufacturing photomask having phase shift layer - Google Patents

Method for manufacturing photomask having phase shift layer

Info

Publication number
JP3222531B2
JP3222531B2 JP6455092A JP6455092A JP3222531B2 JP 3222531 B2 JP3222531 B2 JP 3222531B2 JP 6455092 A JP6455092 A JP 6455092A JP 6455092 A JP6455092 A JP 6455092A JP 3222531 B2 JP3222531 B2 JP 3222531B2
Authority
JP
Japan
Prior art keywords
resist
pattern
phase shift
thin film
photomask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6455092A
Other languages
Japanese (ja)
Other versions
JPH05265182A (en
Inventor
栗原正彰
諏訪一勇
高橋洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP6455092A priority Critical patent/JP3222531B2/en
Publication of JPH05265182A publication Critical patent/JPH05265182A/en
Application granted granted Critical
Publication of JP3222531B2 publication Critical patent/JP3222531B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、LSI、超LSI等の
高密度集積回路の製造に用いられるレチクル及びその製
造方法に係わり、特に、微細なパターンを高精度に形成
する際に用いられる位相シフト層を有するフォトマスク
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reticle used for manufacturing high-density integrated circuits such as LSIs and VLSIs and a method for manufacturing the reticle, and more particularly, to a reticle used for forming a fine pattern with high precision. The present invention relates to a method for manufacturing a photomask having a shift layer.

【0002】[0002]

【従来の技術】IC、LSI、超LSI等の半導体集積
回路は、シリコンウェーハ等の被加工基板上にレジスト
を塗布し、ステッパー等により所望のパターンを露光し
た後、現像、エッチング、ドーピング、CVD等を行
う、いわゆるリソグラフィー工程を繰り返すことによっ
て製造されている。
2. Description of the Related Art A semiconductor integrated circuit such as an IC, an LSI, and a super LSI is coated with a resist on a substrate to be processed such as a silicon wafer, exposed to a desired pattern by a stepper or the like, and then developed, etched, doped, and CVD. And the like, that is, by repeating a so-called lithography process.

【0003】このようなリソグラフィー工程に使用され
るレチクルと呼ばれるフォトマスクは、半導体集積回路
の高性能化、高集積化に伴ってますます高精度なものが
要求される傾向にあり、例えば、代表的なLSIである
DRAMを例にとると、1MビットDRAM用の5倍レ
チクル、すなわち、露光するパターンの5倍のサイズを
有するレチクルにおける寸法のずれは、平均値±3σ
(σは標準偏差)をとった場合においても、0.15μ
mの精度が要求され、同様に、4MビットDRAM用の
5倍レチクルは0.1〜0.15μmの寸法精度が、1
6MビットDRAM用5倍レチクルは0.05〜0.1
μmの寸法精度が、64MビットDRAM用5倍レチク
ルは0.03〜0.07μmの寸法精度が要求されてい
る。
[0003] A photomask called a reticle used in such a lithography process tends to be required to be more and more accurate as the performance and integration of a semiconductor integrated circuit are increased. Taking a DRAM which is a typical LSI as an example, the dimensional deviation in a 5-fold reticle for a 1-Mbit DRAM, that is, a reticle having a size five times as large as the pattern to be exposed, is an average value ± 3σ.
(Σ is the standard deviation).
m is required. Similarly, a quintuple reticle for a 4M bit DRAM has a dimensional accuracy of 0.1 to 0.15 μm,
5x reticle for 6Mbit DRAM is 0.05-0.1
The dimensional accuracy of μm is required for a 5 × reticle for a 64-Mbit DRAM having a dimensional accuracy of 0.03 to 0.07 μm.

【0004】さらに、これらのレチクルを使用して形成
されるデバイスパターンの線幅は、1MビットDRAM
で1.2μm、4MビットDRAMでは0.8μm、1
6MビットDRAMでは0.6μm、64MビットDR
AMでは0.35μmと、ますます微細化が要求されて
おり、このような要求に応えるために、様々な露光方法
が研究されている。
Furthermore, the line width of a device pattern formed using these reticles is 1 Mbit DRAM.
1.2 μm, 0.8 μm for 4 Mbit DRAM, 1 μm
0.6 μm for 6 Mbit DRAM, 64 Mbit DR
AM requires 0.35 μm more and more miniaturization, and various exposure methods have been studied to meet such a demand.

【0005】ところが、例えば64MビットDRAMク
ラスの次々世代のデバイスパターンになると、これまで
のレチクルを用いたステッパー露光方式では、レジスト
パターンの解像限界となり、この限界を乗り越えるもの
として、例えば、特開昭58−173744号公報、特
公昭62−59296号公報等に示されているように、
位相シフトレチクルという新しい考え方のレチクルが提
案されてきている。位相シフトレチクルを用いる位相シ
フトリソグラフィーは、レチクルを透過する光の位相を
操作することによって、投影像の分解能及びコントラス
トを向上させる技術である。
However, in the case of the next-generation device pattern of, for example, a 64-Mbit DRAM class, the stepper exposure method using a reticle reaches the resolution limit of a resist pattern. As shown in JP-A-58-173744 and JP-B-62-59296,
A reticle based on a new concept called a phase shift reticle has been proposed. Phase shift lithography using a phase shift reticle is a technique for improving the resolution and contrast of a projected image by manipulating the phase of light passing through the reticle.

【0006】位相シフトリソグラフィーを図面に従って
簡単に説明する。図2は位相シフト法の原理を示す図、
図3は従来法を示す図であり、図2(a)及び図3
(a)はレチクルの断面図、図2(b)及び図3(b)
はレチクル上の光の振幅、図2(c)及び図3(c)は
ウェーハ上の光の振幅、図2(d)及び図3(d)はウ
ェーハ上の光強度をそれぞれ示し、1は基板、2は遮光
膜、3は位相シフター、4は入射光を示す。
[0006] Phase shift lithography will be briefly described with reference to the drawings. FIG. 2 is a diagram showing the principle of the phase shift method,
FIG. 3 is a diagram showing a conventional method, and FIG. 2 (a) and FIG.
(A) is a cross-sectional view of the reticle, FIG. 2 (b) and FIG. 3 (b)
2 (c) and 3 (c) show the light amplitude on the wafer, FIGS. 2 (d) and 3 (d) show the light intensity on the wafer, respectively, and 1 denotes the light intensity on the wafer. A substrate 2, a light shielding film 3, a phase shifter 3, and an incident light 4 are shown.

【0007】従来法においては、図3(a)に示すよう
に、ガラス等からなる基板1にクロム等からなる遮光膜
2が形成されて、所定のパターンの光透過部が形成され
ているだけであるが、位相シフトリソグラフィーでは、
図2(a)に示すように、レチクル上の隣接する光透過
部の一方に位相を反転(位相差180°)させるための
透過膜からなる位相シフター3が設けられている。した
がって、従来法においては、レチクル上の光の振幅は図
3(b)に示すように同相となり、ウェーハ上の光の振
幅も図3(c)に示すように同相となるので、その結
果、図3(d)のようにウェーハ上のパターンを分離す
ることができないのに対して、位相シフトリソグラフィ
ーにおいては、位相シフターを透過した光は、図2
(b)に示すように、隣接パターンの間で互いに逆位相
になされるため、パターンの境界部で光強度が零にな
り、図2(d)に示すように隣接するパターンを明瞭に
分離することができる。このように、位相シフトリソグ
ラフィーにおいては、従来は分離できなかったパターン
も分離可能となり、解像度を向上させることができるも
のである。
In the conventional method, as shown in FIG. 3A, only a light-shielding film 2 made of chrome or the like is formed on a substrate 1 made of glass or the like, and a light transmitting portion of a predetermined pattern is formed. However, in phase shift lithography,
As shown in FIG. 2A, a phase shifter 3 made of a transmission film for inverting the phase (a phase difference of 180 °) is provided on one of the adjacent light transmission portions on the reticle. Therefore, in the conventional method, the amplitude of light on the reticle is in phase as shown in FIG. 3 (b), and the amplitude of light on the wafer is also in phase as shown in FIG. 3 (c). While the pattern on the wafer cannot be separated as shown in FIG. 3D, in phase shift lithography, the light transmitted through the phase shifter
As shown in FIG. 2B, since the phases are made opposite to each other between the adjacent patterns, the light intensity becomes zero at the boundary of the patterns, and the adjacent patterns are clearly separated as shown in FIG. 2D. be able to. As described above, in the phase shift lithography, a pattern that cannot be separated conventionally can be separated and the resolution can be improved.

【0008】次に、上記のような位相シフトレチクルの
従来の製造方法の1例を図面を参照して説明する。図4
は位相シフトレチクルの製造工程を示す断面図であり、
図中、31は基板、32はクロム等の遮光膜パターン、
33はアライメントマーク、34は位相シフター層、3
5はレジスト層、36はエッチングストッパー層、37
はレーザー光又は電子線等の電離放射線、38は露光部
分、39はエッチングガスプラズマ、40は酸素プラズ
マを示す。
Next, an example of a conventional method for manufacturing the above phase shift reticle will be described with reference to the drawings. FIG.
FIG. 3 is a cross-sectional view showing a manufacturing process of the phase shift reticle,
In the figure, 31 is a substrate, 32 is a light-shielding film pattern of chrome or the like,
33 is an alignment mark, 34 is a phase shifter layer, 3
5 is a resist layer, 36 is an etching stopper layer, 37
Denotes ionizing radiation such as laser light or electron beam, 38 denotes an exposed portion, 39 denotes etching gas plasma, and 40 denotes oxygen plasma.

【0009】まず、遮光膜パターン32を形成したレチ
クル上に、スピンオングラス(SOG)あるいはスパッ
タ法、CVD法等により、SiO2 膜を位相シフター層
34として形成する(同図(a))。続いて、この位相
シフター層34の上にレジストをスピンコーティング等
の常法により均一に塗布し、加熱乾燥処理を施し、厚さ
0.1〜2.0μm程度のレジスト層35を形成する
(同図(b))。加熱乾燥処理は、使用するレジストの
種類にもよるが、通常80〜200℃で5〜60分間程
度行う。次に、同図(c)に示すように、レジスト層3
5に常法に従って電子線描画装置等の露光装置を用いて
アライメントを行い所望のパターンを描画して、露光部
分38を形成する。続いて、所定の現像液で現像し、所
定のリンス液でリンスして、同図(d)に示すようなレ
ジストパターン38を形成する。
First, an SiO 2 film is formed as a phase shifter layer 34 on the reticle having the light-shielding film pattern 32 formed thereon by spin-on-glass (SOG), sputtering, CVD, or the like (FIG. 1A). Subsequently, a resist is uniformly applied on the phase shifter layer 34 by a conventional method such as spin coating, and is subjected to a heat-drying treatment to form a resist layer 35 having a thickness of about 0.1 to 2.0 μm (see FIG. Figure (b). The heating and drying treatment is usually performed at 80 to 200 ° C. for about 5 to 60 minutes, depending on the type of resist used. Next, as shown in FIG.
In 5, alignment is performed using an exposure apparatus such as an electron beam lithography apparatus according to a conventional method, and a desired pattern is drawn to form an exposed portion 38. Subsequently, the resist pattern is developed with a predetermined developing solution and rinsed with a predetermined rinsing liquid to form a resist pattern 38 as shown in FIG.

【0010】次に、必要に応じて加熱乾燥処理及びデス
カム処理を行った後、同図(d)に示すように、レジス
トパターン38の開口部から露出する透明膜34部分を
エッチングガスプラズマ39によりドライエッチング
し、位相シフターパターン34を形成する(同図
(e))。なお、この位相シフターパターン34の形成
は、エッチングガスプラズマ39によるドライエッチン
グに代えてウェットエッチングにより行ってもよいこと
は当業者に明らかである。
Next, after performing a heat-drying process and a descum process as required, the transparent film 34 exposed from the opening of the resist pattern 38 is etched by an etching gas plasma 39 as shown in FIG. Dry etching is performed to form a phase shifter pattern 34 (FIG. 3E). It is obvious to those skilled in the art that the formation of the phase shifter pattern 34 may be performed by wet etching instead of dry etching by the etching gas plasma 39.

【0011】次に、残存したレジスト38を、同図
(f)に示すように、酸素プラズマ40により灰化除去
する。
Next, the remaining resist 38 is ashed and removed by oxygen plasma 40 as shown in FIG.

【0012】以上の工程により、同図(g)に示すよう
な位相シフター34を有する位相シフトレチクルが完成
する。
Through the above steps, a phase shift reticle having a phase shifter 34 as shown in FIG.

【0013】上記した従来の位相シフトレチクルの製造
方法において、位相シフターを形成するためにレジスト
層にパターン描画する際の描画装置としては、最近で
は、レチクルの描画装置として一般的な電子線描画装
置、例えば、ETEC社製MEBES、日本電子(株)
製JBX−6AIII、JBX−7000MV、(株)
日立製作所製HL−700等を用いてパターン描画が行
われている。
In the above-described conventional method of manufacturing a phase shift reticle, a drawing apparatus for drawing a pattern on a resist layer for forming a phase shifter has recently been a general electron beam drawing apparatus as a reticle drawing apparatus. For example, MEBES manufactured by ETEC, JEOL Ltd.
JBX-6AIII, JBX-7000MV, Co., Ltd.
Pattern drawing is performed using HL-700 manufactured by Hitachi, Ltd. or the like.

【0014】[0014]

【発明が解決しようとする課題】しかしながら、上記し
た従来の位相シフトレチクルの製造方法においては、位
相シフターを形成するために、電子線露光装置等にてア
ライメントを行いレジスト層にパターン描画する際、位
相シフター層が非導電層であるため、レジスト層が帯電
してチャージアップ現象が発生してしまい、電子線等の
電離放射線によるパターン描画精度が低下するという問
題がある。特に、位相シフトフォトマスクの製造におい
ては、通常のフォトマスクに比較して、チャージアップ
現象が顕著に発現するといった問題があり、これを解決
することは研究者に課せられた使命であった。
However, in the above-mentioned conventional method for manufacturing a phase shift reticle, in order to form a phase shifter, alignment is performed by an electron beam exposure apparatus or the like, and a pattern is drawn on a resist layer. Since the phase shifter layer is a non-conductive layer, the resist layer is charged and a charge-up phenomenon occurs, which causes a problem that the pattern drawing accuracy by ionizing radiation such as an electron beam is reduced. In particular, in the manufacture of a phase shift photomask, there is a problem that a charge-up phenomenon is remarkably exhibited as compared with a normal photomask, and solving this problem has been the mission of researchers.

【0015】本発明はこのような状況に鑑みてなされた
ものであり、その目的は、電子線描画装置等を用いて位
相シフトレチクルの位相シフターを形成する際、チャー
ジアップ現象を効率よく防止して、高精度の位相シフト
レチクルを製造することができる、より実用的な製造方
法を提供することにある。
The present invention has been made in view of such a situation, and an object of the present invention is to efficiently prevent a charge-up phenomenon when forming a phase shifter of a phase shift reticle using an electron beam lithography apparatus or the like. It is another object of the present invention to provide a more practical manufacturing method capable of manufacturing a highly accurate phase shift reticle.

【0016】[0016]

【課題を解決するための手段】本発明は、上記の問題に
鑑み、従来の位相シフトレチクルの製造プロセスを大幅
に変更することなく、高精度の位相シフトレチクルを安
定して製造する方法を開発すべく検討した結果、位相シ
フターパターン描画時に描画域を囲む基板周辺の複数点
にアース点を設けることにより、チャージアップ現象を
効率よく防止して、高精度の位相シフトレチクルを製造
することができることを見出し、かかる知見に基づいて
本発明を完成したものである。
SUMMARY OF THE INVENTION In view of the above-mentioned problems, the present invention has developed a method for stably manufacturing a high-precision phase-shift reticle without greatly changing the conventional phase-shift reticle manufacturing process. As a result of investigations, it was found that by providing ground points at multiple points around the substrate surrounding the drawing area when drawing the phase shifter pattern, it is possible to efficiently prevent the charge-up phenomenon and manufacture a highly accurate phase shift reticle. And completed the present invention based on such findings.

【0017】以下、本発明の位相シフト層を有するフォ
トマスクの製造方法を図面を参照にして説明する。全体
の製造工程は、例えば図4に示したようなものである
が、図4(c)の段階、すなわち、電子線描画装置等の
チャージアップを引き起こす電子線等の電離放射線によ
って、レジスト層に位相シフターパターンを描画すると
き、パターン描画域をその周囲複数方向から取り囲む基
板周辺の複数位置において、レジスト層をアースする。
Hereinafter, a method for manufacturing a photomask having a phase shift layer according to the present invention will be described with reference to the drawings. The entire manufacturing process is, for example, as shown in FIG. 4. However, the resist layer is formed on the resist layer by ionizing radiation such as an electron beam that causes charge-up of an electron beam lithography apparatus or the like, as shown in FIG. When writing the phase shifter pattern, the resist layer is grounded at a plurality of positions around the substrate surrounding the pattern drawing area from a plurality of directions around the pattern shift area.

【0018】図面に基づいて、より詳しく説明すると、
図5にフォトマスク基板11を製造中に保持する従来の
基板カセット12の上面図と断面図を示すが、基板11
上のレジスト層をアースするアースピン13は、基板1
1周辺の単数の位置にのみ接触するようにしか設けられ
ていなかった。そのため、特にアース位置と反対側の描
画域においてチャージアップ現象を防止することはでき
なかった。これに対して、本発明においては、図1
(a)及び(b)に同様の図面を示すように、基板11
周辺のそれを複数方向から取り囲む複数位置にアースピ
ン13を配置して、基板11周辺に複数点で接触させる
ようにするか(図(a)、又は、基板カセット12の基
板保持開口周辺上部から導電性のひさし部材14を内側
へ張り出させ、このひさし部材14を基板11周辺に面
接触させるようにする(図(b))。このようにする
と、描画域周辺何れの側からも近い距離でアースされる
ので、描画域全域でチャージアップ現象を防止でき、高
精度の位相シフトレチクルを製造することができるよう
になる。
Referring to the drawings, a more detailed description will be given.
FIG. 5 shows a top view and a cross-sectional view of a conventional substrate cassette 12 for holding the photomask substrate 11 during manufacturing.
The ground pin 13 for grounding the upper resist layer is
It was provided so as to contact only a single position around one. Therefore, the charge-up phenomenon cannot be prevented particularly in the drawing area opposite to the ground position. In contrast, in the present invention, FIG.
(A) and (b), as shown in the same drawing, the substrate 11
The ground pins 13 may be arranged at a plurality of positions surrounding the surroundings from a plurality of directions so as to make contact with the periphery of the substrate 11 at a plurality of points (FIG. 9A), or conductive from the upper part of the periphery of the substrate holding opening of the substrate cassette 12. The eaves member 14 is protruded inward, and the eaves member 14 is brought into surface contact with the periphery of the substrate 11 (FIG. 2B), so that the eaves member 14 is close to any side near the drawing area. Since it is grounded, the charge-up phenomenon can be prevented over the entire drawing area, and a highly accurate phase shift reticle can be manufactured.

【0019】なお、アース位置を上記のように基板周辺
の複数位置に設け、さらに、描画前に位相シフター用レ
ジスト層表面に導電性樹脂を塗布しておくと、上記チャ
ージアップ現象はより効率的に防止することができる。
If the ground positions are provided at a plurality of positions around the substrate as described above, and a conductive resin is applied to the surface of the resist layer for phase shifter before drawing, the charge-up phenomenon is more efficient. Can be prevented.

【0020】なお、本発明の製造方法は、図2に示した
ような空間周波数型の位相シフトフォトマスクに限らず
ハーフトーン型位相シフトフォトマスク等、他の形式の
位相シフトフォトマスク及び通常の高精度フォトマスク
の製造方法にも適用できる。また、遮光膜層と位相シフ
ター層の積層関係も、何れが上にあっても適用できる。
The manufacturing method according to the present invention is not limited to the spatial frequency type phase shift photomask as shown in FIG. It can also be applied to a method for manufacturing a high-precision photomask. Further, the lamination relationship between the light-shielding film layer and the phase shifter layer can be applied regardless of which one is on the top.

【0021】以上から明らかなように、本発明の位相シ
フト層を有するフォトマスクの製造方法は、位相シフタ
ー層を形成した基板上に、レジスト薄膜を形成し、この
レジスト薄膜に電離放射線にてパターン描画を行い、パ
ターン描画後のレジスト薄膜を現像してレジストパター
ンを形成し、このレジストパターンをマスクとして露出
した位相シフター層をエッチングし、エッチング終了
後、残存したレジストを除去する位相シフト層を有する
フォトマスクの製造方法において、少なくとも前記パタ
ーン描画時に、パターン描画域をその周囲複数方向から
取り囲む基板4辺各々の少なくとも各1か所において、
レジスト薄膜をアースすることを特徴とする方法であ
る。
As is apparent from the above, the method of manufacturing a photomask having a phase shift layer according to the present invention comprises forming a resist thin film on a substrate having a phase shifter layer formed thereon, and patterning the resist thin film with ionizing radiation. Drawing, developing a resist thin film after pattern drawing to form a resist pattern, etching the exposed phase shifter layer using this resist pattern as a mask, and having a phase shift layer for removing the remaining resist after etching is completed In the method for manufacturing a photomask, at least at each one of the four sides of the substrate surrounding the pattern drawing area from a plurality of directions around the pattern drawing area at least at the time of pattern drawing.
This method is characterized in that the resist thin film is grounded.

【0022】この場合、アースをアースピンの接触によ
って行うようにしてもよく、また、アース部材との面接
触によって行うようにしてもよい。レジスト薄膜形成前
に、位相シフター層の描画域周辺上にアース用導電パタ
ーンを設けてもよい。なお、レジスト薄膜形成後に、そ
の表面に導電性樹脂を塗布することにより、チャージア
ップ現象はより効率的に防止することができる。
In this case, grounding may be performed by contact with a ground pin, or may be performed by surface contact with a ground member. Before forming the resist thin film, a grounding conductive pattern may be provided around the drawing area of the phase shifter layer. By applying a conductive resin to the surface after the formation of the resist thin film, the charge-up phenomenon can be more efficiently prevented.

【0023】[0023]

【作用】本発明においては、少なくとも位相シフターパ
ターン描画時に、パターン描画域をその周囲複数方向か
ら取り囲む基板4辺各々の少なくとも各1か所におい
て、レジスト薄膜をアースするようにして、描画域周辺
の4辺の最も近い距離でアースされるので、描画域全域
でチャージアップ現象が防止でき、高精度の位相シフト
レチクルを製造することができる。
In the present invention, the resist thin film is grounded at least at each one of the four sides of the substrate surrounding the pattern drawing area from a plurality of directions around the pattern drawing area at least at the time of drawing the phase shifter pattern. Since the grounding is performed at the closest distance between the four sides, the charge-up phenomenon can be prevented over the entire drawing area, and a highly accurate phase shift reticle can be manufactured.

【0024】[0024]

【実施例】以下、本発明の位相シフト層を有するフォト
マスクの製造方法の実施例と比較例を説明する。
EXAMPLES Examples and comparative examples of the method of manufacturing a photomask having a phase shift layer according to the present invention will be described below.

【0025】実施例1 光学研磨された5インチ角の超高純度合成石英ガラス基
板上に、約100nm厚のアルミナ薄膜からなるエッチ
ングストッパー層と、約400nm厚のSOG(スピン
オングラス)からなる位相シフター層と、約100nm
厚のクロムを主体とする遮光薄膜との3層構造を形成し
た位相シフトフォトマスク基板上に、電子線レジスト
(東レ(株)社製 EBR−9)をスピンコーティング
法により塗布し、190℃で30分加熱処理して、厚さ
0.5μmの均一なレジスト薄膜を得た。
Example 1 An etching stopper layer made of an alumina thin film having a thickness of about 100 nm and a phase shifter made of SOG (spin-on-glass) having a thickness of about 400 nm on an optically polished 5-inch square ultra-high purity synthetic quartz glass substrate. About 100 nm
An electron beam resist (EBR-9, manufactured by Toray Industries, Inc.) is applied by spin coating on a phase shift photomask substrate having a three-layer structure formed with a thick light-shielding thin film mainly composed of chromium. By heating for 30 minutes, a uniform resist thin film having a thickness of 0.5 μm was obtained.

【0026】次に、この基板に、常法に従って電子線露
光装置により20kVの加速電圧で、約10μC/cm
2 の露光量でパターン描画を行った。
Next, the substrate is applied with an electron beam exposure apparatus at an accelerating voltage of 20 kV to about 10 μC / cm.
A pattern was drawn with an exposure amount of 2 .

【0027】続いて、メチルイソブチルケトンを主成分
とする有機溶剤で現像し、イソプロピルアルコールにて
リンスしてレジストパターンを形成した。
Subsequently, the resist was developed with an organic solvent containing methyl isobutyl ketone as a main component and rinsed with isopropyl alcohol to form a resist pattern.

【0028】続いて、レジストパターンの開口部より露
出したクロム層を硝酸第二セリウムアンモニウム水溶液
を主成分とするエッチング液にて60秒間エッチング
し、残存するレジストを酸素プラズマにより灰化除去し
た。
Subsequently, the chromium layer exposed from the opening of the resist pattern was etched for 60 seconds with an etching solution containing a ceric ammonium nitrate aqueous solution as a main component, and the remaining resist was ashed and removed by oxygen plasma.

【0029】続いて、このフォトマスクを検査し、必要
によってはパターン修正を加え、洗浄して、クロムパタ
ーンを完成させた。
Subsequently, the photomask was inspected, the pattern was corrected if necessary, and the photomask was washed to complete a chromium pattern.

【0030】次に、このクロムパターン上に電子線レジ
スト(日本ゼオン(株)社製 ZEP−520)をスピ
ンコーティングにより塗布し、90℃で30分間加熱乾
燥処理を施し、厚さ0.6μmの均一なレジスト薄膜を
得た。
Next, an electron beam resist (ZEP-520, manufactured by Zeon Corporation) is applied on the chromium pattern by spin coating, and heated and dried at 90 ° C. for 30 minutes to form a 0.6 μm-thick film. A uniform resist thin film was obtained.

【0031】このレジスト薄膜上に帯電防止膜(日東化
学(株)社製 TQV)をスピンコーティング法にて塗
布し、70℃で10分間加熱乾燥して、厚さ50nmの
均一な膜を得た。
An antistatic film (TQV manufactured by Nitto Chemical Co., Ltd.) was applied on the resist thin film by a spin coating method, and dried by heating at 70 ° C. for 10 minutes to obtain a uniform film having a thickness of 50 nm. .

【0032】この基板をその端から約5mmの幅で面接
触でアースをとれるタイプの基板カセット(図1(b)
参照)を使用して、通常の電子線露光装置を用いてアラ
イメントしながら描画を行った。この時の露光量は、加
速電圧20kVにて16μC/cm2 で行った。
A substrate cassette of a type in which this substrate can be grounded by surface contact with a width of about 5 mm from its end (FIG. 1 (b)
), And writing was performed while performing alignment using a normal electron beam exposure apparatus. The exposure amount at this time was 16 μC / cm 2 at an acceleration voltage of 20 kV.

【0033】続いて、メチルイソブチルケトンとメチル
エチルケトンの混合液からなる有機溶剤で現像し、イソ
プロピルアルコールにてリンスして、レジストパターン
を形成した。
Subsequently, the resist was developed with an organic solvent composed of a mixed solution of methyl isobutyl ketone and methyl ethyl ketone, and rinsed with isopropyl alcohol to form a resist pattern.

【0034】続いて、必要に応じて短時間の酸素プラズ
マ処理(デスカム処理)を施した後、レジストパターン
の開口部より露出した位相シフター層をフッ化カーボン
系のガスを主成分とするエッチングガスにて300秒間
ドライエッチングし、残存するレジストを酸素プラズマ
により灰化除去し、位相シフト層を有するレチクルを完
成させた。
Subsequently, a short-time oxygen plasma treatment (descum treatment) is performed, if necessary, and then the phase shifter layer exposed from the opening of the resist pattern is etched with a carbon fluoride-based gas as a main component. , And the remaining resist was ashed and removed by oxygen plasma to complete a reticle having a phase shift layer.

【0035】こうして完成した位相シフトレチクルは、
位相シフターの位置ズレが最大0.043μmという高
精度なものであった。
The completed phase shift reticle is
The position shift of the phase shifter was as high as 0.043 μm at the maximum.

【0036】実施例2 光学研磨された5インチ角の超高純度合成石英ガラス基
板上に、約100nm厚のアルミナ薄膜からなるエッチ
ングストッパー層と、約40nm厚の低反射クロム薄膜
と、約60nm厚のクロム薄膜と、約40nm厚の低反
射クロム薄膜との4層構造を形成した位相シフトフォト
マスク基板上に、電子線レジスト(東ソー(株)社製
CMS−EX(S))をスピンコーティング法により塗
布し、120℃で30分加熱処理して、厚さ0.6μm
の均一なレジスト薄膜を得た。
Example 2 An etching stopper layer comprising an alumina thin film having a thickness of about 100 nm, a low-reflection chromium thin film having a thickness of about 40 nm and a thin film having a thickness of about 60 nm were formed on an optically polished 5-inch square ultra-high purity synthetic quartz glass substrate. An electron beam resist (manufactured by Tosoh Corporation) is formed on a phase shift photomask substrate on which a four-layer structure of a chromium thin film having a thickness of about 40 nm and a low reflection chromium thin film having a thickness of about 40 nm is formed
CMS-EX (S)) is applied by a spin coating method, and is heated at 120 ° C. for 30 minutes to have a thickness of 0.6 μm.
Was obtained.

【0037】次に、この基板に、常法に従って電子線露
光装置によりパターン描画を行った。この際の加速電圧
は10kVで、露光量は2μC/cm2 で露光した。
Next, a pattern was drawn on the substrate by an electron beam exposure apparatus according to a conventional method. At this time, the exposure was performed at an acceleration voltage of 10 kV and an exposure amount of 2 μC / cm 2 .

【0038】続いて、エチルセロソルブと酢酸イソアミ
ルとを主成分とする有機溶剤で現像し、イソプロピルア
ルコールにてリンスして、レジストパターンを形成し
た。
Subsequently, the resist was developed with an organic solvent containing ethyl cellosolve and isoamyl acetate as main components, and rinsed with isopropyl alcohol to form a resist pattern.

【0039】続いて、150℃で30分間ポストベーク
し、3分間酸素プラズマにてデスカム処理した後、レジ
ストパターンの開口部より露出したクロム層を硝酸第二
セリウムアンモニウム水溶液を主成分とするエッチング
液にて60秒間エッチングし、残存するレジストを酸素
プラズマにより灰化除去して、クロムレチクルを完成さ
せた。
Subsequently, after post-baking at 150 ° C. for 30 minutes and descum treatment with oxygen plasma for 3 minutes, the chromium layer exposed from the opening of the resist pattern is etched with an aqueous solution of ceric ammonium nitrate as a main component. , And the remaining resist was ashed and removed by oxygen plasma to complete a chrome reticle.

【0040】続いて、このフォトマスクを検査し、必要
によってはパターン修正を加え、洗浄した後、クロムパ
ターン上にSOGをスピンコーティングにより塗布し、
加熱乾燥処理を施し、厚さ0.4μmのSOGからなる
位相シフター層を形成した。加熱乾燥処理は、90℃で
30分、150℃で30分、400℃で60分行った。
Subsequently, the photomask is inspected, a pattern is corrected if necessary, and after cleaning, SOG is applied on the chromium pattern by spin coating.
A heat drying treatment was performed to form a 0.4 μm thick SOG phase shifter layer. The heat drying treatment was performed at 90 ° C. for 30 minutes, 150 ° C. for 30 minutes, and 400 ° C. for 60 minutes.

【0041】このSOGからなる位相シフター層を形成
したマスク基板上に、電子線レジスト(シプレイ社製
SAL−601)をスピンコーティング法により塗布
し、90℃で30分間加熱乾燥して、厚さ0.6μmの
均一なレジスト薄膜を得た。
An electron beam resist (manufactured by Shipley Co., Ltd.) is placed on the mask substrate on which the phase shifter layer made of SOG is formed.
SAL-601) was applied by a spin coating method, and dried by heating at 90 ° C. for 30 minutes to obtain a uniform resist thin film having a thickness of 0.6 μm.

【0042】続いて、このレジスト薄膜上に帯電防止樹
脂(昭和電工(株)社製 エスペーサ−100)を50
nm厚で塗布した。
Subsequently, an antistatic resin (Espacer-100 manufactured by Showa Denko KK) was applied on the resist thin film for 50 hours.
It was applied in a thickness of nm.

【0043】次に、この基板をその端から約5mmの幅
で面接触でアースをとれるタイプの基板カセット(図1
(b)参照)を使用して、通常の電子線露光装置を用い
てアライメントしながら描画を行った。この時の露光量
は、加速電圧20kVにて10μC/cm2 であった。
Next, a substrate cassette of a type in which the substrate can be grounded by surface contact with a width of about 5 mm from the end (FIG. 1)
(See (b)), drawing was performed while performing alignment using a normal electron beam exposure apparatus. The exposure amount at this time was 10 μC / cm 2 at an acceleration voltage of 20 kV.

【0044】続いて、テトラメチルアンモニウムハイド
ロオキサイドを主成分とするアルカリ水溶液で現像し、
純水にてリンスして、レジストパターンを形成した。
Subsequently, development is performed with an alkaline aqueous solution mainly containing tetramethylammonium hydroxide,
The resist pattern was formed by rinsing with pure water.

【0045】続いて、レジストパターンの開口部より露
出した位相シフター層をフッ化カーボンを主成分とする
エッチングガスにて約20分間ドライエッチングし、残
存するレジストをエタノールアミンを主成分とするレジ
スト剥離液にて除去し、位相シフト層を有するレチクル
を完成させた。
Subsequently, the phase shifter layer exposed from the opening of the resist pattern is dry-etched for about 20 minutes with an etching gas containing carbon fluoride as a main component, and the remaining resist is stripped of a resist containing ethanolamine as a main component. It was removed with a liquid to complete a reticle having a phase shift layer.

【0046】こうして完成した位相シフトレチクルは、
位相シフターの位置精度が最大0.05μmという高精
度なものであった。
The completed phase shift reticle is
The position accuracy of the phase shifter was as high as 0.05 μm at the maximum.

【0047】比較例 光学研磨された5インチ角の超高純度合成石英ガラス基
板上に、約100nm厚のアルミナ薄膜からなるエッチ
ングストッパー層と、約40nm厚の低反射クロム薄膜
と、約60nm厚のクロム薄膜と、約40nm厚の低反
射クロム薄膜との4層構造を形成した位相シフトフォト
マスク基板上に、電子線レジスト(東ソー(株)社製
CMS−EX(S))をスピンコーティング法により塗
布し、120℃で30分加熱処理して、厚さ0.6μm
の均一なレジスト薄膜を得た。
COMPARATIVE EXAMPLE An etching stopper layer comprising an alumina thin film having a thickness of about 100 nm, a low-reflection chromium thin film having a thickness of about 40 nm, and a thin chromium film having a thickness of about 60 nm were formed on an optically polished 5-inch square ultra-high purity synthetic quartz glass substrate. An electron beam resist (manufactured by Tosoh Corporation) is formed on a phase shift photomask substrate having a four-layer structure of a chromium thin film and a low reflection chromium thin film having a thickness of about 40 nm.
CMS-EX (S)) is applied by a spin coating method, and is heat-treated at 120 ° C. for 30 minutes to have a thickness of 0.6 μm.
Was obtained.

【0048】次に、この基板に、常法に従って電子線露
光装置によりパターン描画を行った。この際の加速電圧
は10kVで、露光量は2μC/cm2 で露光した。
Next, a pattern was drawn on this substrate by an electron beam exposure apparatus according to a conventional method. At this time, the exposure was performed at an acceleration voltage of 10 kV and an exposure amount of 2 μC / cm 2 .

【0049】続いて、エチルセロソルブと酢酸イソアミ
ルとを主成分とする有機溶剤で現像し、イソプロピルア
ルコールにてリンスして、レジストパターンを形成し
た。
Subsequently, the resist was developed with an organic solvent containing ethyl cellosolve and isoamyl acetate as main components, and rinsed with isopropyl alcohol to form a resist pattern.

【0050】続いて、150℃で30分間ポストベーク
し、3分間酸素プラズマにてデスカム処理した後、レジ
ストパターンの開口部より露出したクロム層を硝酸第二
セリウムアンモニウム水溶液を主成分とするエッチング
液にて60秒間エッチングし、残存するレジストを酸素
プラズマにより灰化除去して、クロムレチクルを完成さ
せた。
Subsequently, after post-baking at 150 ° C. for 30 minutes and descum treatment with oxygen plasma for 3 minutes, the chromium layer exposed from the opening of the resist pattern is etched with an aqueous solution of ceric ammonium nitrate as a main component. , And the remaining resist was ashed and removed by oxygen plasma to complete a chrome reticle.

【0051】続いて、このフォトマスクを検査し、必要
によってはパターン修正を加え、洗浄した後、クロムパ
ターン上にSOGをスピンコーティングにより塗布し、
加熱乾燥処理を施し、厚さ0.4μmのSOGからなる
位相シフター層を形成した。加熱乾燥処理は、90℃で
30分、150℃で30分、400℃で60分行った。
Subsequently, the photomask is inspected, a pattern is corrected if necessary, and after cleaning, SOG is applied on the chromium pattern by spin coating.
A heat drying treatment was performed to form a 0.4 μm thick SOG phase shifter layer. The heat drying treatment was performed at 90 ° C. for 30 minutes, 150 ° C. for 30 minutes, and 400 ° C. for 60 minutes.

【0052】このSOGからなる位相シフター層を形成
したマスク基板上に、電子線レジスト(シプレイ社製
SAL−601)をスピンコーティング法により塗布
し、90℃で30分間加熱乾燥して、厚さ0.6μmの
均一なレジスト薄膜を得た。
An electron beam resist (manufactured by Shipley Co., Ltd.) is placed on the mask substrate on which the phase shifter layer made of SOG is formed.
SAL-601) was applied by a spin coating method, and dried by heating at 90 ° C. for 30 minutes to obtain a uniform resist thin film having a thickness of 0.6 μm.

【0053】続いて、このレジスト薄膜上に帯電防止樹
脂(昭和電工(株)社製 エスペーサ−100)を50
nm厚で塗布した。
Subsequently, an antistatic resin (Espacer-100 manufactured by Showa Denko KK) was applied on the resist thin film for 50 hours.
It was applied in a thickness of nm.

【0054】次に、この基板に通常のアースピンが近接
する2本の基板カセット(図5参照)を使用して、通常
の電子線露光装置を用いてアライメントしながら描画を
行った。この時の露光量は、加速電圧20kVにて10
μC/cm2 であった。
Next, using two substrate cassettes (see FIG. 5) in which a normal ground pin was brought close to the substrate, drawing was performed while performing alignment using a normal electron beam exposure apparatus. The exposure amount at this time is 10 at an acceleration voltage of 20 kV.
μC / cm 2 .

【0055】この条件にて10枚の基板を描画したとこ
ろ、アース不良にて描画装置がアボート(非常停止)す
るトラブルが続出した。
When ten substrates were drawn under these conditions, troubles in which the drawing apparatus was aborted (emergency stop) due to poor grounding continued.

【0056】[0056]

【発明の効果】以上の説明から明らかなように、本発明
の位相シフト層を有するフォトマスクの製造方法による
と、少なくとも位相シフターパターン描画時に、パター
ン描画域をその周囲複数方向から取り囲む基板4辺各々
の少なくとも各1か所において、レジスト薄膜をアース
するようにして、描画域周辺の4辺の最も近い距離でア
ースされるので、描画域全域でチャージアップ現象が防
止でき、高精度の位相シフトレチクルを製造することが
できる。
As is apparent from the above description, according to the method for manufacturing a photomask having a phase shift layer of the present invention, at least at the time of drawing a phase shifter pattern, the four sides of the substrate surrounding the pattern drawing area from a plurality of directions around the pattern drawing area. The resist thin film is grounded at least at each one point, and grounded at the closest distance of the four sides around the drawing area, so that the charge-up phenomenon can be prevented over the entire drawing area, and the phase shift can be performed with high precision. Reticles can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の位相シフト層を有するフォトマスクの
製造方法に使用する基板カセットの2つの例の上面図と
断面図である。
1A and 1B are a top view and a cross-sectional view of two examples of a substrate cassette used in a method for manufacturing a photomask having a phase shift layer according to the present invention.

【図2】位相シフト法の原理を示す図である。FIG. 2 is a diagram illustrating the principle of the phase shift method.

【図3】従来法を示す図である。FIG. 3 is a diagram showing a conventional method.

【図4】位相シフトレチクルの1つの製造方法の製造工
程を示す断面図である。
FIG. 4 is a cross-sectional view showing a manufacturing step of one method for manufacturing a phase shift reticle.

【図5】従来の基板カセットの上面図と断面図である。FIG. 5 is a top view and a sectional view of a conventional substrate cassette.

【符号の説明】[Explanation of symbols]

11…フォトマスク基板 12…基板カセット 13…アースピン 14…導電性ひさし部材 11 photomask substrate 12 substrate cassette 13 ground pin 14 conductive eaves member

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−142636(JP,A) 特開 昭60−57624(JP,A) 実開 昭60−90452(JP,U) 実開 昭57−54154(JP,U) (58)調査した分野(Int.Cl.7,DB名) G03F 1/00 - 1/16 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-1-142636 (JP, A) JP-A-60-57624 (JP, A) JP-A-60-90452 (JP, U) JP-A 57- 54154 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) G03F 1/00-1/16

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 位相シフター層を形成した基板上に、レ
ジスト薄膜を形成し、このレジスト薄膜に電離放射線に
てパターン描画を行い、パターン描画後のレジスト薄膜
を現像してレジストパターンを形成し、このレジストパ
ターンをマスクとして露出した位相シフター層をエッチ
ングし、エッチング終了後、残存したレジストを除去す
る位相シフト層を有するフォトマスクの製造方法におい
て、少なくとも前記パターン描画時に、パターン描画域
をその周囲複数方向から取り囲む基板4辺各々の少なく
とも各1か所において、レジスト薄膜をアースすること
を特徴とする位相シフト層を有するフォトマスクの製造
方法。
1. A resist thin film is formed on a substrate on which a phase shifter layer is formed, a pattern is drawn on the resist thin film by ionizing radiation, and the resist thin film after pattern drawing is developed to form a resist pattern. The method for manufacturing a photomask having a phase shift layer for removing the remaining resist after etching is completed by etching the exposed phase shifter layer using the resist pattern as a mask, wherein at least the pattern drawing area is formed around the phase shift layer at the time of pattern drawing. Each of the four sides of the substrate surrounding from the direction
A method of manufacturing a photomask having a phase shift layer, wherein a resist thin film is grounded at each one point .
【請求項2】 前記アースをアースピンの接触によって
行うことを特徴とする請求項1記載の位相シフト層を有
するフォトマスクの製造方法。
2. The method for manufacturing a photomask having a phase shift layer according to claim 1, wherein the grounding is performed by contacting a ground pin.
【請求項3】 前記アースをアース部材との面接触によ
って行うことを特徴とする請求項1記載の位相シフト層
を有するフォトマスクの製造方法。
3. The method for manufacturing a photomask having a phase shift layer according to claim 1, wherein the grounding is performed by surface contact with a grounding member.
【請求項4】 前記レジスト薄膜形成前に、前記位相シ
フター層の描画域周辺上にアース用導電パターンを設け
ることを特徴とする請求項1から3の何れか1項記載の
位相シフト層を有するフォトマスクの製造方法。
4. The phase shift layer according to claim 1, wherein a ground conductive pattern is provided around a drawing area of the phase shifter layer before the resist thin film is formed. Photomask manufacturing method.
【請求項5】 前記レジスト薄膜形成後に、その表面に
導電性樹脂を塗布することを特徴とする請求項1から4
の何れか1項記載の位相シフト層を有するフォトマスク
の製造方法。
5. The method according to claim 1, wherein after forming the resist thin film, a conductive resin is applied to the surface of the resist thin film.
A method for manufacturing a photomask having the phase shift layer according to any one of the above.
JP6455092A 1992-03-23 1992-03-23 Method for manufacturing photomask having phase shift layer Expired - Lifetime JP3222531B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6455092A JP3222531B2 (en) 1992-03-23 1992-03-23 Method for manufacturing photomask having phase shift layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6455092A JP3222531B2 (en) 1992-03-23 1992-03-23 Method for manufacturing photomask having phase shift layer

Publications (2)

Publication Number Publication Date
JPH05265182A JPH05265182A (en) 1993-10-15
JP3222531B2 true JP3222531B2 (en) 2001-10-29

Family

ID=13261446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6455092A Expired - Lifetime JP3222531B2 (en) 1992-03-23 1992-03-23 Method for manufacturing photomask having phase shift layer

Country Status (1)

Country Link
JP (1) JP3222531B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7809407B2 (en) 2000-12-06 2010-10-05 Panasonic Corporation OFDM signal transmission system, portable terminal, and e-commerce system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI816568B (en) * 2018-11-30 2023-09-21 日商Hoya股份有限公司 Photomask blank, method of manufacturing photomask, and method of manufacturing display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7809407B2 (en) 2000-12-06 2010-10-05 Panasonic Corporation OFDM signal transmission system, portable terminal, and e-commerce system

Also Published As

Publication number Publication date
JPH05265182A (en) 1993-10-15

Similar Documents

Publication Publication Date Title
US5362591A (en) Mask having a phase shifter and method of manufacturing same
EP0581302B1 (en) Method for fabricating photomasks having a phase shift layer
JP3222531B2 (en) Method for manufacturing photomask having phase shift layer
US6015640A (en) Mask fabrication process
JP3225074B2 (en) Method for manufacturing phase shift photomask
JP3210705B2 (en) Phase shift photomask
EP0104235A4 (en) Electron beam-optical hybrid lithographic resist process.
JPH0580492A (en) Production of photomask having phase shift layer
JP3076075B2 (en) Photomask having phase shift layer and method of manufacturing the same
JP3241809B2 (en) Method for manufacturing photomask having phase shift layer
JP3308021B2 (en) Phase shift photomask blank and phase shift photomask
JP3449508B2 (en) Method for manufacturing phase shift photomask
JPH06347993A (en) Phase shift mask and its production
JP2745988B2 (en) Photomask manufacturing method
JP3072917B2 (en) Method for manufacturing reticle having phase shift layer
JP2814848B2 (en) Phase shift mask and method of manufacturing the same
JP3034096B2 (en) How to fix a phase shift photomask
JPH02192714A (en) Formation of resist pattern
JPH10312994A (en) Manufacture of semiconductor device
JP3046631B2 (en) Method for manufacturing phase shift photomask
JP3207913B2 (en) Method for manufacturing phase shift photomask
JPH03269533A (en) Production of photomask and substrate used therein
JPH0468351A (en) Manufacture of phase shift photomask
JPH05281702A (en) Production of phase shift mask
JPH07325385A (en) Forming method of photoresist film and photoplate

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080817

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090817

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090817

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 11