JP3392507B2 - Small field emission cathode device - Google Patents

Small field emission cathode device

Info

Publication number
JP3392507B2
JP3392507B2 JP05177594A JP5177594A JP3392507B2 JP 3392507 B2 JP3392507 B2 JP 3392507B2 JP 05177594 A JP05177594 A JP 05177594A JP 5177594 A JP5177594 A JP 5177594A JP 3392507 B2 JP3392507 B2 JP 3392507B2
Authority
JP
Japan
Prior art keywords
cathode
field emission
minute
emission cathode
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05177594A
Other languages
Japanese (ja)
Other versions
JPH07262908A (en
Inventor
克幸 後藤
典文 江上
喜之 平野
史郎 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP05177594A priority Critical patent/JP3392507B2/en
Publication of JPH07262908A publication Critical patent/JPH07262908A/en
Application granted granted Critical
Publication of JP3392507B2 publication Critical patent/JP3392507B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は微小で、かつ尖鋭な突起
を陰極とし、この陰極に近接してゲート、あるいはアノ
ードを配置した微小電界放出陰極素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a minute field emission cathode device in which a minute and sharp projection is used as a cathode, and a gate or an anode is arranged in the vicinity of this cathode.

【0002】[発明の概要]本発明は微小で、かつ尖鋭
な突起を陰極とし、この陰極に近接してゲート、あるい
はアノードを配置した微小な電子電界放出素子(微小冷
陰極エミッタ)技術に関するもので、その陰極構成材料
として非晶質半導体材料を用いることにより、電子の電
界放出を高効率化するものである。
SUMMARY OF THE INVENTION The present invention relates to a technology of a minute electron field emission device (micro cold cathode emitter) in which a minute and sharp projection is used as a cathode and a gate or an anode is arranged in the vicinity of this cathode. By using an amorphous semiconductor material as the cathode constituent material, the efficiency of electron field emission is improved.

【0003】[0003]

【従来の技術】従来、微小電界放出陰極素子の材料とし
て、次に述べる性質などが求められている。
2. Description of the Related Art Heretofore, the following properties have been required as materials for minute field emission cathode devices.

【0004】(1)融点が高い (2)仕事関数が低い (3)化学的に安定である (4)耐電子およびイオン衝撃性が高い (5)尖鋭加工ができる そして、実際には、W(タングステン)、Mo(モリブ
デン)などの高融点金属、TiC(炭化チタン)などの
炭化物、Si(シリコン)などの半導体材料などが試み
られている。
(1) High melting point (2) Low work function (3) Chemically stable (4) High electron and ion impact resistance (5) Sharp processing is possible And, in fact, W Refractory metals such as (tungsten) and Mo (molybdenum), carbides such as TiC (titanium carbide), and semiconductor materials such as Si (silicon) have been tried.

【0005】また、主に、仕事関数の低減を目的とし
て、Cs(セシウム)あるいはAu(金)などの金属、
さらにはLaB6 (ほう化ランタン)などによる陰極表
面の被覆技術や材料の熱処理技術などが研究されてい
る。
Further, a metal such as Cs (cesium) or Au (gold), mainly for the purpose of reducing the work function,
Furthermore, a technique for coating the cathode surface with LaB 6 (lanthanum boride) and the like, and a heat treatment technique for materials have been studied.

【0006】これら、種々の材料の中で、半導体、特に
Siを用いたとき、次に述べる利点が得られることが知
られている。
Among these various materials, it is known that the following advantages can be obtained when semiconductor, especially Si is used.

【0007】(1)絶縁膜形成、フォトリソグラフィに
よる微細加工技術、エッチング技術など、これまでのL
SI作製プロセス技術をほとんどそのまま用いることが
できる (2)比較的融点(1414℃)が高く、かつ化学的に
も安定である (3)仕事関数が他の高融点金属などに比べて遜色がな
い このため、現在、Siを使用して、微小電界放出陰極を
作製する方法が広く検討されている。
(1) Insulating film formation, fine processing technology by photolithography, etching technology, etc.
SI fabrication process technology can be used almost as it is (2) Relatively high melting point (1414 ° C) and chemically stable (3) Work function is comparable to other refractory metals Therefore, at present, a method for producing a minute field emission cathode using Si is widely studied.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、微小電
界放出陰極の材料として、Siを使用する方法では、従
来、単結晶Siを加工して微小電界放出陰極を作製する
ようにしているので次に述べるような問題があった。
However, in the method of using Si as the material of the minute field emission cathode, the single crystal Si is conventionally processed to form the minute field emission cathode. There was such a problem.

【0009】(1)冷陰極アレイを作製する場合、その
サイズがSiウェーハサイズ(〜4インチ)に限定され
てしまう (2)陰極先端の尖鋭加工処理として、エッチングと、
熱酸化(〜1000℃)とを組み合わせて行なうので、
高温プロセスになってしまう (3)アレイ化を行なう場合、電界印加のため、n型基
板表面層にp領域を作製し、このp領域に冷陰極を作製
せざるを得ないが、p型Siの電子放出特性はn型Si
に比べて著しく良くない このため、このような問題を無くすために、単結晶Si
を加工して微小電界放出陰極を作製する方法として、種
々の方法が提案されているが、未だこのような問題を解
決するまでには至っていない。
(1) When a cold cathode array is manufactured, its size is limited to the Si wafer size (up to 4 inches). (2) Etching and sharpening treatment for the tip of the cathode.
Since it is performed in combination with thermal oxidation (up to 1000 ° C),
In the case of performing (3) arraying, which is a high temperature process, in order to apply an electric field, it is unavoidable to form a p region in the surface layer of the n type substrate and to form a cold cathode in this p region. Electron emission characteristics of n-type Si
Therefore, in order to eliminate such problems, single crystal Si
Various methods have been proposed as a method for manufacturing a micro field emission cathode by processing the above, but have not yet solved such a problem.

【0010】本発明は上記の事情に鑑み、熱酸化処理な
どの高温プロセスを不要にしながら、Siウェーハサイ
ズに限定されることなく、各サイズの冷陰極アレイを作
製することができるとともに、電子放出特性を大幅に向
上させることができる微小電界放出陰極素子を提供する
ことを目的としている。
In view of the above circumstances, the present invention makes it possible to manufacture cold cathode arrays of various sizes without being limited to the Si wafer size while eliminating the need for a high temperature process such as thermal oxidation treatment, and to emit electrons. It is an object of the present invention to provide a minute field emission cathode device whose characteristics can be significantly improved.

【0011】[0011]

【課題を解決するための手段】上記の目的を達成するた
めに本発明は、請求項1では、単独またはアレイ化され
た微小な陰極と、これら陰極の近傍に配置されたゲート
電極またはアノード電極とに電圧を印加して前記陰極と
前記ゲート電極またはアノード電極との間に生じた電界
によって前記陰極から電子を放出させる微小電界放出陰
極素子において、前記陰極の材料として、組成、成分元
素の異なる非晶質半導体薄膜を層状に組み合わせた非晶
質超格子材料を使用することを特徴としている。請求項
2では、請求項1に記載の微小電界放出陰極素子におい
て、前記陰極の材料として、超高真空蒸着によって堆積
させた非晶質半導体または電子サイクロトロン共鳴プラ
ズマ堆積法によって堆積させた非晶質半導体のいずれか
を用いることを特徴としている。請求項3では、請求項
1または2に記載の微小電界放出陰極素子において、前
記陰極の材料として使用される非晶質半導体に、電気的
に活性な不純物を添加し、これら陰極の一部あるいは全
体を低抵抗化することを特徴としている。
In order to achieve the above object, the present invention provides, in claim 1, a single or arrayed minute cathode and a gate electrode or an anode electrode arranged in the vicinity of these cathodes. In a minute field emission cathode device in which electrons are emitted from the cathode by an electric field generated between the cathode and the gate electrode or the anode electrode by applying a voltage to the cathode, the composition of the cathode is different from that of the constituent elements. It is characterized by using an amorphous superlattice material in which amorphous semiconductor thin films are combined in layers. According to a second aspect, in the minute field emission cathode device according to the first aspect, the material of the cathode is an amorphous semiconductor deposited by ultra-high vacuum vapor deposition or an amorphous semiconductor deposited by an electron cyclotron resonance plasma deposition method. It is characterized by using one of the semiconductors. According to a third aspect of the present invention, in the minute field emission cathode device according to the first or second aspect, an electrically active impurity is added to an amorphous semiconductor used as a material of the cathode, and a part of these cathodes or It is characterized by lowering the overall resistance.

【0012】[0012]

【0013】[0013]

【0014】[0014]

【0015】[0015]

【0016】[0016]

【0017】[0017]

【0018】[0018]

【0019】[0019]

【0020】[0020]

【作用】上記の構成において、陰極の材料として、組
成、成分元素の異なる非晶質半導体薄膜を層状に組み合
わせた非晶質超格子材料を使用することにより、熱酸化
処理などの高温プロセスを不要にしながら、ウェーハサ
イズに限定されることなく、各サイズの冷陰極アレイの
作製を可能にするとともに、電子放出特性を大幅に向上
させる。また、請求項2に記載のように、前記陰極の材
料として、超高真空蒸着によって堆積させた非晶質半導
体または電子サイクロトロン共鳴プラズマ堆積法によっ
て堆積させた非晶質半導体のいずれかを用いることが好
ましい。さらに、請求項3に記載のように、前記陰極の
材料として使用される非晶質半導体に、電気的に活性な
不純物を添加し、これら陰極の一部あるいは全体を低抵
抗化することも好ましい。
In the above structure, by using an amorphous superlattice material in which amorphous semiconductor thin films having different compositions and component elements are combined in layers as a material for the cathode, a high temperature process such as thermal oxidation treatment is unnecessary. However, it is possible to manufacture cold cathode arrays of each size without being limited to the wafer size, and to significantly improve electron emission characteristics. Further, as described in claim 2, as the material of the cathode, either an amorphous semiconductor deposited by ultra-high vacuum vapor deposition or an amorphous semiconductor deposited by electron cyclotron resonance plasma deposition is used. Is preferred. Further, as described in claim 3, it is also preferable to add an electrically active impurity to the amorphous semiconductor used as the material of the cathode to reduce the resistance of a part or the whole of the cathode. .

【0021】[0021]

【0022】[0022]

【0023】[0023]

【0024】[0024]

【0025】[0025]

【0026】[0026]

【0027】[0027]

【0028】[0028]

【0029】[0029]

【実施例】まず、本発明による微小電界放出陰極素子の
具体的な説明に先だって、本発明による微小電界放出陰
極素子の材料として使用される非晶質Siの性質につい
て説明する。
EXAMPLES First, prior to a detailed description of the minute field emission cathode device according to the present invention, the properties of amorphous Si used as a material for the minute field emission cathode device according to the present invention will be described.

【0030】通常、半導体における電子の電界放出は、
真空中へのトンネル障壁が小さい伝導帯端近傍から起こ
ると考えられている。したがって、理想的な無欠陥表面
の場合、n型Siでは、ドナーから伝導帯へ供給される
電子がそのまま放出されるが、p型Siでは、価電子帯
から伝導帯へ電子が熱励起することによって放出が起こ
る。このとき、表面準位を作る欠陥が多数存在すると、
これらの欠陥が電子源となり、特にp型Siの場合に
は、伝導帯への電子の励起が容易に起こる。もちろん、
n型Siの場合にも、結局、表面準位からの電子の励起
が電子放出を増加させることになる。
Usually, the field emission of electrons in a semiconductor is
It is thought that the tunnel barrier to the vacuum occurs near the small conduction band edge. Therefore, in the case of an ideal defect-free surface, electrons supplied from the donor to the conduction band are emitted as they are in n-type Si, but electrons are thermally excited from the valence band to the conduction band in p-type Si. Release occurs. At this time, if there are many defects that create surface states,
These defects serve as an electron source, and particularly in the case of p-type Si, electrons are easily excited in the conduction band. of course,
Also in the case of n-type Si, the excitation of electrons from the surface level eventually increases electron emission.

【0031】すなわち、半導体では、表面準位が多量に
存在するほど、それらが電子源として作用し、電子放出
が大きくなると考えられる。
That is, in a semiconductor, it is considered that the more surface states that exist, the more they act as an electron source, and the larger the electron emission.

【0032】このような表面準位として、ダングリング
ボンド(以下、これをDBと略記する)があり、このD
Bという点から見ると、単結晶表面では、DBが再配向
しているので、実効的なDB濃度は高くない。実際に測
定したところ、DB濃度が1012cm-2以下であったと
の報告もある。
As such a surface state, there is a dangling bond (hereinafter abbreviated as DB).
From the viewpoint of B, the effective DB concentration is not high because the DB is reoriented on the surface of the single crystal. There is also a report that the DB concentration was 10 12 cm -2 or less when actually measured.

【0033】これに対し、非晶質構造では、DBが無秩
序に存在するため、再配向が起こり難く、表面に、高濃
度のDBが存在すると考えられる。例えば、バルクDB
濃度が1019cm-3であるなら、表面のDB濃度は10
13cm-2に達する(但し、単結晶の表面原子密度が6×
1014cm-2のとき)。
On the other hand, in the amorphous structure, DB is disorderly present, so that reorientation is unlikely to occur, and it is considered that a high concentration of DB is present on the surface. For example, bulk DB
If the concentration is 10 19 cm -3 , the DB concentration on the surface is 10
Reach 13 cm -2 (However, the surface atomic density of single crystal is 6 ×
At 10 14 cm -2 ).

【0034】したがって、非晶質シリコンでは、単結晶
シリコンに比べて相対的に仕事関数が小さいか、電子放
出源が多いと期待することができる。
Therefore, it can be expected that the work function of amorphous silicon is relatively smaller than that of single crystal silicon or that there are many electron emission sources.

【0035】実際、非晶質シリコンでは、トンネル効果
に基づいて得られるNordheim−Fowlerの
式から、次式によって電界放射の際の放射電流Iを表わ
すことができる。
In fact, in amorphous silicon, the emission current I at the time of field emission can be expressed by the following equation from the Nordheim-Fowler equation obtained based on the tunnel effect.

【0036】 I=Aexp(Bφ3/2 /kF) …(1) 但し、A:定数 B:定数 φ:仕事関数 F:電界強度 k:ボルツマン定数 そして、この(1)式で使用されている定数A、Bは、 A=e3 β2 2 /8πhφ(t(y))2 …(2) 但し、V:電界強度F(F=βV)を構成する印加電圧 β:電界強度F(F=βV)を構成する電界集中係数 B=(4(2m)1/2 ・v(y))/3he …(3) 但し、y:y=(e3 F)1/2 /φ となるから、これら(1)式〜(3)式を整理すると、
次式が得られる。
I = Aexp (Bφ 3/2 / kF) (1) where A: constant B: constant φ: work function F: electric field strength k: Boltzmann constant and used in this equation (1). The constants A and B are as follows: A = e 3 β 2 V 2 / 8πhφ (t (y)) 2 (2) where V: applied voltage β: electric field strength F (F = βV): electric field strength F ( F = βV) electric field concentration coefficient B = (4 (2m) 1/2 · v (y)) / 3he (3) where y: y = (e 3 F) 1/2 / φ Therefore, by rearranging these equations (1) to (3),
The following equation is obtained.

【0037】 1n(I/V2 )=(B/k)(φ3/2 /β)(1/V)+C …(4) そして、これを確認するために、実験を行なって、As
(砒素)をイオン注入した非晶質シリコンによって構成
される電界放出陰極素子の電子放射特性(I/V2 と、
1/Vとの関係)と、同種の材料を電気炉アニールして
多結晶化した電界放出陰極素子の電子放射特性(I/V
2 と、1/Vとの関係)とを測定したところ、図7に示
す特性図を得ることができた。この場合、非晶質シリコ
ンは超高真空蒸着したものであり、バルクDB濃度は2
×1019cm-3である。また、電界放出陰極素子は酸化
シリコン膜上に作製された楔状のものである。
1n (I / V 2 ) = (B / k) (φ 3/2 / β) (1 / V) + C (4) Then, in order to confirm this, an experiment was conducted to confirm As.
Electron emission characteristics (I / V 2 of a field emission cathode element composed of amorphous silicon ion-implanted with (arsenic))
(Relationship with 1 / V) and electron emission characteristics (I / V) of a field emission cathode device obtained by polycrystallizing the same kind of material by electric furnace annealing.
2 and 1 / V), the characteristic diagram shown in FIG. 7 was obtained. In this case, the amorphous silicon was deposited by ultra-high vacuum, and the bulk DB concentration was 2
It is × 10 19 cm -3 . The field emission cathode element is a wedge-shaped element formed on the silicon oxide film.

【0038】この図から明らかなように、非晶質シリコ
ンによって構成された電界放出陰極素子では、多結晶シ
リコンによって構成された電界放出陰極素子に比べて直
線の勾配[(B/k)(φ3/2 /β)]が小さくなり、
特に低電圧範囲では、放射電流密度が大きいことが分か
る。そして、βの値に大差が無いとすれば、図7の結果
は前記(4)式から、非晶質材料の仕事関数φが結晶質
材料の仕事関数φより小さいことが分かる。
As is clear from this figure, in the field emission cathode device made of amorphous silicon, the linear gradient [(B / k) (φ 3/2 / β)] becomes smaller,
It can be seen that the emission current density is large especially in the low voltage range. Assuming that there is no great difference in the value of β, it can be seen from the above equation (4) that the work function φ of the amorphous material is smaller than the work function φ of the crystalline material.

【0039】以上の考察から、本発明では、陰極材料と
して、非晶質半導体を用いることにより、次に述べる効
果を得ることができる。
From the above consideration, in the present invention, the following effects can be obtained by using an amorphous semiconductor as the cathode material.

【0040】(1)単結晶に比べて、仕事関数φを低減
することができる (2)シリコン基板以外の基板、例えばガラス基板など
を用いて大面積の電界放射陰極素子アレイの製作を可能
にする (3)熱酸化などの高温プロセスを用いることなく、積
層させることにより、アレイ作製プロセスを低温化する
ことができる 以下、上述した理由により、選択された非晶質シリコン
を冷陰極素子の材料として使用した本発明による微小電
界放出陰極素子を図面を参照しながら、詳細に説明す
る。
(1) A work function φ can be reduced as compared with a single crystal. (2) A large area field emission cathode element array can be manufactured by using a substrate other than a silicon substrate, for example, a glass substrate. (3) The array manufacturing process can be performed at a low temperature by stacking without using a high temperature process such as thermal oxidation. Hereinafter, for the reasons described above, the selected amorphous silicon is used as the material of the cold cathode device. The micro field emission cathode device according to the present invention used as will be described in detail with reference to the drawings.

【0041】図1は本発明による微小電界放出陰極素子
の第1実施例を示す断面図、図2はこの微小電界放出陰
極素子をアレイ化したときの上面図である。
FIG. 1 is a sectional view showing a first embodiment of a minute field emission cathode device according to the present invention, and FIG. 2 is a top view when the minute field emission cathode device is arrayed.

【0042】これらの図に示す縦型の微小電界放出陰極
素子1はガラスなどの大面積化が可能な材料によって構
成され、この微小電界放出陰極素子1の基部となる平板
状の基板2と、この基板2の上面側に積層された帯状の
低抵抗多結晶シリコン(n+型)によって構成され、電
子を放出させるとき、順次電圧が印加される複数の陰極
走査配線3と、これらの各陰極走査配線3上に積層され
る絶縁用のシリコン酸化膜4と、このシリコン酸化膜4
上に、前記各陰極走査配線3に対し、直交するように積
層された帯状の低抵抗多結晶シリコン(n+ 型)によっ
て構成され、電子を放出させるとき、順次電圧が印加さ
れる複数のゲート電極5と、前記シリコン酸化膜4を貫
通するように前記各ゲート電極5に形成された各ウイン
ドウ(孔)6内に配置され、底面側が前記陰極走査配線
3の上面に電気的および機械的に接続される純粋なコー
ン型非晶質シリコンによって構成される複数の陰極7と
を備えている。
The vertical type minute field emission cathode element 1 shown in these figures is made of a material such as glass which can be made large in area, and has a flat plate-like substrate 2 which is a base of the minute field emission cathode element 1. A plurality of cathode scanning wirings 3 which are made of strip-shaped low-resistance polycrystalline silicon (n + type) laminated on the upper surface side of the substrate 2 and to which a voltage is sequentially applied when emitting electrons, and cathodes of each of these. An insulating silicon oxide film 4 laminated on the scanning wiring 3 and the silicon oxide film 4
A plurality of gates, which are made of strip-shaped low-resistance polycrystalline silicon (n + -type) stacked so as to be orthogonal to the cathode scanning lines 3 and to which a voltage is sequentially applied when emitting electrons. The electrodes 5 and the windows (holes) 6 formed in the gate electrodes 5 so as to penetrate the silicon oxide film 4 are disposed, and the bottom surface is electrically and mechanically arranged on the upper surface of the cathode scanning wiring 3. And a plurality of cathodes 7 made of pure cone type amorphous silicon connected to each other.

【0043】そして、各ゲート電極5に対し、選択的に
電圧を印加しながら、各陰極走査配線3に順次、電圧を
印加することにより、電圧を印加している陰極走査配線
3上に配置されている陰極7と、電圧が印加されている
ゲート電極5との間に生じた電界によって前記陰極7か
ら電子を放出させる。
Then, by selectively applying a voltage to each gate electrode 5 and sequentially applying a voltage to each cathode scanning wiring 3, the electrodes are arranged on the cathode scanning wiring 3 to which a voltage is applied. Electrons are emitted from the cathode 7 due to an electric field generated between the cathode 7 that is open and the gate electrode 5 to which a voltage is applied.

【0044】次に、図3を参照しながら、図1および図
2に示す微小電界放出陰極素子1の作製手順を説明す
る。
Next, with reference to FIG. 3, a procedure for manufacturing the minute field emission cathode device 1 shown in FIGS. 1 and 2 will be described.

【0045】まず、図3(a)に示す如くガラスなどの
材料によって縦型の微小電界放出陰極素子1を作製する
際の基部となる平板状の基板2を作製し、この基板2上
に、LP−CVD法、ECR−CVD法などの方法を使
用して、直接不純物高濃度ドープ多結晶シリコンを堆積
したり、あるいは超高真空蒸着などを使用して純粋な非
晶質シリコンを堆積した後、電気的に活性な不純物をイ
オン注入し、600℃程度で約1時間、電気炉アニール
による活性化処理を施す方法などを使用したりして、陰
極走査配線3用の低抵抗多結晶シリコン(n+ 型)を堆
積する。
First, as shown in FIG. 3 (a), a flat plate-shaped substrate 2 is formed from a material such as glass as a base for producing the vertical type minute field emission cathode device 1, and on this substrate 2, After directly depositing heavily doped polycrystalline silicon using a method such as LP-CVD or ECR-CVD, or after depositing pure amorphous silicon using ultra-high vacuum deposition By using a method of implanting electrically active impurities by ion implantation and performing activation treatment by electric furnace annealing at about 600 ° C. for about 1 hour, low resistance polycrystalline silicon for the cathode scan wiring 3 ( n + type) is deposited.

【0046】次いで、フォトリソグラフィ技術などを使
用して、前記低抵抗多結晶シリコン(n+ 型)を帯状に
除去し、複数の陰極走査配線3を形成した後、図3
(b)に示す如く電子ビーム蒸着法、ECR−CVD法
などの方法を使用して、前記低抵抗多結晶シリコン(n
+ 型)上に、シリコン酸化膜4を堆積した後、フォトリ
ソグラフィ技術などを使用して前記シリコン酸化膜4
に、陰極コーン形成領域用のウインドウ6を形成する。
Next, the low resistance polycrystalline silicon (n + type) is stripped by using a photolithography technique to form a plurality of cathode scanning wirings 3 and then, as shown in FIG.
As shown in (b), a method such as electron beam vapor deposition or ECR-CVD is used to obtain the low resistance polycrystalline silicon (n
(+ Type), after depositing the silicon oxide film 4, the silicon oxide film 4 is formed by using a photolithography technique or the like.
Then, the window 6 for the cathode cone forming region is formed.

【0047】次に、図3(c)に示す如くシリコン酸化
膜4上に、LP−CVD法、ECR−CVD法などの方
法を使用して、直接不純物高濃度ドープ多結晶シリコン
を堆積したり、あるいは超高真空蒸着などを使用して純
粋な非晶質シリコンを堆積した後、電気的に活性な不純
物をイオン注入し、電気炉アニールによる活性化処理を
施す方法などを使用して、ゲート電極5用の低抵抗多結
晶シリコン(n+ 型)を堆積する。
Next, as shown in FIG. 3 (c), high concentration impurity-doped polycrystalline silicon is directly deposited on the silicon oxide film 4 by a method such as LP-CVD or ECR-CVD. Alternatively, after depositing pure amorphous silicon using ultra-high vacuum evaporation, etc., a gate is formed using a method such as ion implantation of electrically active impurities and activation treatment by electric furnace annealing. Deposit low resistance polycrystalline silicon (n + type) for electrode 5.

【0048】次に、この低抵抗多結晶シリコン(n
+ 型)上に、斜め蒸着などの手法によって開口部が小さ
くなるように、陰極蒸着用のアパーチャマスク(犠牲
層)9を堆積した後、図3(d)に示す如く超高真空蒸
着によってアパーチャマスク9の上から、純粋な非晶質
シリコンを堆積して、前記アパーチャマスク9の孔(開
口部)および各ウインドウ6を介し、前記陰極走査配線
3用の低抵抗多結晶シリコン(n+ 型)上に、コーン型
陰極7用の非晶質シリコンを堆積する。
Next, this low resistance polycrystalline silicon (n
After depositing an aperture mask (sacrificial layer) 9 for cathode deposition on the + type) by a technique such as oblique deposition so as to make the opening smaller, an aperture is formed by ultra-high vacuum deposition as shown in FIG. 3D. Pure amorphous silicon is deposited on the mask 9, and the low resistance polycrystalline silicon (n + -type) for the cathode scan wiring 3 is formed through the holes (openings) of the aperture mask 9 and the windows 6. ), Depositing amorphous silicon for the cone cathode 7.

【0049】次いで、図3(e)に示す如く前記アパー
チャマスク9上にある余分な非晶質シリコンおよびアパ
ーチャマスク9をを除去した後、基板2ごと、前記コー
ン型陰極7用の非晶質シリコンなどを約450℃で、約
1時間、アニールして、非晶質シリコンの高密度化処理
を行なう。
Next, as shown in FIG. 3 (e), after removing the extra amorphous silicon and the aperture mask 9 on the aperture mask 9, the whole substrate 2 and the amorphous material for the cone type cathode 7 are removed. Silicon or the like is annealed at about 450 ° C. for about 1 hour to densify the amorphous silicon.

【0050】さらに、前記コーン型陰極7用の非晶質シ
リコンに、n型不純物、例えばAsなどを高濃度にイオ
ン注入してこの非晶質シリコンを低抵抗化する。なお、
このようなn型不純物などの添加処理は前記コーン型陰
極7用の非晶質シリコンを蒸着している最中に行なって
も良い。
Further, n-type impurities such as As are ion-implanted in high concentration into the amorphous silicon for the cone type cathode 7 to reduce the resistance of the amorphous silicon. In addition,
The addition process of such n-type impurities may be performed during the vapor deposition of the amorphous silicon for the cone type cathode 7.

【0051】このような、作製手順をとることにより、
この実施例による微小電界放出陰極素子1の作製方法で
は、次に述べる利点を得ることができる。
By taking such a manufacturing procedure,
With the method for manufacturing the minute field emission cathode device 1 according to this embodiment, the following advantages can be obtained.

【0052】(1)全てが低温プロセスにすることがで
きる (2)ガラス基板に作製することができる (3)n型非晶質シリコンの電子放出特性を活用するこ
とができる 図4は本発明による微小電界放出陰極素子の第2実施例
を示す断面図、図5はこの微小電界放出陰極素子をアレ
イ化したときの上面図である。
(1) All can be processed at low temperature (2) Can be manufactured on a glass substrate (3) Can utilize electron emission characteristics of n-type amorphous silicon FIG. FIG. 5 is a cross-sectional view showing a second embodiment of the minute field emission cathode element according to the present invention, and FIG. 5 is a top view when the minute field emission cathode element is arrayed.

【0053】これらの図に示す横型の微小電界放出陰極
素子11はガラスなどの大面積化が可能な材料によって
構成され、この微小電界放出陰極素子11の基部となる
平板状の基板12と、この基板12の上面側に積層され
た帯状の低抵抗多結晶シリコン(n+ 型)によって構成
され、電子を放出させるとき、順次電圧が印加される複
数の陰極走査配線13と、これらの各陰極走査配線13
上に積層される絶縁用のシリコン酸化膜14と、このシ
リコン酸化膜14上に、前記各陰極走査配線13に対
し、直交するように積層された帯状の低抵抗多結晶シリ
コン(n+ 型)によって構成され、電子を放出させると
き、順次電圧が印加される複数のゲート電極15と、前
記シリコン酸化膜14を貫通するように前記シリコン酸
化膜14に形成された各陰極引出し用のウインドウ
(孔)16内に配置され、底面側が前記陰極走査配線1
3の上面に電気的および機械的に接続される純粋な楔型
非晶質シリコンによって構成される複数の陰極17とを
備えている。
The horizontal type minute field emission cathode element 11 shown in these figures is made of a material such as glass that can be made large in area, and has a flat plate-like substrate 12 as a base of the minute field emission cathode element 11 and A plurality of cathode scanning wirings 13 which are made of strip-shaped low resistance polycrystalline silicon (n + type) laminated on the upper surface side of the substrate 12 and to which a voltage is sequentially applied when emitting electrons, and each of these cathode scanning wirings. Wiring 13
An insulating silicon oxide film 14 laminated on the silicon oxide film 14, and a strip-shaped low resistance polycrystalline silicon (n + type) laminated on the silicon oxide film 14 so as to be orthogonal to the cathode scanning wirings 13. And a plurality of gate electrodes 15 to which a voltage is sequentially applied when electrons are emitted, and windows (holes) for extracting each cathode formed in the silicon oxide film 14 so as to penetrate the silicon oxide film 14. ) 16 and the bottom side is the cathode scanning wiring 1
3 and a plurality of cathodes 17 made of pure wedge-shaped amorphous silicon electrically and mechanically connected to the upper surface.

【0054】そして、各ゲート電極15に対し、選択的
に電圧を印加しながら、各陰極走査配線13に順次、電
圧を印加することにより、電圧を印加している陰極走査
配線13上に配置されている陰極17と、電圧が印加さ
れているゲート電極15との間に生じた電界によって前
記陰極17から電子を放出させる。
Then, the voltage is sequentially applied to each of the cathode scanning wirings 13 while selectively applying the voltage to each of the gate electrodes 15, thereby arranging on the cathode scanning wirings 13 to which the voltage is applied. Electrons are emitted from the cathode 17 by an electric field generated between the cathode 17 that is open and the gate electrode 15 to which a voltage is applied.

【0055】次に、図6を参照しながら、図4および図
5に示す微小電界放出陰極素子11の作製手順を説明す
る。
Next, with reference to FIG. 6, a procedure for manufacturing the minute field emission cathode device 11 shown in FIGS. 4 and 5 will be described.

【0056】まず、図6(a)に示す如くガラスなどの
材料によって横型の微小電界放出陰極素子11を作製す
る際の基部となる平板状の基板12を作製し、この基板
12上に、LP−CVD法、ECR−CVD法などの方
法を使用して、直接不純物高濃度ドープ多結晶シリコン
を堆積したり、あるいは超高真空蒸着などを使用して純
粋な非晶質シリコンを堆積した後、電気的に活性な不純
物をイオン注入し、電気炉アニールによる活性化処理を
施す方法などを使用して、陰極走査配線13用の低抵抗
多結晶シリコン(n+ 型)を堆積する。
First, as shown in FIG. 6 (a), a flat plate-like substrate 12 is formed from a material such as glass as a base for producing the lateral micro field emission cathode device 11, and LP is formed on the substrate 12. -CVD method, ECR-CVD method or the like is used to directly deposit heavily doped polycrystalline silicon, or ultra-high vacuum evaporation is used to deposit pure amorphous silicon, Low resistance polycrystalline silicon (n + type) for the cathode scanning line 13 is deposited by a method of ion-implanting electrically active impurities and performing activation treatment by electric furnace annealing.

【0057】次いで、フォトリソグラフィ技術などを使
用して、前記陰極走査配線13用の低抵抗多結晶シリコ
ン(n+ 型)を帯状に除去し、複数の陰極走査配線13
を形成した後、図6(b)に示す如く電子ビーム蒸着
法、ECR−CVD法などの方法を使用して、前記陰極
走査配線13用の低抵抗多結晶シリコン(n+ 型)上
に、シリコン酸化膜14を堆積した後、フォトリソグラ
フィ技術などを使用して前記シリコン酸化膜14に、陰
極引出し用のウインドウ16を形成する。
Next, the low resistance polycrystalline silicon (n + type) for the cathode scanning wiring 13 is removed in a strip shape by using a photolithography technique, and a plurality of cathode scanning wirings 13 are formed.
Then, as shown in FIG. 6 (b), by using a method such as electron beam vapor deposition or ECR-CVD, on the low resistance polycrystalline silicon (n + type) for the cathode scanning wiring 13, After depositing the silicon oxide film 14, a window 16 for extracting a cathode is formed in the silicon oxide film 14 by using a photolithography technique or the like.

【0058】次に、図6(c)に示す如く超高真空蒸着
などによってシリコン酸化膜14上に、高純度非晶質シ
リコンを堆積した後、これを約450℃で、約1時間、
アニールして、非晶質シリコンの高密度化処理を行な
い、さらに電気的に活性な不純物、例えばAsなどを高
濃度でイオン注入して前記非晶質シリコンに、陰極17
およびゲート電極15として適した特性を与える。な
お、これら不純物のドーピングは、非晶質シリコンの堆
積を行なうとき、同時に行なっても良い。
Next, as shown in FIG. 6C, after depositing high-purity amorphous silicon on the silicon oxide film 14 by ultra-high vacuum vapor deposition or the like, this is deposited at about 450 ° C. for about 1 hour.
Annealing is performed to densify the amorphous silicon, and electrically active impurities such as As are ion-implanted at a high concentration to form a cathode 17 on the amorphous silicon.
Also, it provides characteristics suitable for the gate electrode 15. Note that the doping of these impurities may be performed at the same time when the amorphous silicon is deposited.

【0059】次いで、図6(d)に示す如くフォトリソ
グラフィ技術などを使用して、前記非晶質シリコンの余
分な部分を除去して、楔状の陰極17の形成および尖鋭
化と、帯状のゲート電極15の形成とを行なった後、ゲ
ート電極15の多結晶化と、ゲート電極15上への金属
蒸着を行なって、横型の微小電界放出陰極素子11を完
成させる。
Next, as shown in FIG. 6D, the excess portion of the amorphous silicon is removed by using a photolithography technique or the like to form a wedge-shaped cathode 17 and sharpen it, and a strip-shaped gate. After forming the electrode 15, the gate electrode 15 is polycrystallized and metal is vapor-deposited on the gate electrode 15 to complete the lateral micro field emission cathode device 11.

【0060】このような、作製手順をとることにより、
この実施例による微小電界放出陰極素子11の作製方法
では、第1実施例と同様に、次に述べる利点を得ること
ができる。
By taking such a manufacturing procedure,
In the method of manufacturing the minute field emission cathode device 11 according to this embodiment, the following advantages can be obtained as in the first embodiment.

【0061】(1)全てが低温プロセスにすることがで
きる (2)ガラス基板に作製することができる (3)n型非晶質シリコンの電子放出特性を活用するこ
とができる また、上述した第1、第2実施例においては、各陰極
7、17の組成、成分元素が均一になるようにしている
が、組成、成分元素の異なる非晶質半導体薄膜を層状に
組み合わせた非晶質超格子材料を使用して、各陰極7、
17の構成するようにしても良い。
(1) All can be processed at a low temperature (2) Can be fabricated on a glass substrate (3) Can utilize electron emission characteristics of n-type amorphous silicon. In the first and second embodiments, the composition and constituent elements of the cathodes 7 and 17 are made uniform, but an amorphous superlattice in which amorphous semiconductor thin films having different compositions and constituent elements are combined in layers Using material, each cathode 7,
It may be configured as 17.

【0062】これにより、上述した第1、第2実施例と
同様な効果を得ることができるとともに、各材料の選択
および特性調整を適切に行なうことによって、各陰極
7、17の電子放出特性などを、さらに改善することが
できる。
As a result, the same effects as those of the first and second embodiments described above can be obtained, and the electron emission characteristics of the cathodes 7 and 17 can be obtained by appropriately selecting each material and adjusting the characteristics. Can be further improved.

【0063】また、上述した第1、第2実施例において
は、各陰極7、17の材料として、非晶質シリコンを使
用するようにしているが、多結晶半導体あるいは単結晶
半導体への高濃度イオン注入により、これら表面層を非
晶化した半導体を用いて各陰極7、17を構成するよう
にしても良い。
In the first and second embodiments described above, amorphous silicon is used as the material for the cathodes 7 and 17, but a high concentration of polycrystalline semiconductor or single crystal semiconductor is used. The cathodes 7 and 17 may be configured by using a semiconductor in which these surface layers are made amorphous by ion implantation.

【0064】これにより、上述した第1、第2実施例と
同様な効果を得ることができるとともに、各材料の選択
および特性調整を適切に行なうことによって、各陰極
7、17の電子放出特性などを、さらに改善することが
できる。
As a result, the same effects as those of the first and second embodiments described above can be obtained, and the electron emission characteristics and the like of the cathodes 7 and 17 can be obtained by appropriately selecting each material and adjusting the characteristics. Can be further improved.

【0065】また、上述した第1、第2実施例において
は、非晶質シリコンにAsなどをイオン注入して各陰極
7、17を構成するようにしているが、非晶質シリコン
に、電気的に活性な不純物を添加し、これら陰極7、1
7の一部あるいは全体を低抵抗化するようにしても良
い。
In the first and second embodiments described above, the cathodes 7 and 17 are formed by ion-implanting As or the like into amorphous silicon. Of the cathodes 7, 1
A part or the whole of 7 may be made to have a low resistance.

【0066】このようにしても、上述した第1、第2実
施例と同様な効果を得ることができる。
Even in this case, the same effects as those of the above-described first and second embodiments can be obtained.

【0067】[0067]

【発明の効果】以上説明したように本発明によれば、熱
酸化処理などの高温プロセスを不要にでき、ウェーハサ
イズに限定されることなく、各サイズの冷陰極アレイを
作製することができるとともに、電子放出特性を大幅に
向上させることができる。
As described above, according to the present invention, a high temperature process such as a thermal oxidation process can be dispensed with, and the cold cathode array of each size can be manufactured without being limited to the wafer size. Therefore, the electron emission characteristics can be significantly improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による微小電界放出陰極素子の第1実施
例を示す断面図である。
FIG. 1 is a sectional view showing a first embodiment of a minute field emission cathode device according to the present invention.

【図2】図1に示す微小電界放出陰極素子をアレイ化し
たときの上面図である。
FIG. 2 is a top view when the minute field emission cathode device shown in FIG. 1 is formed into an array.

【図3】図1に示す微小電界放出陰極素子の作製手順例
を示す模式図である。
3A to 3D are schematic views showing an example of a manufacturing procedure of the minute field emission cathode device shown in FIG.

【図4】本発明による微小電界放出陰極素子の第2実施
例を示す断面図である。
FIG. 4 is a sectional view showing a second embodiment of the minute field emission cathode device according to the present invention.

【図5】図4に示す微小電界放出陰極素子をアレイ化し
たときの平面図である。
5 is a plan view when the minute field emission cathode device shown in FIG. 4 is formed into an array. FIG.

【図6】図4に示す微小電界放出陰極素子の作製手順例
を示す模式図である。
6A to 6C are schematic views showing an example of a manufacturing procedure of the minute field emission cathode device shown in FIG.

【図7】本発明による非晶質シリコンを陰極材料とした
微小電界放出陰極素子の電子放出特性と、多結晶シリコ
ンを陰極材料とした素子の電子放出特性とを示す特性図
である。
FIG. 7 is a characteristic diagram showing an electron emission characteristic of a minute field emission cathode element using amorphous silicon as a cathode material and an electron emission characteristic of an element using polycrystalline silicon as a cathode material according to the present invention.

【符号の説明】[Explanation of symbols]

1 縦型の微小電界放出陰極素子 2 基板 3 陰極走査配線 4 シリコン酸化膜 5 ゲート電極 6 ウインドウ(孔) 7 陰極 11 横型の微小電界放出陰極素子 12 基板 13 陰極走査配線 14 シリコン酸化膜 15 ゲート電極 16 ウインドウ(孔) 17 陰極 1 Vertical micro field emission cathode device 2 substrates 3 Cathode scanning wiring 4 Silicon oxide film 5 Gate electrode 6 windows (holes) 7 cathode 11 Horizontal micro field emission cathode device 12 substrates 13 Cathode scanning wiring 14 Silicon oxide film 15 Gate electrode 16 windows (holes) 17 cathode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 史郎 東京都世田谷区砧一丁目10番11号 日本 放送協会放送技術研究所内 (56)参考文献 特開 平6−60795(JP,A) 特開 平3−238729(JP,A) 特開 平6−44893(JP,A) 米国特許5269877(US,A) (58)調査した分野(Int.Cl.7,DB名) H01J 1/304 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shiro Sato 1-10-11 Kinuta, Setagaya-ku, Tokyo Inside the Broadcasting Research Laboratories of the Japan Broadcasting Corporation (56) Reference JP-A-6-60795 (JP, A) HEI 3-238729 (JP, A) JP HEI 6-44893 (JP, A) US Pat. No. 5269877 (US, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01J 1/304

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 単独またはアレイ化された微小な陰極
と、これら陰極の近傍に配置されたゲート電極またはア
ノード電極とに電圧を印加して前記陰極と前記ゲート電
極またはアノード電極との間に生じた電界によって前記
陰極から電子を放出させる微小電界放出陰極素子におい
て、 前記陰極の材料として、組成、成分元素の異なる非晶質
半導体薄膜を層状に組み合わせた非晶質超格子材料を使
用することを特徴とする微小電界放出陰極素子。
1. A voltage is applied between a single or arrayed minute cathode and a gate electrode or an anode electrode arranged in the vicinity of these cathodes to generate between the cathode and the gate electrode or the anode electrode. In a minute field emission cathode device that emits electrons from the cathode by a different electric field, as the material of the cathode, an amorphous superlattice material in which amorphous semiconductor thin films having different compositions and component elements are combined in layers is used. A characteristic field emission cathode device.
【請求項2】 前記陰極の材料として、超高真空蒸着に
よって堆積させた非晶質半導体または電子サイクロトロ
ン共鳴プラズマ堆積法によって堆積させた非晶質半導体
のいずれかを用いることを特徴とする請求項1に記載の
微小電界放出陰極素子。
2. The material of the cathode is either an amorphous semiconductor deposited by ultra-high vacuum evaporation or an amorphous semiconductor deposited by electron cyclotron resonance plasma deposition. 1. The minute field emission cathode device as described in 1.
【請求項3】 前記陰極の材料として使用される非晶質
半導体に、電気的に活性な不純物を添加し、これら陰極
の一部あるいは全体を低抵抗化することを特徴とする請
求項1または2に記載の微小電界放出陰極素子。
3. The amorphous semiconductor used as the material of the cathode is doped with an electrically active impurity to reduce the resistance of a part or the whole of the cathode. The minute field emission cathode device as described in 2.
JP05177594A 1994-03-23 1994-03-23 Small field emission cathode device Expired - Fee Related JP3392507B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05177594A JP3392507B2 (en) 1994-03-23 1994-03-23 Small field emission cathode device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05177594A JP3392507B2 (en) 1994-03-23 1994-03-23 Small field emission cathode device

Publications (2)

Publication Number Publication Date
JPH07262908A JPH07262908A (en) 1995-10-13
JP3392507B2 true JP3392507B2 (en) 2003-03-31

Family

ID=12896329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05177594A Expired - Fee Related JP3392507B2 (en) 1994-03-23 1994-03-23 Small field emission cathode device

Country Status (1)

Country Link
JP (1) JP3392507B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765342B1 (en) 1999-10-18 2004-07-20 Matsushita Electric Work, Ltd. Field emission-type electron source and manufacturing method thereof
JP4593085B2 (en) * 2003-06-05 2010-12-08 本田技研工業株式会社 Electronic device with carbon fiber membrane
CN1885474B (en) 2005-06-24 2011-01-26 清华大学 Field emission cathode device and field emission display

Also Published As

Publication number Publication date
JPH07262908A (en) 1995-10-13

Similar Documents

Publication Publication Date Title
US20120286324A1 (en) Manufacturing method for insulated-gate bipolar transitor and device using the same
JP3392507B2 (en) Small field emission cathode device
US20100327314A1 (en) Insulated Gate Bipolar Transistor (IGBT) Collector Formed with Ge/A1 and Production Method
JPH0512988A (en) Semiconductor electron emitting element
WO2000054299A1 (en) Field emission device, its manufacturing method and display device using the same
JP2809078B2 (en) Field emission cold cathode and method of manufacturing the same
JP3638264B2 (en) Cold cathode device manufacturing method, cold cathode device, and display device using the same
JPH07506457A (en) Method of producing microdot emitting cathodes on silicon for compact flat screens and resulting products
JP3403165B2 (en) Method for manufacturing electron-emitting device
US7435655B2 (en) Semiconductor device and method for manufacturing the same
JP3788228B2 (en) Field emission electron source
JP3260502B2 (en) Electron-emitting device
JP3501019B2 (en) Cold cathode electron source
JP3502883B2 (en) Cold electron-emitting device and method of manufacturing the same
WO2021193629A1 (en) Wide gap semiconductor device and method for manufacturing wide gap semiconductor device
JP3945049B2 (en) Method for manufacturing cold electron-emitting device
JP3622406B2 (en) Cold electron-emitting device and manufacturing method thereof
JP3079086B2 (en) Method for manufacturing field emission electron source
JP3160547B2 (en) Method of manufacturing field emission electron source
JP2765982B2 (en) Semiconductor electron-emitting device and method of manufacturing the same
JP3487230B2 (en) Field emission electron source, method of manufacturing the same, and display device
JP2774155B2 (en) Electron-emitting device
JP3826539B2 (en) Method for manufacturing cold electron-emitting device
JP3832070B2 (en) Method for manufacturing cold electron-emitting device
JP2000260300A (en) Electron emission element and its manufacture

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees