JP3385533B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3385533B2
JP3385533B2 JP2000017687A JP2000017687A JP3385533B2 JP 3385533 B2 JP3385533 B2 JP 3385533B2 JP 2000017687 A JP2000017687 A JP 2000017687A JP 2000017687 A JP2000017687 A JP 2000017687A JP 3385533 B2 JP3385533 B2 JP 3385533B2
Authority
JP
Japan
Prior art keywords
lid
interposer
chip
semiconductor device
chip capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000017687A
Other languages
Japanese (ja)
Other versions
JP2001210778A (en
Inventor
護 梶原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000017687A priority Critical patent/JP3385533B2/en
Publication of JP2001210778A publication Critical patent/JP2001210778A/en
Application granted granted Critical
Publication of JP3385533B2 publication Critical patent/JP3385533B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置に関し、
チップコンデンサ搭載を行ったフリップチップ接続タイ
プの半導体装置の、電磁的ノイズ放射低減、或いは外部
からの電磁ノイズによる誤動作を防止する事に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device,
The present invention relates to reduction of electromagnetic noise emission of a flip-chip connection type semiconductor device having a chip capacitor mounted therein, or prevention of malfunction due to electromagnetic noise from the outside.

【0002】[0002]

【従来の技術】図5は、従来のチップコンデンサ搭載を
行ったフリップチップ接続タイプの半導体装置の模式図
である。この構造では、チップコンデンサ3はインター
ポーザ2に水平に搭載される。
2. Description of the Related Art FIG. 5 is a schematic diagram of a flip-chip connection type semiconductor device in which a conventional chip capacitor is mounted. In this structure, the chip capacitor 3 is mounted horizontally on the interposer 2.

【0003】チップコンデンサ3は電源ノイズを低減す
るために搭載するのであるから、出来るだけ半導体チッ
プ1の直近に搭載したい。しかしながら、従来この種の
半導体装置ではフリップチップ接続で用いられるインタ
ーポーザ2の場合、半導体チップ直近は配線密度が最も
高い領域であり、半導体チップの直近にチップコンデン
サ用ランドを設けることは困難であった。また、チップ
コンデンサを搭載する手順としては、チップコンデンサ
を先に搭載し、リフローし、その後半導体チップを搭
載、リフローする方法、半導体チップの搭載とチップコ
ンデンサの搭載を同一工程で行い、一括リフローする方
法がある。いずれにしても、チップコンデンサ自体は軽
量小型であり、2ヶ所のランドの間に搭載されるので、
リフロー時にリフロー温度のばらつきがあると、いわゆ
るチップ立ちが発生し、片方の電極しか接続されないこ
とがあった。
Since the chip capacitor 3 is mounted to reduce power source noise, it is desirable to mount it as close to the semiconductor chip 1 as possible. However, in the case of the interposer 2 which is conventionally used for flip-chip connection in this type of semiconductor device, the area near the semiconductor chip has the highest wiring density, and it is difficult to provide the chip capacitor land in the immediate vicinity of the semiconductor chip. . The procedure for mounting a chip capacitor is to mount the chip capacitor first, then reflow, then mount the semiconductor chip, then reflow the semiconductor chip, and then mount the chip capacitor in the same process, and then reflow all at once. There is a way. In any case, the chip capacitor itself is lightweight and small, and is mounted between the two lands, so
If the reflow temperature varies during reflow, so-called chip rising occurs, and only one electrode may be connected.

【0004】[0004]

【発明が解決しようとする課題】上述した従来の半導体
装置においては、チップコンデンサ用ランド9は一つの
チップコンデンサに電源とグランドの2つ必要である。
チップコンデンサ用ランド9が2つ必要とするため、半
導体チップ1の直近にチップコンデンサを搭載すること
は困難であった。また、図5には図示していないが、リ
ッドを取り付けるとチップコンデンサ3の取り付け部分
と重なり、リッドのキャビティ部分を大きくするか、チ
ップコンデンサ搭載部を更に半導体チップから離した場
所へ移す必要がある。
In the conventional semiconductor device described above, two chip capacitor lands 9 are required for one chip capacitor, a power source and a ground.
Since two chip capacitor lands 9 are required, it is difficult to mount the chip capacitor in the immediate vicinity of the semiconductor chip 1. Although not shown in FIG. 5, when the lid is attached, it overlaps with the attachment portion of the chip capacitor 3 and it is necessary to enlarge the cavity portion of the lid or move the chip capacitor mounting portion to a place further away from the semiconductor chip. is there.

【0005】したがって、本発明の目的は、半導体装置
内にチップコンデンサを内蔵し、チップコンデンサは半
導体装置のインターポーザとリッドによって、電源・グ
ランド間に接続しチップコンデンサの接続は一端がイン
ターポーザ、もう一端はリッドに接続していて、リッド
はインターポーザを介して、グランドに電気的に接続
し、高速動作する半導体装置で問題となる動作時の電源
ノイズ、高周波雑音を低減する。他の目的としてリッド
にエアホールが設け、半導体装置組立時の水蒸気圧スト
レス緩和している。
Therefore, an object of the present invention is to incorporate a chip capacitor in a semiconductor device, the chip capacitor is connected between a power supply and ground by an interposer and a lid of the semiconductor device, and the chip capacitor is connected at one end to the interposer and to the other end. Is connected to a lid, and the lid is electrically connected to the ground through an interposer to reduce power supply noise and high frequency noise at the time of operation, which is a problem in a semiconductor device operating at high speed. As another purpose, air holes are provided in the lid to relieve the water vapor pressure stress when assembling the semiconductor device.

【0006】[0006]

【課題を解決するための手段】本発明の半導体装置は、
フリップチップ接続タイプの半導体装置に於いて、リッ
ドとチップコンデンサが搭載され、前記リッドはインタ
ーポーザ基板のグランドと電気的に接続する手段を有
し、前記チップコンデンサは縦型に搭載し、このチップ
コンデンサの一端は前記インターポーザ上の電源と接続
し、他方は前記リッドと電気的に接続する事を特徴とす
る。また、前記リッドにエアホールが設けられて構成さ
れることを特徴としている。
The semiconductor device of the present invention comprises:
In a flip-chip connection type semiconductor device, a lid and a chip capacitor are mounted, the lid has means for electrically connecting to the ground of an interposer substrate, and the chip capacitor is mounted in a vertical type. Is connected to a power source on the interposer, and the other end is electrically connected to the lid. Further, the lid is characterized by being provided with an air hole.

【0007】[0007]

【発明の実施の形態】次に、本発明について図面を参照
して説明する。図1は本発明の第1の実施形態を示す模
式図である。図1に示されるように、本実施形態は、フ
リップチップ接続を行う半導体装置に対して特に有効で
ある。インターポーザ2の上に半導体チップ1、複数個
のチップコンデンサ3が搭載される。チップコンデンサ
3は一端面のみインターポーザと接続される。図1では
図示していないが、フリップチップの接続部は、アンダ
ーフィル樹脂によって半導体チップ表面保護と強度補強
が図られている。半導体チップ1の裏面、およびチップ
コンデンサ3のもう片側の端面には導電性ペーストが塗
布され、金属のリッド4が半導体チップ1、チップコン
デンサ3を覆う位置に搭載されている。リッド4にはエ
アホール5が設けられている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a schematic diagram showing a first embodiment of the present invention. As shown in FIG. 1, this embodiment is particularly effective for a semiconductor device that performs flip-chip connection. A semiconductor chip 1 and a plurality of chip capacitors 3 are mounted on the interposer 2. The chip capacitor 3 is connected to the interposer only at one end surface. Although not shown in FIG. 1, the semiconductor chip surface protection and the strength reinforcement are achieved by the underfill resin at the flip-chip connection portion. A conductive paste is applied to the back surface of the semiconductor chip 1 and the other end surface of the chip capacitor 3, and a metal lid 4 is mounted at a position to cover the semiconductor chip 1 and the chip capacitor 3. An air hole 5 is provided in the lid 4.

【0008】図2は本発明の断面図である。この半導体
装置の組立は以下のように行われる。初めにインターポ
ーザ2の上に半導体チップ1を搭載する。次にチップコ
ンデンサ3を搭載するが、インターポーザには一端面の
み接続するように搭載する。接続、および固着するため
にははんだを用いる。はんだはインターポーザ上に予備
はんだとして搭載前に塗布しても良いし、チップコンデ
ンサに予めはんだメッキを行っておいても良い。その
後、いわゆるリフローを行い、インターポーザ2と半導
体チップ1、およびチップコンデンサ3を電気的に接続
する、一括リフローで接続が取れる。次にアンダーフィ
ル樹脂7を塗布、キュアする。そして半導体チップ1の
裏面、チップコンデンサ3のもう片側の端面、インター
ポーザ2の一部(リッド4が半導体チップの外側でイン
ターポーザと接触する箇所であり、予め電源パッドを設
けた場所)に導電性ペースト6を塗布し、リッド4を搭
載した後、導電性ペースト6を固定するキュアを行う。
その後、はんだボール8をインターポーザ2に搭載、リ
フローし、捺印等の工程を経て半導体装置の組立が完了
する。
FIG. 2 is a sectional view of the present invention. The assembly of this semiconductor device is performed as follows. First, the semiconductor chip 1 is mounted on the interposer 2. Next, the chip capacitor 3 is mounted, but it is mounted on the interposer so that only one end surface is connected. Solder is used for connection and fixing. The solder may be applied on the interposer as preliminary solder before mounting, or the chip capacitor may be pre-solder plated. After that, so-called reflow is performed, and the interposer 2, the semiconductor chip 1, and the chip capacitor 3 are electrically connected. Next, the underfill resin 7 is applied and cured. Then, a conductive paste is provided on the back surface of the semiconductor chip 1, the other end surface of the chip capacitor 3, and a part of the interposer 2 (where the lid 4 is in contact with the interposer outside the semiconductor chip and where a power supply pad is provided in advance). 6 is applied, the lid 4 is mounted, and then the conductive paste 6 is fixed.
After that, the solder balls 8 are mounted on the interposer 2, reflowed, and steps such as marking are performed to complete the assembly of the semiconductor device.

【0009】図3は、本発明の第2の実施形態である。
リッド4とインターポーザ2の間にスティフナ10と呼
ばれる補強枠が入っている。リッド4は、第1の実施形
態同様導電性ペーストを用いて、インターポーザ2のグ
ランドパッド、スティフナ10、リッドの順で電気的に
接続されている。この構造では、半導体装置がスティフ
ナ10の存在によリ剛性が向上するので、より大きな半
導体チップにでも適用できる。また、リッド4の面積が
広くなるので放熱性が良くなり高発熱の半導体チップに
も適用できる。
FIG. 3 shows a second embodiment of the present invention.
A reinforcing frame called a stiffener 10 is provided between the lid 4 and the interposer 2. The lid 4 is electrically connected in the order of the ground pad of the interposer 2, the stiffener 10 and the lid by using the conductive paste as in the first embodiment. With this structure, the rigidity of the semiconductor device is improved due to the presence of the stiffener 10, so that it can be applied to a larger semiconductor chip. Further, since the area of the lid 4 is increased, the heat dissipation is improved, and the lid 4 can be applied to a semiconductor chip with high heat generation.

【0010】図4は、本発明の第3の実施形態である。
リッド4はインターポーザ2の外形よりやや大きくし、
凹型に加工された金属板とする。また、リッド4の高さ
は半導体チップ1の裏面に所望の厚さの導電性ペースト
6を塗布した状態で、インターポーザ2の半導体チップ
1搭載面でない側と一致する高さとする。チップコンデ
ンサ3は半導体チップの直近に搭載するのが望ましい
が、インターポーザ2の外周端でも良い。この構造で
も、チップコンデンサ3は縦型に搭載される。更に、リ
ッド4ははんだボール8の搭載時にインターポーザ外周
部に塗布、またははんだボール形状で供給されるはんだ
で、インターポーザ2と電気的に接続される。この実施
形態の特徴はチップコンデンサ3の搭載位置の自由度が
高いことである。
FIG. 4 shows a third embodiment of the present invention.
The lid 4 is slightly larger than the outer shape of the interposer 2,
A metal plate processed into a concave shape. The height of the lid 4 is set to be the same as the height of the side of the interposer 2 which is not the mounting surface of the semiconductor chip 1 with the conductive paste 6 having a desired thickness applied to the back surface of the semiconductor chip 1. The chip capacitor 3 is preferably mounted in the immediate vicinity of the semiconductor chip, but it may be mounted on the outer peripheral edge of the interposer 2. Even with this structure, the chip capacitor 3 is mounted vertically. Further, the lid 4 is a solder which is applied to the outer peripheral portion of the interposer or is supplied in the shape of a solder ball when the solder ball 8 is mounted, and is electrically connected to the interposer 2. The feature of this embodiment is that the mounting position of the chip capacitor 3 is highly flexible.

【0011】第1の実施形態、第2の実施形態とも半導
体チップの直近に搭載することを前提としているため、
搭載個数的に制限が出るが、第3の実施形態ではインタ
ーポーザ2上のどこにでも搭載可能なので、複数個搭載
して大容量化を図ることや、許容耐圧、周波数特性の異
なるチップコンデンサを搭載して、半導体装置の特性を
最適化することが可能である。また、リッド4の面積は
第2の実施形態のように大きいので、低熱抵抗化が図ら
れる。更にリッド4はチップコンデンサ3でも支えられ
ているので、リッド4の上に更に図示していない大型の
外部ヒートシンクを取り付ける場合でも、リッド4の変
形は最小限に抑えられる。
Since both the first and second embodiments are presumed to be mounted in the immediate vicinity of the semiconductor chip,
Although the number of mounted devices is limited, in the third embodiment, since it can be mounted anywhere on the interposer 2, a plurality of devices can be mounted to increase the capacity and chip capacitors with different allowable withstand voltage and frequency characteristics are mounted. Thus, the characteristics of the semiconductor device can be optimized. Moreover, since the area of the lid 4 is large as in the second embodiment, the thermal resistance can be reduced. Further, since the lid 4 is also supported by the chip capacitor 3, even when a large external heat sink (not shown) is mounted on the lid 4, the deformation of the lid 4 can be minimized.

【0012】[0012]

【発明の効果】以上説明したように、本発明は、(1)
チップコンデンサ3を半導体チップ1の直近に搭載でき
るので、電源ノイズに対する電気特性が向上する、
(2)半導体チップ1とチップコンデンサ3を一回のリ
フローで固定でき、製造工程が簡略化される、(3)チ
ップコンデンサ3搭載によるアンダーフィル樹脂フィレ
ットの形状異常を低減でき、接続信頼性を向上させるこ
とが出来る、(4)半導体チップ1、チップコンデンサ
3、リッド4を一括で固着出来ると同時に電気的にも接
続できるので、製造工程が簡略化される、(5)導電性
ペースト6の厚さを薄くでき、半導体装置の熱抵抗を低
くできる、(6)リッド4が電気的にグランドに接続さ
れるので、半導体チップ1の動作時の電磁的ノイズ放射
低減、逆に外部からの電磁ノイズによる半導体チップ1
の誤動作を防止できる効果がある。
As described above, the present invention provides (1)
Since the chip capacitor 3 can be mounted in the immediate vicinity of the semiconductor chip 1, the electric characteristics with respect to power source noise are improved,
(2) The semiconductor chip 1 and the chip capacitor 3 can be fixed by one reflow, which simplifies the manufacturing process. (3) The shape abnormality of the underfill resin fillet due to the mounting of the chip capacitor 3 can be reduced and the connection reliability can be improved. (4) The semiconductor chip 1, the chip capacitor 3, and the lid 4 can be fixed together and electrically connected at the same time, so that the manufacturing process is simplified. (5) The conductive paste 6 The thickness can be reduced and the thermal resistance of the semiconductor device can be reduced. (6) Since the lid 4 is electrically connected to the ground, electromagnetic noise emission at the time of operation of the semiconductor chip 1 is reduced, and conversely electromagnetic waves from outside are reduced. Semiconductor chip 1 due to noise
This has the effect of preventing the malfunction of.

【0013】従来この種の半導体装置ではフリップチッ
プ接続で用いられるインターポーザ2の場合、半導体チ
ップ直近は配線密度が最も高い領域であり、半導体チッ
プの直近にチップコンデンサ用ランドを設けることは、
困難であった。本発明では、チップコンデンサを立てて
搭載するので、搭載用のランド面積が2分の1で済み半
導体チップの近くにチップコンデンサを搭載できる。チ
ップコンデンサを搭載する手順としては、チップコンデ
ンサを先に搭載し、リフローし、その後チップを搭載、
リフローする方法、本発明と同様に半導体チップの搭載
とチップコンデンサの搭載を同一工程で行い、一括リフ
ローする方法がある。いずれにしても、チップコンデン
サ自体は軽量小型であり、2ヶ所のランドをまたいで搭
載されるので、リフロー時にリフロー温度のばらつきが
あると、いわゆるチップ立ちが発生し、片方の電極しか
接続されないことがある。本発明ではチップコンデンサ
を縦型に搭載するので元々1ヶ所しかはんだリフローさ
れず、チップ立ちのような現象は発生しないし、2回に
分けてリフローする必要もない。
Conventionally, in the case of the interposer 2 used in the flip chip connection in the semiconductor device of this type, the region near the semiconductor chip has the highest wiring density, and the chip capacitor land is provided in the immediate vicinity of the semiconductor chip.
It was difficult. According to the present invention, since the chip capacitor is mounted upright, the mounting land area is half, and the chip capacitor can be mounted near the semiconductor chip. The procedure for mounting the chip capacitor is to mount the chip capacitor first, reflow, and then mount the chip.
There is a method of reflowing, a method of mounting a semiconductor chip and a chip capacitor in the same step as in the present invention, and performing batch reflowing. In any case, the chip capacitor itself is lightweight and small, and it is mounted across two lands, so if there is variation in the reflow temperature during reflow, so-called chip standing occurs and only one electrode is connected. There is. In the present invention, since the chip capacitor is mounted vertically, the solder reflow is originally performed only at one place, a phenomenon such as chip standing does not occur, and there is no need to perform reflow in two steps.

【0014】チップコンデンサ3をチップ1の近くに搭
載すると、アンダーフィル樹脂7の拡がりをおさえ、結
果的に半導体チップ側面のフィレット形状を波打たせて
しまうことがある。フィレット形状が正しい形にならな
いと、半導体チップに加わる熱応力が形状異常部分に集
中し、半導体チップの破壊に至ることがある。本発明で
は、チップコンデンサを半導体チップの直近に搭載する
が、縦型であるため、アンダーフィル樹脂の拡がりを妨
害する可能性が低くなる。
When the chip capacitor 3 is mounted near the chip 1, the underfill resin 7 may be prevented from spreading and, as a result, the fillet shape on the side surface of the semiconductor chip may be wavy. If the fillet shape is not correct, the thermal stress applied to the semiconductor chip may concentrate on the abnormal shape portion, leading to the destruction of the semiconductor chip. In the present invention, the chip capacitor is mounted in the immediate vicinity of the semiconductor chip, but since it is a vertical type, the possibility of hindering the spread of the underfill resin is reduced.

【0015】リッド4を取り付ける際には、導電性ペー
スト6を半導体チップ1の裏面、チップコンデンサ3の
片端面、インターポーザ上のリッドグランド接続部に塗
布する。導電性ペースト6は、例えば銀ペースのような
もので良いので、1本のノズルで3ヶ所とも塗布でき
る。その後、リッド4を所定の位置に置き、押し圧力を
かけて半導体チップ裏面に一様に且つ薄く配置する。工
程としては導電性ペースト6の塗布、キュアの2工程で
済み、製造は容易である。
When the lid 4 is attached, the conductive paste 6 is applied to the back surface of the semiconductor chip 1, one end surface of the chip capacitor 3 and the lid ground connection portion on the interposer. Since the conductive paste 6 may be, for example, a silver paste, it can be applied at three locations with one nozzle. After that, the lid 4 is placed at a predetermined position, and a pressing force is applied to uniformly and thinly arrange the back surface of the semiconductor chip. The manufacturing process is easy because it only requires two steps of coating the conductive paste 6 and curing.

【0016】本発明では、リッド4にエアホール5を設
けている。これにより導電性ペースト6に溶剤成分の高
いもの、すなわち流動性が高い材料を使用した場合で
も、キュア時のガスぬきが可能である。流動性が高い導
電性ペーストなので、リッドを押しつけて、半導体チッ
プ裏面とリッド4との距離を短くでき、結果として半導
体装置の熱抵抗を低減できる。また、エアホール5がは
んだボール搭載後のリフローで水蒸気圧によるインター
ポーザ破壊、アンダーフィル樹脂の剥離を防ぐことがで
きるのは言うまでもない。リッド4はインターポーザ2
を経由してグランドと接続されている。これにより、電
磁放射ノイズの発生防止と外部からの飛び込みを防止で
きるという効果がある。
In the present invention, an air hole 5 is provided in the lid 4. As a result, even when a material having a high solvent content, that is, a material having a high fluidity is used for the conductive paste 6, it is possible to remove gas during curing. Since the conductive paste has high fluidity, the lid can be pressed to shorten the distance between the back surface of the semiconductor chip and the lid 4, and as a result, the thermal resistance of the semiconductor device can be reduced. Needless to say, the air holes 5 can prevent the interposer from being destroyed and the underfill resin from peeling off due to the water vapor pressure due to the reflow after mounting the solder balls. Lid 4 is interposer 2
Is connected to the ground via. As a result, it is possible to prevent the generation of electromagnetic radiation noise and the intrusion from the outside.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施形態を示す半導体装置の模
式図である。
FIG. 1 is a schematic view of a semiconductor device showing a first embodiment of the present invention.

【図2】本発明の第1の実施形態を示す半導体装置の断
面図である。
FIG. 2 is a cross-sectional view of a semiconductor device showing the first embodiment of the present invention.

【図3】本発明の第2の実施形態を示す半導体装置の断
面図である。
FIG. 3 is a sectional view of a semiconductor device showing a second embodiment of the present invention.

【図4】本発明の第3の実施形態を示す半導体装置の断
面図である。
FIG. 4 is a cross-sectional view of a semiconductor device showing a third embodiment of the present invention.

【図5】従来のチップコンデンサ搭載を行ったフリップ
チップ接続タイプの半導体装置の模式図である。
FIG. 5 is a schematic diagram of a flip-chip connection type semiconductor device on which a conventional chip capacitor is mounted.

【符号の説明】[Explanation of symbols]

1 半導体チップ 2 インターポーザ 3 チップコンデンサ 4 リッド 5 エアホール 6 導電性ペースト 7 アンダーフィル樹脂 8 はんだボール 9 チップコンデンサ用ランド 10 スティフナ 1 semiconductor chip 2 Interposer 3 chip capacitors 4 lid 5 air holes 6 Conductive paste 7 Underfill resin 8 solder balls 9 Land for chip capacitors 10 Stiffener

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 フリップチップ接続タイプの半導体装置
に於いて、リッドとチップコンデンサが搭載され、前記
リッドはインターポーザ基板のグランドと電気的に接続
する手段を有し、前記チップコンデンサは縦型に搭載
し、このチップコンデンサの一端は前記インターポーザ
上の電源と接続し、他方は前記リッドと電気的に接続す
る事を特徴とする半導体装置。
1. In a flip-chip connection type semiconductor device, a lid and a chip capacitor are mounted, the lid has means for electrically connecting to the ground of an interposer substrate, and the chip capacitor is mounted vertically. A semiconductor device, wherein one end of the chip capacitor is connected to a power source on the interposer and the other end is electrically connected to the lid.
【請求項2】 前記リッドと前記インターポーザの間に
補強枠であるスティフナが挿入されている事を特徴とす
る請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein a stiffener as a reinforcing frame is inserted between the lid and the interposer.
【請求項3】 前記リッドは前記インターポーザの外形
よりやや大きくし、凹型に加工された金属板を用い、こ
のリッドと前記インターポーザとの間に内包する様にこ
のインターポーザの片面に半導体チップを取り付け、前
記リッドの高さは前記インターポーザの前記半導体チッ
プ搭載面でない側と一致する高さとする事を特徴とする
請求項1記載の半導体装置。
3. The lid is made slightly larger than the outer shape of the interposer, and a metal plate processed into a concave shape is used. A semiconductor chip is attached to one surface of the interposer so as to be enclosed between the lid and the interposer, 2. The semiconductor device according to claim 1, wherein the height of the lid is the same as the height of the side of the interposer which is not the semiconductor chip mounting surface.
【請求項4】 前記リッドははんだボール搭載時に前記
インターポーザ外周部に塗布する事により供給されるは
んだで、前記インターポーザと電気的に接続される事を
特徴とする請求項3記載の半導体装置。
4. The semiconductor device according to claim 3, wherein the lid is a solder supplied by being applied to the outer peripheral portion of the interposer when the solder ball is mounted, and is electrically connected to the interposer.
【請求項5】 前記リッドははんだボール搭載時に前記
インターポーザ外周部にはんだボール形状で供給される
はんだで、前記インターポーザと電気的に接続される事
を特徴とする請求項3記載の半導体装置。
5. The semiconductor device according to claim 3, wherein the lid is a solder ball-shaped solder supplied to the outer peripheral portion of the interposer when the solder balls are mounted, and is electrically connected to the interposer.
【請求項6】 前記リッドにエアホールが設けられてい
る事を特徴とする請求項1乃至5記載の半導体装置。
6. The semiconductor device according to claim 1, wherein an air hole is provided in the lid.
JP2000017687A 2000-01-26 2000-01-26 Semiconductor device Expired - Fee Related JP3385533B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000017687A JP3385533B2 (en) 2000-01-26 2000-01-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000017687A JP3385533B2 (en) 2000-01-26 2000-01-26 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2001210778A JP2001210778A (en) 2001-08-03
JP3385533B2 true JP3385533B2 (en) 2003-03-10

Family

ID=18544649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000017687A Expired - Fee Related JP3385533B2 (en) 2000-01-26 2000-01-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3385533B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923850B2 (en) 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
US8405187B2 (en) 2008-02-11 2013-03-26 Globalfoundries Inc. Chip package with channel stiffener frame
US8927344B2 (en) 2008-03-19 2015-01-06 Ati Technologies Ulc Die substrate with reinforcement structure
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949822B2 (en) * 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
JP5573645B2 (en) 2010-12-15 2014-08-20 富士通セミコンダクター株式会社 Semiconductor device and manufacturing method of semiconductor device
JP2018060986A (en) * 2016-10-07 2018-04-12 株式会社ジェイデバイス Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8405187B2 (en) 2008-02-11 2013-03-26 Globalfoundries Inc. Chip package with channel stiffener frame
US8927344B2 (en) 2008-03-19 2015-01-06 Ati Technologies Ulc Die substrate with reinforcement structure
US7923850B2 (en) 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows

Also Published As

Publication number Publication date
JP2001210778A (en) 2001-08-03

Similar Documents

Publication Publication Date Title
US6756685B2 (en) Semiconductor device
US7081375B2 (en) Semiconductor package having thermal interface material (TIM)
US5909057A (en) Integrated heat spreader/stiffener with apertures for semiconductor package
US7554191B2 (en) Semiconductor device having a heatsink plate with bored portions
US6969636B1 (en) Semiconductor package with stress inhibiting intermediate mounting substrate
US20040183187A1 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
JP3196762B2 (en) Semiconductor chip cooling structure
US7400048B2 (en) Void-free circuit board and semiconductor package having the same
US7388284B1 (en) Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit
JP2000077563A (en) Semiconductor device and its manufacture
KR20010014930A (en) Semiconductor device
KR100553142B1 (en) Stress relieved ball grid array package
JP3475426B2 (en) Method for manufacturing semiconductor device
JP3385533B2 (en) Semiconductor device
JP2003008186A (en) Semiconductor device
JP3674179B2 (en) Ball grid array semiconductor device and manufacturing method thereof
JP3532450B2 (en) Mounting structure of BGA type semiconductor package and mounting method thereof
JP2000232186A (en) Semiconductor device and its manufacture
KR20030085449A (en) An improved flip chip package
US6982192B1 (en) High performance thermal interface curing process for organic flip chip packages
JP3874115B2 (en) Semiconductor device
JP4178542B2 (en) Mounting structure of backside electrode type semiconductor package
JP3879319B2 (en) Semiconductor device and manufacturing method thereof
JP3438125B2 (en) BGA package mounting structure
JP4371238B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021126

LAPS Cancellation because of no payment of annual fees