JP3384762B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3384762B2 JP3384762B2 JP36683998A JP36683998A JP3384762B2 JP 3384762 B2 JP3384762 B2 JP 3384762B2 JP 36683998 A JP36683998 A JP 36683998A JP 36683998 A JP36683998 A JP 36683998A JP 3384762 B2 JP3384762 B2 JP 3384762B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead
- bent
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は実装面積を低減した
半導体装置を製造するための、ワイヤボンド方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wire bonding method for manufacturing a semiconductor device having a reduced mounting area.
【０００２】[0002]
【従来の技術】従来の半導体装置においては、樹脂モー
ルドしたパッケージの側面から水平方向にリード端子を
導出し、導出したリード端子を樹脂外部でＺ字型に折り
曲げることで、リード端子の成形を行っていた。実装時
には、リード端子の半田付け部が樹脂から離れた位置に
あるので、実装占有面積が大きいという問題点がある。2. Description of the Related Art In a conventional semiconductor device, lead terminals are formed by horizontally extending lead terminals from the side of a resin-molded package and bending the lead terminals outside the resin into a Z shape. Was there. At the time of mounting, since the soldering portion of the lead terminal is located away from the resin, there is a problem that the mounting area is large.
【０００３】そこで、リードの折り曲げ部を樹脂の内部
に格納することで、実装時の占有面積を低減するような
パッケージが出現してきた（例えば、特開平３−３３５
４号）。Therefore, a package has been developed in which the bent portion of the lead is housed inside the resin to reduce the occupied area at the time of mounting (for example, JP-A-3-335).
No. 4).
【０００４】図３は、斯かる装置を示す斜視図、図４と
図５は各々側面図と裏面図である。この半導体装置は、
半導体チップ１を搭載するアイランド２に対して近傍に
リード端子３を配置し、アイランド２から連続するアイ
ランドリード４とリード端子３にＺ字型の曲げ加工を施
し、半導体チップ１とリード端子３とをワイヤ５で接続
し、そしてリード端子３の裏面側の一部がパッケージの
裏面と水平面を構成するように、周囲を樹脂６で封止し
たものである（図５参照）。リード端子２は樹脂６の内
部からストレートに外部に導出される。FIG. 3 is a perspective view showing such a device, and FIGS. 4 and 5 are a side view and a back view, respectively. This semiconductor device
The lead terminal 3 is arranged in the vicinity of the island 2 on which the semiconductor chip 1 is mounted, and the island lead 4 and the lead terminal 3 continuous from the island 2 are subjected to a Z-shaped bending process to form the semiconductor chip 1 and the lead terminal 3. Are connected by wires 5, and the periphery is sealed with resin 6 so that a part of the back surface of the lead terminal 3 forms a horizontal surface with the back surface of the package (see FIG. 5). The lead terminal 2 is led out straight from the inside of the resin 6.
【０００５】この半導体装置はリード端子２の折り曲げ
部分を樹脂６内部に収納することから、既に折り曲げら
れた状態のリードフレームを用いて製造工程が行われ
る。図６（Ａ）を参照して、その一つのワイヤボンド工
程においては、アイランド２とアイランドリード４との
段差に相当する高さＨを設けた突出部７にアイランド２
を設置し、ヒータブロック８によって加熱しながら、ボ
ンディングツール９を用いて半導体チップ１表面の電極
パッドにワイヤをワイヤボンドする。１０はアイランド
リード４を押圧するフレームクランパである。Since the bent portion of the lead terminal 2 is housed inside the resin 6 in this semiconductor device, the manufacturing process is performed using the lead frame which is already bent. With reference to FIG. 6 (A), in the one wire bonding step, the island 2 is formed on the protrusion 7 having a height H corresponding to the step between the island 2 and the island lead 4.
And a wire is wire-bonded to the electrode pad on the surface of the semiconductor chip 1 using the bonding tool 9 while being heated by the heater block 8. A frame clamper 10 presses the island leads 4.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、リード
フレームの製造上の誤差によって、アイランド２とアイ
ランドリード４との段差に誤差が生じた場合、突出部７
とアイランド２との間に隙間が生じる場合がある。この
状態でワイヤボンドを行うと、アイランドリードが支点
となって図６（Ｂ）に示すようにアイランド２が傾き、
両者の密着不足から加熱不足が生じ、ワイヤの接着不良
等、ワイヤボンドのボンダビリティを低下させる欠点が
あった。更にはアイランド２が傾いたことによって、ボ
ンディングツール９から与える超音波振動が伝達不足と
なり、これもワイヤの接着不良などを招く欠点があっ
た。However, when an error occurs in the step between the island 2 and the island lead 4 due to the manufacturing error of the lead frame, the protrusion 7 is formed.
There may be a gap between the island and the island 2. When wire bonding is performed in this state, the island lead serves as a fulcrum and the island 2 tilts as shown in FIG.
Due to insufficient adhesion between the two, insufficient heating occurs, and there is a defect that bondability of the wire is deteriorated, such as poor adhesion of the wire. Further, due to the tilt of the island 2, the ultrasonic vibration given from the bonding tool 9 is insufficiently transmitted, which also has a drawback of causing defective wire bonding.
【０００７】[0007]
【課題を解決するための手段】本発明は、上述した各事
情に鑑みて成されたものであり、半導体チップを搭載す
るアイランドと、前記アイランドに近接するリードと、
前記アイランドに連続するアイランドリードとを具備
し、前記アイランドリードには曲げ加工が施されてお
り、前記アイランドに接続する箇所の近傍で前記アイラ
ンドリードを下方に延在させるように曲げられた第１の
折り曲げ部と、前記下方に曲げられたアイランドリード
を再び水平方向に延在させるように曲げられた第２の折
り曲げ部とを有しており、前記アイランド表面には半導
体チップがダイボンドされ、前記アイランドリードと前
記アイランドとの高さの差に相当する突出部を持つヒー
トブロックの前記突出部上部に、前記アイランドを設置
し、前記アイランドリードをフレームクランパにて押圧
し、該押圧固定された状態で、前記半導体チップにワイ
ヤボンドを行う半導体装置の製造方法において、前記ヒ
ートブロックの前記突出部と前記フレームクランパが押
圧する箇所の間に、前記アイランドリードの第２の折り
曲げ部を逃がすことが可能な凹部を形成したことを特徴
とするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned circumstances, and includes an island on which a semiconductor chip is mounted, a lead adjacent to the island,
A first lead which is provided with an island lead continuous to the island, the island lead is bent, and is bent so as to extend the island lead downward in the vicinity of a portion connected to the island. And a second bent portion that is bent so as to extend the downwardly bent island lead again in the horizontal direction, and a semiconductor chip is die-bonded to the island surface, A state in which the island is installed above the projecting portion of the heat block having a projecting portion corresponding to the height difference between the island lead and the island, and the island lead is pressed by a frame clamper, and is fixed in a pressed state. In the method for manufacturing a semiconductor device in which wire bonding is performed on the semiconductor chip, the protrusion of the heat block is Between parts and the frame clamper locations for pressing, it is characterized in that the formation of the second bent portion recess capable of escape of the island lead.
【０００８】[0008]
【発明の実施の形態】以下に本発明の実施の形態を詳細
に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below.
【０００９】図１は、本発明の製造方法を説明するため
の図面である。アイランド２とアイランドリード４は、
枠体に保持されたリードフレームの状態で供給されてい
る。リードフレームは、板厚０．１〜０．３ｍｍの鉄あ
るいは銅系の素材を打ち抜きあるいはエッチング加工し
たものであり、これらと共にリード端子３も前記枠体に
保持されている。該リードフレームの状態で、リード端
子３とアイランドリード４に曲げ加工が施される。アイ
ランドリード４に対する曲げ加工は、アイランド２の付
け根付近で下方に曲げられる第１の折り曲げ部２０と、
下方に延びたアイランドリード４を再びアイランド２表
面と水平になるように曲げられた第２の折り曲げ部２１
からなる。これらの加工によって、アイランド２の表面
とアイランドリード４先端部分の表面とは高さで０．１
〜０．５ｍｍの段差を作っている。この段差の許容誤差
は、プラス・マイナス２０〜４０μｍである。リード端
子３の先端部分にも同様の曲げ加工が施され、第２の折
り曲げ部２１より外側が、実装時における半田付け部分
となる。FIG. 1 is a drawing for explaining the manufacturing method of the present invention. Island 2 and island lead 4
It is supplied in the state of the lead frame held by the frame. The lead frame is made by punching or etching an iron- or copper-based material having a plate thickness of 0.1 to 0.3 mm, and together with these, the lead terminal 3 is also held by the frame body. In the state of the lead frame, the lead terminal 3 and the island lead 4 are bent. The bending process for the island lead 4 is performed by the first bent portion 20 bent downward near the root of the island 2.
The second bent portion 21 in which the island lead 4 extending downward is bent again so as to be horizontal with the surface of the island 2.
Consists of. By these processes, the surface of the island 2 and the surface of the tip of the island lead 4 have a height of 0.1.
A step of 0.5 mm is made. The allowable error of this step is plus or minus 20 to 40 μm. The same bending process is also applied to the tip portions of the lead terminals 3, and the outside of the second bent portion 21 becomes a soldering portion during mounting.
【００１０】図１（Ａ）を参照して、ワイヤボンド工程
では、アイランド２上に半導体チップ１をダイボンドし
たものが供給され、そのリードフレームをヒータブロッ
ク８の上に設置し、フレームクランパ１０によってアイ
ランドリード４を押圧固定する。ヒータブロック８の内
部には図示せぬ加熱ヒータが内蔵されており、ヒータブ
ロック８自体を１２０〜３００℃の温度に加熱してい
る。Referring to FIG. 1A, in a wire bonding process, a semiconductor chip 1 die-bonded on an island 2 is supplied, its lead frame is set on a heater block 8, and a frame clamper 10 is used. The island lead 4 is pressed and fixed. A heater (not shown) is built in the heater block 8 to heat the heater block 8 itself to a temperature of 120 to 300 ° C.
【００１１】ヒータブロック８の表面には、リードフレ
ームの段差に相当する高さＨの突出部７を形成してい
る。アイランド２上に搭載する半導体チップ１のチップ
サイズよりは大きな面積でアイランド２の裏面側に接触
可能な様に形成しており、該突出部７を経由して、熱伝
導によりアイランド２を加熱する役割を持つ。高さＨ
は、アイランド２とアイランドリード４との段差の設計
寸法において、許容誤差の最低の高さに合わせた高さに
設計してある。即ち、段差の設計寸法が０．２ｍｍプラ
スマイナス３０μｍであれば、０．１７ｍｍの高さに設
計してある。On the surface of the heater block 8, a protrusion 7 having a height H corresponding to a step of the lead frame is formed. The semiconductor chip 1 mounted on the island 2 is formed so as to be in contact with the back surface side of the island 2 in a larger area than the chip size, and the island 2 is heated by heat conduction via the protrusion 7. Have a role. Height H
Is designed to have a height corresponding to the minimum allowable error in the design dimension of the step between the island 2 and the island lead 4. That is, if the design dimension of the step is 0.2 mm plus or minus 30 μm, the height is designed to be 0.17 mm.
【００１２】そして、突出部８とフレームクランパ１０
との間に、深さが約５０μｍ〜３００μｍの凹部２２を
形成する。凹部２２は、フレームクランパ１０が接触し
ている箇所の端２３近傍まで形成している。幅は、アイ
ランドリード４が収納可能な状態であれば可である。Then, the protrusion 8 and the frame clamper 10
And the recessed portion 22 having a depth of about 50 μm to 300 μm are formed therebetween. The recess 22 is formed up to the vicinity of the end 23 where the frame clamper 10 is in contact. The width may be any as long as the island leads 4 can be stored.
【００１３】図１（Ｂ）を参照して、アイランド２上に
ダイボンドした半導体チップ１の電極パッド（図示せ
ず）にボンディングツール９を移送し、ワイヤボンドす
る。ボンディングツール９は中心に数十μｍの貫通孔を
持つ円筒形状のツールで、該貫通孔には直径が数十μｍ
の金ワイヤ１１が挿入され、先端部には金ボールが形成
されている。そして、ボンディングツール９を押し下げ
ると共にツール９を介して超音波振動を与え、ワイヤ１
１の金ボール部分を電極パッド表面に固着する。その
際、アイランド２が突出部７から数十μｍの隙間２４で
浮いていても、ボンディングツール９の押圧力によって
押し下げられ変形するので、アイランド２と突出部７と
が接触する。また、第２の折り曲げ部２１が凹部２２に
逃げる様に変形することによって、アイランド２の裏面
を突出部７上部の平坦面に密着させることができる。従
って、ヒータブロック８からの熱伝達を効率よく行うこ
とができ、ボンダビリティの低下を防止できる。加え
て、両者が密着することによってツール９からの超音波
振動の伝達も効率よく行うことができ、これもボンダビ
リティの低下を防止する。Referring to FIG. 1B, the bonding tool 9 is transferred to the electrode pad (not shown) of the semiconductor chip 1 die-bonded on the island 2 and wire-bonded. The bonding tool 9 is a cylindrical tool having a through hole with a diameter of several tens of μm in the center.
The gold wire 11 is inserted and a gold ball is formed at the tip. Then, the bonding tool 9 is pushed down, and ultrasonic vibration is applied through the tool 9 so that the wire 1
The gold ball portion 1 is fixed to the electrode pad surface. At that time, even if the island 2 floats above the protrusion 7 with a gap 24 of several tens of μm, the island 2 and the protrusion 7 come into contact with each other because they are pressed down and deformed by the pressing force of the bonding tool 9. Further, by deforming the second bent portion 21 so as to escape into the concave portion 22, the back surface of the island 2 can be brought into close contact with the flat surface above the projecting portion 7. Therefore, the heat transfer from the heater block 8 can be efficiently performed, and the decrease in bondability can be prevented. In addition, the close contact between the two allows efficient transmission of ultrasonic vibrations from the tool 9, which also prevents a decrease in bondability.
【００１４】図１（Ｃ）を参照して、ツール９上方の図
示せぬワイヤクランパを解放した後にツール９を上昇さ
せてその押圧力を解除すれば、リードフレームの機械的
応力によって、図１（Ａ）と同じ正常な位置までリード
変形が回復し、アイランド２上への半導体チップ１のフ
ァーストボンドが終了する。Referring to FIG. 1C, if the wire clamper (not shown) above the tool 9 is released and then the tool 9 is lifted to release the pressing force, the mechanical stress of the lead frame causes the damage to the state shown in FIG. The lead deformation is restored to the same normal position as in (A), and the first bonding of the semiconductor chip 1 onto the island 2 is completed.
【００１５】図２（Ａ）を参照して、同じワークエリア
内で、アイランド２の隣にはリード端子３が設置されて
おり、このリード端子３にはアイランドリード４と同様
に第１と第２の折り曲げ部２０、２１を形成している。
従って、アイランド２が突出部７から隙間２４で浮いて
いれば、リード端子３の先端部も隙間２４で浮いている
可能性が高い。With reference to FIG. 2A, a lead terminal 3 is installed next to the island 2 in the same work area. Two bent portions 20 and 21 are formed.
Therefore, if the island 2 floats from the protruding portion 7 in the gap 24, it is highly possible that the tip portion of the lead terminal 3 also floats in the gap 24.
【００１６】図２（Ｂ）を参照して、半導体チップ１へ
の１ｓｔボンドが終了したツール９をリード端子３上方
に移送し、下降させて、ワイヤ１１をリード端子３表面
に押圧する。同時に超音波振動を与え、ワイヤ１１をリ
ード端子３表面に接着・切断して２ｎｄボンディングす
る。その際、第２の折り曲げ部２１が逃げる凹部２２を
形成することによって、ツール９の押圧力によってリー
ド端子３が変形し、リード３裏面と突出部７との密着が
可能となる。With reference to FIG. 2B, the tool 9 after the 1st bond to the semiconductor chip 1 is transferred to the upper side of the lead terminal 3 and is lowered, and the wire 11 is pressed against the surface of the lead terminal 3. At the same time, ultrasonic vibration is applied to bond and cut the wire 11 to the surface of the lead terminal 3 for second bonding. At this time, by forming the concave portion 22 through which the second bent portion 21 escapes, the lead terminal 3 is deformed by the pressing force of the tool 9, and the back surface of the lead 3 and the protruding portion 7 can be brought into close contact with each other.
【００１７】そして、図２（Ｃ）に示すようにツール９
を解放することによって、半導体チップ１の電極パッド
とリード端子３とがワイヤ１１にとって接続される。Then, as shown in FIG.
By releasing, the electrode pad of the semiconductor chip 1 and the lead terminal 3 are connected to the wire 11.
【００１８】以上の工程でワイヤボンドを終えたリード
フレームは、樹脂モールドされ、そしてリードフレーム
から各素子を切り離すカットベンド工程を経て、図３に
示したような半導体装置が完成する。The lead frame which has been wire-bonded in the above steps is resin-molded, and a semiconductor device as shown in FIG. 3 is completed through a cut bend step of separating each element from the lead frame.
【００１９】[0019]
【発明の効果】以上に説明したように、本発明によれ
ば、ヒータブロック８の突出部７に隣接してアイランド
リード４の第２の折り曲げ部２１を格納可能な凹部２２
を設けたことによって、アイランド２と突出部７とを密
着させた状態でワイヤボンドすることが可能である利点
を有する。また、ワイヤ１１の２ｎｄボンディングも同
様である。このことは、ワイヤボンド時のボンダビリテ
ィの低下を防止し、安定度の高い処理を行える利点を有
する。As described above, according to the present invention, the concave portion 22 adjacent to the protruding portion 7 of the heater block 8 and capable of accommodating the second bent portion 21 of the island lead 4 is formed.
By providing the above, there is an advantage that wire bonding can be performed in a state where the island 2 and the protruding portion 7 are in close contact with each other. The same applies to the second bonding of the wire 11. This has an advantage that bondability is prevented from lowering at the time of wire bonding and a highly stable process can be performed.
【図１】本発明を説明するための断面図である。FIG. 1 is a cross-sectional view for explaining the present invention.
【図２】本発明を説明するための断面図である。FIG. 2 is a cross-sectional view for explaining the present invention.
【図３】半導体装置を説明するための斜視図である。FIG. 3 is a perspective view illustrating a semiconductor device.
【図４】半導体装置を説明するための側面図である。FIG. 4 is a side view illustrating a semiconductor device.
【図５】半導体装置を裏面側から観測した平面図であ
る。FIG. 5 is a plan view of the semiconductor device observed from the back side.
【図６】従来例を説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a conventional example.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−326609（ＪＰ，Ａ) 特開 平５−326812（ＪＰ，Ａ) 特開 平７−50380（ＪＰ，Ａ) 特開 平３−3354（ＪＰ，Ａ) 特開 平７−147360（ＪＰ，Ａ) 特開2000−195875（ＪＰ，Ａ) 実開 平２−728（ＪＰ，Ｕ) 実開 平５−79946（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/48 ─────────────────────────────────────────────────── --Continued from the front page (56) References JP-A-5-326609 (JP, A) JP-A-5-326812 (JP, A) JP-A-7-50380 (JP, A) JP-A-3- 3354 (JP, A) JP 7-147360 (JP, A) JP 2000-195875 (JP, A) Actual flat 2-728 (JP, U) Actual flat 5-79946 (JP, U) ( 58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/60 H01L 23/48
Claims (3)
前記アイランドに近接するリードと、前記アイランドに
連続するアイランドリードとを具備し、 前記アイランドリードには曲げ加工が施されており、 前記アイランドに接続する箇所の近傍で前記アイランド
リードを下方に延在させるように曲げられた第１の折り
曲げ部と、 前記下方に曲げられたアイランドリードを再び水平方向
に延在させるように曲げられた第２の折り曲げ部とを有
しており、 前記アイランド表面には半導体チップがダイボンドさ
れ、 前記アイランドリードと前記アイランドとの高さの差に
相当する突出部を持つヒートブロックの前記突出部上部
に前記アイランドを設置し、 前記アイランドリードをフレームクランパにて押圧し、 該押圧固定された状態で、前記半導体チップにワイヤボ
ンドを行う半導体装置の製造方法において、ボンディングツールで前記半導体チップにワイヤをボン
ディングするときに前記アイランドを押し下げて前記突
起部に当接させ、その際に前記ヒートブロックの前記突
起部と前記フレームクランパが押圧する箇所の間に設け
た凹部に前記アイランドリードの第２の折り曲げ部を逃
がすことを特徴とする半導体装置の製造方法。 1. An island on which a semiconductor chip is mounted,
A lead adjacent to the island and an island lead continuous to the island are provided. The island lead is bent, and the island lead extends downward near a portion connected to the island. And a second bent portion bent so as to extend the downwardly bent island lead again in the horizontal direction. Is a semiconductor chip that is die-bonded, and the island is installed above the protruding portion of the heat block having a protruding portion corresponding to the height difference between the island lead and the island, and the island lead is pressed by a frame clamper. A method for manufacturing a semiconductor device, in which the semiconductor chip is wire-bonded in the pressed and fixed state Bonding wire to the semiconductor chip with a bonding tool.
The island is pushed down when ding
The heat block is brought into contact with the protrusion, and at that time, the protrusion of the heat block
Provided between the starting portion and the portion pressed by the frame clamper
The second bent portion of the island lead into the recess
A method for manufacturing a semiconductor device, which comprises:
圧する箇所の近傍まで拡大されていることを特徴とす
る、請求項１記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the recess is enlarged to a position near a portion pressed by the frame clamper.
げ部に相当する折り曲げ部を有していることを特徴とす
る請求項１記載の半導体装置の製造方法。3. The method for manufacturing a semiconductor device according to claim 1, wherein the lead also has a bent portion corresponding to the first and second bent portions.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36683998A JP3384762B2 (en) | 1998-12-24 | 1998-12-24 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36683998A JP3384762B2 (en) | 1998-12-24 | 1998-12-24 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000195894A JP2000195894A (en) | 2000-07-14 |
| JP3384762B2 true JP3384762B2 (en) | 2003-03-10 |
Family
ID=18487812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36683998A Expired - Fee Related JP3384762B2 (en) | 1998-12-24 | 1998-12-24 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3384762B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4601201B2 (en) * | 2001-04-25 | 2010-12-22 | 芝浦メカトロニクス株式会社 | Frame holding device and wire bonding method and device |
| US8405200B2 (en) | 2007-05-29 | 2013-03-26 | Kyocera Corporation | Electronic-component-housing package and electronic device |
| JP5597727B2 (en) | 2011-01-20 | 2014-10-01 | 京セラ株式会社 | Semiconductor element storage package and semiconductor device including the same |
| JP2013077813A (en) * | 2011-09-15 | 2013-04-25 | Mitsubishi Chemicals Corp | Package and light-emitting device |
| CN110892526B (en) * | 2017-10-26 | 2023-09-15 | 新电元工业株式会社 | Method for manufacturing semiconductor device |
| US11069538B2 (en) * | 2017-10-26 | 2021-07-20 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
-
1998
- 1998-12-24 JP JP36683998A patent/JP3384762B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000195894A (en) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205235B2 (en) | Lead frame, resin-encapsulated semiconductor device, method of manufacturing the same, and mold for manufacturing semiconductor device used in the manufacturing method | |
| EP0506112B1 (en) | Method of bonding TAB inner lead and bonding tool | |
| US6516994B2 (en) | Wire bonding apparatus for connecting semiconductor devices | |
| JP5100967B2 (en) | Lead frame, semiconductor chip package using the same, and manufacturing method thereof | |
| US5666003A (en) | Packaged semiconductor device incorporating heat sink plate | |
| JPH1131776A (en) | Semiconductor chip package | |
| CN107230668B (en) | Structure and method for stabilizing leads in wire-bonded semiconductor devices | |
| JP3384762B2 (en) | Method for manufacturing semiconductor device | |
| JPH07161876A (en) | Semiconductor integrated circuit device and its manufacture, and mold used for its manufacture | |
| US7332804B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPS60120543A (en) | Semiconductor device and lead frame used therefor | |
| JP4004237B2 (en) | Manufacturing method of semiconductor device | |
| JP2005209805A (en) | Semiconductor device and its manufacturing method | |
| JP2004505783A (en) | Soldering method for fixing electrical components | |
| JPH05267385A (en) | Wire bonding apparatus | |
| JP3293757B2 (en) | Method of manufacturing lead frame assembly for manufacturing semiconductor device | |
| JP2001185671A (en) | Method of manufacturing for semiconductor device and method of manufacturing for lead frame used for the same | |
| JP2000195875A (en) | Manufacture of semiconductor device | |
| JP3202193B2 (en) | Wire bonding method | |
| JPH0748507B2 (en) | Wire bonding method | |
| JPH0945821A (en) | Resin-packaged semiconductor device and manufacture thereof | |
| JPH09289276A (en) | Lead frame and semiconductor device using it | |
| JP2737714B2 (en) | Method for manufacturing semiconductor device | |
| JP2005259819A (en) | Semiconductor device and its manufacturing method | |
| JP2848344B2 (en) | Semiconductor device and method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |