JP3383474B2 - Sound effect giving device and sound effect giving system - Google Patents
Sound effect giving device and sound effect giving systemInfo
- Publication number
- JP3383474B2 JP3383474B2 JP13890395A JP13890395A JP3383474B2 JP 3383474 B2 JP3383474 B2 JP 3383474B2 JP 13890395 A JP13890395 A JP 13890395A JP 13890395 A JP13890395 A JP 13890395A JP 3383474 B2 JP3383474 B2 JP 3383474B2
- Authority
- JP
- Japan
- Prior art keywords
- machine language
- midi message
- converting
- data
- sound effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は音響効果付与装置および
システムに関し、特にDSP(デジタルシグナルプロセ
ッサ)を使用し、かつ利用者がDSPのプログラムを行
うことが可能な音響効果付与システムに関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sound effect imparting apparatus and system, and more particularly to a sound effect imparting system which uses a DSP (digital signal processor) and which allows a user to program a DSP. .
【0002】[0002]
【従来の技術】従来、DSPを使用した音響効果付与装
置が提案されており、例えば外部から入力したアナログ
あるいはデジタルの楽音信号あるいは音声信号に対し
て、DSPのプログラムに基づく処理により、残響効
果、遅延効果、変調効果等の音響効果を付与することが
出来た。また処理に関するパラメータを変更することに
よって、効果付与特性を変更することができた。2. Description of the Related Art Conventionally, a sound effect imparting apparatus using a DSP has been proposed. For example, an analog or digital tone signal or voice signal input from the outside is processed by a DSP program to produce a reverberation effect, It was possible to add acoustic effects such as delay effect and modulation effect. Moreover, the effect imparting characteristics could be changed by changing the parameters related to the processing.
【0003】[0003]
【発明が解決しようとする課題】前記のような従来の音
響効果付与装置においては、パラメータを変更すること
によって効果付与特性をある程度は変化させることが出
来たが、プログラム自体は製造者が予め作成したもので
あり、利用者が所望の効果付与特性を得るためにDSP
のプログラムを作成、変更することが出来ないという問
題点があった。本発明の目的は、前記のような従来技術
の問題点を改良し、利用者自身が自由に音響効果機能あ
るいは特性を作り出すことが可能な音響効果付与装置お
よびシステムを提供することにある。In the conventional sound effect imparting apparatus as described above, the effect imparting characteristics can be changed to some extent by changing the parameters, but the program itself is created in advance by the manufacturer. In order to obtain the desired effect imparting characteristics, the DSP
There was a problem that the program of could not be created or changed. It is an object of the present invention to provide an acoustic effect imparting apparatus and system which can improve the above-mentioned problems of the prior art and allow a user to freely create an acoustic effect function or characteristic.
【0004】[0004]
【課題を解決するための手段】本発明は、デジタルシグ
ナルプロセッサを用いた音響効果付与装置において、M
IDIメッセージ受信手段と、受信したMIDIメッセ
ージがデジタルシグナルプロセッサの機械語情報を含ん
でいることを検出する機械語検出手段と、機械語情報を
含んだMIDIメッセージを機械語データに変換する機
械語変換手段と、デジタルシグナルプロセッサのプログ
ラムを記憶するための記憶手段と、機械語を前記記憶手
段に転送する転送手段とを有することを特徴とする。ま
た、該効果付与装置およびこの装置の制御装置を含む音
響効果付与システムにおいて、前記制御装置は、所望の
処理機能を実現するためのDSP用のソースプログラム
入力手段と、入力されたプログラムを機械語に変換する
変換手段と、変換された機械語データをMIDIメッセ
ージに変換して送信するMIDI変換手段とを含むこと
を特徴とする。The present invention relates to a sound effect imparting apparatus using a digital signal processor, in which M
IDI message receiving means, machine language detecting means for detecting that the received MIDI message contains the machine language information of the digital signal processor, and machine language conversion for converting the MIDI message containing the machine language information into machine language data Means, storage means for storing the program of the digital signal processor, and transfer means for transferring a machine language to the storage means. Further, in the sound effect imparting system including the effect imparting device and the control device for the device, the controller is a DSP source program input means for realizing a desired processing function, and the input program is a machine language. And a MIDI conversion unit for converting the converted machine language data into a MIDI message and transmitting the MIDI message.
【0005】[0005]
【作用】本発明は、DSPを用いた音響効果付与装置お
よび該装置と接続された制御装置を含む音響効果付与シ
ステムにおいて、制御装置がDSPのソースプログラム
を入力して機械語に変換し、更にMIDIメッセージに
変換して送信し、音響効果付与装置は受信したMIDI
メッセージが機械語情報を含んでいることを検出する
と、該MIDIメッセージを機械語に変換し、DSPの
記憶手段に転送するので、利用者は任意の音響効果機能
あるいは特性を自由にプログラムすることが可能とな
り、従来の効果付与装置に無い機能を実現することが可
能となる。According to the present invention, in a sound effect imparting system including a sound effect imparting device using a DSP and a controller connected to the device, the controller inputs a DSP source program and converts it into a machine language. The MIDI effect message is transmitted after being converted into a MIDI message, and the sound effect imparting apparatus receives the MIDI message.
When it is detected that the message includes machine language information, the MIDI message is converted into a machine language and transferred to the storage means of the DSP, so that the user can freely program any sound effect function or characteristic. It becomes possible, and it becomes possible to realize the function which the conventional effect imparting device does not have.
【0006】[0006]
【実施例】以下、本発明の一実施例を図面を参照して詳
細に説明する。図2は本発明が適用される音響効果付与
システムの構成の一例を示すブロック図である。エフェ
クタ1は後述するようにDSPを使用した音響効果付与
装置であり、マイク3あるいは電子楽器4からのアナロ
グ信号を入力し、所望の音響効果を付与してアンプ5に
出力する。アンプ5は信号を増幅し、スピーカ6から発
音される。制御装置であるコンピュータ2はエフェクタ
1を制御するためのものであり、例えば通常のパーソナ
ルコンピュータに周知のMIDIインターフェース回路
を付加したものが使用可能である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings. FIG. 2 is a block diagram showing an example of the configuration of a sound effect imparting system to which the present invention is applied. The effector 1 is a sound effect imparting device using a DSP as will be described later, which inputs an analog signal from the microphone 3 or the electronic musical instrument 4, imparts a desired sound effect, and outputs it to the amplifier 5. The amplifier 5 amplifies the signal and is output from the speaker 6. The computer 2 as a control device is for controlling the effector 1. For example, an ordinary personal computer to which a well-known MIDI interface circuit is added can be used.
【0007】図1は、エフェクタ1の構成を示すブロッ
ク図である。CPU10は、ROM11に格納されてい
る制御プログラムに基づき、エフェクタ全体の制御を行
う中央処理装置である。RAM12はワークエリアおよ
びバッファとして使用され、バッテリバックアップされ
ていてもよい。MIDIインターフェース回路13は、
外部のMIDI機器とのメッセージの送受信を行う。パ
ネル回路14は、各種スイッチ、及び液晶あるいはLE
D等により文字や図形を表示する表示装置からなる。FIG. 1 is a block diagram showing the configuration of the effector 1. The CPU 10 is a central processing unit that controls the entire effector based on a control program stored in the ROM 11. The RAM 12 is used as a work area and a buffer, and may be backed up by a battery. The MIDI interface circuit 13
Sends and receives messages with external MIDI equipment. The panel circuit 14 includes various switches and liquid crystal or LE.
It is composed of a display device for displaying characters and figures by D or the like.
【0008】A/D変換器15は、マイク3や電子楽器
4から入力されるアナログ楽音信号をデジタル信号に変
換する。DSP16は、後述するような構成によって、
デジタル楽音信号を処理し、フィルタ処理あるいは残
響、遅延、変調等の効果付与を実行する。DSP−RA
M17はDSPのプログラムあるいは処理中の楽音信号
データを記憶する。D/A変換器18は、DSPによっ
て処理されたデジタル楽音信号をアナログ信号に変換す
る。なお、A/D変換器15およびD/A変換器18は
図示しないタイミング制御回路の制御により、CPU1
0を介さずに、所定のサンプリング周期でA/D、D/
A変換およびDSPとの間のデータ転送を行う。バス1
9はエフェクタ1内の各回路を接続している。The A / D converter 15 converts an analog tone signal input from the microphone 3 or the electronic musical instrument 4 into a digital signal. The DSP 16 has the configuration described below.
The digital tone signal is processed, and filtering or effects such as reverberation, delay, and modulation are performed. DSP-RA
M17 stores a DSP program or tone signal data being processed. The D / A converter 18 converts the digital musical tone signal processed by the DSP into an analog signal. The A / D converter 15 and the D / A converter 18 are controlled by a timing control circuit (not shown) to control the CPU 1
A / D, D / at a predetermined sampling cycle without going through 0
Performs A conversion and data transfer with the DSP. Bus 1
Reference numeral 9 connects each circuit in the effector 1.
【0009】図3は本発明において使用可能なDSPの
構成の一例を示すブロック図である。DSP16の構成
は、データ記憶および入出力部、演算部、制御部の3つ
の部分に分けることができる。データ記憶部であるデー
タRAM30は、データバス37に接続された、128
ワード×24ビットの記憶容量を有するメモリであり、
1サンプリング周期ごとに記憶されているデータが1つ
前のアドレスに移動するリングバッファ制御されてい
る。係数RAM39は、係数バス38に接続された12
8ワード×16ビットの記憶容量を有するメモリであ
り、やはり1サンプリング周期ごとに記憶されているデ
ータが1つ前のアドレスに移動するように構成されてい
る。FIG. 3 is a block diagram showing an example of the configuration of a DSP usable in the present invention. The configuration of the DSP 16 can be divided into three parts: a data storage and input / output unit, a calculation unit, and a control unit. The data RAM 30, which is a data storage unit, is connected to the data bus 37,
A memory having a storage capacity of word × 24 bits,
The ring buffer is controlled so that the data stored in each sampling cycle moves to the previous address. The coefficient RAM 39 is connected to the coefficient bus 38.
It is a memory having a storage capacity of 8 words × 16 bits, and is also configured so that the data stored in each sampling cycle moves to the previous address.
【0010】ディレイ用RAM34は、内蔵あるいは外
付けの比較的大容量のRAMであり、例えば64キロワ
ード×24ビットの構成を有している。機能的にはデー
タRAM30と同じであり、リングバッファ形式でサン
プリング周期ごとにデータが1つ前のアドレスに移動す
る。サンプリング周期を約44kHzとすると、このデ
ィレイ用RAM34によって、最大限約1.5秒程度の
信号の遅延が可能である。アドレスバッファ31は複数
のレジスタからなり、ディレイRAM書き込み回路3
2、ディレイRAM読み出し回路33はそれぞれアドレ
スバッファを使用して、ディレイRAM34の書き込み
および読み出しの制御を行う。入力回路35および出力
回路36は、それぞれバス19からDSP内部のデータ
バス37へのデータの入力および逆方向のデータ出力を
行う。The delay RAM 34 is a built-in or externally attached RAM having a relatively large capacity, and has a structure of, for example, 64 kilowords × 24 bits. It is functionally the same as the data RAM 30, and the data moves to the previous address in each sampling cycle in the ring buffer format. If the sampling cycle is set to about 44 kHz, the delay RAM 34 can delay the signal for about 1.5 seconds at the maximum. The address buffer 31 comprises a plurality of registers, and the delay RAM writing circuit 3
2. The delay RAM read circuit 33 uses address buffers to control writing and reading of the delay RAM 34. The input circuit 35 and the output circuit 36 respectively input data from the bus 19 to the data bus 37 in the DSP and output data in the reverse direction.
【0011】演算部である乗算器40は、データバス3
7上のデータと、係数バス38上の係数を乗算する。ビ
ットシフト回路41は乗算器の出力データを所定ビット
だけ左右にシフト(2のべき乗の乗算)する。加算器4
2は、ビットシフト回路41の出力と、アキュムレータ
44の出力とを加算し、その出力をアキュムレータ44
およびレジスタ43に出力する。The multiplier 40, which is an arithmetic unit, is provided in the data bus 3
The data on 7 is multiplied by the coefficient on the coefficient bus 38. The bit shift circuit 41 shifts the output data of the multiplier right and left by a predetermined number of bits (multiplies by a power of 2). Adder 4
2 adds the output of the bit shift circuit 41 and the output of the accumulator 44 and outputs the output to the accumulator 44.
And output to the register 43.
【0012】制御部であるDSP内CPU45は命令R
OM46あるいは命令RAM47からDSPプログラム
を1つづつ取り出し、解読して、制御バス48を介して
DSP内の各ブロックを制御する。命令ROM46およ
び命令RAM47は内蔵であっても外付け(DSP−R
AM17に相当)であってもよく、命令RAM47に
は、外部のバス19からDSPプログラムを書き込むた
めの図示しない経路が存在する。The CPU 45 in the DSP, which is a control unit, issues an instruction R
The DSP programs are fetched one by one from the OM 46 or the instruction RAM 47, decoded, and each block in the DSP is controlled via the control bus 48. The instruction ROM 46 and the instruction RAM 47 are external (DSP-R
(Corresponding to AM17), and the instruction RAM 47 has a path (not shown) for writing the DSP program from the external bus 19.
【0013】図4は、コンピュータ2において、DSP
プログラムを作成し、転送するメイン処理手順を示すフ
ローチャートである。ステップS1においては、DSP
用のソースプログラムの入力、編集を行う。このため
に、利用者はまず図7に示すような所望の信号処理機能
を達成するような機能ブロック図を作成する。図7の機
能ブロック図はオールパスフィルタの一例を示してい
る。機能ブロック図の作成に当たっては、信号同士の加
算、信号と係数の乗算、信号の遅延等のDSPの有する
機能に相当する加算器、乗算器、遅延回路等のブロック
を用いる。なお図7におけるC(n)は係数RAM(n
はアドレス)、D(n)はデータRAMの内容を表して
いる。また、遅延(ディレイ)回路54としてはディレ
イ用RAM34を使用している。FIG. 4 shows a DSP in the computer 2.
6 is a flowchart showing a main processing procedure for creating and transferring a program. In step S1, DSP
Input and edit the source program for. For this purpose, the user first creates a functional block diagram for achieving a desired signal processing function as shown in FIG. The functional block diagram of FIG. 7 shows an example of the all-pass filter. In creating the functional block diagram, blocks such as an adder, a multiplier, and a delay circuit corresponding to the functions of the DSP such as addition of signals, multiplication of a signal and a coefficient, and delay of a signal are used. Note that C (n) in FIG. 7 is a coefficient RAM (n
Is the address) and D (n) is the content of the data RAM. A delay RAM 34 is used as the delay circuit 54.
【0014】次に、利用者は、機能ブロック図の各機能
を順に実行するためのDSPの命令を表すソースコード
列(ソースプログラム)を決定してコンピュータ2に入
力する。図8は図7に示すフィルタに対応するソースコ
ード例を示す説明図である。図8において、「DLR」
は遅延用RAMからのデータ読み出し命令を表すメモニ
ックコードであり、次の「C(04)→D(03)」は
係数RAM39の04番地に予め格納されている遅延用
RAMの番地からデータを読み出し、データRAM30
の03番地に格納することを示している。また、次行の
「ADD」は、乗算器の乗算出力とアキュムレータの出
力とを加算し、結果をアキュムレータに出力する命令の
メモニックコードであり、「[C(03)×D(0
1)]」は、乗算器において係数RAMの03番地の内
容とデータRAMの01番地の内容とを乗算することを
表している。以下同様に、「ADR」は結果をレジスタ
43に出力する乗加算命令、「OUT」は出力命令、
「DLW」は遅延用RAM書き込み命令を表す。なお図
8のプログラム実行時には、係数RAMには予め所定の
係数データがセットされている必要がある。Next, the user determines a source code string (source program) representing a DSP instruction for sequentially executing each function of the functional block diagram and inputs it to the computer 2. FIG. 8 is an explanatory diagram showing an example of source code corresponding to the filter shown in FIG. In FIG. 8, "DLR"
Is a memonic code indicating a data read command from the delay RAM, and the next “C (04) → D (03)” is data from the delay RAM address stored in advance at address 04 of the coefficient RAM 39. Read, data RAM 30
It is shown that the data is stored in the address 03. Further, "ADD" in the next line is a memonic code of an instruction for adding the multiplication output of the multiplier and the output of the accumulator and outputting the result to the accumulator, which is "[C (03) x D (0
1)] ”indicates that the content of address 03 of the coefficient RAM is multiplied by the content of address 01 of the data RAM in the multiplier. Similarly, “ADR” is a multiplication / addition instruction for outputting the result to the register 43, “OUT” is an output instruction, and the like.
“DLW” represents a delay RAM write command. When the program shown in FIG. 8 is executed, it is necessary that predetermined coefficient data is set in the coefficient RAM in advance.
【0015】図4に戻って、ステップS2においては、
入力したソースプログラムをアセンブルして機械語に変
換する。DSP用のアセンブラプログラムは例えばDS
Pメーカから供給されているものを利用することが出来
る。本実施例においては、図8に示すように、1つの命
令が32ビットの機械語に変換される。なお機械語プロ
グラムの最大長は192ワードである。ステップS3に
おいては、アセンブラプログラムによってアセンブル処
理が正常に終了したか否かが判定され、異常であればス
テップS1からやり直すが、正常であればステップS4
に移行する。Returning to FIG. 4, in step S2,
Assemble the input source program and convert it to machine language. The assembler program for DSP is, for example, DS
It is possible to use the one supplied from the P maker. In this embodiment, as shown in FIG. 8, one instruction is converted into a 32-bit machine language. The maximum length of the machine language program is 192 words. In step S3, it is determined by the assembler program whether or not the assemble processing is completed normally. If the assembly process is abnormal, the process starts over from step S1. If the assembly process is normal, step S4 is executed.
Move to.
【0016】ステップS4においては、生成された機械
語をMIDIメッセージファイルに変換する。機械語は
全てのビットパターンを含む可能性があるのに対し、M
IDIメッセージの中のシステムエクスクルーシブメッ
セージを用いてデータを伝送する場合には、特定のビッ
トパターンを直接伝送することができない。従って、機
械語データをMIDIメッセージで伝送出来ないビット
パターンを含まないように変換する。In step S4, the generated machine language is converted into a MIDI message file. Machine language may include all bit patterns, while M
When transmitting data using the system exclusive message in the IDI message, it is not possible to directly transmit a specific bit pattern. Therefore, the machine language data is converted so as not to include a bit pattern that cannot be transmitted by the MIDI message.
【0017】図9は、機械語をMIDIメッセージに変
換する処理を示す説明図である。図9(a)は、図8の
機械語を16進表示したものである。MIDIメッセー
ジのデータバイトのビット7(MSB)は0でなければ
ならないので、まず、機械語を4ビット(16進で1
桁)づつ区切り、その上位に4ビット分の0を付加し
て、図9(b)のデータ列を生成する。このデータ列は
バイト単位で見ると上位4ビットは全て0である。これ
を、公知のMIDIエクスクルーシブメッセージのデー
タ部に挿入し、図9(c)に示すようなMIDIメッセ
ージファイルを生成する。FIG. 9 is an explanatory diagram showing a process of converting a machine language into a MIDI message. FIG. 9A is a hexadecimal representation of the machine language of FIG. Since bit 7 (MSB) of the data byte of the MIDI message must be 0, first, the machine language is 4 bits (1 in hexadecimal).
Each digit) is divided, and 0 for 4 bits is added to the upper part to generate the data string of FIG. 9B. When this data string is viewed in byte units, all the upper 4 bits are 0. This is inserted into the data part of a known MIDI exclusive message to generate a MIDI message file as shown in FIG. 9 (c).
【0018】図9(b)のデータの最大長は4バイト×
2×192ステップ=1536バイトであり、伝送制御
を簡単にするために、MIDIメッセージのデータ部分
は、1536バイトの固定長とする。そしてプログラム
が192ステップより短い場合には余分な「0」を付加
して長さを揃える。なおデータID部分にはこのデータ
がDSPプログラムであることを示すコード(例えば0
0)を挿入する。図4に戻って、ステップS5において
は、生成したMIDIファイルをエフェクタ1に送信す
る。なお、同様の方式によって、係数RAMにセットさ
れる固定長の係数データも転送される。この場合、デー
タID部分にはこのデータが係数データであることを示
すコード(例えば01)を挿入する。The maximum length of the data in FIG. 9B is 4 bytes x
Since 2 × 192 steps = 1536 bytes, the data portion of the MIDI message has a fixed length of 1536 bytes in order to simplify transmission control. If the program is shorter than 192 steps, extra "0" is added to make the lengths uniform. In the data ID part, a code indicating that this data is a DSP program (for example, 0
0) is inserted. Returning to FIG. 4, in step S5, the generated MIDI file is transmitted to the effector 1. By the same method, fixed-length coefficient data set in the coefficient RAM is also transferred. In this case, a code (eg 01) indicating that this data is coefficient data is inserted in the data ID portion.
【0019】図5は、エフェクタ1のCPUのメイン処
理を示すフローチャートである。ステップS10におい
ては、エフェクタのパネルの状態変化があったか否かが
判定され、スイッチ等の状態変化を検出した場合にはス
テップS11に移行して対応するパネル処理を行う。例
えば音響効果のパラメータを変更した場合には、新たな
パラメータに対応する係数データをDSPの係数RAM
に転送し、係数を更新する。ステップS12において
は、外部からMIDIメッセージを受信したか否かが判
定され、結果が肯定の場合にはステップS13に移行
し、受信したメッセージが図9(c)に示すような情報
転送のためのエクスクルーシブメッセージであるか否か
が判定され、結果が肯定の場合にはステップS14に移
行する。なお、受信したメッセージがその他のメッセー
ジであった場合に、それぞれのメッセージに対応した処
理を行う。FIG. 5 is a flowchart showing the main processing of the CPU of the effector 1. In step S10, it is determined whether or not there is a change in the state of the panel of the effector. If a change in the state of a switch or the like is detected, the process proceeds to step S11 and the corresponding panel processing is performed. For example, when the parameter of the acoustic effect is changed, the coefficient data corresponding to the new parameter is stored in the coefficient RAM of the DSP.
And update the coefficient. In step S12, it is determined whether or not a MIDI message is received from the outside, and if the result is affirmative, the process proceeds to step S13, and the received message is used for information transfer as shown in FIG. 9C. It is determined whether the message is an exclusive message. If the result is affirmative, the process proceeds to step S14. If the received message is any other message, the process corresponding to each message is performed.
【0020】ステップS14においては、受信メッセー
ジがプログラムか否(即ち係数データ)かが判定され、
結果が肯定の場合にはステップS15に移行するが、否
定の場合にはステップS16に移行する。ステップS1
5においては、受信データの内のプログラム分の所定バ
イト数(1536バイト)を受信バッファに格納する。
また、ステップS16においては、受信データの内の係
数データ分の所定バイト数(512バイト)を受信バッ
ファに格納する。ステップS17においては、図9に示
した変換方式の逆変換を行い、機械語のプログラムデー
タあるいは係数データに戻す。ステップS18において
は、機械語あるいは係数データをバス経由でDSPに転
送する。In step S14, it is determined whether the received message is a program (that is, coefficient data),
If the result is positive, the process proceeds to step S15, but if the result is negative, the process proceeds to step S16. Step S1
In 5, the predetermined number of bytes (1536 bytes) for the program in the reception data is stored in the reception buffer.
Further, in step S16, a predetermined number of bytes (512 bytes) corresponding to the coefficient data of the received data is stored in the receiving buffer. In step S17, the inverse conversion of the conversion method shown in FIG. 9 is performed to restore the program data or the coefficient data in machine language. In step S18, the machine language or coefficient data is transferred to the DSP via the bus.
【0021】図6は、DSP内CPU45の処理を示す
フローチャートである。DSP内CPU45は、ステッ
プS20において、サンプリング周期ごとに外部から入
力される起動信号に基づき、命令RAM内に格納されて
いるプログラムを一巡だけ実行する。この処理はサンプ
リング周期より短い時間で実行される。ステップS21
においては、エフェクタのCPUからプログラムあるい
は係数データの転送要求があるか否かが判定され、結果
が肯定の場合にはステップS22に移行する。ステップ
S22においては、転送されるデータがプログラムであ
るか否かが判定され、結果が肯定の場合にはステップS
23に移行して、外部(バス)から所定バイト数のプロ
グラムデータを受信し、命令RAM47に格納する。ス
テップS24においては、外部から所定バイト数の係数
データを受信し、係数RAM39に格納する。以上のよ
うな構成および処理によって、利用者が任意に生成した
プログラムを機械語に変換してエフェクタ内のDSPに
転送し、信号処理を実行することが可能となる。FIG. 6 is a flow chart showing the processing of the CPU 45 in the DSP. In step S20, the in-DSP CPU 45 executes the program stored in the instruction RAM only once based on the activation signal input from the outside every sampling cycle. This processing is executed in a time shorter than the sampling cycle. Step S21
At, it is determined whether or not there is a program or coefficient data transfer request from the CPU of the effector. If the result is affirmative, the process proceeds to step S22. In step S22, it is determined whether the data to be transferred is a program, and if the result is affirmative, step S22.
23, the program data of a predetermined number of bytes is received from the outside (bus) and stored in the instruction RAM 47. In step S24, a predetermined number of bytes of coefficient data are received from the outside and stored in the coefficient RAM 39. With the configuration and processing as described above, it becomes possible to convert a program arbitrarily generated by the user into a machine language, transfer it to the DSP in the effector, and execute signal processing.
【0022】以上、実施例を説明したが、次のような変
形例も考えられる。制御装置と信号処理装置の間はMI
DIインターフェースによって接続されているが、他の
任意の伝送方式、例えばRS232C等が使用可能であ
る。またMIDIを使用する場合の機械語のコード変換
方式としては、下位の4ビットのみを使用して伝送する
方式を開示したが、例えば全データを7ビットづつに区
切り、上位に0を付加して8ビットデータとしたものを
伝送してもよい。更に、データ中にパリティビットある
いはCRCチェックコード等の誤り検出あるいは誤り訂
正符号を付加してもよい。実施例においては、プログラ
ムと係数データとを独立して転送しているが、プログラ
ムを転送した場合には必ず対応する係数データが必要で
あるので、コンピュータにおいてプログラムを転送する
場合には必ず対応する係数データを連続して転送するよ
うにしてもよい。Although the embodiment has been described above, the following modifications are also possible. MI between the control device and the signal processing device
Although connected by the DI interface, any other transmission method such as RS232C can be used. As a machine language code conversion method when MIDI is used, a method of transmitting using only lower 4 bits is disclosed, but for example, all data is divided into 7 bits and 0 is added to the upper side. You may transmit what was made into 8-bit data. Further, an error detection or error correction code such as a parity bit or a CRC check code may be added to the data. In the embodiment, the program and the coefficient data are transferred independently, but when the program is transferred, the corresponding coefficient data is always required. Therefore, when the program is transferred by the computer, it is always supported. The coefficient data may be continuously transferred.
【0023】[0023]
【発明の効果】以上述べたように、本発明の音響効果付
与装置を使用して音響効果付与システムを構成すれば、
利用者は任意の音響効果機能あるいは特性を自由にプロ
グラムすることが可能となり、従来の効果付与装置に無
い信号処理機能を実現することが可能となるという効果
がある。またハードウェアとしては、音響効果付与装置
はMIDI機能を有するDSPエフェクタであり、該エ
フェクタとパーソナルコンピュータがあればシステムを
構成できるので、特殊なハードウェアを必要とせず、安
価に実施可能であるという効果もある。As described above, if the acoustic effect imparting system is constructed using the acoustic effect imparting apparatus of the present invention,
The user can freely program an arbitrary sound effect function or characteristic, and it is possible to realize a signal processing function which the conventional effect imparting device does not have. In terms of hardware, the sound effect imparting device is a DSP effector having a MIDI function, and since the system can be configured with the effector and a personal computer, it can be implemented at low cost without requiring special hardware. There is also an effect.
【図1】本発明のエフェクタ1の構成を示すブロック図
である。FIG. 1 is a block diagram showing a configuration of an effector 1 of the present invention.
【図2】本発明が適用される音響効果付与システムの構
成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of a sound effect imparting system to which the present invention is applied.
【図3】DSPの構成の一例を示すブロック図である。FIG. 3 is a block diagram showing an example of the configuration of a DSP.
【図4】コンピュータ2におけるメイン処理手順を示す
フローチャートである。FIG. 4 is a flowchart showing a main processing procedure in the computer 2.
【図5】エフェクタのCPUのメイン処理を示すフロー
チャートである。FIG. 5 is a flowchart showing a main process of a CPU of an effector.
【図6】DSP内CPU45の処理を示すフローチャー
トである。FIG. 6 is a flowchart showing the processing of the CPU 45 in the DSP.
【図7】フィルタの機能ブロック図である。FIG. 7 is a functional block diagram of a filter.
【図8】図7のフィルタに対応するソースコード例を示
す説明図である。8 is an explanatory diagram showing an example of source code corresponding to the filter of FIG. 7. FIG.
【図9】機械語をMIDIメッセージに変換する処理を
示す説明図である。FIG. 9 is an explanatory diagram showing a process of converting a machine language into a MIDI message.
1…エフェクタ、2…コンピュータ、3…マイク、4…
電子楽器、5…アンプ、6…スピーカ、10…CPU、
11…ROM、12…RAM、13…MIDIインター
フェース、14…パネル、15…A/D変換器、16…
DSP、17…DSPRAM、18…D/A変換器、1
9…バス1 ... effector, 2 ... computer, 3 ... microphone, 4 ...
Electronic musical instrument, 5 ... Amp, 6 ... Speaker, 10 ... CPU,
11 ... ROM, 12 ... RAM, 13 ... MIDI interface, 14 ... Panel, 15 ... A / D converter, 16 ...
DSP, 17 ... DSPRAM, 18 ... D / A converter, 1
9 ... Bus
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G10H 1/00 - 7/12 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) G10H 1/00-7/12
Claims (3)
響効果付与装置において、 MIDIメッセージ受信手段と、 受信したMIDIメッセージがデジタルシグナルプロセ
ッサの機械語情報を含んでいることを検出する機械語検
出手段と、 機械語情報を含んだMIDIメッセージを機械語データ
に変換する機械語変換手段と、 デジタルシグナルプロセッサのプログラムを記憶するた
めの記憶手段と、 機械語を前記記憶手段に転送する転送手段とを有するこ
とを特徴とする音響効果付与装置。1. A sound effect imparting apparatus using a digital signal processor, a MIDI message receiving means, a machine language detecting means for detecting that the received MIDI message includes machine language information of the digital signal processor, and a machine. A machine language conversion means for converting a MIDI message containing word information into machine language data; a storage means for storing a program of a digital signal processor; and a transfer means for transferring a machine language to the storage means. Characteristic sound effect imparting device.
響効果付与装置および該装置と接続された制御装置を含
む音響効果付与システムにおいて、 前記制御装置は、 所望の信号処理機能を実現するためのデジタルシグナル
プロセッサ用のソースプログラム入力手段と、 入力されたソースプログラムを機械語に変換する変換手
段と、 変換された機械語データをMIDIメッセージに変換し
て送信するMIDI変換手段とを含み、 前記音響効果付与装置は、 MIDIメッセージ受信手段と、 前記制御装置から受信したMIDIメッセージが機械語
情報を含んでいることを検出する機械語検出手段と、 機械語情報を含んだMIDIメッセージを機械語データ
に変換する機械語変換手段と、 デジタルシグナルプロセッサのプログラムを記憶するた
めの記憶手段と、 機械語を前記記憶手段に転送する転送手段とを有するこ
とを特徴とする音響効果付与システム。2. A sound effect imparting system including a sound effect imparting device using a digital signal processor and a controller connected to the device, wherein the controller is a digital signal processor for realizing a desired signal processing function. A source program input means for converting, a converting means for converting the input source program into a machine language, and a MIDI converting means for converting the converted machine language data into a MIDI message and transmitting the MIDI message. A MIDI message receiving means, a machine language detecting means for detecting that the MIDI message received from the control device contains machine language information, and a machine for converting a MIDI message containing machine language information into machine language data. It stores the word conversion means and the digital signal processor program. And a transfer unit for transferring a machine language to the storage unit.
性を実現するためのデジタルシグナルプロセッサ用のパ
ラメータ入力手段と、 変換されたパラメータをMIDIメッセージに変換して
送信するMIDI変換手段とを含み、 前記音響効果付与装置は、 前記制御装置から受信したMIDIメッセージがパラメ
ータ情報を含んでいることを検出するパラメータ検出手
段と、 パラメータ情報を含んだMIDIメッセージをパラメー
タデータに変換するパラメータ変換手段と、 デジタルシグナルプロセッサのパラメータを記憶するた
めの第2の記憶手段と、 パラメータを前記第2の記憶手段に転送するパラメータ
転送手段とを有することを特徴とする請求項2に記載の
音響効果付与システム。3. The control device further includes parameter input means for a digital signal processor for realizing a desired signal processing characteristic, and MIDI conversion means for converting the converted parameter into a MIDI message and transmitting the MIDI message. The acoustic effect imparting device includes a parameter detecting unit that detects that the MIDI message received from the control unit includes parameter information, and a parameter converting unit that converts the MIDI message including the parameter information into parameter data. The sound effect imparting system according to claim 2, further comprising a second storage unit for storing parameters of the digital signal processor, and a parameter transfer unit for transferring the parameters to the second storage unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13890395A JP3383474B2 (en) | 1995-05-15 | 1995-05-15 | Sound effect giving device and sound effect giving system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13890395A JP3383474B2 (en) | 1995-05-15 | 1995-05-15 | Sound effect giving device and sound effect giving system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08314452A JPH08314452A (en) | 1996-11-29 |
JP3383474B2 true JP3383474B2 (en) | 2003-03-04 |
Family
ID=15232830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13890395A Expired - Fee Related JP3383474B2 (en) | 1995-05-15 | 1995-05-15 | Sound effect giving device and sound effect giving system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3383474B2 (en) |
-
1995
- 1995-05-15 JP JP13890395A patent/JP3383474B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08314452A (en) | 1996-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3114587B2 (en) | Karaoke amplifier | |
JP3383474B2 (en) | Sound effect giving device and sound effect giving system | |
JPH0298A (en) | Frequency controller | |
US5837914A (en) | Electronic carillon system utilizing interpolated fractional address DSP algorithm | |
JP2001013961A (en) | Data transmitter, data receiver, and computer readable recording medium stored with program applied to each device | |
JP3088035B2 (en) | Digital signal processor | |
JP2001036606A (en) | External connector for portable telephone set | |
JPH07121181A (en) | Sound information processor | |
JPH08328560A (en) | Program generating device for signal processor and sound effect addition system using relevant device | |
JPH0535277A (en) | Electronic nusical instrument | |
JP2002140072A (en) | Electronic musical instrument and sound volume control method | |
JP4354268B2 (en) | Signal processing device | |
JPH07325581A (en) | Musical sound generation device | |
JPH08328562A (en) | Signal processor | |
JP3036417B2 (en) | Signal processing device | |
US5313014A (en) | Electronic musical instrument having sound image localization circuit | |
JP2001154673A (en) | Sound source circuit and telephone terminal device using the circuit | |
JP3561983B2 (en) | Electronic musical instrument | |
KR910002618B1 (en) | Melody generating method by tone genertor | |
JPH0863154A (en) | Electronic musical instrument having localized movement feeling reproducing function | |
JP2709965B2 (en) | Music transmission / reproduction system used for BGM reproduction | |
JPH08335081A (en) | Signal processing device | |
JP2699278B2 (en) | Tone generator | |
JPH1185155A (en) | Mixing device and integrated circuit for musical instrument | |
JP2699279B2 (en) | Tone generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |