JPH08328560A - Program generating device for signal processor and sound effect addition system using relevant device - Google Patents

Program generating device for signal processor and sound effect addition system using relevant device

Info

Publication number
JPH08328560A
JPH08328560A JP7155498A JP15549895A JPH08328560A JP H08328560 A JPH08328560 A JP H08328560A JP 7155498 A JP7155498 A JP 7155498A JP 15549895 A JP15549895 A JP 15549895A JP H08328560 A JPH08328560 A JP H08328560A
Authority
JP
Japan
Prior art keywords
program
machine language
data
dsp
sound effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7155498A
Other languages
Japanese (ja)
Inventor
Kazuaki Shioda
和明 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawai Musical Instrument Manufacturing Co Ltd
Original Assignee
Kawai Musical Instrument Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawai Musical Instrument Manufacturing Co Ltd filed Critical Kawai Musical Instrument Manufacturing Co Ltd
Priority to JP7155498A priority Critical patent/JPH08328560A/en
Publication of JPH08328560A publication Critical patent/JPH08328560A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

PURPOSE: To provide a program for DSP for easily realizing a required characteristic by beforehand defining components required for sound effect addition processing as a command word, describing a source program with the command word, inputting it to a program generating device and assembling. CONSTITUTION: A computer 2 forms a DSP(digital signal processor) program to transfer it. An effecter 1 is a signal processor using the DSP, and inputs an analog signal from a microphone 3 or an electronic instrument 4, and adds a required sound effect to output it to an amplifier 5. In the program generating device, the components required for the sound effect addition processing such as e.g. a filter and a mixer, etc., are defined beforehand as the command words respectively, and the source program is described using the command words to be inputted to the program generating device and to be assembled. Thus, a user obtains easily the program for the DSP for realizing the required characteristic.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はプログラム生成装置およ
び該装置を用いた音響効果付与システムに関し、特にD
SP(デジタルシグナルプロセッサ)を使用し、かつ利
用者がDSPのプログラムを容易に行うことが可能な音
響効果付与システムに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a program generating device and a sound effect providing system using the device, and more particularly to D
The present invention relates to a sound effect providing system that uses an SP (digital signal processor) and that allows a user to easily program a DSP.

【0002】[0002]

【従来の技術】従来、DSPを使用した信号処理装置と
して、例えば外部から入力したアナログあるいはデジタ
ルの楽音信号あるいは音声信号に対して、DSPのプロ
グラムに基づく処理により、残響効果、遅延効果、変調
効果等の音響効果を付与する音響効果付与装置が提案さ
れている。該装置は処理に関するパラメータを外部から
変更することによって効果付与特性を変更することがで
きた。
2. Description of the Related Art Conventionally, as a signal processing device using a DSP, a reverberation effect, a delay effect, and a modulation effect are applied to an analog or digital musical tone signal or voice signal input from the outside, for example, by processing based on a DSP program. There has been proposed an acoustic effect imparting device that imparts an acoustic effect such as. The apparatus was able to change the effect imparting characteristics by externally changing the processing parameters.

【0003】[0003]

【発明が解決しようとする課題】前記のような従来の信
号処理装置においては、パラメータを変更することによ
って効果付与特性をある程度は変化させることが出来た
が、プログラム自体は製造者が予め作成し、ROMに記
憶させたものであり、利用者が所望の効果付与特性を得
るために、自らDSPのプログラムを作成、変更するこ
とが出来ないという問題点があった。また、仮に出来た
としても、DSPのプログラムを作成する場合に、所望
の特性を実現するソースプログラムを機械語のニーモニ
ックコードによって記述することは非常に困難であると
いう問題点もあった。本発明の目的は、前記のような従
来技術の問題点を改良し、利用者自身が簡単に音響効果
機能あるいは特性を作り出すことが可能な音響効果付与
システムを提供することにある。
In the conventional signal processing apparatus as described above, the effect imparting characteristic can be changed to some extent by changing the parameter, but the program itself is created by the manufacturer in advance. However, there is a problem in that the user cannot create or change the DSP program in order to obtain a desired effect imparting characteristic. Further, even if it can be done, it is very difficult to describe a source program that realizes desired characteristics by a mnemonic code in machine language when creating a DSP program. It is an object of the present invention to provide a sound effect imparting system by which the above problems of the prior art can be improved and a user can easily create a sound effect function or characteristic.

【0004】[0004]

【課題を解決するための手段】本発明は、信号処理装置
に用いられているDSPのためのソースプログラム入力
手段および、入力されたソースプログラムに基づいて機
械語を生成するアセンブル手段を有するプログラム生成
装置において、ソースプログラムから特定の命令語を抽
出する抽出手段と、抽出された命令語を予め定められた
信号処理機能に対応する命令語あるいは命令語列に変換
する手段と、アセンブルした機械語データを送出する送
出手段とを有することを特徴とする。更に、このプログ
ラム生成装置および該装置と接続された信号処理装置を
含む音響効果付与システムにおいて、プログラム生成装
置の送出手段は、機械語データをMIDIメッセージに
変換するMIDI変換手段を含み、信号処理装置は、M
IDIメッセージ受信手段と、受信したMIDIメッセ
ージが機械語情報を含んでいることを検出する機械語検
出手段と、機械語情報を含んだMIDIメッセージを機
械語データに変換する機械語変換手段と、DSPのプロ
グラムを記憶するための記憶手段と、機械語を前記記憶
手段に転送する転送手段とを有することを特徴とする。
SUMMARY OF THE INVENTION The present invention is a program generation having a source program input means for a DSP used in a signal processing device and an assemble means for generating a machine language based on the input source program. In the apparatus, extraction means for extracting a specific command word from the source program, means for converting the extracted command word into a command word or command word string corresponding to a predetermined signal processing function, and assembled machine language data And sending means for sending. Further, in the sound effect imparting system including the program generating device and the signal processing device connected to the device, the sending means of the program generating device includes the MIDI converting means for converting the machine language data into the MIDI message, and the signal processing device. Is M
IDI message receiving means, machine language detecting means for detecting that the received MIDI message contains machine language information, machine language converting means for converting a MIDI message containing machine language information into machine language data, and DSP And a transfer unit for transferring a machine language to the storage unit.

【0005】[0005]

【作用】本発明は、ソースプログラム入力手段およびア
センブル手段を有するプログラム生成装置において、特
定の命令語を抽出して、予め定められた信号処理機能に
対応する命令語あるいは命令語列に変換し、アセンブル
した機械語データを送出する。従って、例えばフィルタ
やミキサなど、音響効果付与処理に必要な構成要素をそ
れぞれ命令語として定義しておき、この命令語を用いて
ソースプログラムを記述して、プログラム生成装置に入
力し、アセンブルすることにより、利用者は容易に所望
の特性を実現するためのDSP用プログラムを得ること
ができる。更に、このプログラム生成装置および該装置
と接続された信号処理装置を含む音響効果付与システム
において、プログラム生成装置の送出手段は、機械語デ
ータをMIDIメッセージに変換して送出し、信号処理
装置は、受信したMIDIメッセージを機械語データに
変換して、DSPのプログラムを記憶するための記憶手
段に機械語を転送するようにすれば、利用者は短時間で
DSPのプログラムを任意に書き換えることが可能とな
り、例えば演奏の途中でDSPNの処理プログラムを変
更して全く異なる音響効果を付加することもできる。
According to the present invention, in a program generation device having a source program input means and an assemble means, a specific command word is extracted and converted into a command word or a command word string corresponding to a predetermined signal processing function, Sends the assembled machine language data. Therefore, for example, the constituent elements necessary for the sound effect imparting processing, such as a filter and a mixer, are defined as command words, the source program is described using these command words, and the program is input to the program generation device and assembled. As a result, the user can easily obtain the DSP program for realizing the desired characteristics. Further, in the sound effect imparting system including the program generating device and the signal processing device connected to the device, the transmitting means of the program generating device converts the machine language data into the MIDI message and transmits it, and the signal processing device, By converting the received MIDI message into machine language data and transferring the machine language to the storage means for storing the DSP program, the user can arbitrarily rewrite the DSP program in a short time. Therefore, it is possible to add a completely different sound effect by changing the DSPN processing program during the performance.

【0006】[0006]

【実施例】以下、本発明の一実施例を図面を参照して詳
細に説明する。図2は本発明が適用される音響効果付与
システムの構成の一例を示すブロック図である。エフェ
クタ1は後述するようにDSPを使用した信号処理装置
であり、マイク3あるいは電子楽器4からのアナログ信
号を入力し、所望の音響効果を付与してアンプ5に出力
する。アンプ5は信号を増幅し、スピーカ6から発音さ
れる。制御装置であるコンピュータ2はエフェクタ1を
制御するためのものであり、例えば通常のパーソナルコ
ンピュータに周知のMIDIインターフェース回路を付
加したものが使用可能である。なお、処理については後
述する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings. FIG. 2 is a block diagram showing an example of the configuration of a sound effect imparting system to which the present invention is applied. The effector 1 is a signal processing device using a DSP as described later, and inputs an analog signal from the microphone 3 or the electronic musical instrument 4, imparts a desired acoustic effect, and outputs it to the amplifier 5. The amplifier 5 amplifies the signal and is output from the speaker 6. The computer 2 as a control device is for controlling the effector 1. For example, an ordinary personal computer to which a well-known MIDI interface circuit is added can be used. The processing will be described later.

【0007】図1は、エフェクタ1の構成を示すブロッ
ク図である。CPU10は、ROM11に格納されてい
る制御プログラムに基づき、エフェクタ全体の制御を行
う中央処理装置である。RAM12はワークエリアおよ
びバッファとして使用され、バッテリバックアップされ
ていてもよい。MIDIインターフェース回路13は、
外部のMIDI機器とのメッセージの送受信を行う。パ
ネル回路14は、各種スイッチ、及び液晶あるいはLE
D等により文字や図形を表示する表示装置からなる。
FIG. 1 is a block diagram showing the configuration of the effector 1. The CPU 10 is a central processing unit that controls the entire effector based on a control program stored in the ROM 11. The RAM 12 is used as a work area and a buffer, and may be backed up by a battery. The MIDI interface circuit 13
Sends and receives messages with external MIDI equipment. The panel circuit 14 includes various switches and liquid crystal or LE.
It is composed of a display device for displaying characters and figures by D or the like.

【0008】A/D変換器15は、マイク3や電子楽器
4から入力されるアナログ楽音信号をデジタル信号に変
換する。DSP16は、後述するような構成によって、
デジタル楽音信号を処理し、フィルタ処理あるいは残
響、遅延、変調等の効果付与を実行する。DSP−RA
M17はDSPのプログラムあるいは処理中の楽音信号
データを記憶する。D/A変換器18は、DSPによっ
て処理されたデジタル楽音信号をアナログ信号に変換す
る。なお、A/D変換器15およびD/A変換器18は
図示しないタイミング制御回路の制御により、CPU1
0を介さずに、所定のサンプリング周期でA/D、D/
A変換およびDSPとの間のデータ転送を行う。バス1
9はエフェクタ1内の各回路を接続している。
The A / D converter 15 converts an analog tone signal input from the microphone 3 or the electronic musical instrument 4 into a digital signal. The DSP 16 has the configuration described below.
The digital tone signal is processed, and filtering or effects such as reverberation, delay, and modulation are performed. DSP-RA
M17 stores a DSP program or tone signal data being processed. The D / A converter 18 converts the digital musical tone signal processed by the DSP into an analog signal. The A / D converter 15 and the D / A converter 18 are controlled by a timing control circuit (not shown) to control the CPU 1
A / D, D / at a predetermined sampling cycle without going through 0
Performs A conversion and data transfer with the DSP. Bus 1
Reference numeral 9 connects each circuit in the effector 1.

【0009】図3は本発明において使用可能なDSPの
構成の一例を示すブロック図である。DSP16の構成
は、データ記憶および入出力部、演算部、制御部の3つ
の部分に分けることができる。データ記憶部であるデー
タRAM30は、データバス37に接続された、128
ワード×24ビットの記憶容量を有するメモリであり、
1サンプリング周期ごとに記憶されているデータが1つ
前のアドレスに移動するリングバッファ制御が行われて
いる。係数RAM39は、係数バス38に接続された1
28ワード×16ビットの記憶容量を有するメモリであ
る。この係数RAMには効果付与処理のパラメータある
いはレベル制御のためのエンベロープパラメータ等が格
納される。
FIG. 3 is a block diagram showing an example of the configuration of a DSP usable in the present invention. The configuration of the DSP 16 can be divided into three parts: a data storage and input / output unit, a calculation unit, and a control unit. The data RAM 30, which is a data storage unit, is connected to the data bus 37,
A memory having a storage capacity of word × 24 bits,
Ring buffer control is performed in which the data stored in each sampling cycle moves to the previous address. The coefficient RAM 39 is connected to the coefficient bus 38 by 1
It is a memory having a storage capacity of 28 words × 16 bits. The coefficient RAM stores parameters for effect imparting processing, envelope parameters for level control, and the like.

【0010】ディレイ用RAM34は、内蔵あるいは外
付けの比較的大容量のRAMであり、例えば64キロワ
ード×24ビットの構成を有している。機能的にはデー
タRAM30と同じであり、リングバッファ形式でサン
プリング周期ごとにデータが1つ前のアドレスに移動す
る。サンプリング周期を約44kHzとすると、このデ
ィレイ用RAM34によって、最大限約1.5秒程度の
信号の遅延が可能である。アドレスバッファ31は複数
のレジスタからなり、ディレイRAM書き込み回路3
2、ディレイRAM読み出し回路33はそれぞれアドレ
スバッファを使用して、ディレイRAM34の書き込み
および読み出しの制御を行う。入力回路35および出力
回路36は、それぞれバス19からDSP内部のデータ
バス37へのデータの入力および逆方向のデータ出力を
行う。
The delay RAM 34 is a built-in or externally attached RAM having a relatively large capacity, and has a structure of, for example, 64 kilowords × 24 bits. It is functionally the same as the data RAM 30, and the data moves to the previous address in each sampling cycle in the ring buffer format. If the sampling cycle is set to about 44 kHz, the delay RAM 34 can delay the signal for about 1.5 seconds at the maximum. The address buffer 31 comprises a plurality of registers, and the delay RAM writing circuit 3
2. The delay RAM read circuit 33 uses address buffers to control writing and reading of the delay RAM 34. The input circuit 35 and the output circuit 36 respectively input data from the bus 19 to the data bus 37 in the DSP and output data in the reverse direction.

【0011】演算部である乗算器40は、データバス3
7上のデータと、係数バス38上の係数を乗算する。ビ
ットシフト回路41は乗算器の出力データを所定ビット
だけ左右にシフト(2のべき乗の乗算)する。加算器4
2は、ビットシフト回路41の出力と、アキュムレータ
44の出力とを加算し、その出力をアキュムレータ44
あるいはレジスタ43に出力する。制御部であるDSP
内CPU45は命令ROM46あるいは命令RAM47
からDSPプログラムを1つづつ取り出し、解読して、
制御バス48を介してDSP内の各ブロックを制御す
る。命令ROM46および命令RAM47は内蔵であっ
ても外付け(DSP−RAM17に相当)であってもよ
く、命令RAM47には、外部のバス19からDSPプ
ログラムを書き込むための図示しない経路が存在する。
The multiplier 40, which is an arithmetic unit, is provided in the data bus 3
The data on 7 is multiplied by the coefficient on the coefficient bus 38. The bit shift circuit 41 shifts the output data of the multiplier rightward and leftward by a predetermined number of bits (multiplies by a power of 2). Adder 4
2 adds the output of the bit shift circuit 41 and the output of the accumulator 44 and outputs the output to the accumulator 44.
Alternatively, it is output to the register 43. DSP that is the control unit
The internal CPU 45 is an instruction ROM 46 or an instruction RAM 47.
Take out the DSP programs one by one, decode them,
Each block in the DSP is controlled via the control bus 48. The instruction ROM 46 and the instruction RAM 47 may be internal or external (corresponding to the DSP-RAM 17), and the instruction RAM 47 has a path (not shown) for writing the DSP program from the external bus 19.

【0012】次に、本発明において、予め定義される特
定の命令語である関数について説明する。図4は関数
「IIR1」の機能ブロック図およびプログラムを表す
説明図である。図4(a)は、該関数の信号処理機能で
ある1次IIRフィルタを示す機能ブロック図である。
50および53はメモリの格納箇所を示すタグまたはメ
モリそのものと考えてもよく、図3のデータRAM30
の、タグの上部に記載されている格納番地にデータが書
き込まれ、あるいは読み出されることを示している。図
4(a)においては、まずデータRAM30のD1 番地
からデータが読み出され、乗算器51によって計数RA
M39のC1 番地から読み出された計数が乗算される。
遅延回路54は1サンプリング周期だけ信号を遅延(保
存)させる回路であり、データRAM30を利用する。
Next, in the present invention, a function which is a specific instruction word defined in advance will be described. FIG. 4 is a functional block diagram of the function “IIR1” and an explanatory diagram showing a program. FIG. 4A is a functional block diagram showing a first-order IIR filter which is a signal processing function of the function.
50 and 53 may be considered as tags indicating the storage locations of the memory or the memory itself, and the data RAM 30 of FIG.
Indicates that data is written in or read out from the storage address described above the tag. In FIG. 4A, first, data is read from the address D1 of the data RAM 30, and the multiplier 51 counts RA.
The count read from the C1 address of M39 is multiplied.
The delay circuit 54 is a circuit that delays (stores) a signal by one sampling period, and uses the data RAM 30.

【0013】遅延回路から読み出された1サンプリング
周期前の信号は乗算器55によって、計数RAM39の
C2 番地から読み出された計数と乗算される。2つの乗
算器51、55の出力は加算器52によって加算され、
データRAM30のD2 番地に書き込まれ、次の処理に
引き渡される。なお、データRAM30は前述したよう
にリングバッファ制御されており、D2 番地に書き込ん
だ内容は、次の周期においてはD1 番地に移動している
ので、遅延回路54からの読み出しはデータRAM30
のD1 番地からの読み出しとなる。図4(b)に関数
「IIR1」の表記例を示す。括弧内のパラメータはそ
れぞれ、図4(a)の同じ記号に対応する計数RAM3
9あるいはデータRAM30の番地の値を表している。
The signal read out from the delay circuit one sampling cycle before is multiplied by the multiplier 55 with the count read out from the address C2 of the counting RAM 39. The outputs of the two multipliers 51 and 55 are added by the adder 52,
The data is written in the address D2 of the data RAM 30 and delivered to the next process. The data RAM 30 is controlled by the ring buffer as described above, and the content written in the address D2 moves to the address D1 in the next cycle. Therefore, the data is read from the delay circuit 54 in the data RAM 30.
It will be read from address D1. FIG. 4B shows a notation example of the function “IIR1”. The parameters in parentheses are the counting RAM 3 corresponding to the same symbols in FIG.
9 or the value of the address of the data RAM 30.

【0014】図4(c)は図4(a)に対応するプログ
ラムを機械語に対応するニーモニックコードによって記
述したプログラム例であり、関数と対応して予め記憶さ
れている。1行目の「ADD」は、乗算器40(41)
の乗算出力とアキュムレータ44の出力とを加算し、結
果をアキュムレータに出力する命令のニーモニックコー
ドであり、「[C(C1 )×D(D1 )]」は、乗算器
において係数RAMのC1 番地の内容とデータRAMの
D1 番地の内容とを乗算して出力することを表してい
る。2行目の「ADR」は、乗算器の乗算出力とアキュ
ムレータの出力とを加算し、結果をレジスタ43に出力
する命令のニーモニックコードであり、「[C(C2 )
×D(D2 −1)]」は、乗算器において係数RAMの
C2 番地の内容とデータRAMの(D2 −1)番地の内
容とを乗算して出力することを表している。3行目の
「OUT」は、レジスタ43の値をデータRAMのD2
番地に格納する出力命令である。
FIG. 4C is a program example in which the program corresponding to FIG. 4A is described by a mnemonic code corresponding to a machine language, and is stored in advance in correspondence with the function. "ADD" in the first row is the multiplier 40 (41)
Is a mnemonic code of an instruction for adding the multiplication output of the above and the output of the accumulator 44, and outputting the result to the accumulator. "[C (C1) x D (D1)]" is the address It indicates that the contents are multiplied by the contents of the address D1 of the data RAM and output. "ADR" in the second line is a mnemonic code of an instruction for adding the multiplication output of the multiplier and the output of the accumulator and outputting the result to the register 43, which is "[C (C2)
XD (D2-1)] "indicates that the multiplier multiplies the contents of address C2 of the coefficient RAM and the contents of address (D2-1) of the data RAM and outputs the result. “OUT” on the third line sets the value of register 43 to D2 of the data RAM.
It is an output instruction to be stored in the address.

【0015】この関数を使用する場合には、計数RAM
39のC1 、C2 番地に予め所望の特性に対応したフィ
ルタのパラメータを設定しておく。またこのパラメータ
を変化させるか、あるいはC1 、C2 の値そのものを変
更して、異なる番地の係数を参照することによってII
Rフィルタの周波数特性を変化させることができる。
When using this function, the counting RAM
Filter parameters corresponding to desired characteristics are set in advance at addresses C1 and C2 of 39. In addition, by changing this parameter or changing the values of C1 and C2 itself and referring to the coefficient of different address, II
The frequency characteristic of the R filter can be changed.

【0016】図5は関数「IIR2」の機能ブロック図
およびプログラムを表す説明図である。図5(a)は、
該関数の信号処理機能である2次IIRフィルタを示す
機能ブロック図であり、各記号の意味は図4(a)と同
じである。図5(b)に関数「IIR2」の表記例を示
す。図5(c)は図5(a)に対応するプログラムを機
械語に対応するニーモニックコードによって記述したプ
ログラム例である。前記したIIR1と同様に、C1 〜
C5 番地の内容であるパラメータを変化させることによ
ってIIRフィルタの周波数特性を変化させることがで
きる。
FIG. 5 is a functional block diagram of the function "IIR2" and an explanatory diagram showing a program. Figure 5 (a) shows
It is a functional block diagram which shows the 2nd-order IIR filter which is the signal processing function of this function, and the meaning of each symbol is the same as FIG.4 (a). FIG. 5B shows a notation example of the function “IIR2”. FIG. 5C is an example of a program in which the program corresponding to FIG. 5A is described by a mnemonic code corresponding to a machine language. Similar to IIR1 described above, C1 ~
The frequency characteristic of the IIR filter can be changed by changing the parameter which is the contents of the address C5.

【0017】図6は関数「ALLP」の機能ブロック図
およびプログラムを表す説明図である。図6(a)は、
該関数の信号処理機能であるオールパスフィルタを示す
機能ブロック図であり、各記号の意味は図4(a)と同
じである。遅延回路DL60は信号を比較的長時間遅延
(保持)させる回路であり、ディレイ用RAM34が用
いられる。そして、該RAMへの書き込みアドレス及び
読み出しアドレスはそれぞれ計数RAMのC1 番地およ
びC2 番地に格納される。なおディレイ用RAMもリン
グバッファ制御されるので、C1 番地およびC2 番地の
内容の差の分だけ信号が遅延されることになる。
FIG. 6 is a functional block diagram of the function "ALLP" and an explanatory diagram showing a program. FIG. 6A shows
It is a functional block diagram which shows the all-pass filter which is the signal processing function of this function, and the meaning of each symbol is the same as that of FIG. The delay circuit DL60 is a circuit that delays (holds) a signal for a relatively long time, and the delay RAM 34 is used. Then, the write address and the read address to the RAM are stored in the counting RAM at the addresses C1 and C2, respectively. Since the delay RAM is also controlled by the ring buffer, the signal is delayed by the difference between the contents of the addresses C1 and C2.

【0018】図6(b)に関数「ALLP」の表記例を
示す。図6(c)は図6(a)に対応するプログラムを
機械語に対応するニーモニックコードによって記述した
プログラム例である。「DLR」はディレイ用RAM3
4からのデータ読み出し命令を表すニーモニックコード
であり、「C(C1 )→R」は係数RAM39のC1番
地から読み出した遅延用RAMの番地からデータを読み
出し、レジスタに格納することを示している。また、
「DLW」は同じく遅延用RAMへの書き込み命令を表
す。
FIG. 6B shows a notation example of the function "ALLP". FIG. 6C is an example of a program in which the program corresponding to FIG. 6A is described by a mnemonic code corresponding to a machine language. "DLR" is the delay RAM3
4 is a mnemonic code representing a data read instruction from 4, and "C (C1) → R" indicates that the data is read from the address of the delay RAM read from the address C1 of the coefficient RAM 39 and stored in the register. Also,
Similarly, "DLW" represents a write command to the delay RAM.

【0019】図7は関数「MIX3」の機能ブロック図
およびプログラムを表す説明図である。図7(a)は、
該関数の信号処理機能である3入力ミキサを示す機能ブ
ロック図であり、各記号の意味は図4(a)と同じであ
る。図7(b)に関数「MIX3」の表記例を示す。図
7(c)は図7(a)に対応するプログラムを機械語に
対応するニーモニックコードによって記述したプログラ
ム例である。この関数においては、C1 〜C3 番地の内
容であるパラメータを変化させることによって、混合さ
れる各入力信号のレベルを変化させることができる。
FIG. 7 is a functional block diagram of the function "MIX3" and an explanatory diagram showing a program. FIG. 7A shows
It is a functional block diagram which shows the 3 input mixer which is the signal processing function of this function, and the meaning of each symbol is the same as FIG.4 (a). FIG. 7B shows a notation example of the function “MIX3”. FIG. 7C is an example of a program in which the program corresponding to FIG. 7A is described by a mnemonic code corresponding to a machine language. In this function, the level of each input signal to be mixed can be changed by changing the parameter which is the contents of the addresses C1 to C3.

【0020】利用者が所望の特性のプログラムを作成す
る場合には、まず前記した関数の機能ブロックを組み合
わせて、所望の機能を達成する機能ブロック図を作成す
る。図8は、本発明において実現可能な音響効果である
遅延効果を付与するための信号処理機能を示す機能ブロ
ック図である。この遅延効果付与処理においては、3つ
のオールパスフィルタブロックJ、K、Lと3入力ミキ
サ回路Mを用いている。そして、係数メモリ39および
データメモリ30における使用番地を決定する。なお、
係数メモリ39に設定する係数値もこの際に一応決めて
おく。係数の決定については、例えば予め各関数につい
て複数の異なる係数値に対応する周波数特性を求め、表
にしておく。そして所望の特性に近い係数値を参考にし
て係数を決定する。そして、実際に効果付与を行い、も
し所望の特性が得られていなければ係数値を変更してみ
る。
When a user creates a program having desired characteristics, first, the functional blocks of the above-mentioned functions are combined to create a functional block diagram for achieving a desired function. FIG. 8 is a functional block diagram showing a signal processing function for giving a delay effect which is a sound effect that can be realized in the present invention. In this delay effect imparting process, three all-pass filter blocks J, K, L and a 3-input mixer circuit M are used. Then, the used addresses in the coefficient memory 39 and the data memory 30 are determined. In addition,
The coefficient value set in the coefficient memory 39 is also decided at this time. In determining the coefficient, for example, frequency characteristics corresponding to a plurality of different coefficient values are obtained in advance for each function, and a table is prepared. Then, the coefficient is determined with reference to the coefficient value close to the desired characteristic. Then, the effect is actually added, and if the desired characteristic is not obtained, the coefficient value is changed.

【0021】図9は、図8の機能ブロック図に対応する
プログラムを、前述した関数を用いて記述したプログラ
ム例を示す説明図である。1行目の「ALLP」命令
は、図8の機能ブロックJに対応するものでり、パラメ
ータの括弧内の数字は実際の番地データである。即ち入
力データはデータRAM30の01番地に書き込まれて
おり、この命令により処理されたデータが02番地に格
納されることを表している。そして、3つのALLP命
令の処理データはそれぞれ02、03、04番地に格納
され、4行目の「MIX3」命令によって02、03、
04番地のデータがパラメータに対応した割合で混合さ
れ、05番地に格納される。このデータは、図示しない
後段の処理によって読み出されるか、あるいは外部へ出
力される。このように、関数を使用すると、例えば図8
の機能を4行で表すことができる。この際、プログラム
中に通常の機械語に対応する命令語と関数とが混在して
いてもよい。
FIG. 9 is an explanatory diagram showing a program example in which the program corresponding to the functional block diagram of FIG. 8 is described by using the above-mentioned function. The "ALLP" instruction on the first line corresponds to the functional block J in FIG. 8, and the numbers in parentheses of the parameters are the actual address data. That is, the input data is written in the address 01 of the data RAM 30, and the data processed by this instruction is stored in the address 02. Then, the processing data of the three ALLP instructions are stored at addresses 02, 03, and 04, respectively, and 02, 03, and
The data at address 04 are mixed at a ratio corresponding to the parameter and stored at address 05. This data is read by a subsequent process (not shown) or output to the outside. Thus, using the function, for example, FIG.
Can be expressed in four lines. At this time, an instruction word corresponding to a normal machine language and a function may be mixed in the program.

【0022】図10は、コンピュータ2において、DS
Pプログラムを作成し、転送するメイン処理手順を示す
フローチャートである。ステップS31においては、関
数を使用したDSP用のソースプログラムの入力、編集
を行う。このために、前述したように、利用者はまず図
8に示すような所望の信号処理機能を達成するような機
能ブロック図を作成し、図9に示すように、関数を用い
て該機能を実現するソースプログラムを記述する。そし
て該プログラムをコンピュータ2に入力する。
FIG. 10 shows the DS in the computer 2.
7 is a flowchart showing a main processing procedure for creating and transferring a P program. In step S31, a DSP source program using a function is input and edited. To this end, as described above, the user first creates a functional block diagram that achieves a desired signal processing function as shown in FIG. 8, and as shown in FIG. Describe the source program to be realized. Then, the program is input to the computer 2.

【0023】ステップS32においては変数Lを0にリ
セットし、ステップS33においては、Lに1を加算す
る。ステップS34においては、入力されたソースプロ
グラムのL行目を読み出し、ステップS35において
は、読み出したニーモニックコードが登録されている複
数の関数のいずれかに対応した特定の命令語であるか否
かが判定される。そして、結果が肯定の場合にはステッ
プS36に移行する。ステップS36においては、機械
語に対応するニーモニックコードによて記述された、該
特定の命令語に対応する命令語列(例えば図4(C))
を読み出す。
The variable L is reset to 0 in step S32, and 1 is added to L in step S33. In step S34, the Lth line of the input source program is read, and in step S35, it is determined whether or not the read mnemonic code is a specific command word corresponding to any of a plurality of registered functions. To be judged. If the result is affirmative, the process proceeds to step S36. In step S36, an instruction word string corresponding to the specific instruction word described by the mnemonic code corresponding to the machine language (for example, FIG. 4C).
Read out.

【0024】ステップS37においては、特定の命令語
に設定されているパラメータを命令語列の対応する位置
に転記する。ステップS38においては、特定の命令語
の記載されている行をソースプログラム中から削除し、
同じ位置に読み出した命令語列を挿入する。そして、増
加した行数をLに加算する。ステップS39において
は、ソースプログラムの最後に達したか否かが判定さ
れ、結果が否定の場合にはステップS33に戻って次行
の処理を行うが、肯定の場合にはステップS40に移行
する。以上の処理によって、ソースプログラム中の関数
表現を機械語に対応したニーモニックコードによる表現
に変換する。
In step S37, the parameter set in the specific command word is transferred to the corresponding position in the command word string. In step S38, the line in which the specific command word is written is deleted from the source program,
The read command string is inserted at the same position. Then, the increased number of rows is added to L. In step S39, it is determined whether or not the end of the source program has been reached. If the result is negative, the process returns to step S33 to process the next line, but if affirmative, the process proceeds to step S40. Through the above processing, the function expression in the source program is converted into the expression by the mnemonic code corresponding to the machine language.

【0025】ステップS40においては、ソースプログ
ラムをアセンブルして機械語に変換する。DSP用のア
センブラプログラムは例えばDSPメーカから供給され
ているものを利用することが出来る。ステップS41に
おいては、アセンブラプログラムによってアセンブル処
理が正常に終了したか否かが判定され、異常であればス
テップS31からやり直すが、正常であればステップS
42に移行する。ステップS42においては、生成され
た機械語をMIDIメッセージファイルに変換する。機
械語は全てのビットパターンを含む可能性があるのに対
し、MIDIメッセージの中のシステムエクスクルーシ
ブメッセージを用いてデータを伝送する場合には、特定
のビットパターンを直接伝送することができない。従っ
て、機械語データをMIDIメッセージで伝送出来ない
ビットパターンを含まないように変換する。
In step S40, the source program is assembled and converted into a machine language. As the assembler program for DSP, for example, one supplied from a DSP maker can be used. In step S41, it is determined by the assembler program whether or not the assemble processing is completed normally. If the assembly process is abnormal, the process starts over from step S31.
Move to 42. In step S42, the generated machine language is converted into a MIDI message file. The machine language may include all bit patterns, whereas a specific bit pattern cannot be directly transmitted when data is transmitted using the system exclusive message in the MIDI message. Therefore, the machine language data is converted so as not to include a bit pattern that cannot be transmitted by the MIDI message.

【0026】MIDIメッセージのデータバイトのビッ
ト7(MSB)は0でなければならないので、まず、機
械語を4ビット(16進で1桁)づつ区切り、その上位
に4ビット分の0を付加する。このデータ列はバイト単
位で見ると上位4ビットは全て0である。これを、公知
のMIDIエクスクルーシブメッセージのデータ部に挿
入し、MIDIメッセージファイルを生成する。伝送制
御を簡単にするために、プログラムが最大長(例えば1
92ワード×32ビット)より短い場合には余分な
「0」を付加して長さを揃え、MIDIメッセージのデ
ータ部分は固定長とする。ステップS43においては、
生成したMIDIファイルをエフェクタ1に送信する。
なお、同様の方式によって、係数RAMにセットされる
固定長の係数データも転送される。
Since bit 7 (MSB) of the data byte of the MIDI message must be 0, the machine language is first divided into 4 bits (1 digit in hexadecimal) and 0 for 4 bits is added to the upper part. . When this data string is viewed in byte units, all the upper 4 bits are 0. This is inserted into the data part of a known MIDI exclusive message to generate a MIDI message file. In order to simplify the transmission control, the program has a maximum length (eg 1
If it is shorter than 92 words x 32 bits), extra "0" is added to make the length uniform, and the data portion of the MIDI message has a fixed length. In step S43,
The generated MIDI file is transmitted to the effector 1.
By the same method, fixed-length coefficient data set in the coefficient RAM is also transferred.

【0027】図11は、エフェクタ1のCPUのメイン
処理を示すフローチャートである。ステップS10にお
いては、エフェクタのパネルの状態変化があったか否か
が判定され、スイッチ等の状態変化を検出した場合には
ステップS11に移行して対応するパネル処理を行う。
例えば音響効果のパラメータを変更した場合には、新た
なパラメータに対応する係数データをDSPの係数RA
Mに転送し、係数を更新する。ステップS12において
は、外部からMIDIメッセージを受信したか否かが判
定され、結果が肯定の場合にはステップS13に移行
し、受信したメッセージが情報(プログラムあるいは係
数)転送のためのエクスクルーシブメッセージであるか
否かが判定され、結果が肯定の場合にはステップS14
に移行する。なお、受信したメッセージがその他のメッ
セージであった場合に、それぞれのメッセージに対応し
た処理を行う。
FIG. 11 is a flowchart showing the main processing of the CPU of the effector 1. In step S10, it is determined whether or not there is a change in the state of the panel of the effector. If a change in the state of a switch or the like is detected, the process proceeds to step S11 and the corresponding panel processing is performed.
For example, when the acoustic effect parameter is changed, the coefficient data corresponding to the new parameter is changed to the coefficient RA of the DSP.
Transfer to M and update coefficient. In step S12, it is determined whether or not a MIDI message is received from the outside. If the result is affirmative, the process proceeds to step S13, and the received message is an exclusive message for information (program or coefficient) transfer. It is determined whether or not, and if the result is affirmative, step S14
Move to If the received message is any other message, the process corresponding to each message is performed.

【0028】ステップS14においては、受信メッセー
ジがプログラムか否(即ち係数データ)かが判定され、
結果が肯定の場合にはステップS15に移行するが、否
定の場合にはステップS16に移行する。ステップS1
5においては、受信データの内のプログラム分の所定バ
イト数を受信バッファに格納する。また、ステップS1
6においては、受信データの内の係数データ分の所定バ
イト数を受信バッファに格納する。ステップS17にお
いては送信側の逆変換を行い、機械語のプログラムデー
タあるいは係数データに戻す。ステップS18において
は、機械語あるいは係数データをバス経由でDSPに転
送する。
In step S14, it is determined whether the received message is a program (that is, coefficient data),
If the result is positive, the process proceeds to step S15, but if the result is negative, the process proceeds to step S16. Step S1
In 5, the predetermined number of bytes for the program in the received data is stored in the receive buffer. Also, step S1
In 6, the predetermined number of bytes corresponding to the coefficient data of the received data is stored in the receiving buffer. In step S17, the inverse conversion on the transmitting side is performed to restore the machine language program data or coefficient data. In step S18, the machine language or coefficient data is transferred to the DSP via the bus.

【0029】図12は、DSP内CPU45の処理を示
すフローチャートである。DSP内CPU45は、ステ
ップS20において、サンプリング周期ごとに外部から
入力される起動信号に基づき、命令RAM内に格納され
ているプログラムを一巡だけ実行する。この処理はサン
プリング周期より短い時間で実行される。ステップS2
1においては、エフェクタのCPUからプログラムある
いは係数データの転送要求があるか否かが判定され、結
果が肯定の場合にはステップS22に移行する。ステッ
プS22においては、転送されるデータがプログラムで
あるか否かが判定され、結果が肯定の場合にはステップ
S23に移行して、外部(バス)から所定バイト数のプ
ログラムデータを受信し、命令RAM47に格納する。
ステップS24においては、外部から所定バイト数の係
数データを受信し、係数RAM39に格納する。以上の
ような構成および処理によって、利用者が任意に生成し
たプログラムを機械語に変換してエフェクタ内のDSP
に転送し、信号処理を実行することが可能となる。
FIG. 12 is a flowchart showing the processing of the CPU 45 in the DSP. In step S20, the in-DSP CPU 45 executes the program stored in the instruction RAM only once based on the activation signal input from the outside every sampling cycle. This processing is executed in a time shorter than the sampling cycle. Step S2
In No. 1, it is determined whether or not there is a program or coefficient data transfer request from the effector CPU, and if the result is affirmative, the process proceeds to step S22. In step S22, it is determined whether or not the data to be transferred is a program, and if the result is affirmative, the process moves to step S23 to receive a predetermined number of bytes of program data from the outside (bus), and execute an instruction. It is stored in the RAM 47.
In step S24, a predetermined number of bytes of coefficient data are received from the outside and stored in the coefficient RAM 39. With the above-described configuration and processing, a program arbitrarily generated by the user is converted into a machine language to convert the DSP in the effector.
, And signal processing can be performed.

【0030】以上、実施例を説明したが、次のような変
形例も考えられる。関数は予めシステムに登録しておく
必要があるが、利用者が関数表記と対応する命令語列を
入力することによって、利用者が作成した任意の関数を
システムに登録できるようにしてもよい。関数のパラメ
ータである係数メモリおよびデータメモリの番地データ
は絶対番地を直接指定する例を開示したが、例えばラベ
ルあるいはラベルに対する相対番地を使用して記述し、
システムが空いている番地を自動的に割り当てるように
してもよい。
Although the embodiment has been described above, the following modifications are also possible. The function needs to be registered in the system in advance, but the user may register an arbitrary function created by the user in the system by inputting an instruction word string corresponding to the function description. Although the address data of the coefficient memory and the data memory, which are the parameters of the function, has been disclosed as an example of directly specifying the absolute address, for example, it is described using a label or a relative address for the label,
The system may automatically assign a vacant address.

【0031】[0031]

【発明の効果】以上述べたように、本発明によれば、例
えばフィルタやミキサなど、音響効果付与処理に必要な
構成要素をそれぞれ命令語として定義しておき、この命
令語を用いてソースプログラムを記述して、プログラム
生成装置に入力し、アセンブルすることにより、利用者
は容易に所望の特性を実現するためのDSP用プログラ
ムを得ることができる。更に、このプログラム生成装置
および該装置と接続された信号処理装置を含む音響効果
付与システムにおいては、利用者は短時間でDSPのプ
ログラムを任意に書き換えることが可能となり、例えば
演奏の途中でDSPNの処理プログラムを変更して全く
異なる音響効果を付加することもできる。またハードウ
ェアとしては、信号処理装置は例えばMIDI機能を有
するDSPエフェクタであり、該エフェクタとパーソナ
ルコンピュータがあればシステムを構成できるので、特
殊なハードウェアを必要とせず、安価に実施可能であ
る。
As described above, according to the present invention, the components necessary for the acoustic effect imparting process, such as a filter and a mixer, are defined as command words, and the source program is created using these command words. By describing the above, inputting it into the program generation device, and assembling, the user can easily obtain the DSP program for realizing the desired characteristics. Further, in the sound effect imparting system including the program generating device and the signal processing device connected to the device, the user can arbitrarily rewrite the DSP program in a short time. It is also possible to modify the processing program to add completely different sound effects. In terms of hardware, the signal processing device is, for example, a DSP effector having a MIDI function, and the system can be configured by including the effector and a personal computer, so that it can be implemented at low cost without requiring special hardware.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のエフェクタ1の構成を示すブロック図
である。
FIG. 1 is a block diagram showing a configuration of an effector 1 of the present invention.

【図2】本発明が適用される音響効果付与システムの構
成を示すブロック図である。
FIG. 2 is a block diagram showing a configuration of a sound effect imparting system to which the present invention is applied.

【図3】DSPの構成の一例を示すブロック図である。FIG. 3 is a block diagram showing an example of the configuration of a DSP.

【図4】関数IIR1の機能ブロック図およびプログラ
ムを表す説明図である。
FIG. 4 is a functional block diagram of a function IIR1 and an explanatory diagram showing a program.

【図5】関数IIR2の機能ブロック図およびプログラ
ムを表す説明図である。
FIG. 5 is a functional block diagram of a function IIR2 and an explanatory diagram showing a program.

【図6】関数ALLPの機能ブロック図およびプログラ
ムを表す説明図である。
FIG. 6 is a functional block diagram of a function ALLP and an explanatory diagram showing a program.

【図7】関数MIX3の機能ブロック図およびプログラ
ムを表す説明図である。
FIG. 7 is an explanatory diagram showing a functional block diagram and a program of a function MIX3.

【図8】遅延効果を付与するための信号処理機能を示す
機能ブロック図である。
FIG. 8 is a functional block diagram showing a signal processing function for giving a delay effect.

【図9】図8の機能ブロック図に対応するプログラムを
関数を用いて記述したプログラム例を示す説明図であ
る。
9 is an explanatory diagram showing a program example in which a program corresponding to the functional block diagram of FIG. 8 is described by using a function.

【図10】コンピュータ2のメイン処理を示すフローチ
ャートである。
FIG. 10 is a flowchart showing main processing of the computer 2.

【図11】エフェクタCPUのメイン処理を示すフロー
チャートである。
FIG. 11 is a flowchart showing a main process of the effector CPU.

【図12】DSP内CPU45の処理を示すフローチャ
ートである。
FIG. 12 is a flowchart showing processing of the CPU 45 in the DSP.

【符号の説明】[Explanation of symbols]

1…エフェクタ、2…コンピュータ、3…マイク、4…
電子楽器、5…アンプ、6…スピーカ、10…CPU、
11…ROM、12…RAM、13…MIDIインター
フェース、14…パネル、15…A/D変換器、16…
DSP、17…DSPRAM、18…D/A変換器、1
9…バス
1 ... effector, 2 ... computer, 3 ... microphone, 4 ...
Electronic musical instrument, 5 ... Amp, 6 ... Speaker, 10 ... CPU,
11 ... ROM, 12 ... RAM, 13 ... MIDI interface, 14 ... Panel, 15 ... A / D converter, 16 ...
DSP, 17 ... DSPRAM, 18 ... D / A converter, 1
9 ... Bus

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 信号処理装置に用いられているデジタル
シグナルプロセッサのためのソースプログラム入力手段
および、ソースプログラムに基づいて前記デジタルシグ
ナルプロセッサに対する機械語を生成するアセンブル手
段を有するプログラム生成装置において、 ソースプログラムから特定の命令語を抽出する抽出手段
と、 抽出された命令語を予め定められた信号処理機能に対応
する命令語あるいは命令語列に変換する変換手段と、 変換手段の出力ソースプログラムをアセンブルした機械
語データを送出する送出手段とを有することを特徴とす
るプログラム生成装置。
1. A program generation device having a source program input means for a digital signal processor used in a signal processing device, and an assemble means for generating a machine language for the digital signal processor based on the source program. Extraction means for extracting a specific command word from the program, conversion means for converting the extracted command word into a command word or command word string corresponding to a predetermined signal processing function, and an output source program of the conversion means is assembled. And a sending means for sending the machine language data described above.
【請求項2】 前記特定の複数の命令語は、音響効果付
加処理に必要な複数の信号処理機能のそれぞれに対応
し、パラメータとして、少なくとも該処理の入力信号お
よび出力信号の内の少なくとも一方の格納番地指示情報
を含むことを特徴とする請求項1に記載のプログラム生
成装置。
2. The specific plurality of command words respectively correspond to a plurality of signal processing functions required for sound effect addition processing, and as a parameter, at least one of an input signal and an output signal of the processing is used. The program generation device according to claim 1, further comprising storage address instruction information.
【請求項3】 デジタルシグナルプロセッサを用いた信
号処理装置および該装置と接続された請求項1あるいは
2に記載されたプログラム生成装置を含む音響効果付与
システムにおいて、 前記プログラム生成装置における送出手段は、機械語デ
ータをMIDIメッセージに変換するMIDI変換手段
を含み、 前記信号処理装置は、 MIDIメッセージ受信手段と、 前記制御装置から受信したMIDIメッセージが機械語
情報を含んでいることを検出する機械語検出手段と、 機械語情報を含んだMIDIメッセージを機械語データ
に変換する機械語変換手段と、 デジタルシグナルプロセッサのプログラムを記憶するた
めの記憶手段と、 機械語を前記記憶手段に転送する転送手段とを有するこ
とを特徴とする音響効果付与システム。
3. A sound effect imparting system including a signal processing device using a digital signal processor and the program generating device according to claim 1 connected to the device, wherein the sending means in the program generating device comprises: MIDI signal converting means for converting machine language data into a MIDI message, wherein the signal processing device detects MIDI message receiving means, and detects that the MIDI message received from the control device includes machine language information. Means, machine language conversion means for converting a MIDI message containing machine language information into machine language data, storage means for storing a program of a digital signal processor, transfer means for transferring the machine language to the storage means A sound effect imparting system comprising:
JP7155498A 1995-05-31 1995-05-31 Program generating device for signal processor and sound effect addition system using relevant device Pending JPH08328560A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7155498A JPH08328560A (en) 1995-05-31 1995-05-31 Program generating device for signal processor and sound effect addition system using relevant device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7155498A JPH08328560A (en) 1995-05-31 1995-05-31 Program generating device for signal processor and sound effect addition system using relevant device

Publications (1)

Publication Number Publication Date
JPH08328560A true JPH08328560A (en) 1996-12-13

Family

ID=15607370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7155498A Pending JPH08328560A (en) 1995-05-31 1995-05-31 Program generating device for signal processor and sound effect addition system using relevant device

Country Status (1)

Country Link
JP (1) JPH08328560A (en)

Similar Documents

Publication Publication Date Title
JP3292492B2 (en) Performance information processing device
JPH04274498A (en) Automatic player
JPH08328560A (en) Program generating device for signal processor and sound effect addition system using relevant device
JPS59137997A (en) Waveform memory reading
JP3383474B2 (en) Sound effect giving device and sound effect giving system
JP3770153B2 (en) Communication setting device and communication setting program
JPH07325581A (en) Musical sound generation device
JPH08335081A (en) Signal processing device
JP3552265B2 (en) Sound source device and audio signal forming method
JP3357498B2 (en) Electronic musical instruments using digital filters
US5229534A (en) Envelope generating apparatus
JP3036417B2 (en) Signal processing device
JP3371643B2 (en) Signal processing device
JP2571559B2 (en) Waveform signal processing method
JP3138585B2 (en) Electronic tone generator
JPH05249954A (en) Effect giving device
JP3438275B2 (en) Electronic musical instrument
JPH08328562A (en) Signal processor
JP2986035B2 (en) Effect device for electronic musical instruments
US5313014A (en) Electronic musical instrument having sound image localization circuit
JPH08335080A (en) Signal processing device
JPH0944157A (en) Signal processor
JP3835573B2 (en) Electronic musical instruments
JPH0863154A (en) Electronic musical instrument having localized movement feeling reproducing function
JP2689763B2 (en) How to read waveform data

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees