JP3381833B2 - BGA type semiconductor device and manufacturing method thereof - Google Patents

BGA type semiconductor device and manufacturing method thereof

Info

Publication number
JP3381833B2
JP3381833B2 JP24479197A JP24479197A JP3381833B2 JP 3381833 B2 JP3381833 B2 JP 3381833B2 JP 24479197 A JP24479197 A JP 24479197A JP 24479197 A JP24479197 A JP 24479197A JP 3381833 B2 JP3381833 B2 JP 3381833B2
Authority
JP
Japan
Prior art keywords
elastomer
semiconductor chip
wiring pattern
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24479197A
Other languages
Japanese (ja)
Other versions
JPH1167955A (en
Inventor
寛太 野北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP24479197A priority Critical patent/JP3381833B2/en
Publication of JPH1167955A publication Critical patent/JPH1167955A/en
Application granted granted Critical
Publication of JP3381833B2 publication Critical patent/JP3381833B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、BGA型半導体装
置に係り、特にエラストマの形状およびその形成方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a BGA type semiconductor device, and more particularly to a shape of an elastomer and a method of forming the elastomer.

【0002】[0002]

【従来の技術】近年、エレクトロニクス機器の高性能
化、多機能化に伴う半導体素子の微細化と半導体装置の
小型化に対応するため、半田ボールを下面側にエリアア
レイ状に配置して高密度表面実装を行うボールグリッド
アレイ(BGA)と指称される半導体装置が提案されて
いる。
2. Description of the Related Art In recent years, in order to cope with the miniaturization of semiconductor elements and the miniaturization of semiconductor devices accompanying the high performance and multi-functionalization of electronic equipment, solder balls are arranged in an area array on the lower surface side to achieve high density. A semiconductor device called a surface mounted ball grid array (BGA) has been proposed.

【0003】この一例として、米国特許5148265
号では、半導体チップの表面(機能面側)にエラストマ
を介して、配線パターンを形成した絶縁性フィルムを配
置し、さらにこの絶縁性フィルムの表面に複数の半田ボ
ールを格子状に配置したBGA型半導体装置(μBG
A)がある。
As an example of this, US Pat. No. 5,148,265
In No. BGA type, an insulating film having a wiring pattern is arranged on the surface (functional surface side) of a semiconductor chip via an elastomer, and a plurality of solder balls are arranged in a grid on the surface of the insulating film. Semiconductor device (μBG
There is A).

【0004】この半導体装置(μBGA)では、熱応力
緩和のために、半導体チップと配線パターンを設けた絶
縁性フィルムがエラストマを介して接続されているが、
さらにこのエラストマの弾性により、配線パターンとの
接触性が高められ、また緩衝効果により、実装時および
実装後においてもチップクラックの発生が防止され、信
頼性が高められている。
In this semiconductor device (μBGA), a semiconductor chip and an insulating film provided with a wiring pattern are connected via an elastomer in order to relax thermal stress.
Further, the elasticity of the elastomer enhances the contactability with the wiring pattern, and the cushioning effect prevents the occurrence of chip cracks during and after mounting, thereby improving reliability.

【0005】従来、半導体チップと絶縁性フィルムとの
固着方法としては、まず、エラストマを絶縁性フィルム
の表面側にスクリーン印刷法にて矩形状に形成し、この
上に半導体チップを直接固着させるか、または、前記エ
ラストマを印刷後に、加熱工程を経て硬化させた後、再
度その表面にエラストマを印刷し、この上に半導体チッ
プを固着するようにしていた。
Conventionally, as a method of fixing a semiconductor chip and an insulating film, first, an elastomer is formed in a rectangular shape on the surface side of the insulating film by a screen printing method, and the semiconductor chip is directly fixed on this. Alternatively, after the elastomer is printed, it is cured through a heating process, and then the elastomer is printed again on the surface, and the semiconductor chip is fixed onto the elastomer.

【0006】[0006]

【発明が解決しようとする課題】ところが、前記のよう
に印刷された未硬化のエラストマ上に半導体チップを固
着すると、図15に示すように、固着の際の機械的圧力
ならびに半導体チップSの自重により、エラストマEの
枠辺、つまりエラストマの外周を形どる辺のうち、左右
の辺の中間付近からエラストマが幅方向に流れ出てしま
い、当該エラストマEの左右に位置するリードLや、当
該リードLの間から絶縁性フィルムFの裏面側に漏れて
半田ボール搭載予定部分(図示せず)に付着する。
However, when the semiconductor chip is fixed on the uncured elastomer printed as described above, as shown in FIG. 15, the mechanical pressure at the time of fixing and the self-weight of the semiconductor chip S are increased. As a result, the elastomer flows out in the width direction from the frame side of the elastomer E, that is, in the vicinity of the middle of the left and right sides of the side forming the outer periphery of the elastomer E, and the leads L positioned on the left and right of the elastomer E and the leads L concerned. It leaks to the back surface side of the insulating film F from between and adheres to the solder ball mounting portion (not shown).

【0007】エラストマがリードに付着すると、リード
ボンディング時に切断された際のリードの動きを妨げる
ため、ミスボンディングの原因となる。また、エラスト
マが絶縁性フィルムの裏面側に漏れて半田ボール搭載部
分に付着すると、半田ボール溶融工程において、半田ボ
ールが固着しなくなるといった不具合が生じるため、当
該半導体装置の生産性を著しく低下させている。
If the elastomer adheres to the leads, it hinders the movement of the leads when they are cut during lead bonding, causing misbonding. Further, if the elastomer leaks to the back surface side of the insulating film and adheres to the solder ball mounting portion, there is a problem that the solder ball is not fixed in the solder ball melting step, which significantly reduces the productivity of the semiconductor device. There is.

【0008】本発明は、前記実情に鑑みてなされたもの
で、絶縁性フィルムと半導体チップとの固着時に、エラ
ストマの流れ出しによる弊害防止に寄与するBGA型半
導体装置およびその製造方法を提供することを目的とす
る。
The present invention has been made in view of the above circumstances, and provides a BGA type semiconductor device and a method of manufacturing the same, which contributes to prevention of adverse effects due to the outflow of an elastomer when an insulating film and a semiconductor chip are fixed to each other. To aim.

【0009】[0009]

【課題を解決するための手段】上記目的を達成する請求
項1記載の発明は、周縁部に複数のボンディングパッド
を有する半導体チップと、配線パターンを具備するとと
もに、前記配線パターンに接続され、突出して外部との
電気的接続を行う複数の半田ボールを具備してなる絶縁
性フィルムとで構成され、前記配線パターン表面に形成
されたエラストマを介して半導体チップの機能面側を貼
着するとともに、前記複数のボンディングパッドに前記
配線パターンより延在するリードを接続し、前記半導体
チップと前記リードとの接続部をコーティング材で被覆
したBGA型半導体装置において、前記エラストマは、
枠辺が凹みを有するように形成されていること特徴とす
る。
In order to achieve the above object, the present invention according to claim 1 comprises a semiconductor chip having a plurality of bonding pads on its peripheral portion and a wiring pattern, and is connected to the wiring pattern and protrudes. And an insulating film comprising a plurality of solder balls for electrical connection to the outside, and while sticking the functional surface side of the semiconductor chip via the elastomer formed on the wiring pattern surface, In a BGA type semiconductor device in which leads extending from the wiring pattern are connected to the plurality of bonding pads, and a connecting portion between the semiconductor chip and the leads is covered with a coating material, the elastomer is
It is characterized in that the frame side is formed to have a recess.

【0010】また、請求項2記載の発明は、周縁部に複
数のボンディングパッドを有する半導体チップと、配線
パターンを具備するとともに、前記配線パターンに接続
され、突出して外部との電気的接続を行う複数の半田ボ
ールを具備してなる絶縁性フィルムとで構成され、前記
配線パターン表面に形成されたエラストマを介して半導
体チップの機能面側を貼着するとともに、前記複数のボ
ンディングパッドに前記配線パターンより延在するリー
ドを接続し、前記半導体チップと前記リードとの接続部
をコーティング材で被覆するBGA型半導体装置の製造
方法において、前記エラストマを設ける工程は、枠辺の
一部に突起を形成した複数の開口部を有するメタルマス
クを準備し、前記メタルマスクを前記絶縁性フィルムに
位置決めして載置し、前記開口部内にエラストマを充填
するエラストマ形成工程と、前記メタルマスクを除去す
る工程とを含むことを特徴とする。
According to a second aspect of the present invention, a semiconductor chip having a plurality of bonding pads on its peripheral portion and a wiring pattern are provided, and the semiconductor chip is connected to the wiring pattern and protrudes to electrically connect to the outside. An insulating film comprising a plurality of solder balls, the functional surface side of the semiconductor chip is attached via an elastomer formed on the surface of the wiring pattern, and the wiring pattern is formed on the plurality of bonding pads. In the method of manufacturing a BGA type semiconductor device in which more extending leads are connected and the connecting portion between the semiconductor chip and the lead is covered with a coating material, the step of providing the elastomer includes forming a protrusion on a part of a frame side. Prepare a metal mask having a plurality of openings, and position the metal mask on the insulating film. Characterized in that it comprises a elastomeric forming step of filling the elastomer in the opening, and removing the metal mask.

【0011】[0011]

【発明の実施の形態】以下、本発明による一実施例につ
いて添付図面を参照しつつ詳細に説明する。なお、同一
部分には同一符号を付して説明を省略する。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described in detail below with reference to the accompanying drawings. The same parts are designated by the same reference numerals and the description thereof will be omitted.

【0012】図1は、本発明のBGA型半導体装置を示
すものであり、当該半導体装置の製造方法を図4から図
13までを使用して説明する。まず、図4に示すよう
に、ポリイミドテープからなる絶縁性フィルム1の表面
に、銅箔2を貼着し、さらにこの表面にフォトレジスト
(図示せず)を塗布し、フォトリゾグラフティーにより
パターニングし、銅箔2のパターンを形成する。
FIG. 1 shows a BGA type semiconductor device of the present invention. A method of manufacturing the semiconductor device will be described with reference to FIGS. 4 to 13. First, as shown in FIG. 4, a copper foil 2 is attached to the surface of an insulating film 1 made of a polyimide tape, a photoresist (not shown) is further applied to this surface, and patterning is performed by photolithography. Then, the pattern of the copper foil 2 is formed.

【0013】この後、さらにフォトレジストを塗布し、
フォトリゾグラフティーを行い、図5に示すようなレジ
ストパターンRを形成する。なお、以下の図面では、製
造される半導体装置1個の半分のみを示すが、この1個
単位が所定の間隔で多数配列形成され、複数の半導体装
置が同時に製造される。
Thereafter, a photoresist is further applied,
Photolithography is performed to form a resist pattern R as shown in FIG. Although only half of one semiconductor device to be manufactured is shown in the following drawings, a plurality of semiconductor devices are formed at a predetermined interval so that a plurality of semiconductor devices are manufactured at the same time.

【0014】図5に示す状態を形成した後、無電解メッ
キにより図6に示すように、レジストパターンRから露
呈する銅箔2の表面に金メッキ3を形成する。
After forming the state shown in FIG. 5, gold plating 3 is formed on the surface of the copper foil 2 exposed from the resist pattern R by electroless plating as shown in FIG.

【0015】そして裏面側からフォトレジストを塗布
し、フォトリゾグラフティーを行ってレジストパターン
を形成し、これをマスクとして絶縁性フィルム1をエッ
チングし、図7に示すように配線パターン先端のリード
が形成される周縁部領域にウィンドウWを、半田ボール
が形成される領域にヴィアVを形成する。
Then, a photoresist is applied from the back surface side, and photolithography is performed to form a resist pattern. The insulating film 1 is etched using this as a mask. As shown in FIG. A window W is formed in the peripheral region formed and a via V is formed in the region where solder balls are formed.

【0016】そして、図8に示すように、リード形成部
を除くこのヴィアV内で、前記銅箔2のパターンに接続
すると共に表面に突出するように半田ボール4を形成す
る。
Then, as shown in FIG. 8, the solder balls 4 are formed so as to be connected to the pattern of the copper foil 2 and project to the surface in the via V excluding the lead forming portion.

【0017】そして、図9に示すように銅エッチングを
行い、ウィンドウW内に露呈する銅をエッチング除去す
る。この結果、ウィンドウW内にはリード3Sとしての
金パターンのみが存在し、フレキシブルな状態となって
いる。そして中央部では銅箔2のパターンと金メッキ3
との2層構造となってこのリード3Sにそれぞれ連設さ
れており、配線パターンとして機能する。
Then, as shown in FIG. 9, copper etching is performed to remove the copper exposed in the window W by etching. As a result, only the gold pattern as the lead 3S exists in the window W, which is in a flexible state. And in the central part, the pattern of copper foil 2 and gold plating 3
And a two-layer structure, which are respectively connected to the leads 3S, and function as a wiring pattern.

【0018】その後、図9に示す絶縁性フィルムの配線
パターン形成面側に、図14に具体的に示すように、枠
辺の一部に略三角形状の突起Tを形成した複数の開口部
Oを有するメタルマスクMを載置し、当該メタルマスク
上面をスキージSKで摺動しながら、前記開口部Oにエ
ラストマ5を充填した後、前記メタルマスク除去し、所
定の加熱工程を経てエラストマを硬化させる。なお、本
実施例では、最終的なエラストマの厚みを110μmに
形成しようとするものあって、ここで硬化させたエラス
トマの厚みは80μmである。図10は図9に示す絶縁
性フィルムの配線パターン形成面側にエラストマ5を形
成した状態を示す断面図である。
Then, on the side of the wiring pattern forming surface of the insulating film shown in FIG. 9, as shown concretely in FIG. 14, a plurality of openings O in which substantially triangular protrusions T are formed on a part of the frame side. The metal mask M having the above is placed, and while the upper surface of the metal mask is slid with a squeegee SK, the opening 5 is filled with the elastomer 5, the metal mask is removed, and the elastomer is cured through a predetermined heating step. Let In this embodiment, the final elastomer thickness is 110 μm, and the thickness of the cured elastomer is 80 μm. FIG. 10 is a cross-sectional view showing a state in which the elastomer 5 is formed on the wiring pattern formation surface side of the insulating film shown in FIG.

【0019】なお、絶縁性フィルム上へのエラストマの
形成方法として、予め所定の形状で形成されたエラスト
マを、接着剤等で前記絶縁性フィルム上に貼り付ける方
法もある。
As a method of forming an elastomer on the insulating film, there is also a method of attaching an elastomer formed in a predetermined shape on the insulating film with an adhesive or the like.

【0020】上記のようにして形成されたエラストマ5
は、図2の(a)、(b)にそれぞれ示すように、予め
エラストマの幅方向への流れ出しを考慮して、枠辺をな
す左右の辺が凹みを有するように形成されている。この
時の凹み量は、前記左右の辺の凹みない位置より、最大
で0.3mm程度である。
Elastomer 5 formed as described above
As shown in FIGS. 2 (a) and 2 (b), in consideration of the flow-out of the elastomer in the width direction, the left and right sides of the frame are formed to have a recess. The amount of depression at this time is about 0.3 mm at the maximum from the position where there is no depression on the left and right sides.

【0021】その後、エラストマ5の表面に前記同様の
メタルマスクを載置して接着剤を厚さ30μmで塗布
し、図11に示すように、この厚さ110μmのエラス
トマ5が形成された絶縁性フィルムをダイシングのなさ
れた半導体チップ6上に位置決めし、当該半導体チップ
の素子形成面側に固着する。
After that, a metal mask similar to the above is placed on the surface of the elastomer 5 and an adhesive is applied with a thickness of 30 μm, and as shown in FIG. 11, the insulating material having the elastomer 5 with a thickness of 110 μm is formed. The film is positioned on the diced semiconductor chip 6 and fixed to the element forming surface side of the semiconductor chip.

【0022】そして、図12に示すように、ボンディン
グツールBTを用いて、半導体チップ6の周縁部のボン
ディングパッドに、リード3Sを熱圧着することによ
り、配線パターンと半導体チップとの間の電気的接続を
行う。この時、リード3Sは薄いため、熱圧着と同時に
切断される。
Then, as shown in FIG. 12, by using the bonding tool BT, the leads 3S are thermocompression-bonded to the bonding pads on the peripheral portion of the semiconductor chip 6, thereby electrically connecting the wiring pattern to the semiconductor chip. Make a connection. At this time, since the lead 3S is thin, it is cut at the same time as thermocompression bonding.

【0023】そして、図13に示すように、半導体チッ
プの存在位置に対応して、前記半導体装置チップと同等
の開口面積および高さを有する開口部を複数個具備して
なる枠体Pを用意し、この開口部内に半導体チップがそ
れぞれ配置されるように、この枠体Pに、前記半導体チ
ップに接続された前記絶縁性フィルムを固定し、ポッテ
ィングを用いてウィンドウW内に絶縁性のコーティング
剤7を充填することにより、半導体チップ6のボンディ
ングパッド部とリードの接続部位を被覆する。
Then, as shown in FIG. 13, there is prepared a frame body P having a plurality of openings having opening areas and heights equivalent to those of the semiconductor device chip, corresponding to the existing positions of the semiconductor chips. Then, the insulating film connected to the semiconductor chip is fixed to the frame P so that the semiconductor chips are arranged in the openings, and the insulating coating agent is applied in the window W by using potting. By filling with 7, the bonding pad portion of the semiconductor chip 6 and the connecting portion of the lead are covered.

【0024】なお、上記コーティングに際しては、真空
吸引しつつコーティング剤を充填すれば、コーティング
剤を良好に充填することができる。
In the above coating, if the coating agent is filled while vacuum suction is performed, the coating agent can be satisfactorily filled.

【0025】その後、パンチング装置を用いて、エラス
トマおよび絶縁性フィルムをカットし、図1の如く個別
に分断されたBGA型半導体装置が完成する。
After that, the elastomer and the insulating film are cut using a punching device, and the BGA type semiconductor device which is individually divided as shown in FIG. 1 is completed.

【0026】上記実施態様では、半田ボールを形成した
絶縁性フィルムに半導体チップにボンディングするよう
にしたが、ボンディングおよびコーティングが終了した
後に、半田ボールを形成するようにしてもよい。以下、
この場合の製造方法について簡単に説明する。
In the above embodiment, the semiconductor chip is bonded to the insulating film on which the solder balls are formed, but the solder balls may be formed after the bonding and coating are completed. Less than,
The manufacturing method in this case will be briefly described.

【0027】まず、前述した方法で図7に示す状態を形
成し、ヴィアVをレジスト等で被覆保護して銅箔2をエ
ッチングする。その後、絶縁性フィルムの配線パターン
形成面側にスクリーン印刷法か、または貼り付けによっ
てエラストマを形成し、当該エラストマの表面に接着剤
を塗布して、半導体チップに固着する。
First, the state shown in FIG. 7 is formed by the method described above, the via V is covered and protected by a resist or the like, and the copper foil 2 is etched. After that, an elastomer is formed on the surface of the insulating film on which the wiring pattern is formed by a screen printing method or by pasting, and an adhesive is applied to the surface of the elastomer to fix it to the semiconductor chip.

【0028】この後、半導体チップの電気的接続を行
い、当該電気的接続部位をコーティングした後、ヴィア
内に形成したレジストを除去し、半田ボール形成領域に
ホールを形成する。
After that, the semiconductor chips are electrically connected to each other, the electric connection portions are coated, the resist formed in the vias is removed, and holes are formed in the solder ball forming regions.

【0029】そして、このホール内に露呈する銅箔にフ
ラックスを塗布し、Pb10%,Sn90%の半田から
なる直径0.7mmの半田ボールを供給し、320℃1
0秒間(ピーク温度維持時間)の加熱工程を経て、半田
ボールを銅箔パターンに固着する。その後、必要に応じ
てイソプロピルアルコール(IPA)に浸漬して超音波
洗浄を行い、余剰のフラックスを除去する。最後に、必
要に応じて半田ボール表面にパラジウムなどの貴金属メ
ッキ等を行い、その後、パンチング装置を用いて個別分
断された半導体装置を得る。
Then, a flux is applied to the copper foil exposed in the hole, and a solder ball having a diameter of 0.7 mm and made of Pb 10% and Sn 90% solder is supplied to the copper foil at 320 ° C.
The solder ball is fixed to the copper foil pattern through a heating process for 0 seconds (peak temperature maintaining time). Then, if necessary, it is immersed in isopropyl alcohol (IPA) for ultrasonic cleaning to remove excess flux. Finally, if necessary, the surface of the solder ball is plated with a noble metal such as palladium, and then a punching device is used to obtain individual semiconductor devices.

【0030】ここで、半田ボールは、格子状をなすよう
に形成され、また、半導体チップの裏面はベア状態とな
っている。このようにして、信頼性の高い半導体装置が
形成される。
Here, the solder balls are formed in a lattice shape, and the back surface of the semiconductor chip is in a bare state. In this way, a highly reliable semiconductor device is formed.

【0031】なお、上述してきたような実施形態におい
ては、ヴィアのピッチや孔径は適宜変更可能であり、例
えば、格子ピッチが1mmであれば、孔径は0.55m
m、格子ピッチが1.5mmであれば、孔径は0.75
mmとすることができる。
In the embodiment described above, the pitch of vias and the hole diameter can be changed as appropriate. For example, if the grid pitch is 1 mm, the hole diameter is 0.55 m.
m, and the grid pitch is 1.5 mm, the hole diameter is 0.75
It can be mm.

【0032】また、半田ボールの組成についても適宜変
更可能であり、例えば、半田ボールをPb37%、Sn
63%の共晶半田で形成し、固着工程での加熱温度を2
30℃程度とすることも可能である。
Further, the composition of the solder balls can be changed as appropriate. For example, if the solder balls are Pb 37%, Sn
It is made of 63% eutectic solder, and the heating temperature in the fixing process is 2
It is also possible to set the temperature to about 30 ° C.

【0033】また、上記エラストマ5の表面に塗布した
接着剤に代えて、再度エラストマを塗布し、これを接着
剤として使用してもよいし、あるいは、上記エラストマ
5を厚めに形成し、当該エラストマの表面に直接半導体
チップを固着してもよく、必ずしも加熱工程は必須では
ない。
Instead of the adhesive applied to the surface of the elastomer 5, the elastomer may be applied again and this may be used as the adhesive, or the elastomer 5 may be formed thicker and the elastomer may be formed thicker. The semiconductor chip may be directly adhered to the surface of, and the heating step is not always necessary.

【0034】また、エラストマの凹み量は、エラストマ
の厚み、粘度等の条件により適宜変更することができ
る。
The amount of depression of the elastomer can be appropriately changed depending on the conditions such as the thickness and viscosity of the elastomer.

【0035】また、エラストマは加熱工程を経る場合
は、一層目となるエラストマを矩形状に形成してこれを
台座とし、半導体チップ固着させる二層目となるエラス
トマ、あるいは接着剤の枠辺を凹みを有するように形成
してもよい。
When the elastomer is subjected to a heating process, the elastomer as the first layer is formed into a rectangular shape and used as a pedestal, and the elastomer as the second layer for fixing the semiconductor chip or the frame side of the adhesive is recessed. You may form so that it may have.

【0036】また、図2の実施例(a)、(b)におい
ては、エラストマは幅方向のみの流れ出しを考慮して、
左右の枠辺に凹みを有するように形成しているが、エラ
ストマを加熱硬化させない、つまり一層のエラストマに
直接半導体チップを固着させる場合等は、図3に示すよ
うに、上下の枠辺に凹みを形成すると、確実にエラスト
マの流れ出しの影響を回避することができる。
Further, in the embodiments (a) and (b) of FIG. 2, the elastomer is considered to flow out only in the width direction,
Although it is formed so as to have dents on the left and right frame sides, when the elastomer is not cured by heating, that is, when the semiconductor chip is directly fixed to one layer of the elastomer, as shown in FIG. By forming the, it is possible to reliably avoid the influence of the elastomer flowing out.

【0037】[0037]

【発明の効果】以上説明したように、本発明によれば、
エラストマの枠辺に当該エラストマの流れ出しを予め考
慮して、枠辺に凹みを有するように形成しているので、
半導体チップを固着した際、エラストマが幅方向に流れ
出ても、当該エラストマの左右に位置するリードに付着
することがなく、リードボンディング時のミスボンディ
ングの発生を防止できる。
As described above, according to the present invention,
In consideration of the outflow of the elastomer in advance on the frame side of the elastomer, the frame side is formed to have a recess,
When the semiconductor chip is fixed, even if the elastomer flows out in the width direction, it does not adhere to the leads located on the left and right of the elastomer, and it is possible to prevent misbonding during lead bonding.

【0038】また同時に、エラストマが絶縁性フィルム
の裏面側に流れて半田ボール搭載部分に付着することが
ないため、半田ボール溶融工程においても、半田ボール
を確実に固着させることができる。
At the same time, since the elastomer does not flow to the back side of the insulating film and adhere to the solder ball mounting portion, the solder balls can be reliably fixed even in the solder ball melting step.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による半導体装置断面図FIG. 1 is a sectional view of a semiconductor device according to the present invention.

【図2】本発明の第1の実施例を示す要部拡大図FIG. 2 is an enlarged view of an essential part showing a first embodiment of the present invention.

【図3】本発明の第2の実施例を示す要部拡大図FIG. 3 is an enlarged view of an essential part showing a second embodiment of the present invention.

【図4】本発明の半導体装置の製造工程を示す図FIG. 4 is a diagram showing a manufacturing process of a semiconductor device of the present invention.

【図5】本発明の半導体装置の製造工程を示す図FIG. 5 is a diagram showing a manufacturing process of a semiconductor device of the present invention.

【図6】本発明の半導体装置の製造工程を示す図FIG. 6 is a diagram showing a manufacturing process of a semiconductor device of the present invention.

【図7】本発明の半導体装置の製造工程を示す図FIG. 7 is a diagram showing a manufacturing process of a semiconductor device of the present invention.

【図8】本発明の半導体装置の製造工程を示す図FIG. 8 is a diagram showing a manufacturing process of a semiconductor device of the present invention.

【図9】本発明の半導体装置の製造工程を示す図FIG. 9 is a diagram showing a manufacturing process of a semiconductor device of the present invention.

【図10】本発明の半導体装置の製造工程を示す図FIG. 10 is a diagram showing a manufacturing process of a semiconductor device of the present invention.

【図11】本発明の半導体装置の製造工程を示す図FIG. 11 is a diagram showing a manufacturing process of a semiconductor device of the present invention.

【図12】本発明の半導体装置の製造工程を示す図FIG. 12 is a diagram showing a manufacturing process of a semiconductor device of the present invention.

【図13】本発明の半導体装置の製造工程を示す図FIG. 13 is a diagram showing a manufacturing process of a semiconductor device of the present invention.

【図14】本発明のエラストマ形状を形成するスクリー
ン印刷を示す図
FIG. 14 is a diagram showing screen printing for forming the elastomer shape of the present invention.

【図15】従来のエラストマ形状に半導体装置チップを
載置した状態を示す図
FIG. 15 is a view showing a state in which a semiconductor device chip is mounted on a conventional elastomer shape.

【符号の説明】[Explanation of symbols]

1、絶縁性フィルム 2、銅箔 3、金メッキ 3S、リード 4、半田ボール 5、エラストマ 6、半導体チップ 7、コーティング剤 1, insulating film 2, copper foil 3, gold plating 3S, lead 4, solder balls 5, elastomer 6, semiconductor chip 7, coating agent

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 周縁部に複数のボンディングパッドを有
する半導体チップと、配線パターンを具備するととも
に、前記配線パターンに接続され、突出して外部との電
気的接続を行う複数の半田ボールを具備してなる絶縁性
フィルムとで構成され、前記配線パターン表面に形成さ
れたエラストマを介して半導体チップの機能面側を貼着
するとともに、前記複数のボンディングパッドに前記配
線パターンより延在するリードを接続し、前記半導体チ
ップと前記リードとの接続部をコーティング材で被覆し
たBGA型半導体装置において、 前記エラストマは、枠辺が凹みを有するように形成され
ていること特徴とするBGA型半導体装置。
1. A semiconductor chip having a plurality of bonding pads on a peripheral portion, a wiring pattern, and a plurality of solder balls connected to the wiring pattern and protruding to electrically connect to the outside. Which is made of an insulating film, is attached to the functional surface side of the semiconductor chip via an elastomer formed on the surface of the wiring pattern, and connects the leads extending from the wiring pattern to the plurality of bonding pads. In the BGA type semiconductor device in which a connecting portion between the semiconductor chip and the lead is covered with a coating material, the elastomer is formed so that a frame side has a recess.
【請求項2】 周縁部に複数のボンディングパッドを有
する半導体チップと、配線パターンを具備するととも
に、前記配線パターンに接続され、突出して外部との電
気的接続を行う複数の半田ボールを具備してなる絶縁性
フィルムとで構成され、前記配線パターン表面に形成さ
れたエラストマを介して半導体チップの機能面側を貼着
するとともに、前記複数のボンディングパッドに前記配
線パターンより延在するリードを接続し、前記半導体チ
ップと前記リードとの接続部をコーティング材で被覆す
るBGA型半導体装置の製造方法において、 前記エラストマを設ける工程は、 枠辺の一部に突起を形成した複数の開口部を有するメタ
ルマスクを準備し、前記メタルマスクを前記絶縁性フィ
ルムに位置決めして載置し、前記開口部内にエラストマ
を充填するエラストマ形成工程と、 前記メタルマスクを除去する工程とを含むことを特徴と
するBGA型半導体装置の製造方法。
2. A semiconductor chip having a plurality of bonding pads on its peripheral portion, a wiring pattern, and a plurality of solder balls connected to the wiring pattern and protruding to electrically connect to the outside. Which is made of an insulating film, is attached to the functional surface side of the semiconductor chip via an elastomer formed on the surface of the wiring pattern, and connects the leads extending from the wiring pattern to the plurality of bonding pads. In the method of manufacturing a BGA type semiconductor device in which a connection portion between the semiconductor chip and the lead is covered with a coating material, the step of providing the elastomer includes a metal having a plurality of openings in which protrusions are formed on a part of a frame side. A mask is prepared, the metal mask is positioned and placed on the insulating film, and an elastomer is placed in the opening. And an elastomer forming process of filling the method of manufacturing a BGA type semiconductor device which comprises a step of removing the metal mask.
JP24479197A 1997-08-25 1997-08-25 BGA type semiconductor device and manufacturing method thereof Expired - Fee Related JP3381833B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24479197A JP3381833B2 (en) 1997-08-25 1997-08-25 BGA type semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24479197A JP3381833B2 (en) 1997-08-25 1997-08-25 BGA type semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH1167955A JPH1167955A (en) 1999-03-09
JP3381833B2 true JP3381833B2 (en) 2003-03-04

Family

ID=17123992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24479197A Expired - Fee Related JP3381833B2 (en) 1997-08-25 1997-08-25 BGA type semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3381833B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101361778B1 (en) * 2008-05-26 2014-02-11 삼성테크윈 주식회사 Circuit substrate for semiconductor package and the semiconductor package using the same

Also Published As

Publication number Publication date
JPH1167955A (en) 1999-03-09

Similar Documents

Publication Publication Date Title
JP3842548B2 (en) Semiconductor device manufacturing method and semiconductor device
JP3152180B2 (en) Semiconductor device and manufacturing method thereof
JP4400802B2 (en) Lead frame, manufacturing method thereof, and semiconductor device
US6949470B2 (en) Method for manufacturing circuit devices
JP2000243876A (en) Semiconductor device and its manufacture
JP2002026198A (en) Semiconductor device and manufacturing method therefor
KR100614548B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP2003007921A (en) Circuit device and manufacturing method therefor
JP3402086B2 (en) Semiconductor device and manufacturing method thereof
JPH053183A (en) Semiconductor device and manufacture thereof
JP3478139B2 (en) Lead frame manufacturing method
KR20020096968A (en) Manufacturing method for circuit device
JP4232301B2 (en) Lead frame manufacturing method and semiconductor device manufacturing method
JP3939847B2 (en) Manufacturing method of semiconductor device
JP4963989B2 (en) Semiconductor device mounting substrate and manufacturing method thereof
JP3668101B2 (en) Semiconductor device
US20010010947A1 (en) Film ball grid array (BGA) semiconductor package
JPH0864635A (en) Semiconductor device
JPH11204560A (en) Semiconductor device and manufacture thereof
JP4506168B2 (en) Semiconductor device and its mounting structure
JP3381833B2 (en) BGA type semiconductor device and manufacturing method thereof
JP2002076166A (en) Resin sealing type semiconductor device and its manufacturing method
JP3522403B2 (en) Semiconductor device
JP4626063B2 (en) Manufacturing method of semiconductor device
JP4045708B2 (en) Semiconductor device, electronic circuit device and manufacturing method

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees