JP3381491B2 - Semiconductor element protection circuit - Google Patents
Semiconductor element protection circuitInfo
- Publication number
- JP3381491B2 JP3381491B2 JP31202995A JP31202995A JP3381491B2 JP 3381491 B2 JP3381491 B2 JP 3381491B2 JP 31202995 A JP31202995 A JP 31202995A JP 31202995 A JP31202995 A JP 31202995A JP 3381491 B2 JP3381491 B2 JP 3381491B2
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- voltage
- emitter
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Description
【発明の詳細な説明】Detailed Description of the Invention
【0001】[0001]
【発明の属する技術分野】この発明は、パワー半導体素
子の保護回路に関し、特にスイッチング時に印加される
過電圧からパワー半導体素子を保護するための装置に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power semiconductor element protection circuit, and more particularly to an apparatus for protecting a power semiconductor element from an overvoltage applied during switching.
【0002】[0002]
【従来の技術】従来の技術の一例として、特開平7−1
47726号公報に記載の過電圧検出回路を持つゲート
駆動回路を適用したチョッパ回路を図13に示す。図に
おいて、1は直流電源、2は負荷装置、3はフライホイ
ールダイオード、4は配線のインダクタンス、5はゲー
ト(G)−エミッタ(E)間に正の所定以上の電圧が印
加されるとコレクタ(C)−エミッタ(E)間がオン
し、ゲート−エミッタ間の電圧が所定の電圧以下となる
とコレクタ−エミッタ間がオフする絶縁ゲートバイポー
ラトランジスタIGBT、5aはコレクタ−ゲート間の
静電容量、5bはゲート−エミッタ間の静電容量であ
る。6はIGBT5のゲートに直列に接続されたゲート
抵抗、7はIGBT5をオンオフするための駆動回路、
7aはIGBT5をオンするときにオンして正の電圧を
IGBT5のゲート−エミッタ間に印加するためのトラ
ンジスタ、7bはIGBT5をオフするときにオンして
IGBT5のゲート−エミッタ間を0電圧とするための
トランジスタ、7cは駆動回路の電源、8は所定の基準
電圧を超えると導通するクランプ素子、9はダイオード
である。2. Description of the Related Art As an example of conventional technology, Japanese Patent Laid-Open No. 7-1
FIG. 13 shows a chopper circuit to which a gate drive circuit having an overvoltage detection circuit described in Japanese Patent No. 47726 is applied. In the figure, 1 is a DC power supply, 2 is a load device, 3 is a flywheel diode, 4 is wiring inductance, and 5 is a collector when a positive voltage or more is applied between the gate (G) and the emitter (E). (C) -Emitter (E) is turned on, and when the gate-emitter voltage becomes equal to or lower than a predetermined voltage, the collector-emitter is turned off. 5b is a capacitance between the gate and the emitter. 6 is a gate resistance connected in series to the gate of the IGBT 5, 7 is a drive circuit for turning on and off the IGBT 5,
Reference numeral 7a denotes a transistor which is turned on when the IGBT5 is turned on to apply a positive voltage between the gate and the emitter of the IGBT5, and 7b is turned on when the IGBT5 is turned off so that the voltage between the gate and the emitter of the IGBT5 becomes 0 voltage. Is a power supply for the drive circuit, 8 is a clamp element that conducts when a predetermined reference voltage is exceeded, and 9 is a diode.
【0003】次に動作について説明する。スイッチ素子
7aがオンし、電源7cからIGBT5のゲート−エミ
ッタ間に正の電圧が印加されるとIGBT5はターンオ
ンし、直流電源1から負荷装置2、IGBT5のコレク
タからエミッタを通って電流が流れる。このとき、IG
BT5のコレクタ−エミッタ間電圧はゲート−エミッタ
間電圧より低くなるがダイオード9によってゲート−エ
ミッタ間電圧が低下するのを防いでいる。Next, the operation will be described. When the switch element 7a is turned on and a positive voltage is applied between the gate and emitter of the IGBT 5 from the power supply 7c, the IGBT 5 is turned on, and a current flows from the DC power supply 1 through the load device 2 and the collector of the IGBT 5 through the emitter. At this time, IG
Although the collector-emitter voltage of BT5 becomes lower than the gate-emitter voltage, the diode 9 prevents the gate-emitter voltage from decreasing.
【0004】トランジスタ7aをオフし、トランジスタ
7bをオンすると、IGBT5のゲート−エミッタはゲ
ート抵抗6を介して短絡され、ゲート−エミッタ間電圧
が低下し、IGBT5はターンオフし、負荷装置2に流
れていた電流はダイオード3を通って環流する。このI
GBT5のターンオフ時の電圧電流波形を図14に示
す。図14において、トランジスタ7aと7bの接続点
の電圧をVS、IGBT5のゲート−エミッタ間電圧を
VGE、IGBT5のコレクタ−エミッタ間の電圧をV
CE、IGBT5のコレクタ−エミッタに流れる電流を
IC、ゲート抵抗6をRG、直流電源1の電圧をEとす
る。時刻T1において、VSが0Vになると静電容量5
aと5bにたまっていた電荷がゲート抵抗6を介して放
電され、VGEは低下する。VGEがある程度まで低下
し、時刻T2になると、IGBTの特性により、VCE
が上昇を始める。このVCEの上昇の傾きによってIG
BT5のコレクタから静電容量5aを介してゲート抵抗
6に電流が流れるため、時刻T3までVGEの減少が抑
制される。VCEが直流電源の電圧Eに達すると、IC
は減少しダイオード3へ転流する。When the transistor 7a is turned off and the transistor 7b is turned on, the gate-emitter of the IGBT 5 is short-circuited via the gate resistor 6, the gate-emitter voltage drops, the IGBT 5 turns off, and the current flows to the load device 2. Current flows back through the diode 3. This I
FIG. 14 shows a voltage / current waveform when the GBT 5 is turned off. In FIG. 14, the voltage at the connection point between the transistors 7a and 7b is VS, the gate-emitter voltage of the IGBT 5 is VGE, and the collector-emitter voltage of the IGBT 5 is V.
CE, the current flowing through the collector-emitter of the IGBT 5 is IC, the gate resistor 6 is RG, and the voltage of the DC power supply 1 is E. At time T1, the capacitance becomes 5 when VS becomes 0V.
The charges accumulated in a and 5b are discharged through the gate resistor 6, and VGE decreases. When VGE drops to some extent and reaches time T2, due to the characteristics of the IGBT, VCE
Begins to rise. Due to the slope of this rise in VCE, IG
Since a current flows from the collector of BT5 to the gate resistance 6 via the electrostatic capacitance 5a, the decrease in VGE is suppressed until time T3. When VCE reaches the voltage E of the DC power supply, the IC
Decreases and commutates to the diode 3.
【0005】このときVCEはICの減少率、つまりd
ic/dtと配線インダクタンス4の積の電圧が直流電
源の電圧Eに重畳された電圧となる。この重畳される電
圧をΔVCEとし、IGBT5のコレクタ−エミッタ間
のターンオフ時の最大電圧をVPとすると
VP=E+ΔVCE
となる。したがって、IGBT5のターンオフ時のVC
Eは、クランプ素子8がない場合、VPを最大とし、図
中の点線の波形となり、IC、VGEもまた、図中の点
線の波形となる。At this time, VCE is the reduction rate of IC, that is, d
The voltage of the product of ic / dt and the wiring inductance 4 is the voltage superimposed on the voltage E of the DC power supply. If this superimposed voltage is ΔVCE and the maximum voltage between the collector and emitter of the IGBT 5 at turn-off is VP, then VP = E + ΔVCE. Therefore, VC when the IGBT5 is turned off
E has the maximum VP when the clamp element 8 is not provided, and has a dotted line waveform in the drawing, and IC and VGE also have a dotted line waveform in the drawing.
【0006】また、クランプ素子8が導通する基準電圧
であるクランプ電圧をVCLとすると、
VCE>VCL+VGE
の条件でクランプ素子8は導通し、VCEは図中実線の
波形のようにVCLとVGEの和の電圧にクランプされ
る。このとき、ICの一部の電流ICLがクランプ素子
8、ゲート抵抗6(RG)、トランジスタ7bを通って
流れ、VGEは
VGE=ICL×RG
となり、VGEは図中の実線のように持ち上がり、IG
BT5の電流を増加するように働き、配線インダクタン
ス4のエネルギーによる電流がコレクタ−エミッタを通
って流れる。このときのIGBT5に流れる電流をI
C’とすると、
IC’=IC−ICL
となる。If the clamp voltage, which is the reference voltage at which the clamp element 8 conducts, is VCL, the clamp element 8 conducts under the condition of VCE> VCL + VGE, and VCE is the sum of VCL and VGE as shown by the solid line in the figure. Clamped to the voltage of. At this time, a part of the current ICL of the IC flows through the clamp element 8, the gate resistor 6 (RG), and the transistor 7b, VGE becomes VGE = ICL × RG, and VGE rises as shown by the solid line in the figure, and IG
It acts to increase the current in BT5, and the current due to the energy in wiring inductance 4 flows through the collector-emitter. The current flowing in the IGBT 5 at this time is I
If C ′, then IC ′ = IC−ICL.
【0007】通常、ICLはIC’に対して非常に小さ
な値となる。IGBTのこのIC’とVGEの関係は、
IGBT特有の特性であり、図15に示すものである。
つまり、流すべきIC’の大きさに応じたVGEの値が
決まっている。一方、IGBTは、ゲート抵抗が大きく
なるとスイッチング損失が増大するという特性を持って
いる関係上、RGは小さいほうがよい。したがって、I
GBT5のスイッチング損失を小さくするためRGを小
さくすると、上述のようにVGEはIC’により決まっ
た値であるため、ICLが増大し、クランプ素子8、ゲ
ート抵抗6の負担が増えることになる。Normally, ICL has a very small value with respect to IC '. The relationship between this IC 'of IGBT and VGE is
This is a characteristic peculiar to the IGBT and is shown in FIG.
That is, the value of VGE is determined according to the size of IC 'to be flown. On the other hand, the IGBT has a characteristic that the switching loss increases as the gate resistance increases, and thus the smaller RG is better. Therefore, I
When RG is reduced to reduce the switching loss of the GBT 5, VGE has a value determined by IC 'as described above, and therefore ICL increases, and the load on the clamp element 8 and the gate resistor 6 increases.
【0008】また、図16はIGBTのターンオフ時の
安全動作領域を示す図であり、IGBT5のターンオフ
時の電圧・電流波形の軌跡はこの図の領域(A)の範囲
内に抑える必要がある。したがって、上述のVPをこの
領域(A)内に抑えるためには、クランプ素子8のクラ
ンプ電圧VCLとゲートエミッタ間電圧VGEの和の値
は図の線(B)のところに設定しなければならない。こ
のことによってIGBT5のターンオフ時の跳ね上がり
電圧をVCL以下に抑え、結果、安全動作領域内でIG
BTをスイッチングさせることが出来る。FIG. 16 is a diagram showing a safe operation area when the IGBT is turned off, and the locus of the voltage / current waveform when the IGBT 5 is turned off must be suppressed within the area (A) in this figure. Therefore, in order to suppress the above-mentioned VP within this region (A), the value of the sum of the clamp voltage VCL of the clamp element 8 and the gate-emitter voltage VGE must be set at the line (B) in the figure. . This suppresses the jump-up voltage at turn-off of the IGBT 5 to VCL or less, and as a result, the IG within the safe operation area.
The BT can be switched.
【0009】しかし、この従来の方式では以下の問題が
ある。IGBTの安全動作領域は、コレクタ−エミッタ
電流がIGBTの定格より小さいときは許容電圧が高く
なる。しかし、クランプ電圧VCLが上記コレクタ−エ
ミッタ電流に関係なく一定のため、定格電流以下でIG
BT5をターンオフしたとき、そのターンオフ時のピー
ク電圧VPが、VCLを越えたときは、そのVPが安全
動作領域内であったとしても、上述のようにクランプ素
子8が導通してしまい、上述のようにクランプ素子8に
電流が流れ、クランプ素子8の負担が増えてしまう。ま
た、IGBT5を高速でスイッチングさせるためには、
スイッチング損失を小さくしなければならず、そのため
にはRGを小さくする必要があり、その結果、IGBT
5のスイッチング毎のクランプ素子8に流れる電流は増
大し、かつ、そのスイッチングを高速に扱うと、クラン
プ素子8や、ゲート抵抗6の損失は非常に増大する。し
たがって、クランプ素子には、エネルギー耐量の高い大
容量のものが必要となり、また、高信頼性、長寿命化を
図るためには、劣化のしにくいクランプ素子の選択が必
要である。また、ゲート抵抗にも大容量のものが必要と
なる。このことは、装置が大型化し、かつ、コスト高に
つながっている。However, this conventional method has the following problems. The safe operating area of the IGBT has a higher allowable voltage when the collector-emitter current is smaller than the rating of the IGBT. However, since the clamp voltage VCL is constant irrespective of the collector-emitter current, IG is maintained below the rated current.
When the BT5 is turned off and the peak voltage VP at the time of turn-off exceeds VCL, the clamp element 8 becomes conductive as described above even if the VP is within the safe operation region, and As described above, the current flows through the clamp element 8, and the load on the clamp element 8 increases. Also, in order to switch the IGBT 5 at high speed,
The switching loss must be small, which requires a small RG and, as a result, the IGBT
The current flowing through the clamp element 8 for each switching of No. 5 increases, and if the switching is handled at high speed, the loss of the clamp element 8 and the gate resistor 6 greatly increases. Therefore, the clamp element is required to have a large capacity with high energy resistance, and in order to achieve high reliability and long life, it is necessary to select a clamp element that is not easily deteriorated. In addition, a large gate resistance is required. This leads to an increase in size of the device and an increase in cost.
【0010】電力用トランジスタを保護する他の従来技
術として、特開平6−296362号に、低いエネルギ
ーの過電圧および高いエネルギーの過電圧の両方に適合
する保護回路が記載されている。これは、VDMOSト
ランジスタのドレインとゲート間にクランプ素子として
ツェナーダイオードを設け、低いエネルギーの過電圧に
対してはツェナーダイオードにより定まるクランプ値に
制限して、高いエネルギーの過電圧に対しては一旦はク
ランプ状態に移行した後にVDMOSトランジスタを完
全な導通状態にして、夫々保護を行うものである。しか
しながら、クランプ素子やゲート抵抗の電力損失を低減
させる技術については何等記載されていない。As another conventional technique for protecting power transistors, Japanese Patent Laid-Open No. 6-296362 discloses a protection circuit adapted to both low energy overvoltage and high energy overvoltage. This is because a Zener diode is provided as a clamp element between the drain and the gate of the VDMOS transistor, and the clamp value is limited to the clamp value determined by the Zener diode for the low energy overvoltage, and the clamp state is once set for the high energy overvoltage. After the shift to (4), the VDMOS transistor is brought into a completely conductive state to protect each. However, there is no description about a technique for reducing the power loss of the clamp element or the gate resistance.
【0011】[0011]
【発明が解決しようとする課題】この発明は、上記のよ
うな問題点を解決するためになされたもので、クランプ
素子の損失を低減出来るとともに小型・高信頼性かつ低
コストの半導体素子の保護回路を提供することを目的と
する。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is possible to reduce the loss of a clamp element and to protect a semiconductor element which is compact, highly reliable and low cost. The purpose is to provide a circuit.
【0012】[0012]
【課題を解決するための手段】この発明にかかる半導体
素子の保護回路は、半導体素子の主電極のうちの一方で
あるコレクタ電極と制御電極の間にクランプ手段を設
け、半導体素子の主電極間を流れる電流の値に応じてク
ランプ手段が導通する基準電圧であるクランプ電圧を変
化させるものである。A semiconductor element protection circuit according to the present invention is provided with one of main electrodes of a semiconductor element.
Clamping means is provided between a collector electrode and a control electrode, and the clamp voltage, which is a reference voltage for conducting the clamping means, is changed according to the value of the current flowing between the main electrodes of the semiconductor element.
【0013】請求項1は、制御電極に入力される制御信
号に応答して主電極間をオンオフする半導体素子の、主
電極のうちの一方であるコレクタ電極と制御電極との間
に介挿されるとともに所定の基準電圧を超える電圧が印
加されると導通するクランプ手段を備える半導体素子の
保護回路において、主電極間を流れる電流の値に応じて
上記クランプ手段の基準電圧を変化させるクランプ制御
回路を備えたものである。[0013] Claim 1, the semiconductor device turns on and off between the primary response electrode control signal input to the control electrode, the main
In a protection circuit for a semiconductor element, which is interposed between a collector electrode , which is one of the electrodes, and a control electrode, and which is conductive when a voltage exceeding a predetermined reference voltage is applied, it flows between the main electrodes. A clamp control circuit for changing the reference voltage of the clamp means according to the value of the current is provided.
【0014】請求項2は、請求項1の構成に加えて、半
導体素子が電流検出端子を有し、この端子がクランプ制
御回路に接続されるものである。According to a second aspect, in addition to the configuration of the first aspect, the semiconductor element has a current detection terminal, and this terminal is connected to the clamp control circuit.
【0015】請求項3は、請求項1において半導体素子
として絶縁ゲートバイポーラトランジスタを使用するも
のである。According to a third aspect of the present invention, an insulated gate bipolar transistor is used as the semiconductor element in the first aspect.
【0016】請求項4は、請求項1においてクランプ制
御回路が、主電極間の電流の増加に応じてクランプ手段
の基準電圧を低減させるものである。According to a fourth aspect of the present invention, the clamp control circuit according to the first aspect reduces the reference voltage of the clamp means in response to an increase in the current between the main electrodes.
【0017】請求項5は、クランプ手段がクランプ素子
を複数個直列接続したものを含み、クランプ制御回路が
少なくとも1個のクランプ素子に並列に接続されたスイ
ッチ素子と、半導体素子の主電極間の電流が所定値以上
のとき前記スイッチ素子をオンさせる回路とを含むこと
を特徴とする請求項1に記載の半導体素子の保護回路で
ある。According to a fifth aspect of the present invention, the clamp means includes a plurality of clamp elements connected in series, and the clamp control circuit is provided between the switch element connected in parallel to the at least one clamp element and the main electrode of the semiconductor element. The protection circuit for a semiconductor device according to claim 1, further comprising a circuit that turns on the switch device when a current is a predetermined value or more.
【0018】請求項6は、各クランプ素子に並列に分圧
抵抗を接続したことを特徴とする請求項5に記載の半導
体素子の保護回路である。A sixth aspect of the present invention is the protection circuit for a semiconductor element according to the fifth aspect, wherein a voltage dividing resistor is connected in parallel to each clamp element.
【0019】請求項7は、スイッチ素子はトランジスタ
であることを特徴とする請求項5に記載の半導体素子の
保護回路である。A seventh aspect of the present invention is the protection circuit for a semiconductor element according to the fifth aspect, wherein the switch element is a transistor.
【0020】[0020]
実施の形態1.次に、この発明の実施の形態を図1につ
いて説明する。図1において、10は両端の電圧がクラ
ンプ電圧VZ1以上のときオンするゼナーダイオードか
らなるクランプ素子、11は両端の電圧がクランプ電圧
VZ2以上のときオンするゼナーダイオードからなるク
ランプ素子、12はクランプ素子11を短絡するスイッ
チ、13はIGBT5のコレクタ−エミッタ電流を検出
し、電流検出信号S1を送出する電流検出器、14は電
流検出器13から送出された電流検出信号S1を受け、
その信号の大きさに応じてスイッチ12を開閉するスイ
ッチ制御装置、16、17はそれぞれクランプ素子1
0、11に並列に接続された抵抗であり、クランプ素子
に印加される電圧を均等に分圧させる目的で設けたもの
である。Embodiment 1. Next, an embodiment of the present invention will be described with reference to FIG. In FIG. 1, 10 is a clamp element composed of a Zener diode which is turned on when the voltage at both ends is equal to or higher than the clamp voltage VZ1, 11 is a clamp element which is composed of a Zener diode which is turned on when the voltage at both ends is equal to or higher than the clamp voltage VZ2, and 12 is A switch that short-circuits the clamp element 11, 13 is a current detector that detects the collector-emitter current of the IGBT 5, and sends a current detection signal S1, and 14 is a current detection signal S1 sent from the current detector 13,
A switch control device for opening and closing the switch 12 in accordance with the magnitude of the signal, 16 and 17 are clamp elements 1 respectively.
Resistors connected in parallel to 0 and 11 are provided for the purpose of evenly dividing the voltage applied to the clamp element.
【0021】図2はIGBTのターンオフ時の安全動作
領域であり、次にこの図を用いて動作について説明す
る。IGBT5のコレクタ−エミッタ電流ICが比較的
小さい図2の領域(C)の範囲内のとき、スイッチ制御
装置14はスイッチ12を開放する。このとき、IGB
T5のコレクタ−ゲート間にクランプ素子10、11が
接続されることになり、IGBT5のコレクタ−エミッ
タ間のクランプ電圧をVCL(C)とすると
VCL(C)=VZ1+VZ2+VGE
となる。FIG. 2 shows a safe operation area when the IGBT is turned off. Next, the operation will be described with reference to this figure. The switch controller 14 opens the switch 12 when the collector-emitter current IC of the IGBT 5 is within the range (C) of FIG. At this time, IGB
The clamp elements 10 and 11 are connected between the collector and gate of T5, and when the clamp voltage between the collector and emitter of the IGBT5 is VCL (C), VCL (C) = VZ1 + VZ2 + VGE.
【0022】また、上記ICが比較的大きい図2の領域
(D)のとき、スイッチ制御装置14はスイッチ12を
閉路し、クランプ素子11を短絡する。このとき、IG
BT5のコレクタ−ゲート間にはクランプ素子10のみ
が接続されることになり、IGBT5のコレクタ−エミ
ッタ間のクランプ電圧をVCL(D)とすると
VCL(D)=VZ1+VGE
となる。In the region (D) of FIG. 2 where the IC is relatively large, the switch control device 14 closes the switch 12 and short-circuits the clamp element 11. At this time, IG
Only the clamp element 10 is connected between the collector and the gate of the BT5, and if the clamp voltage between the collector and the emitter of the IGBT5 is VCL (D), then VCL (D) = VZ1 + VGE.
【0023】この回路におけるターンオフ時の電圧電流
波形を図3に示す。上記ICが領域(C)の範囲内でI
GBT5がターンオフした場合、配線インダクタンス4
による跳ね上がり電圧がVCL(C)以下、つまり図2
の電圧ポイント(E)以下であればクランプ素子10、
11は導通しない。また、上記ICが領域(D)の範囲
のときIGBT5がターンオフした場合、その跳ね上が
り電圧がVCL(D)、つまり図2の電圧ポイント
(F)でクランプされ、クランプ素子10が導通する。
したがって、IGBT5のターンオフ時の安全動作領域
を有効に使うことができ、さらにクランプ素子の負担を
軽くすることが出来るとともにゲート抵抗6の電力損失
も少なくできる。また、上記ICが比較的小さい領域
(C)でターンオフ時の跳ね上がりが非常に大きく、電
圧ポイント(E)を越えるような場合でも、クランプ素
子10、11が導通し、VCL(C)の電圧でクランプ
されるため、IGBT5は過電圧から確実に保護され
る。FIG. 3 shows the voltage-current waveform at turn-off in this circuit. If the above IC is within the range (C), I
If GBT5 is turned off, wiring inductance 4
2 is less than VCL (C), that is, in FIG.
Clamping element 10 if voltage point (E) of
11 does not conduct. Further, when the IGBT 5 is turned off when the IC is in the range of the area (D), the jumping voltage is clamped at VCL (D), that is, the voltage point (F) in FIG. 2, and the clamp element 10 becomes conductive.
Therefore, the safe operation area at the time of turning off the IGBT 5 can be effectively used, the load on the clamp element can be reduced, and the power loss of the gate resistor 6 can be reduced. Further, even when the jump-up at turn-off is very large in the region (C) where the IC is relatively small and exceeds the voltage point (E), the clamp elements 10 and 11 become conductive, and the voltage of VCL (C) is applied. Since it is clamped, the IGBT 5 is reliably protected from overvoltage.
【0024】実施の形態2.この発明の他の実施の形態
を図4により説明する。図において、51は電流セスン
用端子付きのIGBT、12aはクランプ素子11を短
絡するNPN型のトランジスタ、14aはIGBT51
の電流センス端子から出力される電流を電圧に変換する
抵抗器である。次に動作について説明する。IGBT5
1のコレクタ(C)−エミッタ(E1)に流れる電流に
対して一定倍率の電流がセンスエミッタ(E2)より出
力される。このセンスエミッタより出力される電流をI
S、抵抗14aをRSとすると、抵抗14aの両端電圧
VRSは
VRS=IS×RS
となる。Embodiment 2. Another embodiment of the present invention will be described with reference to FIG. In the figure, 51 is an IGBT with a current-conditioning terminal, 12a is an NPN transistor that short-circuits the clamp element 11, and 14a is an IGBT 51.
It is a resistor that converts the current output from the current sense terminal of 1 to voltage. Next, the operation will be described. IGBT5
A current of a constant rate is output from the sense emitter (E2) with respect to the current flowing through the collector (C) -emitter (E1) of the No. 1 unit. The current output from this sense emitter is I
If S and RS are the resistances 14a, the voltage VRS across the resistance 14a is VRS = IS × RS.
【0025】トランジスタ12aをオンさせるベース
(B)−エミッタ(E)電圧のしきい値をVBE1、ダ
イオード9の順方向電圧降下をVF、トランジスタ7b
の順方向電圧降下をVSとすると、上記のVRSが
VRS>VBE1+VF+VS
の条件となったときにセンスエミッタ(E2)からトラ
ンジスタ12aのベース−エミッタ、ダイオード9、ゲ
ート抵抗6、トランジスタ7bを介して電流が流れ、ト
ランジスタ12aはオンする。したがって、コレクタ−
エミッタ電流が図2における領域(C)のときには
VRS≦VBE1+VF+VS
領域(D)のときには
VRS>VBE1+VF+VS
となるように、抵抗14aの抵抗値を選択すると、図1
と同様の動作を行う。The threshold of the base (B) -emitter (E) voltage for turning on the transistor 12a is VBE1, the forward voltage drop of the diode 9 is VF, and the transistor 7b.
If the forward voltage drop of V is VS, the current flows from the sense emitter (E2) through the base-emitter of the transistor 12a, the diode 9, the gate resistor 6, and the transistor 7b when the above VRS satisfies the condition of VRS> VBE1 + VF + VS. Flows, and the transistor 12a is turned on. Therefore, the collector
When the resistance value of the resistor 14a is selected such that VRS ≦ VBE1 + VF + VS when the emitter current is in the region (C) in FIG. 2 and VRS> VBE1 + VF + VS when the region (D) is in FIG.
Performs the same operation as.
【0026】つまり、コレクタ−エミッタ電流が図2に
おける領域(C)のときには、VRS≦VBE1+VF
+VSであるから、トランジスタ12aはベース−エミ
ッタの電流が流れずオフのままであり、IGBT51の
コレクタ(C)−ゲート(G)間にクランプ素子10、
11が接続されることになり、このときのIGBT51
のコレクタ(C)−エミッタ(E1)間のクランプ電圧
をVCL(C)とすると
VCL(C)=VZ1+VZ2+VGE
となる。また、コレクタ−エミッタ電流が領域(D)の
とき、VRS>VBE1+VF+VSであるから、トラ
ンジスタ12aはベース−エミッタ間に電流が流れオン
し、IGBT51のコレクタ(C)−ゲート(G)間に
クランプ素子10のみが接続されることになり、このと
きのIGBT51のコレクタ(C)−エミッタ(E1)
間のクランプ電圧をVCL(D)とすると、
VCL(D)=VZ1+VGE
となる。したがって、IGBTのターンオフ時の安全動
作領域を有効に使うことができ、更にクランプ素子の負
担を軽くするとともにゲート抵抗の電力損失を低減でき
る。That is, when the collector-emitter current is in the region (C) in FIG. 2, VRS≤VBE1 + VF
Since it is + VS, the base-emitter current does not flow and the transistor 12a remains off, and the clamp element 10, between the collector (C) and the gate (G) of the IGBT 51,
11 will be connected, and IGBT51 at this time
When the clamp voltage between the collector (C) and the emitter (E1) of is VCL (C), VCL (C) = VZ1 + VZ2 + VGE. When the collector-emitter current is in the region (D), VRS> VBE1 + VF + VS. Therefore, in the transistor 12a, a current flows between the base and the emitter, and the transistor 12a is turned on, and the clamp element is connected between the collector (C) and the gate (G) of the IGBT 51. Only 10 will be connected, and the collector (C) -emitter (E1) of the IGBT 51 at this time.
If the clamp voltage between them is VCL (D), then VCL (D) = VZ1 + VGE. Therefore, it is possible to effectively use the safe operation area at the time of turning off the IGBT, further reduce the load on the clamp element and reduce the power loss of the gate resistance.
【0027】実施の形態3.この発明の他の実施の形態
を図5により説明する。図において、12bはクランプ
素子11を短絡するPNP型のトランジスタ、14aは
IGBT51の電流センス端子から出力される電流を電
圧に変換する抵抗器、14cはNPN型のトランジス
タ、14bはトランジスタ14cのコレクタ(C)に直
列に接続された抵抗である。次に動作について説明す
る。IGBT51のコレクタ(C)−エミッタ(E1)
に流れる電流にたいして一定倍率の電流がセンスエミッ
タ(E2)より出力される。このセンスエミッタより出
力される電流をIS、抵抗14aをRSとすると、抵抗
14aの両端電圧VRSは
VRS=IS×RS
となる。Embodiment 3. Another embodiment of the present invention will be described with reference to FIG. In the figure, 12b is a PNP type transistor that short-circuits the clamp element 11, 14a is a resistor that converts the current output from the current sense terminal of the IGBT 51 into a voltage, 14c is an NPN type transistor, and 14b is the collector of the transistor 14c ( It is a resistor connected in series with C). Next, the operation will be described. IGBT51 collector (C) -emitter (E1)
A current with a constant magnification is output from the sense emitter (E2) with respect to the current flowing through. Assuming that the current output from the sense emitter is IS and the resistor 14a is RS, the voltage VRS across the resistor 14a is VRS = IS × RS.
【0028】トランジスタ14cをオンさせるベース
(B)−エミッタ(E)電圧のしきい値をVBE2とす
ると、上記のVRSが
VRS>VBE2
の条件となったときにセンスエミッタ(E2)からトラ
ンジスタ14cのベース−エミッタを介して電流が流
れ、トランジスタ14cはオンする。この状態において
IGBT51がターンオフしコレクタ(C)−エミッタ
(E1)の電圧が上昇し、その電圧がクランプ素子10
のクランプ電圧VZ1より高くなったところでクランプ
素子10はトランジスタ12bのエミッタ(E)−ベー
ス(B)、抵抗14b、トランジスタ14cを介して導
通する。Assuming that the threshold value of the base (B) -emitter (E) voltage for turning on the transistor 14c is VBE2, when the above VRS satisfies the condition of VRS> VBE2, the sense emitter (E2) changes the transistor 14c from the sense emitter (E2). A current flows through the base-emitter, turning on the transistor 14c. In this state, the IGBT 51 is turned off, the voltage of the collector (C) -emitter (E1) rises, and the voltage is clamped by the clamp element 10.
When the voltage becomes higher than the clamp voltage VZ1 of, the clamp element 10 becomes conductive through the emitter (E) -base (B) of the transistor 12b, the resistor 14b, and the transistor 14c.
【0029】同時に、トランジスタ12bのエミッタ
(E)−ベース(B)に電流が流れることによってトラ
ンジスタ12bはオンし、クランプ素子10の電流はト
ランジスタ12b、ダイオード9、ゲート抵抗6、トラ
ンジスタ7bを介しても流れる。このときのIGBT5
1のゲート(G)−エミッタ(E1)間電圧VGEは、
クランプ素子10に流れる電流ISと、抵抗14bRB
とゲート抵抗6RGの並列接続値との積の値となり、
VGE=IS×{(RG×RB)/(RG+RB)}
となる。したがって、上記のようにVRS>VBEとな
る条件では、IGBT51のコレクタ(C)−エミッタ
(E1)のクランプ電圧は、VZ1+VGEの値とな
る。At the same time, a current flows from the emitter (E) to the base (B) of the transistor 12b to turn on the transistor 12b, and the current of the clamp element 10 passes through the transistor 12b, the diode 9, the gate resistor 6 and the transistor 7b. Also flows. IGBT5 at this time
The gate-to-gate (G) -emitter (E1) voltage VGE of 1 is
The current IS flowing through the clamp element 10 and the resistor 14bRB
And the parallel connection value of the gate resistance 6RG, which is VGE = IS × {(RG × RB) / (RG + RB)}. Therefore, under the condition that VRS> VBE as described above, the clamp voltage of the collector (C) -emitter (E1) of the IGBT 51 becomes the value of VZ1 + VGE.
【0030】また、上記VRSがトランジスタ14cの
VBE2より低い場合、トランジスタ14cはオンせ
ず、トランジスタ12bはオンすることが出来ない。し
たがって、このときはIGBT51のコレクタ(C)−
ゲート(G)間にクランプ素子10、11が接続される
ことになり、VRS≦VBE2となる条件では、IGB
T51のコレクタ(C)−エミッタ(E1)間のクラン
プ電圧はVZ1+VZ2+VGEとなる。したがって、
コレクタ−エミッタ電流が図2における領域(C)のと
きには
VRS≦VBE2
領域(D)のときには
VRS>VBE2
となるように、抵抗14aの抵抗値を選択すると、図1
と同様の動作を行う。つまり、上述のようにコレクタ−
エミッタ電流が図2における領域(C)のときには、V
RS≦VBEであるから、IGBT51のコレクタ
(C)−エミッタ(E1)間のクランプ電圧をVCL
(C)とすると
VCL(C)=VZ1+VZ2+VGE
となる。また、コレクタ−エミッタ電流が領域(D)の
とき、VRS>VBEであるから、IGBT51のコレ
クタ(C)−エミッタ(E1)間のクランプ電圧をVC
L(D)とすると、
VCL(D)=VZ1+VGE
となる。したがって、IGBTのターンオフ時の安全動
作領域を有効に使うことができ、クランプ素子の負担を
軽くするとともにゲート抵抗の電力損失を低減できる。When the VRS is lower than VBE2 of the transistor 14c, the transistor 14c cannot be turned on and the transistor 12b cannot be turned on. Therefore, at this time, the collector (C) -of the IGBT 51
The clamp elements 10 and 11 are connected between the gates (G), and under the condition that VRS ≦ VBE2, the IGB
The clamp voltage between the collector (C) and the emitter (E1) of T51 is VZ1 + VZ2 + VGE. Therefore,
If the resistance value of the resistor 14a is selected so that VRS ≦ VBE2 when the collector-emitter current is in the region (C) in FIG. 2 and VRS> VBE2 when the region (D) is in FIG.
Performs the same operation as. That is, as described above,
When the emitter current is in the region (C) in FIG. 2, V
Since RS ≦ VBE, the clamp voltage between the collector (C) and the emitter (E1) of the IGBT 51 is VCL.
Assuming (C), VCL (C) = VZ1 + VZ2 + VGE. When the collector-emitter current is in the region (D), VRS> VBE, so the clamp voltage between the collector (C) and the emitter (E1) of the IGBT 51 is VC.
If L (D), then VCL (D) = VZ1 + VGE. Therefore, the safe operation area at the time of turning off the IGBT can be effectively used, the load of the clamp element can be reduced, and the power loss of the gate resistance can be reduced.
【0031】実施の形態4.この発明の他の実施の形態
を図6により説明する。図において、12cはクランプ
素子10のアノードとIGBT51のゲート(G)を短
絡するサイリスタ、14dは抵抗14aの電圧VRSが
所定の電圧以上になると導通するゼナーダイオードであ
る。次に動作について説明する。図において、IGBT
51のコレクタ(C)−エミッタ(E1)に流れる電流
にたいして一定倍率の電流がセンスエミッタ(E2)よ
り出力される。このセンスエミッタより出力される電流
をIS、抵抗14aをRSとすると、抵抗14aの両端
電圧VRSは
VRS=IS×RS
となる。Fourth Embodiment Another embodiment of the present invention will be described with reference to FIG. In the figure, 12c is a thyristor which short-circuits the anode of the clamp element 10 and the gate (G) of the IGBT 51, and 14d is a zener diode which conducts when the voltage VRS of the resistor 14a exceeds a predetermined voltage. Next, the operation will be described. In the figure, the IGBT
The sense emitter (E2) outputs a current having a constant magnification with respect to the current flowing through the collector (C) -emitter (E1) of 51. Assuming that the current output from the sense emitter is IS and the resistor 14a is RS, the voltage VRS across the resistor 14a is VRS = IS × RS.
【0032】ゼナーダイオードのゼナー電圧をVDZ、
サイリスタ12cをオンさせるゲート(G)−カソード
(K)のしきい値電圧をVGK、トランジスタ7bの順
方向電圧降下をVSとすると、上記のVRSが
VRS>VDZ+VGK+VS
の条件となったときにセンスエミッタ(E2)からゼナ
ーダイオード14d、サイリスタ12cのゲート(G)
−カソード(K)、ゲート抵抗6、トランジスタ7bを
介して電流が流れ、サイリスタ12cはオンする。した
がって、コレクタ−エミッタ電流が図2における領域
(C)のときには
VRS≦VDZ+VGK+VS
領域(D)のときには
VRS>VDZ+VGK+VS
となるように、抵抗14aの抵抗値を選択すると、図1
と同様の動作を行う。The Zener voltage of the Zener diode is VDZ,
When the threshold voltage of the gate (G) -cathode (K) that turns on the thyristor 12c is VGK and the forward voltage drop of the transistor 7b is VS, when the above VRS satisfies the condition of VRS> VDZ + VGK + VS, the sense emitter (E2) to Zener diode 14d and thyristor 12c gate (G)
-A current flows through the cathode (K), the gate resistor 6, and the transistor 7b, and the thyristor 12c is turned on. Therefore, when the resistance value of the resistor 14a is selected such that VRS ≦ VDZ + VGK + VS when the collector-emitter current is in the region (C) in FIG. 2 and VRS> VDZ + VGK + VS when the region (D) is shown in FIG.
Performs the same operation as.
【0033】つまり、コレクタ−エミッタ電流が図2に
おける領域(C)のときには、VRS≦VDZ+VGK
+VSであるから、サイリスタ12cはゲート(G)−
カソード(K)の電流が流れずオフのままであり、IG
BT51のコレクタ(C)−ゲート(G)間にクランプ
素子10、11が接続されることになり、このときのI
GBT51のコレクタ(C)−エミッタ(E1)間のク
ランプ電圧をVCL(C)とすると
VCL(C)=VZ1+VZ2+VGE
となる。また、コレクタ−エミッタ電流が領域(D)の
とき、VRS>VDZ+VGK+VSであるから、サイ
リスタ12cはゲート(G)−カソード(K)の電流が
流れオンし、IGBT51のコレクタ(C)−ゲート
(G)間にクランプ素子10のみが接続されることにな
り、このときのIGBT51のコレクタ(C)−エミッ
タ(E1)間のクランプ電圧をVCL(D)とすると、
VCL(D)=VZ1+VGE
となる。したがって、IGBTのターンオフ時の安全動
作領域を有効に使うことができ、クランプ素子の負担の
軽減とゲート抵抗の電力損失の低減を実現できる。That is, when the collector-emitter current is in the region (C) in FIG. 2, VRS≤VDZ + VGK
Since it is + VS, the thyristor 12c has a gate (G)-
The cathode (K) current does not flow and remains off.
The clamp elements 10 and 11 are connected between the collector (C) and the gate (G) of the BT51, and at this time, I
When the clamp voltage between the collector (C) and the emitter (E1) of the GBT 51 is VCL (C), VCL (C) = VZ1 + VZ2 + VGE. Further, when the collector-emitter current is in the region (D), VRS> VDZ + VGK + VS, so that the gate (G) -cathode (K) current flows in the thyristor 12c to turn on, and the collector (C) -gate (G) of the IGBT 51 is turned on. ), Only the clamp element 10 is connected, and when the clamp voltage between the collector (C) and the emitter (E1) of the IGBT 51 at this time is VCL (D), VCL (D) = VZ1 + VGE. Therefore, the safe operation area at the time of turning off the IGBT can be effectively used, and the load on the clamp element and the power loss of the gate resistance can be reduced.
【0034】実施の形態5.次に、この発明の他の実施
の形態を図7に示す。図7において、11aはクランプ
電圧VZ2を有するクランプ素子、11bはクランプ電
圧VZ3を有するクランプ素子、12dはクランプ素子
11aを短絡するスイッチ、12eはクランプ素子11
bを短絡するスイッチ、15は電流検出器13の検出信
号S1を受信し、その信号の大きさによってスイッチ1
2d、12eを開閉するスイッチ制御装置、16、17
a、17bはそれぞれクランプ素子10、11a、11
bに並列に接続された抵抗であり、クランプ素子に印加
される電圧を均等に分圧させる目的で設けたものであ
る。Embodiment 5. Next, another embodiment of the present invention is shown in FIG. In FIG. 7, 11a is a clamp element having a clamp voltage VZ2, 11b is a clamp element having a clamp voltage VZ3, 12d is a switch for short-circuiting the clamp element 11a, and 12e is a clamp element 11.
The switch for short-circuiting b, 15 receives the detection signal S1 of the current detector 13, and the switch 1 is switched depending on the magnitude of the signal.
Switch control device for opening and closing 2d, 12e, 16, 17
a and 17b are clamp elements 10, 11a and 11 respectively.
It is a resistor connected in parallel with b and is provided for the purpose of evenly dividing the voltage applied to the clamp element.
【0035】図8はIGBTのターンオフ時の安全動作
領域であり、次にこの図を用いて動作について説明す
る。IGBT5のコレクタ−エミッタ電流ICが比較的
小さい図8の領域(C)の範囲内のとき、スイッチ制御
装置15はスイッチ12d、12eの両方を開放する。
このとき、IGBT5のコレクタ−ゲート間にクランプ
素子10、11a、11bが接続されることになり、I
GBT5のコレクタ−エミッタ間のクランプ電圧をVC
L(C)とすると
VCL(C)=VZ1+VZ2+VZ3+VGE
となる。FIG. 8 shows a safe operation area when the IGBT is turned off. Next, the operation will be described with reference to this figure. When the collector-emitter current IC of the IGBT 5 is in the range of the region (C) of FIG. 8 which is relatively small, the switch controller 15 opens both the switches 12d and 12e.
At this time, the clamp elements 10, 11a and 11b are connected between the collector and the gate of the IGBT 5, and I
Clamp voltage between the collector and the emitter of GBT5 is VC
If L (C), then VCL (C) = VZ1 + VZ2 + VZ3 + VGE.
【0036】また、上記ICが比較的中程度の図8の領
域(D1)のとき、スイッチ制御装置15はスイッチ1
2eを閉路し、クランプ素子11bを短絡する。このと
き、IGBT5のコレクタ−ゲート間にはクランプ素子
10、11aが接続されることになり、IGBT5のコ
レクタ−エミッタ間のクランプ電圧をVCL(D1)と
すると
VCL(D1)=VZ1+VZ2+VGE
となる。また、上記ICが比較的大きい図8の領域(D
2)のとき、スイッチ制御装置15はスイッチ12dお
よび12eを閉路し、クランプ素子11a、および11
bを短絡する。このとき、IGBT5のコレクタ−ゲー
ト間にはクランプ素子10のみが接続されることにな
り、IGBT5のコレクタ−エミッタ間のクランプ電圧
をVCL(D2)とすると
VCL(D2)=VZ1+VGE
となる。When the IC is in the area (D1) shown in FIG. 8 where the IC is relatively medium, the switch control device 15 operates the switch 1
2e is closed and the clamp element 11b is short-circuited. At this time, the clamp elements 10 and 11a are connected between the collector and gate of the IGBT 5, and if the clamp voltage between the collector and emitter of the IGBT 5 is VCL (D1), then VCL (D1) = VZ1 + VZ2 + VGE. In addition, the area (D
In the case of 2), the switch controller 15 closes the switches 12d and 12e, and the clamp elements 11a and 11e.
Short b. At this time, only the clamp element 10 is connected between the collector and the gate of the IGBT 5, and if the clamp voltage between the collector and the emitter of the IGBT 5 is VCL (D2), then VCL (D2) = VZ1 + VGE.
【0037】この回路において、上記ICが領域(C)
の範囲内でIGBT5がターンオフした場合、その跳ね
上がり電圧がVCL(C)以下、つまり図8の電圧ポイ
ント(E)以下であればクランプ素子10、11a、1
1bは導通しない。また、上記ICが領域(D1)の範
囲のときIGBT5がターンオフした場合、その跳ね上
がり電圧がVCL(D1)、つまり図8の電圧ポイント
(G)でクランプされ、クランプ素子10、11aが導
通する。さらに、上記ICが領域(D2)の範囲のとき
IGBT5がターンオフした場合、その跳ね上がり電圧
がVCL(D2)、つまり図8の電圧ポイント(FG)
でクランプされ、クランプ素子10が導通する。したが
って、IGBT5のターンオフ時の安全動作領域を有効
に使うことができ、さらにクランプ素子の負担を軽くす
ることが出来る。また、上記ICが比較的小さい領域
(C)でターンオフ時の跳ね上がりが非常に大きく、電
圧ポイント(E)を越えるような場合でも、クランプ素
子10、11が導通し、VCL(C)の電圧でクランプ
されるため、IGBT5は過電圧から確実に保護され
る。クランプ手段のクランプ電圧を3段階に切替えられ
るので、IGBTのターンオフ時の安全動作領域を有効
に使うことができ、クランプ素子の負担の軽減とゲート
抵抗の電力損失の低減を実現できる。In this circuit, the IC is the area (C).
When the IGBT 5 is turned off within the range of, if the jump voltage is VCL (C) or less, that is, the voltage point (E) in FIG. 8 or less, the clamp elements 10, 11a, 1
1b does not conduct. Further, when the IGBT 5 is turned off when the IC is in the range of the area (D1), the jumping voltage is clamped at VCL (D1), that is, the voltage point (G) in FIG. 8, and the clamp elements 10 and 11a are turned on. Further, when the IGBT 5 is turned off when the IC is in the range of the area (D2), the jump voltage is VCL (D2), that is, the voltage point (FG) of FIG.
And the clamp element 10 becomes conductive. Therefore, the safe operation area at the time of turning off the IGBT 5 can be effectively used, and the load on the clamp element can be reduced. Further, even when the jump-up at turn-off is very large in the region (C) where the IC is relatively small and exceeds the voltage point (E), the clamp elements 10 and 11 become conductive, and the voltage of VCL (C) is applied. Since it is clamped, the IGBT 5 is reliably protected from overvoltage. Since the clamp voltage of the clamp means can be switched in three steps, the safe operation area at the time of turning off the IGBT can be effectively used, and the load on the clamp element and the power loss in the gate resistance can be reduced.
【0038】実施の形態6.実施の形態5に関連した他
の実施の形態を図9により説明する。図において、51
は電流センス用端子付きのIGBT、12fはクランプ
素子11aを短絡するNPN型のトランジスタ、12g
はクランプ素子11bを短絡するNPN型のトランジス
タ、14e、14fはIGBT51の電流センス端子か
ら出力される電流を電圧に交換する抵抗器である。Sixth Embodiment Another embodiment related to the fifth embodiment will be described with reference to FIG. In the figure, 51
Is an IGBT with a current sensing terminal, 12f is an NPN type transistor that short-circuits the clamp element 11a, 12g
Is an NPN type transistor that short-circuits the clamp element 11b, and 14e and 14f are resistors that exchange the current output from the current sense terminal of the IGBT 51 with a voltage.
【0039】次に動作について説明する。IGBT51
のコレクタ(C)−エミッタ(E1)に流れる電流にた
いして一定倍率の電流がセンスエミッタ(E2)より出
力される。このセンスエミッタより出力される電流をI
S、抵抗14fをRS1、抵抗14eと14fの和の抵
抗値をRS2とすると、抵抗14fの両端電圧VRS1
は
VRS1=IS×RS1、VRS2=IS×RS2
となる。トランジスタ12gをオンさせるのベース
(B)−エミッタ(E)電圧のしきい値をVBE1、ト
ランジスタ12fをオンさせるのベース(B)−エミッ
タ(E)電圧のしきい値をVBE2、トランジスタ12
gのコレクタ(C)−エミッッタ(E)のオン電圧をV
CE1、ダイオード9の順方向電圧降下をVF、トラン
ジスタ7bの順方向電圧降下をVSとすると、上記のV
RS1とVRS2が
VRS1≦VBE2+VCE1+VF+VS
VRS2>VBE1+VF+VS
の条件となったときにセンスエミッタ(E2)からトラ
ンジスタ12gのベース−エミッタ、ダイオード9、ゲ
ート抵抗6、トランジスタ7bを介して電流が流れ、ト
ランジスタ12gはオンする。Next, the operation will be described. IGBT51
A current with a constant magnification is output from the sense emitter (E2) with respect to the current flowing through the collector (C) -emitter (E1) of the. The current output from this sense emitter is I
S is S, the resistance 14f is RS1, and the resistance value of the sum of the resistances 14e and 14f is RS2.
Is VRS1 = IS × RS1 and VRS2 = IS × RS2. The threshold value of the base (B) -emitter (E) voltage for turning on the transistor 12g is VBE1, the threshold value of the base (B) -emitter (E) voltage for turning on the transistor 12f is VBE2, and the transistor 12
g collector (C) -emitter (E) ON voltage to V
If the forward voltage drop of CE1 and the diode 9 is VF and the forward voltage drop of the transistor 7b is VS, the above-mentioned V
When RS1 and VRS2 satisfy the condition of VRS1 ≦ VBE2 + VCE1 + VF + VS VRS2> VBE1 + VF + VS, current flows from the sense emitter (E2) through the base-emitter of the transistor 12g, the diode 9, the gate resistor 6, and the transistor 7b, and the transistor 12g is turned on. To do.
【0040】このとき、抵抗14fの電圧VRS1は上
式よりVBE2+VCE1+VF+VSより低いためト
ランジスタ12fはオンできず、クランプ素子11bの
みが短絡されることになる。また、
VRS1>VBE2+VCE1+VF+VS
VRS2>VBE1+VF+VS
の条件となったときにはセンスエミッタ(E2)からト
ランジスタ12gのベース−エミッタ、ダイオード9、
ゲート抵抗6、トランジスタ7bを介して電流が流れ、
トランジスタ12gはオンし、その後、センスエミッタ
(E2)からトランジスタ12fのベース−エミッタ、
トランジスタ12gのコレクタ−エミッタ、ダイオード
9、ゲート抵抗6、トランジスタ7bを介して電流が流
れ、トランジスタ12fもオンする。このとき、クラン
プ素子11a、11bの両方が短絡される。したがっ
て、コレクタ−エミッタ電流が図8における領域(C)
のときには、
VRS2≦VBE1+VF+VS
領域(D1)のときには、
VRS1≦VBE2+VCE1+VF+VS
VRS2>VBE1+VF+VS
領域(D2)のときには、
VRS1>VBE2+VCE1+VF+VS
VRS2>VBE1+VF+VS
となるように、抵抗14e、14fの抵抗値を選択する
と、図7と同様の動作を行う。At this time, since the voltage VRS1 of the resistor 14f is lower than VBE2 + VCE1 + VF + VS from the above equation, the transistor 12f cannot be turned on and only the clamp element 11b is short-circuited. When the condition of VRS1> VBE2 + VCE1 + VF + VS VRS2> VBE1 + VF + VS is satisfied, the sense emitter (E2) to the base-emitter of the transistor 12g, the diode 9,
A current flows through the gate resistor 6 and the transistor 7b,
The transistor 12g is turned on, and then the sense emitter (E2) to the base-emitter of the transistor 12f,
A current flows through the collector-emitter of the transistor 12g, the diode 9, the gate resistor 6, and the transistor 7b, and the transistor 12f is also turned on. At this time, both the clamp elements 11a and 11b are short-circuited. Therefore, the collector-emitter current is in the region (C) in FIG.
In the case of VRS2 ≦ VBE1 + VF + VS region (D1), in the case of VRS1 ≦ VBE2 + VCE1 + VF + VS VRS2> VBE1 + VF + VS region (D2), when the resistance of VRS1> VBE2 + V + 2 + V + 2 + V + 2 + VCE2 + VCE2 + VCE2 + VCE2 + VCE2 + VCE2 + VCE2 + VCE2 + VCE2 + VCE2 + VCE2 + VCE2 + 14. Performs the same operation as.
【0041】つまり、コレクタ−エミッタ電流が図8に
おける領域(C)のときには、VRS2<VBE1+V
F+VSであるから、トランジスタ12g、12fはベ
ース−エミッタの電流が流れずオフのままであり、IG
BT51のコレクタ(C)−ゲート(G)間にクランプ
素子10、11a、11bが接続されることになり、こ
のときのIGBT51のコレクタ(C)−エミッタ(E
1)間のクランプ電圧をVCL(C)とすると
VCL(C)=VZ1+VZ2+VZ3+VGE
となる。That is, when the collector-emitter current is in the region (C) in FIG. 8, VRS2 <VBE1 + V
Since it is F + VS, the base-emitter current does not flow in the transistors 12g and 12f and remains off.
The clamp elements 10, 11a, 11b are connected between the collector (C) and the gate (G) of the BT51, and the collector (C) -emitter (E of the IGBT 51 at this time is connected thereto.
If the clamp voltage between 1) is VCL (C), then VCL (C) = VZ1 + VZ2 + VZ3 + VGE.
【0042】また、コレクタ−エミッタ電流が領域(D
1)のときVRS2>VBE1+VF+VS、VRS1
≦VBE2+VCE1+VF+VSであるから、トラン
ジスタ12gはオン、トランジスタ12fはオフとな
り、IGBT51のコレクタ(C)−ゲート(G)間に
クランプ素子10、11aのみが接続されることにな
り、このときのIGBT51のコレクタ(C)−エミッ
タ(E1)間のクランプ電圧をVCL(D1)とする
と、
VCL(D1)=VZ1+VZ2+VGE
となる。また、コレクタ−エミッタ電流が領域(D2)
のとき、VRS2>VBE1+VF+VS、VRS1>
VBE2+VCE1+VF+VSであるから、トランジ
スタ12g、12fはともにオンとなり、IGBT51
のコレクタ(C)−ゲート(G)間にクランプ素子1
0、のみが接続されることになり、このときのIGBT
51のコレクタ(C)−エミッタ(E1)間のクランプ
電圧をVCL(D2)とすると、
VCL(D2)=VZ1+VGE
となる。したがって、図7に示す実施の形態5と同様の
効果を得ることが出来る。In addition, the collector-emitter current is in the region (D
When 1), VRS2> VBE1 + VF + VS, VRS1
Since ≦ VBE2 + VCE1 + VF + VS, the transistor 12g is turned on, the transistor 12f is turned off, and only the clamp elements 10 and 11a are connected between the collector (C) and the gate (G) of the IGBT 51, and the collector of the IGBT 51 at this time. If the clamp voltage between (C) and the emitter (E1) is VCL (D1), then VCL (D1) = VZ1 + VZ2 + VGE. In addition, the collector-emitter current is in the region (D2)
, VRS2> VBE1 + VF + VS, VRS1>
Since VBE2 + VCE1 + VF + VS, both the transistors 12g and 12f are turned on, and the IGBT51
Clamp element 1 between collector (C) and gate (G) of
Only 0 will be connected, and the IGBT at this time
If the clamp voltage between the collector (C) and the emitter (E1) of 51 is VCL (D2), then VCL (D2) = VZ1 + VGE. Therefore, the same effect as that of the fifth embodiment shown in FIG. 7 can be obtained.
【0043】実施の形態7.実施の形態5に関連した他
の実施の形態を図10により説明する。図において、1
4gはトランジスタ12gを駆動するためのゼナーダイ
オード、14hはトランジスタ12fを駆動するための
ゼナーダイオードである。次に動作について説明する。
IGBT51のコレクタ(C)−エミッタ(E1)に流
れる電流にたいして一定倍率の電流がセンスエミッタ
(E2)より出力される。このセンスエミッタより出力
される電流をIS、抵抗14aをRSとすると、抵抗1
4aの両端電圧VRSは
VRS=IS×RS
となる。ゼナーダイオード14gのゼナー電圧をVDZ
1、ゼナーダイオード14hのゼナー電圧をVDZ2と
すると、
VDZ1>VRS、VDZ2>VRS
のときには、各ゼナーダイオード14g、14hから各
トランジスタ12g、12fのベース(B)に電流が流
れないため、トランジスタ12g、12fはオフのまま
である。したがって、IGBT51のコレクタ(C)−
エミッタ(E1)間のクランプ電圧はVZ1+VZ2+
VZ3+VGEとなる。Embodiment 7. Another embodiment related to the fifth embodiment will be described with reference to FIG. In the figure, 1
4g is a Zener diode for driving the transistor 12g, and 14h is a Zener diode for driving the transistor 12f. Next, the operation will be described.
The sense emitter (E2) outputs a current of a constant magnification with respect to the current flowing through the collector (C) -emitter (E1) of the IGBT 51. If the current output from the sense emitter is IS and the resistor 14a is RS, the resistor 1
The voltage VRS across 4a is VRS = IS × RS. Set the Zener voltage of Zener diode 14g to VDZ
1. If the Zener voltage of the Zener diode 14h is VDZ2, when VDZ1> VRS, VDZ2> VRS, current does not flow from the Zener diodes 14g, 14h to the bases (B) of the transistors 12g, 12f. 12g and 12f remain off. Therefore, the collector (C) -of the IGBT 51
The clamp voltage between the emitter (E1) is VZ1 + VZ2 +
It becomes VZ3 + VGE.
【0044】また、
VDZ1<VRS、VDZ2>VRS
のときには、IGBT51のセンスエミッタ(E2)か
ら、ゼナーダイオード14g、トランジスタ12gのベ
ース(B)−エミッタ(E)、ダイオード9、ゲート抵
抗6、トランジスタ7bを介して電流が流れ、トランジ
スタ12gはオンする。一方、VDZ2>VRSのた
め、ゼナーダイオード14hからトランジスタ12fの
ベース(B)に電流は流れず、トランジスタ12fはオ
フのままである。したがって、このときのIGBT51
のコレクタ(C)−エミッタ(E1)間のクランプ電圧
はVZ1+VZ2+VGEとなる。When VDZ1 <VRS, VDZ2> VRS, from the sense emitter (E2) of the IGBT 51, the Zener diode 14g, the base (B) -emitter (E) of the transistor 12g, the diode 9, the gate resistor 6, the transistor A current flows through 7b, turning on the transistor 12g. On the other hand, since VDZ2> VRS, no current flows from the Zener diode 14h to the base (B) of the transistor 12f, and the transistor 12f remains off. Therefore, the IGBT 51 at this time
The clamp voltage between the collector (C) and the emitter (E1) of the above is VZ1 + VZ2 + VGE.
【0045】また、
VDZ1<VRS、VDZ2<VRS
のときには、IGBT51のセンスエミッタ(E2)か
ら、ゼナーダイオード14g、トランジスタ12gのベ
ース(B)−エミッタ(E)、ダイオード9、ゲート抵
抗6、トランジスタ7bを介して電流が流れ、トランジ
スタ12gはオンする。さらに、IGBT51のセンス
エミッタ(E2)から、ゼナーダイオード14h、トラ
ンジスタ12fのベース(B)−エミッタ(E)、トラ
ンジスタ12gのコレクタ(C)−エミッタ(E)、ダ
イオード9、ゲート抵抗6、トランジスタ7bを介して
電流が流れ、トランジスタ12fはオンする。したがっ
て、このときのIGBT51のコレクタ(C)−エミッ
タ(E1)間のクランプ電圧はVZ1+VGEとなる。
その他の動作、またその効果については図9で説明した
ものと同一であるため説明を省略する。When VDZ1 <VRS and VDZ2 <VRS, from the sense emitter (E2) of the IGBT 51, the Zener diode 14g, the base (B) -emitter (E) of the transistor 12g, the diode 9, the gate resistor 6, the transistor 9 are formed. A current flows through 7b, turning on the transistor 12g. Further, from the sense emitter (E2) of the IGBT 51, the Zener diode 14h, the base (B) -emitter (E) of the transistor 12f, the collector (C) -emitter (E) of the transistor 12g, the diode 9, the gate resistor 6, the transistor A current flows through 7b, turning on the transistor 12f. Therefore, the clamp voltage between the collector (C) and the emitter (E1) of the IGBT 51 at this time is VZ1 + VGE.
The other operations and their effects are the same as those described with reference to FIG.
【0046】実施の形態8.実施の形態5に関連した他
の実施の形態を図11により説明する。図において、1
2hはクランプ素子11bを短絡するPNP型のトラン
ジスタ、12kはクランプ素子11aを短絡するPNP
型のトランジスタ、14e、14fはIGBT51の電
流センス端子から出力される電流を電圧に変換する抵抗
器、14kはトランジスタ12hを駆動するNPN型の
トランジスタ、14mはトランジスタ12kを駆動する
NPN型のトランジスタ、14nはトランジスタ12h
の駆動電流を流す抵抗、14pはトランジスタ14pの
駆動電流を流す抵抗である。Embodiment 8. Another embodiment related to the fifth embodiment will be described with reference to FIG. In the figure, 1
2h is a PNP-type transistor that short-circuits the clamp element 11b, and 12k is a PNP that short-circuits the clamp element 11a.
Type transistor, 14e and 14f are resistors for converting the current output from the current sense terminal of the IGBT 51 into a voltage, 14k is an NPN type transistor for driving the transistor 12h, 14m is an NPN type transistor for driving the transistor 12k, 14n is a transistor 12h
And a resistor 14p is a resistor that allows a drive current of the transistor 14p to flow.
【0047】次に動作について説明する。IGBT51
のコレクタ(C)−エミッタ(E1)に流れる電流にた
いして一定倍率の電流がセンスエミッタ(E2)より出
力される。このセンスエミッタより出力される電流をI
S、抵抗14fをRS1、抵抗14eと抵抗14fの和
の抵抗値をRS2とすると、RS1、RS2それぞれの
両端電圧は
VRS1=IS×RS1、VRS2=IS×RS2
トランジスタ14kをオンさせるベース(B)−エミッ
タ(E)電圧のしきい値をVBE3、トランジスタ14
mをオンさせるベース(B)−エミッタ(E)電圧のし
きい値をVBE4とすると、上記のVRS1とVRS2
が
VRS1≦VBE4
VRS2>VBE3
の条件となったときにセンスエミッタ(E2)からトラ
ンジスタ14kのベース(B)−エミッタ(E)を介し
て電流が流れ、トランジスタ14kはオンする。また、
VRS1≦VBE4のためトランジスタ14mはオンで
きない。Next, the operation will be described. IGBT51
A current with a constant magnification is output from the sense emitter (E2) with respect to the current flowing through the collector (C) -emitter (E1) of the. The current output from this sense emitter is I
S, the resistance 14f is RS1, the resistance value of the sum of the resistance 14e and the resistance 14f is RS2, the voltage across RS1 and RS2 is VRS1 = IS × RS1, VRS2 = IS × RS2. The base that turns on the transistor 14k (B) -Emitter (E) voltage threshold is VBE3, transistor 14
Assuming that the threshold value of the base (B) -emitter (E) voltage for turning on m is VBE4, the above VRS1 and VRS2
When VRS1 ≦ VBE4 VRS2> VBE3, a current flows from the sense emitter (E2) through the base (B) -emitter (E) of the transistor 14k, and the transistor 14k is turned on. Also,
Since VRS1 ≦ VBE4, the transistor 14m cannot be turned on.
【0048】この状態においてIGBT51がターンオ
フしコレクタ(C)−エミッタ(E1)の電圧が上昇
し、その電圧がクランプ素子10とクランプ素子11a
のクランプ電圧VZ1+VZ2より高くなったところで
クランプ素子10、11aはトランジスタ12hのエミ
ッタ(E)−ベース(B)、抵抗14n、トランジスタ
14kを介して導通する。同時に、トランジスタ12h
のエミッタ(E)−ベース(B)に電流が流れることに
よって、トランジスタ12hはオンし、クランプ素子1
0、11aの電流はトランジスタ12h、ダイオード
9、ゲート抵抗6、トランジスタ7bを介しても流れ
る。一方トランジスタ14mはオフしているためトラン
ジスタ12kはオン出来ず、このときのIGBT51の
ゲート(G)−エミッタ(E1)間電圧VGEは、クラ
ンプ素子10、11aに流れる電流ISと、抵抗14n
RB1とゲート抵抗6RGの並列接続値との積の値とな
り、
VGE=IS×{(RG×RB1)/(RG+RB
1)}
となる。In this state, the IGBT 51 is turned off, the voltage of the collector (C) -emitter (E1) rises, and the voltage is clamped by the clamp element 10 and the clamp element 11a.
When it becomes higher than the clamp voltage VZ1 + VZ2, the clamp elements 10 and 11a become conductive via the emitter (E) -base (B) of the transistor 12h, the resistor 14n, and the transistor 14k. At the same time, transistor 12h
The current flows from the emitter (E) to the base (B) of the transistor 12h, so that the transistor 12h is turned on and the clamp element 1
The currents 0 and 11a also flow through the transistor 12h, the diode 9, the gate resistor 6, and the transistor 7b. On the other hand, since the transistor 14m is off, the transistor 12k cannot be turned on. The gate (G) -emitter (E1) voltage VGE of the IGBT 51 at this time is the current IS flowing through the clamp elements 10 and 11a and the resistance 14n.
It becomes the value of the product of RB1 and the parallel connection value of the gate resistance 6RG, and VGE = IS × {(RG × RB1) / (RG + RB
1)}.
【0049】したがって、上記のようにVRS>VBE
となる条件では、IGBT51のコレクタ(C)−エミ
ッタ(E1)のクランプ電圧は、VZ1+VZ2+VG
Eの値となる。また、
VRS1>VBE4
VRS2>VBE3
の条件となったときにはセンスエミッタ(E2)からト
ランジスタ14kのベース(B)−エミッタ(E)を介
して電流が流れ、トランジスタ14kはオンする。ま
た、VRS1>VBE4のため、トランジスタ14mの
ベース(B)−エミッタ(E)にセンスエミッタ(E
2)から電流が流れ、トランジスタ14mはオンする。Therefore, as described above, VRS> VBE
Under these conditions, the clamp voltage of the collector (C) -emitter (E1) of the IGBT 51 is VZ1 + VZ2 + VG
It becomes the value of E. When the condition of VRS1> VBE4 VRS2> VBE3 is satisfied, current flows from the sense emitter (E2) through the base (B) -emitter (E) of the transistor 14k, and the transistor 14k is turned on. Since VRS1> VBE4, the sense emitter (E) is added to the base (B) -emitter (E) of the transistor 14m.
A current flows from 2) and the transistor 14m is turned on.
【0050】この状態においてIGBT51がターンオ
フしコレクタ(C)−エミッタ(E1)の電圧が上昇
し、その電圧がクランプ素子10のクランプ電圧VZ1
より高くなったところでクランプ素子10はトランジス
タ12kのエミッタ(E)−ベース(B)、抵抗14
p、トランジスタ14mを介して、または、トランジス
タ12kのエミッタ−コレクタ、トランジスタ12hの
エミッタ(E)−ベース(B)、抵抗14n、トランジ
スタ14kを介して導通する。同時に、トランジスタ1
2hのエミッタ(E)−ベース(B)に電流が流れるこ
とによって、トランジスタ12hはオンし、トランジス
タ12kのエミッタ(E)−ベース(B)に電流が流れ
ることによって、トランジスタ12kはオンし、クラン
プ素子10の電流はトランジスタ12k、12hのコレ
クタ(C)−エミッタ(E)、ダイオード9、ゲート抵
抗6、トランジスタ7bを介して流れる。In this state, the IGBT 51 is turned off, the voltage of the collector (C) -emitter (E1) rises, and that voltage is the clamp voltage VZ1 of the clamp element 10.
When it becomes higher, the clamp element 10 becomes the emitter (E) -base (B) of the transistor 12k and the resistor 14k.
p, the transistor 14m, or the emitter-collector of the transistor 12k, the emitter (E) -base (B) of the transistor 12h, the resistor 14n, and the transistor 14k. At the same time, transistor 1
The current flows through the emitter (E) -base (B) of 2h to turn on the transistor 12h, and the current flow through the emitter (E) -base (B) of the transistor 12k causes the transistor 12k to turn on and clamp. The current of the element 10 flows through the collector (C) -emitter (E) of the transistors 12k and 12h, the diode 9, the gate resistor 6, and the transistor 7b.
【0051】このときのIGBT51のゲート(G)−
エミッタ(E1)間電圧VGEは、クランプ素子10に
流れる電流ISと、抵抗14nRB1と抵抗14pRB
2とゲート抵抗6RGの並列接続値との積の値となり、
VGE=IS×{(RG×RB1×RB2)/(RG×
RB1+RG×RB2+RB1×RB2)}
となる。したがって、上記のようにVRS2>VBE
3、VRS1>VBE4となる条件では、IGBT5の
1コレクタ(C)−エミッタ(E1)のクランプ電圧
は、VZ1+VGEの値となる。したがって、コレクタ
−エミッタ電流が図8における領域(C)のときには、
VRS1≦VBE4
VRS2≦VBE3
領域(D1)のときには、
VRS1≦VBE4
VRS2>VBE3
領域(D2)のときには、
VRS1>VBE4
VRS2>VBE3
となるように、抵抗14e、14fの抵抗値を選択する
と、図7と同様の動作を行う。At this time, the gate (G) -of the IGBT 51-
The voltage VGE between the emitters (E1) is equal to the current IS flowing through the clamp element 10, the resistor 14nRB1 and the resistor 14pRB.
2 becomes the product value of the parallel connection value of the gate resistance 6RG, and VGE = IS × {(RG × RB1 × RB2) / (RG ×
RB1 + RG × RB2 + RB1 × RB2)}. Therefore, as described above, VRS2> VBE
3. Under the condition of VRS1> VBE4, the clamp voltage of the 1 collector (C) -emitter (E1) of the IGBT 5 is VZ1 + VGE. Therefore, when the collector-emitter current is in the region (C) in FIG. 8, when VRS1 ≦ VBE4 VRS2 ≦ VBE3 region (D1), when VRS1 ≦ VBE4 VRS2> VBE3 region (D2), VRS1> VBE4 VRS2> VBE3 When the resistance values of the resistors 14e and 14f are selected so that the above, the same operation as in FIG. 7 is performed.
【0052】つまり、コレクタ−エミッタ電流が図8に
おける領域(C)のときには、VRS1≦VBE4、V
RS2≦VBE3であるから、トランジスタ14k、1
4mはベース−エミッタの電流が流れずオフのままであ
り、IGBT51のコレクタ(C)−ゲート(G)間に
クランプ素子10、11a、11bが接続されることに
なり、このときのIGBT51のコレクタ(C)−エミ
ッタ(E1)間のクランプ電圧をVCL(C)とすると
VCL(C)=VZ1+VZ2+VZ3+VGE
となる。That is, when the collector-emitter current is in the region (C) in FIG. 8, VRS1≤VBE4, V
Since RS2 ≦ VBE3, transistors 14k, 1
4m remains off because the base-emitter current does not flow, and the clamp elements 10, 11a, and 11b are connected between the collector (C) and the gate (G) of the IGBT 51, and the collector of the IGBT 51 at this time. When the clamp voltage between (C) -emitter (E1) is VCL (C), VCL (C) = VZ1 + VZ2 + VZ3 + VGE.
【0053】また、コレクタ−エミッタ電流が領域(D
1)のとき、VRS1≦VBE4、VRS2>VBE3
であるから、トランジスタ14kはオン、トランジスタ
14mはオフとなり、上述より、トランジスタ12hの
みがオンすることができ、IGBT51のコレクタ
(C)−ゲート(G)間にクランプ素子10、11aの
みが接続されることになり、このときのIGBT51の
コレクタ(C)−エミッタ(E1)間のクランプ電圧を
VCL(D1)とすると、
VCL(D1)=VZ1+VZ2+VGE
となる。The collector-emitter current is in the region (D
When 1), VRS1 ≦ VBE4, VRS2> VBE3
Therefore, the transistor 14k is turned on, the transistor 14m is turned off, and from the above, only the transistor 12h can be turned on, and only the clamp elements 10 and 11a are connected between the collector (C) and the gate (G) of the IGBT 51. If the clamp voltage between the collector (C) and the emitter (E1) of the IGBT 51 at this time is VCL (D1), then VCL (D1) = VZ1 + VZ2 + VGE.
【0054】また、コレクタ−エミッタ電流が領域(D
2)のとき、VRS1>VBE4、VRS2>VBE3
であるから、トランジスタ14k、14mはともにオン
となり、上述より、トランジスタ12h、12kともに
オンすることができ、IGBT51のコレクタ(C)−
ゲート(G)間にクランプ素子10、のみが接続される
ことになり、このときのIGBT51のコレクタ(C)
−エミッタ(E1)間のクランプ電圧をVCL(D2)
とすると、
VCL(D2)=VZ1+VGE
となる。したがって、図7に示す実施の形態5と同様の
効果を得ることが出来る。The collector-emitter current is in the region (D
When 2), VRS1> VBE4, VRS2> VBE3
Therefore, both the transistors 14k and 14m are turned on, and as described above, the transistors 12h and 12k can be turned on, and the collector (C) -of the IGBT 51-
Only the clamp element 10 is connected between the gates (G), and the collector (C) of the IGBT 51 at this time is connected.
-Clamp voltage between emitter (E1) is VCL (D2)
Then, VCL (D2) = VZ1 + VGE. Therefore, the same effect as that of the fifth embodiment shown in FIG. 7 can be obtained.
【0055】実施の形態9.実施の形態5に関連した他
の実施の形態を図12により説明する。図において、1
2mはクランプ素子11aのアノードとIGBT51の
ゲート(G)を短絡するサイリスタ、12nはクランプ
素子10のアノードとIGBT51のゲート(G)を短
絡するサイリスタ、14rは抵抗14aの電圧VRSが
所定の電圧以上になると導通するゼナーダイオード、1
4sは抵抗14aの電圧VRSが所定の電圧以上になる
と導通するゼナーダイオードである。Ninth Embodiment Another embodiment related to the fifth embodiment will be described with reference to FIG. In the figure, 1
2m is a thyristor that short-circuits the anode of the clamp element 11a and the gate (G) of the IGBT 51, 12n is a thyristor that short-circuits the anode of the clamp element 10 and the gate (G) of the IGBT 51, and 14r is a voltage VRS of the resistor 14a which is equal to or higher than a predetermined voltage. Zener diode that conducts when it becomes 1
Reference numeral 4s is a Zener diode which conducts when the voltage VRS of the resistor 14a exceeds a predetermined voltage.
【0056】次に動作について説明する。図において、
IGBT51のコレクタ(C)−エミッタ(E1)に流
れる電流にたいして一定倍率の電流がセンスエミッタ
(E2)より出力される。このセンスエミッタより出力
される電流をIS、抵抗14aをRSとすると、抵抗1
4aの両端電圧VRSは
VRS=IS×RS
となる。ゼナーダイオード14rのゼナー電圧をVDZ
3、ゼナーダイオード14sのゼナー電圧をVDZ4、
サイリスタ12mをオンさせるゲート(G)−カソード
(K)の電圧のしきい値をVGK1、サイリスタ12n
をオンさせるゲート(G)−カソード(K)の電圧のし
きい値をVGK2、トランジスタ7bの順方向電圧降下
をVSとすると、上記VRSが
VRS>VDZ3+VGK1+VS
VRS≦VDZ4+VGK2+VS
の条件となったときにセンスエミッタ(E2)からゼナ
ーダイオード14r、サイリスタ12mのゲート(G)
−カソード(K)、ゲート抵抗6、トランジスタ7bを
介して電流が流れ、サイリスタ12mはオンする。ま
た、VRS≦VDZ4+VGK2+VSのため、サイリ
スタ12nはオンできない。Next, the operation will be described. In the figure,
The sense emitter (E2) outputs a current of a constant magnification with respect to the current flowing through the collector (C) -emitter (E1) of the IGBT 51. If the current output from the sense emitter is IS and the resistor 14a is RS, the resistor 1
The voltage VRS across 4a is VRS = IS × RS. Set the Zener voltage of Zener diode 14r to VDZ
3, the Zener voltage of Zener diode 14s is VDZ4,
The threshold voltage of the gate (G) -cathode (K) for turning on the thyristor 12m is VGK1, and the thyristor 12n is
When the threshold value of the voltage of the gate (G) -cathode (K) that turns on the transistor is VGK2 and the forward voltage drop of the transistor 7b is VS, the sense is performed when the above VRS is VRS> VDZ3 + VGK1 + VS VRS ≦ VDZ4 + VGK2 + VS. From the emitter (E2) to the Zener diode 14r and the gate of the thyristor 12m (G)
-A current flows through the cathode (K), the gate resistor 6, and the transistor 7b, and the thyristor 12m is turned on. Further, since VRS ≦ VDZ4 + VGK2 + VS, the thyristor 12n cannot be turned on.
【0057】したがって、このときIGBT51のコレ
クタ(C)−ゲート(G)間にはクランプ素子10と1
1aが接続されることになり、IGBT51のコレクタ
(C)−エミッタ(E1)間のクランプ電圧はVZ1+
VZ2+VGEとなる。上記のVRSが
VRS>VDZ3+VGK1+VS
VRS>VDZ4+VGK2+VS
の条件となったときにセンスエミッタ(E2)からゼナ
ーダイオード14r、サイリスタ12mのゲート(G)
−カソード(K)、ゲート抵抗6、トランジスタ7bを
介して電流が流れ、サイリスタ12mはオンする。ま
た、センスエミッタ(E2)からゼナーダイオード14
s、サイリスタ12nのゲート(G)−カソード
(K)、ゲート抵抗6、トランジスタ7bを介して電流
が流れ、サイリスタ12nはオンする。したがって、こ
のとき、IGBT51のコレクタ(C)−ゲート(G)
間にはクランプ素子10が接続されることになり、IG
BT51のコレクタ(C)−エミッタ(E1)間のクラ
ンプ電圧はVZ1+VGEとなる。この他の動作、効果
については図7と同様である。Therefore, at this time, the clamp elements 10 and 1 are provided between the collector (C) and the gate (G) of the IGBT 51.
Therefore, the clamp voltage between the collector (C) and the emitter (E1) of the IGBT 51 is VZ1 +.
It becomes VZ2 + VGE. When the above VRS becomes the condition of VRS> VDZ3 + VGK1 + VS VRS> VDZ4 + VGK2 + VS, the sense emitter (E2) to the Zener diode 14r and the gate (G) of the thyristor 12m.
-A current flows through the cathode (K), the gate resistor 6, and the transistor 7b, and the thyristor 12m is turned on. In addition, from the sense emitter (E2) to the Zener diode 14
s, a current flows through the gate (G) -cathode (K) of the thyristor 12n, the gate resistor 6, and the transistor 7b, and the thyristor 12n is turned on. Therefore, at this time, the collector (C) -gate (G) of the IGBT 51
The clamp element 10 is connected between them, and the IG
The clamp voltage between the collector (C) and the emitter (E1) of BT51 is VZ1 + VGE. Other operations and effects are similar to those in FIG. 7.
【0058】なお、図4、図5、図9、図10では、ス
イッチ12としてトランジスタを用いたが、その他の自
己消弧型半導体素子でもよい。また、スイッチ制御装置
14のスイッチ素子としてトランジスタを用いたが、そ
の他の自己消弧型の半導体素子でもよい。さらに、図
7、9、10、11、12、では、クランプ素子を3直
列した場合を記したが、それ以上の複数直列でもよい。
各実施の形態では、半導体素子としてIGBTを用いた
例を示したが、他の種類のパワートランジスタを用いる
こともできる。Although a transistor is used as the switch 12 in FIGS. 4, 5, 9, and 10, other self-arc-extinguishing semiconductor elements may be used. Although the transistor is used as the switch element of the switch control device 14, other self-arc-extinguishing type semiconductor element may be used. Further, in FIGS. 7, 9, 10, 11, and 12, the case where the clamp elements are connected in series is described, but a plurality of more than that may be connected in series.
In each of the embodiments, the example in which the IGBT is used as the semiconductor element is shown, but other types of power transistors can be used.
【0059】[0059]
【発明の効果】この発明では、半導体素子の主電極間に
流れる電流が小さい場合は、クランプ素子がオンする基
準電圧を上げ、主電極間の電流が大きくなり、安全動作
領域の許容電圧が低くなる領域では、クランプ素子がオ
ンする基準電圧を下げるように構成したので、半導体素
子のターンオフ時の安全動作領域を有効に使いかつ、必
要なときのみクランプ素子が導通するため、クランプ素
子の電流責務や、ゲート抵抗の電流責務を軽減でき、小
型・高信頼性かつ低コストのものが得られ、かつ、安全
確実に半導体素子を保護できる。According to the present invention, when the current flowing between the main electrodes of the semiconductor element is small, the reference voltage at which the clamp element is turned on is increased, the current between the main electrodes is increased, and the allowable voltage in the safe operation area is low. In this area, the reference voltage at which the clamp element turns on is lowered so that the safe operation area when the semiconductor element is turned off is used effectively and the clamp element conducts only when necessary. Also, the current duty of the gate resistance can be reduced, a small size, high reliability and low cost can be obtained, and the semiconductor element can be protected safely and reliably.
【図面の簡単な説明】[Brief description of drawings]
【図1】 この発明の実施の形態1による半導体素子の
保護回路を示す図である。FIG. 1 is a diagram showing a semiconductor element protection circuit according to a first embodiment of the present invention.
【図2】 この発明の実施の形態1の動作について説明
する図である。FIG. 2 is a diagram illustrating an operation according to the first embodiment of the present invention.
【図3】 この発明の実施の形態1の動作について説明
する図である。FIG. 3 is a diagram for explaining the operation of the first embodiment of the present invention.
【図4】 この発明の実施の形態2による半導体素子の
保護回路を示す図である。FIG. 4 is a diagram showing a semiconductor element protection circuit according to a second embodiment of the present invention.
【図5】 この発明の実施の形態3による半導体素子の
保護回路を示す図である。FIG. 5 is a diagram showing a semiconductor element protection circuit according to a third embodiment of the present invention.
【図6】 この発明の実施の形態4による半導体素子の
保護回路を示す図である。FIG. 6 is a diagram showing a semiconductor element protection circuit according to a fourth embodiment of the present invention.
【図7】 この発明の実施の形態5による半導体素子の
保護回路を示す図である。FIG. 7 is a diagram showing a semiconductor element protection circuit according to a fifth embodiment of the present invention.
【図8】 この発明の実施の形態5の動作について説明
する図である。FIG. 8 is a diagram for explaining the operation of the fifth embodiment of the present invention.
【図9】 この発明の実施の形態6による半導体素子の
保護回路を示す図である。FIG. 9 is a diagram showing a semiconductor element protection circuit according to a sixth embodiment of the present invention.
【図10】 この発明の実施の形態7による半導体素子
の保護回路を示す図である。FIG. 10 is a diagram showing a semiconductor element protection circuit according to a seventh embodiment of the present invention.
【図11】 この発明の実施の形態8による半導体素子
の保護回路を示す図である。FIG. 11 is a diagram showing a semiconductor element protection circuit according to an eighth embodiment of the present invention.
【図12】 この発明の実施の形態9による半導体素子
の保護回路を示す図である。FIG. 12 is a diagram showing a semiconductor element protection circuit according to a ninth embodiment of the present invention.
【図13】 従来の半導体素子の保護回路の一実施例を
示す図である。FIG. 13 is a diagram showing an embodiment of a conventional semiconductor element protection circuit.
【図14】 従来の半導体素子の保護回路の動作につい
て説明する図である。FIG. 14 is a diagram explaining an operation of a conventional semiconductor element protection circuit.
【図15】 IGBTの特性について説明する図であ
る。FIG. 15 is a diagram illustrating characteristics of an IGBT.
【図16】 従来の半導体素子の保護回路の動作につい
て説明する図である。FIG. 16 is a diagram illustrating the operation of a conventional semiconductor element protection circuit.
1 直流電源 2 負荷
4 配線のインダクタンス 5 IGBT
6 ゲート抵抗 7 駆動回路
9 ダイオード 10 クランプ素
子
11 クランプ素子 11a、11b
クランプ素子
12 スイッチ
12a、12g、12f NPNトランジスタ
12b、12k、12h PNPトランジスタ
12c、12m、12n サイリスタ
12d、12e スイッチ 13 電流検出回
路
14、15 スイッチ制御装置
14a、14b、14e、14f、14n、14p 抵
抗
14c、14k、14m NPNトランジスタ
14d、14g、14h、14r、14s ゼナーダイ
オード
16、17 抵抗 17a、17b
抵抗
51 電流センス端子付きIGBTDESCRIPTION OF SYMBOLS 1 DC power supply 2 Load 4 Wiring inductance 5 IGBT 6 Gate resistance 7 Driving circuit 9 Diode 10 Clamp element 11 Clamp element 11a, 11b
Clamp element 12 Switch 12a, 12g, 12f NPN transistor 12b, 12k, 12h PNP transistor 12c, 12m, 12n Thyristor 12d, 12e Switch 13 Current detection circuit 14, 15 Switch control device 14a, 14b, 14e, 14f, 14n, 14p Resistance 14c, 14k, 14m NPN transistors 14d, 14g, 14h, 14r, 14s Zener diodes 16, 17 Resistors 17a, 17b
Resistor 51 IGBT with current sense terminal
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02H 3/08 - 3/253 H02H 7/12 - 7/127 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H02H 3/08-3/253 H02H 7 /12-7/127
Claims (7)
て主電極間をオンオフする半導体素子の、前記主電極の
うちの一方であるコレクタ電極と前記制御電極との間に
介挿されるとともに所定の基準電圧を超える電圧が印加
されると導通するクランプ手段を備える半導体素子の保
護回路において、主電極間を流れる電流の値に応じて上
記クランプ手段の基準電圧を変化させるクランプ制御回
路を備えたことを特徴とする半導体素子の保護回路。1. A semiconductor element for turning on / off between main electrodes in response to a control signal input to the control electrode,
In a protection circuit for a semiconductor device, which is interposed between one of the collector electrode and the control electrode and which is conductive when a voltage exceeding a predetermined reference voltage is applied, a current flowing between main electrodes A protection circuit for a semiconductor device, comprising a clamp control circuit for changing the reference voltage of the clamp means according to the value of.
端子がクランプ制御回路に接続されている請求項1に記
載の半導体素子の保護回路。2. The protection circuit for a semiconductor device according to claim 1, wherein the semiconductor device has a current detection terminal, and this terminal is connected to the clamp control circuit.
ンジスタである請求項1に記載の半導体素子の保護回
路。3. The protection circuit for a semiconductor device according to claim 1, wherein the semiconductor device is an insulated gate bipolar transistor.
加に応じてクランプ手段の基準電圧を減少させることを
特徴とする請求項1に記載の半導体素子の保護回路。4. The protection circuit for a semiconductor device according to claim 1, wherein the clamp control circuit decreases the reference voltage of the clamp means in response to an increase in current between the main electrodes.
列接続したものを含み、クランプ制御回路は、少なくと
も1個のクランプ素子に並列に接続されたスイッチ素子
と、半導体素子の主電極間の電流が所定値以上のとき前
記スイッチ素子をオンさせる回路とを含むことを特徴と
する請求項1に記載の半導体素子の保護回路。5. The clamp means includes one in which a plurality of clamp elements are connected in series, and the clamp control circuit includes a switch element connected in parallel to at least one clamp element and a current between a main electrode of the semiconductor element. The semiconductor element protection circuit according to claim 1, further comprising a circuit that turns on the switch element when the value is equal to or more than a predetermined value.
したことを特徴とする請求項5に記載の半導体素子の保
護回路。6. The protection circuit for a semiconductor device according to claim 5, wherein a voltage dividing resistor is connected in parallel to each clamp device.
を特徴とする請求項5に記載の半導体素子の保護回路。7. The protection circuit for a semiconductor device according to claim 5, wherein the switch device is a transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31202995A JP3381491B2 (en) | 1995-11-30 | 1995-11-30 | Semiconductor element protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31202995A JP3381491B2 (en) | 1995-11-30 | 1995-11-30 | Semiconductor element protection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09163583A JPH09163583A (en) | 1997-06-20 |
JP3381491B2 true JP3381491B2 (en) | 2003-02-24 |
Family
ID=18024371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31202995A Expired - Lifetime JP3381491B2 (en) | 1995-11-30 | 1995-11-30 | Semiconductor element protection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3381491B2 (en) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10149777A1 (en) * | 2001-10-09 | 2003-04-24 | Bosch Gmbh Robert | Semiconductor circuit structure for motor vehicle ignition has a semiconductor power circuit breaker with main connections, a control connection, a clamping diode device to clamp on an external voltage and a control circuit. |
JP2006352931A (en) * | 2003-09-10 | 2006-12-28 | Sanken Electric Co Ltd | Switching element protection circuit |
JP4390515B2 (en) | 2003-09-30 | 2009-12-24 | Necエレクトロニクス株式会社 | Output MOS transistor overvoltage protection circuit |
DE102005057765A1 (en) * | 2005-12-02 | 2007-06-06 | Infineon Technologies Austria Ag | Switching arrangement for electrical consumer, has control circuit to provide positioning signals dependent on current via power transistor or dependent of electrical potential to control terminal of power transistor |
JP4432953B2 (en) | 2006-09-27 | 2010-03-17 | 株式会社日立製作所 | Semiconductor power converter |
JP4577425B2 (en) * | 2007-11-07 | 2010-11-10 | 株式会社デンソー | Semiconductor device |
JP5274815B2 (en) * | 2007-11-20 | 2013-08-28 | ルネサスエレクトロニクス株式会社 | Power supply control circuit |
JP5129582B2 (en) * | 2008-01-09 | 2013-01-30 | 日立オートモティブシステムズ株式会社 | Load drive diagnostic device and control method thereof |
JP2009207294A (en) * | 2008-02-28 | 2009-09-10 | Fuji Electric Systems Co Ltd | Overvoltage protection device for voltage drive type semiconductor element |
DE102008011597B4 (en) * | 2008-02-28 | 2010-05-27 | Semikron Elektronik Gmbh & Co. Kg | Separating device for a power semiconductor and method for its operation, power module and system installation |
JP5223402B2 (en) * | 2008-03-19 | 2013-06-26 | 株式会社アドヴィックス | Electric motor drive control device for vehicle |
JP6052068B2 (en) * | 2013-06-07 | 2016-12-27 | 株式会社デンソー | Semiconductor device protection circuit |
CN103607100B (en) * | 2013-11-15 | 2016-10-05 | 天水华天微电子股份有限公司 | Overvoltage clamp circuit topological system |
JP6790385B2 (en) * | 2016-03-10 | 2020-11-25 | 富士電機株式会社 | Inverter drive and semiconductor module |
JP7232788B2 (en) * | 2020-03-23 | 2023-03-03 | 日立Astemo株式会社 | Semiconductor devices, power modules, inverter devices, and electric vehicles |
-
1995
- 1995-11-30 JP JP31202995A patent/JP3381491B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09163583A (en) | 1997-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3381491B2 (en) | Semiconductor element protection circuit | |
US5200878A (en) | Drive circuit for current sense igbt | |
US5091664A (en) | Insulated gate bipolar transistor circuit with overcurrent protection | |
US5465190A (en) | Circuit and method for protecting power components against forward overvoltages | |
EP0369448B1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
JP3193827B2 (en) | Semiconductor power module and power converter | |
US4429339A (en) | AC Transistor switch with overcurrent protection | |
US5485341A (en) | Power transistor overcurrent protection circuit | |
US6275093B1 (en) | IGBT gate drive circuit with short circuit protection | |
CA1141823A (en) | Vmos/bipolar dual-triggered switch | |
US4954917A (en) | Power transistor drive circuit with improved short circuit protection | |
JP2002281761A (en) | Semiconductor power converter | |
CA1068781A (en) | Starting surge current protection circuit | |
JPH1032476A (en) | Overcurrent protection circuit | |
JP3414859B2 (en) | Turn-off circuit device for overcurrent of semiconductor device | |
JPH0653795A (en) | Semiconductor device | |
JPH05218836A (en) | Driving circuit for insulated gate element | |
JP2913699B2 (en) | Drive circuit for voltage-driven semiconductor devices | |
USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
JPS59103567A (en) | Overcurrent protecting circuit for transistor | |
JPH027714A (en) | Protection device for component when fault current flows | |
JP2973997B2 (en) | Drive circuit for voltage-driven semiconductor devices | |
EP0920114B1 (en) | Power converter wherein mos gate semiconductor device is used | |
EP0614278A1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
JP3764259B2 (en) | Inverter device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131220 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |