JP3381125B2 - エッチング工程を有する半導体装置の製造方法 - Google Patents
エッチング工程を有する半導体装置の製造方法Info
- Publication number
- JP3381125B2 JP3381125B2 JP18158095A JP18158095A JP3381125B2 JP 3381125 B2 JP3381125 B2 JP 3381125B2 JP 18158095 A JP18158095 A JP 18158095A JP 18158095 A JP18158095 A JP 18158095A JP 3381125 B2 JP3381125 B2 JP 3381125B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- film
- stopper layer
- etching stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明が属する技術分野】本発明はエッチング工程を有
する半導体装置の製造方法に関する。本発明は、例え
ば、半導体集積回路装置を製造する際の薄膜形成手段を
改良して、例えばＳｉ３Ｎ４上の酸化膜（ＳｉＯ２，Ｂ
ＰＳＧ等）を選択的にエッチングする場合に好適に利用
できる。
する半導体装置の製造方法に関する。本発明は、例え
ば、半導体集積回路装置を製造する際の薄膜形成手段を
改良して、例えばＳｉ３Ｎ４上の酸化膜（ＳｉＯ２，Ｂ
ＰＳＧ等）を選択的にエッチングする場合に好適に利用
できる。
【０００２】
【従来の技術】電子材料の分野、特に半導体装置の分野
では、様々な技術的動向が見られており、例えば、現在
のＶＬＳＩ，ＵＬＳＩ等の高集積半導体回路で実現され
ている素子の高集積化、高密度化、及び、デバイスの高
性能化、高速化について、これを更に高度な内容にする
ために、幾つかの技術的な方向が見い出されている。例
示的には、高集積技術による素子寸法の微細化、デバイ
ス構造、回路の改良、高密度技術によるシステムＬＳＩ
の単品化などである。
では、様々な技術的動向が見られており、例えば、現在
のＶＬＳＩ，ＵＬＳＩ等の高集積半導体回路で実現され
ている素子の高集積化、高密度化、及び、デバイスの高
性能化、高速化について、これを更に高度な内容にする
ために、幾つかの技術的な方向が見い出されている。例
示的には、高集積技術による素子寸法の微細化、デバイ
ス構造、回路の改良、高密度技術によるシステムＬＳＩ
の単品化などである。
【０００３】これらの方向のなかで、特に、高集積技術
による素子寸法の微細化を担うプロセス技術（ドライエ
ッチング技術、ＣＶＤ技術等）のプロセス特性上の性能
向上が期待されている。
による素子寸法の微細化を担うプロセス技術（ドライエ
ッチング技術、ＣＶＤ技術等）のプロセス特性上の性能
向上が期待されている。
【０００４】素子寸法の微細化のための高集積技術とし
て、近年、セルフアライン技術（自己整合技術）が注目
されている。このセルフアライン技術としては、サリサ
イド技術、セルフアラインコンタクトホール形成技術な
どがある。
て、近年、セルフアライン技術（自己整合技術）が注目
されている。このセルフアライン技術としては、サリサ
イド技術、セルフアラインコンタクトホール形成技術な
どがある。
【０００５】セルフアラインコンタクトホール形成技術
は、代表的には、フォトリソグラフィーによるコンタク
トホール開孔径以下の層間孔を、ゲート電極幅程度のソ
ース／ドレイン領域に自己整合的に開孔する技術であ
る。
は、代表的には、フォトリソグラフィーによるコンタク
トホール開孔径以下の層間孔を、ゲート電極幅程度のソ
ース／ドレイン領域に自己整合的に開孔する技術であ
る。
【０００６】この技術の利用される典型的なデバイス構
造としては、ゲート電極上にエッチングストッパー層で
あるＳｉ3 Ｎ4 が被覆し、次に、層間膜のＳｉＯ2 ，Ｂ
ＰＳＧが成膜されたものが知られている。また、この技
術に利用されているプロセスガスは、Ｃ4 Ｆ8 ／ＣＯ混
合ガス系や、ＣＨＦ3 ／ＣＯ混合ガス系などが主流であ
る。
造としては、ゲート電極上にエッチングストッパー層で
あるＳｉ3 Ｎ4 が被覆し、次に、層間膜のＳｉＯ2 ，Ｂ
ＰＳＧが成膜されたものが知られている。また、この技
術に利用されているプロセスガスは、Ｃ4 Ｆ8 ／ＣＯ混
合ガス系や、ＣＨＦ3 ／ＣＯ混合ガス系などが主流であ
る。
【０００７】この技術によって、フォトリソグラフィー
のコンタクトホール開孔の最小径に限界があり、あるい
は合わせずれがある場合でも、ゲート電極幅程度の所望
の領域にセルフアラインでコンタクトホールを開孔でき
る。
のコンタクトホール開孔の最小径に限界があり、あるい
は合わせずれがある場合でも、ゲート電極幅程度の所望
の領域にセルフアラインでコンタクトホールを開孔でき
る。
【０００８】このようなセルフアラインコンタクトホー
ル形成技術において、エッチングストッパー層とするＳ
ｉ3 Ｎ4 膜に対して高選択比を持ったＳｉＯ2 エッチン
グ、ＢＰＳＧエッチングが実現できることを開示した例
としては、特開平６−１３２２５２号が挙げられる。
ル形成技術において、エッチングストッパー層とするＳ
ｉ3 Ｎ4 膜に対して高選択比を持ったＳｉＯ2 エッチン
グ、ＢＰＳＧエッチングが実現できることを開示した例
としては、特開平６−１３２２５２号が挙げられる。
【０００９】
【発明が解決しようとする課題】上述したように、ＣＨ
Ｆ3 ／ＣＯ混合ガス系などによるセルフアラインコンタ
クトエッチングは、素子寸法の微細化のための高集積技
術としてセルフアライン加工を可能にする技術である
が、半導体集積回路装置の製造上、不利益な点を持つ。
以下これについて説明する。
Ｆ3 ／ＣＯ混合ガス系などによるセルフアラインコンタ
クトエッチングは、素子寸法の微細化のための高集積技
術としてセルフアライン加工を可能にする技術である
が、半導体集積回路装置の製造上、不利益な点を持つ。
以下これについて説明する。
【００１０】セルフアラインコンタクトを加工する構造
としては、図１３のようなものが一般的である。
としては、図１３のようなものが一般的である。
【００１１】この構造では、ポリサイドゲート電極３
（図示例ではポリＳｉ３ａ、ＷＳｉ３ｂより成る）の側
壁には、トランジスタ素子のＬＤＤ層を保護するための
Ｓｉ3Ｎ4 ，ＳｉＯ2 などのサイドウォール４が形成さ
れている。このサイドウォール付きのゲート電極３を被
覆するように、エッチングストッパー層５としてＳｉ3
Ｎ4 がＣＶＤ法で成膜されている。次に、層間絶縁膜６
であるＳｉＯ2 ，ＢＰＳＧなどが成膜されている。その
上に、フォトリソグラフィー法によって、コンタクトホ
ールパターン７が、フォトレジストにパターニングされ
ている。
（図示例ではポリＳｉ３ａ、ＷＳｉ３ｂより成る）の側
壁には、トランジスタ素子のＬＤＤ層を保護するための
Ｓｉ3Ｎ4 ，ＳｉＯ2 などのサイドウォール４が形成さ
れている。このサイドウォール付きのゲート電極３を被
覆するように、エッチングストッパー層５としてＳｉ3
Ｎ4 がＣＶＤ法で成膜されている。次に、層間絶縁膜６
であるＳｉＯ2 ，ＢＰＳＧなどが成膜されている。その
上に、フォトリソグラフィー法によって、コンタクトホ
ールパターン７が、フォトレジストにパターニングされ
ている。
【００１２】この構造に、ＣＨＦ3 ／ＣＯエッチングを
実施した例は、図１４のようなものが一般的である。Ｖ
ｄｃバイアスで加速された入射イオンＣＦｘ+ の直進性
により、開孔のパターン通りに異方性エッチングがなさ
れている。
実施した例は、図１４のようなものが一般的である。Ｖ
ｄｃバイアスで加速された入射イオンＣＦｘ+ の直進性
により、開孔のパターン通りに異方性エッチングがなさ
れている。
【００１３】この例では、コンタクト底（Ｃ）とコンタ
クト側壁（Ｂ）では、対Ｓｉ3 Ｎ4高選択性をもつ選択
的なＢＰＳＧ，ＳｉＯ2 エッチングが実現している。こ
れは、入射イオンによるスパッタエッチングが少ないこ
と、酸化膜表面のＳｉ−Ｃ層の形成、ＣＦｘポリマーの
堆積が充分なことに起因している。一方、入射イオンに
最も晒され易い、エッチングストッパー層５であるＳｉ
3 Ｎ4 薄膜の肩部分（Ａ）は、堆積するＳｉ−Ｃ、ＣＦ
ｘポリマーが入射イオンの衝突で除去されてしまうた
め、Ｓｉ3 Ｎ4 の肩が常に露出し、Ｓｉ3 Ｎ4 がスパッ
タエッチングされる。よってここでＳｉ3 Ｎ4 の膜減り
が発生している。
クト側壁（Ｂ）では、対Ｓｉ3 Ｎ4高選択性をもつ選択
的なＢＰＳＧ，ＳｉＯ2 エッチングが実現している。こ
れは、入射イオンによるスパッタエッチングが少ないこ
と、酸化膜表面のＳｉ−Ｃ層の形成、ＣＦｘポリマーの
堆積が充分なことに起因している。一方、入射イオンに
最も晒され易い、エッチングストッパー層５であるＳｉ
3 Ｎ4 薄膜の肩部分（Ａ）は、堆積するＳｉ−Ｃ、ＣＦ
ｘポリマーが入射イオンの衝突で除去されてしまうた
め、Ｓｉ3 Ｎ4 の肩が常に露出し、Ｓｉ3 Ｎ4 がスパッ
タエッチングされる。よってここでＳｉ3 Ｎ4 の膜減り
が発生している。
【００１４】上述したように、エッチング条件を適性化
しても、コンタクト最大深さ相当の充分なオーバーエッ
チングを実施した場合、エッチングストッパー層をなす
Ｓｉ3 Ｎ4 の肩に膜減りが起き、ゲート電極の露出した
コンタクトになる。Ｗプラグを埋め込んだ時、層間配線
がゲート電極と短絡し不良となる。従って、半導体集積
回路装置の歩留まりの低下などの製造上の不利益が生じ
る。
しても、コンタクト最大深さ相当の充分なオーバーエッ
チングを実施した場合、エッチングストッパー層をなす
Ｓｉ3 Ｎ4 の肩に膜減りが起き、ゲート電極の露出した
コンタクトになる。Ｗプラグを埋め込んだ時、層間配線
がゲート電極と短絡し不良となる。従って、半導体集積
回路装置の歩留まりの低下などの製造上の不利益が生じ
る。
【００１５】本発明は上記従来技術の問題点を解決し
て、エッチングストッパー層である、Ｓｉ３Ｎ４等のＳ
ｉＮ（シリコンナイトライド）膜等の膜減りが生じず、
よってこれに基づく不良の発生を防止したエッチングを
行う半導体装置の製造方法を提供することを目的とす
る。
て、エッチングストッパー層である、Ｓｉ３Ｎ４等のＳ
ｉＮ（シリコンナイトライド）膜等の膜減りが生じず、
よってこれに基づく不良の発生を防止したエッチングを
行う半導体装置の製造方法を提供することを目的とす
る。
【００１６】
【課題を解決するための手段】上述した問題点を解決す
るため、本発明のエッチング工程を有する半導体装置の
製造方法においては、次の技術手段をとる。
るため、本発明のエッチング工程を有する半導体装置の
製造方法においては、次の技術手段をとる。
【００１７】本発明に係る半導体装置の製造方法は、ゲ
ート電極を有する下地上にエッチングストッパー層を設
け、該エッチングストッパー層上に被エッチング層を形
成して該被エッチング層を開孔することにより自己整合
的に接続孔を形成するエッチング工程を有する半導体装
置の製造方法において、上記エッチングストッパー層の
肩部に難エッチング化処理を施して、上記被エッチング
層のエッチングを行うとともに、上記難エッチング化処
理が、ゲート電極を被覆しているエッチングストッパー
層の肩部分に、斜めイオン注入法によって、高融点金属
をイオン注入、または、ミキシングすることで、高融点
金属窒化膜または高融点金属ミキシング層を形成するも
のであることを特徴とするものである。
ート電極を有する下地上にエッチングストッパー層を設
け、該エッチングストッパー層上に被エッチング層を形
成して該被エッチング層を開孔することにより自己整合
的に接続孔を形成するエッチング工程を有する半導体装
置の製造方法において、上記エッチングストッパー層の
肩部に難エッチング化処理を施して、上記被エッチング
層のエッチングを行うとともに、上記難エッチング化処
理が、ゲート電極を被覆しているエッチングストッパー
層の肩部分に、斜めイオン注入法によって、高融点金属
をイオン注入、または、ミキシングすることで、高融点
金属窒化膜または高融点金属ミキシング層を形成するも
のであることを特徴とするものである。
【００１８】本発明の半導体装置の製造方法は、また、
上記において、エッチングストッパー層がシリコン窒化
物から成り、金属ミキシング後の該エッチングストッパ
ー層の肩部分が、その後の処理によって、アモルファス
または結晶性を持つ高融点金属窒化膜を形成するもので
あることを特徴とする。
上記において、エッチングストッパー層がシリコン窒化
物から成り、金属ミキシング後の該エッチングストッパ
ー層の肩部分が、その後の処理によって、アモルファス
または結晶性を持つ高融点金属窒化膜を形成するもので
あることを特徴とする。
【００１９】この場合、ゲート電極幅程度の開孔幅のコ
ンタクトホールを自己整合的に加工するエッチング工程
を備え、ゲート電極を被覆しているエッチングストッパ
ー層の肩部分に、難エッチング化処理を施す構成をとる
ことができる。
ンタクトホールを自己整合的に加工するエッチング工程
を備え、ゲート電極を被覆しているエッチングストッパ
ー層の肩部分に、難エッチング化処理を施す構成をとる
ことができる。
【００２０】また、エッチングストッパー層がシリコン
窒化物から成り、被エッチング層がシリコン酸化物から
成り、エッチングガスがフッ素系ガスにＣＯを添加した
ものを用いる構成をとることができる。
窒化物から成り、被エッチング層がシリコン酸化物から
成り、エッチングガスがフッ素系ガスにＣＯを添加した
ものを用いる構成をとることができる。
【００２１】本発明において、難エッチング化処理が、
ゲート電極を被覆しているエッチングストッパー層の肩
部分に、斜めイオン注入法によって、高融点金属（Ｔ
ｉ，Ｚｎ，Ｗ，Ｍｏ，Ａｇ等）をイオン注入、または、
ミキシングすることで、高融点金属窒化膜または高融点
金属ミキシング層を形成するものとすることができる。
ここで高融点金属窒化膜または高融点金属ミキシング層
と称するのは、高融点金属とストッパー層を構成してい
る例えば窒素とが必ずしも化学量論的に整合して形成さ
れるとは限らず、その他の原子が混在することもあるの
で、これらを総称して表現するためである。
ゲート電極を被覆しているエッチングストッパー層の肩
部分に、斜めイオン注入法によって、高融点金属（Ｔ
ｉ，Ｚｎ，Ｗ，Ｍｏ，Ａｇ等）をイオン注入、または、
ミキシングすることで、高融点金属窒化膜または高融点
金属ミキシング層を形成するものとすることができる。
ここで高融点金属窒化膜または高融点金属ミキシング層
と称するのは、高融点金属とストッパー層を構成してい
る例えば窒素とが必ずしも化学量論的に整合して形成さ
れるとは限らず、その他の原子が混在することもあるの
で、これらを総称して表現するためである。
【００２２】この場合には、金属ミキシング後のＳｉ3
Ｎ4 の肩部分が、その後の処理、例えば層間絶縁膜の被
覆、リフロー熱処理によって、アモルファスまたは結晶
性を持つ高融点金属窒化膜を形成する構成とすることが
できる。
Ｎ4 の肩部分が、その後の処理、例えば層間絶縁膜の被
覆、リフロー熱処理によって、アモルファスまたは結晶
性を持つ高融点金属窒化膜を形成する構成とすることが
できる。
【００２３】本発明において、難エッチング化処理が、
ゲート電極を被覆しているエッチングストッパー層の肩
部分に、斜めイオン注入法によって、炭素をイオン注
入、または、ミキシングすることで、シリコンカーバイ
ド（ＳｉＣ）層等のカーバイド層またはＣミキシング層
を形成する構成とすることができる。ここでカーバイト
層またはＣミキシング層と称するのは、Ｃとストッパー
層を構成している例えばシリコンとが必ずしも化学量論
的に整合して形成されるとは限らず、その他の原子が混
在することもあるので、これらを総称して表現するため
である。
ゲート電極を被覆しているエッチングストッパー層の肩
部分に、斜めイオン注入法によって、炭素をイオン注
入、または、ミキシングすることで、シリコンカーバイ
ド（ＳｉＣ）層等のカーバイド層またはＣミキシング層
を形成する構成とすることができる。ここでカーバイト
層またはＣミキシング層と称するのは、Ｃとストッパー
層を構成している例えばシリコンとが必ずしも化学量論
的に整合して形成されるとは限らず、その他の原子が混
在することもあるので、これらを総称して表現するため
である。
【００２４】また、炭素ミキシング後のＳｉ3 Ｎ4 の肩
部分が、その後の処理、例えば層間絶縁膜の被覆、リフ
ロー熱処理によって、アモルファスまたは結晶性を持つ
カーバイド層（例えばＳｉＣ）を形成する構成とするこ
とができる。
部分が、その後の処理、例えば層間絶縁膜の被覆、リフ
ロー熱処理によって、アモルファスまたは結晶性を持つ
カーバイド層（例えばＳｉＣ）を形成する構成とするこ
とができる。
【００２５】
【作用】本発明によれば、被エッチング層の下のエッチ
ングストッパー層の肩部に難エッチング化処理、例えば
高融点金属の導入あるいは炭素の導入を行って、この肩
部のエッチングの進行が遅くなるようにしたので、被エ
ッチング層のエッチングの際に、エッチングストッパー
層の肩部がエッチングされてしまうことが防止でき、よ
って膜減りは生じてしまうことが防止できる。
ングストッパー層の肩部に難エッチング化処理、例えば
高融点金属の導入あるいは炭素の導入を行って、この肩
部のエッチングの進行が遅くなるようにしたので、被エ
ッチング層のエッチングの際に、エッチングストッパー
層の肩部がエッチングされてしまうことが防止でき、よ
って膜減りは生じてしまうことが防止できる。
【００２６】例えば、エッチングストッパー層としてＳ
ｉ3 Ｎ4 を代表的なものとするシリコンナイトライドを
用い、被エッチング層としてＳｉＯ2 やＢＰＳＧを用い
る場合、本発明においては、対Ｓｉ3 Ｎ4 高選択性を持
つＳｉＯ2 ，ＢＰＳＧエッチングでは、エッチングスト
ッパー膜であるＳｉ3 Ｎ4 の肩部分に、極く浅い金属窒
化膜（または、金属ミキシング層）を形成した構造を持
つ、あるいは、極く浅いＳｉＣ薄膜（または、Ｃミキシ
ング層）を形成した構造を持つので、この極く浅い金属
窒化膜（または、金属ミキシング層）は、入射イオンの
スパッタリングに対してより強固なものであり、あるい
はこの極く浅いＳｉＣ薄膜（または、Ｃミキシング層）
上には、入射イオンのスパッタリングと競合し得る効果
的なＣＦｘポリマーの堆積があり（含Ｃ層と親和性があ
るからである）、スパッタエッチングが停止し、従っ
て、選択的にストッパーＳｉ3 Ｎ4 膜が残り、自己整合
性を持ったコンタクトホールが容易に開孔する。
ｉ3 Ｎ4 を代表的なものとするシリコンナイトライドを
用い、被エッチング層としてＳｉＯ2 やＢＰＳＧを用い
る場合、本発明においては、対Ｓｉ3 Ｎ4 高選択性を持
つＳｉＯ2 ，ＢＰＳＧエッチングでは、エッチングスト
ッパー膜であるＳｉ3 Ｎ4 の肩部分に、極く浅い金属窒
化膜（または、金属ミキシング層）を形成した構造を持
つ、あるいは、極く浅いＳｉＣ薄膜（または、Ｃミキシ
ング層）を形成した構造を持つので、この極く浅い金属
窒化膜（または、金属ミキシング層）は、入射イオンの
スパッタリングに対してより強固なものであり、あるい
はこの極く浅いＳｉＣ薄膜（または、Ｃミキシング層）
上には、入射イオンのスパッタリングと競合し得る効果
的なＣＦｘポリマーの堆積があり（含Ｃ層と親和性があ
るからである）、スパッタエッチングが停止し、従っ
て、選択的にストッパーＳｉ3 Ｎ4 膜が残り、自己整合
性を持ったコンタクトホールが容易に開孔する。
【００２７】先にも述べたように、従来技術であるマグ
ネトロンエッチャーなどによるＣＨＦ3 ／ＣＯケミスト
リーなどを利用した、対Ｓｉ3 Ｎ4 高選択性をもつＳｉ
Ｏ2，ＢＰＳＧエッチングでは、ゲート電極幅の領域に
自己整合的にコンタクトを開孔させることはできるが、
エッチングストッパーであるＳｉ3 Ｎ4 の肩部分に膜減
り（Ｓｉ3 Ｎ4 エッチング）が起きる。このエッチング
不良で電気的な短絡、半導体集積回路装置の歩留まりの
低下などの不利益が生じる。
ネトロンエッチャーなどによるＣＨＦ3 ／ＣＯケミスト
リーなどを利用した、対Ｓｉ3 Ｎ4 高選択性をもつＳｉ
Ｏ2，ＢＰＳＧエッチングでは、ゲート電極幅の領域に
自己整合的にコンタクトを開孔させることはできるが、
エッチングストッパーであるＳｉ3 Ｎ4 の肩部分に膜減
り（Ｓｉ3 Ｎ4 エッチング）が起きる。このエッチング
不良で電気的な短絡、半導体集積回路装置の歩留まりの
低下などの不利益が生じる。
【００２８】従来からのストッパーＳｉ3 Ｎ4 膜のみを
持つ構造を用いた場合、このＳｉ3Ｎ4 の肩部分は、入
射イオンに最も晒され易く、ＣＦｘポリマーが除去され
てしまうため、Ｓｉ3 Ｎ4 のスパッタエッチングが進
み、膜減りを防止することは困難である。プロセスマー
ジン的にも懸念的をもつ。
持つ構造を用いた場合、このＳｉ3Ｎ4 の肩部分は、入
射イオンに最も晒され易く、ＣＦｘポリマーが除去され
てしまうため、Ｓｉ3 Ｎ4 のスパッタエッチングが進
み、膜減りを防止することは困難である。プロセスマー
ジン的にも懸念的をもつ。
【００２９】本発明においては、この金属窒化膜（金属
ミキシング層）をもつ肩部分のＳｉ3 Ｎ4 等は、入射イ
オンによるＣＦｘポリマー除去によって、その表面が常
に露出している。しかし、高融点金属窒化膜（または、
ミキシングされた金属層）が表層に存在し、金属に対す
るＣＦｘ+ イオンのスパッタ効率が、Ｓｉ，ＳｉＯ2，
Ｓｉ3 Ｎ4 と比較して低いために、スパッタエッチング
の進行が遅くなり（または、Ｓｉ3 Ｎ4 のエッチング反
応が抑えられ）、よってこれが金属ミキシング層の下層
のＳｉ3 Ｎ4 の保護膜として有効に働く。
ミキシング層）をもつ肩部分のＳｉ3 Ｎ4 等は、入射イ
オンによるＣＦｘポリマー除去によって、その表面が常
に露出している。しかし、高融点金属窒化膜（または、
ミキシングされた金属層）が表層に存在し、金属に対す
るＣＦｘ+ イオンのスパッタ効率が、Ｓｉ，ＳｉＯ2，
Ｓｉ3 Ｎ4 と比較して低いために、スパッタエッチング
の進行が遅くなり（または、Ｓｉ3 Ｎ4 のエッチング反
応が抑えられ）、よってこれが金属ミキシング層の下層
のＳｉ3 Ｎ4 の保護膜として有効に働く。
【００３０】この金属ミキシング層は、例えば、斜めイ
オン注入法によって肩部分全てを被覆するように形成す
ることができ、このようにすると効果的である。従って
本発明を用いれば、コンタクト最大深さ相当のオーバー
エッチングを実施した際にも、金属ミキシング層とスト
ッパー層である例えばＳｉ3 Ｎ4 膜が残り、所望のセル
フアラインコンタクトホールを容易に加工することがで
きる。
オン注入法によって肩部分全てを被覆するように形成す
ることができ、このようにすると効果的である。従って
本発明を用いれば、コンタクト最大深さ相当のオーバー
エッチングを実施した際にも、金属ミキシング層とスト
ッパー層である例えばＳｉ3 Ｎ4 膜が残り、所望のセル
フアラインコンタクトホールを容易に加工することがで
きる。
【００３１】あるいは本発明においては、難エッチング
化層であるカーバイド層例えばＳｉＣ薄膜（Ｃミキシン
グ層）をもつ肩部分のＳｉ3 Ｎ4 等は、やはり、入射イ
オンＣＦｘに晒されているが、炭素Ｃがミキシングされ
ているため、このＳｉ−Ｃ結合上に、入射イオンのスパ
ッタと競合し得るＣＦｘポリマーの堆積が充分促進し、
スパッタエッチングの進行が抑制または停止する。ＣＦ
ｘポリマーは、Ｓｉ−Ｃ結合上に親和性を持って連続的
に堆積するからである。従ってこれが、Ｃミキシング層
（例えばＳｉＣ層）の下層のＳｉ3 Ｎ4 等の保護膜とし
て有効に働く。
化層であるカーバイド層例えばＳｉＣ薄膜（Ｃミキシン
グ層）をもつ肩部分のＳｉ3 Ｎ4 等は、やはり、入射イ
オンＣＦｘに晒されているが、炭素Ｃがミキシングされ
ているため、このＳｉ−Ｃ結合上に、入射イオンのスパ
ッタと競合し得るＣＦｘポリマーの堆積が充分促進し、
スパッタエッチングの進行が抑制または停止する。ＣＦ
ｘポリマーは、Ｓｉ−Ｃ結合上に親和性を持って連続的
に堆積するからである。従ってこれが、Ｃミキシング層
（例えばＳｉＣ層）の下層のＳｉ3 Ｎ4 等の保護膜とし
て有効に働く。
【００３２】このＣミキシング層は、斜めイオン注入法
によって肩部分全てを被覆するように形成することがで
き、このようにすることが効果的である。従って、コン
タクト最大深さ相当のオーバーエッチングを実施した際
にも、Ｃミキシング層とストッパー層である例えばＳｉ
3 Ｎ4 膜が残り、所望のセルフアラインコンタクトホー
ルを容易に加工することができる。
によって肩部分全てを被覆するように形成することがで
き、このようにすることが効果的である。従って、コン
タクト最大深さ相当のオーバーエッチングを実施した際
にも、Ｃミキシング層とストッパー層である例えばＳｉ
3 Ｎ4 膜が残り、所望のセルフアラインコンタクトホー
ルを容易に加工することができる。
【００３３】
【発明の実施の形態】以下本発明の実施例について、詳
述する。但し当然のことではあるが、本発明は以下述べ
る実施例により限定を受けるものではない。
述する。但し当然のことではあるが、本発明は以下述べ
る実施例により限定を受けるものではない。
【００３４】実施例１
以下に本発明の一実施例として、本発明に係るエッチン
グストッパーであるここではＳｉ3 Ｎ4 の肩部分に金属
ミキシング層（または、高融点金属窒化膜）を持つ、Ｂ
ＰＳＧ／（金属ミキシング層＋Ｓｉ3 Ｎ4 ）構造につい
てのセルフアラインコンタクトホールの加工方法につい
て、図１ないし図７を参照して説明する。
グストッパーであるここではＳｉ3 Ｎ4 の肩部分に金属
ミキシング層（または、高融点金属窒化膜）を持つ、Ｂ
ＰＳＧ／（金属ミキシング層＋Ｓｉ3 Ｎ4 ）構造につい
てのセルフアラインコンタクトホールの加工方法につい
て、図１ないし図７を参照して説明する。
【００３５】本実施例は、段差を有する下地（本実施例
ではゲート電極３を有する半導体基板１）上にエッチン
グストッパー層５を設け（図１）、該エッチングストッ
パー層５上に被エッチング層６を形成した構造（図３な
いし図６に示す）のエッチング方法において、上記エッ
チングストッパー層３の肩部に難エッチング化処理（こ
こでは図２に示す斜めイオン注入を用いた処理）を施し
て、上記被エッチング層６のエッチングを行う。
ではゲート電極３を有する半導体基板１）上にエッチン
グストッパー層５を設け（図１）、該エッチングストッ
パー層５上に被エッチング層６を形成した構造（図３な
いし図６に示す）のエッチング方法において、上記エッ
チングストッパー層３の肩部に難エッチング化処理（こ
こでは図２に示す斜めイオン注入を用いた処理）を施し
て、上記被エッチング層６のエッチングを行う。
【００３６】本実施例は、ゲート電極３を有する下地上
にエッチングストッパー層５を設け、該エッチングスト
ッパー層５上に被エッチング層６を形成して該被エッチ
ング層６を開孔することにより自己整合的に（セルフア
ラインで）接続孔９（図５参照）を形成するエッチング
工程を有する半導体装置の製造方法において、上記エッ
チングストッパー層５の肩部に難エッチング化処理を施
して（図２参照）、上記被エッチング層６のエッチング
を行う。
にエッチングストッパー層５を設け、該エッチングスト
ッパー層５上に被エッチング層６を形成して該被エッチ
ング層６を開孔することにより自己整合的に（セルフア
ラインで）接続孔９（図５参照）を形成するエッチング
工程を有する半導体装置の製造方法において、上記エッ
チングストッパー層５の肩部に難エッチング化処理を施
して（図２参照）、上記被エッチング層６のエッチング
を行う。
【００３７】この場合、本実施例では、ゲート電極幅程
度の開孔幅のコンタクトホールを自己整合的に加工する
エッチング工程を備え、ゲート電極３を被覆しているエ
ッチングストッパー層５の肩部分に、難エッチング化処
理を施す態様とする。
度の開孔幅のコンタクトホールを自己整合的に加工する
エッチング工程を備え、ゲート電極３を被覆しているエ
ッチングストッパー層５の肩部分に、難エッチング化処
理を施す態様とする。
【００３８】また本実施例では、エッチングストッパー
層５がシリコン窒化物から成り、被エッチング層６がシ
リコン酸化物から成り、エッチングガスがフッ素系ガス
にＣＯを添加したものを用いる。
層５がシリコン窒化物から成り、被エッチング層６がシ
リコン酸化物から成り、エッチングガスがフッ素系ガス
にＣＯを添加したものを用いる。
【００３９】本実施例の半導体装置の製造方法は、難エ
ッチング化処理が、ゲート電極３を被覆しているエッチ
ングストッパー層５の肩部分に、斜めイオン注入法によ
って、高融点金属（Ｔｉ，Ｚｎ，Ｗ，Ｍｏ，Ａｇ等）を
イオン注入、または、ミキシングすることで、高融点金
属窒化膜（ミキシング層）８ａを形成する。
ッチング化処理が、ゲート電極３を被覆しているエッチ
ングストッパー層５の肩部分に、斜めイオン注入法によ
って、高融点金属（Ｔｉ，Ｚｎ，Ｗ，Ｍｏ，Ａｇ等）を
イオン注入、または、ミキシングすることで、高融点金
属窒化膜（ミキシング層）８ａを形成する。
【００４０】この場合、金属ミキシング後のストッパー
層５であるＳｉ3 Ｎ4 の肩部分（符号８ａで示す）が、
その後の層間絶縁膜の被覆、リフロー熱処理によって、
アモルファスまたは結晶性を持つ高融点金属窒化膜を形
成することを可能としたものとなっている。
層５であるＳｉ3 Ｎ4 の肩部分（符号８ａで示す）が、
その後の層間絶縁膜の被覆、リフロー熱処理によって、
アモルファスまたは結晶性を持つ高融点金属窒化膜を形
成することを可能としたものとなっている。
【００４１】更に詳しくは、本実施例では、次の工程を
行う。図１を参照する。被処理ウエハを構成するＳｉ基
板１上には、ゲート酸化膜２などに用いられるＳｉＯ2
薄膜２と、その上に、ポリサイド（ＷＳｉ３ｂ／ポリＳ
ｉ３ａなど）構造をなすゲート３、及びＬＤＤ保護用の
Ｓｉ3 Ｎ4 サイドウォール４などが、従来技術のＣＶＤ
成膜、フォトリソグラフィー、ドライエッチングにより
所望の加工寸法、形状で微細加工されている。続いて、
Ｓｉ3 Ｎ4 薄膜をエッチングストッパー層５として、Ｃ
ＶＤによって全面被覆している。Ｓｉ3 Ｎ4 の厚さは、
〜１００（ｎｍ）程度である。
行う。図１を参照する。被処理ウエハを構成するＳｉ基
板１上には、ゲート酸化膜２などに用いられるＳｉＯ2
薄膜２と、その上に、ポリサイド（ＷＳｉ３ｂ／ポリＳ
ｉ３ａなど）構造をなすゲート３、及びＬＤＤ保護用の
Ｓｉ3 Ｎ4 サイドウォール４などが、従来技術のＣＶＤ
成膜、フォトリソグラフィー、ドライエッチングにより
所望の加工寸法、形状で微細加工されている。続いて、
Ｓｉ3 Ｎ4 薄膜をエッチングストッパー層５として、Ｃ
ＶＤによって全面被覆している。Ｓｉ3 Ｎ4 の厚さは、
〜１００（ｎｍ）程度である。
【００４２】続いて、ゲート電極パターンと同様のパタ
ーンでレジスト７１を再度、フォトリソグラフィーによ
って形成する。この構造で、図２に示すように、斜めイ
オン注入法により、高融点金属イオンをミキシング（イ
オン注入）する。
ーンでレジスト７１を再度、フォトリソグラフィーによ
って形成する。この構造で、図２に示すように、斜めイ
オン注入法により、高融点金属イオンをミキシング（イ
オン注入）する。
【００４３】ここでのイオン注入は、低中加速電圧によ
る高ドーズ（中ドーズ）量の注入である。低中加速イオ
ン注入によって、エッチングストッパー層５であるＳｉ
3 Ｎ4 の極く浅い上層に限って、ミキシング層を形成す
る。このミキシング層は、その後のＢＰＳＧリフロー熱
処理で、高融点金属窒化層になる。このミキシング層を
符号８ａで示す。
る高ドーズ（中ドーズ）量の注入である。低中加速イオ
ン注入によって、エッチングストッパー層５であるＳｉ
3 Ｎ4 の極く浅い上層に限って、ミキシング層を形成す
る。このミキシング層は、その後のＢＰＳＧリフロー熱
処理で、高融点金属窒化層になる。このミキシング層を
符号８ａで示す。
【００４４】このときのイオン注入条件を以下に示す。
ここでは下記のように、Ｔｉ+ をイオン注入した。 加速電圧 ７〜６０ｋｅＶ Ｔｉ+ １Ｅ１４〜１６ｃｍ- 2 温度 室温または昇温注入 ここで、極く浅いミキシング層の厚さ（Ｒｐ＋ΔＲｐ）
は、８．０〜４５．０（ｎｍ）とする。ウエハへのイオ
ンは、通常の入射角０°に対して、１０〜６０°の範囲
で斜方からイオン注入される。イオン注入後、レジスト
は、アッシング、硫酸−過酸化水素水混合液処理などに
よって剥離される。
ここでは下記のように、Ｔｉ+ をイオン注入した。 加速電圧 ７〜６０ｋｅＶ Ｔｉ+ １Ｅ１４〜１６ｃｍ- 2 温度 室温または昇温注入 ここで、極く浅いミキシング層の厚さ（Ｒｐ＋ΔＲｐ）
は、８．０〜４５．０（ｎｍ）とする。ウエハへのイオ
ンは、通常の入射角０°に対して、１０〜６０°の範囲
で斜方からイオン注入される。イオン注入後、レジスト
は、アッシング、硫酸−過酸化水素水混合液処理などに
よって剥離される。
【００４５】続いて、被エッチング層６としてＢＰＳＧ
膜をＣＶＤ及びリフロー熱処理にて成膜し、ゲート電極
領域などのウエハ全面を平坦化する（図３）。この状態
で、フォトリソグラフィーによるコンタクトホールパタ
ーンのレジスト７２を形成する（図４）。
膜をＣＶＤ及びリフロー熱処理にて成膜し、ゲート電極
領域などのウエハ全面を平坦化する（図３）。この状態
で、フォトリソグラフィーによるコンタクトホールパタ
ーンのレジスト７２を形成する（図４）。
【００４６】更に、この被処理ウエハに対して、マグネ
トロンエッチャーを用いたＣＨＦ3／ＣＯケミストリー
による対Ｓｉ3 Ｎ4 高選択比を持つＳｉＯ2 エッチング
を実施する。ＢＰＳＧなどの層間絶縁膜は、Ｖｃｄバイ
アスで加速されたＣＦｘ+ イオンによるイオンアシスト
エッチングによって、速やかにエッチングされる（図
５）。
トロンエッチャーを用いたＣＨＦ3／ＣＯケミストリー
による対Ｓｉ3 Ｎ4 高選択比を持つＳｉＯ2 エッチング
を実施する。ＢＰＳＧなどの層間絶縁膜は、Ｖｃｄバイ
アスで加速されたＣＦｘ+ イオンによるイオンアシスト
エッチングによって、速やかにエッチングされる（図
５）。
【００４７】このＢＰＳＧエッチングが進行し、肩部分
のストッパーＳｉ3 Ｎ4 層（符号８ａで示す部分）が表
面に露出した時、ＣＦｘイオンなどのイオン衝突、スパ
ッタリングを受けるが、符号８ａで示す高融点金属ミキ
シング層、または、高融点金属窒化層を肩表面に持つ本
構造では、金属のスパッタ効果が低いために、表面のス
パッタエッチングが進行しない。従って、ストッパーＳ
ｉ3 Ｎ4 である保護膜として残る。
のストッパーＳｉ3 Ｎ4 層（符号８ａで示す部分）が表
面に露出した時、ＣＦｘイオンなどのイオン衝突、スパ
ッタリングを受けるが、符号８ａで示す高融点金属ミキ
シング層、または、高融点金属窒化層を肩表面に持つ本
構造では、金属のスパッタ効果が低いために、表面のス
パッタエッチングが進行しない。従って、ストッパーＳ
ｉ3 Ｎ4 である保護膜として残る。
【００４８】対Ｓｉ3 Ｎ4 高選択比を持つＢＰＳＧエッ
チング条件（Ｃ4 Ｆ8 ／ＣＯ／Ａｒケミストリーによる
マグネトロンＲＩＥ）は、本実施例では下記のとおりと
した。 圧力 Ｐ＝８（Ｐａ） ＲＦパワー Ｐｆ＝１２００（Ｗ） プロセスガス Ｃ4 Ｆ8 ／ＣＯ／Ａｒ＝１０／５０／２４０（ｓｃｃｍ） バッキング用ガス Ｈｅ＝１０（Ｐａ），１０（ｓｃｃｍ） 静電チャック −１．２（ｋＶ） 下部電極の温調温度 ２０（℃） チェンバー壁温度 ８０（℃） ＢＰＳＧ膜厚 ４１０（ｎｍ／ｍｉｎ）±８．７（％） 対Ｓｉ3 Ｎ4 選択比 １８
チング条件（Ｃ4 Ｆ8 ／ＣＯ／Ａｒケミストリーによる
マグネトロンＲＩＥ）は、本実施例では下記のとおりと
した。 圧力 Ｐ＝８（Ｐａ） ＲＦパワー Ｐｆ＝１２００（Ｗ） プロセスガス Ｃ4 Ｆ8 ／ＣＯ／Ａｒ＝１０／５０／２４０（ｓｃｃｍ） バッキング用ガス Ｈｅ＝１０（Ｐａ），１０（ｓｃｃｍ） 静電チャック −１．２（ｋＶ） 下部電極の温調温度 ２０（℃） チェンバー壁温度 ８０（℃） ＢＰＳＧ膜厚 ４１０（ｎｍ／ｍｉｎ）±８．７（％） 対Ｓｉ3 Ｎ4 選択比 １８
【００４９】従来技術では、イオン衝突で容易にスパッ
タエッチングされた肩部分のＳｉ3Ｎ4 が、本発明のエ
ッチング技術では、コンタクト最大深さを見積ったオー
バーエッチングを実施した際にも、この金属ミキシング
されたＳｉ3 Ｎ4 （符号８ａで示す部分）が残る。従っ
て、自己整合性を持った、ソース／ドレイン領域のコン
タクトホールエッチングが形成できる。
タエッチングされた肩部分のＳｉ3Ｎ4 が、本発明のエ
ッチング技術では、コンタクト最大深さを見積ったオー
バーエッチングを実施した際にも、この金属ミキシング
されたＳｉ3 Ｎ4 （符号８ａで示す部分）が残る。従っ
て、自己整合性を持った、ソース／ドレイン領域のコン
タクトホールエッチングが形成できる。
【００５０】ストッパー層５のＳｉ3 Ｎ4 が、ミキシン
グ層８ａの存在により最後まで残膜を持つため、選択的
なＳｉＯ2 のコンタクトエッチングが実現する。これに
よりゲートコンタクト（Ｗプラグ）短絡不良がない加工
が実現できた。
グ層８ａの存在により最後まで残膜を持つため、選択的
なＳｉＯ2 のコンタクトエッチングが実現する。これに
よりゲートコンタクト（Ｗプラグ）短絡不良がない加工
が実現できた。
【００５１】なお、本実施例について、本発明の高融点
金属窒化層（金属ミキシング層）を持つ、ストッパーＳ
ｉ3 Ｎ4 薄膜によるＢＰＳＧセルフアラインコンタクト
ホールエッチング（ＣＨＦ3 ／ＣＯケミストリー対Ｓｉ
3 Ｎ4 高選択比のＳｉＯ2 エッチング）では、本発明の
内容を逸脱しない範囲で、その変形が可能である。
金属窒化層（金属ミキシング層）を持つ、ストッパーＳ
ｉ3 Ｎ4 薄膜によるＢＰＳＧセルフアラインコンタクト
ホールエッチング（ＣＨＦ3 ／ＣＯケミストリー対Ｓｉ
3 Ｎ4 高選択比のＳｉＯ2 エッチング）では、本発明の
内容を逸脱しない範囲で、その変形が可能である。
【００５２】以上、詳細に説明したように、本実施例の
如く高融点金属ミキシング層を斜めイオン注入によっ
て、形成した高融点金属ミキシング層を肩部分に持つス
トッパーＳｉ3 Ｎ4 構造のコンタクトホールエッチング
（ＣＨＦ3 ／ＣＯケミストリー）では、ストッパー層の
肩部分のエッチングを進行させることなく、ゲート電極
幅程度のソース／ドレイン領域にセルフアラインコンタ
クトを微細加工できる。
如く高融点金属ミキシング層を斜めイオン注入によっ
て、形成した高融点金属ミキシング層を肩部分に持つス
トッパーＳｉ3 Ｎ4 構造のコンタクトホールエッチング
（ＣＨＦ3 ／ＣＯケミストリー）では、ストッパー層の
肩部分のエッチングを進行させることなく、ゲート電極
幅程度のソース／ドレイン領域にセルフアラインコンタ
クトを微細加工できる。
【００５３】かつ本実施例によれば、ストッパーＳｉ3
Ｎ4 が必要な膜厚で残るため、ゲートコンタクト（Ｗプ
ラグ）短絡不良も、耐圧不良も起こさない。
Ｎ4 が必要な膜厚で残るため、ゲートコンタクト（Ｗプ
ラグ）短絡不良も、耐圧不良も起こさない。
【００５４】従来技術では、これらの電気的不良からウ
エハ製造上の歩留まりの低下があったのに対して、この
実施例では、この歩留まり低下が抑えられ、さらに、素
子自体の品質、性能の向上した半導体集積回路装置を製
造できる。
エハ製造上の歩留まりの低下があったのに対して、この
実施例では、この歩留まり低下が抑えられ、さらに、素
子自体の品質、性能の向上した半導体集積回路装置を製
造できる。
【００５５】実施例２
以下に本発明の他の一実施例として、エッチングストッ
パーであるＳｉ3 Ｎ4の肩部分にＣミキシング層（また
は、アモルファスもしくは結晶性ＳｉＣ薄膜）を持つ、
ＢＰＳＧ／（Ｃミキシング層＋Ｓｉ3 Ｎ4 ）構造のセル
フアラインコンタクトホールの加工方法を説明する。図
７ないし図１２を参照する。
パーであるＳｉ3 Ｎ4の肩部分にＣミキシング層（また
は、アモルファスもしくは結晶性ＳｉＣ薄膜）を持つ、
ＢＰＳＧ／（Ｃミキシング層＋Ｓｉ3 Ｎ4 ）構造のセル
フアラインコンタクトホールの加工方法を説明する。図
７ないし図１２を参照する。
【００５６】本実施例の半導体装置の製造方法では、難
エッチング化処理として、ゲート電極を被覆しているエ
ッチングストッパー層５の肩部分に、斜めイオン注入法
によって、炭素をイオン注入、または、ミキシングする
ことで、カーバイド層（またはＣミキシング層）８ｂを
形成する（図８参照）。
エッチング化処理として、ゲート電極を被覆しているエ
ッチングストッパー層５の肩部分に、斜めイオン注入法
によって、炭素をイオン注入、または、ミキシングする
ことで、カーバイド層（またはＣミキシング層）８ｂを
形成する（図８参照）。
【００５７】また、炭素ミキシング後のＳｉ3 Ｎ4 の肩
部分８ｂが、その後の層間絶縁膜の被覆、リフロー熱処
理によって、アモルファスまたは結晶性を持つカーバイ
ド層（ＳｉＣ）を形成することを可能としたものとなっ
ている。
部分８ｂが、その後の層間絶縁膜の被覆、リフロー熱処
理によって、アモルファスまたは結晶性を持つカーバイ
ド層（ＳｉＣ）を形成することを可能としたものとなっ
ている。
【００５８】更に詳しくは、本実施例では、次の工程を
行う。図７を参照する。被処理ウエハを構成するＳｉ基
板上には、ゲート酸化膜などに用いられるＳｉＯ2 薄膜
２と、その上に、ポリサイド電極３（ＷＳｉｘ３ｂ／ポ
リＳｉ３ａなど）、及び、ＬＤＤ保護用のＳｉ3 Ｎ4 サ
イドウォール４などが、従来技術のＣＶＤ成膜、フォト
リソグラフィー、ドライエッチングにより所望の加工寸
法、形状で微細加工されている。続いて、エッチングス
トッパー層５としてＳｉ3 Ｎ4 薄膜を、ＣＶＤによって
全面被覆している。Ｓｉ3 Ｎ4 の厚さは、〜１００（ｎ
ｍ）程度である。
行う。図７を参照する。被処理ウエハを構成するＳｉ基
板上には、ゲート酸化膜などに用いられるＳｉＯ2 薄膜
２と、その上に、ポリサイド電極３（ＷＳｉｘ３ｂ／ポ
リＳｉ３ａなど）、及び、ＬＤＤ保護用のＳｉ3 Ｎ4 サ
イドウォール４などが、従来技術のＣＶＤ成膜、フォト
リソグラフィー、ドライエッチングにより所望の加工寸
法、形状で微細加工されている。続いて、エッチングス
トッパー層５としてＳｉ3 Ｎ4 薄膜を、ＣＶＤによって
全面被覆している。Ｓｉ3 Ｎ4 の厚さは、〜１００（ｎ
ｍ）程度である。
【００５９】続いて、ゲート電極パターンと同様のパタ
ーンでレジスト７１を再度、フォトリソグラフィーによ
って形成する。この構造で、斜めイオン注入方により、
炭素イオンをミキシング（イオン注入）する（図８参
照）。
ーンでレジスト７１を再度、フォトリソグラフィーによ
って形成する。この構造で、斜めイオン注入方により、
炭素イオンをミキシング（イオン注入）する（図８参
照）。
【００６０】イオン注入は、低加速電圧による高ドーズ
（中ドーズ）量の注入である。低加速イオン注入によっ
て、Ｓｉ3 Ｎ4 の極く浅い上層に限ってミキシング層８
ｂを形成する。本実施例においては、このミキシング層
８ｂは、その後のＢＰＳＧリフロー熱処理で、アモルフ
ァスまたは結晶性を持つＳｉＣ層になる。
（中ドーズ）量の注入である。低加速イオン注入によっ
て、Ｓｉ3 Ｎ4 の極く浅い上層に限ってミキシング層８
ｂを形成する。本実施例においては、このミキシング層
８ｂは、その後のＢＰＳＧリフロー熱処理で、アモルフ
ァスまたは結晶性を持つＳｉＣ層になる。
【００６１】本実施例におけるこの場合のイオン注入の
注入条件を、以下に示す。 加速電圧 ５〜３０ｋｅＶ Ｃ+ １Ｅ１４〜１６ｃｍ- 2 温度 室温または昇温注入 （極く浅いミキシング層の厚さ（Ｒｐ＋ΔＲｐ）は、３
０．０〜１００．０（ｎｍ）） 被処理ウエハへのイオンは、通常の入射角０°（垂直入
射）に対して、１０〜６０°の範囲で斜方からイオン注
入される。イオン注入後、レジストは、アッシング、硫
酸−過酸化水素水混合液処理などによって、剥離され
る。
注入条件を、以下に示す。 加速電圧 ５〜３０ｋｅＶ Ｃ+ １Ｅ１４〜１６ｃｍ- 2 温度 室温または昇温注入 （極く浅いミキシング層の厚さ（Ｒｐ＋ΔＲｐ）は、３
０．０〜１００．０（ｎｍ）） 被処理ウエハへのイオンは、通常の入射角０°（垂直入
射）に対して、１０〜６０°の範囲で斜方からイオン注
入される。イオン注入後、レジストは、アッシング、硫
酸−過酸化水素水混合液処理などによって、剥離され
る。
【００６２】続いて、被エッチング層としてＢＰＳＧ膜
をＣＶＤ及びリフロー熱処理にて成膜し、ゲート電極領
域などのウエハ全面を平滑化する（図９）。この状態
で、フォトリソグラフィーによるコンタクトホールパタ
ーンのレジスト７２を形成する（図１０）。
をＣＶＤ及びリフロー熱処理にて成膜し、ゲート電極領
域などのウエハ全面を平滑化する（図９）。この状態
で、フォトリソグラフィーによるコンタクトホールパタ
ーンのレジスト７２を形成する（図１０）。
【００６３】更に、この被処理ウエハに対して、マグネ
トロンエッチャーを用いたＣＨＦ3／ＣＯケミストリー
による対Ｓｉ3 Ｎ4 高選択比を持つＳｉＯ2 エッチング
を実施する。ＢＰＳＧなどの層間絶縁膜は、Ｖｃｄバイ
アスで加速されたＣＦｘ+ イオンによるイオンアシスト
エッチングによって、速やかにエッチングされる。
トロンエッチャーを用いたＣＨＦ3／ＣＯケミストリー
による対Ｓｉ3 Ｎ4 高選択比を持つＳｉＯ2 エッチング
を実施する。ＢＰＳＧなどの層間絶縁膜は、Ｖｃｄバイ
アスで加速されたＣＦｘ+ イオンによるイオンアシスト
エッチングによって、速やかにエッチングされる。
【００６４】このＢＰＳＧエッチングが進行し、肩部分
のストッパーＳｉ3 Ｎ4 層（符号８ｂで示す部分）が表
面に露出した時、ＣＦｘ+ イオンなどのイオン衝突、ス
パッタリングを受けるが、Ｃミキシング層、または、ア
モルファスまたは結晶性ＳｉＣ層８ｂを肩表面に持つ本
構造では、Ｓｉ−Ｃ結合上にＣＦｘポリマーが親和性を
持って充分に堆積するため、表面のスパッタエッチング
が進行しない。従って、ストッパーＳｉ3 Ｎ4 である保
護膜として残る。
のストッパーＳｉ3 Ｎ4 層（符号８ｂで示す部分）が表
面に露出した時、ＣＦｘ+ イオンなどのイオン衝突、ス
パッタリングを受けるが、Ｃミキシング層、または、ア
モルファスまたは結晶性ＳｉＣ層８ｂを肩表面に持つ本
構造では、Ｓｉ−Ｃ結合上にＣＦｘポリマーが親和性を
持って充分に堆積するため、表面のスパッタエッチング
が進行しない。従って、ストッパーＳｉ3 Ｎ4 である保
護膜として残る。
【００６５】対Ｓｉ3 Ｎ4 高選択比を持つＢＰＳＧエッ
チング条件（Ｃ4 Ｆ8 ／ＣＯ／Ａｒケミストリーによる
マグネトロンＲＩＥ）は、本実施例では下記のとおりと
した。 圧力 Ｐ＝８（Ｐａ） ＲＦパワー Ｐｆ＝１２００（Ｗ） プロセスガス Ｃ4 Ｆ8 ／ＣＯ／Ａｒ＝１０／５０／２４０（ｓｃｃｍ） バッキング用ガス Ｈｅ＝１０（Ｐａ），１０（ｓｃｃｍ） 静電チャック −１．２（ｋＶ） 下部電極の温調温度 ２０（℃） チェンバー壁温度 ８０（℃） ＢＰＳＧ膜厚 ４１０（ｎｍ／ｍｉｎ）±８．７（％） 対Ｓｉ3 Ｎ4 選択比 １８
チング条件（Ｃ4 Ｆ8 ／ＣＯ／Ａｒケミストリーによる
マグネトロンＲＩＥ）は、本実施例では下記のとおりと
した。 圧力 Ｐ＝８（Ｐａ） ＲＦパワー Ｐｆ＝１２００（Ｗ） プロセスガス Ｃ4 Ｆ8 ／ＣＯ／Ａｒ＝１０／５０／２４０（ｓｃｃｍ） バッキング用ガス Ｈｅ＝１０（Ｐａ），１０（ｓｃｃｍ） 静電チャック −１．２（ｋＶ） 下部電極の温調温度 ２０（℃） チェンバー壁温度 ８０（℃） ＢＰＳＧ膜厚 ４１０（ｎｍ／ｍｉｎ）±８．７（％） 対Ｓｉ3 Ｎ4 選択比 １８
【００６６】従来技術では、イオン衝突で容易にスパッ
タエッチングされた肩部分のＳｉ3Ｎ4 が、本発明のエ
ッチング技術では、コンタクト最大深さを見積ったオー
バーエッチングを実施した際にも、このＣミキシングさ
れたＳｉ3 Ｎ4 薄膜（符号８ｂで示す部分）が残る。従
って、自己整合性を持った、ソース／ドレイン領域のコ
ンタクトホールエッチングが形成できる。
タエッチングされた肩部分のＳｉ3Ｎ4 が、本発明のエ
ッチング技術では、コンタクト最大深さを見積ったオー
バーエッチングを実施した際にも、このＣミキシングさ
れたＳｉ3 Ｎ4 薄膜（符号８ｂで示す部分）が残る。従
って、自己整合性を持った、ソース／ドレイン領域のコ
ンタクトホールエッチングが形成できる。
【００６７】ストッパー層５のＳｉ3 Ｎ4 が、ミキシン
グ層８ｂの存在により最後まで残膜を持つため、選択的
なＳｉＯ2 のコンタクトエッチングが実現する。これに
よりゲートコンタクト（Ｗプラグ）短絡不良がない加工
が実現できた。
グ層８ｂの存在により最後まで残膜を持つため、選択的
なＳｉＯ2 のコンタクトエッチングが実現する。これに
よりゲートコンタクト（Ｗプラグ）短絡不良がない加工
が実現できた。
【００６８】このＳｉ3 Ｎ4 の残膜は、続いて連続的
に、ＣＨＦ3 ／Ｏ2 ケミストリーからなるＳｉ3 Ｎ4 Ｒ
ＩＥエッチングによって除去され、コンタクトホール９
が完全に開孔することはいうまでもない。
に、ＣＨＦ3 ／Ｏ2 ケミストリーからなるＳｉ3 Ｎ4 Ｒ
ＩＥエッチングによって除去され、コンタクトホール９
が完全に開孔することはいうまでもない。
【００６９】なお本実施例において、本発明のアモルフ
ァスまたは結晶性ＳｉＣ層（Ｃミキシング層）を持つ、
ストッパーＳｉ3 Ｎ4 薄膜によるＢＰＳＧセルフアライ
ンコンタクトホールエッチング（ＣＨＦ3 ／ＣＯケミス
トリーの対Ｓｉ3 Ｎ4 高選択比のＳｉ3 Ｎ4 エッチン
グ）では、本発明の内容を逸脱しない範囲で、その変形
が可能である。例示的には、本発明の斜めイオン注入に
よる炭素イオン注入が、レジストマスクの無い全面注入
（斜入射角０°即ち垂直入射）であってもよい。
ァスまたは結晶性ＳｉＣ層（Ｃミキシング層）を持つ、
ストッパーＳｉ3 Ｎ4 薄膜によるＢＰＳＧセルフアライ
ンコンタクトホールエッチング（ＣＨＦ3 ／ＣＯケミス
トリーの対Ｓｉ3 Ｎ4 高選択比のＳｉ3 Ｎ4 エッチン
グ）では、本発明の内容を逸脱しない範囲で、その変形
が可能である。例示的には、本発明の斜めイオン注入に
よる炭素イオン注入が、レジストマスクの無い全面注入
（斜入射角０°即ち垂直入射）であってもよい。
【００７０】以上、詳細に説明したように、本実施例に
よればＣミキシング層を斜めイオン注入法によって形成
したアモルファスまたは結晶性ＳｉＣ層（ＢＰＳＧリフ
ロー処理でＳｉ−Ｃ結合ができる）を肩部分に持つスト
ッパーＳｉ3 Ｎ4 構造のコンタクトホールエッチング
（ＣＨＦ3 ／ＣＯケミストリー）では、ストッパー層の
肩部分のエッチングを進行させることなく、ゲート電極
幅程度のソース／ドレイン領域にセルフアラインコンタ
クトを微細加工できる。
よればＣミキシング層を斜めイオン注入法によって形成
したアモルファスまたは結晶性ＳｉＣ層（ＢＰＳＧリフ
ロー処理でＳｉ−Ｃ結合ができる）を肩部分に持つスト
ッパーＳｉ3 Ｎ4 構造のコンタクトホールエッチング
（ＣＨＦ3 ／ＣＯケミストリー）では、ストッパー層の
肩部分のエッチングを進行させることなく、ゲート電極
幅程度のソース／ドレイン領域にセルフアラインコンタ
クトを微細加工できる。
【００７１】また本実施例によれば、ストッパーＳｉ3
Ｎ4 が必要な膜厚で残るため、ゲートコンタクト（Ｗプ
ラグ）短絡不良も、耐圧不良も起こさない。
Ｎ4 が必要な膜厚で残るため、ゲートコンタクト（Ｗプ
ラグ）短絡不良も、耐圧不良も起こさない。
【００７２】従来技術では、これらの電気的不良からウ
エハ製造上の歩留まりの低下があるのに対し、本発明の
実施例では、この歩留まりの低下が抑えられ、更に、素
子自体の品質、性能の向上した半導体集積回路を製造で
きる。
エハ製造上の歩留まりの低下があるのに対し、本発明の
実施例では、この歩留まりの低下が抑えられ、更に、素
子自体の品質、性能の向上した半導体集積回路を製造で
きる。
【００７３】
【発明の効果】本発明のエッチング方法及び該エッチン
グ方法を用いた半導体装置の製造方法によれば、セルフ
アラインコンタクト形成を行う際にもストッパー膜肩の
膜減りが生じず、よってこれに基づく不良の発生を防止
することができた。
グ方法を用いた半導体装置の製造方法によれば、セルフ
アラインコンタクト形成を行う際にもストッパー膜肩の
膜減りが生じず、よってこれに基づく不良の発生を防止
することができた。
【図１】 実施例１の工程を順に示すものである
（１）。
（１）。
【図２】 実施例１の工程を順に示すものである
（２）。
（２）。
【図３】 実施例１の工程を順に示すものである
（３）。
（３）。
【図４】 実施例１の工程を順に示すものである
（４）。
（４）。
【図５】 実施例１の工程を順に示すものである
（５）。
（５）。
【図６】 実施例１の工程を順に示すものである
（６）。
（６）。
【図７】 実施例１の工程を順に示すものである
（１）。
（１）。
【図８】 実施例２の工程を順に示すものである
（２）。
（２）。
【図９】 実施例２の工程を順に示すものである
（３）。
（３）。
【図１０】 実施例２の工程を順に示すものである
（４）。
（４）。
【図１１】 実施例２の工程を順に示すものである
（５）。
（５）。
【図１２】 実施例２の工程を順に示すものである
（６）。
（６）。
【図１３】 従来技術を示す断面図である（１）。
【図１４】 従来技術を示す断面図である（２）。
１ Ｓｉ基板
２ 熱酸化膜（ＳｉＯ２）
３ Ｗポリサイドゲート電極
４ ＬＤＤ形成用途のセイドウォール（Ｓｉ
３Ｎ４，ＳｉＯ２） ５ エッチングストッパー（Ｓｉ３Ｎ４） ６ 層間絶縁膜（ＢＰＳＧ） ７ コンタクトパターンのレジスト ８ａ 金属ミキシング層、または、金属窒化層 ８ｂ 炭素ミキシング層、または、アモルファスもし
くは結晶性ＳｉＣ層
３Ｎ４，ＳｉＯ２） ５ エッチングストッパー（Ｓｉ３Ｎ４） ６ 層間絶縁膜（ＢＰＳＧ） ７ コンタクトパターンのレジスト ８ａ 金属ミキシング層、または、金属窒化層 ８ｂ 炭素ミキシング層、または、アモルファスもし
くは結晶性ＳｉＣ層
Claims (2)
- 【請求項１】ゲート電極を有する下地上にエッチングス
トッパー層を設け、該エッチングストッパー層上に被エ
ッチング層を形成して該被エッチング層を開孔すること
により自己整合的に接続孔を形成するエッチング工程を
有する半導体装置の製造方法において、 上記エッチングストッパー層の肩部に難エッチング化処
理を施して、上記被エッチング層のエッチングを行うと
ともに、 上記難エッチング化処理が、ゲート電極を被覆している
エッチングストッパー層の肩部分に、斜めイオン注入法
によって、高融点金属をイオン注入、または、ミキシン
グすることで、高融点金属窒化膜または高融点金属ミキ
シング層を形成するものである ことを特徴とする半導体
装置の製造方法。 - 【請求項２】エッチングストッパー層がシリコン窒化物
から成り、金属ミキシング後の該エッチングストッパー
層の肩部分が、その後の処理によって、アモルファスま
たは結晶性を持つ高融点金属窒化膜を形成することを特
徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18158095A JP3381125B2 (ja) | 1995-07-18 | 1995-07-18 | エッチング工程を有する半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18158095A JP3381125B2 (ja) | 1995-07-18 | 1995-07-18 | エッチング工程を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936087A JPH0936087A (ja) | 1997-02-07 |
| JP3381125B2 true JP3381125B2 (ja) | 2003-02-24 |
Family
ID=16103299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18158095A Expired - Fee Related JP3381125B2 (ja) | 1995-07-18 | 1995-07-18 | エッチング工程を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3381125B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5935873A (en) * | 1997-09-29 | 1999-08-10 | Siemens Aktiengesellschaft | Deposition of carbon into nitride layer for improved selectivity of oxide to nitride etchrate for self aligned contact etching |
| JP3987637B2 (ja) * | 1998-05-22 | 2007-10-10 | 東京エレクトロン株式会社 | エッチング方法 |
| JP2002246463A (ja) * | 2001-02-13 | 2002-08-30 | Sony Corp | 半導体装置の製造方法及び半導体装置 |
| CN110828556B (zh) * | 2018-08-10 | 2023-03-24 | 联华电子股份有限公司 | 半导体元件及其制造方法 |
-
1995
- 1995-07-18 JP JP18158095A patent/JP3381125B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0936087A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6165881A (en) | Method of forming salicide poly gate with thin gate oxide and ultra narrow gate width | |
| US5942446A (en) | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer | |
| US5022958A (en) | Method of etching for integrated circuits with planarized dielectric | |
| KR20030066673A (ko) | 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법 | |
| US5872063A (en) | Self-aligned contact structures using high selectivity etching | |
| JP2004031944A (ja) | 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法 | |
| EP0536968A2 (en) | Process for forming contact holes in the fabrication of semi-conducteur devices | |
| JP2004503106A (ja) | 半導体構造内のタングステンまたは窒化タングステン電極ゲートをエッチングする方法 | |
| US7015089B2 (en) | Method to improve etching of resist protective oxide (RPO) to prevent photo-resist peeling | |
| KR100353590B1 (ko) | 드라이에칭후처리방법과반도체장치의제조방법 | |
| JP2991177B2 (ja) | 半導体装置の製造方法 | |
| US6255179B1 (en) | Plasma etch pre-silicide clean | |
| JPH1197414A (ja) | 酸化シリコン系絶縁膜のプラズマエッチング方法 | |
| JP3381125B2 (ja) | エッチング工程を有する半導体装置の製造方法 | |
| US20070269975A1 (en) | System and method for removal of photoresist and stop layer following contact dielectric etch | |
| KR100218772B1 (ko) | 드라이에칭방법 | |
| JP3279016B2 (ja) | ドライエッチング方法 | |
| KR100464391B1 (ko) | 실리콘옥시나이트라이드막에대한건식식각공정을포함하는반도체소자의콘택홀형성방법 | |
| JP2000235969A (ja) | 半導体装置の製造方法 | |
| JP3239460B2 (ja) | 接続孔の形成方法 | |
| JP2687769B2 (ja) | ドライエッチング方法 | |
| JP3696655B2 (ja) | 配線形成方法 | |
| JP3371180B2 (ja) | 配線形成方法 | |
| US6656847B1 (en) | Method for etching silicon nitride selective to titanium silicide | |
| JP3079656B2 (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |