JP3375453B2 - データ速度変換方法 - Google Patents

データ速度変換方法

Info

Publication number
JP3375453B2
JP3375453B2 JP09926395A JP9926395A JP3375453B2 JP 3375453 B2 JP3375453 B2 JP 3375453B2 JP 09926395 A JP09926395 A JP 09926395A JP 9926395 A JP9926395 A JP 9926395A JP 3375453 B2 JP3375453 B2 JP 3375453B2
Authority
JP
Japan
Prior art keywords
speed
data
frame
kbps
data rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09926395A
Other languages
English (en)
Other versions
JPH08293891A (ja
Inventor
泰行 十川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP09926395A priority Critical patent/JP3375453B2/ja
Publication of JPH08293891A publication Critical patent/JPH08293891A/ja
Application granted granted Critical
Publication of JP3375453B2 publication Critical patent/JP3375453B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13202Network termination [NT]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13209ISDN
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13297Coupling different rates in TDM systems, data rate adaptation

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はデータ速度変換方法に関
し、例えば、ISDN回線に接続されているターミナル
アダプタに適用して好適なものである。
【0002】
【従来の技術】ターミナルアダプタ(TA)において
は、データ端末(DTE)と授受するユーザ速度の非同
期データと、ISDN回線のBチャンネル(64Kbp
s)のデータとが整合するように、データ速度の変換処
理が実行される。
【0003】このようなデータ速度の変換方法について
は、ITU(国際電気通信連合)によるV.110勧告
に規定されており、従来のターミナルアダプタにおいて
は、この勧告に規定されている複数のユーザ速度のデー
タに対応できるようになされていた。
【0004】なお、V.110勧告においては、Bチャ
ンネル速度の1/2より低速な所定のユーザ速度の場合
には、まずユーザ速度を中間速度に変換し、その中間速
度をBチャンネル速度に変換すること(又は逆変換する
こと)が規定されており、また、Bチャンネル速度の1
/2より高速な所定のユーザ速度の場合には、中間速度
に変換することなく直接Bチャンネル速度に変換するこ
と(又は逆変換すること)が規定されている。
【0005】
【発明が解決しようとする課題】ところで、最近におい
ては、いわゆるパソコン等の情報処理装置の動作も高速
になり、その入出力ビットストリームの速度も高速にな
りつつある。また、その速度を情報処理装置の種類によ
って異なっている。このような情報処理装置をデータ端
末として、ISDN回線に接続しようとしても、ターミ
ナルアダプタが速度整合機能を有しない、すなわち、
V.110勧告に規定されていないユーザ速度(ビット
ストリーム速度)の情報処理装置は接続することができ
ない。実際上、57.6Kbps、51.2Kbps、
41.6Kbps、28.8Kbps、24.0Kbp
s又は20.8Kbpsのユーザ速度のデータを入出力
する情報処理装置もあるが、このような情報処理装置を
データ端末としてISDN回線に接続することはできな
かった。
【0006】そのため、V.110勧告に規定されてい
ないユーザ速度を、ISDN回線のBチャンネル(64
Kbps)に速度整合する方法が求められている。ター
ミナルアダプタが多くの種類の情報処理装置(データ端
末)に対応できるようにすることを考慮した場合、速度
整合構成を小型、簡単なものにできることを担保して、
V.110勧告に規定されていないユーザ速度を、IS
DN回線のBチャンネル(64Kbps)に速度整合す
ることが求められる。すなわち、異なるユーザ速度のデ
ータを、できるだけ共通の構成によって、ISDN回線
のBチャンネル(64Kbps)に速度整合することが
求められている。
【0007】特に、上述のようにV.110勧告の速度
整合規定に存在しないユーザ速度は、Bチャンネル速度
の1/2より高速なユーザ速度が多いので、このような
高速のユーザ速度を、できるだけ共通の構成によって変
換できる新たなデータ速度変換方法が求められている。
【0008】
【課題を解決するための手段】かかる課題を解決するた
め、第1の本発明は、第1のデータ速度と、それより2
倍未満で高速な第2のデータ速度とを、縦横yビット×
xビット構成の変換用フレームを用いて速度整合させる
データ速度変換方法において、変換用フレームを、以下
のようにしていることを特徴とする。
【0009】すなわち、フレームが、(1) 第1行にオー
ル「0」のフレーム同期パターンが割当てられ、(2) 第
2行から第y行の各行のそれぞれにおける所定列の1ビ
ットに「1」が割り当てられ、(3) 更にフレームの大き
さを規定するx及びyが、フレームに挿入される制御用
ビット及び空きビットの総数を示すuを1以上で最小限
にできる下記(A) 式を満す整数の組み合わせの内、x×
yが最も小さい組み合わせに選定されているものである
ことを特徴とする。
【0010】 第1のデータ速度/第2のデータ速度 ={(x−1)×(y−1)−u}/x×y (A) また、第2の本発明は、第1〜第nのデータ速度中の設
定されたいずれかのデータ速度と、第1〜第nのデータ
速度中の最低速度の2倍未満で第1〜第nのデータ速度
中の最高速度より高速な共通データ速度とを、行列構成
の変換用フレームを用いて速度整合させるデータ速度変
換方法を、以下のようにしたことを特徴とする。
【0011】すなわち、(1) 第1〜第nのデータ速度の
いずれが設定された場合でも、縦横yビット×xビッ
トの大きさであって、そのフレームの大きさを規定する
x及びyが、第1〜第nのデータ速度中の最高速度に係
るフレームに挿入される制御用ビット及び空きビットの
総数を示すuを1以上で最小限にできる下記(B) 式を満
す整数の組み合わせの内、x×yが最も小さい組み合わ
せに選定されている大きさのフレームを適用すると共
に、(2) 第1〜第nのデータ速度のそれぞれに対応した
各フレームが、(2-1) 第1行にオール「0」のフレーム
同期パターンが割当てられ、(2-2) 第2行から第y行の
各行のそれぞれにおける所定列の1ビットに「1」が割
り当てられたものであることを特徴とする。
【0012】 第1〜第nのデータ速度中の最高速度/共通データ速度 ={(x−1)×(y−1)−u}/x×y (B)
【0013】
【作用】第1の本発明は、第1のデータ速度に従うビッ
トストリームでなるデータを、それより2倍未満で高速
な第2のデータ速度に従うデータに変換できるように、
又は、その逆変換できるように、新たなフレームを提案
している。すなわち、第1行にオール「0」のフレーム
同期パターンが割当てられ、第2行から第y行の各行の
それぞれにおける所定列の1ビットに「1」が割り当て
られたフレームを提案している。この点は、従来の多く
の変換用フレームも満しているが、従来の多くの変換用
フレームとの共通性を意図すると共に、誤ったフレーム
同期を排除することを意図して上記のようにしている。
第1の本発明に係るフレームは、大きさを規定するx及
びyが、フレームに挿入される制御用ビット及び空きビ
ットの総数をuとして、このuを1以上で最小限にでき
る上記(A) 式を満す整数の組み合わせの内、x×yが最
も小さい組み合わせに選定されている。すなわち、従来
から規定されているフレームの大きさでは、第1のデー
タ速度に従うビットストリームでなるデータと、それよ
り2倍未満で高速な第2のデータ速度に従うデータとの
変換を実行し得ないので、フレームの大きさの決定方法
を導入してフレームの大きさを決定した。
【0014】第2の本発明は、複数の異なるデータ速度
のいずれかをその最低速度の2倍未満でその最高速度よ
り高速な共通データ速度に変換し得るデータ速度変換方
法に関する。いずれのデータ速度が設定されても、変換
構成ができるだけ共通になるようにフレームの大きさを
複数の異なるデータ速度について、同じにした。この共
通のフレーム大きさをできるだけ小さくなるように、最
高速度に対して、第1の本発明の考え方を導入した。
【0015】なお、第2の本発明において、フレームの
第1行にオール「0」のフレーム同期パターンを割当
て、第2行から第y行の各行のそれぞれにおける所定列
の1ビットに「1」を割り当てたのは、第1の本発明と
同じ理由による。
【0016】
【実施例】以下、本発明によるデータ速度変換方法を、
ISDN回線とのインタフェース機能を担うターミナル
アダプタに適用した一実施例を図面を参照しながら詳述
する。
【0017】この実施例のターミナルアダプタは、V.
110勧告に規定されているユーザ速度だけでなく、
V.110勧告に規定されていない57.6Kbps、
51.2Kbps、41.6Kbps、28.8Kbp
s、24.0Kbps及び20.8Kbpsのユーザ速
度に対しても、ISDN回線のBチャンネル(64Kb
ps)に速度整合し得るようになされている。
【0018】以下では、V.110勧告に規定されてい
ない57.6Kbps、51.2Kbps、41.6K
bps、28.8Kbps、24.0Kbps及び2
0.8Kbpsのユーザ速度を有するデータを、ISD
N回線のBチャンネル(64Kbps)に速度整合させ
る点を中心に説明する。
【0019】図1は、ユーザ速度57.6Kbpsを有
するデータを、ISDN回線のBチャンネル(64Kb
ps)への速度整合のためのフレーム構成を示すもので
ある。このユーザ速度57.6Kbpsの場合、中間速
度に変換することなく最終速度64Kbpsに直接整合
させる。
【0020】図1に示すように、このユーザ速度57.
6Kbpsの場合、縦横20ビット×20ビットの40
0ビットを1フレームとしている。そして、第1行の2
0ビットをフレーム同期用のビット列としており、V.
110勧告に係る多くのユーザ速度と同様にフレーム同
期パターンをオール「0」としている。また、第2行か
ら第20行の先頭ビットを「1」として、フレーム同期
パターン以外で「0」が20個連続することがないこと
を担保している。さらに、対向する装置に対して、デー
タ送出を禁止したり許容したりするフロー制御用ビット
Xを最終ビットに割り当てている。そして、残った領域
にユーザ速度57.6Kbpsの360個のデータD0
1〜D360を割り当てている。
【0021】V.110勧告に規定されているユーザ速
度48Kbps及び656Kbpsのフレームでは、1
行がオール「0」のフレーム同期パターンを採用してい
ないが、他の多くの勧告に係るユーザ速度のフレーム
は、1行がオール「0」のフレーム同期パターンを採用
しているので、処理構成の共通簡単化を期して、このユ
ーザ速度57.6Kbpsのフレームでもそのフレーム
同期パターンを採用することとした。なお、V.110
勧告に規定されているユーザ速度48Kbps及び65
6Kbpsのフレームの同期パターンは、各行に配列さ
れているため、そのフレーム同期検出構成は、1行がオ
ール「0」のフレーム同期パターンに対するものより複
雑である。
【0022】V.110勧告に規定されているフレーム
は、縦横10ビット×8ビット(オクテット)の80ビ
ット構成、縦横4ビット×8ビットの32ビット構成、
縦横8ビット×8ビットの64ビットのいずれかの構成
のものである。しかし、このユーザ速度57.6Kbp
sの場合には最終速度64Kbpsに近く、フレーム同
期パターンのを存在させることを考慮すると、V.11
0勧告に規定されているフレームの大きさを採用するこ
とができない。
【0023】また、このユーザ速度57.6Kbpsが
最終速度64Kbpsに近いことを考慮し、シグナリン
グビットS1〜S9や、ユーザ速度や位相を規定する速
度規定ビットE1〜E7の伝送を行なうことも放棄し
た。なお、対向するターミナルアダプタが相互に同一速
度に設定されていれば、速度規定ビットE1〜E7の伝
送を省略しても問題がなく、また、シグナリングビット
S1〜S9を伝送しなくてもデータ本体の伝送には支障
はない。
【0024】次に、縦横それぞれが20ビットでなるフ
レームを導入した考え方について説明する。
【0025】他のユーザ速度とフレーム同期パターンの
発生構成や検出構成を共有化させるメリットが大きいの
で、上述したように、フレーム同期パターンをオール
「0」にすることとした。今、そのビット数(横方向の
ビット数)をxとすると、縦方向のビット数(yとす
る)の1行分はデータの挿入領域には適用できない。ま
た、フレーム同期パターンをオール「0」としたため、
第2行から第20行の1ビット(この場合は先頭ビッ
ト)には「1」を挿入して、誤ったフレーム同期を排除
しなければならない。そのため、ユーザ速度57.6K
bpsのデータを挿入可能な領域のビット数は(x−
1)×(y−1)となる。また、その(x−1)×(y
−1)ビット中に少なくとも1ビット以上のフロー制御
用ビットXを確保しなければならない。ここで、フロー
制御用ビットXのビット数及び空きビットのビット数の
和をuビットとする。従って、x及びyには、以下の関
係が必要である。
【0026】 57.6/64={(x−1)×(y−1)−u}/x×y (1) ここで、x及びyは整数であり、また、同期の安定確立
の面等からフレームをできるだけ小さくすることを要す
るので、x及びyはできるだけ小さいことを要する。こ
のような制約を考慮すると、(1) 式を満たすx、y、u
として20、20、1が得られた。
【0027】図2は、ユーザ速度51.2Kbpsを有
するデータを、ISDN回線のBチャンネル(64Kb
ps)への速度整合のためのフレーム構成を示すもので
ある。このユーザ速度51.2Kbpsの場合、中間速
度に変換することなく最終速度64Kbpsに直接整合
させる。
【0028】このユーザ速度51.2Kbpsのフレー
ム構成の考え方は、ユーザ速度57.6Kbpsのフレ
ーム構成の考え方と同様である。なお、ユーザ速度の違
いのために、適宜空きビットFが配置されている。な
お、このユーザ速度51.2Kbpsのフレームも、縦
横20ビットずつであるので、フレーム組立構成やフレ
ーム分解構成を、ユーザ速度57.6Kbpsと共用化
し得る。
【0029】図3は、ユーザ速度41.6Kbpsを有
するデータを、ISDN回線のBチャンネル(64Kb
ps)への速度整合のためのフレーム構成を示すもので
ある。このユーザ速度41.6Kbpsの場合、中間速
度に変換することなく最終速度64Kbpsに直接整合
させる。
【0030】このユーザ速度41.6Kbpsの場合、
(1) 式について説明した考え方によって、縦横のビット
数をそれぞれ決定することができ、20ビット×20ビ
ットより小さいフレーム(例えば10ビット×10ビッ
ト)に決定することもできる。しかし、この実施例で
は、ユーザ速度57.6Kbpsや51.2Kbpsの
フレーム組立構成やフレーム分解構成を、このユーザ速
度41.6Kbpsでも利用できるように、縦横20ビ
ットずつのフレーム構成とした。なお、このユーザ速度
41.6Kbpsの場合には、空きビットFが多数ある
ので、速度規定ビットE1〜E7やシグナリングビット
S1〜S9を挿入するようにしても良い。
【0031】また、この実施例の場合、図3のフレーム
構成を、ユーザ速度20.8Kbpsを有するデータ
を、ISDN回線のBチャンネル(64Kbps)の半
分の速度(中間速度32Kbps)への速度整合のため
のフレーム構成として適用することとしている。この場
合には、さらにその中間速度32Kbpsを最終的なB
チャンネル速度64Kbpsに変換してBチャンネル速
度に整合させることを要する。
【0032】図4は、ユーザ速度28.8Kbpsを有
するデータを、ISDN回線のBチャンネル(64Kb
ps)への速度整合のためのフレーム構成を示すもので
ある。このユーザ速度28.8Kbpsの場合、中間速
度に変換することなく最終速度64Kbpsに直接整合
させる。
【0033】V.110勧告には、ユーザ速度14.4
Kbpsを有するデータを中間速度32Kbpsに速度
整合するフレーム構成が規定されており、そのフレーム
構成は、図4に示すものと同様になっている。ユーザ速
度28.8Kbpsを有するデータを速度整合させる勧
告は存在しないが、この実施例の場合、ユーザ速度2
8.8Kbpsを有するデータを、ISDN回線のBチ
ャンネル(64Kbps)へ速度整合させるフレーム構
成として、ユーザ速度14.4Kbpsを有するデータ
を中間速度32Kbpsに速度整合するフレーム構成と
同じ構成を適用することとし、ユーザ速度14.4Kb
psのフレーム組立構成やフレーム分解構成を、このユ
ーザ速度28.8Kbpsでも利用できるようにした。
【0034】図5は、ユーザ速度24.0Kbpsを有
するデータを、ISDN回線のBチャンネル(64Kb
ps)への速度整合のためのフレーム構成を示すもので
ある。このユーザ速度24.0Kbpsの場合、中間速
度に変換することなく最終速度64Kbpsに直接整合
させる。
【0035】V.110勧告には、ユーザ速度12.0
Kbpsを有するデータを中間速度32Kbpsに速度
整合するフレーム構成が規定されており、そのフレーム
構成は、図5に示すものと同様になっている。ユーザ速
度24.0Kbpsを有するデータを速度整合させる勧
告は存在しないが、この実施例の場合、ユーザ速度2
4.0Kbpsを有するデータを、ISDN回線のBチ
ャンネル(64Kbps)へ速度整合させるフレーム構
成として、ユーザ速度12.0Kbpsを有するデータ
を中間速度32Kbpsに速度整合するフレーム構成と
同じ構成を適用することとし、ユーザ速度12.0Kb
psのフレーム組立構成やフレーム分解構成を、このユ
ーザ速度24.0Kbpsでも利用できるようにした。
【0036】次に、実施例のターミナルアダプタ内の送
信側のデータ速度変換装置を図6を用いて説明する。な
お、送信側のデータ速度変換装置は、一部ソフトウェア
構成となっているが、図6では、機能的なブロック構成
で示している。
【0037】図6において、送信側のデータ速度変換装
置は、大きくは、第1の速度変換部(RA1)10、第
2の速度変換部(RA2)11、ユーザ速度設定部1
2、タイミング生成部13及び速度変換制御部14から
構成されている。
【0038】第1の速度変換部10は、速度変換制御部
14の制御下で、所定のユーザ速度を有するユーザデー
タを、Bチャンネル速度(64Kbps)、又は、その
整数分の1の中間速度(8Kbps、16Kbps又は
32Kbps)のデータ(ビットストリーム)に変換す
るものである。第1の速度変換部10の詳細については
後述する。
【0039】第2の速度変換部11は、速度変換制御部
14の制御下で、第1の速度変換部10からのデータが
Bチャンネル速度を有するものである場合にはそのまま
通過させ、第1の速度変換部10からのデータがBチャ
ンネル速度の整数分の1の中間速度を有するものである
場合には、Bチャンネル速度に変換して出力するもので
ある。第2の速度変換部11は、従来構成のものと同様
であるので、その詳細説明は省略する。
【0040】ユーザ速度設定部12は、当該ターミナル
アダプタが収容しているデータ端末と授受するデータの
速度(ユーザ速度)を設定するものであり、例えばディ
ップスイッチや設定用処理ルーチンが該当する。設定さ
れたユーザ速度情報は、速度変換制御部14に与えられ
る。
【0041】タイミング生成部13にはISDN回線か
らの送信クロック信号が入力され、タイミング生成部1
3は、その送信クロック信号に同期した速度等が異なる
各種のタイミング信号を生成して、速度変換制御部14
の制御下で、当該ターミナルアダプタの各部に所定のタ
イミング信号を配信するものである。
【0042】速度変換制御部14は、設定されているユ
ーザ速度に応じて、第1の速度変換部10及び第2の速
度変換部11の速度変換動作を制御するものである。第
2の速度変換部11に対する制御動作は、従来と同様で
あるのでその説明は省略する。速度変換制御部14は、
各ユーザ速度に応じた変換のためのフレーム情報(図1
〜図5他)の格納部14A1〜14Anを有しており、
また、4種類のフレーム内ビット位置規定用のカウンタ
部14B1〜14B4を有している。
【0043】各フレーム情報格納部14A1、…、14
Anにはそれぞれ異なるフレーム構成の情報が格納され
ており、ユーザ速度は異なるがフレーム構成が同じもの
(図3、図4、図5参照)については1個のフレーム構
成が格納されている。
【0044】第1〜第4のカウンタ部14B1〜14B
4はそれぞれ、例えば縦方向及び横方向の巡回カウンタ
部でなっているものであり、縦方向のカウンタ部のカウ
ント値と、横方向のカウンタ部のカウント値とでフレー
ム内のビット位置を特定する。第1のカウンタ部14B
1は、縦横が20ビットずつでなるフレーム構成用のも
のであり(図1〜図3参照)、第2のカウンタ部14B
2は、縦横が10ビット×8ビットでなるフレーム構成
用のものであり(図4、図5参照)、第3のカウンタ部
14B3は、縦横が4ビット×8ビットでなるフレーム
構成用のものであり、第4のカウンタ部14B4は、縦
横が8ビット×8ビットでなるフレーム構成用のもので
ある。これら第1〜第4のカウンタ部14B1〜14B
4内の横方向カウンタ部に対するクロック信号として
は、ユーザ速度に応じて定まる第1の速度変換部10か
らの出力速度を有するクロック信号が使用され、縦方向
カウンタ部に対するクロック信号としては、横方向カウ
ンタ部からのキャリー信号が使用される。
【0045】速度変換制御部14は、設定されているユ
ーザ速度によって定まる第1、第2、第3又は第4のカ
ウンタ部14B1、14B2、14B3又は14B4に
よるフレーム内ビット位置情報に基いて、設定されてい
るユーザ速度によって定まるフレーム構成のそのビット
位置情報を取り出して、その情報に応じた出力選択制御
信号を第1の速度変換部10に出力する。
【0046】なお、速度変換制御部14には、後述する
受信側のデータ速度変換装置構成から送出停止指令が与
えられることもあり、この場合には、ISDN回線への
送出動作を停止させる。
【0047】第1の速度変換部10は、機能的には、デ
ータ端末からのデータ(ビットストリーム)をバッファ
リングするRAM構成のFIFOメモリ20と、速度規
定ビットE1〜E7の発生部21と、シグナリングビッ
トS1〜S9やフロー制御用ビットX等の制御用ビット
発生部22と、「0」発生部23と、「1」発生部24
と、出力選択部25とから構成されている。なお、
「0」発生部23及び又は「1」発生部24は、空きビ
ットの発生部を兼ねている。また、制御用ビット発生部
22には、データ端末からの所定のシグナリングビット
が格納されるようになされており、また、後述する受信
側のデータ速度変換構成によってフロー制御用ビットX
が適宜設定されるようになされている。
【0048】以下、送信動作、特に、第1の速度変換部
10での速度整合動作(速度変換動作)の具体的な動作
例を数例について説明する。
【0049】まず、V.110勧告に規定されているユ
ーザ速度14.4Kbpsが、ユーザ速度設定部12に
よって設定された場合での送信動作を説明する。
【0050】この場合、速度変換制御部14は、第1の
速度変換部10にはユーザデータを中間速度32Kbp
sに変換させるように制御すると共に、第2の速度変換
部11にはその中間速度32KbpsのデータをBチャ
ンネル速度64Kbpsに変換させるように制御するこ
とに内部を設定する。すなわち、第1の速度変換部10
については、図4に示したフレーム構成(格納部14A
1に格納されているとする)を適用すると共に、縦横が
10ビット×8ビットでなるフレーム構成用の第2のカ
ウンタ部14B2を使用することに設定動作し、第2の
カウンタ部14B2内の横方向カウンタ部をISDN回
線からの送信クロック信号に同期した中間速度32Kb
psのクロック信号で動作させることに設定する。
【0051】このような設定状態において、データ端末
から14.4Kbpsの速度を有するユーザデータ(ビ
ットストリーム)が入力されてくると、FIFOメモリ
20にバッファリングされる。
【0052】速度変換制御部14は、データ送信動作を
開始すると、第2のカウンタ部14B2を動作させ、そ
の出力であるフレーム内ビット位置のフレーム構成での
データ種類を取り出し、フレーム内ビット位置のデータ
種類に応じた出力選択制御信号を第1の速度変換部10
に送出する。
【0053】例えば、第2のカウンタ部14B2からの
フレーム内ビット位置が第1行第1列から第1行第8列
までのいずれかのビット位置を示しているときには、
「0」発生部23をアクティブにすると共に出力選択部
25に「0」発生部23からの出力を選択させる出力選
択制御信号を第1の速度変換部10に送出する。また、
第2のカウンタ部14B2からのフレーム内ビット位置
が第2行第1列のビット位置を示しているときには、
「1」発生部24をアクティブにすると共に出力選択部
25に「1」発生部24からの出力を選択させる出力選
択制御信号を第1の速度変換部10に送出する。さら
に、第2のカウンタ部14B2からのフレーム内ビット
位置が第2行第2列から第2行第7列までのいずれかの
ビット位置を示しているときには、FIFOメモリ20
をアクティブにすると共に出力選択部25にFIFOメ
モリ20からの出力を選択させる出力選択制御信号を第
1の速度変換部10に送出する。
【0054】以下、同様なフレーム構成に応じた出力制
御を行ない、図4に示すフレーム構成に従った速度が3
2Kbpsのデータを第1の速度変換部10から出力さ
せる。このような動作によって、32Kbpsに従う8
0個のデータ中に14.4Kbpsに従う36個のデー
タが挿入される。32Kbps×(36/80)は1
4.4Kbpsであるので、ユーザデータが無駄なく3
2Kbpsのビットストリームに挿入されている。
【0055】このような速度32Kbpsのデータが第
2の速度変換部11によって、速度64Kbpsに変換
されてISDN回線に送出される。
【0056】次に、V.110勧告に規定されていない
ユーザ速度28.8Kbpsが、ユーザ速度設定部12
によって設定された場合での送信動作を説明する。
【0057】この場合、速度変換制御部14は、第1の
速度変換部10にはユーザデータをBチャンネル速度6
4Kbpsに変換させるように制御すると共に、第2の
速度変換部11にはそのBチャンネル速度64Kbps
のデータをそのまま通過させるように制御することに内
部を設定する。すなわち、第1の速度変換部10につい
ては、上記の場合と同様に、図4に示したフレーム構成
(格納部14A1に格納されているとする)を適用する
と共に、縦横が10ビット×8ビットでなるフレーム構
成用の第2のカウンタ部14B2を使用することに設定
動作し、第2のカウンタ部14B2内の横方向カウンタ
部をISDN回線からの送信クロック信号に同期した6
4Kbpsのクロック信号で動作させることに設定す
る。
【0058】このように第1の速度変換部10からの出
力速度は、ユーザ速度が14.4Kbpsに設定された
場合と異なるが、同一のフレーム構成に基いているの
で、速度変換制御部14が実行する第1の速度変換部1
0に対する制御動作は、ユーザ速度が14.4Kbps
に設定された場合と同一である。
【0059】この場合には、64Kbpsに従う80個
のデータ中に28.8Kbpsに従う36個のデータが
挿入されており、64Kbps×(36/80)は2
8.8Kbpsであるので、ユーザデータが無駄なく6
4Kbpsのビットストリームに挿入され、速度変換が
実行されている。
【0060】このような速度64Kbpsのデータが第
2の速度変換部11をそのまま通過してISDN回線に
送出される。
【0061】次に、V.110勧告に規定されていない
ユーザ速度57.6Kbpsが、ユーザ速度設定部12
によって設定された場合での送信動作を説明する。
【0062】この場合、速度変換制御部14は、第1の
速度変換部10にはユーザデータをBチャンネル速度6
4Kbpsに変換させるように制御すると共に、第2の
速度変換部11にはそのBチャンネル速度64Kbps
のデータをそのまま通過させるように制御することに内
部を設定する。すなわち、第1の速度変換部10につい
ては、図1に示したフレーム構成(格納部14A2に格
納されているとする)を適用すると共に、縦横が20ビ
ット×20ビットでなるフレーム構成用の第1のカウン
タ部14B1を使用することに設定動作し、第1のカウ
ンタ部14B1内の横方向カウンタ部をISDN回線か
らの送信クロック信号に同期した64Kbpsのクロッ
ク信号で動作させることに設定する。
【0063】このような設定状態において、データ端末
から57.6Kbpsの速度を有するユーザデータ(ビ
ットストリーム)が入力されてくると、FIFOメモリ
20にバッファリングされる。
【0064】速度変換制御部14は、データ送信動作を
開始すると、第1のカウンタ部14B1を動作させ、そ
の出力であるフレーム内ビット位置のフレーム構成での
データ種類を取り出し、フレーム内ビット位置のデータ
種類に応じた出力選択制御信号を第1の速度変換部10
に送出する。
【0065】例えば、第1のカウンタ部14B1からの
フレーム内ビット位置が第1行第1列から第1行第20
列までのいずれかのビット位置を示しているときには、
「0」発生部23をアクティブにすると共に出力選択部
25に「0」発生部23からの出力を選択させる出力選
択制御信号を第1の速度変換部10に送出する。また、
第1のカウンタ部14B1からのフレーム内ビット位置
が第2行第1列のビット位置を示しているときには、
「1」発生部24をアクティブにすると共に出力選択部
25に「1」発生部24からの出力を選択させる出力選
択制御信号を第1の速度変換部10に送出する。さら
に、第1のカウンタ部14B1からのフレーム内ビット
位置が第2行第2列から第2行第20列までのいずれか
のビット位置を示しているときには、FIFOメモリ2
0をアクティブにすると共に出力選択部25にFIFO
メモリ20からの出力を選択させる出力選択制御信号を
第1の速度変換部10に送出する。
【0066】以下、同様なフレーム構成に応じた出力制
御を行ない、図1に示すフレーム構成に従った速度が6
4Kbpsのデータを第1の速度変換部10から出力さ
せる。この場合には、64Kbpsに従う400個のデ
ータ中に57.6Kbpsに従う360個のデータが挿
入されており、64Kbps×(360/400)は5
7.6Kbpsであるので、そのユーザ速度のユーザデ
ータが無駄なく64Kbpsのビットストリームに挿入
され、速度変換が実行されている。
【0067】このような速度64Kbpsのデータが第
2の速度変換部11をそのまま通過してISDN回線に
送出される。
【0068】次に、実施例のターミナルアダプタ内の受
信側のデータ速度変換装置を図7を用いて説明する。な
お、受信側のデータ速度変換装置は、一部ソフトウェア
構成となっているが、図7では、機能的なブロック構成
で示している。
【0069】図7において、受信側のデータ速度変換装
置は、大きくは、第2の速度逆変換部(RA2)30、
第1の速度逆変換部(RA1)31、ユーザ速度設定部
12、タイミング生成部33及び速度逆変換制御部34
から構成されている。
【0070】第2の速度逆変換部30は、速度逆変換制
御部34の制御下で、ISDN回線からのBチャンネル
データ(速度64Kbps)をそのまま通過させたり、
又は、その整数分の1の中間速度(8Kbps、16K
bps又は32Kbps)のデータ(ビットストリー
ム)に変換したりするものである。第2の速度逆変換部
30は、従来構成のものと同様であるので、その詳細説
明は省略する。
【0071】第1の速度逆変換部31は、速度逆変換制
御部34の制御下で、第2の速度逆変換部30からのB
チャンネル速度又はその整数分の1の中間速度(8Kb
ps、16Kbps又は32Kbps)を有するデータ
を、収容しているデータ端末に応じたユーザ速度のデー
タに変換して出力するものである。第1の速度逆変換部
31については後で詳述する。
【0072】タイミング生成部33にはISDN回線か
らの受信クロック信号や、第1の速度逆変換部31及び
第2の速度逆変換部30からのフレーム同期信号が入力
され、タイミング生成部33は、これら信号に同期した
速度等が異なる各種のタイミング信号を生成して、速度
逆変換制御部34の制御下で、当該ターミナルアダプタ
の各部に配信する。
【0073】速度逆変換制御部34は、設定されている
ユーザ速度に応じて、第2の速度逆変換部30及び第1
の速度逆変換部31の速度逆変換動作を制御するもので
ある。第2の速度逆変換部30に対する制御動作は、従
来と同様であるのでその説明は省略する。速度逆変換制
御部34は、各ユーザ速度に応じた変換のためのフレー
ム情報(図1〜図5他)の格納部34A1〜34Anを
有しており、また、4種類のフレーム内位置規定用のカ
ウンタ部34B1〜34B4を有している。なお、これ
らは、送信側のものと同様なものであり、共用されるこ
とが多い。
【0074】速度逆変換制御部34は、設定されている
ユーザ速度によって定まる第1、第2、第3又は第4の
カウンタ部34B1、34B2、34B3又は34B4
によるフレーム内ビット位置情報に基いて、設定されて
いるユーザ速度によって定まるフレーム構成のそのビッ
ト位置情報を取り出して、その情報に応じた分離制御信
号を第1の速度逆変換部31に出力する。
【0075】なお、速度逆変換制御部34は、後述する
FIFOメモリ40等の第2の速度逆変換部30及び第
1の速度逆変換部31内のバッファリングメモリの格納
量を監視しており、これらバッファリングメモリにおい
てデータ廃棄が生じそうな場合には、上述した送信側の
データ速度変換構成から有意なフロー制御用ビットXを
送出させるようにする。また、速度逆変換制御部34
は、対向する装置から与えられ、後述する制御用ビット
格納部42に格納されたフロー制御用ビットXの有意状
態を監視し、有意であれば、上述した送信側のデータ速
度変換装置構成にデータ送出動作を一時停止させること
を指示する。さらに、速度逆変換制御部34は、後述す
る速度規定ビット格納部41に格納された速度規定ビッ
トによって、所定速度のデータが送出されていることを
確認する。
【0076】第1の速度逆変換部31は、機能的には、
データ端末へのユーザデータ(ビットストリーム)をバ
ッファリングするRAM構成のFIFOメモリ40と、
速度規定ビットE1〜E7の格納部41と、シグナリン
グビットS1〜S9やフロー制御用ビットX等の制御用
ビット格納部42と、フレーム同期検出部43と、分離
出力選択部44とから構成されている。
【0077】以下、受信動作、特に、第1の速度逆変換
部31での速度整合動作(速度逆変換動作)の具体的な
動作例を説明する。
【0078】V.110勧告に規定されていないユーザ
速度28.8Kbpsが、ユーザ速度設定部12によっ
て設定された場合での受信動作を説明する。
【0079】この場合、速度逆変換制御部34は、第2
の速度変換部30にはBチャンネルデータを中間速度3
2Kbpsに変換させるように制御すると共に、第1の
速度逆変換部31にはその中間速度32Kbpsのデー
タをユーザ速度28.8Kbpsに変換させるように制
御することに内部を設定する。すなわち、第1の速度逆
変換部31については、図4に示したフレーム構成(格
納部34A1に格納されているとする)を適用すると共
に、縦横が10ビット×8ビットでなるフレーム構成用
の第2のカウンタ部34B2を使用することに設定動作
し、第2のカウンタ部14B2内の横方向カウンタ部を
ISDN回線からの受信クロック信号に同期した32K
bpsのクロック信号で動作させることに設定する。
【0080】このような設定状態において、ISDN回
線から64Kbpsの速度を有するBチャンネルデータ
(ビットストリーム)が入力されてくると、第2の速度
逆変換部30によって、中間速度32Kbpsを有する
データに変換されて第1の速度逆変換部31に与えられ
る。
【0081】速度逆変換制御部34は、第1の速度逆変
換部31内のフレーム同期検出部43に対して、設定さ
れているユーザ速度28.8Kbpsに応じて、フレー
ム同期パターンが「0」が8個連続したものであること
を通知する。フレーム同期検出部43は、これに応じ
て、「0」が8個連続することを監視してフレーム同期
を確立させると共に、フレーム同期確立後においては、
第2のカウンタ部34B2が規定するフレーム内ビット
位置情報に応じて、第1行でのフレーム同期パターン
や、第2行以降の先頭ビットが「1」であること等を確
認してフレーム同期外れを監視する。このようなフレー
ム同期情報は、タイミング生成部33や速度逆変換制御
部34に与えられる。
【0082】速度逆変換制御部34は、データ受信動作
時には、フレーム同期情報に同期させて第2のカウンタ
部14B2を動作させ、その出力であるフレーム内ビッ
ト位置のフレーム構成でのデータ種類を取り出し、フレ
ーム内ビット位置のデータ種類に応じた分離制御信号を
第1の速度逆変換部31に送出する。
【0083】例えば、第2のカウンタ部34B2からの
フレーム内ビット位置が第1行第1列から第1行第8列
までのいずれかのビット位置を示しているときには、フ
レーム同期検出部43にそのことを通知し、また、第2
のカウンタ部34B2からのフレーム内ビット位置が第
2行第1列のビット位置を示しているときにも、フレー
ム同期検出部43にそのことを通知する。これにより、
フレーム同期の外れを検出し得る。さらに、第2のカウ
ンタ部34B2からのフレーム内ビット位置が第2行第
2列から第2行第7列までのいずれかのビット位置を示
しているときには、分離出力選択部44をFIFOメモ
リ40に接続させると共に、FIFOメモリ40をアク
ティブにする分離制御信号を第1の速度逆変換部31に
送出する。さらにまた、第2のカウンタ部34B2から
のフレーム内ビット位置が第2行第8列のビット位置を
示しているときには、分離出力選択部44を制御用ビッ
ト格納部42に接続させると共に、制御用ビット格納部
42をアクティブにする分離制御信号を第1の速度逆変
換部31に送出する。
【0084】以下、同様な処理が繰り返され、第2の速
度逆変換部30からの中間速度32Kbpsを有するデ
ータは、その種類用の格納部に格納されたり、フレーム
同期に利用されたりする。なお、この実施例の場合、空
きビットの格納部は設けられておらず(設けられていて
も良い)、このときのビットは廃棄されるようになされ
ている。
【0085】以上のような動作により、第2の速度逆変
換部30からの中間速度32Kbpsを有するデータに
おける伝送データ本体D1〜D36だけがFIFOメモ
リ40に格納され、この伝送データ本体がFIFOメモ
リ40からユーザ速度28.8Kbpsで読み出されて
データ端末に送出される。この場合には、速度32Kb
psに従う80ビット中の36ビットがFIFOメモリ
40に格納されて、ユーザ速度28.8Kbpsで読み
出されるので、32Kbps×(36/80)が28.
8Kbpsに一致するので、速度変換されていることに
なる。
【0086】他のユーザ速度が設定された場合にも、使
用するフレーム構成やクロック信号等が異なるが、上記
と同様に動作する。
【0087】従って、上記実施例によれば、V.110
勧告に規定されているユーザ速度のBチャンネル速度へ
の速度整合だけでなく、V.110勧告に規定されてい
ないユーザ速度のBチャンネル速度又はその整数分の一
の中間速度への速度整合をも実行できるターミナルアダ
プタを実現でき、ターミナルアダプタに収容できるデー
タ端末の自由度を一段と高めており、最近、提供されて
いる高速動作する多くの情報処理装置をデータ端末に使
用可能となる。特に、Bチャンネル速度の1/2より高
速な勧告には存在しないユーザ速度に係るデータ端末を
従来では収容し得る余地がなかったので、かかる効果の
意義は大きい。
【0088】また、上記実施例によれば、V.110勧
告に規定されていないユーザ速度のBチャンネル速度へ
の速度整合のためのフレーム構成が、V.110勧告に
規定されているユーザ速度のBチャンネル速度への速度
整合のためフレーム構成を流用し、又は、ユーザ速度の
Bチャンネル速度への速度整合のため多くのフレーム構
成の近似構成としているので、V.110勧告に規定さ
れていないユーザ速度のBチャンネル速度(又は中間速
度)への速度整合をも可能にしているにも拘らず、送信
側及び受信側の速度整合構成を大型化、複雑化すること
を最小限にできている。
【0089】特に、V.110勧告に規定されていない
ユーザ速度のBチャンネル速度又はその中間速度への速
度整合のためのフレーム構成として、V.110勧告に
規定されているユーザ速度のBチャンネル速度への速度
整合のためフレーム構成を流用できない場合のフレーム
構成を、(1) 式に従う最小構成の大きさとしているの
で、送信側及び受信側の速度整合構成の大型化、複雑化
を押さえることができている。
【0090】さらに、V.110勧告に規定されていな
いユーザ速度のBチャンネル速度への速度整合時におい
ても、フレーム同期パターンとしてオール「0」を適用
すると共に、フレーム同期パターンに係る行以外の行に
は少なくとも「1」を1個含めるようにしたので、この
場合にも、誤ったフレーム同期を排除することができ
る。
【0091】なお、上記実施例においては、ターミナル
アダプタに本発明によるデータ速度変換方法及び装置を
適用したものを示したが、データ端末の出力部にこのよ
うな機能を設けても良い。また、ISDN回線ではな
く、速度(64Kbpsには限定されない)が規定され
ている回線(例えばデジタル専用回線)との間でデータ
(ビットストリーム)を授受する装置に本発明を適用し
ても良い。
【0092】
【発明の効果】以上のように、本発明によれば、新たな
フレーム構成を導入して、あるデータ速度に従うビット
ストリームでなるデータを、それより2倍未満で高速な
他のデータ速度に従うデータに変換できるようにしたの
で、伝送路に接続されている装置が収容し得るデータ端
末構成の汎用性を向上させ得るデータ速度変換方法を実
現できる。
【図面の簡単な説明】
【図1】実施例のユーザ速度57.6Kbps用のフレ
ーム構成図である。
【図2】実施例のユーザ速度51.2Kbps用のフレ
ーム構成図である。
【図3】実施例のユーザ速度41.6Kbps用のフレ
ーム構成図である。
【図4】実施例のユーザ速度28.8Kbps用のフレ
ーム構成図である。
【図5】実施例のユーザ速度24.0Kbps用のフレ
ーム構成図である。
【図6】実施例を適用したターミナルアダプタの送信構
成のブロック図である。
【図7】実施例を適用したターミナルアダプタの受信構
成のブロック図である。
【符号の説明】 10…第1の速度変換部、11…第2の速度変換部、1
2…ユーザ速度設定部、13、33…タイミング生成
部、14…速度変換制御部、14A1〜14An、34
A1〜34An…フレーム情報格納部、14B1、14
B2、34B1、34B2…フレーム内ビット位置規定
用のカウンタ部、30…第2の速度逆変換部、31…第
1の速度逆変換部、34…速度逆変換制御部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H04L 29/06 H04L 13/00 305B

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1のデータ速度と、それより2倍未満
    で高速な第2のデータ速度とを、縦横yビット×xビッ
    ト構成の変換用フレームを用いて速度整合させるデータ
    速度変換方法であって、 上記変換用フレームが、 第1行にオール「0」のフレーム同期パターンが割当て
    られ、 第2行から第y行の各行のそれぞれにおける所定列の1
    ビットに「1」が割り当てられ、更にフレームの 大きさを規定する上記x及びyが、フレ
    ームに挿入される制御用ビット及び空きビットの総数を
    示すuを1以上で最小限にできる下記(A)式を満す整数
    の組み合わせの内、x×yが最も小さい組み合わせに選
    定されているものであることを特徴とするデータ速度変
    換方法。 第1のデータ速度/第2のデータ速度 ={(x−1)×(y−1)−u}/x×y (A)
  2. 【請求項2】 第1〜第nのデータ速度中の設定された
    いずれかのデータ速度と、第1〜第nのデータ速度中の
    最低速度の2倍未満で第1〜第nのデータ速度中の最高
    速度より高速な共通データ速度とを、行列構成の変換用
    フレームを用いて速度整合させるデータ速度変換方法に
    おいて、 第1〜第nのデータ速度のいずれが設定された場合で
    も、縦横yビット×xビットの大きさであって、その
    レームの大きさを規定する上記x及びyが、第1〜第n
    のデータ速度中の最高速度に係るフレームに挿入される
    制御用ビット及び空きビットの総数を示すuを1以上で
    最小限にできる下記(B)式を満す整数の組み合わせの
    内、x×yが最も小さい組み合わせに選定されている大
    きさのフレームを適用すると共に、 第1〜第nのデータ速度のそれぞれに対応した各フレー
    ムが、 第1行にオール「0」のフレーム同期パターンが割当て
    られ、 第2行から第y行の各行のそれぞれにおける所定列の1
    ビットに「1」が割り当てられたものであることを特徴
    とするデータ速度変換方法。 第1〜第nのデータ速度中の最高速度/共通データ速度 ={(x−1)×(y−1)−u}/x×y (B)
  3. 【請求項3】 上記第i(iは1〜nのいずれか)のデ
    ータ速度の1/mのデータ速度と、上記共通データ速度
    の1/mのデータ速度との間でもデータ速度を変換でき
    るものであって、上記第iのデータ速度の1/mのデー
    タ速度と、上記共通データ速度の1/mのデータ速度と
    の間に変換用フレームとして、上記第iのデータ速度
    と、上記共通データ速度のとの間の変換用フレームを使
    用することを特徴とする請求項2に記載のデータ速度変
    換方法。
JP09926395A 1995-04-25 1995-04-25 データ速度変換方法 Expired - Fee Related JP3375453B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09926395A JP3375453B2 (ja) 1995-04-25 1995-04-25 データ速度変換方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09926395A JP3375453B2 (ja) 1995-04-25 1995-04-25 データ速度変換方法

Publications (2)

Publication Number Publication Date
JPH08293891A JPH08293891A (ja) 1996-11-05
JP3375453B2 true JP3375453B2 (ja) 2003-02-10

Family

ID=14242820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09926395A Expired - Fee Related JP3375453B2 (ja) 1995-04-25 1995-04-25 データ速度変換方法

Country Status (1)

Country Link
JP (1) JP3375453B2 (ja)

Also Published As

Publication number Publication date
JPH08293891A (ja) 1996-11-05

Similar Documents

Publication Publication Date Title
US4885744A (en) Apparatus for reconstructing and multiplexing frames of various origins made up of a variable number of packets of fixed length
HU180481B (en) Digital switching network of distributed control
SE435440B (sv) Digital omkopplaranordning
US5343467A (en) Space/time switching element having input/output circuits each separately switchable between two or more bit rates
JP3375453B2 (ja) データ速度変換方法
US4640992A (en) Speech response interface circuit
JP2950231B2 (ja) セル化転送データのリアセンブルバッファ制御装置及び制御方法
JP3881102B2 (ja) 混在網における変換回路
JPH0750898B2 (ja) 時間スイッチ回路
JP3244665B2 (ja) Tone及びDTMF発生機能を備えたATMセル変換装置及びその方法
US6914901B1 (en) System and method for communicating using multiple memory banks
US6208641B1 (en) Switch with one-bit resolution
JP3362829B2 (ja) 複数データのセル変換方法
JPH07141250A (ja) メモリ制御装置
JPH1141286A (ja) 音声パケット生成回路
JP2594615B2 (ja) Isdn端末アダプタ装置
JP3276087B2 (ja) Atmセル化制御方式
KR100314945B1 (ko) 음성 사서함 시스템의 가입자 정합 장치
KR960016386B1 (ko) 교환시스템간 접속장치
KR100295745B1 (ko) 에이티엠통신단말의비디오데이터송신장치
JPH0548639A (ja) Atm交換機におけるシグナリング処理方式
KR19980084418A (ko) 워드 오퍼레이션을 수행하는 제어메모리를 갖춘 타임스위치 및 이의 제어방법
JPH02280439A (ja) 先き入れ先だしメモリを用いた時分割方式よりパケット方式へのデータ変換回路
JP3303687B2 (ja) データ圧縮方法
KR0159365B1 (ko) 바이패싱 기능을 갖는 에이티엠 셀 분배 및 집속장치

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081129

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081129

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091129

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees