JP3370772B2 - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JP3370772B2 JP3370772B2 JP08875194A JP8875194A JP3370772B2 JP 3370772 B2 JP3370772 B2 JP 3370772B2 JP 08875194 A JP08875194 A JP 08875194A JP 8875194 A JP8875194 A JP 8875194A JP 3370772 B2 JP3370772 B2 JP 3370772B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency
- switching
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplitude Modulation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、周波数変換回路、さら
には平衡変調によって周波数変換を行う回路に適用して
有効な技術に関するものであって、たとえばＶＴＲ（ビ
デオ・テープ・レコーダ）などのビデオ信号記録再生装
置におけるカラー信号処理に利用して有効な技術に関す
るものである。
には平衡変調によって周波数変換を行う回路に適用して
有効な技術に関するものであって、たとえばＶＴＲ（ビ
デオ・テープ・レコーダ）などのビデオ信号記録再生装
置におけるカラー信号処理に利用して有効な技術に関す
るものである。
【０００２】
【従来の技術】ＶＴＲなどにおいては、ビデオ信号再生
に際し、低域に周波数変換されたカラー信号をカラー副
搬送波の周波数域に変換する周波数変換回路が使用され
る。この周波数変換回路は一種の平衡変調回路であっ
て、入力信号の周波数をｆ１、この入力信号ｆ１よりも
十分に高い変換信号の周波数をｆ２とした場合に、両周
波数の和差関係にある周波数成分ｆ２±ｆ１の信号を得
る（たとえば、ＣＱ出版社発行「高周波回路の設計」久
保 大次郎 著、１８７〜１８９ページ：ＩＣによる平
衡変調回路を参照）。
に際し、低域に周波数変換されたカラー信号をカラー副
搬送波の周波数域に変換する周波数変換回路が使用され
る。この周波数変換回路は一種の平衡変調回路であっ
て、入力信号の周波数をｆ１、この入力信号ｆ１よりも
十分に高い変換信号の周波数をｆ２とした場合に、両周
波数の和差関係にある周波数成分ｆ２±ｆ１の信号を得
る（たとえば、ＣＱ出版社発行「高周波回路の設計」久
保 大次郎 著、１８７〜１８９ページ：ＩＣによる平
衡変調回路を参照）。
【０００３】図６は、本発明をなすに先立ち、本発明者
らによって検討された周波数変換回路の構成を示す。同
図に示す周波数変換回路は平衡変調回路であって、トラ
ンジスタＱ１〜Ｑ６、抵抗Ｒ１〜Ｒ４，Ｒ１０〜Ｒ１
２，可変抵抗器ＶＲ、バイアス電圧源Ｖ１，Ｖ２、定電
流源Ｉ１、コンデンサＣ６などにより構成され、トラン
ジスタＱ５，Ｑ６にて入力信号ｆ１と直流バイアス電圧
Ｖ１との差を正相と逆相に振り分けて伝達するととも
に、トランジスタＱ１〜Ｑ４にて、正相の伝達出力と逆
相の伝達出力を変換信号ｆ２に同期して出力端子３，４
に交互に接続させることにより、上記入力信号周波数ｆ
１と上記変換信号周波数ｆ２の和差関係にある周波数成
分ｆ２±ｆ１を得る。
らによって検討された周波数変換回路の構成を示す。同
図に示す周波数変換回路は平衡変調回路であって、トラ
ンジスタＱ１〜Ｑ６、抵抗Ｒ１〜Ｒ４，Ｒ１０〜Ｒ１
２，可変抵抗器ＶＲ、バイアス電圧源Ｖ１，Ｖ２、定電
流源Ｉ１、コンデンサＣ６などにより構成され、トラン
ジスタＱ５，Ｑ６にて入力信号ｆ１と直流バイアス電圧
Ｖ１との差を正相と逆相に振り分けて伝達するととも
に、トランジスタＱ１〜Ｑ４にて、正相の伝達出力と逆
相の伝達出力を変換信号ｆ２に同期して出力端子３，４
に交互に接続させることにより、上記入力信号周波数ｆ
１と上記変換信号周波数ｆ２の和差関係にある周波数成
分ｆ２±ｆ１を得る。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、図６に示した周波
数変換回路では、トランジスタＱ５，Ｑ６のエミッタ抵
抗Ｒ１，Ｒ２のバラツキなどにより、その抵抗Ｒ１，Ｒ
２を通してＱ５，Ｑ６にそれぞれに流れるバイアス電流
Ｉｄｃ１，Ｉｄｃ２にバラツキ（Ｉｄｃ１≠Ｉｄｃ２）
が生じるのを避けられない。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、図６に示した周波
数変換回路では、トランジスタＱ５，Ｑ６のエミッタ抵
抗Ｒ１，Ｒ２のバラツキなどにより、その抵抗Ｒ１，Ｒ
２を通してＱ５，Ｑ６にそれぞれに流れるバイアス電流
Ｉｄｃ１，Ｉｄｃ２にバラツキ（Ｉｄｃ１≠Ｉｄｃ２）
が生じるのを避けられない。
【０００５】このバラツキ（Ｉｄｃ１≠Ｉｄｃ２）があ
ると、変換信号ｆ２に同期してＱ５側とＱ６側に交互に
接続される出力端子３，４には、その変換信号ｆ２に同
期して大きさが変化する電流（Ｉｄｃ１とＩｄｃ２）が
関係することにより、入力信号ｆ１の有無に関係なく、
その変換信号ｆ２に同期した電圧変化が現れるようにな
る。
ると、変換信号ｆ２に同期してＱ５側とＱ６側に交互に
接続される出力端子３，４には、その変換信号ｆ２に同
期して大きさが変化する電流（Ｉｄｃ１とＩｄｃ２）が
関係することにより、入力信号ｆ１の有無に関係なく、
その変換信号ｆ２に同期した電圧変化が現れるようにな
る。
【０００６】たとえば、出力端子３に着目した場合、図
２の（ｄ）（ｅ）に示すように、その出力端子３には、
一方の電流Ｉｄｃ１と負荷抵抗Ｒ３とによって与えられ
る電圧（Ｉｄｃ１×Ｒ３）と、他方の電流Ｉｄｃ２と負
荷抵抗Ｒ３とによって与えられる電圧（Ｉｄｃ２×Ｒ
３）とが、上記変換信号ｆ２に同期して交互に現れてし
まう。出力端子４に着目した場合も同様である。
２の（ｄ）（ｅ）に示すように、その出力端子３には、
一方の電流Ｉｄｃ１と負荷抵抗Ｒ３とによって与えられ
る電圧（Ｉｄｃ１×Ｒ３）と、他方の電流Ｉｄｃ２と負
荷抵抗Ｒ３とによって与えられる電圧（Ｉｄｃ２×Ｒ
３）とが、上記変換信号ｆ２に同期して交互に現れてし
まう。出力端子４に着目した場合も同様である。
【０００７】つまり、第７図に示すように、出力端子
３，４には、入力信号周波数ｆ１と変換信号周波数ｆ２
の和差関係にある周波数成分ｆ２±ｆ１以外に、変換信
号周波数ｆ２の成分が漏洩してしまう、という問題が生
じる。
３，４には、入力信号周波数ｆ１と変換信号周波数ｆ２
の和差関係にある周波数成分ｆ２±ｆ１以外に、変換信
号周波数ｆ２の成分が漏洩してしまう、という問題が生
じる。
【０００８】この漏洩周波数（ｆ２）の成分は、たとえ
ば副搬送波によるカラー信号の正常な復調を妨げるなど
の害をもたらす。
ば副搬送波によるカラー信号の正常な復調を妨げるなど
の害をもたらす。
【０００９】そこで、本発明者らは、上述した漏洩周波
数成分（ｆ２）を低減させるため、図６中に示すよう
に、可変抵抗器ＶＲによって上記バイアス電流Ｉｄｃ
１，Ｉｄｃ２のバラツキを補償することを検討した。
数成分（ｆ２）を低減させるため、図６中に示すよう
に、可変抵抗器ＶＲによって上記バイアス電流Ｉｄｃ
１，Ｉｄｃ２のバラツキを補償することを検討した。
【００１０】しかしながら、可変抵抗器ＶＲは半導体集
積回路化が困難であるとともに、上記バラツキを補償す
るためには１個ずつ面倒な調整作業を行わなければなら
ず、これは半導体集積回路化および製造コストの低減化
を事実上不可能にするものである。
積回路化が困難であるとともに、上記バラツキを補償す
るためには１個ずつ面倒な調整作業を行わなければなら
ず、これは半導体集積回路化および製造コストの低減化
を事実上不可能にするものである。
【００１１】本発明の目的は、半導体集積回路化および
製造コストの低減化を妨げることなく、漏洩周波数成分
の大幅な低減を可能にする、という技術を提供すること
にある。本発明の前記ならびにそのほかの目的と特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。
製造コストの低減化を妨げることなく、漏洩周波数成分
の大幅な低減を可能にする、という技術を提供すること
にある。本発明の前記ならびにそのほかの目的と特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。すなわち、入力信号周波数ｆ１を
変換信号周波数ｆ２と和差関係にある周波数ｆ２±ｆ１
に変換する周波数変換回路にあって、入力信号を２つの
伝達回路によって正相と逆相に振り分けて伝達させ、上
記２つの伝達回路の出力を上記変換信号ｆ２に同期して
２つの出力端子に交互に切換接続させるとともに、上記
２つの伝達回路の出力バイアスレベルをそれぞれに定め
る２つのバイアス回路と上記２つの伝達回路との間の接
続を、上記変換信号に同期して交互に切り換えさせる、
というものである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。すなわち、入力信号周波数ｆ１を
変換信号周波数ｆ２と和差関係にある周波数ｆ２±ｆ１
に変換する周波数変換回路にあって、入力信号を２つの
伝達回路によって正相と逆相に振り分けて伝達させ、上
記２つの伝達回路の出力を上記変換信号ｆ２に同期して
２つの出力端子に交互に切換接続させるとともに、上記
２つの伝達回路の出力バイアスレベルをそれぞれに定め
る２つのバイアス回路と上記２つの伝達回路との間の接
続を、上記変換信号に同期して交互に切り換えさせる、
というものである。
【００１３】
【作用】上述した手段によれば、各出力端子はそれぞ
れ、変換信号に関係なく、常に同じバイアス回路に基づ
く電圧が現れるようになるため、バイアス回路間のバラ
ツキの影響を回避することができる。これにより、半導
体集積回路化および製造コストの低減化を妨げることな
く、漏洩周波数成分の大幅な低減を可能にする、という
目的が達成される。
れ、変換信号に関係なく、常に同じバイアス回路に基づ
く電圧が現れるようになるため、バイアス回路間のバラ
ツキの影響を回避することができる。これにより、半導
体集積回路化および製造コストの低減化を妨げることな
く、漏洩周波数成分の大幅な低減を可能にする、という
目的が達成される。
【００１４】
【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。図１は本発明の技術が適用された周波
数変換回路の一実施例を示したものであって、Ｖ１はバ
イアス電圧源、Ｑ７，Ｑ８は第１，第２のトランジス
タ、ＳＷ１〜ＳＷ４は選択スイッチング回路、Ｒ５〜Ｒ
９は抵抗、Ｃ５はコンデンサ、Ｉ２，Ｉ３は定電流源、
ｆ１は入力信号、ｆ２は変換信号、３，４は出力端子、
Ｖｃｃは電源電位である。
ながら説明する。図１は本発明の技術が適用された周波
数変換回路の一実施例を示したものであって、Ｖ１はバ
イアス電圧源、Ｑ７，Ｑ８は第１，第２のトランジス
タ、ＳＷ１〜ＳＷ４は選択スイッチング回路、Ｒ５〜Ｒ
９は抵抗、Ｃ５はコンデンサ、Ｉ２，Ｉ３は定電流源、
ｆ１は入力信号、ｆ２は変換信号、３，４は出力端子、
Ｖｃｃは電源電位である。
【００１５】同図において、バイアス電源Ｖ１は入力信
号ｆ１に一定の直流分（Ｖ１）を付与する。抵抗Ｒ５と
コンデンサＣ５は、入力信号ｆ１の直流分（Ｖ１）だけ
を抽出するローパスフィルタを形成する。直流分（Ｖ
１）を含む入力信号ｆ１は第１のトランジスタＱ７のベ
ースに与えられ、Ｒ５とＣ５によって抽出された直流分
（Ｖ１）は第２のトランジスタＱ８のベースに与えられ
る。
号ｆ１に一定の直流分（Ｖ１）を付与する。抵抗Ｒ５と
コンデンサＣ５は、入力信号ｆ１の直流分（Ｖ１）だけ
を抽出するローパスフィルタを形成する。直流分（Ｖ
１）を含む入力信号ｆ１は第１のトランジスタＱ７のベ
ースに与えられ、Ｒ５とＣ５によって抽出された直流分
（Ｖ１）は第２のトランジスタＱ８のベースに与えられ
る。
【００１６】第１のトランジスタＱ７と第２のトランジ
スタＱ８はエミッタ同士が抵抗Ｒ７を介して接続される
ことにより差動トランジスタ回路を形成する。抵抗Ｒ
８，Ｒ９はそれぞれコレクタ負荷抵抗であって、上記２
つのトランジスタＱ７，Ｑ８にそれぞれに流れるコレク
タ電流を電圧変換して出力端子３，４に取り出す負荷回
路を形成する。
スタＱ８はエミッタ同士が抵抗Ｒ７を介して接続される
ことにより差動トランジスタ回路を形成する。抵抗Ｒ
８，Ｒ９はそれぞれコレクタ負荷抵抗であって、上記２
つのトランジスタＱ７，Ｑ８にそれぞれに流れるコレク
タ電流を電圧変換して出力端子３，４に取り出す負荷回
路を形成する。
【００１７】定電流源Ｉ２，Ｉ３は、上記２つのトラン
ジスタＱ７，Ｑ８の各エミッタにそれぞれバイアス電流
を与える。選択スイッチング回路ＳＷ１〜ＳＷ４はそれ
ぞれ上記変換信号ｆ２に同期してポート１とポート２を
切換選択する。
ジスタＱ７，Ｑ８の各エミッタにそれぞれバイアス電流
を与える。選択スイッチング回路ＳＷ１〜ＳＷ４はそれ
ぞれ上記変換信号ｆ２に同期してポート１とポート２を
切換選択する。
【００１８】この場合、ＳＷ３，ＳＷ４は第１の切換回
路を形成し、上記２つのトランジスタＱ７，Ｑ８のコレ
クタと上記２つのコレクタ負荷抵抗Ｒ８，Ｒ９との間の
接続を上記変換信号ｆ２に同期して交互に切り換える。
路を形成し、上記２つのトランジスタＱ７，Ｑ８のコレ
クタと上記２つのコレクタ負荷抵抗Ｒ８，Ｒ９との間の
接続を上記変換信号ｆ２に同期して交互に切り換える。
【００１９】また、ＳＷ１，ＳＷ２は第２の切換回路を
形成し、上記２つの定電流源Ｉ２，Ｉ３と上記２つトラ
ンジスタＱ７，Ｑ８との間の接続を、上記変換信号ｆ２
に同期して交互に切り換える。
形成し、上記２つの定電流源Ｉ２，Ｉ３と上記２つトラ
ンジスタＱ７，Ｑ８との間の接続を、上記変換信号ｆ２
に同期して交互に切り換える。
【００２０】次に、動作について説明する。図２（ａ）
〜（ｄ）は、図１に示した周波数変換回路の要部におけ
る動作波形例を示す。
〜（ｄ）は、図１に示した周波数変換回路の要部におけ
る動作波形例を示す。
【００２１】図１，図２において、入力信号ｆ１は、ト
ランジスタＱ７，Ｑ８が形成する２つの伝達回路によ
り、正相と逆相に振り分けられて伝達される。正相の伝
達出力と逆相の伝達出力は上記変換信号ｆ２に同期して
２つの出力端子３，４に交互に切換接続される。
ランジスタＱ７，Ｑ８が形成する２つの伝達回路によ
り、正相と逆相に振り分けられて伝達される。正相の伝
達出力と逆相の伝達出力は上記変換信号ｆ２に同期して
２つの出力端子３，４に交互に切換接続される。
【００２２】これにより、図２（ｃ）に示すように、入
力信号ｆ１の位相を変換信号ｆ２の周期ごとに反転する
平衡変調波形が出力端子３，４に現れるようになる。こ
の平衡変調波形の周波数成分は入力信号周波数ｆ１と変
換信号周波数ｆ２の和差関係にある。つまり、入力信号
周波数ｆ１が変換信号周波数ｆ２を中心とする２つの周
波数成分ｆ２＋ｆ１とｆ２−ｆ１に周波数変換される
（図７参照）。
力信号ｆ１の位相を変換信号ｆ２の周期ごとに反転する
平衡変調波形が出力端子３，４に現れるようになる。こ
の平衡変調波形の周波数成分は入力信号周波数ｆ１と変
換信号周波数ｆ２の和差関係にある。つまり、入力信号
周波数ｆ１が変換信号周波数ｆ２を中心とする２つの周
波数成分ｆ２＋ｆ１とｆ２−ｆ１に周波数変換される
（図７参照）。
【００２３】これとともに、トランジスタＱ７側に接続
する定電流源Ｉ２／Ｉ３と、トランジスタＱ８側に接続
する定電流源Ｉ３／Ｉ２が、上記変換信号ｆ２に同期し
て交互に入れ替わる。
する定電流源Ｉ２／Ｉ３と、トランジスタＱ８側に接続
する定電流源Ｉ３／Ｉ２が、上記変換信号ｆ２に同期し
て交互に入れ替わる。
【００２４】これにより、たとえば出力端子３に着目し
た場合、その出力端子３は、第１，第２の２つの切換回
路を形成する選択スイッチング回路ＳＷ１〜ＳＷ４がポ
ート１側を選択する状態とポート２側を選択する状態の
いずれの場合においても、常に一方の定電流源Ｉ２側に
接続される。同様に、出力端子４は、上記選択スイッチ
ング回路ＳＷ１〜ＳＷ４がポート１側を選択する状態と
ポート２側を選択する状態のいずれの場合においても、
常に他方の定電流源Ｉ３側に接続される。
た場合、その出力端子３は、第１，第２の２つの切換回
路を形成する選択スイッチング回路ＳＷ１〜ＳＷ４がポ
ート１側を選択する状態とポート２側を選択する状態の
いずれの場合においても、常に一方の定電流源Ｉ２側に
接続される。同様に、出力端子４は、上記選択スイッチ
ング回路ＳＷ１〜ＳＷ４がポート１側を選択する状態と
ポート２側を選択する状態のいずれの場合においても、
常に他方の定電流源Ｉ３側に接続される。
【００２５】つまり、各出力端子３，４にはそれぞれ、
変換信号ｆ２に関係なく、常に同じ定電流源Ｉ２，Ｉ３
によって通電される電流（Ｉｄｃ１，Ｉｄｃ２）に基づ
く電圧が現れる。したがって、２つの定電流源Ｉ２，Ｉ
３によってそれぞれに通電される電流の大きさにバラツ
キ（Ｉｄｃ１≠Ｉｄｃ２）があったとしても、このバラ
ツキ分（Ｉｄｃ１−Ｉｄｃ２）が変換信号ｆ２で変調さ
れて出力端子３，４に現れることはない。
変換信号ｆ２に関係なく、常に同じ定電流源Ｉ２，Ｉ３
によって通電される電流（Ｉｄｃ１，Ｉｄｃ２）に基づ
く電圧が現れる。したがって、２つの定電流源Ｉ２，Ｉ
３によってそれぞれに通電される電流の大きさにバラツ
キ（Ｉｄｃ１≠Ｉｄｃ２）があったとしても、このバラ
ツキ分（Ｉｄｃ１−Ｉｄｃ２）が変換信号ｆ２で変調さ
れて出力端子３，４に現れることはない。
【００２６】以上のように、各出力端子３，４はそれぞ
れ、変換信号ｆ２に関係なく、常に同じバイアス回路に
基づく電圧が現れるようになるため、可変抵抗器などに
よる補償を行わずとも、バイアス回路間のバラツキの影
響を回避することができる。これにより、半導体集積回
路化および製造コストの低減化を妨げることなく、漏洩
周波数成分（ｆ２）の大幅な低減が可能になる。図３は
本発明の第２の実施例を示す。上述した実施例との相違
に着目して説明すると、同図に示す実施例では、２つの
トランジスタＱ７，Ｑ８の各ベースにそれぞれ同一レベ
ルの直流バイアス電圧Ｖ１を与えるとともに、その片方
のトランジスタＱ８のベースにだけコンデンサＣ５を介
して入力信号ｆ１を重畳させるようにしてある。
れ、変換信号ｆ２に関係なく、常に同じバイアス回路に
基づく電圧が現れるようになるため、可変抵抗器などに
よる補償を行わずとも、バイアス回路間のバラツキの影
響を回避することができる。これにより、半導体集積回
路化および製造コストの低減化を妨げることなく、漏洩
周波数成分（ｆ２）の大幅な低減が可能になる。図３は
本発明の第２の実施例を示す。上述した実施例との相違
に着目して説明すると、同図に示す実施例では、２つの
トランジスタＱ７，Ｑ８の各ベースにそれぞれ同一レベ
ルの直流バイアス電圧Ｖ１を与えるとともに、その片方
のトランジスタＱ８のベースにだけコンデンサＣ５を介
して入力信号ｆ１を重畳させるようにしてある。
【００２７】図４は、図１に示した周波数変換回路の詳
細な回路実施例を示す。図１に示した選択スイッチング
回路ＳＷ１〜ＳＷ４は、図４にその具体的回路例を示す
ように、トランジスタＱ９〜Ｑ１６によって構成するこ
とができる。トランジスタＱ１７〜Ｑ２０は各トランジ
スタＱ１３〜Ｑ１６を変換信号ｆ２によってオン／オフ
制御するための制御回路を構成する。
細な回路実施例を示す。図１に示した選択スイッチング
回路ＳＷ１〜ＳＷ４は、図４にその具体的回路例を示す
ように、トランジスタＱ９〜Ｑ１６によって構成するこ
とができる。トランジスタＱ１７〜Ｑ２０は各トランジ
スタＱ１３〜Ｑ１６を変換信号ｆ２によってオン／オフ
制御するための制御回路を構成する。
【００２８】スイッチング回路ＳＷ１を構成するトラン
ジスタＱ１３とＱ１４は、その共通エミッタに抵抗Ｒ１
０が接続されることにより定電流源Ｉ２も一緒に形成す
る。同様に、スイッチング回路ＳＷ２を構成するトラン
ジスタＱ１５とＱ１６は、その共通エミッタに抵抗Ｒ１
１が接続されることにより定電流源Ｉ３も一緒に形成す
る。
ジスタＱ１３とＱ１４は、その共通エミッタに抵抗Ｒ１
０が接続されることにより定電流源Ｉ２も一緒に形成す
る。同様に、スイッチング回路ＳＷ２を構成するトラン
ジスタＱ１５とＱ１６は、その共通エミッタに抵抗Ｒ１
１が接続されることにより定電流源Ｉ３も一緒に形成す
る。
【００２９】この場合、抵抗Ｒ１０，Ｒ１１のバラツキ
（Ｒ１０≠Ｒ１１）いわゆるペア性欠如により、定電流
源Ｉ２，Ｉ３の電流値にバラツキ（Ｉ２≠Ｉ３）を生じ
ることが考えられる。しかし、このバラツキ分（Ｉ２−
Ｉ３）が変換信号ｆ２で変調されて出力端子３，４に現
れることは、Ｑ９〜Ｑ１２とＱ１３〜１６による２個所
での切換動作によって回避される。つまり、出力端子
３，４と抵抗Ｒ１０，Ｒ１１との間の接続関係は、常に
一定となるように切り換えられる。
（Ｒ１０≠Ｒ１１）いわゆるペア性欠如により、定電流
源Ｉ２，Ｉ３の電流値にバラツキ（Ｉ２≠Ｉ３）を生じ
ることが考えられる。しかし、このバラツキ分（Ｉ２−
Ｉ３）が変換信号ｆ２で変調されて出力端子３，４に現
れることは、Ｑ９〜Ｑ１２とＱ１３〜１６による２個所
での切換動作によって回避される。つまり、出力端子
３，４と抵抗Ｒ１０，Ｒ１１との間の接続関係は、常に
一定となるように切り換えられる。
【００３０】図５は、上述した本発明の周波数変換回路
を使用したビデオ信号記録再生装置の要部における一実
施例を示す。同図に示すのは輝度信号をＦＭ信号に変換
し、カラー信号をそのＦＭ信号の低域に周波数変換する
再生回路部であって、１０１は再生磁気ヘッド、１０２
は再生信号増幅器、１０３はＨＰＦ（ハイパスフィル
タ）、１０４は輝度信号処理回路、１０５は加算器、１
０６は出力バッファ、１０７はＬＰＦ（ロウパスフィル
タ）、１０８はＡＣＣ（カラー信号レベル制御器）、１
０９は上述した本発明の周波数変換回路、１１０はＢＰ
Ｆ（バンドパスフィルタ）、１１１はくし形フィルタ、
１１２はカラーキラー、１１３は変換信号ｆ２発生器、
１１４は位相検波器、１１５は水晶発振器、１１６は信
号出力端子である。
を使用したビデオ信号記録再生装置の要部における一実
施例を示す。同図に示すのは輝度信号をＦＭ信号に変換
し、カラー信号をそのＦＭ信号の低域に周波数変換する
再生回路部であって、１０１は再生磁気ヘッド、１０２
は再生信号増幅器、１０３はＨＰＦ（ハイパスフィル
タ）、１０４は輝度信号処理回路、１０５は加算器、１
０６は出力バッファ、１０７はＬＰＦ（ロウパスフィル
タ）、１０８はＡＣＣ（カラー信号レベル制御器）、１
０９は上述した本発明の周波数変換回路、１１０はＢＰ
Ｆ（バンドパスフィルタ）、１１１はくし形フィルタ、
１１２はカラーキラー、１１３は変換信号ｆ２発生器、
１１４は位相検波器、１１５は水晶発振器、１１６は信
号出力端子である。
【００３１】ここで、たとえばＶＨＳ方式のＶＴＲの場
合、位相推移動作の詳細は省くが、低域カラー信号成分
は４０ｆＨ（ｆＨ＝水平同期周波数）の周波数（ｆ１）
であり、周波数変換回路１０９にて、ｆｓｃ＋４０ｆＨ
（ｆｓｃは３５７９５４５Ｈｚのカラー副搬送波周波
数）の変換信号ｆ２によりｆｓｃ成分に周波数変換され
る。
合、位相推移動作の詳細は省くが、低域カラー信号成分
は４０ｆＨ（ｆＨ＝水平同期周波数）の周波数（ｆ１）
であり、周波数変換回路１０９にて、ｆｓｃ＋４０ｆＨ
（ｆｓｃは３５７９５４５Ｈｚのカラー副搬送波周波
数）の変換信号ｆ２によりｆｓｃ成分に周波数変換され
る。
【００３２】この周波数変換にて変換信号ｆ２が出力側
に漏洩することがあると、これが再生画面に斜線として
現れ、画質劣化となるが、本発明の周波数変換回路１０
９では、上述したように、変換信号ｆ２の漏洩が大幅に
低減されることにより、そのような画質劣化は回避され
る。
に漏洩することがあると、これが再生画面に斜線として
現れ、画質劣化となるが、本発明の周波数変換回路１０
９では、上述したように、変換信号ｆ２の漏洩が大幅に
低減されることにより、そのような画質劣化は回避され
る。
【００３３】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。たとえ
ば、トランジスタとしてＭＯＳトランジスタを使用する
構成も可能である。
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。たとえ
ば、トランジスタとしてＭＯＳトランジスタを使用する
構成も可能である。
【００３４】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野である周波
数変換回路に適用した場合について説明したが、それに
限定されるものではなく、たとえばＳＳＢ信号（単側波
帯変調信号）を発生するための平衡変調回路あるいは位
相振幅変調されたデジタル信号の復調回路などにも適用
できる。
てなされた発明をその背景となった利用分野である周波
数変換回路に適用した場合について説明したが、それに
限定されるものではなく、たとえばＳＳＢ信号（単側波
帯変調信号）を発生するための平衡変調回路あるいは位
相振幅変調されたデジタル信号の復調回路などにも適用
できる。
【００３５】
【発明の効果】本願において開示される発明のうち、代
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。すなわち、半導体集積回路化および製造コストの
低減化を妨げることなく、漏洩周波数成分の大幅な低減
をはかることができる、という効果が得られる。
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。すなわち、半導体集積回路化および製造コストの
低減化を妨げることなく、漏洩周波数成分の大幅な低減
をはかることができる、という効果が得られる。
【図１】図１は本発明の技術が適用された周波数変換回
路の一実施例を示す回路図
路の一実施例を示す回路図
【図２】図１に示した周波数変換回路の要部における動
作波形例を示す波形チャート
作波形例を示す波形チャート
【図３】本発明の第２の実施例を示す回路図
【図４】図１に示した周波数変換回路の詳細な回路実施
例
例
【図５】本発明の周波数変換回路を使用したビデオ信号
記録再生装置の要部における一実施例を示すブロック図
記録再生装置の要部における一実施例を示すブロック図
【図６】本発明をなすに先立って検討された周波数変換
回路の構成を示す回路図
回路の構成を示す回路図
【図７】周波数漏洩がある周波数変換回路の出力スペク
トル図
トル図
ｆ１ 入力信号
ｆ２ 変換信号
Ｑ７，Ｑ８ 第１，第２の伝達回路を形成するトランジ
スタ ３，４ 出力端子 Ｉ２，Ｉ３ 定電流源（バラツキ要因） ＳＷ１〜ＳＷ４ 第１，第２の切換回路を形成する選択
スイッチング回路 Ｒ１０，Ｒ１１ 抵抗（バラツキ要因） １０９ 周波数変換回路
スタ ３，４ 出力端子 Ｉ２，Ｉ３ 定電流源（バラツキ要因） ＳＷ１〜ＳＷ４ 第１，第２の切換回路を形成する選択
スイッチング回路 Ｒ１０，Ｒ１１ 抵抗（バラツキ要因） １０９ 周波数変換回路
フロントページの続き
(72)発明者 倉林 直樹
東京都小平市上水本町５丁目22番１号
株式会社 日立マイコンシステム内
(72)発明者 山本 師久
東京都小平市上水本町５丁目22番１号
株式会社 日立マイコンシステム内
(72)発明者 降▲旗▼ 誠
群馬県高崎市西横手町111番地 株式会
社 日立製作所 高崎工場内
(56)参考文献 特開 平６−14342（ＪＰ，Ａ)
特開 平４−342303（ＪＰ，Ａ)
特開 平３−181211（ＪＰ，Ａ)
特開 昭56−153807（ＪＰ，Ａ)
特開 昭50−15467（ＪＰ，Ａ)
実開 平１−156624（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03C 1/54
H04N 9/83
Claims (4)
- 【請求項１】 入力信号の周波数ｆ１を変換信号の周波
数f２と和差関係にある周波数f２±ｆ１に変換する周波
数変換回路であって、 入力信号を正相で伝達する第１の伝達回路と、 上記入力信号を逆相で伝達する第２の伝達回路と、 上記第１および第２の伝達回路の出力を上記変換信号に
同期して第１および第２の出力端子に交互に切換接続さ
せる第１の切換回路と、 上記第１および第２の伝達回路の出力バイアスレベルを
定める第１のバイアス回路と、上記第１および第２の伝達回路の出力バイアスレベルを
定める第２のバイアス回路と、 上記第１および第２の伝達回路と上記第１および第２の
バイアス回路との間の接続を上記変換信号に同期して交
互に切り換える第２の切換回路とを備え、 上記第１の出力端子は上記変換信号が正相および逆相の
いずれの場合にも上記第１および第２の切換回路を介し
て上記第１のバイアス回路に接続され、上記第２の出力
端子は上記変換信号が正相および逆相のいずれの場合に
も上記第１および第２の切換回路を介して上記第２のバ
イアス回路に接続される ことを特徴とする周波数変換回
路。 - 【請求項２】 入力信号の周波数ｆ１を変換信号の周波
数f２と和差関係にある周波数f２±ｆ１に変換する周波
数変換回路であって、 入力信号に比例した互いに逆相成分を持つ２つの電流成
分を形成する第１および第２のトランジスタ回路と、 上記２つの電流成分をそれぞれ電圧変換して出力端子に
取り出す第１および第２の負荷回路と、 上記２つのトランジスタ回路と上記第１および第２の負
荷回路との間の接続を上記変換信号に同期して交互に切
り換える第１の切換回路と、 上記電流成分を形成するために上記２つのトランジスタ
回路のそれぞれにバイアス電流を流す第１および第２の
電流源と、 上記第１および第２の電流源と上記２つトランジスタ回
路との間の接続を上記変換信号に同期して交互に切り換
える第２の切換回路とを備え、上記第１の負荷回路は上記変換信号が正相および逆相の
いずれの場合にも上記第１および第２の切換回路を介し
て上記第１の電流源に接続され、上記第２の負荷回路は
上記変換信号が正相および逆相のいずれの場合にも上記
第１および第２の切換回路を介して上記第２の電流源に
接続される ことを特徴とする周波数変換回路。 - 【請求項３】 入力信号の周波数ｆ１を変換信号の周波
数f２と和差関係にある周波数f２±ｆ１に変換する周波
数変換回路であって、 ベースに入力信号が与えられる第１のトランジスタとベ
ースに上記入力信号の直流分が与えられる第２のトラン
ジスタとのエミッタ同士を抵抗を介して接続した差動ト
ランジスタ回路と、 上記２つのトランジスタのそれぞれに流れるコレクタ電
流を電圧変換して出力端子に取り出す第１および第２の
コレクタ負荷抵抗と、 上記２つのトランジスタのコレクタと上記第１および第
２のコレクタ負荷抵抗との間の接続を上記変換信号に同
期して交互に切り換える第１の切換回路と、 上記２つのトランジスタの各エミッタのそれぞれにバイ
アス電流を与える第１および第２の電流源と、 上記第１および第２の電流源と上記２つトランジスタと
の間の接続を上記変換信号に同期して交互に切り換える
第２の切換回路とを備え、 上記第１のコレクタ負荷抵抗は上記変換信号が正相およ
び逆相のいずれの場合にも上記第１および第２の切換回
路を介して上記第１の電流源に接続され、上記第２のコ
レクタ負荷抵抗は上記変換信号が正相および逆相のいず
れの場合にも上記第１および第２の切換回路を介して上
記第２の電流源に接続される ことを特徴とする周波数変
換回路。 - 【請求項４】 低域カラー信号の周波数域を変換信号に
よってカラー副搬送波信号の周波数域に変換する周波数
変換回路を有するビデオ信号記録再生装置であって、 低域カラー信号を正相で伝達する第１の伝達回路と、 上記低域カラー信号を逆相で伝達する第２の伝達回路
と、 上記第１および第２の伝達回路の出力を上記変換信号に
同期して第１および第２の出力端子に交互に切換接続さ
せる第１の切換回路と、 上記第１および第２の伝達回路の出力バイアスレベルを
定める第１のバイアス回路と、上記第１および第２の伝達回路の出力バイアスレベルを
定める第２のバイアス回路と、 上記第１および第２の伝達回路と上記第１および第２の
バイアス回路との間の接続を上記変換信号に同期して交
互に切り換える第２の切換回路とを備え、 上記第１の出力端子は上記変換信号が正相および逆相の
いずれの場合にも上記第１および第２の切換回路を介し
て上記第１のバイアス回路に接続され、上記第２の出力
端子は上記変換信号が正相および逆相のいずれの場合に
も上記第１および第２の切換回路を介して上記第２のバ
イアス回路に接続される ことを特徴とするビデオ信号記
録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08875194A JP3370772B2 (ja) | 1994-04-26 | 1994-04-26 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08875194A JP3370772B2 (ja) | 1994-04-26 | 1994-04-26 | 周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297644A JPH07297644A (ja) | 1995-11-10 |
| JP3370772B2 true JP3370772B2 (ja) | 2003-01-27 |
Family
ID=13951613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08875194A Expired - Fee Related JP3370772B2 (ja) | 1994-04-26 | 1994-04-26 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3370772B2 (ja) |
-
1994
- 1994-04-26 JP JP08875194A patent/JP3370772B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07297644A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2801389B2 (ja) | 信号処理装置 | |
| KR900019002A (ko) | 조합 회로 | |
| JPS62295591A (ja) | 色同期回路 | |
| JP3370772B2 (ja) | 周波数変換回路 | |
| US4641206A (en) | Video signal recording and reproducing apparatus including a noise reduction circuit | |
| US4417284A (en) | Gain control circuit for a video tape recorder wherein the chrominance is gain controlled in response to the luminance signal as well as the chrominance signal | |
| US4991026A (en) | Chrominance signal reproducing apparatus for video tape recorder | |
| JPH0779456B2 (ja) | 磁気記録再生装置 | |
| EP0521472B1 (en) | Image signal processing device | |
| JPH0617392Y2 (ja) | Ｓｖｈｓ信号処理装置 | |
| JP2549147B2 (ja) | クランプ回路 | |
| JP3418061B2 (ja) | 映像信号処理装置 | |
| US5497242A (en) | Write current control circuit for audio recording | |
| JP3861439B2 (ja) | 信号同期回路およびそれを用いた色信号再生回路 | |
| JPS6250018B2 (ja) | ||
| JPS5963893A (ja) | 変調回路 | |
| JPS62154993A (ja) | ビデオカメラの信号処理回路 | |
| JPS6239998A (ja) | ビデオ信号再生装置 | |
| JPS5981984A (ja) | 映像信号記録装置 | |
| JPH01150280A (ja) | 記録装置 | |
| JPH02216667A (ja) | 白ピーク反転現象補償回路 | |
| JPH04170208A (ja) | 信号処理装置 | |
| JPS6141219A (ja) | デユ−テイ−補正装置 | |
| JPS6328181A (ja) | 映像信号記録装置 | |
| JPS58177501A (ja) | 映像信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021105 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |