JP3369240B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3369240B2
JP3369240B2 JP06123893A JP6123893A JP3369240B2 JP 3369240 B2 JP3369240 B2 JP 3369240B2 JP 06123893 A JP06123893 A JP 06123893A JP 6123893 A JP6123893 A JP 6123893A JP 3369240 B2 JP3369240 B2 JP 3369240B2
Authority
JP
Japan
Prior art keywords
substrate
insulating substrate
resin
thin film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP06123893A
Other languages
Japanese (ja)
Other versions
JPH06252406A (en
Inventor
舜平 山崎
利光 小沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP06123893A priority Critical patent/JP3369240B2/en
Publication of JPH06252406A publication Critical patent/JPH06252406A/en
Priority to JP2000047555A priority patent/JP3369528B2/en
Application granted granted Critical
Publication of JP3369240B2 publication Critical patent/JP3369240B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、薄膜半導体装置や薄膜
半導体装置を用いた液晶電気光学装置さらにはその応用
製品に使用されるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used in a thin film semiconductor device, a liquid crystal electro-optical device using the thin film semiconductor device, and its applied products.

【0002】[0002]

【従来の技術】薄膜トランジスタの性能向上に伴い、イ
メージセンサー等の半導体素子の駆動デバイスとして、
また液晶表示パネル等に広く利用されている。
2. Description of the Related Art With the improvement in performance of thin film transistors, as a driving device for semiconductor elements such as image sensors,
It is also widely used in liquid crystal display panels and the like.

【0003】イメージセンサーは、複写機やファクシミ
リ、ワードプロセッサー等に幅広く利用され、コンピュ
ータを取り巻く情報産業の一翼を担う商品となってい
る。こうした商品には、常に、高性能化とともにコスト
ダウンが要求されている。その要求を満たす為に、イメ
ージセンサを薄膜トランジスタで駆動させるというよう
なさらに高度な技術に対する要求が強まっている。
Image sensors are widely used in copiers, facsimiles, word processors, etc., and have become a part of the information industry that surrounds computers. Such products are always required to have higher performance and lower costs. In order to meet the demand, there is an increasing demand for more advanced technology such as driving an image sensor with a thin film transistor.

【0004】また液晶表示装置は、時計などの極簡単な
構造を有した装置として広まり、最近に至っては高品位
テレビに匹敵する程度の情報量と鮮明さを売り物にする
デバイスの開発に努力が払われている。
Liquid crystal display devices have become widespread as devices having an extremely simple structure such as a clock, and in recent years, efforts have been made to develop a device that sells information amount and clarity comparable to that of a high-definition television. Have been paid.

【0005】イメージセンサーや液晶ディスプレイの性
能向上の表れとして、大面積化の傾向が高い。特に液晶
ディスプレイに関しては高品位テレビを目指すとなれば
対角40インチで1m角の基板を用いることも出てくる。
There is a strong tendency to increase the area as an indication of the improvement in the performance of image sensors and liquid crystal displays. Especially for liquid crystal displays, when aiming for a high-definition television, it may be necessary to use a 1-inch square substrate with a diagonal of 40 inches.

【0006】また、歩留りの向上や生産性の向上を考え
ると、1枚のパネルサイズは小さくても大面積基板で作
製し、後に小さなパネルを多数そこから切り出す多面取
りの手法を行なう事もある。
Further, considering the improvement of the yield and the improvement of the productivity, there is a case where a single panel is manufactured on a large-sized substrate even if the panel size is small, and then a multiple cutting method for cutting a large number of small panels is performed. .

【0007】[0007]

【発明が解決しようとする課題】このような大面積基板
で液晶セルを作製すると今までは生じなかった様々な問
題が発生してきた。
When a liquid crystal cell is manufactured using such a large-area substrate, various problems that have not occurred until now have occurred.

【0008】まず、使用する基板は、通常厚さ1mm程
度のガラスである。小さな基板面積の場合には剛直さを
保っているが、1m角となると剛直というよりはあたか
も紙の如くに容易にたわむ。2枚の基板を貼り合わせて
一定の間隔の液晶セルを形成しようとしても紙の如き状
態ではそれを実現する事は到底出来ない
First, the substrate used is usually glass having a thickness of about 1 mm. When the substrate area is small, the rigidity is maintained, but when it is 1 m square, it flexes as if it were paper rather than rigidity. Even if two substrates are bonded together to form a liquid crystal cell with a certain distance, it is impossible to realize it in a state like paper.

【0009】現在作られているままの仕様で1m角のセ
ルを作製するとパネル重量が9kg用いる液晶の量だけ
で60gとなる。このセルを垂直に立てただけで下部が
膨らみ上部の基板間隔に比して下部のそれは数10倍か
ら数100倍となる。
When a 1 m square cell is manufactured using the specifications as it is currently manufactured, the panel weight is 9 kg and the amount of liquid crystal used is 60 g. Even if this cell is erected vertically, the lower part swells and the lower part becomes several tens to several hundred times as large as the upper substrate spacing.

【0010】かといって厚みの大きな基板を使用すると
なると重量が大きくなり、その結果基板ハンドリングの
困難さをもたらし、製造装置の巨大化、危険性の増加な
ど様々な問題が発生してきた。
On the other hand, if a substrate having a large thickness is used, the weight becomes large, resulting in difficulty in handling the substrate, causing various problems such as enormous production equipment and increased risk.

【0011】また薄膜トランジスタの作製工程は非常に
長く、複雑であり、多くの人員と時間を要する。従来の
基板では、各工程での割れや欠けが生じやすく、製造歩
留りの低下を招きやすい。
The manufacturing process of a thin film transistor is very long and complicated, and requires a large number of personnel and time. In the conventional substrate, cracks and chips are likely to occur in each process, and the manufacturing yield is likely to be reduced.

【0012】[0012]

【問題を解決するための手段】本発明は、絶縁性基板
と、該基板の一方の面上の薄膜トランジスタと、前記基
板の他方の面上に積層された補強材料とを有することを
特徴とする半導体装置である。すなわち、本発明は、図
1に示すように絶縁性基板110上に、薄膜トランジス
タ111を形成し、前記薄膜トランジスタを形成した前
記絶縁性基板の面とは反対の面に補強材料112を積層
化している。
The present invention is characterized by having an insulating substrate, a thin film transistor on one surface of the substrate, and a reinforcing material laminated on the other surface of the substrate. It is a semiconductor device. That is, according to the present invention, as shown in FIG. 1, a thin film transistor 111 is formed on an insulating substrate 110, and a reinforcing material 112 is laminated on a surface opposite to the surface of the insulating substrate on which the thin film transistor is formed. .

【0013】これを作製するためには、絶縁性基板上
に、薄膜トランジスタを形成する工程の間または後にお
いて前記絶縁性基板と補強材料との積層化を行なう。
To manufacture this, the insulating substrate and the reinforcing material are laminated on the insulating substrate during or after the step of forming the thin film transistor.

【0014】積層化工程以降に行なう薄膜トランジスタ
形成工程で必要とする熱処理温度は、前記補強材料の耐
熱温度に比して低くしなければならない。これを守るよ
うに積層化材料の種類や積層化の順番が決まってくる。
The heat treatment temperature required in the thin film transistor forming step performed after the laminating step must be lower than the heat resistant temperature of the reinforcing material. In order to protect this, the type of lamination material and the order of lamination are determined.

【0015】[0015]

【作用】図1に示すように絶縁性基板110上に、薄膜
トランジスタ111を形成し、前記薄膜トランジスタを
形成した前記絶縁性基板の面とは反対の面に補強材料1
12の積層化をすると基板の強度が上昇する。さらに
は、同じ強度を得るのにガラスのみの場合と比較して重
量が少なくて済む。
As shown in FIG. 1, a thin film transistor 111 is formed on an insulating substrate 110, and a reinforcing material 1 is formed on the surface opposite to the surface of the insulating substrate on which the thin film transistor is formed.
When 12 layers are stacked, the strength of the substrate increases. Furthermore, the same strength requires less weight than glass alone.

【0016】補強材料としてはエポキシ樹脂、紫外線硬
化樹脂、ナイロン、ポリメチルメタアクリレート(PM
MA)、アクリル樹脂、PES、PET、ポリテトラフ
ルオロエチレン(PTFE)、ポリイミド、ポリエーテ
ルアミド、PEEK、EVA、ガラス、水ガラス、セラ
ミック材料、木材、プリント基板、ガラスエポキシ樹
脂、など広範囲な材料が使用される。
As the reinforcing material, epoxy resin, ultraviolet curable resin, nylon, polymethylmethacrylate (PM
MA), acrylic resin, PES, PET, polytetrafluoroethylene (PTFE), polyimide, polyetheramide, PEEK, EVA, glass, water glass, ceramic material, wood, printed circuit board, glass epoxy resin, etc. used.

【0017】上記補強材料の積層化工程を、半導体装置
作製工程のどの時点で行なうかは、補強材料の耐熱温
度、積層化に必要な温度、半導体装置の作製工程中の温
度等を十分に考慮して決定する必要がある。
When the step of stacking the reinforcing material is performed in the semiconductor device manufacturing step, the heat resistance temperature of the reinforcing material, the temperature required for stacking, the temperature during the manufacturing step of the semiconductor device, etc. should be taken into consideration. Then you need to decide.

【0018】すなわち、絶縁性基板上に薄膜トランジス
タを形成する時には、かなり高い処理温度を必要とす
る。特に結晶化型トランジスタを作製するときにはアモ
ルファスシリコン薄膜トランジスタを作製する時以上に
一層その傾向が激しい。そのなかで最も高い温度を必要
とするのがシリコンの結晶化に要する温度であり、通常
450℃以上である。それ以降ではゲイト絶縁膜の成膜
温度が200〜300℃、レーザーアニール温度が室温
〜300℃、ITOの成膜温度が300℃といった具合
である。
That is, a considerably high processing temperature is required when forming a thin film transistor on an insulating substrate. In particular, when a crystallized transistor is manufactured, the tendency is more intense than when an amorphous silicon thin film transistor is manufactured. The highest temperature among them is the temperature required for crystallization of silicon, and is usually 450 ° C. or higher. After that, the gate insulating film forming temperature is 200 to 300 ° C., the laser annealing temperature is room temperature to 300 ° C., and the ITO film forming temperature is 300 ° C.

【0019】従って、積層材料の耐熱温度及び積層化に
要する温度がシリコンの結晶化に要する温度より高くな
ければ結晶化の前の積層化の処理は行なえないことは当
然である。通常、一連の工程の中で処理温度、材料の耐
熱温度は、高温から低温に推移して行かなければならな
い。これを守れば、積層化をいつ行なうかと言う事に関
しては問題ない。
Therefore, it is natural that the lamination process before the crystallization cannot be performed unless the heat resistant temperature of the lamination material and the temperature required for the lamination are higher than the temperature required for the crystallization of silicon. Usually, in a series of steps, the processing temperature and the heat resistant temperature of the material have to change from high temperature to low temperature. If this is observed, there will be no problem when it comes to stacking.

【0020】ただし、これに反すると積層化した材料が
融解したり、剥離したり、ピンホールが生じたり、歪ん
だりして、信頼性のある製品には到底結びつかない事に
なる事が多い。
However, contrary to this, the laminated materials are often melted, peeled off, pinholes are generated, or are distorted, so that a reliable product cannot be obtained at all.

【0021】上記補強材料の中で、450℃以上の耐熱
温度を有するのは、例えば、PTFE、ポリイミド、ポ
リエーテルアミド、ガラス、水ガラス、セラミック基板
などがある。
Among the above-mentioned reinforcing materials, those having a heat resistant temperature of 450 ° C. or higher include, for example, PTFE, polyimide, polyetheramide, glass, water glass, and ceramic substrates.

【0022】これらの材料を単独で用いて図1のように
絶縁性基板と積層するか、さらに、図2に示した様に、
絶縁性基板110と樹脂112とさらにガラス113と
言うように3重、更には5重と積層化しても構わない。
These materials may be used alone and laminated with an insulating substrate as shown in FIG. 1, or further, as shown in FIG.
The insulating substrate 110, the resin 112, and the glass 113 may be stacked in three layers, and further in five layers.

【0023】積層化を行なう時の手段としては、絶縁性
基板上に、スクリーン印刷やオフセット印刷、グラビア
印刷等の印刷法やスピンコート法で樹脂ペーストや樹脂
溶液を印刷する方法や、ラミネート法、真空ラミネート
法、ロールプレス法で絶縁性基板と板またはシート状基
板を積層する方法や、絶縁性基板に直接に樹脂等を融着
する方法などがある。何れも従来から行なわれていた手
法を利用する事が出来る。
As means for laminating, a method of printing a resin paste or a resin solution on the insulating substrate by a printing method such as screen printing, offset printing or gravure printing or a spin coating method, a laminating method, There are a method of laminating an insulating substrate and a plate or sheet-shaped substrate by a vacuum laminating method, a roll pressing method, a method of directly bonding a resin or the like to the insulating substrate, and the like. All of them can use the conventional method.

【0024】その結果、薄膜トランジスタを形成する絶
縁性基板を本発明に従って補強材量と積層した結果、基
板強度は数倍から数十倍に向上した。これによって、工
程中の基板の割れ、欠け、そりも無くなり、安定して工
程を通過する様になった。当然歩留りの向上をもたらと
ともに、作業者の安全性も向上した。
As a result, as a result of laminating the insulating substrate forming the thin film transistor with the amount of the reinforcing material according to the present invention, the substrate strength was improved several times to several tens of times. As a result, there was no cracking, chipping, or warpage of the substrate during the process, and the process could be passed through stably. Naturally, the yield was improved, and the safety of workers was also improved.

【0025】さらに、基板単体だけでなく、液晶ディス
プレイやイメージセンサにした後の耐衝撃性は向上し、
大面積液晶パネルにした時にも、パネルの膨らみが生じ
る事はなかった。
Furthermore, not only the substrate itself, but the impact resistance after being used as a liquid crystal display or an image sensor is improved,
Even when a large-area liquid crystal panel was used, the panel did not bulge.

【0026】以下に実施例を示す。Examples will be shown below.

【0027】[0027]

【実施例】〔実施例1〕本実施例では、対角14インチ
を有する液晶電気光学装置を作製し、本発明を実施した
ので説明を加える。本実施例では薄膜トランジスタが形
成された絶縁性基板をガラスとし、該基板の薄膜トラン
ジスタが形成されていない側にポリエーテルアミドとガ
ラス基板を積層し、強度の向上を図った。
EXAMPLES Example 1 In this example, a liquid crystal electro-optical device having a diagonal of 14 inches was manufactured and the present invention was carried out. Therefore, description will be added. In this example, glass was used as the insulating substrate on which the thin film transistor was formed, and polyetheramide and a glass substrate were laminated on the side of the substrate where the thin film transistor was not formed to improve the strength.

【0028】本実施例では画素数が640×480の構
成にして、本発明の構成を有した低温プロセスによる高
移動度型薄膜トランジスタを用いた素子を形成し、液晶
パネルを構成した。本実施例で使用する液晶表示装置の
基板上のアクティブ素子の配置の様子を図3に示す。図
3のA−A’断面およびB−B’断面を示す作製プロセ
スを図4に描く。A−A’断面はNTFTを示し、B−
B’断面はPTFTを示す。
In this embodiment, a liquid crystal panel is constructed by forming a device using a high mobility type thin film transistor by the low temperature process having the constitution of the present invention with a constitution of 640 × 480 pixels. FIG. 3 shows how active elements are arranged on the substrate of the liquid crystal display device used in this embodiment. A manufacturing process showing the AA ′ cross section and the BB ′ cross section of FIG. 3 is drawn in FIG. AA 'cross section shows NTFT, B-
B'section shows PTFT.

【0029】図4(A)において、安価な、700℃以
下、例えば約600℃の熱処理に耐え得るガラス基板5
1上にマグネトロンRF(高周波) スパッタ法を用いて
ブロッキング層52としての酸化珪素膜を1000〜3
000Åの厚さに作製する。プロセス条件は酸素100
%雰囲気、成膜温度150℃、出力400〜800W、
圧力0.5Paとした。ターゲットに石英または単結晶
シリコンを用いた成膜速度は30〜100Å/分であっ
た。
In FIG. 4A, an inexpensive glass substrate 5 that can withstand heat treatment at 700 ° C. or lower, for example, about 600 ° C.
1. A silicon oxide film as the blocking layer 52 is formed on the substrate 1 by using a magnetron RF (radio frequency) sputtering method in an amount of 1000 to 3
It is made to a thickness of 000Å. Process condition is oxygen 100
% Atmosphere, film forming temperature 150 ° C., output 400 to 800 W,
The pressure was 0.5 Pa. The deposition rate using quartz or single crystal silicon for the target was 30 to 100 Å / min.

【0030】この上にシリコン膜をLPCVD(減圧気
相)法、スパッタ法またはプラズマCVD法により形成
した。減圧気相法で形成する場合、結晶化温度よりも1
00〜200℃低い450〜550℃、例えば530℃
でジシラン(Si2H6) またはトリシラン(Si3H8) をCVD
装置に供給して成膜した。反応炉内圧力は30〜300
Paとした。成膜速度は50〜250Å/ 分であった。
PTFTとNTFTとのスレッシュホールド電圧(Vt
h)に概略同一に制御するため、ホウ素をジボランを用
いて1×1015〜1×1018cm-3の濃度として成膜中に添加
してもよい。
A silicon film was formed thereon by LPCVD (Low Pressure Vapor Phase) method, sputtering method or plasma CVD method. When forming by the reduced pressure vapor phase method, it is 1
450-550 ° C, which is low by 00-200 ° C, for example, 530 ° C
CVD of disilane (Si 2 H 6 ) or trisilane (Si 3 H 8 )
The film was supplied to the apparatus to form a film. The reactor pressure is 30-300
It was Pa. The film forming rate was 50 to 250 Å / min.
Threshold voltage (Vt
In order to control the concentration to be substantially the same as that of h), boron may be added during the film formation with diborane at a concentration of 1 × 10 15 to 1 × 10 18 cm −3 .

【0031】スパッタ法で行う場合、スパッタ前の背圧
を1×10-5Pa以下とし、単結晶シリコンをターゲット
として、アルゴンに水素を20〜80%混入した雰囲気
で行った。例えばアルゴン20%、水素80%とした。
成膜温度は150℃、周波数は13.56MHz、スパ
ッタ出力は400〜800W、圧力は0.5Paであっ
た。
When the sputtering method is used, the back pressure before the sputtering is set to 1 × 10 −5 Pa or less, the single crystal silicon is used as a target, and the atmosphere is mixed with hydrogen in an amount of 20 to 80%. For example, argon is 20% and hydrogen is 80%.
The film forming temperature was 150 ° C., the frequency was 13.56 MHz, the sputter output was 400 to 800 W, and the pressure was 0.5 Pa.

【0032】プラズマCVD法により珪素膜を作製する
場合、温度は例えば300℃とし、モノシラン(SiH4)ま
たはジシラン(Si2H6) を用いた。これらをPCVD装置
内に導入し、13.56MHzの高周波電力を加えて成
膜した。
When a silicon film is formed by the plasma CVD method, the temperature is, for example, 300 ° C., and monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used. These were introduced into a PCVD apparatus, and high-frequency power of 13.56 MHz was applied to form a film.

【0033】上記方法によって、アモルファス状態の珪
素膜を500〜5000Å、例えば1500Åの厚さに
作製の後、450〜700℃の温度にて12〜70時間
非酸化物雰囲気にて中温の加熱処理が必要とされる。
By the above method, an amorphous silicon film having a thickness of 500 to 5000 Å, for example 1500 Å, is formed, and then heat treatment at a medium temperature in a non-oxide atmosphere is performed at a temperature of 450 to 700 ° C. for 12 to 70 hours. Needed.

【0034】このTFT作製工程で最も高い温度が必要
とされる加熱処理工程を経た後に、基板と補強基板の積
層化を行なった。この結晶化工程以降の処理温度は、3
50℃が最大となる為に、350℃の耐熱温度が必要と
なってくる。これを満たす材料としては、水ガラス、ポ
リイミド、ポリエーテルアミド、セラミック基板が使用
できる。本実施例では、日立化成製HLー1100ポリ
エーテルアミドを使用した。
After the heat treatment process requiring the highest temperature in this TFT manufacturing process, the substrate and the reinforcing substrate were laminated. The processing temperature after this crystallization step is 3
Since the maximum temperature is 50 ° C, a heat resistant temperature of 350 ° C is required. Water glass, polyimide, polyetheramide, or a ceramic substrate can be used as a material satisfying this requirement. In this example, HL-1100 polyetheramide manufactured by Hitachi Chemical was used.

【0035】ポリエーテルアミド溶液をスクリーン印刷
の手法で基板51の裏面に印刷し、110℃で仮焼成し
た。この他の成膜方法としては、スピンコート法、オフ
セット印刷法等も利用できる。次に薄膜トランジスタ作
製基板と同様のガラス基板とラミネート法で基板の積層
化を行なった。ラミネーター(ラミネート装置)の概要
を図5に示した。薄膜トランジスタ166が形成された
基板をラミネーターの第1室161を形成する下部プレ
ート162の上に積層するガラス基板169を配置しそ
の上に前述の、薄膜トランジスタが形成された、樹脂を
塗布した基板170を重ねた。基板を配置する順序につ
いては、薄膜トランジスタ基板を下部プレートと接する
位置に配しても構わないが、重要な素子部を傷つけない
配慮の為にはより柔軟性のある面に接した方が良い。
The polyetheramide solution was printed on the back surface of the substrate 51 by a screen printing method, and prebaked at 110 ° C. As another film forming method, a spin coating method, an offset printing method, or the like can be used. Next, the glass substrate similar to the thin film transistor manufacturing substrate and the substrate were laminated by a laminating method. An outline of the laminator (laminating device) is shown in FIG. A glass substrate 169 is formed by laminating the substrate on which the thin film transistor 166 is formed on the lower plate 162 forming the first chamber 161 of the laminator, and the above-described resin-coated substrate 170 on which the thin film transistor is formed is arranged thereon. Overlaid. Regarding the order of arranging the substrates, the thin film transistor substrate may be arranged at a position in contact with the lower plate, but it is better to contact a more flexible surface in order to prevent damage to an important element portion.

【0036】次に上部プレートをOリング167を介し
て下部プレート上に置く。上部プレートには真空室を2
つに区切る隔壁板165が取りつけてある。隔壁板は、
ラバーや薄い金属膜で出来ており、2室の圧力差で容易
に変形できるようになっている。第1ポンプ163、第
2ポンプ168で第1室161、第2室164を同時に
排気する。到達圧力が0.1Torr以下になるまで真
空引きした後、第2室にガス導入口172より窒素ガス
を導入し、大気圧にまでする。その結果、第1室と第2
室を同時に排気していた時には隔壁板間に圧力差はな
く、隔壁板は中間を保っているが、圧力差が生じると圧
力が低い方に隔壁板は移動し基板を加圧する事ができ
る。それと同時に下部プレート162の下側から約30
0℃に加熱し、基板に印刷した樹脂を完全に硬化した。
その結果、両基板間に空気が混入する事はなく、2枚の
基板を良好に接着することができた。最後にガス導入口
171によりガスを流入させ、第1室、第2室ともに大
気圧として、積層化された基板を取り出した。基板の積
層化を行った後は、更に薄膜トランジスタの作製工程を
続けた。
Next, the upper plate is placed on the lower plate via the O-ring 167. 2 vacuum chambers on top plate
A partition plate 165 that divides into two is attached. The partition plate is
It is made of rubber or a thin metal film and can be easily deformed by the pressure difference between the two chambers. The first chamber 161 and the second chamber 164 are simultaneously evacuated by the first pump 163 and the second pump 168. After evacuation is performed until the ultimate pressure becomes 0.1 Torr or less, nitrogen gas is introduced into the second chamber through the gas introduction port 172 to reach atmospheric pressure. As a result, the first chamber and the second chamber
When the chambers are evacuated at the same time, there is no pressure difference between the partition plates and the partition plates maintain the middle. However, when the pressure difference occurs, the partition plates move to the lower pressure side to pressurize the substrate. At the same time, about 30 from the lower side of the lower plate 162
The resin printed on the substrate was completely cured by heating to 0 ° C.
As a result, no air was mixed in between the two substrates, and the two substrates could be bonded well. Finally, gas was introduced through the gas introduction port 171 to bring the first and second chambers to atmospheric pressure, and the laminated substrates were taken out. After stacking the substrates, the thin film transistor manufacturing process was further continued.

【0037】この上にゲイト絶縁膜となる酸化珪素膜を
500〜2000Å例えば1000Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。これを成膜中に弗素を少量添加し、ナ
トリウムイオンの固定化をさせてもよい。
A silicon oxide film serving as a gate insulating film is formed on this to a thickness of 500 to 2000 Å, for example, 1000 Å. This was performed under the same conditions as the production of the silicon oxide film as the blocking layer. A small amount of fluorine may be added during film formation to immobilize sodium ions.

【0038】この後、この上側にアルミニウム膜を形成
した。これをフォトマスクにてパターニングして図4
(B) を得た。NTFT用のゲイト絶縁膜55、ゲイト電
極部56を形成し、両者のチャネル長方向の長さは10
μmすなわちチャネル長を10μmとした。同様に、P
TFT用のゲイト絶縁膜57、ゲイト電極部58を形成
し、両者のチャネル長方向の長さは7μmすなわちチャ
ネル長を7μmとした。また双方のゲイト電極部56、
58の厚さは共に0.8μmとした。図4(C)におい
て、PTFT用のソース59、ドレイン60に対し、ホ
ウ素(B)を1〜5×1015cm-2のドーズ量でイオン注
入法により添加した。次に図4(D)の如く、フォトレ
ジスト61をフォトマスクを用いて形成した。NTFT
用のソース62、ドレイン63としてリン(P)を1〜
5×1015cm-2のドーズ量でイオン注入法により添加し
た。
After that, an aluminum film was formed on the upper side. This is patterned with a photomask, and FIG.
I got (B). The gate insulating film 55 for the NTFT and the gate electrode portion 56 are formed, and the length in the channel length direction of both is 10
μm, that is, the channel length was 10 μm. Similarly, P
A gate insulating film 57 for a TFT and a gate electrode portion 58 are formed, and the length of both of them is 7 μm, that is, the channel length is 7 μm. In addition, both gate electrode portions 56,
The thickness of both 58 was 0.8 μm. In FIG. 4C, boron (B) was added to the source 59 and the drain 60 for the PTFT by an ion implantation method at a dose amount of 1 to 5 × 10 15 cm −2 . Next, as shown in FIG. 4D, a photoresist 61 was formed using a photomask. NTFT
As source 62 and drain 63 for phosphor,
It was added by an ion implantation method at a dose amount of 5 × 10 15 cm −2 .

【0039】その後、ゲイト電極部に陽極酸化を施し
た。Lー酒石酸をエチレングリコールに5%の濃度で希
釈し、アンモニアを用いてpHを7.0±0.2に調整
した。その溶液中に基板を浸し、定電流源の+側を接続
し、ー側には白金の電極を接続して20mAの定電流状
態で電圧を印加し、150Vに到達するまで酸化を継続
した。さらに、150Vで定電圧状態で加え0.1mA
以下になるまで酸化を継続した。このようにして、ゲイ
ト電極部56、58の表面に酸化アルミニウム層64を
形成し、NTFT用のゲイト電極65、PTFT用のゲ
イト電極66を得た。酸化アルミニウム層64は0.3
μmの厚さに形成した。
After that, the gate electrode portion was anodized. L-tartaric acid was diluted with ethylene glycol at a concentration of 5% and the pH was adjusted to 7.0 ± 0.2 with ammonia. The substrate was immersed in the solution, the + side of the constant current source was connected, the platinum electrode was connected to the − side, and a voltage was applied at a constant current state of 20 mA, and the oxidation was continued until 150 V was reached. Furthermore, at constant voltage at 150V, add 0.1mA
Oxidation was continued until: Thus, the aluminum oxide layer 64 was formed on the surfaces of the gate electrode portions 56 and 58, and the gate electrode 65 for NTFT and the gate electrode 66 for PTFT were obtained. Aluminum oxide layer 64 is 0.3
It was formed to a thickness of μm.

【0040】次に、600℃にて10〜50時間再び加
熱アニールを行った。NTFTのソース62、ドレイン
63、PTFTのソース59、ドレイン60を不純物を
活性化してN+ 、P+ として作製した。またゲイト絶縁
膜55、57下にはチャネル形成領域67、68がセミ
アモルファス半導体として形成されている。
Next, heat annealing was performed again at 600 ° C. for 10 to 50 hours. The source 62 and the drain 63 of the NTFT and the source 59 and the drain 60 of the PTFT were produced as N + and P + by activating impurities. Channel forming regions 67 and 68 are formed as semi-amorphous semiconductors under the gate insulating films 55 and 57.

【0041】本作製方法においては、不純物のイオン注
入とゲイト電極周囲の陽極酸化の順序を入れ換えても良
い。この様に、ゲイト電極の周囲に酸化金属からなる絶
縁層を形成したことで、ゲイト電極の実質長さは、チャ
ネル長さよりも絶縁膜の厚さの2倍分、この場合は0.
6μmだけ短くなることになり、電界のかからないオフ
セット領域を設けることで、逆バイアス時のリーク電流
を減少させることが出来た。
In this manufacturing method, the order of impurity ion implantation and anodic oxidation around the gate electrode may be exchanged. By forming the insulating layer made of metal oxide around the gate electrode in this manner, the substantial length of the gate electrode is twice the thickness of the insulating film rather than the channel length.
The length was shortened by 6 μm, and the leak current at the time of reverse bias could be reduced by providing the offset region where no electric field is applied.

【0042】本実施例では熱アニールは図4(A)、
(E)で2回行った。しかし図4(A)のアニールは求
める特性により省略し、双方を図4(E)のアニールに
より兼ね製造時間の短縮を図ってもよい。図4(E)に
おいて、層間絶縁物69を前記したスパッタ法により酸
化珪素膜の形成として行った。この酸化珪素膜の形成は
LPCVD法、光CVD法、常圧CVD法を用いてもよ
い。層間絶縁物は0.2〜0.6μmたとえば0.3μ
mの厚さに形成し、その後、フォトマスクを用いて電極
用の窓70を形成した。さらに、図4(F)に示す如く
これら全体にアルミニウムをスパッタ法により形成し、
リード71、73、およびコンタクト72をフォトマス
クを用いて作製した後、表面を平坦化用有機樹脂74例
えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴
あけをフォトマスクにて行った。
In this embodiment, thermal annealing is performed as shown in FIG.
(E) performed twice. However, the annealing of FIG. 4A may be omitted depending on the desired characteristics, and both may be performed by the annealing of FIG. 4E to shorten the manufacturing time. In FIG. 4E, an interlayer insulator 69 was formed as a silicon oxide film by the above-described sputtering method. The silicon oxide film may be formed by using the LPCVD method, the photo CVD method, or the atmospheric pressure CVD method. The interlayer insulator is 0.2 to 0.6 μm, for example 0.3 μm
It was formed to a thickness of m, and then a window 70 for an electrode was formed using a photomask. Further, as shown in FIG. 4 (F), aluminum is formed on the whole by sputtering,
After the leads 71, 73 and the contacts 72 were formed using a photomask, an organic resin 74 for flattening the surface was formed by coating, and electrode holes were again formed using a photomask.

【0043】2つのTFTを相補型構成とし、かつその
出力端を液晶装置の一方の画素の電極を透明電極として
それに連結するため、スパッタ法によりITO(インジ
ュームスズ酸化膜)を形成した。それをフォトマスクに
よりエッチングし、電極75を構成させた。このITO
は室温〜150℃で成膜し、200〜300℃の酸素ま
たは大気中のアニールにより成就した。かくの如くにし
てNTFT76とPTFT77と透明導電膜の電極75
とを同一ガラス基板51上に作製した。得られたTFT
の電気的な特性はPTFTで移動度は20(cm2/Vs)、
Vthは−5.9(V)で、NTFTで移動度は40(cm
2/Vs)、Vthは5.0(V)であった。
ITO (indium tin oxide film) was formed by the sputtering method in order to make the two TFTs have a complementary structure and to connect the output terminal thereof to the electrode of one pixel of the liquid crystal device as a transparent electrode. It was etched with a photomask to form the electrode 75. This ITO
Was formed at room temperature to 150 ° C. and was annealed at 200 to 300 ° C. in oxygen or air. In this way, the NTFT 76, the PTFT 77, and the transparent conductive film electrode 75 are formed.
And were manufactured on the same glass substrate 51. TFT obtained
The electrical characteristics of PTFT are mobility 20 (cm 2 / Vs),
Vth is -5.9 (V), and mobility is 40 (cm) with NTFT.
2 / Vs) and Vth were 5.0 (V).

【0044】上記の様な方法に従って液晶装置用の一方
の基板を作製した。この液晶表示装置の電極等の配置は
図3に示している。NTFT76およびPTFT77を
第1の信号線40と第2の信号線41との交差部に設け
た。このようなC/TFTを用いたマトリクス構成を有
せしめた。NTFT76は、ドレイン63の入力端のリ
ード71を介し第2の信号線41に連結され、ゲイト5
6は多層配線形成がなされた信号線40に連結されてい
る。ソース62の出力端はコンタクト72を介して画素
の電極75に連結している。
One substrate for a liquid crystal device was manufactured according to the method as described above. The arrangement of electrodes and the like of this liquid crystal display device is shown in FIG. The NTFT 76 and the PTFT 77 are provided at the intersection of the first signal line 40 and the second signal line 41. A matrix structure using such C / TFT is provided. The NTFT 76 is connected to the second signal line 41 via the lead 71 at the input end of the drain 63, and is connected to the gate 5
Reference numeral 6 is connected to the signal line 40 on which the multilayer wiring is formed. The output end of the source 62 is connected to the pixel electrode 75 via a contact 72.

【0045】他方、PTFT77はドレイン60の入力
端がリード73を介して第2の信号線41に連結され、
ゲイト58は信号線40に、ソース59の出力端はコン
タクト72を介してNTFTと同様に画素電極75に連
結している。かかる構造を左右、上下に繰り返すことに
より、本実施例は構成されている。
On the other hand, in the PTFT 77, the input end of the drain 60 is connected to the second signal line 41 via the lead 73,
The gate 58 is connected to the signal line 40, and the output end of the source 59 is connected to the pixel electrode 75 via the contact 72 like the NTFT. This embodiment is constructed by repeating such a structure horizontally and vertically.

【0046】次に第二の基板として、青板ガラス上にス
パッタ法を用いて、酸化珪素膜を2000Å積層した基
板上に、やはりスパッタ法によりITO(インジューム
・スズ酸化膜)を形成した。このITOは室温〜150
℃で成膜し、200〜300℃の酸素または大気中のア
ニールにより成就した。また、この基板上にカラーフィ
ルターを形成して、第二の基板とした。
Next, as a second substrate, ITO (indium tin oxide film) was formed also on the substrate in which the silicon oxide film was laminated in 2000 liters on the soda lime glass by the sputtering method. This ITO is room temperature to 150
The film was formed at a temperature of ℃ and annealed in oxygen or air at 200 to 300 ℃. Further, a color filter was formed on this substrate to obtain a second substrate.

【0047】その後、前記第一の基板と第二の基板によ
って、紫外線硬化型アクリル樹脂とネマチック液晶組成
物の6対4の混合物を挟持し、周囲をエポキシ性接着剤
にて固定した。基板上のリードはそのピッチが46μm
と微細なため、COG法を用いて接続をおこなった。本
実施例ではICチップ上に設けた金バンプをエポキシ系
の銀パラジウム樹脂で接続し、ICチップと基板間を固
着と封止を目的としたエポキシ変成アクリル樹脂にて埋
めて固定する方法を用いた。その後、外側に偏光板を貼
り、透過型の液晶表示装置を得た。
Then, a 6: 4 mixture of an ultraviolet curable acrylic resin and a nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. The pitch of the leads on the substrate is 46 μm
Therefore, the connection was made using the COG method. In this embodiment, the gold bumps provided on the IC chip are connected by an epoxy-based silver-palladium resin, and the IC chip and the substrate are embedded and fixed by epoxy modified acrylic resin for the purpose of fixing and sealing. I was there. After that, a polarizing plate was attached to the outside to obtain a transmissive liquid crystal display device.

【0048】薄膜トランジスタの作製工程は非常に長
く、複雑である。実際には多くの人員と時間を要する。
通常の基板を用いると各工程での割れや欠けが生じ、製
造歩留りを下げる事になる。しかし、基板に補強材料を
積層化したことによって、強度が向上して丈夫な基板と
することができ、歩留りを向上させる事ができたと同時
に、安全性の高い半導体デバイスが完成した。
The manufacturing process of a thin film transistor is very long and complicated. It actually takes a lot of personnel and time.
If a normal substrate is used, cracks and chips will occur in each process, and the manufacturing yield will be reduced. However, by laminating the reinforcing material on the substrate, it is possible to improve the strength and make the substrate strong, and the yield can be improved, and at the same time, a highly safe semiconductor device is completed.

【0049】〔実施例2〕本実施例では積層化の工程
を、実施例1でのITOの形成工程終了後に行った。こ
の工程まで終了した基板の場合、後の工程を考慮すると
耐熱温度100℃あれば十分である。本実施例では接着
層として広く用いられているEVA50μmシートを用
い積層材料としてPET200μm板を用いた。
[Embodiment 2] In this embodiment, the lamination process is performed after the ITO formation process in Embodiment 1 is completed. In the case of a substrate that has completed this step, a heat resistant temperature of 100 ° C. is sufficient in consideration of the subsequent steps. In this example, an EVA 50 μm sheet widely used as an adhesive layer was used, and a PET 200 μm plate was used as a laminated material.

【0050】薄膜トランジスタを形成していない方の基
板面にEVA、次にPETを積層させ、加熱ロールプレ
スを用いた。基板及びロールを120℃に加熱し2本の
ロールの間を通過させた。ロールでの加圧は2〜3kg
/cm2 であった。ガラス基板とEVAシート、PET板
は良好に接着した。これにより基板強度は約5倍に増加
した。かつ軽量化が図れた。
EVA and then PET were laminated on the surface of the substrate on which the thin film transistor was not formed, and a heating roll press was used. The substrate and roll were heated to 120 ° C. and passed between two rolls. Pressurized by roll is 2-3kg
It was / cm 2 . The glass substrate, the EVA sheet, and the PET plate adhered well. This increased the substrate strength by a factor of about 5. Moreover, it was possible to reduce the weight.

【0051】[0051]

【発明の効果】薄膜トランジスタが形成された基板面の
反対側に補強材料を積層化をすることにより基板の強度
の向上、実質基板の軽量化、等を図ることが出来た。ま
た作製工程中に補強材料を積層することで、作業の安全
性の向上、歩留りの向上をもたらす事が出来た。これを
液晶ディスプレイやイメージセンサーに利用するとより
安価で高性能な製品を製造する事ができる。
EFFECTS OF THE INVENTION By laminating a reinforcing material on the side opposite to the surface of a substrate on which a thin film transistor is formed, it is possible to improve the strength of the substrate and substantially reduce the weight of the substrate. In addition, by stacking a reinforcing material during the manufacturing process, it was possible to improve work safety and yield. By using this for liquid crystal displays and image sensors, it is possible to manufacture inexpensive and high-performance products.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の構造を示す。FIG. 1 shows a structure of a semiconductor device of the present invention.

【図2】本発明の半導体装置の構造を示す。FIG. 2 shows a structure of a semiconductor device of the present invention.

【図3】実施例1におけるアクティブマトリクス型液晶
電気光学装置の配置を示す。
FIG. 3 shows an arrangement of an active matrix type liquid crystal electro-optical device in Example 1.

【図4】実施例1におけるアクティブマトリクス型液晶
電気光学装置の作製工程を示す。
FIG. 4 shows a process of manufacturing an active matrix type liquid crystal electro-optical device in Example 1.

【図5】実施例1で用いたラミネーターの概要を示す。5 shows an outline of the laminator used in Example 1. FIG.

【符号の説明】[Explanation of symbols]

110 絶縁性基板 111 薄膜トランジスタ 112、113 補強材料 110 Insulating substrate 111 thin film transistor 112,113 Reinforcing material

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/336 G02F 1/1333 G02F 1/1368 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 29/786 H01L 21/336 G02F 1/1333 G02F 1/1368

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1の絶縁性基板と、 第2の絶縁性基板と、 前記第1の絶縁性基板の一方の面上の薄膜トランジスタ
と、 前記第1の絶縁性基板の他方の面上に 多層に積層された
補強材料とを有する半導体装置であって、 前記補強材料は、エポキシ樹脂、紫外線硬化樹脂、ナイ
ロン、ポリメチルメタアクリレート(PMMA)、アク
リル樹脂、PES、PET、ポリテトラフルオロエチレ
ン(PTFE)、ポリイミド、ポリエーテルアミド、P
EEKまたはEVAからなる ことを特徴とする半導体装
置。
1. A first insulating substrate, a second insulating substrate, and a thin film transistor on one surface of the first insulating substrate.
And a multi-layered structure on the other surface of the first insulating substrate .
A semiconductor device having a reinforcing material , wherein the reinforcing material is an epoxy resin, an ultraviolet curable resin, or a nylon.
Ron, Polymethylmethacrylate (PMMA), Ac
Lil resin, PES, PET, polytetrafluoroethylene
(PTFE), polyimide, polyetheramide, P
A semiconductor device comprising EEK or EVA .
【請求項2】 請求項1において、 前記補強材料上には、偏光板が設けられ、 前記第1の絶縁性基板と前記第2の絶縁性基板の間に
は、ネマチック液晶材料と樹脂が狭持されていることを
特徴とする半導体装置。
2. A method according to claim 1, wherein on the reinforcing material, a polarizing plate is provided, wherein the first insulating substrate and between the second insulating substrate, narrow nematic liquid crystal material and the resin A semiconductor device characterized by being held.
【請求項3】 請求項において、 前記樹脂は、紫外線硬化型アクリル樹脂であることを特
徴とする半導体装置。
3. The semiconductor device according to claim 2 , wherein the resin is an ultraviolet curable acrylic resin.
JP06123893A 1993-02-26 1993-02-26 Semiconductor device Expired - Lifetime JP3369240B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06123893A JP3369240B2 (en) 1993-02-26 1993-02-26 Semiconductor device
JP2000047555A JP3369528B2 (en) 1993-02-26 2000-02-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06123893A JP3369240B2 (en) 1993-02-26 1993-02-26 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000047555A Division JP3369528B2 (en) 1993-02-26 2000-02-24 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH06252406A JPH06252406A (en) 1994-09-09
JP3369240B2 true JP3369240B2 (en) 2003-01-20

Family

ID=13165458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06123893A Expired - Lifetime JP3369240B2 (en) 1993-02-26 1993-02-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3369240B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000038714A (en) * 1998-12-08 2000-07-05 윤종용 Method for manufacturing liquid crystal display
US6570223B1 (en) * 1999-11-22 2003-05-27 Sony Corporation Functional device and method of manufacturing the same
JP4584187B2 (en) * 2006-05-16 2010-11-17 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor integrated circuit

Also Published As

Publication number Publication date
JPH06252406A (en) 1994-09-09

Similar Documents

Publication Publication Date Title
US8547516B2 (en) Display device and method of fabricating the same
JP3406727B2 (en) Display device
US8647933B2 (en) Method for manufacturing semiconductor device and display device
US8858286B2 (en) Organic electroluminescent display device and method of fabricating the same
KR101700581B1 (en) Liquid crystal display device and manufacturing method thereof
US10268082B2 (en) Display panel and method of manufacturing the same, and display device
US6593978B2 (en) Method for manufacturing active matrix liquid crystal displays
JP3579492B2 (en) Method for manufacturing display device
KR20040060798A (en) Semiconductor device and manufacturing method thereof, delamination method, and transferring method
JP2004163951A (en) Substrate for liquid crystal display device
EP1751789B1 (en) Flexible electro-optical apparatus and method for manufacturing the same
JP2005183374A (en) Manufacturing method of display device
JP2006330739A (en) Manufacturing method of flexible display device
JP2009199006A (en) Liquid crystal display device and method for manufacturing the same
US20040218133A1 (en) Flexible electro-optical apparatus and method for manufacturing the same
JP3369240B2 (en) Semiconductor device
JP2005017567A (en) Liquid crystal display device and its manufacturing method, and electro luminescence display device and its manufacturing method
JP3369528B2 (en) Semiconductor device
WO2020042337A1 (en) Array substrate and display panel
JP3805754B2 (en) Active matrix substrate and manufacturing method thereof
JP2008218626A (en) Tft array substrate and manufacturing method therefor
KR20090107451A (en) A method for manufacturing a semiconductor device, a method for manufacturing a photoelectric transducer, a method for manufacturing a light emitting device, a method for manufacturing a sensor, and a method for manufacturing a display unit in an electronic book reader
KR100556347B1 (en) Liquid Crystal Display device and method for manufacturing the same
JP2005183414A (en) Process for fabricating thin film device, thin film device, liquid crystal display and electroluminescence display
JP3406894B2 (en) Method for manufacturing display device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131115

Year of fee payment: 11

EXPY Cancellation because of completion of term