JP3364862B2 - Automatic performance device - Google Patents

Automatic performance device

Info

Publication number
JP3364862B2
JP3364862B2 JP32642491A JP32642491A JP3364862B2 JP 3364862 B2 JP3364862 B2 JP 3364862B2 JP 32642491 A JP32642491 A JP 32642491A JP 32642491 A JP32642491 A JP 32642491A JP 3364862 B2 JP3364862 B2 JP 3364862B2
Authority
JP
Japan
Prior art keywords
data
performance
read
performance information
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32642491A
Other languages
Japanese (ja)
Other versions
JPH0540475A (en
Inventor
和幸 善利
峰幸 野田
利郎 山端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Roland Corp
Original Assignee
Roland Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Roland Corp filed Critical Roland Corp
Priority to JP32642491A priority Critical patent/JP3364862B2/en
Publication of JPH0540475A publication Critical patent/JPH0540475A/en
Application granted granted Critical
Publication of JP3364862B2 publication Critical patent/JP3364862B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、第1の楽曲部情報とそ
の第1の楽曲部情報上の複数の位置にそれぞれ対応して
いる複数の第2の楽曲部情報とを有する演奏情報を記憶
している演奏情報記憶手段を有する自動演奏装置に関す
る。 【0002】 【従来の技術】従来、特開平1−177592号公報に
おいて、第1の楽曲部情報とその第1の楽曲部情報上の
複数の位置にそれぞれ対応している複数の第2の楽曲部
情報とを有する演奏情報を記憶している演奏情報記憶手
段と、その演奏情報記憶手段から、上記演奏情報の上記
第1の楽曲部情報を読出している途上において操作され
る操作子とを有し、そして、この場合、操作子が、演奏
情報記憶手段が記憶している演奏情報の複数の第2の楽
曲部情報のそれぞれに対する複数の操作子でなり、そし
て、それら複数の操作子中の一の操作子が演奏情報の第
1の楽曲部情報を読出している途上においてオンに操作
されていれば、演奏情報記憶手段から演奏情報の第1の
楽曲部情報がその全てまたは一部に亘り読出されて後、
操作子が操作される時点に関せず、その操作子に対応す
る複数の第2の楽曲部情報中の一の楽曲部情報が演奏情
報記憶手段から読出されるように構成されている自動演
奏装置が提案されている。 【0003】このような従来の自動演奏装置の場合、演
奏情報記憶手段からの演奏情報の第1の楽曲部情報の読
出し途上において、複数の操作子中の一の操作子を選択
して操作することによって、演奏情報記憶手段から演奏
情報の複数の第2の楽曲部情報中の、いま選択操作され
た操作子に対する一の楽曲部情報を選択して読出すこと
ができる。 【0004】このため、演奏情報記憶手段から読出され
る演奏情報を楽音に再生した場合において、その再生楽
音を、第1の楽曲部情報の再生音と第2の楽曲部情報の
再生音との間で音楽的な断裂を伴っていない楽音として
得ることができる。 【0005】 【発明が解決しようとする課題】しかしながら、上述し
た従来の自動演奏装置の場合、演奏情報記憶手段からの
演奏情報の第1の楽曲部情報の読出し途上における複数
の操作子中の一の操作子の選択を、演奏情報記憶手段か
ら読出される演奏情報を楽音に再生した場合において、
その再生楽音が、第1の楽曲部情報の再生音と第2の楽
曲部情報の再生音との間で音楽的な断裂を伴っていない
楽音として得ることができる楽曲部情報として得られる
ように、操作者の操作によって行う必要があるととも
に、その選択に誤りを伴うおそれを有し、そして、その
ような誤りを伴えば、演奏情報記憶手段から読出される
演奏情報を楽音に再生した場合において、その再生楽音
が、第1の楽曲部情報の再生音と第2の楽曲部情報の再
生音との間で音楽的な断裂を伴っている楽音として得ら
れることになる、などの欠点を有していた。 【0006】よって、本発明は、上述した欠点のない、
新規な自動演奏装置を提案せんとするものである。 【0007】 【課題を解決するための手段】本発明による自動演奏装
置は、(a)第1の楽曲部情報とその第1の楽曲部情報
上の複数の位置にそれぞれ対応している複数の第2の楽
曲部情報とを有する演奏情報を記憶している演奏情報記
憶手段と、(b)上記複数の第2の楽曲部情報に対して
共通な操作子と、(c)上記演奏情報記憶手段から上記
第1の楽曲部情報を読出している途上において、上記操
作子が操作された時点後に最初に到来する上記第1の楽
曲部情報上の上記複数の位置中の位置まで、上記第1の
楽曲部情報が読出されたとき、その位置に対応してい
、上記複数の第2の楽曲部情報中の第2の楽曲部情報
が読出されるように制御する演奏情報読出制御手段とを
有する。 【0008】 【0009】 【0010】 【0011】 【0012】 【0013】 【作用・効果】本発明による自動演奏装置によれば、演
奏情報記憶手段によって演奏情報の第1の楽曲部情報が
読出されている途上において、共通操作子が操作されれ
ば、第1の楽曲部情報が、その第1の楽曲部情報上の複
数の位置中の共通操作子が操作された時点後に最初に到
来する位置まで読出されたとき、複数の第2の楽曲部情
報中の、第1の楽曲部情報上の複数の位置中の共通操作
子が操作された時点後に最初に到来する位置に対応して
いる第2の楽曲部情報が自動的に読出される。 【0014】このため、演奏情報記憶手段から読出され
る演奏情報を楽音に再生した場合において、その再生楽
音が、第1の楽曲部情報の再生音と第2の楽曲部情報の
再生音との間で音楽的な断裂を伴なっていない楽音とし
て得ることができる。 【0015】従って、本発明による自動演奏装置の場合
も、前述した従来の自動演奏装置の場合に準じて、演奏
情報記憶手段によって読出される演奏情報を楽音に再生
した場合において、その再生楽音を、第1の楽曲部情報
の再生音と第2の楽曲部情報の再生音との間で音楽的な
断裂を伴っていない楽音として得ることができる。 【0016】しかしながら、本発明による自動演奏装置
の場合、前述した従来の自動演奏装置の場合のように複
数の操作子中から一の操作子を操作者によって選択す
る、という必要がないとともに、操作者による複数の操
作子の中からの一の操作子の選択に誤りが生ずることが
ないので、演奏情報記憶手段から読出される演奏情報を
楽音に再生した場合において、その再生楽音が、第1の
楽曲部情報の再生音と第2の楽曲部情報の再生音との間
で音楽的な断裂を伴っている楽音として得られることに
なる、ということがない。 【0017】 【0018】 【0019】 【0020】 【0021】 【0022】 【0023】 【0024】 【実施例1】次に、図1を伴って、本発明による自動演
奏装置の第1の実施例を述べよう。 【0025】図1に示す本発明による自動演奏装置は、
コンピュ―タを用いて、次に述べるように構成されてい
る。 【0026】すなわち、それ自体は公知のコンピュ―タ
を構成している中央演算処理装置(CPU)1を有す
る。 【0027】また、この中央演算処理装置1に双方向性
バスライン2を介してともに接続されている、プログラ
ムメモリ回路3と、ワークエリア4と、MIDI信号用
インタ―フェイス装置5と、外部記憶装置6と、テンポ
クロック発生回路7と、操作子群8と、演奏用デ―タメ
モリ回路9と、時刻信号用インタ―フェイス装置11と
を有する。 【0028】それら、プログラムメモリ回路3、ワ―ク
エリア4、MIDI信号用インタ―フェイス装置5、外
部記憶装置6、テンポクロックパルス発生回路7、操作
子群8、演奏用デ―タメモリ回路9、及び時刻信号用イ
ンタ―フェイス装置11のそれぞれの構成乃至機能は、
次のとおりである。 【0029】プログラムメモリ回路3 プログラムメモリ回路3は、リードオンリメモリ(RO
M)などを用いて構成され、中央演算処理装置1のため
の制御用プログラムを格納している。 【0030】この制御用プログラムは、中央演算処理装
置1の電源のオン時に初期設定を行うとともに操作子群
8の後述する各操作子がオンまたはオフに操作されてい
る状態を検出し、その検出状態に応じた主処理を中央演
算処理装置1に行なわせるためのメイン処理用プログラ
ムと、そのメイン処理用プログラム中に割込んで中央演
算処理装置1に割込み処理を行わせる割込み処理用プロ
グラムとを有する。 【0031】割込み処理用プログラムによる中央演算処
理装置1における処理は、後述するテンポクロックパル
ス発生回路7が後述するように割込み信号IRSを発生
する毎に、後述する演奏用デ―タメモリ回路9から、そ
れに記憶されている相対時間デ―タを含んでいる演奏用
デ―タを読出す。 【0032】この割込み処理において、後述するワ―ク
エリア4における相対時間デ―タ用レジスタPTMの値
が、演奏用データの相対時間デ―タが表わしている時間
の値から後述するように割込み処理毎にデクリメントさ
れる。 【0033】相対時間デ―タ用レジスタPTMの値が、
デクリメントによって、「0」になれば、演奏用データ
メモリ回路9から、演奏用デ―タが新たに読出される。 【0034】この読出された演奏用デ―タが後述する演
奏情報用デ―タであれば、そのイベントデ―タが後述す
るMIDI信号用インターフェイス装置5にMIDI信
号として出力される。従って、演奏用デ―タメモリ9に
記憶されている演奏情報用デ―タのイベントデ―タが、
その相対時間デ―タに対応する回数の割込み処理が行わ
れるのに要する時間間隔で、MIDI信号用インタ―フ
ェイス装置5に、MIDI信号として出力される。 【0035】また、演奏用デ―タメモリ回路9から読出
される演奏用デ―タが後述する制御用データであれば、
演奏用デ―タメモリ回路9の読出しアドレスデ―タの内
容が後述するように変更されるなどの処理が行なわれ
る。 【0036】ワークエリア4 ワ―クエリア4は、演奏用デ―タメモリ回路9の読出し
アドレスデ―タを一時的に格納記憶する読出しアドレス
デ―タ用レジスタPPと、一の演奏用デ―タから次の演
奏用デ―タまでの相対時間デ―タを一時的に格納記憶す
る相対時間デ―タ用レジスタPTMと、第1、第2及び
第3のジャンプ先アドレスデ―タ用レジスタRA、JP
及びRASと、一連の演奏用デ―タを繰返し得る回数を
表しているル―プ回数デ―タを一時的に格納記憶するル
―プ回数デ―タ用レジスタLPと、演奏用デ―タを小節
単位で区切ったときの、演奏用デ―タの頭書から数えた
小節番号を表している小節番号デ―タを一時的に格納記
憶する小節番号デ―タ用レジスタLTとを、例えばラン
ダムアクセスメモリ(RAM)によって、用意してい
る。 【0037】MIDI信号用インタ―フェイス装置5 MIDI信号用インタ―フェイス装置5は、中央演算処
理装置1から与えられるパラレルデータでなる演奏情報
用デ―タのイベントデ―タを、MIDI規格に準拠した
シリアルデータでなるイベントデ―タに変換し、それ
を、MIDI信号として外部に出力する。 【0038】外部記憶装置6 外部記憶装置6は、磁気記録媒体、ICカードなどを用
いて構成され、演奏用デ―タメモリ回路9からの演奏用
デ―タを保存する。 【0039】テンポクロックパルス発生回路7 テンポクロックパルス発生回路7は、演奏用デ―タメモ
リ回路9からの演奏用デ―タの読出し時(再生時)に、
テンポクロックパルスを、例えば、1拍(4分音符1
つ)の96分の1に相当する時間間隔で発生するととも
に、そのテンポクロックパルスの発生毎に、割込み信号
IRSを出力し、その割込み信号IRSを割込みライン
10を介して中央演算処理装置1に供給する。 【0040】操作子群8 操作子群8は、(a)演奏情報用デ―タの読出しを開始
させるために用いるプレイ用操作子の外、(b)後述す
る演奏情報用デ―タを構成しているメイン部演奏情報用
デ―タ、ブリッジ部演奏情報用デ―タなどの読出し途上
から、演奏情報用デ―タを構成しているエンディング部
演奏情報用デ―タの読出しに進行させるために用いるプ
レイ終了用操作子と、(c)演奏情報用デ―タを構成し
ているメイン部演奏情報用デ―タの読出し途上からブリ
ッジ部演奏情報用デ―タの読出しに進行させるために、
ブリッジ部演奏情報用デ―タの読出し途上から再度ブリ
ッジ部演奏情報用デ―タの読出しに進行させるためなど
に用いる盛上げ用操作子と、(d)盛上げ用操作子を用
いた場合の動作を、盛上げ用操作子を用いて得るか、上
述したル―プ回数デ―タ用レジスタLPに記憶されたル
―プ回数デ―タ、及び小節番号デ―タ用レジスタLTに
記憶された小節番号デ―タを用いて得るかを指示するた
めの指示用操作子と、(e)演奏用デ―タを読出す時刻
を設定するための時刻設定用操作子とを有している。そ
れら各操作子としては、手動スイッチまたはペダルスイ
ッチのいずれをも用い得る。 【0041】いま、図1に示す本発明による自動演奏装
置の、プレイ終了用操作子及び盛上げ用操作子の操作に
もとずく動作について述べれば、次のとおりである。 【0042】すなわち、プレイ終了用操作子がオンに操
作されることによって、中央演算処理装置1のための制
御プログラムにもとずき、予め中央演算処理装置1に設
けているプレイ終了用フラグに、2値表示の「1」がた
てられる。また、盛上げ用操作子がオンに操作されるこ
とによって、中央演算処理装置1のための制御用プログ
ラムにもとずき、盛上げ用フラグに、2値表示の「1」
がたてられる。ただし、この場合、それら2つのフラグ
中のいずれか一方のフラグに「1」がたてば、そのこと
が、中央演算処理装置1によってその制御プログラムに
もとずき検出され、その検出出力にもとずき、他方のフ
ラグに「0」がたてられ、よって、それら2つのフラグ
には、ともに「1」がたつことがない。なお、プレイ終
了用フラグ及び盛上げ用フラグの状態は、プレイ終了用
ランプ及び盛上げ用ランプのそれぞれの点灯によって確
認されるように構成されている。 【0043】なお、指示用操作子は、本実施例1では用
いないが、指示用操作子が、盛上げ用操作子を用いると
指示していれば、中央演算処理装置1のための制御用プ
ログラムにもとずき、指示用フラグに、2値表示の
「1」がたてられ、上述したル―プ回数デ―タ及び小節
番号デ―タを用いると指示していれば、指示用フラグ
に、2値表示の「0」がたてられる。 【0044】演奏用デ―タメモリ回路9 演奏用デ―タメモリ回路9は、例えばランダムアクセス
メモリ(RAM)で構成され、演奏情報用デ―タと、制
御用デ―タとを、読出しアドレスデ―タによってアドレ
ス付けして、演奏用デ―タとして、記憶している。 【0045】図2〜図5は、演奏用データの演奏情報用
デ―タ及び制御用デ―タの、読出しアドレス上での配列
例を示している。図2〜図5において、演奏用デ―タの
内容を16進数で表している。 【0046】演奏情報用デ―タ 演奏情報用デ―タは、MIDI規格に準拠した第1、第
2及び第3バイト位置における3バイトのイベントデ―
タと、それに続き且つ次のイベントデ―タまでの経過時
間をテンポクロックパルス発生回路7で得られるテンポ
クロックパルスの周期を単位として表している第4及び
第5バイト位置における2バイトの相対時間デ―タとか
らなる。 【0047】演奏情報用デ―タを構成している3バイト
のイベントデ―タは、第1バイト位置におけるイベント
の種類及びMIDIチャンネルを表わしている識別用デ
―タと、第2バイト位置における1バイトのキ―ナンバ
―表示用デ―タと、第3バイト位置における1バイトの
イニシャルタッチ情報用デ―タとでなる。 【0048】演奏情報用デ―タは、図6に示すように、
主たる演奏情報用デ―タでなるメイン部演奏情報用デ―
タと、盛上げ演奏効果を得ることができる演奏情報用デ
―タでなるブリッジ部演奏情報用デ―タと、メイン部演
奏情報用デ―タからブリッジ部演奏情報用デ―タへのつ
なぎになる演奏情報用デ―タでなる第1のつなぎ部演奏
情報用デ―タの複数と、ブリッジ部演奏情報用デ―タか
ら再度同じブリッジ部演奏情報用デ―タへのつなぎにな
る演奏情報用デ―タでなる第2のつなぎ部演奏情報用デ
―タと、終りの演奏情報用デ―タでなるエンディング部
演奏情報用デ―タの複数とを有して構成されている。 【0049】制御用デ―タ 制御用データは、次に述べるエンド制御用デ―タC−F
Fと、ジャンプ制御用データC−F1、C−F2、C−
F3、C−F4及びC−F5とを有する。 【0050】エンド制御用デ―タC−FF エンド制御用デ―タC−FFは、第1バイト位置におけ
る識別用デ―タFFのみでなり、演奏情報用デ―タの読
出しを終了させる。 【0051】ジャンプ用制御デ―タC−F1 ジャンプ制御用デ―タC−F1は、第1バイト位置にお
ける1バイトの識別用デ―タF1と、第2及び第3バイ
ト位置における2バイトのジャンプ先アドレスデ―タ
と、第4及び第5バイト位置における2バイトの相対時
間デ―タとでなり、プレイ終了用フラグが「1」である
ことを条件に、演奏情報用デ―タ中のメイン部演奏情報
用デ―タまたはブリッジ部演奏情報用デ―タの読出し状
態から、エンディング部演奏情報用デ―タの読出し状態
にジャンプをさせる。 【0052】ジャンプ制御用デ―タC−F2 このジャンプ制御用デ―タC−F2は、第1バイト位置
における1バイトの識別用デ―タF2と、第2及び第3
バイト位置における2バイトのジャンプ先アドレスデ―
タと、第4及び第5バイト位置における2バイトの相対
時間デ―タとでなり、盛上げ用フラグの内容が「1」で
あることを条件に、演奏情報用デ―タ中のブリッジ部演
奏情報用デ―タの読出し状態から、再び同じブリッジ部
演奏情報用デ―タの読出し状態にジャンプをさせたり、
メイン部演奏情報用デ―タの読出し状態から、再び同じ
メイン部演奏情報用デ―タの読出し状態にジャンプさせ
たりする。 【0053】ジャンプ制御用デ―タC−F3 ジャンプ制御用デ―タC−F3は、第1バイト位置にお
ける1バイトの識別用デ―タF3と、第2及び第3バイ
ト位置におけるジャンプ先アドレスデ―タとでなり、メ
イン部演奏情報用デ―タの読出し状態から、ジャンプ先
アドレスデ―タによるジャンプ先がメイン部演奏情報用
デ―タである場合、その読出し状態にジャンプさせた
り、第1または第2のつなぎ部演奏情報用デ―タの読出
し状態から、ジャンプ先アドレスデ―タによるジャンプ
先がブリッジ部演奏情報用デ―タである場合、その読出
し状態にジャンプさせたりする。 【0054】ジャンプ制御用デ―タC−F4 ジャンプ制御用デ―タC−F4は、第1バイト位置にお
ける1バイトの識別用デ―タF4と、第2及び第3バイ
ト位置における2バイトの第1のジャンプ先アドレスデ
―タと、第4及び第5バイト位置における第2のジャン
プ先アドレスデ―タと、第6及び第7バイト位置におけ
る2バイトの相対時間デ―タとでなり、盛上げ用フラグ
が「1」であることを条件に、メイン部演奏情報用デ―
タの読出し状態から、第1または第2のつなぎ部演奏情
報用デ―タの読出し状態にさせ、次で、ブリッジ部演奏
情報用デ―タの読出し状態にジャンプさせ、次で、ブリ
ッジ部演奏情報用デ―タの読出し状態から、メイン部演
奏情報用デ―タの読出し状態にさせたりする。 【0055】ジャンプ制御用デ―タC−F5 ジャンプ制御用デ―タC−F5は、第1バイト位置にお
ける1バイトの識別用デ―タF5のみでなり、ブリッジ
部演奏情報用デ―タの読出し状態から、メイン部演奏情
報用デ―タの読出し状態にジャンプさせたりする。 【0056】時刻信号用インタ―フェイス装置11 時刻信号用インタ―フェイス11は、外部からの時刻信
号を、中央演算処理装置1に出力する。 【0057】演奏情報用デ―タ及び制御用デ―タと読出
しアドレスとの関係 次に、図6を伴って、演奏用デ―タメモリ回路9におけ
る上述した演奏情報用デ―タ及び制御用デ―タと、演奏
用デ―タメモリ回路9の読出しアドレスとの関係を、例
示すれば、次のとおりである。 【0058】すなわち、演奏情報用デ―タを構成してい
るメイン部演奏情報用デ―タの最後に読出される演奏情
報用デ―タの読出しアドレスの次の読出しアドレスに、
ジャンプ制御用デ―タC−F3が、(i)識別用デ―タ
の内容を「F3」とし、(ii)ジャンプ先アドレスデ
―タの内容を、メイン部演奏情報用デ―タ中の、読出し
アドレス(000A)における演奏情報用デ―タの読
出しに、ジャンプさせる(000A)として、記憶さ
れる。 【0059】また、(a)メイン部演奏情報用デ―タ中
のブリッジ部演奏情報用デ―タに読出しが進行できそう
な演奏情報用デ―タの第1の読出しアドレスの次の読出
しアドレスに、ジャンプ制御用データC−F4が、
(i)識別用デ―タの内容を「F4」とし、(ii)第
1のジャンプ先アドレスデ―タの内容を、第1のつなぎ
部演奏情報用デ―タ中の、読出しアドレス(100
1)(頭初)における演奏情報用デ―タの読出しにジャ
ンプさせる(1001)とし、(iii)第2のジャ
ンプ先アドレスデ―タの内容を、メイン部演奏情報用デ
―タ中の読出しアドレス(021A)における演奏情
報用デ―タの読出しにジャンプさせる(021A)と
して、記憶されるとともに、(b)演奏情報用デ―タの
第2の読出しアドレスの次の読出しアドレスに、他のジ
ャンプ先制御用デ―タC−F4が、(i)識別用デ―タ
の内容を「F4」とし、(ii)第1のジャンプ先アド
レスデ―タの内容を、第1のつなぎ部演奏情報用デ―タ
中の、読出しアドレス(2001)(頭初)における
演奏情報用デ―タの読出しにジャンプさせる(200
1)とし、(iii)第2のジャンプ先アドレスデ―タ
の内容を、メイン部演奏情報用デ―タ中の読出しアドレ
ス(035E)における演奏情報用デ―タの読出しに
ジャンプさせる(035E)として、記憶される。 【0060】さらに、第1、第2及び第3のつなぎ部演
奏情報用デ―タのそれぞれについて、その最後に読出さ
れるつなぎ部演奏情報用デ―タの読出しアドレスの次の
読出しアドレスに、ジャンプ制御用デ―タC−F3が、
(i)識別用デ―タの内容を「F3」とし、(ii)ジ
ャンプ先アドレスデ―タの内容を、ブリッジ部演奏情報
用デ―タ中の、読出しアドレス(3001)(頭初)
における演奏情報用デ―タの読出しにジャンプさせる
(3001)として、記憶される。 【0061】また、ブリッジ部演奏情報用デ―タ中の最
後に読出される演奏情報用デ―タの読出しアドレスの次
の読出しアドレスに、ジャンプ制御用デ―タC−F5
が、識別デ―タの内容を「F5」として、記憶される。 【0062】さらに、(a)メイン部演奏情報用デ―タ
中のエンディング部演奏情報用デ―タに読出しが進行で
きそうな演奏情報用デ―タの第1及び第2の読出しアド
レスのそれぞれの次の読出しアドレスに、ジャンプ制御
用データC−F1が、(i)識別用デ―タの内容を「F
1」とし、(ii)ジャンプ先アドレスデ―タの内容
を、エンディング部演奏情報用デ―タの、読出読出しア
ドレス(8001)(頭初)における演奏情報用デ―
タの読出しにジャンプさせる(8001)として、記
憶されるとともに、(b)演奏情報用デ―タの第3の読
出しアドレスに、ジャンプ制御用デ―タC−F1が、
(i)識別用デ―タの内容を「F1」とし、(ii)ジ
ャンプ先アドレスデ―タの内容を、エンディング部演奏
情報用デ―タの、読出しアドレス(9001)(頭
初)における演奏情報用デ―タの読出しにジャンプさせ
る(9001)として、記憶される。 【0063】動作例 次に、図1で上述した本発明による自動演奏装置の動作
例を、図7〜図10を伴って説明する。 【0064】割込み処理の開始 ステップ200において、割込み処理が開始する。 【0065】そして、ステップ201において、演奏用
データメモリ回路9における一の演奏用デ―タの読出し
から次の演奏用デ―タの読出しまでの残り時間を表わし
ている相対時間デ―タ用レジスタPTMの値を、「1」
だけデクリメントする。 【0066】次に、ステップ202において、相対時間
デ―タ用レジスタPTMの値を検査し、その相対時間デ
―タ用レジスタPTMの値が「0」でなければ、割込み
処理を終了する。 【0067】相対時間デ―タ用レジスタPTMの値が
「0」であれば、それが演奏用デ―タメモリ回路9から
演奏デ―タを読み出すべきタイミングになったことを意
味するので、ステップ203において、読出しアドレス
デ―タ用レジスタPPのアドレスデ―タによって表され
ているアドレス位置における演奏用デ―タの第1バイト
位置における識別用デ―タを読取る。 【0068】次に、ステップ204において、いま読取
られた識別用デ―タがエンド制御用データC−FFを表
す「FF」の内容であるか否かを検査する。 【0069】この識別用デ―タがエンド制御用デ―タC
−FFを表す「FF」の内容であれば、ステップ205
において、割込み処理を禁止にさせるなどの演奏用デ―
タの読出し終了のための処理を行ない、次で、割込み処
理を終了する。 【0070】識別用デ―タの内容が「FF」でない場合 しかしながら、ステップ204において、識別用デ―タ
が、エンド制御用デ―タC−FFを表す「FF」の内容
でなければ、ステップ210に進む。 【0071】そして、ステップ210において、識別用
デ―タが、ジャンプ制御用データC−F4を表す「F
4」の内容であるか否かを検査する。 【0072】そして、その識別用デ―タが、ジャンプ制
御用デ―タC−F4を表す「F4」の内容であれば、ス
テップ211において、ジャンプ制御用データC−F4
から、識別用デ―タを記憶している第1バイト位置に続
く第2及び第3バイト位置のジャンプ先アドレスデ―タ
を読取り、それを、ブリッジ部演奏情報用デ―タを読出
すためにジャンプする時のジャンプ先アドレスデ―タと
して、第2のジャンプ先アドレスデ―タ用レジスタJP
にセットする。 【0073】また、ステップ212において、ジャンプ
制御用デ―タC−F4の第4及び第5バイト位置におけ
るジャンプ先アドレスデ―タを読取り、それを、ジャン
プした先のブリッジ部演奏情報用デ―タから他の部の演
奏情報用デ―タの読出しにジャンプするときのジャンプ
先アドレスデ―タとして、第3のジャンプ先アドレスデ
―タ用レジスタRASにセットする。 【0074】さらに、ステップ213において、ジャン
プ制御用デ―タC−F4の第6及び第7バイト位置にお
ける相対時間デ―タを読取り、それを、相対時間デ―タ
用レジスタPTMにセットし、読出しアドレスデ―タ用
レジスタPPの内容を歩進させ、次の演奏用デ―タの第
1バイト位置における識別用デ―タが読出されるように
する。 【0075】次に、ステップ214において、盛上げ用
操作子によってブリッジ部演奏情報用デ―タの読出しへ
の進行が指示されたか否かを表している盛上げ用フラグ
が、「1」であるか否かを検査する。 【0076】その盛上げ用フラグの内容が「0」であれ
ば、ブリッジ部演奏情報用デ―タの読出しへの進行の指
示がなされていないことを意味しているので、ステップ
202に進む。 【0077】また、盛上げ用フラグの内容が「1」であ
れば、ステップ215において、第1のジャンプ先アド
レスデ―タ用レジスタRAの値を第3のジャンプ先アド
レスデ―タ用レジスタRASの値で更新し、ステップ2
16において、盛上げ用フラグの内容を「0」にリセッ
トし、ステップ270において、演奏情報用データの読
取りアドレスデ―タの内容を第2のジャンプ先アドレス
デ―タ用レジスタJPの値に変更し、ステップ271に
おいて、相対時間デ―タの「0」を相対時間デ―タ用レ
ジスタPTMにセットし、ステップ202に進む。 【0078】以上から、ジャンプ制御用デ―タC−F4
が検出された場合、盛上げ用操作子のオンへの操作があ
ったことを条件に、演奏情報用データの読出しアドレス
デ―タの内容が、ジャンプ先のアドレスデ―タの内容に
更新され、演奏用デ―タメモリ回路9における読出しア
ドレスが変ったことになる。 【0079】また、ブリッジ部演奏情報用デ―タの読出
し状態から、ジャンプ制御用データC−F5によって、
他の演奏情報用デ―タの読出しにジャンプをする場合の
ために、ジャンプ先アドレスデ―タが、第1のジャンプ
先アドレス用レジスタRAにセットされたことになる。 【0080】識別用デ―タの内容が「F4」でない場合 ステップ210において、識別用デ―タの内容がジャン
プ制御用デ―タC−F4を表す「F4」の内容でないと
判定されれば、ステップ220に進む。 【0081】ステップ220においては、ステップ20
3において読出された識別用デ―タの内容がジャンプ制
御用デ―タC−F2を表す「F2」の内容であるか否か
を検査する。 【0082】そして、その識別用デ―タの内容がジャン
プ制御用デ―タC−F2を表す「F2」の内容であれ
ば、ステップ221において、ジャンプ制御用デ―タC
−F2の識別用デ―タを記憶している第1バイト位置に
続く第2及び第3バイト位置におけるジャンプ先アドレ
スデ―タを読取り、それを、第2のジャンプ先アドレス
デ―タ用レジスタJPにセットし、ステップ222にお
いて、ジャンプ制御用デ―タC−F2の第4及び第5バ
イト位置における相対時間デ―タを読取り、それを、相
対時間デ―タ用レジスタPTMにセットし、アドレスデ
―タ用レジスタPPの内容を歩進させ、次の演奏用デ―
タの第1バイト位置における識別用デ―タが読出される
ようにする。 【0083】次に、ステップ223において、盛上げ操
作子のオンへの操作によって、ブリッジ部演奏情報用デ
―タの読出しへの進行が指示されたか否かを表す盛上げ
用フラグの内容が、「1」であるか否かを検査する。 【0084】その盛上げ用フラグの内容が「1」でない
と検査されれば、ブリッジ部演奏情報用デ―タの読出し
への進行の指示がなされていないことを表しているの
で、ステップ202に進む。 【0085】また、盛上げ用フラグの内容が「1」であ
れば、ステップ216において、盛上げ用フラグの内容
を「0」にリセットし、ステップ270において、演奏
情報用デ―タの読出しアドレスの内容を、ジャンプ先ア
ドレスデ―タ用レジスタJPの値に変更し、ステップ2
71において、相対時間デ―タの「0」を相対時間デ―
タ用レジスタPTMにセットし、ステップ202に進
む。 【0086】以上により、ブリッジ部演奏情報用デ―タ
の読出しへのジャンプ制御用デ―タC−F2が検出され
た場合、盛上げ用操作子のオンの操作があったことを条
件に、演奏情報用データの読出しアドレスデ―タがジャ
ンプ先のアドレスデ―タの内容に更新され、演奏用デ―
タメモリ回路9における読出しアドレスが変ったことに
なる。 【0087】識別用デ―タの内容が「F2」でない場合 ステップ220において、識別用デ―タの内容がジャン
プ先制御用デ―タのジャンプ制御用デ―タC−F2を表
す「F2」の内容でないと判定されれば、ステップ23
0に進む。 【0088】ステップ230においては、ステップ20
3において読出された識別用デ―タの内容が、エンディ
ング部演奏情報用デ―タの読出しへのジャンプ制御用デ
ータC−F1を表す「F1」の内容であるか否かを検査
する。 【0089】そして、その識別用デ―タの内容がジャン
プ制御用デ―タC−F1を表す「F1」の内容であれ
ば、ステップ231において、ジャンプ制御用データC
−F1から、その識別用デ―タを記憶している第1バイ
ト位置に続く第2及び第3バイト位置におけるジャンプ
先アドレスデ―タを読取り、それを、第2のジャンプ先
アドレスデ―タ用レジスタJPにセットし、ステップ2
32において、ジャンプ制御用デ―タC−F1の第4及
び第5バイト位置における相対時間デ―タを読取り、そ
れを、相対時間デ―タ用レジスタPTMにセットし、読
出しアドレスデ―タ用レジスタPPの内容を歩進させ、
次の演奏用デ―タの第1バイト位置における識別用デ―
タが読出せるようにする。 【0090】次に、ステップ233において、プレイ終
了用操作子のオンへの操作によってエンディング部演奏
情報用デ―タの読出しへの進行が指示されたか否かを表
しているプレイ終了用フラグの内容が、「1」であるか
否を検査する。 【0091】そのプレイ終了用フラグの内容が「0」で
あれば、エンディング部演奏情報用デ―タの読出しへの
進行の指示がなされていないことを意味するので、ステ
ップ202に進む。 【0092】また、プレイ終了用フラグが「1」であれ
ば、ステップ234において、プレイ終了用フラグの内
容を「0」にリセットし、ステップ270において、演
奏情報用データの読出しアドレスの内容を、第2のジャ
ンプ先アドレス用レジスタJPの値に変更し、ステップ
271において、相対時間デ―タの「0」を相対時間デ
―タ用レジスタPTMにセットし、ステップ202に進
む。 【0093】以上により、エンディング部演奏情報用デ
―タの読出しへのジャンプ制御用デ―タC−F1が検出
された場合、プレイ終了用操作子のオンの操作があった
ことを条件に、演奏情報用データの読出しアドレスの内
容が、ジャンプ先のアドレスに更新され、演奏用デ―タ
メモリ回路9における読出しアドレスが移ったことにな
る。 【0094】識別用デ―タの内容が「F1」でない場合 ステップ230において、演奏用デ―タの識別用デ―タ
の内容がジャンプ制御用デ―タC−F1を表す「F1」
の内容でないと判定された場合、ステップ240に進
む。 【0095】ステップ240においては、ステップ20
3おいて読出された識別用デ―タの内容がジャンプ制御
用デ―タC−F3を表す「F3」の内容であるか否かを
検査する。 【0096】そして、その識別用デ―タの内容が「F
3」であれば、ステップ241において、ジャンプ制御
用デ―タC−F3から、その識別用デ―タを記憶してい
る第1バイト位置に続く第2及び第3バイトにおけるジ
ャンプ先アドレスデ―タを読取り、それを、第2のジャ
ンプ先アドレスデ―タ用レジスタJPにセットし、ステ
ップ270において、演奏情報用データの読出しアドレ
スの内容を、第2のジャンプ先アドレスデ―タ用レジス
タJPの値に変更し、ステップ271において、相対時
間デ―タの「0」を、相対時間デ―タ用レジスタPTM
にセットし、ステップ202に進む。 【0097】以上により、ジャンプ制御用デ―タC−F
3が検出された場合、演奏情報用データの読出しアドレ
スの内容が、ジャンプ先のアドレスの内容に更新され、
演奏用デ―タメモリ回路9における読出しアドレスが変
ったことになる。 【0098】識別用デ―タの内容が「F3」でない場合 ステップ240において、演奏用デ―タの識別用デ―タ
の内容が「F3」でないと判定された場合、ステップ2
50に進む。 【0099】ステップ250においては、ステップ20
3において読出された識別用デ―タの内容が、ジャンプ
制御用デ―タC−F5を表している「F5」であるか否
かを検査する。 【0100】そして、その識別デ―タの内容が「F5」
であれば、ステップ251において、予めセットされて
いる第3のジャンプ先アドレスデ―タ用レジスタRAの
値を、ジャンプ先アドレスとして、第2のジャンプ先ア
ドレスデ―タ用レジスタJPにセットし、ステップ27
0において、演奏情報用データの読出しアドレスデ―タ
の内容を、ジャンプ先アドレスデ―タ用レジスタJPの
値に変更し、ステップ271において、相対時間デ―タ
の「0」を、相対時間デ―タ用レジスタPTMにセット
し、ステップ202に進む。 【0101】以上により、ブリッジ部演奏情報用デ―タ
の読出し状態で、ジャンプ制御用デ―タC−F5が検出
された場合、演奏情報用デ―タの読出しアドレスデ―タ
の内容が、予めジャンプ先アドレスデ―タ用レジスタR
Aで指定されているジャンプ先のアドレスデ―タの内容
に更新され、演奏用デ―タメモリ回路9における読出し
アドレスが変ったことになる。 【0102】なお、ジャンプ先アドレスデ―タ用レジス
タRAは、ブリッジ部演奏情報用デ―タの読出しへのジ
ャンプ制御用デ―タC−F4によるジャンプが行なわれ
た時にセットされている。 【0103】識別用デ―タの内容が「F5」でない場合 ステップ250において、演奏用デ―タの識別用デ―タ
の内容が「F5」でないとの判定は、ステップ203に
おいて読出された識別用デ―タの内容がエンド制御用デ
―タC−FFを表す内容でも、またジャンプ制御用デ―
タC−F1〜C−F5を表す内容でもなく、従って、演
奏用デ―タが、MIDI信号用インタ―フェイス装置5
を通して外部に送り出すべきMIDI信号であることを
意味している。 【0104】このため、ステップ250において、識別
用デ―タの内容がジャンプ制御用デ―タC−F5を表す
「F5」の内容でないと判定された場合、ステップ26
0において、演奏情報用デ―タのMIDIイベントの種
類を識別用デ―タの内容で判定し、3バイトのイベント
デ―タと2バイトの相対時間デ―タとの5バイトのデ―
タを読取る。 【0105】その読取った3バイトのイベントデータ
は、MIDI信号用インタ―フェイス装置5に送り出さ
れ、2バイトの相対時間デ―タは、相対時間デ―タ用レ
ジスタPTMにセットされ、読取りアドレスデ―タ用レ
ジスタPPの値「1」だけインクリメントさせ、次の演
奏用デ―タの第1バイト位置におけるの識別用デ―タが
読出されるようにする。 【0106】具体的な動作例 次に、図1に示す本発明による自動演奏装置による、演
奏用デ―タメモリ回路9から、上述した制御用デ―タに
もとずき、演奏情報用デ―タが読出される具体的態様
(モ―ド)を、図11〜図15を伴って例示すれば次の
とおりである。 【0107】モ―ド1:メイン部演奏情報用デ―タの読
出し中において、盛上げ用操作子及びプレイ終了用操作
子が双方ともオンに操作されていない場合 この場合、図11に示すように、メイン部演奏情報用デ
―タの最後に読出される演奏情報用デ―タの読出しの後
に最初に読出されるジャンプ制御用デ―タC−F3によ
って、メイン部演奏情報用デ―タのアドレスの位置以
降を再度読出す。 【0108】モ―ド2:メイン部演奏情報用デ―タの読
出し中において、盛上げ用操作子がオンに操作された場
合 この場合、図12に示すように、盛上げ用操作子のオン
への操作後、ブリッジ部演奏情報用デ―タの読出しへの
ジャンプ制御用デ―タC−F4によって、それが検出さ
れた時点で、メイン部演奏情報用デ―タの読出し状態か
らブリッジ部演奏情報用デ―タの読出しへのつなぎ用の
第1のつなぎ部演奏情報用デ―タの最初に読出される演
奏情報用デ―タの読出しアドレスまたはの位置に進
行する。この時、第1のジャンプ先アドレスデ―タ用レ
ジスタRAに、読出しアドレスまたはがセットされ
る。 【0109】次に、ブリッジ部演奏情報用デ―タの読出
しへのつなぎ用の第1のつなぎ部演奏情報用デ―タを読
出した後、そのつなぎ部演奏情報用デ―タの最後に読出
される演奏情報用デ―タの読出しの後に最初に読出され
るジャンプ制御用デ―タC−F3によって、ブリッジ部
演奏情報用デ―タの最初に読出される演奏情報用デ―タ
のアドレスの位置に進行する。 【0110】次に、ブリッジ部演奏情報用デ―タを読出
した後、ブリッジ部演奏情報用デ―タ中の最後に読出さ
れる演奏情報用デ―タの読出しアドレスの次のアドレス
におけるジャンプ制御用デ―タC−F5によって、ジャ
ンプ先アドレスデ―タ用レジスタRAに記憶されている
メイン部演奏情報用デ―タのアドレスまたはの位置
に進行する。 【0111】モ―ド3:ブリッジ部演奏情報用デ―タの
読出し中において、盛上げ用操作子がオンに操作された
場合 この場合、図13に示すように、盛上げ用操作子のオン
への操作後、ブリッジ部演奏情報用デ―タの読出しへの
ジャンプ制御用デ―タC−F2が検出された時点で、ブ
リッジ部演奏情報用デ―タの再度の読出し用の第2のつ
なぎ部演奏情報用デ―タ中の最初に読出される演奏情報
用デ―タのアドレスの位置に進行する。この時、ジャ
ンプ先アドレスデ―タ用レジスタRAには、ジャンプ先
アドレスデ―タはセットされない。 【0112】次に、第2のつなぎ部演奏情報用デ―タを
読出した後、その第2のつなぎ部演奏情報用デ―タ中の
最後に読出される演奏情報用デ―タの読出しアドレスの
次の読出しアドレスにおけるジャンプ制御用デ―タC−
F3によって、ブリッジ部演奏情報用デ―タ中の最初に
読出される演奏情報用デ―タのアドレスに進行する。 【0113】モ―ド4:メイン部演奏情報用デ―タの読
出し中において、プレイ終了用操作子がオンに操作され
た場合 この場合、図14に示すように、プレイ終了用操作子の
オンへの操作後、エンディング部演奏情報用デ―タの読
出しへのジャンプ制御用デ―タC−F1が検出された時
点で、エンディング部演奏情報用デ―タ中の最初に読出
される演奏情報用デ―タのアドレスまたはの位置に
進行する。 【0114】エンディング部演奏情報用デ―タの読出し
が進行して後、エンド制御用デ―タC−FFが検出され
れば、一連の読出しが終了する。 モ―ド5:ブリッジ部演奏情報用デ―タの読出し中にお
いて、プレイ終了用操作子がオンに操作された場合 この場合、図15に示すように、プレイ終了用操作子の
オンへの操作後、エンディング部演奏情報用デ―タの読
出しへのジャンプ制御用デ―タC−F1が検出された時
点で、エンディング部演奏情報用デ―タ中の最初に読出
される演奏情報用デ―タのアドレスの位置に進行す
る。 【0115】次に、エンディング部演奏情報用デ―タの
読出しが進行して後、エンド制御用デ―タC−FFが検
出されれば、一連の読出しが終了する。 【0116】 【実施例2】次に、本発明による自動演奏装置の第2の
実施例を述べよう。 【0117】本発明による自動演奏装置の第2の実施例
は、図1に示す、本発明による自動演奏装置の第1の実
施例で述べたと同様の構成を有するので、以下、簡単の
ため、図1に示す本発明による自動演奏装置の各部に付
された符号を用いて説明し、図示詳細説明は省略する。 【0118】ただし、本発明による自動演奏装置の第2
の実施例は、演奏用デ―タメモリ回路9における上述し
た演奏用デ―タ及び制御用デ―タと、演奏用デ―タメモ
リ回路9の読出しアドレスとが、図16に例示するよう
に、次の関係を有する。 【0119】演奏情報用デ―タ及び制御用デ―タと読出
しアドレスの関係 すなわち、演奏用デ―タメモリ回路9に、第1、第2…
……第16小節部からなる1つのメイン部演奏情報用デ
―タと、4個の第1、第2、第3及び第4のつなぎ部演
奏情報用デ―タと、1つのブリッジ部演奏情報用デ―タ
とを有するとして、メイン部演奏情報用デ―タの第2及
び第10小節部の最後の読出しアドレスに、ジャンプ制
御用デ―タC−F2を、(i)識別用デ―タの内容を
「F2」とし、(ii)ジャンプ先アドレスデ―タの内
容を、第1のつなぎ部演奏用デ―タの頭書からの読出し
にジャンプさせるアドレス「」にして記憶する。 【0120】また、メイン部演奏情報用デ―タの第4及
び第12小節部の最後の読出しアドレスに、ジャンプ制
御用デ―タC−F2を、(i)識別用デ―タの内容を
「F2」とし、(ii)ジャンプ先アドレスデ―タの内
容を、第2のつなぎ部演奏用デ―タの頭書からの読出し
にジャンプさせるアドレス「」にして記憶する。 【0121】さらに、メイン部演奏情報用デ―タの第6
及び第14小節部の最後の読出しアドレスに、ジャンプ
制御用デ―タC−F2を、(i)識別用デ―タの内容を
「F2」とし、(ii)ジャンプ先アドレスデ―タの内
容を、第3のつなぎ部演奏用デ―タの頭書からの読出し
にジャンプさせるアドレス「」にして記憶する。ま
た、メイン部演奏情報用デ―タの第8小節部の最後の読
出しアドレスに、ジャンプ制御用デ―タC−F2を、
(i)識別用デ―タの内容を「F2」とし、(ii)ジ
ャンプ先アドレスデ―タの内容を、第4のつなぎ部演奏
用デ―タの頭書からの読出しにジャンプさせるアドレス
「」にして記憶する。 【0122】さらに、メイン部演奏情報用デ―タの第1
6小節部の最後から1つ前の読出しアドレスに、ジャン
プ制御用デ―タC−F2を、(i)識別用デ―タの内容
を「F2」とし、(ii)ジャンプ先アドレスデ―タの
内容を、第4のつなぎ部演奏用デ―タの頭書からの読出
しにジャンプさせるアドレス「」にして記憶し、最後
の読出しアドレスに、ジャンプ制御用デ―タC−F3
を、(ii)ジャンプ先アドレスデ―タの内容を、メイ
ン部演奏用デ―タの頭初からの読出しにジャンプさせる
アドレス「」にして記憶する。 【0123】また、第1、第2、第3及び第4のつなぎ
部演奏情報用デ―タの最後の読出しアドレスに、ジャン
プ制御用デ―タC−F2が、(i)識別用デ―タの内容
を「F3」とし、(ii)ジャンプ先アドレスデ―タの
内容を、ブリッジ部演奏情報用デ―タの頭初からの読出
しにジャンプさせるアドレス「」にして記憶する。 【0124】なお、本発明による自動演奏装置の第2の
実施例においては、ワ―クエリア4における、第2及び
第3のジャンプ先アドレスデ―タ用レジスタJP及びR
ASは用いる必要はないが、ル―プ回数デ―タ用レジス
タLP及び小節番号デ―タ用レジスタLTを用いる。 【0125】また、操作子群8における、指示用操作子
を用いる。 【0126】動作例 次に、本発明による自動演奏装置の第2の実施例の動作
例を図16〜図21を伴って説明する。 【0127】割込み処理の開始 ステップ400において、第1の実施例の場合と同様
に、割込み処理が開始し、ステップ401に進む。 【0128】ステップ401において、第1の実施例の
場合と同様に、演奏用データメモリ回路9における一の
演奏用デ―タの読出しから次の演奏用デ―タの読出しま
での残り時間を表わしている相対時間デ―タ用レジスタ
PTMの値を、「1」だけデクリメントする。 【0129】次に、ステップ402において、第1の実
施例の場合と同様に、相対時間デ―タ用レジスタPTM
の値を検査し、その値が「0」でなければ、割込み処理
を終了する。 【0130】ステップ402において、相対時間デ―タ
用レジスタPTMの値が「0」であれば、ステップ40
3において、いま演奏用デ―タメモリ回路9から読出さ
れている演奏用デ―タが、演奏情報用デ―タであるか制
御用デ―タであるかを判定する。 【0131】ステップ403において、演奏用デ―タ
が、演奏情報用デ―タであると検査されれば、ステップ
404において、、その3バイトのイベントデ―タをM
IDI信号用インタ―フェイス装置5に送り、また、2
バイトの相対時間を、相対時間デ―タ用レジスタPTM
に記憶させ、さらに、読出しアドレスデ―タ用レジスタ
PPの値を「1」でけインクリメントさせ、次の演奏用
デ―タが読出されるようにし、次で、るステップ402
に進む。 【0132】ステップ403において、演奏用デ―タ
が、制御用デ―タであると検査されれば、ステップ40
5に進む。 【0133】ステップ405において、指示用操作子
が、盛上げ用操作子を用いることを指示している
(「1」である)と判定されれば、ステップ410に進
み、ル―プ回数デ―タ及び小節番号デ―タを用いること
を指示している(「0」である)と判定されれば、ステ
ップ500に進む。 【0134】ステップ410において、演奏用デ―タメ
モリ回路9から取出されている演奏用デ―タにおける識
別用デ―タの内容が、ジャンプ制御用デ―タC−F4を
表す「F4」の内容であると判定されれば、ステップ4
11において、盛上げ操作子のオンへの操作によって、
ブリッジ部演奏情報用デ―タの読出しへの進行が指示さ
れたか否かを表す盛上げフラッグの内容が、「1」であ
るか否かを検査する。 【0135】ステップ411において、盛上げフラッグ
の内容が「1」であると検査されれば、ステップ412
において、読出しアドレスデ―タレジスタPPに、いま
読出されている制御用デ―タの第2及び第3バイトのア
ドレスデ―タAD1をセットし、次で、ステップ413
において、レジスタRAに、いま読出されている制御用
デ―タの第4及び第5バイトのアドレスデ―タAD2を
セットし、次で、ステップ416において、盛上げフラ
ッグの内容を「0」にリセットし、ステップ403に進
む。 【0136】ステップ411において、盛上げフラッグ
が「1」でないと検査されれば、ステップ414におい
て、読出しアドレスデ―タ用レジスタPPの内容に1を
加算し、ステップ403に進む。 【0137】上述したステップ410において、識別用
デ―タの内容が、ジャンプ制御用デ―タC−F4を表す
「F4」でないと検査されれば、ステップ420におい
て、識別用デ―タの内容が、ジャンプ制御用デ―タC−
F2を表す「F2」であるか否かを検査する。 【0138】ステップ420において、識別用デ―タの
内容がジャンプ制御用デ―タC−F2を表す「F2」で
あると検査されれば、ステップ421において、盛上げ
フラッグの内容が「1」であるか否かを検査する。 【0139】ステップ421において、盛上げフラッグ
が「1」であると検査されれば、ステップ422におい
て、読出しアドレスデ―タ用レジスタPPに制御用デ―
タのアドレスデ―タAD1を格納し、ステップ416に
おいて、盛上げフラッグの内容を「0」にリセットし、
ステップ403に進む。 【0140】ステップ421において、盛上げフラッグ
が「1」でないと検査されれば、ステップ414におい
て、読出しアドレスデ―タ用レジスタPPの内容に1を
加算し、ステップ403に進む。 【0141】ステップ420において、識別用デ―タの
内容がジャンプ制御用デ―タC−F2を表す「F2」で
ないと検査されれば、ステップ430において、識別用
デ―タの内容がジャンプ制御用デ―タC−F1を表す
「F1」であるか否かを検査する。 【0142】ステップ430において、識別用デ―タの
内容がジャンプ制御用デ―タC=F1を表す「F1」で
あると検査されれば、ステップ431において、プレイ
用操作子のオフへの操作によってプレイ終了が指示され
たか否かを表すプレイ終了フラッグの内容が、「1」で
あるか否かを検査する。 【0143】ステップ431において、プレイ終了フラ
ッグの内容が「1」であれば、ステップ432におい
て、読出しアドレスデ―タ用レジスタPPに、いま読出
されているジャンプ制御用デ―タC−F1の次のジャン
プ制御用デ―タC−F1のアドレスデ―タAD1が記憶
され、次で、ステップ433において、プレイ終了用フ
ラッグが「0」にリセットされ、ステップ403に進
む。 【0144】ステップ431において、プレイ終了用フ
ラッグが「1」でなければ、ステップ435において、
読出しアドレスデ―タ用レジスタPPに、「1」を加算
し、ステップ403に進む。 【0145】上述したステップ430において、識別用
デ―タの内容がジャンプ制御用デ―タC−F1を表す
「F1」でないと検査されれば、ステップ440におい
て、識別用デ―タの内容がジャンプ制御用デ―タC−F
3を表す「F3」であるか否かを検査する。 【0146】ステップ440において、識別用デ―タの
内容がジャンプ制御用デ―タC−F3を表す「F3」で
あると検査されれば、ステップ441において、読出し
アドレスデ―タ用レジスタPPに、いま読出されている
ジャンプ制御用デ―タC−F3の次のジャンプ制御用デ
―タC−F3のアドレスデ―タAD1が記憶され、次
で、ステップ403に進む。 【0147】ステップ440において、識別用デ―タの
内容がジャンプ制御用デ―タC−F3の「F3」でない
と検査されれば、ステップ450において、識別用デ―
タの内容がジャンプ制御用デ―タC−F5を表す「F
5」であるか否かを検査する。 【0148】ステップ450において、識別用デ―タの
内容がジャンプ制御用デ―タC−F5を表す「F5」で
あると検査されれば、ステップ451において、読出し
アドレスデ―タ用レジスタPPに、ジャンプ先アドレス
デ―タ用レジスタRAの内容が記憶され、ステップ40
3に進む。 【0149】ステップ450において、識別用デ―タの
内容がジャンプ制御用デ―タC−F5を表す「F5」で
ないと検査されれば、ステップ461において、読出し
アドレスデ―タ用レジスタPPに、「1」を加算し、ス
テップ403に進む。 【0150】上述したステップ405において、指示操
作子が、ル―プ回数デ―タ及び小節番号デ―タを用いる
ことを指示している(「0」である)と判定されれば、
ステップ500において、ル―プ回数デ―タ用レジスタ
LPの内容が「0」であるか否かを検査する。 【0151】ステップ500において、ル―プ回数デ―
タ用レジスタLPの内容が「0」であれば、ステップ5
10において、演奏用デ―タの識別用デ―タの内容が、
ジャンプ制御用デ―タF2を表す「F2」であるか否か
を検査する。 【0152】ステップ510において、識別用デ―タの
内容がジャンプ制御用デ―タF2を表す「F2」でなけ
れば、ステップ514において、読出しアドレスデ―タ
用レジスタPPに、「1」を加算し、ステップ403に
進む。 【0153】ステップ510において、識別用デ―タの
内容がジャンプ制御用デ―タF2を表す「F2」であれ
ば、ステップ511において、そのジャンプ制御用デ―
タF2の第2及び第3バイトで表されているアドレスA
D1の内容が小節番号を表しているか否かを検査し、小
節番号を表していれば、ステップ512において、ジャ
ンプ先アドレスデ―タ用レジスタRAに記憶し、読出し
アドレスデ―タ用レジスタPPに、このとき読出された
ジャンプ制御用デ―タF2の相対時間デ―タを記憶し、
次でステップ403に進む。 【0154】ステップ500において、ル―プ回数デ―
タ用レジスタLPの内容が「0」でなければ、ステップ
502において、識別用デ―タの内容がジャンプ制御用
デ―タF3を表す「F3」であるか否かを検査する。 【0155】ステップ502において、識別用デ―タの
内容がジャンプ制御用デ―タF3を表す「F3」であれ
ば、ステップ503において、ループ回数デ―タ用レジ
スタLPを「1」だけデクリメントし、次で、ステップ
504において、ジャンプ先アドレスデ―タ要レジスタ
RAに、このときのジャンプ制御用デ―タF3のアドレ
スAD1を記憶し、ステップ403に進む。 【0156】ステップ502において、識別用デ―タの
内容がジャンプ制御用デ―タF3を表す「F3」でなけ
れば、ステップ514において、読出しアドレスデ―タ
用レジスタPPに、「1」を加算し、ステップ403に
進む。 【0157】具体的な動作例 次に、本発明による自動演奏装置の第2の実施例によ
る、演奏用デ―タメモリ回路9から、上述した制御用デ
―タにもとずき、演奏用デ―タが読出される具体的態様
(モ―ド)を、図16を伴って例示すれば次の通りであ
る。 【0158】モ―ド1:指示用操作子が盛上げ用操作子
を用いることを指示している場合 この場合、詳細説明は省略するが、第1の実施例の場合
と同様の具体的な動作が得られる。 【0159】モ―ド2:指示用操作子がル―プ回数デ―
タ及び小節番号デ―タを用いることを指示している場合 この場合、図16に示すように、ル―プ回数デ―タ用レ
ジスタLPの内容が10進数で「n」(ただし、n=
0、1、2………)であり、小節番号デ―タ用レジスタ
LTの内容が10進数でq(ただし、q=1、2、3、
4、5、6、7、8)であれば、メイン部演奏情報用デ
―タが頭初の第1小節部から第16小節部の終りまでn
回読出されて後、再度、第1小節部から第(q×2)小
節部まで読出され、次で、q=1またはq=5であれ
ば、第1のつなぎ部演奏情報用デ―タの全てが読出さ
れ、q=2またはq=6であれば、第2のつなぎ部演奏
用デ―タの全てが読出され、q=3またはq=7であれ
ば、第3のつなぎ部演奏用デ―タの全てが読出され、q
=4またはq=8であれば、第4のつなぎ部演奏用デ―
タの全てが読出され、次でブリッジ部演奏情報用デ―タ
が読出されて終了する。 【0160】 【実施例3】次に、図22を伴って本発明による自動演
奏装置の第3の実施例を述べよう。 【0161】図22に示す本発明による自動演奏装置の
第3の実施例は、それ自体は公知の2つのVTR1及び
VTR2を有し、一方のVTR1を再生モ―ドにさせ、
他方のVTR2を記録モ―ドにさせて、VTR1からの
ビデオ情報を他方のVTR2に記録させるようにしてい
る。 【0162】また、これと同時に、VTR1からの音声
情報と、第1の実施例または第2の実施例で上述した本
発明による自動演奏装置Uから上述したようにして読出
される演奏情報とを混合回路Mに供給し、その混合され
た音声情報をVTR2に記録させるようにしている。 【0163】この場合、自動演奏装置Uは、操作子群8
における時刻設定用操作子がオンに操作されていること
によって、VTR1からの時刻信号を、時刻信号用イン
タ―フェイス装置11で受けて、上述した演奏情報を混
合回路Mに出力する。従って、VTR2は、VTR1か
らの時刻信号が表している時刻から、上述したビデオ信
号と音声情報とを記録する。 【0164】なお、上述においては、本発明による自動
演奏装置が、MIDI規格に準拠したMIDI信号によ
る自動演奏装置に適用される自動演奏装置であるとして
述べたが、本発明による自動演奏装置を、他の規格に準
拠した演奏情報(デ―タ)による自動演奏装置に適用す
ることもでき、その他、本発明の精神を脱することなし
に、種々の変型、変更をなし得るであろう。
DETAILED DESCRIPTION OF THE INVENTION [0001] BACKGROUND OF THE INVENTION 1. Field of the Invention
Corresponding to a plurality of positions on the first music piece information
Performance information having a plurality of pieces of second music piece information
Automatic performance device having performance information storage means
You. [0002] 2. Description of the Related Art Conventionally, Japanese Patent Application Laid-Open No. 1-177592 has been disclosed.
Here, the first music piece information and the first music piece information
A plurality of second music parts respectively corresponding to a plurality of positions
Information storage device that stores performance information having information
And the performance information storage means,
It is operated while reading the first music piece information.
And in this case, the controller
A plurality of second music pieces of performance information stored in the information storage means;
It consists of multiple controls for each piece of music information,
One of the plurality of controls is the
Operate on while reading music piece information of 1
If it is, the first of the performance information is stored in the performance information storage means.
After the music section information is read over all or part of it,
Regardless of when the operator is operated,
One piece of music part information among a plurality of pieces of second music piece information
Automatic performance configured to be read from the information storage means.
A playing device has been proposed. In such a conventional automatic performance device, the performance is
Reading the first music piece information of the performance information from the performance information storage means
During operation, select one of multiple controls
Operation, the performance information is stored in the performance information storage means.
Is selected and operated among a plurality of pieces of second music piece information
To select and read out one piece of music section information for the operator
Can be. For this reason, performance informationMemoryRead from the means
When the performance information is reproduced as a musical tone,
The sound is defined as the reproduction sound of the first music piece information and the sound of the second music piece information.
As a musical tone without musical rupture between the reproduced sound
Obtainable. [0005] However, as described above,
In the case of a conventional automatic performance device,
A plurality of pieces of music information in the course of reading out the first music piece information of the performance information
Selection of one of the controlsMemoryMeans
When the performance information read from the
The reproduced musical tone is composed of the reproduced musical tone of the first music piece information and the second musical tone.
There is no musical break between the playback sound of the song information
Obtained as music section information that can be obtained as musical sounds
It is necessary to perform by operator's operation
At the risk of making a mistake in its selection, and
With such errors, performance informationMemoryRead from the means
When the performance information is reproduced as a musical tone, the reproduced musical tone
Is the reproduction of the first music piece information and the reproduction of the second music piece information.
Obtained as a musical tone with musical rupture between the raw sound
Disadvantages. [0006] Thus, the present invention is free of the disadvantages mentioned above,
It is intended to propose a new automatic performance device. [0007] An automatic performance device according to the present invention.
(A) first music piece information and the first music piece information
A plurality of second musics respectively corresponding to the plurality of positions above
Performance information record storing performance information having music section information
Storage means, and (b) the plurality of pieces of second music piece information
A common operator and (c) the performance information storage means
While reading the first music piece information,
The first music that arrives first after the point at which the crop is operated.
Up to a position among the above multiple positions on the music section information,the aboveFirst
Song information has been readWhen, Corresponding to that position
To, In the plurality of pieces of second music piece informationSecond music section information
Is controlled to be readPerformance information reading control meansAnd
Have. [0008] [0009] [0010] [0011] [0012] [0013] [Action and Effect] According to the automatic performance device of the present invention,
Performance informationMemoryBy means, the first music part information of the performance information is
During reading, the common operator is operated.
For example, if the first music piece information is duplicated on the first music piece information,
First arrives after the common operator in the number position is operated
When the second music piece information is read out to the
Common operation in a plurality of positions on the first music part information in the report
Corresponding to the first arrival position after the child is operated
Is automatically read out. Therefore, the performance informationMemorymeansFromRead
When the performance information is reproduced as a musical tone,
The sound is the reproduction sound of the first music piece information and the reproduction sound of the second music piece information.
A musical tone that does not involve musical rupture between the reproduced sound
Can be obtained. Therefore, in the case of the automatic performance device according to the present invention,
In the same way, the performance of the
informationMemoryPlayback of performance information read by means
In this case, the reproduced musical tone is stored in the first music piece information.
Between the playback sound of the second music part information and the playback sound of the second music piece information.
It can be obtained as a musical tone without rupture. However, the automatic performance device according to the present invention
In the case of the conventional automatic performance device described above,
One operator is selected from the number of operators by the operator.
Need to perform multiple operations by the operator.
An error may occur in selecting one of the operators
No performance informationMemoryThe performance information read from the means
When the music is reproduced to a musical tone, the reproduced musical tone is the first musical tone.
Between the playback sound of the music piece information and the playback sound of the second music piece information
To be obtained as a musical sound with musical rupture
It never happens. [0017] [0018] [0019] [0020] [0021] [0022] [0023] [0024] [Embodiment 1] Next, referring to FIG.
A first embodiment of the playing device will be described. The automatic performance device according to the present invention shown in FIG.
It is configured as follows using a computer.
You. That is, a computer known per se
Having a central processing unit (CPU) 1 constituting
You. The central processing unit 1 is provided with bidirectional
The program connected together via the bus line 2
Memory circuit 3, work area 4, and MIDI signal
Interface device 5, external storage device 6, tempo
A clock generation circuit 7, an operator group 8, and performance data
Memory circuit 9 and time signal interface device 11
Having. The program memory circuit 3 and the work
Area 4, MIDI signal interface device 5, outside
Section storage device 6, tempo clock pulse generation circuit 7, operation
Child group 8, performance data memory circuit 9, and time signal input
Each configuration or function of the interface device 11 is as follows.
It is as follows. Program memory circuit 3 The program memory circuit 3 includes a read only memory (RO)
M) for the central processing unit 1
Is stored. The control program includes a central processing unit.
Initial settings are performed when the power of the device 1 is turned on, and the operator group
8 are operated on or off.
The main processing according to the detected state.
Main processing program for causing the arithmetic processing unit 1 to perform the processing.
Program and its main processing program
An interrupt processing program that causes the arithmetic processing unit 1 to perform interrupt processing.
And grams. Central processing by an interrupt processing program
The processing in the processing device 1 is performed by a tempo clock pulse
The signal generation circuit 7 generates an interrupt signal IRS as described later.
Each time the data is read from the performance data memory circuit 9 described later.
For performances containing relative time data stored in
Read the data. In this interrupt processing, a work to be described later
Value of register PTM for relative time data in area 4
Is the time represented by the relative time data of the performance data
From the value of
It is. When the value of the relative time data register PTM is
If the value becomes “0” by decrementing, the performance data
Performance data is newly read from the memory circuit 9. The read performance data corresponds to a performance described later.
If it is performance information data, the event data will be described later.
MIDI signal interface device 5
Output as a signal. Therefore, the performance data memory 9
Event data of the stored performance information data is
Interrupt processing is performed the number of times corresponding to the relative time data.
The time interval required for the MIDI signal
Output to the interface device 5 as a MIDI signal. The data is read out from the performance data memory circuit 9.
If the performance data to be played is control data to be described later,
Read address data of the performance data memory circuit 9
Processing such as changing the content as described later
You. Work area 4 The work area 4 is used for reading out the performance data memory circuit 9.
Read address for temporarily storing and storing address data
From the data register PP and one performance data, the next performance
Temporarily store and store relative time data up to performance data
Relative time data register PTM, first, second and
Third jump destination address data registers RA and JP
And RAS, and the number of times a series of performance data can be repeated
A loop for temporarily storing the loop count data
-Measures the register count data LP and performance data
Counted from the beginning of performance data when divided by units
Temporarily stores measure number data indicating measure numbers
Store the measure number data register LT to be stored
Prepared by dumb access memory (RAM)
You. Interface device 5 for MIDI signal The MIDI signal interface device 5 is a central processing unit.
Performance information consisting of parallel data given from the
Event data of the application data conforms to the MIDI standard.
Converts to event data consisting of serial data,
Is output to the outside as a MIDI signal. External storage device 6 The external storage device 6 uses a magnetic recording medium, an IC card, or the like.
And a performance data memory circuit 9fromFor playing
Save the data. Tempo clock pulse generation circuit 7 The tempo clock pulse generation circuit 7 has a performance data memo.
When reading performance data from the re-circuit 9 (during reproduction),
For example, the tempo clock pulse is set to one beat (a quarter note 1).
Occurs at a time interval equivalent to 1/96 of
At every occurrence of the tempo clock pulse, an interrupt signal
Outputs IRS and outputs the interrupt signal IRS to the interrupt line
The data is supplied to the central processing unit 1 via the control unit 10. Operator group 8 The operator group 8 starts reading (a) performance information data.
Outside the play controls used to cause the
For the performance information of the main part that constitutes the performance information data
During reading of data, bridge section performance information data, etc.
From the ending section that constitutes the performance information data
A program used to proceed to the reading of performance information data.
A ray ending control and (c) performance information data.
From the process of reading out the main part performance information data
In order to proceed to reading the data for
The bridge section performance information is being read and
To proceed with reading the data for the performance information
Using the raising operator used for (1) and (d) the raising operator
Operation using the raising operator, or
The loop stored in the described loop count data register LP
-Register count data and bar number data register LT
Indicate whether to obtain using stored bar number data
And the time at which the performance data is read out.
And a time setting operator for setting the time. So
Each of these controls is a manual switch or pedal switch.
Any of the switches may be used. Now, the automatic performance device according to the present invention shown in FIG.
For the operation of the play end operator and the excitement operator
A detailed description of the operation is as follows. That is, the play end operator is turned on.
By being made, the control for the central processing unit 1 is performed.
Is installed in the central processing unit 1 in advance based on the control program.
"1" in the binary display is added to the play end flag
I can Also, make sure that the raising operator is turned on.
, The control program for the central processing unit 1
Based on the ram, the binary flag "1"
It is set up. However, in this case, those two flags
If "1" is set in one of the flags,
Is converted into the control program by the central processing unit 1.
Is detected based on the detection output, and the other
The lag is set to "0" and therefore the two flags
Have no "1". The end of play
The status of the end flag and the excitement flag are for the end of play.
Confirmation by the lighting of the lamp and the raising lamp
It is configured to be recognized. Note that the instruction operator is used in the first embodiment.
There is no, but if the instruction operator uses the raising operator
If instructed, a control program for the central processing unit 1 is executed.
Based on the program, the binary
"1" is set and the loop count data and measures described above
If the instruction is to use the number data, an instruction flag
Is set to "0" in binary notation. Performance data memory circuit 9 The performance data memory circuit 9 is, for example, a random access
It is composed of a memory (RAM),
The user data is addressed by the read address data.
And store it as performance data. FIGS. 2 to 5 show performance data for performance information.
Array of data and control data on read addresses
An example is shown. 2 to 5, the performance data
The contents are represented in hexadecimal. Performance information data The performance information data is the first and second data conforming to the MIDI standard.
3-byte event data at the 2nd and 3rd byte positions
Data and the following and subsequent event data
The tempo obtained by the tempo clock pulse generation circuit 7
4th and 4th representing the period of the clock pulse as a unit
2-byte relative time data at the 5th byte position
Become. 3 bytes constituting data for performance information
Is the event data at the first byte position.
ID indicating the type of MIDI channel and MIDI channel
And the 1-byte key number in the second byte position
-Display data and one byte at the third byte position
It consists of data for initial touch information. As shown in FIG. 6, the performance information data is
Main part performance information data consisting of main performance information data
Data for performance information that can provide a lively performance effect.
-Data for bridge section performance information consisting of data and main section performance
From the performance data to the bridge performance data
First connection part performance consisting of performance information data
Multiple data for information and data for bridge section performance information
Again to the same bridge section performance information data.
The second connection part performance information data comprising the performance information data
-Ending part consisting of data and end performance data
It comprises a plurality of pieces of performance information data. Control data The control data is end control data CF described below.
F and jump control data C-F1, C-F2, C-
F3, C-F4 and C-F5. End control data C-FF The end control data C-FF is located at the first byte position.
Consists of only the identification data FF for reading the performance information data.
Finish the delivery. Jump control data C-F1 Jump control data C-F1 is located at the first byte position.
1-byte identification data F1 and second and third bytes
2-byte jump destination address data at the port position
And the relative time of 2 bytes at the 4th and 5th byte positions
And the play end flag is “1”.
On the condition that the main section performance information in the performance information data
For reading data for bridge or performance data for bridge section
Ending part performance information data read state
Let jump. Jump control data C-F2 The jump control data CF2 is located at the first byte position.
, One-byte identification data F2, and second and third data
2-byte jump destination address data at byte position
Relative to the two bytes at the fourth and fifth byte positions
It is time data, and the content of the rise flag is "1".
If there is, there is a bridge part performance in the performance information data
From the read state of the performance information data,
Jump to the reading state of performance information data,
From the reading state of the main part performance information data,
Jump to the reading state of the main part performance information data
Or Jump control data C-F3 The jump control data CF3 is located at the first byte position.
1-byte identification data F3 and second and third bytes
Address data at the jump position.
From the read-out state of the performance data for the IN
The jump destination by the address data is for the main section performance information
If it is data, jump to the reading state
And reading of data for the first or second joint performance information.
Jump from the reset state to the jump destination address data
If the destination is bridge section performance information data, read it out.
Or jump to a state. Jump control data C-F4 Jump control data CF4 is located at the first byte position.
1-byte identification data F4 and second and third bytes
2 bytes of the first jump destination address data at the
And the second jumper at the fourth and fifth byte positions.
At the destination address data and the 6th and 7th byte positions
2 bytes of relative time data, and a rising flag
Is "1", the main part performance information data
From the read state of the first or second connection portion.
Read the information data, and then play the bridge.
Jump to the reading state of information data, and then
From the reading state of the data for the
For example, the performance information is read out. Jump control data C-F5 Jump control data CF5 is located at the first byte position.
Consists of only 1-byte identification data F5
The main part performance information is read from the state of reading the part performance information data.
It jumps to the reading state of the information data. Time signal interface device 11 The time signal interface 11 is provided with an external time signal.
Is output to the central processing unit 1. Performance information data and control data and readout
Relationship with address Next, referring to FIG.
Performance data and control data described above,
The relationship with the read address of the data memory circuit 9 for
The following is shown. That is, the performance information data is constructed.
Performance information read at the end of the main section performance information data
At the read address following the read address of the information data,
The jump control data C-F3 includes (i) identification data.
Is set to “F3”, and (ii) jump destination address
-Read the contents of the data from the main part performance information data.
Read performance information data at address (000A)
It is memorized as jumping out (000A)
It is. (A) In the main part performance information data
Reading can progress to the bridge section performance information data
Next to the first read address of the performance data
The jump control data C-F4 is added to the address
(I) The content of the identification data is set to “F4”, and (ii)
The contents of the jump destination address data of the first
Read address (100
1) Read the performance information data at the beginning
(1001) and (iii) the second ja
The contents of the pump destination address data are
-Performance information at the read address (021A) in the data
Jump to the reading of information data (021A)
And (b) the performance information data
At the next read address after the second read address, another
The jump destination control data C-F4 includes (i) identification data.
Is set to “F4”, and (ii) the first jump destination address
The contents of the rest data are converted into data for the first connection section performance information.
At the read address (2001) (at the beginning)
Jump to reading of performance information data (200
(Iii) Second jump destination address data
Of the main section performance information
The performance information data in the program (035E).
It is stored as a jump (035E). Further, the first, second and third linking performances
At the end of each of the performance information data,
Next to the read address of the connection section performance information data
In the read address, jump control data C-F3
(I) The content of the identification data is set to “F3”, and (ii)
The contents of the jump destination address data are transferred to the bridge section performance information.
Address (3001) in the data for use (at the beginning)
Jump to the reading of performance information data
(3001) is stored. The bridge performance information in the bridge section
Next to the read address of the performance information data to be read later
At the read address of the jump control data C-F5
Is stored with the content of the identification data as "F5". Further, (a) data for performance information of the main section
Reading to the ending section performance information data in
First and second read addresses of likely performance information data
Jump control to the next read address of each
Data C-F1 indicates (i) the contents of the identification data as "F
1) and (ii) the contents of the jump destination address data.
To the ending section performance information data.
Performance information data for dress (8001) (head of head)
Jump to the reading of data (8001)
(B) Third reading of performance information data
The jump address data C-F1 is added to the output address.
(I) The content of the identification data is set to “F1”, and (ii)
Ending part performance of the contents of the jump destination address data
Read address (9001) (head) of information data
Jump to reading of performance information data in
(9001). Operation example Next, the operation of the automatic performance device according to the present invention described above with reference to FIG.
An example will be described with reference to FIGS. Start of interrupt processing In step 200, interrupt processing starts. Then, in step 201, the performance
Reading out one performance data in the data memory circuit 9
Indicates the remaining time until the next performance data is read from
The value of the relative time data register PTM is "1".
Only decrement. Next, in step 202, the relative time
The value of the data register PTM is checked, and the relative time data is checked.
If the value of the data register PTM is not "0", an interrupt
The process ends. When the value of the relative time data register PTM is
If it is "0", it is from the performance data memory circuit 9.
It is time to read the performance data.
In step 203, the read address
Expressed by the address data of the data register PP
First byte of performance data at the current address position
Read the identification data at the location. Next, in step 204, the current reading
The identified identification data represents the end control data C-FF.
It is checked whether the contents are "FF". The identification data is the end control data C.
If the content is "FF" representing -FF, step 205
Performance data such as disabling interrupt processing
Process to complete the data reading, and then the interrupt process.
End the process. When the content of the identification data is not "FF" However, in step 204, the identification data
Is the content of "FF" indicating end control data C-FF
If not, proceed to step 210. Then, in step 210, the identification
The data is "F" representing the jump control data C-F4.
It is checked whether the content is "4". Then, the data for identification is a jump system.
If the content is “F4” representing the customer data C-F4,
In step 211, the jump control data C-F4
From the first byte position storing the identification data.
Jump address data at the second and third byte positions
And then read the data for bridge section performance information
Address data when jumping
do it,SecondJump destination address data register JP
Set to. In step 212, jump
In the fourth and fifth byte positions of control data CF4
The jump destination address data is read and
From the data of the bridge section performance information of the bridge
Jump when jumping to reading performance information data
The third jump destination address data is used as the destination address data.
Set in the data register RAS. Further, in step 213, the jump
In the 6th and 7th byte positions of the control data CF4.
And read the relative time data
Set in the register PTM for read address data
The contents of the register PP are incremented, and the next performance data
The identification data at one byte position is read
I do. Next, at step 214, the
To read out bridge section performance information data
Flag for indicating whether or not the progress of the command has been instructed
Is "1". If the content of the raising flag is "0"
For example, a progress indicator for reading the bridge section performance information data
Step because it means that no
Proceed to 202. When the content of the excitement flag is "1",
If so, in step 215, the first jump destination address
The value of the register RA for rest data is stored in the third jump destination address.
Update with the value of the register for data RAS, step 2
At 16, the content of the excitement flag is reset to "0".
In step 270, the performance information data is read.
The contents of the take address data to the second jump destination address
Change to the value of data register JP and go to step 271
In this case, “0” of the relative time data is set to the relative time data
It is set in the register PTM, and the routine proceeds to step 202. From the above, the jump control data C-F4
Is detected, there is no operation to turn on the raising operator.
The read address of the performance information data
The content of the data matches the content of the address data at the jump destination.
The readout data in the performance data memory circuit 9 is updated.
The dress has changed. Reading of bridge section performance information data
From the control state, the jump control data C-F5
When jumping to the reading of other performance information data
Therefore, when the jump destination address data is
This is set in the destination address register RA. When the content of the identification data is not "F4" In step 210, the contents of the identification data
Must be the contents of "F4" which represents the data C-F4 for loop control.
If it is determined, the process proceeds to step 220. In step 220, step 20
3. The contents of the identification data read out in step 3
Whether or not the content is “F2” representing the customer data CF2
To inspect. Then, the content of the identification data is
Content of "F2" indicating the data C-F2 for loop control
For example, in step 221, jump control data C
-In the first byte position where F2 identification data is stored
The jump destination address at the subsequent second and third byte positions
Read the data and write it to the second jump destination address
Set in the data register JP and go to step 222
And the fourth and fifth bars of the jump control data CF2.
Read the relative time data at the
Set to the time data register PTM,
-The contents of the data register PP are advanced, and the next performance data
The identification data at the first byte position of the data is read out.
To do. Next, at step 223, the raising operation
The operation for turning on the element allows the data for bridge section performance information to be displayed.
-An excitement that indicates whether progress to read data has been instructed
It is checked whether or not the content of the use flag is “1”. The content of the raising flag is not "1"
Is read, the bridge section performance information data is read out.
Is not being told to progress to
Then, the process proceeds to step 202. The content of the raising flag is "1".
If so, step216In the contents of the flag for the rise
Is reset to "0", and in step 270, the performance
The contents of the read address of the information data are
Change to the value of the dress data register JP, and
At 71, the relative time data “0” is set to the relative time data.
Set to the data register PTM and proceed to step 202.
No. As described above, the data for bridge section performance information is obtained.
Jump control data C-F2 for reading data is detected.
Condition, that the raising operator has been turned on.
The read address data of the performance information data
Is updated to the contents of the address data of the
That the read address in the data memory circuit 9 has changed
Become. When the content of the identification data is not "F2" In step 220, the content of the identification data is
The jump control data C-F2 of the tip control data is displayed.
If it is determined that the content is not the content of “F2”, step 23
Go to 0. In step 230, step 20
3. The contents of the identification data read in step 3
Data for jump control to read data for performance information
Check whether the contents are "F1" representing data C-F1
I do. Then, the content of the identification data is
The content of “F1” representing the data C-F1 for loop control
For example, in step 231, jump control data C
-From F1, the first byte storing the identification data
Jump at the second and third byte positions following the
Reads the destination address data and stores it in the second jump destination
Step 2 is set in the address data register JP.
32, the fourth and fourth data of jump control data CF1
And read the relative time data at the 5th byte position,
Is set in the relative time data register PTM and read.
Increments the contents of the output address data register PP,
Identification data at the first byte position of the next performance data
Data can be read. Next, at step 233, the play end
Ending part performance by turning on the end control
Indicates whether the progress to read information data was instructed.
Whether the content of the play end flag being played is “1”
Check for no. When the content of the play end flag is "0",
If there is, read the data for the ending section performance information.
This means that no progress instruction has been given.
Proceed to step 202. If the play end flag is "1",
For example, in step 234, the play end flag
The content is reset to "0", and in step 270, the performance
The contents of the read address of the performance information data are stored in the second
Change to the value of the pump destination address register JP, and
At 271, the relative time data “0” is set to the relative time data.
-Set to the data register PTM and proceed to step 202.
No. As described above, the ending section performance information data
-Data for jump control to read dataC-F1Is detected
When the play end operator is turned on
On the condition that the read address of the performance information data is
The content is updated to the jump destination address, and the performance data
The read address in the memory circuit 9 has shifted.
You. When the content of the identification data is not "F1" At step 230, the data for performance data identification
"F1" indicates the jump control data C-F1.
If it is determined that the content is not the content of
No. In step 240, step 20
3. The content of the identification data read in step 3 is jump control.
Whether or not the content is “F3” representing the data C-F3
inspect. Then, the content of the identification data is "F
If "3", jump control is executed in step 241.
From the data C-F3, the identification data is stored.
In the second and third bytes following the first byte position
Reads the jump destination address data and stores it in the second
Set in the pump destination address data register JP
In step 270, the read address of the performance information data is read.
The contents of the second jump destination address data
Is changed to the value of JP
The inter data "0" is set to the relative time data register PTM.
And the process proceeds to step 202. As described above, jump control data CF
3 is detected, the read address of the performance information data is read.
Is updated to the contents of the jump destination address,
The read address in the performance data memory circuit 9 is changed.
It will be. When the content of the identification data is not "F3" In step 240, data for identification of performance data
If it is determined that the content is not “F3”, step 2
Go to 50. In step 250, step 20
The content of the identification data read in step 3 is a jump
“F5” indicating control data C-F5
Inspect When the content of the identification data is "F5"
If so, in step 251, it is set in advance
Of the third jump destination address data register RA
Using the value as the jump destination address, the second jump destination address
Set in the dress data register JP, step 27
0, read address data of performance information data
Of the jump destination address data register JP
Value, and in step 271, relative time data
Is set in the relative time data register PTM.
Then, the process proceeds to step 202. As described above, the data for bridge section performance information is obtained.
Jump control data C-F5 is detected in the read state of
If it is performed, the read address data of the performance information data is read.
Is stored in the jump destination address data register R in advance.
The contents of the jump destination address data specified by A
And read out by the performance data memory circuit 9.
The address has changed. The jump destination address data register
The data RA is used for reading the bridge performance information data.
A jump is performed by the jump control data C-F4.
Is set when When the content of the identification data is not "F5" At step 250, the data for performance data identification
Is not "F5", the determination at step 203 is
The contents of the identification data read out in
-The data representing the data C-FF and the data for jump control
It is not the content representing the data C-F1 to C-F5, and
The playing data is the MIDI signal interface device 5
That the MIDI signal should be sent out through
Means. Therefore, in step 250, the identification
The contents of the data for jump represent the data C-F5 for jump control.
If it is determined that the content is not “F5”, step 26
0, the kind of MIDI event of performance information data
Class is determined by the contents of the identification data, and a 3-byte event
5-byte data consisting of data and 2-byte relative time data
Read the data. The read 3-byte event data
Is sent to the MIDI signal interface device 5.
The 2-byte relative time data is the relative time data
Set in the register PTM and read address data
The value of the register PP is incremented by 1 and the next performance
The identification data at the first byte position of the performance data is
Read it out. Specific example of operation Next, the performance by the automatic performance device according to the present invention shown in FIG.
From the performance data memory circuit 9 to the control data described above.
Specific mode in which data for performance information is read out
(Mode) is illustrated with reference to FIGS.
It is as follows. Mode 1: Reading data for main section performance information
During the operation, the operator for raising and the operation for ending the play
If both children are not turned on In this case, as shown in FIG.
-After reading the performance information data read at the end of the data
The jump control data C-F3, which is read first,
The main part performance data
Read down again. Mode 2: Reading data for main section performance information
If the lift control is turned on during
Combination In this case, as shown in FIG.
To the reading of bridge section performance information data.
It is detected by jump control data CF4.
At the time when the main unit performance information data is
To connect to the reading of bridge section performance information data
The first read-out of the data for the first connection section performance information
To the read address or the position of the performance information data.
Run. At this time, the first jump destination address data
A read address or is set in the register RA.
You. Next, reading of bridge section performance information data
Read the first connection part performance information data for the connection to the
Read out at the end of the data for the joint performance information
First read after reading the performance information data
Jump control data C-F3, the bridge section
Performance information data read out first of performance information data
Proceed to the address location. Next, data for bridge section performance information is read out.
And then the last read out of the bridge section performance information data
Address following the read address of the performance information data
The jump control data C-F5 at
Stored in the destination address data register RA.
Address or location of data for main section performance information
Proceed to Mode 3: Data of bridge section performance information
During reading, the lift controller was turned on.
If In this case, as shown in FIG.
To the reading of bridge section performance information data.
When jump control data C-F2 is detected, the
The second one for rereading the ridge part performance information data
Performance information to be read first in the data for the nape part performance information
Proceeds to the position of the address of the data for use. At this time,
The jump destination address data register RA contains the jump destination.
Address data is not set. Next, the second connection portion performance information data is
After the reading, the data in the second connection portion performance information data
The read address of the performance information data read last
Jump control data C- at the next read address
By F3, the first in the bridge part performance information data
The process proceeds to the address of the performance information data to be read. Mode 4: Reading data for main section performance information
During play, the play end control is turned on.
If in this case,FIG.As shown in
After turning it on, read the data for the ending section performance information.
When data C-F1 for jump control to start is detected
At the beginning of the ending section performance information data
To the address or location of the performance information data
proceed. Reading out data for ending section performance information
Progresses, the end control data C-FF is detected.
Then, a series of reading is completed. Mode 5: During reading of bridge section performance information data
And the play end control is turned on In this case, as shown in FIG.
After turning it on, read the data for the ending section performance information.
When data C-F1 for jump control to start is detected
At the beginning of the ending section performance information data
To the address of the performance information data
You. Next, the ending section performance information data
After reading progresses, the end control data C-FF is detected.
If it is issued, a series of reading is completed. [0116] Embodiment 2 Next, a second embodiment of the automatic performance apparatus according to the present invention will be described.
Let us describe an example. Second Embodiment of Automatic Performance Apparatus According to the Present Invention
Is a first embodiment of the automatic performance device according to the present invention shown in FIG.
Since it has the same configuration as described in the embodiment,
Therefore, each part of the automatic performance device according to the present invention shown in FIG.
The description will be made using the given reference numerals, and the detailed description of the drawings will be omitted. However, in the automatic performance device according to the present invention,
In the embodiment, the performance data memory circuit 9 described above is used.
Performance data and control data, and performance data notes
The read address of the re-circuit 9 isFIG.As illustrated in
Has the following relationship. Performance information data and control data and readout
Address relationship That is, the first, second,...
… One main section performance information data consisting of the 16th bar section
-And four first, second, third and fourth joint performances
Performance information data and one bridge section performance information data
And the second and third data of the main section performance information.
And the last read address of the tenth bar
The user data C-F2 and (i) the contents of the identification data
"F2" and (ii) the jump destination address data
Read the contents from the first letter of the first joint performance data
The address to be jumped to "" is stored. Also, the fourth and fourth data of the main section performance information are described.
And the last read address of the twelfth measure
The user data C-F2 and (i) the contents of the identification data
"F2" and (ii) the jump destination address data
Read the contents from the beginning of the data for the second joint performance
The address to be jumped to "" is stored. Further, the sixth part of the main part performance information data
And jump to the last read address of the 14th bar
The control data CF2 and (i) the contents of the identification data
"F2" and (ii) the jump destination address data
Read the contents from the beginning of the data of the third joint performance
The address to be jumped to "" is stored. Ma
The last reading of the eighth bar of the main section performance information data
The jump control data C-F2 is added to the output address.
(I) The content of the identification data is set to “F2”, and (ii)
The contents of the jump destination address data are played in the fourth link
To jump to reading from the beginning of the data
Store as "". Further, the first part of the main section performance information data
The read address immediately before the end of the six measures is
(2) the contents of the identification data.
To “F2”, and (ii) the jump destination address data
Read the contents from the beginning of the fourth connection part performance data
And then memorize it as the address to jump to
The jump control data C-F3
(Ii) the contents of the jump destination address data
Jump to reading from the beginning of the head
The address is stored as "". Also, the first, second, third and fourth connection
The last read address of the performance data
The data for control C-F2 is (i) the contents of the data for identification.
To “F3”, and (ii) the jump destination address data
Read the contents from the beginning of the bridge section performance information data
The address to be jumped is stored as "". The automatic performance device according to the second aspect of the present invention
In the embodiment, the second and
Third jump destination address data registers JP and R
AS does not need to be used, but the register for loop count data
The data LP and the bar number data register LT are used. In addition, in the operator group 8, the instruction operator
Is used. Operation example Next, the operation of the second embodiment of the automatic performance device according to the present invention.
Examples will be described with reference to FIGS. Start of interrupt processing In step 400, the same as in the first embodiment
Then, the interrupt process starts, and the process proceeds to step 401. In step 401, the first embodiment
As in the case, one of the performance data memory circuits 9
Reading out the next performance data from reading out the performance data
Register for relative time data indicating the remaining time at
The value of the PTM is decremented by “1”. Next, in step 402, the first actual
As in the case of the embodiment, the relative time data register PTM
Is checked, and if the value is not "0", the interrupt processing is performed.
To end. In step 402, relative time data
If the value of the register PTM is "0", Step 40
In step 3, the data read from the performance data memory circuit 9 is read out.
Whether the performance data is performance information data
It is determined whether the data is user data. In step 403, the performance data
If is verified as performance information data, step
At 404, the 3-byte event data is stored in M
The IDI signal is sent to the interface device 5, and
The relative time of the byte is stored in the relative time data register PTM.
And read address data register
Increment the value of PP by "1" and use it for the next performance
The data is read out, and then step 402
Proceed to. At step 403, the performance data
If is determined to be control data, step 40
Go to 5. In step 405, the instruction operator
Has instructed to use the lift operator
(“1”), the process proceeds to step 410.
Use loop number data and bar number data
Is determined to be instructed ("0").
Proceed to step 500. At step 410, the performance data
In the performance data extracted from the memory circuit 9
The content of the separate data is the jump control data C-F4.
If it is determined that the content is “F4”,
At 11, by turning on the raising operator,
The progress of reading the bridge section performance information data is instructed.
The content of the rising flag indicating whether the
Inspect whether or not. In step 411, the rising flag
If the content of is determined to be “1”, step 412
At this time, the read address data register PP
The data of the second and third bytes of the control data being read
The dress data AD1 is set, and then, at step 413
In the register RA, the currently read control
The address data AD2 of the fourth and fifth bytes of the data is
And then, in step 416, the build-up flag
Reset the contents of the tag to "0" and proceed to step 403.
No. In step 411, the rising flag
If is not "1", then go to step 414
1 is added to the contents of the read address data register PP.
Then, the process proceeds to step 403. In step 410 described above, the identification
The content of the data represents jump control data C-F4.
If it is not "F4", then in step 420
The content of the identification data is the jump control data C-
It is checked whether it is “F2” representing F2. In step 420, the identification data
The content is "F2" indicating jump control data C-F2.
If it is checked that there is, in step 421, it is raised
It is checked whether the content of the flag is "1". In step 421, the rising flag is set.
If is determined to be “1”, then in step 422
The control data is stored in the read address data register PP.
The address data AD1 of the data is stored.
Then, reset the content of the rise flag to "0",
Proceed to step 403. In step 421, the rising flag is set.
If is not "1", then go to step 414
1 is added to the contents of the read address data register PP.
Then, the process proceeds to step 403. At step 420, the identification data
The content is "F2" indicating jump control data C-F2.
If not, at step 430, the identification
The contents of the data represent jump control data C-F1.
Check whether it is "F1". At step 430, the identification data
The content is "F1" indicating jump control data C = F1.
If it is determined that there is, play is performed in step 431.
The end of play is instructed by turning off the
The content of the play end flag indicating whether or not
Check if there is. At step 431, the play end flag is set.
If the content of the tag is "1", then go to step 432
To the read address data register PP.
Jump next to the jump control data C-F1
Stores the address data AD1 of the control data C-F1.
Then, in step 433, the play end flag is set.
The lag is reset to "0" and the routine proceeds to step 403.
No. At step 431, the play end flag is set.
If the lag is not "1",In step 435,
"1" is added to the read address data register PP.
Then, the process proceeds to step 403. In step 430 described above, the identification
The contents of the data represent jump control data C-F1.
If the test is not "F1", then go to step 440.
The content of the identification data is the jump control data CF.
It is checked whether it is “F3” representing “3”. At step 440, the identification data
The content is "F3" indicating jump control data C-F3.
If it is verified that there is, in step 441, the read
The address data register PP is currently reading
Jump control data Next to jump control data CF3
-The address data AD1 of data C-F3 is stored,
Then, the process proceeds to step 403. At step 440, the identification data
The content is not "F3" of jump control data CF3
Is satisfied, in step 450, the identification data
"F" representing the jump control data C-F5.
5 "is checked. At step 450, the identification data
The content is "F5" which represents jump control data C-F5.
If it is checked that there is, in step 451, read
The jump destination address is stored in the address data register PP.
The contents of the data register RA are stored.
Proceed to 3. At step 450, the identification data
The content is "F5" which represents jump control data C-F5.
If not checked, step461In, read
"1" is added to the address data register PP, and
Proceed to step 403. In step 405 described above, the instruction operation is performed.
The cropper uses loop count data and measure number data
If it is determined that it is instructed ("0"),
In step 500, a register for loop count data
It is checked whether the content of LP is “0”. In step 500, the loop count data
If the content of the data register LP is "0", step 5
In 10, the contents of the data for performance data identification are as follows:
Whether it is "F2" indicating jump control data F2
To inspect. At step 510, the identification data
The content must be "F2" indicating jump control data F2.
If so, in step 514, the read address data
"1" is added to the register PP for
move on. At step 510, the identification data
If the content is "F2" indicating jump control data F2
In step 511, the jump control data
Address A represented by the second and third bytes of data F2
It is checked whether or not the content of D1 represents a bar number.
If it indicates a section number, in step 512
Stored in the destination address data register RA and read
In the address data register PP,
The relative time data of the jump control data F2 is stored,
Then, the process proceeds to step 403. Steps500In, the number of loop times
If the contents of the data register LP are not "0", the step
At 502, the content of the identification data is for jump control.
It is checked whether it is "F3" representing data F3. In step 502, the identification data
If the content is "F3" indicating jump control data F3
For example, in step 503,Number of loopsCash register for data
StarLPIs decremented by "1", and the next step
At 504, jump destination address data required register
The address of the jump control data F3 at this time is stored in RA.
Then, the process proceeds to step 403. In step 502, the identification data
The content must be "F3" indicating jump control data F3.
If so, in step 514, the read address data
"1" is added to the register PP for
move on. Specific operation example Next, according to a second embodiment of the automatic performance device according to the present invention.
From the performance data memory circuit 9
-Specific mode in which performance data is read out based on the data
(Mode) is shown below with reference to FIG.
You. Mode 1: Instructing operator is a raising operator
If you are instructing to use In this case, detailed description is omitted, but in the case of the first embodiment.
A specific operation similar to the above is obtained. Mode 2: The instruction control is loop count data.
The use of data and bar number data In this case, as shown in FIG.
The contents of the register LP are "n" in decimal (where n =
0, 1, 2,...), And a register for bar number data
The content of LT is q in decimal (where q = 1, 2, 3,
4, 5, 6, 7, 8), the main part performance information
-N is from the first bar to the end of the 16th bar
After the first reading, the (q × 2) th bar
Read to node, then if q = 1 or q = 5
If all of the data for the first connection section performance information is read out,
If q = 2 or q = 6, perform the second joint
All data is read, and if q = 3 or q = 7
In this case, all the data for performing the third joint is read out, and q
= 4 or q = 8, the fourth connection section performance data
All of the data is read out, and then the data for the bridge section performance information is read out.
Is read, and the processing ends. [0160] [Embodiment 3] Next, referring to FIG.
A third embodiment of the playing device will be described. The automatic performance device according to the present invention shown in FIG.
A third embodiment consists of two VTRs 1 known per se and
Having VTR2, one of which is in playback mode,
The other VTR 2 is set to the recording mode, and the VTR 1
Video information is recorded on the other VTR2
You. At the same time, the audio from VTR 1
Information and the book described in the first embodiment or the second embodiment.
Readout from automatic performance device U according to the invention as described above
Is supplied to a mixing circuit M, and the mixed information is mixed.
The recorded audio information is recorded on the VTR 2. In this case, the automatic performance device U includes the operator group 8
The time setting operator in is turned on
The time signal from the VTR 1 is
The performance information received by the interface device 11 is mixed.
Output to the combined circuit M. Therefore, VTR2 is
From the time represented by these time signals, the video signal
The number and audio information are recorded. Note that, in the above description, the automatic
The performance device uses a MIDI signal conforming to the MIDI standard.
Automatic performance device applied to an automatic performance device
As described above, the automatic performance device according to the present invention conforms to other standards.
To an automatic performance device based on performance information (data)
And without deviating from the spirit of the present invention.
In addition, various modifications and changes could be made.

【図面の簡単な説明】 【図1】本発明による自動演奏装置の第1の実施例を示
す略線的系統図である。 【図2】図3、図4及び図5を示す図である。 【図3】図1に示す本発明による自動演奏装置の第1の
実施例の説明に供する演奏用デ―タメモリ回路に記憶さ
れている演奏情報用デ―タ及び制御用デ―タの例と、演
奏用デ―タメモリ回路における読出しアドレスとの関係
を示す図である。 【図4】図1に示す本発明による自動演奏装置の第1の
実施例の説明に供する演奏用デ―タメモリ回路に記憶さ
れている演奏情報用デ―タ及び制御用デ―タの例と、演
奏用デ―タメモリ回路における読出しアドレスとの関係
を示す図である。 【図5】図1に示す本発明による自動演奏装置の第1の
実施例の説明に供する演奏用デ―タメモリ回路に記憶さ
れている演奏情報用デ―タ及び制御用デ―タの例と、演
奏用デ―タメモリ回路における読出しアドレスとの関係
を示す図である。 【図6】図1に示す本発明による自動演奏装置の第1の
実施例の動作例の説明に供する図である。 【図7】図8、図9及び図10を示す図である。 【図8】図1に示す本発明による自動演奏装置の第1の
実施例による処理の流れを示す図である。 【図9】図1に示す本発明による自動演奏装置の第1の
実施例による処理の流れを示す図である。 【図10】図1に示す本発明による自動演奏装置の第1
の実施例による処理の流れを示す図である。 【図11】図1に示す本発明による自動演奏装置の第1
の実施例の具体的な動作例の説明に供する図である。 【図12】図1に示す本発明による自動演奏装置の第1
の実施例の具体的な動作例の説明に供する図である。 【図13】図1に示す本発明による自動演奏装置の第1
の実施例の具体的な動作例の説明に供する図である。 【図14】図1に示す本発明による自動演奏装置の第1
の実施例の具体的な動作例の説明に供する図である。 【図15】図1に示す本発明による自動演奏装置の第1
の実施例の具体的な動作例の説明に供する図である。 【図16】本発明による自動演奏装置の第2の実施例の
動作例の説明に供する図である。 【図17】図18、図19、図20及び図21を示す図
である。 【図18】本発明による自動演奏装置の第2の実施例に
よる処理の流れを示す図である。 【図19】本発明による自動演奏装置の第2の実施例に
よる処理の流れを示す図である。 【図20】本発明による自動演奏装置の第2の実施例に
よる処理の流れを示す図である。 【図21】本発明による自動演奏装置の第2の実施例に
よる処理の流れを示す図である。 【図22】本発明による自動演奏装置の第3の実施例を
示す図である。 【符号の説明】 1 中央演算処理装置 3 プログラムメモリ回路 4 ワ―クエリア 5 MIDI信号用インタ―フェイス装置 6 外部記憶装置 7 テンポクロックパルス発生回路 8 操作子群 9 演奏用デ―タメモリ回路 10 割込みライン 11 時刻信号用インタ―フェイス装置 RA 第1のジャンプ先アドレスデ―タ用
レジスタ JP 第2のジャンプ先アドレスデ―タ用
レジスタ RAS 第3のジャンプ先アドレスデ―タ用
レジスタ LP ル―プ回数デ―タ用レジスタ LT 小節番号デ―タ用レジスタ PTM 相対時間デ―タ用レジスタ PP 演奏用デ―タメモリ回路9の読出し
アドレスデ―タ用レジスタ
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic system diagram showing a first embodiment of an automatic performance device according to the present invention. FIG. 2 is a diagram showing FIGS. 3, 4 and 5; FIG. 3 shows an example of performance information data and control data stored in a performance data memory circuit for explaining a first embodiment of the automatic performance apparatus according to the present invention shown in FIG. FIG. 9 is a diagram showing a relationship with a read address in a performance data memory circuit. FIG. 4 shows an example of performance information data and control data stored in a performance data memory circuit for explaining a first embodiment of the automatic performance apparatus according to the present invention shown in FIG. 1; FIG. 9 is a diagram showing a relationship with a read address in a performance data memory circuit. FIG. 5 shows an example of performance information data and control data stored in a performance data memory circuit for explaining the first embodiment of the automatic performance apparatus according to the present invention shown in FIG. FIG. 9 is a diagram showing a relationship with a read address in a performance data memory circuit. FIG. 6 is a diagram for explaining an operation example of the first embodiment of the automatic performance device according to the present invention shown in FIG. 1; FIG. 7 is a diagram showing FIGS. 8, 9 and 10; FIG. 8 is a diagram showing a flow of processing by the first embodiment of the automatic performance device according to the present invention shown in FIG. 1; FIG. 9 is a diagram showing a flow of processing by the first embodiment of the automatic performance device according to the present invention shown in FIG. 1; 10 shows a first embodiment of the automatic performance device according to the present invention shown in FIG.
FIG. 9 is a diagram showing a flow of processing according to the example of FIG. FIG. 11 shows the first embodiment of the automatic performance device according to the present invention shown in FIG.
FIG. 7 is a diagram provided for describing a specific operation example of the embodiment. FIG. 12 shows a first embodiment of the automatic performance device according to the present invention shown in FIG.
FIG. 7 is a diagram provided for describing a specific operation example of the embodiment. FIG. 13 shows a first embodiment of the automatic performance device according to the present invention shown in FIG.
FIG. 7 is a diagram provided for describing a specific operation example of the embodiment. FIG. 14 shows a first embodiment of the automatic performance device according to the present invention shown in FIG.
FIG. 7 is a diagram provided for describing a specific operation example of the embodiment. FIG. 15 shows a first embodiment of the automatic musical instrument according to the present invention shown in FIG.
FIG. 7 is a diagram provided for describing a specific operation example of the embodiment. FIG. 16 is a diagram provided for describing an operation example of the second embodiment of the automatic performance device according to the present invention. FIG. 17 is a diagram showing FIGS. 18, 19, 20 and 21; FIG. 18 is a diagram showing a flow of a process according to a second embodiment of the automatic performance device according to the present invention. FIG. 19 is a diagram showing a flow of processing according to a second embodiment of the automatic performance device according to the present invention. FIG. 20 is a diagram showing a flow of a process according to a second embodiment of the automatic performance device according to the present invention. FIG. 21 is a diagram showing a flow of a process according to a second embodiment of the automatic performance device according to the present invention. FIG. 22 is a diagram showing a third embodiment of the automatic performance device according to the present invention. [Description of Signs] 1 Central processing unit 3 Program memory circuit 4 Work area 5 MIDI signal interface device 6 External storage device 7 Tempo clock pulse generation circuit 8 Operator group 9 Performance data memory circuit 10 Interrupt line 11 Time signal interface device RA First jump destination address data register JP Second jump destination address data register RAS Third jump destination address data register LP Loop count data Data register LT Measure number data register PTM Relative time data register PP Performance data memory circuit 9 Read address data register

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−298294(JP,A) 特開 平2−161498(JP,A) (58)調査した分野(Int.Cl.7,DB名) G10H 1/00 101 - 102 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-298294 (JP, A) JP-A-2-161498 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G10H 1/00 101-102

Claims (1)

(57)【特許請求の範囲】 【請求項1】 第1の楽曲部情報とその第1の楽曲部情
報上の複数の位置にそれぞれ対応している複数の第2の
楽曲部情報とを有する演奏情報を記憶している演奏情報
記憶手段と、 上記複数の第2の楽曲部情報に対して共通な操作子と、 上記演奏情報記憶手段から上記第1の楽曲部情報を読出
している途上において、 上記操作子が操作された時点後に最初に到来する上記第
1の楽曲部情報上の上記複数の位置中の位置まで、上記
第1の楽曲部情報が読出されたとき、 その位置に対応している、上記複数の第2の楽曲部情報
中の第2の楽曲部情報が読出されるように制御する演奏
情報読出制御手段とを有することを特徴とする自動演奏
装置。
(57) [Claims 1] It has first music piece information and a plurality of second music piece information respectively corresponding to a plurality of positions on the first music piece information. Performance information storage means for storing performance information; an operator common to the plurality of pieces of second music piece information; and a process for reading the first music piece information from the performance information storage means. , to a position in said plurality of locations on the first musical piece section information first arriving after the time when the operating element is operated, when the <br/> first music part information is read, the The plurality of pieces of second music piece information corresponding to positions
Performance for controlling the second music piece information in the medium to be read out
An automatic performance device having information reading control means .
JP32642491A 1990-11-14 1991-11-14 Automatic performance device Expired - Fee Related JP3364862B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32642491A JP3364862B2 (en) 1990-11-14 1991-11-14 Automatic performance device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-308337 1990-11-14
JP30833790 1990-11-14
JP32642491A JP3364862B2 (en) 1990-11-14 1991-11-14 Automatic performance device

Publications (2)

Publication Number Publication Date
JPH0540475A JPH0540475A (en) 1993-02-19
JP3364862B2 true JP3364862B2 (en) 2003-01-08

Family

ID=26565502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32642491A Expired - Fee Related JP3364862B2 (en) 1990-11-14 1991-11-14 Automatic performance device

Country Status (1)

Country Link
JP (1) JP3364862B2 (en)

Also Published As

Publication number Publication date
JPH0540475A (en) 1993-02-19

Similar Documents

Publication Publication Date Title
US5295123A (en) Automatic playing apparatus
US4953438A (en) Automatic performance apparatus storing and editing performance information
JP2522343B2 (en) Automatic playing device
JP3364862B2 (en) Automatic performance device
US4512230A (en) Electronic musical instrument
JPH0469396B2 (en)
US5911031A (en) IC card memory for recording and reproducing audio and/or video data concurrently or separately and a control method thereof
JP3010936B2 (en) Music player
JP2888202B2 (en) Performance recording and playback device
JPS58224387A (en) Musical score display
JPH0260197B2 (en)
JPS59189393A (en) Automatic transformer
JPH0378798A (en) Method for recording and erproducing midi signal
JP2641851B2 (en) Automatic performance device
JPH0550755B2 (en)
JP2692539B2 (en) Automatic accompaniment device
JPH0545040B2 (en)
JPS60157703A (en) Cassette tape reproducer
JPS5991493A (en) Music performer
JPH0749518Y2 (en) Automatic playing device
JP3503487B2 (en) Automatic performance device and storage medium
US5400686A (en) Sequencer
JP3496614B2 (en) Audio system equipment
JPH0895565A (en) Automatic player
JPH02179986A (en) Automatic music selecting/performing device

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees