JP3363295B2 - Chip electronic components - Google Patents
Chip electronic componentsInfo
- Publication number
- JP3363295B2 JP3363295B2 JP31897095A JP31897095A JP3363295B2 JP 3363295 B2 JP3363295 B2 JP 3363295B2 JP 31897095 A JP31897095 A JP 31897095A JP 31897095 A JP31897095 A JP 31897095A JP 3363295 B2 JP3363295 B2 JP 3363295B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- chip
- electrodes
- film
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Thermistors And Varistors (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、端部電極にワイヤ
ボンディングが行われるチップ電子部品に関する。The present invention relates to relates to a chip electronic components which wire bonding is performed to the end electrodes.
【０００２】[0002]
【従来の技術】従来、例えば特開平１−２７０３０１号
公報に記載のように、銅メッキなどにてランドが形成さ
れたプリント回路基板に、端部に設けた電極を半田付け
などにて面実装することにより、ランドにて各種電子部
品を電気的に接続するチップ状の電子部品が知られてい
る。2. Description of the Related Art Conventionally, as disclosed in, for example, Japanese Patent Laid-Open No. 1-270301, a printed circuit board having lands formed by copper plating or the like is surface-mounted by soldering electrodes provided at its ends. By doing so, a chip-shaped electronic component that electrically connects various electronic components at a land is known.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記特
開平１−２７０３０１号公報に記載のような面実装にて
プリント回路基板に電子部品を取り付ける構成は、プリ
ント回路基板に平面状にランドを形成するため、複雑に
各種電子部品を接続する回路では、接続しないランドが
交差する設計となり、プリント回路基板を形成できな
い。このため、複雑な回路構成の場合には、複数のプリ
ント回路基板を用いたり、ランドが立体的に設けられた
高価なプリント回路基板を用いる必要があり、回路が大
型化したり、製造コストが増大する。However [0007], configuration for mounting electronic components on a printed circuit board by surface mounting, such as described in JP-A Hei 1-270301 has a land on a flat surface on the printed circuit board Since it is formed, in a circuit that connects various electronic components in a complicated manner, the lands that are not connected intersect each other, and the printed circuit board cannot be formed. Therefore, in the case of a complicated circuit configuration, it is necessary to use a plurality of printed circuit boards or an expensive printed circuit board in which lands are three-dimensionally provided, which makes the circuit large and increases the manufacturing cost. To do.
【０００４】そこで、ワイヤを用いて適宜電子部品を接
続したり、リード線を有した電子部品のリード線を別の
電子部品に直接接続するなどのワイヤボンディングを行
うことが考えられるが、従来のチップ状の電子部品は面
実装を行うものであるため、ワイヤを接続する部分がな
いのでワイヤボンディングを行うことができず、ランド
同士をワイヤボンディングしなければならない。このた
め、プリント回路基板にワイヤボンディングを行うため
の領域が必要となり、このプリント回路基板を組み付け
る電気機器が大型化する。Therefore, it is conceivable to perform wire bonding by appropriately connecting electronic parts by using wires or by directly connecting a lead wire of an electronic part having a lead wire to another electronic part. Since the chip-shaped electronic component is to be surface-mounted, there is no portion for connecting the wires, so that the wire bonding cannot be performed, and the lands must be wire-bonded. For this reason, an area for wire bonding is required on the printed circuit board, and the size of an electric device in which the printed circuit board is assembled increases.
【０００５】さらに、ワイヤボンディングに用いられる
金（Ａｕ）やアルミニウム（Ａｌ）などのワイヤは、プ
リント回路基板の銅（Ｃｕ）のランドとの接続強度が弱
く、ランド上にアルミニウムなどの部材を取り付け、こ
のアルミニウムなどの部材を介在させてワイヤボンディ
ングをする必要もあり、製造性の低下および製造コスト
の増大が生じる。Further, the wire such as gold (Au) or aluminum (Al) used for wire bonding has a weak connection strength to the copper (Cu) land of the printed circuit board, and a member such as aluminum is mounted on the land. Since it is also necessary to perform wire bonding with the interposition of such members as aluminum, the manufacturability is lowered and the manufacturing cost is increased.
【０００６】本発明は、上記問題点に鑑みなされたもの
で、ワイヤボンディングが容易に行える小型のチップ電
子部品を提供することを目的とする。[0006] The present invention has been made in view of the above problems, and an object thereof is wire bonding to provide easily small chip electronic components.
【０００７】[0007]
【課題を解決するための手段】請求項１記載のチップ電
子部品は、セラミック材料板または合成樹脂板のチップ
基体と、このチップ基体の上面にそれぞれ離間して形成
された第１の電極および第２の電極と、前記チップ基体
の上面に前記第１の電極と第２の電極との間に跨って形
成されこの両電極に両端部を重ね合わせた所定の抵抗特
性を有する抵抗皮膜またはサーミスタ特性を有する皮膜
の皮膜体と、この皮膜体上にこの皮膜体を覆って設けら
れた絶縁性の保護膜と、第１の電極の前記保護膜にて覆
われていない部分の上面に重ね合わせて形成されたワイ
ヤボンディングされる端部電極と、前記チップ基体の下
面に形成された面実装される第３の電極と、前記チップ
基体の端面に前記第２の電極と第３の電極に亘って形成
された端面電極とを具備したものである。According to another aspect of the present invention, there is provided a chip electronic component including a chip base made of a ceramic material plate or a synthetic resin plate, a first electrode and a first electrode formed separately on an upper surface of the chip base. and second electrode, a predetermined resistance JP <br/> cause superposition of both end portions in the both electrodes are formed across between the first electrode and the second electrode on the upper surface of the chip substrate Yes and the film of the resistive film or coating having a thermistor characteristics, an insulating protective film provided by covering the coating material on the coating material, not covered by the protective film of the first electrodes An end electrode to be wire-bonded formed on the upper surface of the portion and below the chip substrate.
Surface-mounted third electrode formed on the surface, and the chip
Formed on the end face of the base body across the second electrode and the third electrode
And an end face electrode that is formed.
【０００８】そして、セラミック材料板または合成樹脂
板のチップ基体の上面に離間形成した第１の電極と第２
の電極との間に跨って保護膜にて覆われる所定の抵抗特
性を有する抵抗皮膜またはサーミスタ特性を有する皮膜
の皮膜体を形成し、保護膜にて覆われない電極の部分に
重ね合わせてワイヤボンディングされる端部電極を形成
するため、表面側に端部電極が位置してワイヤボンディ
ングが可能な領域が得られ、端部電極をチップ基体の下
面に形成された面実装される第３の電極に連続して形成
することにより、面実装も可能となり、ワイヤボンディ
ングと面実装の双方が行え、汎用性、実装性が向上す
る。Then, the first electrode and the second electrode are formed separately on the upper surface of the chip substrate made of the ceramic material plate or the synthetic resin plate.
Electrode and to form a film of coating with a resistance film or thermistor characteristics have a predetermined resistance JP <br/> potentially be covered with a protective film over between, not covered with the protective film of the electrode to form the end electrodes which are wire-bonded by superimposing the portion, the wire bonding to position the end electrodes on the surface side of available space is obtained under the end electrode tip base
By that form in succession a third electrode which is formed surface-mounted on a surface, also enables surface mounting, wire bonding
Both mounting and surface mounting can be performed, improving versatility and mountability .
【０００９】請求項２記載のチップ電子部品は、請求項
１記載のチップ電子部品において、第１の電極と第２の
電極は、前記チップ基体の中央部からこの第２の電極を
形成した一端側に変位した位置で離間対向して形成した
ものである。A chip electronic component according to a second aspect is the same as the chip electronic component according to the first aspect , in which the first electrode and the second electrode are provided.
The electrode is the second electrode from the center of the chip substrate.
It is formed to face each other at a position displaced to the formed one end side .
【００１０】そして、表面側に端部電極が位置してワイ
ヤボンディングが可能な領域が得られるとともに面実装
も可能となる。 [0010] Then, Rutotomoni surface mounting region capable wire bonding is obtained by position the end electrodes on the front side
Will also be possible.
【００１１】[0011]
【発明の実施の形態】以下、本発明のチップ電子部品の
実施の形態をチップ抵抗器について図面を参照して説明
する。BEST MODE FOR CARRYING OUT THE INVENTION The chip electronic component of the present invention will be described below.
The form of implementation will be described with reference to the accompanying drawings chip resistor.
【００１２】図１ないし図３において、１はチップ基体
で、このチップ基体１は、電気絶縁性を有する基板であ
るアルミナ焼結体にて略直方体状に形成されている。そ
して、このチップ基体１の上面の長手方向の両端部に
は、例えば銀（Ａｇ）−パラジウム（Ｐｄ）−ガラスの
メタルグレーズにて第１の電極２および第２の電極３
が、チップ基体１の長手方向の中央から一端側に偏位し
た位置で離間して相対するように形成されている。さら
に、チップ基体１の下面には、長手方向に沿って裏面電
極の面実装電極となる第３の電極４が形成されている。In FIGS. 1 to 3, reference numeral 1 denotes a chip base, and the chip base 1 is formed in a substantially rectangular parallelepiped shape from an alumina sintered body which is a substrate having an electric insulation property. Then, the first electrode 2 and the second electrode 3 are formed on both ends of the upper surface of the chip base 1 in the longitudinal direction with a metal glaze of, for example, silver (Ag) -palladium (Pd) -glass.
There are formed so as to face spaced at a position offset to one side from the center of the longitudinal direction of the chip substrate 1. Further, on the lower surface of the chip substrate 1, a third electrode 4 serving as a surface mounting electrode of a back surface electrode is formed along the longitudinal direction.
【００１３】なお、絶縁体としてアルミナのセラミック
ス材料板を用いた場合には、第１の電極２、第２の電極
３および第３の電極４の形成の際、例えば銀、パラジウ
ム、金、錫などやこれらの合金の導電性物質をガラスや
樹脂などに分散させた導電ペーストが用いられ、合成樹
脂板の場合は、例えば銀やカーボンなどを導電性物質と
した合成樹脂導電ペーストを用いる。When an alumina ceramics material plate is used as the insulator, when the first electrode 2, the second electrode 3 and the third electrode 4 are formed, for example, silver, palladium, gold or tin is used. Etc. or a conductive paste in which a conductive substance of these alloys is dispersed in glass, resin or the like is used. In the case of a synthetic resin plate, for example, a synthetic resin conductive paste using silver or carbon as a conductive substance is used.
【００１４】また、第１の電極２および第２の電極３間
のチップ基体１の上面には、酸化ルテニウム（Ｒｕ
Ｏ２）系酸化物を含むペーストよりなる抵抗皮膜５が、
チップ基体１の上面に両端部が第１の電極２および第２
の電極３の上面に跨って重積形成されている。Further, ruthenium oxide (Ru) is formed on the upper surface of the chip substrate 1 between the first electrode 2 and the second electrode 3.
The resistance film 5 made of a paste containing O 2 ) -based oxide,
Both ends on the upper surface of the chip substrate 1 are the first electrode 2 and the second electrode.
Are stacked over the upper surface of the electrode 3.
【００１５】さらに、この抵抗皮膜５上には、例えば珪
酸鉛ガラスなどよりなるガラスの皮膜状の無機質保護膜
６が、この抵抗皮膜５を被覆するように形成されてい
る。そして、前記抵抗皮膜５および無機質保護膜６に
は、第１の電極２および第２の電極３の間に位置してこ
の第１の電極２および第２の電極３が相対方向に対して
交差する方向に、適宜の長さで切断されるように切溝７
が設けられて、抵抗皮膜５の抵抗値が調整されている。Further, on the resistance film 5, a glass-like inorganic protective film 6 made of, for example, lead silicate glass is formed so as to cover the resistance film 5. The resistive film 5 and the inorganic protective film 6 are located between the first electrode 2 and the second electrode 3 and the first electrode 2 and the second electrode 3 intersect with each other in the relative direction. Cut groove 7 so that it can be cut to an appropriate length in the direction
Is provided to adjust the resistance value of the resistance film 5.
【００１６】また、無機質保護膜６上には、切溝７に亘
ってこの無機質保護膜６を被覆して耐熱性エポキシ樹脂
よりなる保護膜８が形成されている。なお、この保護膜
８の両端に位置する第１の電極２および第２の電極３の
端部は、被覆されない。Further, on the inorganic protective film 6, a protective film 8 made of a heat resistant epoxy resin is formed so as to cover the inorganic protective film 6 over the cut grooves 7. The end portions of the first electrode 2 and the second electrode 3 located at both ends of the protective film 8 are not covered.
【００１７】そして、第１の電極２の保護膜８にて被覆
されていない部分の上面には、例えばニッケルメッキに
よる端部電極９が形成されている。さらに、チップ基体
１の長さ方向の第２の電極３が設けられた側の端面に
は、第２の電極３および第３の電極４に亘って端面電極
10が形成されている。なお、端面電極10および第３の電
極４の表面に半田メッキによる半田電極を設けてもよ
い。On the upper surface of the portion of the first electrode 2 which is not covered with the protective film 8, an end electrode 9 is formed by nickel plating, for example. Further, on the end face of the chip base body 1 on the side where the second electrode 3 is provided, the end face electrode is provided across the second electrode 3 and the third electrode 4.
10 are formed. Note that solder electrodes may be provided on the surfaces of the end surface electrode 10 and the third electrode 4 by solder plating.
【００１８】次に、上記チップ抵抗器の製造方法につい
て図面を参照して説明する。Next, a method of manufacturing the above chip resistor will be described with reference to the drawings.
【００１９】図示しないアルミナ焼結体よりなる電気絶
縁性の基板に、あらかじめ各チップ基体１毎に分割され
るように表面に線状で深さ方向が略Ｖ字状の分割溝を縦
横に形成しておく。On an electrically insulating substrate made of an alumina sintered body (not shown), linear dividing grooves having a substantially V-shape in the depth direction are formed vertically and horizontally on the surface so as to be divided for each chip substrate 1 in advance. I'll do it.
【００２０】そして、表面の各チップ基体１毎に分割溝
によって区画された単位片毎に、図４（ａ）および図５
（ａ）に示すように、各チップ基体１の長さ方向の両端
部に長手方向の略中央から一端側に偏位した位置で離間
して相対するように、例えば銀（Ａｇ）−パラジウム
（Ｐｄ）−ガラスのメタルグレーズよりなるペーストを
印刷する。さらに、基板の裏面に、各チップ基体１の長
さ方向に沿って帯状に同材質のペーストを印刷し、例え
ば約８５０℃程度で焼成して、各チップ基体１毎に第１
の電極２および第２の電極３を相対して形成するととも
に、裏面に第３の電極４を形成する。4 (a) and FIG. 5 for each unit piece divided by the dividing groove for each chip substrate 1 on the surface.
As shown in (a), for example, silver (Ag) -palladium (so as to face each other at both ends in the longitudinal direction of each chip substrate 1 at a position deviated from the approximate center in the longitudinal direction to one end side. Pd) -Print a paste consisting of glass metal glaze. Further, a paste of the same material is printed in a strip shape on the back surface of the substrate along the length direction of each chip substrate 1, and the paste is baked at, for example, about 850 ° C.
The electrode 2 and the second electrode 3 are formed opposite to each other, and the third electrode 4 is formed on the back surface.
【００２１】次に、図４（ｂ）および図５（ｂ）に示す
ように、基板の表面に分割溝で縦横に区分された各単位
片毎に、第１の電極２および第２の電極３間に跨がるよ
うに、酸化ルテニウム（ＲｕＯ２）系酸化物とガラスフ
リットと有機質ビヒクルとよりなるペーストを印刷し、
例えば８５０℃で焼成することにより抵抗皮膜５を形成
する。Next, as shown in FIGS. 4 (b) and 5 (b), the first electrode 2 and the second electrode are provided for each unit piece vertically and horizontally divided by a dividing groove on the surface of the substrate. A paste composed of ruthenium oxide (RuO 2 ) oxide, glass frit, and organic vehicle is printed so as to extend over 3 spaces,
For example, the resistive film 5 is formed by firing at 850 ° C.
【００２２】この後、図４（ｃ）および図５（ｃ）に示
すように、この抵抗皮膜５を覆うように、ガラスフリッ
トおよび有機質ビヒクルよりなるペーストを印刷して、
例えば６００℃で焼成してガラスの皮膜状に無機質保護
膜６を形成して抵抗皮膜５を被覆する。Thereafter, as shown in FIGS. 4 (c) and 5 (c), a paste made of glass frit and an organic vehicle is printed so as to cover the resistance film 5,
For example, baking is performed at 600 ° C. to form the inorganic protective film 6 in the form of a glass film, and the resistive film 5 is covered.
【００２３】次に、抵抗皮膜５を被覆する無機質保護膜
６をレーザー光により、図４（ｄ）および図５（ｄ）に
示すように、抵抗皮膜５に亘って所定の位置で切断して
切溝７を形成し、この切溝７の位置によって抵抗皮膜５
の抵抗値を調整する。なお、この無機質保護膜６の切断
の方法は、レーザー光による他に、サンドブラスト法な
どいずれの切断方法を用いてもできる。Next, the inorganic protective film 6 covering the resistive film 5 is cut with a laser beam at a predetermined position over the resistive film 5 as shown in FIGS. 4 (d) and 5 (d). The cut groove 7 is formed, and the resistance film 5 is formed depending on the position of the cut groove 7.
Adjust the resistance value of. As a method of cutting the inorganic protective film 6, any cutting method such as a sand blast method can be used in addition to the laser beam.
【００２４】そして、各チップ基体１毎の第１の電極２
の無機質保護膜６にて被覆されていない部分の上面に、
例えばパラジウム（Ｐｄ）の活性化剤をペースト印刷
し、約４００℃以上６００℃以下の温度で焼成して、図
４（ｅ）および図５（ｅ）に示すように、露出する第１
の電極２の上面を活性化させ、活性化面11を形成する。
なお、この活性化は、活性化剤を構成する塩化錫（Ｓｎ
Ｃｌ２）の溶液および塩化パラジウム（ＰｄＣｌ２）の
溶液に順次浸漬する方法でもできる。Then, the first electrode 2 for each chip substrate 1
On the upper surface of the portion not covered with the inorganic protective film 6 of
For example, an activator of palladium (Pd) is paste-printed, baked at a temperature of about 400 ° C. or more and 600 ° C. or less, and exposed as shown in FIGS. 4 (e) and 5 (e).
Activating the upper surface of the electrode 2, to form an activated surface 11.
Note that this activation is performed by tin chloride (Sn
Alternatively, a method of sequentially immersing in a solution of Cl 2 ) and a solution of palladium chloride (PdCl 2 ).
【００２５】この後、基板の表面に、図４（ｆ）および
図５（ｆ）に示すように、各チップ基体１の長さ方向に
沿って帯状に、第１の電極２および第２の電極３の両端
部を覆わずに露出して無機質保護膜６のみを覆うよう
に、耐熱性エポキシ樹脂を印刷形成し、１３０℃で耐熱
性エポキシ樹脂を硬化させて保護膜８を形成する。Thereafter, on the surface of the substrate, as shown in FIGS. 4 (f) and 5 (f), the first electrode 2 and the second electrode 2 are formed in a strip shape along the length direction of each chip substrate 1. A heat resistant epoxy resin is formed by printing so as to expose both ends of the electrode 3 without covering them and cover only the inorganic protective film 6, and the heat resistant epoxy resin is cured at 130 ° C. to form the protective film 8.
【００２６】次に、各単位片の長さ方向を幅方向として
分割溝から基板を分割して、図示しない短冊状の分割体
を形成する。そして、図４（ｇ）および図５（ｇ）に示
すように、活性化された第１の電極２の表面に無電解ニ
ッケルメッキにより端部電極９を形成するとともに、分
割体の幅方向の第２の電極３が形成された側の端面に、
第２の電極３および第３の電極４に亘ってニッケル（Ｎ
ｉ）−クロム（Ｃｒ）の真空蒸着、Ａｇ−Ｐｄ−ガラス
メタルグレーズの塗布、焼成、Ａｇを分散させたエポキ
シ樹脂ペーストの塗布、硬化などの方法によって、端面
電極10を形成する。さらに、必要に応じて端面電極10お
よび第３の電極４の表面に図示しない半田電極を積層形
成してもよい。Next, the substrate is divided from the dividing groove with the length direction of each unit piece as the width direction to form a strip-shaped divided body (not shown). Then, as shown in FIG. 4 (g) and FIG. 5 (g), the end electrodes 9 are formed on the surface of the activated first electrode 2 by electroless nickel plating, and the width direction of the divided body is adjusted. On the end face on the side where the second electrode 3 is formed,
Over the second electrode 3 and the third electrode 4, nickel (N
The end face electrode 10 is formed by a method such as i) vacuum deposition of chromium (Cr), application of Ag-Pd-glass metal glaze, firing, application of epoxy resin paste in which Ag is dispersed, and curing. Furthermore, a solder electrode (not shown) may be laminated on the surfaces of the end face electrode 10 and the third electrode 4, if necessary.
【００２７】そして、分割体を分割溝からチップ状に分
割して、図１ないし図３に示すチップ抵抗器12を得る。Then, the divided body is divided into chips from the division grooves to obtain the chip resistor 12 shown in FIGS.
【００２８】次に、上記チップ抵抗器のプリント回路基
板への取付動作について説明する。Next, the operation of mounting the chip resistor on the printed circuit board will be described.
【００２９】まず、第３の電極４側であるチップ抵抗器
12の裏面側を図示しないプリント回路基板の所定のラン
ド上に位置させて接着剤などにて仮止めし、ハンダリフ
ロー、ハンダフローなどの手段により半田が接続されて
プリント回路基板上に面実装される。そして、端部電極
９には、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａ
ｌ）などのワイヤ13にて図示しない他の電子部品と超音
波ボンディング法などによりワイヤボンディングされて
電気的に接続される。なお、他の電子部品がリード線を
有するものの場合には、直接リード線を端部電極９にワ
イヤボンディングしてもできる。First, the chip resistor on the side of the third electrode 4
The back side of 12 is positioned on a predetermined land of a printed circuit board (not shown), temporarily fixed with an adhesive, etc. It The end electrode 9 has gold (Au), silver (Ag), aluminum (A
The wire 13 such as 1) is wire-bonded and electrically connected to another electronic component (not shown) by an ultrasonic bonding method or the like. If the other electronic component has a lead wire, the lead wire may be directly wire-bonded to the end electrode 9.
【００３０】上記実施の形態によれば、無機質保護膜６
の被覆にて堅牢で耐湿性が付与され切溝７にて抵抗値が
調整される抵抗皮膜５を、チップ基体１の上面に相対し
て離間形成した第１の電極２および第２の電極３に跨っ
て形成し、無機質保護膜６および切溝７を被覆する保護
膜８にて覆われない第１の電極２の上面部分を活性化処
理した後に端部電極９を形成し、第２の電極３は裏面側
に形成した第３の電極４に亘って面実装のための端面電
極10を形成するため、表面側に端部電極９が位置してこ
の端部電極９によりワイヤボンディングが可能な領域が
得られ、従来の面実装用のチップ抵抗器では１つのプリ
ント回路基板でランドの関係で設計できない複雑な回路
構成でもワイヤボンディングにより構成でき、プリント
回路基板の小型化による各種機器の小型化軽量化が図れ
る。According to the above embodiment, the inorganic protective film 6
The first electrode 2 and the second electrode 3 in which the resistance film 5 which is tough and moisture-resistant by the coating of and the resistance value of which is adjusted by the cut groove 7 are formed so as to be spaced apart from each other on the upper surface of the chip substrate 1. The end electrode 9 is formed after activating the upper surface portion of the first electrode 2 that is formed over the protective film 8 that covers the inorganic protective film 6 and the kerf 7. Since the electrode 3 forms the end surface electrode 10 for surface mounting over the third electrode 4 formed on the back surface side, the end electrode 9 is located on the front surface side and wire bonding can be performed by this end electrode 9. It is possible to obtain a large area, and it is possible to configure by wire bonding even a complicated circuit configuration that cannot be designed with a single printed circuit board due to the land relationship with conventional chip resistors for surface mounting. The weight can be reduced.
【００３１】また、第２の電極３側は面実装用の端面電
極10が形成されているため、ワイヤボンディングと面実
装との併用によるプリント回路基板への強固な接続およ
び複雑な回路構成の電気接続などができる。Further, since the end face electrode 10 for surface mounting is formed on the second electrode 3 side, the wire bonding and the surface mounting are used together to provide a strong connection to the printed circuit board and an electric circuit having a complicated circuit structure. You can connect.
【００３２】なお、上記実施の形態において、必要に応
じて例えば２層以上の抵抗皮膜５を形成し、端部電極９
を複数に区分して形成し複数のワイヤをボンディングす
るようにしてもできる。 In the above embodiment, if necessary, for example, two or more layers of resistive film 5 are formed, and the end electrode 9 is formed.
Can be divided into a plurality of parts, and a plurality of wires can be bonded .
【００３３】さらに、図６に示すように、第１の電極２
および第２の電極３に端部電極９，９を形成するととも
に、これら複数の端部電極９，９に連続してあるいは別
個独立して、図１ないし図５に示す第３の電極４と同様
の裏面側に第３の電極４を形成し、または、裏面側に離
間して相対する第３の電極４および第４の電極を形成
し、第１の電極２と第４の電極と、第２の電極３と第３
の電極４とに亘ってそれぞれ端面電極10，10を形成する
など、第３の電極４を設けることにより、チップ抵抗器
12の表面側でワイヤボンディングが行えるとともに、裏
面側で面実装による接続が得られ、さらに複雑な回路構
成を構成することができる。Further, as shown in FIG. 6 , the first electrode 2
And the end electrodes 9 and 9 are formed on the second electrode 3, and the end electrodes 9 and 9 are connected to the third electrodes 4 shown in FIGS. 1 to 5 continuously or independently. Similarly, the third electrode 4 is formed on the back surface side , or the third electrode 4 and the fourth electrode which are spaced apart and face each other are formed on the back surface side, and the first electrode 2 and the fourth electrode are formed. Second electrode 3 and third
By providing the third electrode 4 such as forming the end face electrodes 10 and 10 over the electrode 4 of the chip resistor,
Wire bonding can be performed on the front surface side of 12 and connection by surface mounting can be obtained on the back surface side, and a more complicated circuit configuration can be configured.
【００３４】そして、第１の電極２、第２の電極３、第
３の電極４、抵抗皮膜５などの幅寸法は適宜設定され、
複数設けてもできる。The width dimensions of the first electrode 2, the second electrode 3, the third electrode 4, the resistance film 5 and the like are set appropriately,
It is possible to provide more than one.
【００３５】また、酸化ルテニウム（ＲｕＯ２）系酸化
物のペーストを印刷・焼成して抵抗皮膜５を形成して説
明したが、例えば酸化コバルト（Ｃｏ２Ｏ３）＋酸化ニ
ッケル（ＮｉＯ）＋酸化マンガン（Ｍｎ２Ｏ３）などの
サーミスタ特性を有する金属酸化物のペーストを印刷・
焼成してサーミスタ特性を有する皮膜の皮膜体を電極間
に架橋するように形成するなど、いずれの電気特性を有
する皮膜体を形成したチップ電子部品でも同様の効果が
得られる。The resistance film 5 is formed by printing and firing a paste of ruthenium oxide (RuO 2 ) type oxide. For example, cobalt oxide (Co 2 O 3 ) + nickel oxide (NiO) + oxidation is used. Printing metal oxide paste with thermistor characteristics such as manganese (Mn 2 O 3 )
The same effect can be obtained with a chip electronic component formed with a film body having any electrical characteristic, such as firing to form a film body having a thermistor property so as to crosslink between electrodes.
【００３６】一方、皮膜体を覆う無機質保護膜６および
保護膜８を形成して説明したが、無機質保護膜６を設け
ない構成とすることもできる。On the other hand, although the inorganic protective film 6 and the protective film 8 which cover the coating film are formed in the above description, the inorganic protective film 6 may be omitted.
【００３７】さらに、端部電極９の形成に際しては、パ
ラジウムを主成分とする活性化剤を用いて活性化させて
形成して説明したが、蒸着法など他のいずれの方法を用
いてもできる。Further, although the end electrodes 9 are formed by activating them by using an activator containing palladium as a main component, the end electrodes 9 may be formed by any other method such as vapor deposition. .
【００３８】また、チップ抵抗器12をプリント回路基板
に取り付けた構成について説明したが、各種の電気特性
を有するチップ電子部品を直接ワイヤボンディングし、
全体をモールド樹脂などでモールドして１つの電子部品
として構成させることもできる。この構成により、汎用
性が向上する。Further, the configuration in which the chip resistor 12 is attached to the printed circuit board has been described, but chip electronic parts having various electric characteristics are directly wire-bonded,
It is also possible to mold the whole with a molding resin or the like to form one electronic component. This configuration improves versatility.
【００３９】[0039]
【発明の効果】本発明によれば、チップ基体の上面側に
端部電極が位置してワイヤボンディングが可能な領域が
得られ、複雑な回路構成でもワイヤボンディングにて構
成でき、汎用性も向上でき、裏面側に面実装される裏面
電極を設けたため、ワイヤボンディングと面実装の双方
が行え、実装性を向上できる。 According to the present invention , the area where the end electrodes are located on the upper surface side of the chip substrate can be provided with a region where wire bonding can be performed, and even a complicated circuit structure can be formed by wire bonding and versatility is improved. Yes , the back side that is surface-mounted on the back side
Since electrodes are provided, both wire bonding and surface mounting
It is possible to improve the mountability.
【図１】本発明のチップ電子部品の製造方法により製造
したチップ抵抗器の実施の一形態を示す縦断側面図であ
る。FIG. 1 is a vertical sectional side view showing an embodiment of a chip resistor manufactured by a method for manufacturing a chip electronic component of the present invention.
【図２】同上平面図である。FIG. 2 is a plan view of the same.
【図３】同上背面図である。FIG. 3 is a rear view of the same.
【図４】同上チップ抵抗器を製造する状況を断面図にて
説明する説明図である。FIG. 4 is an explanatory diagram for explaining a situation of manufacturing the same chip resistor with a sectional view.
【図５】同上チップ抵抗器を製造する状況を平面図にて
説明する説明図である。FIG. 5 is an explanatory view for explaining the situation of manufacturing the same chip resistor as a plan view.
【図６】本発明のチップ電子部品の他の実施の形態を示
す縦断側面図である。 FIG. 6 is a vertical sectional side view showing another embodiment of the chip electronic component of the present invention .
１ チップ基体 ２ 第１の電極 ３ 第２の電極 ４ 裏面電極としての第３の電極 ５ 皮膜体の抵抗皮膜 ８ 保護膜 ９ 端部電極10 端面電極 12 チップ電子部品としてのチップ抵抗器 1 chip substrate 2 first electrode 3 and the second electrode 4 the third electrode 5 film of resistive skin film 8 protective film 9 end electrodes 10 end surface electrode 12 chip chip resistor as an electronic component as a back electrode
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｃ 17/06 Ｈ０１Ｃ 17/06 Ｖ 17/22 17/22 Ｃ (72)発明者 伊藤 大二郎 長野県伊那市大字伊那3672番地 コーア 株式会社内 (56)参考文献 特開 平１−270301（ＪＰ，Ａ) 特開 昭61−139001（ＪＰ，Ａ) 特開 平１−109702（ＪＰ，Ａ) 特開 昭60−103609（ＪＰ，Ａ) 実開 昭57−121102（ＪＰ，Ｕ)─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI H01C 17/06 H01C 17/06 V 17/22 17/22 C (72) Inventor Daijiro Ito 3672 Ina, Ina, Ina City, Nagano Prefecture (56) References JP-A 1-270301 (JP, A) JP-A 61-139001 (JP, A) JP-A 1-109702 (JP, A) JP-A 60-103609 (JP, A) Actual development Sho 57-121102 (JP, U)
Claims (2)
ップ基体と、 このチップ基体の上面にそれぞれ離間して形成された第
１の電極および第２の電極と、 前記チップ基体の上面に前記第１の電極と第２の電極と
の間に跨って形成されこの両電極に両端部を重ね合わせ
た所定の抵抗特性を有する抵抗皮膜またはサーミスタ特
性を有する皮膜の皮膜体と、 この皮膜体上にこの皮膜体を覆って設けられた絶縁性の
保護膜と、第１の 電極の前記保護膜にて覆われていない部分の上面
に重ね合わせて形成されたワイヤボンディングされる端
部電極と、 前記チップ基体の下面に形成された面実装される第３の
電極と、 前記チップ基体の端面に前記第２の電極と第３の電極に
亘って形成された端面電極と を具備したことを特徴とす
るチップ電子部品。1. A chip base made of a ceramic material plate or a synthetic resin plate, a first electrode and a second electrode formed separately on an upper surface of the chip base, and a first base formed on the upper surface of the chip base. Is formed between the second electrode and the second electrode, and both ends are superposed on both electrodes.
A predetermined resistance characteristic coating film having a resistive film or thermistor characteristics have a body with an insulating protective film provided to cover the coating material on the coating material, the protection of the first electrodes and the end electrodes are wire-bonded is formed by overlapping the upper surface of the portion not covered with the film, a third that is surface mounted on the lower surface of the chip substrate
Electrodes, and the second and third electrodes on the end face of the chip substrate.
A chip electronic component comprising: an end face electrode formed over the entire surface .
基体の中央部からこの第２の電極を形成した一端側に変
位した位置で離間対向して形成したことを特徴とする請
求項１記載のチップ電子部品。2. The first electrode and the second electrode are the chips.
Change from the central part of the substrate to the one end side where this second electrode is formed.
2. The chip electronic component according to claim 1, wherein the chip electronic component is formed so as to face each other at a spaced position .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31897095A JP3363295B2 (en) | 1995-12-07 | 1995-12-07 | Chip electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31897095A JP3363295B2 (en) | 1995-12-07 | 1995-12-07 | Chip electronic components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162002A JPH09162002A (en) | 1997-06-20 |
| JP3363295B2 true JP3363295B2 (en) | 2003-01-08 |
Family
ID=18105031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31897095A Expired - Fee Related JP3363295B2 (en) | 1995-12-07 | 1995-12-07 | Chip electronic components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3363295B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4496639B2 (en) * | 1999-11-29 | 2010-07-07 | Ｔｄｋ株式会社 | Electronic component and manufacturing method thereof |
| JP6386723B2 (en) | 2013-12-11 | 2018-09-05 | Koa株式会社 | Resistance element manufacturing method |
| JP2016139661A (en) * | 2015-01-26 | 2016-08-04 | Koa株式会社 | Chip resistor |
| JP2017220596A (en) * | 2016-06-08 | 2017-12-14 | Koa株式会社 | Chip resistor |
| JP2017224677A (en) | 2016-06-14 | 2017-12-21 | Koa株式会社 | Chip resistor and manufacturing method thereof |
| CN106205907A (en) * | 2016-08-26 | 2016-12-07 | 中国振华集团云科电子有限公司 | Chip resister and production method thereof |
| JP2018078152A (en) * | 2016-11-07 | 2018-05-17 | Koa株式会社 | Chip resistor |
| JP7219146B2 (en) * | 2019-04-17 | 2023-02-07 | Koa株式会社 | Manufacturing method of sulfuration detection sensor |
-
1995
- 1995-12-07 JP JP31897095A patent/JP3363295B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09162002A (en) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4992771A (en) | Chip resistor and method of manufacturing a chip resistor | |
| JPH07282714A (en) | Circuit protector | |
| JPS63107087A (en) | Hybrid integrated circuit board | |
| JPH0760761B2 (en) | Film type power resistor assembly | |
| US4924205A (en) | Chip resistor and method of manufacturing a chip resistor | |
| JP3363295B2 (en) | Chip electronic components | |
| JP4036933B2 (en) | Resistance / temperature fuse and manufacturing method thereof | |
| JP2011238730A (en) | Chip resistor and its mounting structure | |
| JP3665385B2 (en) | Electronic components | |
| JPH09320802A (en) | Resistor | |
| JP3118509B2 (en) | Chip resistor | |
| JPH0595071U (en) | Thick film circuit board | |
| JP3167968B2 (en) | Manufacturing method of chip resistor | |
| JP4540223B2 (en) | Electronic component mounting board | |
| JPH10233485A (en) | Composite chip component | |
| JP2839262B2 (en) | Chip resistor and manufacturing method thereof | |
| JP2939425B2 (en) | Surface mount type resistor and its manufacturing method | |
| JP3353037B2 (en) | Chip resistor | |
| JP3419305B2 (en) | Composite element | |
| JP3323140B2 (en) | Chip resistor | |
| JP2000068103A (en) | Chip electronic part | |
| JP3435419B2 (en) | Chip resistor | |
| JPH07211509A (en) | Chip resistor and its production | |
| JP3159963B2 (en) | Chip resistor | |
| JP3770196B2 (en) | Circuit board with through hole |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071025 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131025 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |