JP3360304B2 - パラレル−シリアル信号変換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パラレル−シリアル信
号変換装置、さらに詳しくいえば、並列に入力される電
気信号をパラレル−シリアル変換された光信号にして光
伝送路に送出する装置に関する。

【０００２】

【従来の技術】計算機、特にベクトル計算機と呼ばれる
計算機においては、主記憶装置とベクトルプロセッサと
の間に置かれるデータ伝送路の容量（単位時間当たりに
送れるデータ量）を上げることは、計算機の性能を向上
させるために極めて重要である。一般に主記憶装置はベ
クトルプロセッサよりも低速であるため、主記憶装置を
独立にアクセスできる複数個のメモリバンクに分割し、
それらを並列に動作させて伝送容量を向上させる構成
（インタリーブ）をとることが多い。またベクトルプロ
セッサは新しい機種になるたびに高速化されているが、
主記憶装置を構成するメモリの高速化はそれに追い付い
ていない。このため、新しい機種ほど並列に動作させる
メモリバンクの数を増やしている。メモリバンクの数は
現状で５１２程度であるが、今後は１０２４、２０４８
と増えて行くと考えられる。

【０００３】メモリバンクの数が増えると、主記憶装置
とベクトルプロセッサの間を結ぶ伝送路の小型化が重要
になる。例えば図１に示すベクトル計算機のように５１
２個のメモリバンクからそれぞれ８バイト（６４ビッ
ト）幅のデータ信号線を取り出すと、主記憶装置とベク
トルプロセッサとの間に３２７６８本のデータ信号線を
接続することになる。信号線の断面積を仮に１ｍｍ２と
しても、全てを接続するためには約１８ｃｍ四方の領域
が必要になる。この大きさはベクトルプロセッサを構成
するＬＳＩ搭載モジュールの大きさにほぼ等しく、さら
にメモリバンクを増やすためには、伝送路の大容量化と
小型化が必要である。また伝送路の小型化は、主記憶装
置とベクトルプロセッサを近くに配置して伝送時間を短
くするためにも重要である。

【０００４】伝送路を大容量化し小型化する方法とし
て、１本の信号線で複数の信号をパラレル−シリアル変
換（時分割多重化；以下本明細書においてはＰ／Ｓ変換
と記すこともある）して送り、さらに伝送媒体として同
軸ケーブルよりも小径かつ伝送ビットレートの高い光フ
ァイバを用いる方法がある。

【０００５】この例として、通信分野において実用化さ
れている光ファイバを用いた遠距離通信用送信装置があ
る。ここで図２に、通信分野で使われるパラレル−シリ
アル変換技術を用い、主記憶装置を構成する１つのメモ
リバンクから読みだしたデータを光シリアル信号に変換
してベクトル演算装置に伝送するベクトル計算機の構成
例を示す。説明を簡単にするため、ここではデータ幅を
８ビットとし、主記憶データの読みだし処理に関する信
号のみを記載した。図３はその動作タイミングを示す。
ベクトル演算装置２２０は参照するアドレスに応じて参
照制御信号を所定のメモリバンクに伝達する。選択され
たメモリバンク２４１は参照制御信号８により所定のア
ドレスのデータを読みだす処理を開始した後、Ｓｅｔｕ
ｐ信号１に同期してセレクタ５１〜５８を切り替えるこ
とによりメモリから読みだしたデータ信号２をレジスタ
６１〜６８に保持し、Ｃｌｏｃｋ信号５に同期して各信
号を１ビットづつシフトしながら順番に取りだし、それ
を電気−光信号変換器２０において光信号に変換して光
出力信号３を生成する。ベクトルプロセッサは所定のア
ドレスに応じてメモリバンクから送られる光信号を選択
し、次いで光シリアル信号を電気パラレル信号に戻して
ベクトル演算装置に伝達する。光シリアル信号−電気パ
ラレル信号変換装置２３２については、図３に示される
電気パラレル−光シリアル信号変換装置の逆変換により
容易に類推可能と思われるので、その構成や動作の説明
は省略する。

【０００６】この構成では各メモリバンクにシフトレジ
スタ６１〜６８を内蔵した電気パラレル−シリアル変換
装置６と電気−光信号変換器２０とが各メモリバンクに
１個づつ付加されるので、これらの小型化が必要にな
る。

【０００７】このシフトレジスタ６１〜６８を不要にす
る例として、特開昭６２−１０９３４には、光ファイバ
内での光データの伝搬遅延を利用してデータのシリアル
化を行なうパラレル−シリアル変換器が開示されてい
る。しかし特開昭６２−１０９３４では、パラレルに入
力される光データをシリアルな光データに変換する構成
は開示されているが、パラレルに入力される電気信号デ
ータからどのようにしてパラレルな光データを得るのか
についての具体的な構成は開示されていない。

【０００８】また光ファイバ内の光データの伝搬遅延を
利用するもう一つの例として、特開平６２−２５６８４
６がある。しかし特開平６２−２５６８４６では、複数
の入線上に次々に入来する光パケット信号をＮ×Ｍ空間
スイッチで切り替えて、出線である光ファイバにシリア
ルに配列する技術が示されているだけで、これもパラレ
ルに入力される電気信号データからどのようにしてパラ
レルな光データを得るのかについての具体的な構成は示
していない。

【０００９】さらに、上述の文献のいずれにおいてもパ
ラレル−シリアル信号変換装置の小型化に注目していな
い。主記憶装置とベクトルプロセッサとの間に光ファイ
バなどの光伝送路を使用し、パラレルに入力される電気
信号データをシリアルな光データにして転送するために
は、高速で小型のパラレル−シリアル信号変換装置すな
わち電気信号−光信号変換装置が必要である。

【００１０】

【発明が解決しようとする課題】本発明の目的は、高速
で小型のパラレル−シリアル信号変換装置を提供するこ
とである。

【００１１】本発明の他の目的は、単純な同期信号を使
用しながら確実な変換が可能なパラレル−シリアル信号
変換装置を提供することである。

【００１２】本発明のさらに他の目的は、集積回路を搭
載した基板に搭載するのに適したパラレル−シリアル信
号変換装置を提供することである。

【００１３】

【課題を解決するための手段】本発明に示されるパラレ
ル−シリアル信号変換装置は、パラレルに入力される電
気データ信号をシリアルな光信号に変換する。このとき
パラレルに入力される電気信号の各々は、パルス状の同
期信号を選択的に通過させるために各々に対して設けら
れたスイッチ手段のイネーブル信号として用いられる。
またこの同期信号パルスによってシリアルな光信号デー
タの各々が生成される。

【００１４】ここでこれらスイッチ手段として光スイッ
チを使用し、同期信号としてパルス状の光信号を使用し
てもよい。

【００１５】さらに同期信号を分配し、各スイッチ手段
を経由して、合波される経路の伝搬遅延時間の差がシリ
アルな光信号データの伝送間隔に等しく、スイッチ手段
を同期信号が通過する時にパラレルに入力される電気信
号の値が確定していれば正しくパラレル−シリアル変換
される。この場合、同期信号に時間差を生じさせる伝送
路の経路を基板に搭載された集積回路の幾何学的配置に
適合させ得る。

【００１６】

【作用】光ファイバ等の光伝送路は、同軸ケーブル等の
電気伝送路よりも信号帯域幅が広く、現在計算機で使わ
れるＧｂｐｓ（ギガ ビット／秒）オーダの伝送ビット
レートの信号よりも３桁以上高いＴｂｐｓ（テラ ビッ
ト／秒）オーダの伝送ビットレートの信号を伝送するこ
とができる。このため複数のパルス状の光信号を連続し
て伝送する場合、各々のパルスは波形がなまることな
く、また前のパルスを追い越したり、後のパルスに追い
越されることなく伝送できるという特長を持つ。

【００１７】本発明では、パラレルに入力される電気デ
ータ信号の各々をパルス状の同期信号を選択的に通過さ
せるために各々に対して設けられたスイッチ手段のイネ
ーブル信号として用いることによりパラレルなパルス状
の信号を生成する。次にそれらを電気−光信号変換器を
通してパルス状の光信号に変換した後、各パルス信号を
光信号発生手段即ち各電気−光信号変換器から合波器に
至る光伝送路の伝搬遅延時間がそれぞれパルス状光信号
のパルス幅以上異なるように配置された光伝送路を通し
て合波する。先に述べた特長により各パルス状光信号は
光伝送路上において重ならないのでＰ／Ｓ変換が光信号
で実現される。本発明においては、パルス状の光信号が
パルス状の単一同期信号から生成されて各スイッチ手段
に分配される点に注意すべきである。従って、光信号の
パルス幅の調整などは単一同期信号のパルス幅を調整す
ることにより容易に行なえる。

【００１８】本発明で使われる光パラレル−シリアル信
号変換装置は、伝送時間の異なる複数本の光伝送路とそ
れらを通して送られる光信号の合波器とで構成されてよ
い。それらの信号帯域幅は広いので、広帯域すなわち高
速なパラレル−シリアル信号変換装置を容易に構成でき
る。また光パラレル−シリアル信号変換装置はメモリ等
の集積回路を搭載する基板上に形成することもできる。
例えば１０Ｇｂｐｓで光信号を伝送する場合に必要な光
信号の伝搬遅延時間の差は１００ｐｓであり、この差を
生じさせるのに必要な光ファイバの長さは２０ｍｍに過
ぎず、実装上の妨げにはならない。

【００１９】さらに本発明の望ましい態様の１つにおい
ては、パルス光源から送出されるパルス光を分配し、入
力信号に応じて通過（透過）／遮断される複数の光スイ
ッチを経由させ、合波器に入力してもよい。ここで、パ
ルス光は入力データが確定し、光スイッチの透過／遮断
が確定した時点で入射する点に注意すべきである。この
ため光スイッチのスイッチング（透過／遮断の切り替
え）時間は信号の伝送間隔と無関係である。またパルス
光源から各光スイッチを抜けて合波器に至る光伝送路の
伝搬遅延時間がそれぞれパルス状光信号のパルス幅以上
異なるように配置されるため、光スイッチを透過してき
たパルス状光信号は互いに重なることなく合波される。

【００２０】またメモリ等の集積回路を搭載する基板上
に光スイッチを形成し、またパルス光源を一箇所にまと
め、そこからパルス光を分配することにより、パラレル
−シリアル信号変換装置は容易に基板上に形成できる。
さらに、光スイッチの透過／遮断が確定している間にパ
ルス光を入射するならば、パルス光源から各光スイッチ
を抜けて合波器に至る光伝送路の伝搬遅延時間の差はそ
れぞれパルス状光信号のパルス幅以上となるように実現
されればよいので、各光スイッチは各伝送経路の任意の
場所に形成することができる。このため光スイッチと光
スイッチの透過／遮断を制御する信号を出力するメモリ
などの集積回路を１つの組とし、それを一定間隔で配置
することにより、その間隔を利用して伝搬遅延時間の差
を生じさせることができる。このようにパラレル−シリ
アル信号変換装置を構成する部品の幾何学的配置を適合
させることにより、本発明に示されるパラレル−シリア
ル信号変換装置は容易に基板上に形成できる。

【００２１】

【実施例】図４は本発明によるパラレル−シリアル信号
変換装置を用いたベクトル計算機の第１の実施例を、図
５はメモリバンクにおけるメモリ参照処理の動作タイミ
ングを、図６は各メモリバンクから読みだす光シリアル
データの転送タイミングを示す。本実施例においては、
各メモリバンクは参照制御信号８によりメモリ参照が起
動され、８ビットのメモリから出力されパラレルに入力
される電気信号を電気−光信号変換および光信号でＰ／
Ｓ変換して、シリアルな光信号を出力する。８ビットの
データ信号２はそれぞれアンドゲート１１〜１８の一方
の入力端子に加えられる。Ｓｙｎｃ信号７はＰ／Ｓ変換
の起動信号であり、アンドゲートの他方の入力端子に共
通に加えられる。Ｓｙｎｃ信号とデータ信号は有効（信
号電圧が高レベル）、無効（信号電圧が低レベル）の２
レベル信号である。アンドゲートのそれぞれはデータ信
号２が有効であるときのみＳｙｎｃ信号を電気−光信号
変換器２１〜２８に送る働きをする。”スイッチ手段”
なる用語は、アンドゲート等のゲート手段をも含んでい
る。従ってアンドゲートは一種のスイッチ手段と考えて
よい。ここでＳｙｎｃ信号は参照制御信号８によりメモ
リ参照が起動されてからメモリの参照に必要な時間（ｔ
ｍ−ｔ０）が経過した後、言い換えればデータ信号の値
が確定した後、送られる。このため、各電気−光信号変
換器は対応するデータ信号が有効である場合のみ、Ｓｙ
ｎｃ信号に同期して発光する。

【００２２】なお本発明においては高速な信号伝送を行
う場合は、光パルス信号の伝搬遅延のばらつきを少なく
するために、電気−光信号変換器２１〜２８にはレーザ
ダイオード等のレーザ光を発光する素子を用い、光伝送
路としては光ファイバを用いることが望ましい。

【００２３】光信号のＰ／Ｓ変換は光パラレル−シリア
ル変換装置４において光信号で行われる。光パラレル−
シリアル変換装置４は、入射された２つの光信号を合波
して出力する合波器３１〜３７と、光信号を一定時間
（ｔｃ）遅らせる光遅延手段である伝搬遅延時間調整用
光伝送路４１〜４７とで構成される。ここでｔｐ≦ｔｃ
とする（できればｔｐをｔｃの０．７〜０．９倍程度と
する）ことにより、各電気−光信号変換器から出力され
た光はお互いに重なることなく、メモリ１（９１）の出
力するデータから順にメモリ８（９８）の出力するデー
タまで、光伝送路３を通して出力される。このようにし
て、パラレルに入力されたデータ信号はシリアルな光信
号に変換されて出力される。

【００２４】Ｐ／Ｓ変換は時間ｔ０で変換処理を完了す
る。ここでｔｃ×（シリアル伝送するビット数）≦ｔ０
とする。ｔ０は例えばマシンサイクルに設定される。Ｐ
／Ｓ変換が終われば、つぎのメモリ参照処理を起動でき
る。このときメモリ参照のサイクルタイムはｔｍとな
る。ｔｍは例えばｔ０の整数倍の値に設定される。

【００２５】各メモリバンクは独立に動作できる。この
ため各メモリバンクを時間ｔ０づつずらしながら参照
（インタリーブ）することにより、時間ｔｍ経過後に最
初のデータを読みだした後は、時間ｔ０毎に各メモリバ
ンクからデータを転送することができる。インタリーブ
に必要なメモリバンクの数はｔｍ／ｔ０で与えられる。
実施例では３になっているが、通常の計算機では８、１
６という値になる。このときシリアル伝送処理に要する
時間ｔ０は、メモリの出力するデータが確定するまでの
時間（ｔｍ−ｔ０）の１／７〜１／１５と小さく、シリ
アル伝送導入によるメモリ参照時間の増加分は小さいこ
とを意味する。さらにベクトルプロセッサは新しい機種
になるたびに高速化されているが、主記憶装置を構成す
るメモリの高速化はそれに追い付いていないので、今後
はシリアル伝送導入によるメモリ参照時間の増加分はさ
らに小さくなると予想される。

【００２６】本実施例の光パラレル−シリアル信号変換
装置は、光信号の伝搬遅延を用いてＰ／Ｓ変換する。こ
のため、伝送ビットレートを上げる、すなわち伝送間隔
を短くする場合には、Ｓｙｎｃ信号、アンドゲート、電
気−光信号変換器の遅延時間のばらつきを補正する手段
が必要になる。データ信号の値が確定するまでの時間の
ばらつきは、その値が確定してからＳｙｎｃ信号を一括
して送出するので無視できる。Ｓｙｎｃ信号は、計算機
全体に供給されるマシンクロックを元に生成し、マシン
クロック信号と同じ給電規則（例えば配線長一定、差動
信号並行伝送等）を満たすように配線することにより、
Ｓｙｎｃ信号が各アンドゲートに到達する時間のばらつ
きはほとんど０にできる。各アンドゲートや各電気−光
信号変換器の遅延時間のばらつきについては、伝搬遅延
時間調整用光伝送路の長さを変えることにより補正でき
る。例えば光伝送路がＳｉＯ２で構成される場合の遅延
時間は約５．０ｐｓ／ｍｍである。光伝送路の長さの加
工精度を０．１ｍｍとすると、０．５ｐｓ単位で遅延時
間を補正できる。仮に信号の伝送間隔を１００ｐｓ（１
０Ｇｂｐｓ）としても、十分補正できる。またこの場
合、合波器が約２０ｍｍ間隔で並ぶことになるが、これ
は実装上の妨げにはならない。

【００２７】従来例においてはＰ／Ｓ変換をセレクタと
レジスタとで構成されるシフトレジスタ６を用い電気信
号の段階で行なう。シリアル伝送信号の伝送間隔はＣｌ
ｏｃｋ信号で決められるため、Ｃｌｏｃｋ信号パルスの
間隔はｔｃ、Ｃｌｏｃｋ信号パルスの幅はｔｃ／５程度
である必要がある。このように従来例においては、マシ
ンクロックよりもパルスの間隔と幅が狭いＣｌｏｃｋ信
号を多数のメモリバンクに伝送する必要があり、実装が
困難になる。一方本実施例においては、Ｓｙｎｃ信号パ
ルスの間隔がｔ０、Ｓｙｎｃ信号パルスの幅がｔｐであ
ればよい。特に計算機全体に供給されるマシンクロック
信号の形状とＳｙｎｃ信号の形状を合わせれば、両者を
分けて配線する必要はない。

【００２８】このように本発明は、伝送ビットレートが
高く、電気回路ではＰ／Ｓ変換が困難になる領域（１０
Ｇｂｐｓ程度）で、より容易にＰ／Ｓ変換できるという
特徴を持つ。

【００２９】図７は本発明によるパラレル−シリアル信
号変換装置を用いたベクトル計算機の第２の実施例を示
す。第２の実施例は、第１の実施例と比べ、Ｓｙｎｃ信
号が光信号で供給され、アンドゲートの代わりに光スイ
ッチが用いられる点が異なる。メモリバンクにおけるメ
モリ参照処理の動作タイミングは図５と同じである。８
ビットのデータ信号２はそれぞれ光スイッチ８１〜８８
の透過／遮断を制御する端子に加えられる。光Ｓｙｎｃ
信号１０は、Ｐ／Ｓ変換の起動信号であり、光分配器７
１〜７７により分配されて、光スイッチの光入力端子に
共通に加えられる。光スイッチのそれぞれはデータ信号
２が有効であるときのみ光Ｓｙｎｃ信号を透過する働き
をする。ここで光Ｓｙｎｃ信号は実施例１と同様にデー
タ信号の値が確定した後送られる。光信号のＰ／Ｓ変換
は実施例１と同様に光パラレル−シリアル変換装置４に
おいて行なわれる。このように実施例２では実施例１と
同じタイミングでパラレルに入力されたデータ信号がシ
リアルな光信号に変換されて出力される。

【００３０】なお光パルス信号の伝搬遅延のばらつきを
少なくするために、パルス光の光源としてはレーザ光を
発光する素子を用いることが望ましい。

【００３１】第２の実施例においても第１の実施例と同
様に、光Ｓｙｎｃ信号が各光スイッチ８８を透過して光
伝送路３に至る各光伝送経路の伝搬遅延時間のばらつき
を補正する必要があるが、これは伝搬遅延時間調整用光
伝送路の長さを調整することで補正できる。

【００３２】第２の実施例においては、電気−光信号変
換器が高速発光素子から信号帯域幅の広い光スイッチに
置き換えられる。ここで光スイッチの透過／遮断が確定
した時点でパルス光を入射するため、光スイッチのスイ
ッチング（透過／遮断の切り替え）時間は信号の伝送レ
ートとは無関係であることに注意すべきである。また本
発明ではシリアル伝送信号の間隔はＳｙｎｃ信号のパル
ス幅で決められるが、第２の実施例においてはＳｙｎｃ
信号が信号帯域幅の広い光伝送路のみを通して送られる
ことに注意すべきである。このため光Ｓｙｎｃ信号は波
形がなまることなく分配され、各光スイッチを経由して
合波される。このように第２の実施例は第１の実施例よ
りも容易に伝送ビットレートの高いパラレル−シリアル
信号変換装置を構成できる。

【００３３】さらに第２の実施例においては、光Ｓｙｎ
ｃ信号が分配されて各光スイッチを経由して合波される
伝送経路について、各伝送経路の伝搬遅延時間の差がｔ
ｃであればよいので、光スイッチの透過／遮断が確定し
ている間にパルス光を入射するならば、伝送経路の途中
の置かれる光スイッチの場所は任意であることに注意す
べきである。

【００３４】図８は本発明によるパラレル−シリアル信
号変換装置を用いたベクトル計算機の第３の実施例を、
図９はメモリバンクにおけるメモリ参照処理の動作タイ
ミングを示す。第３の実施例は、第２の実施例と比べ、
光スイッチの前に光信号を一定時間（ｔｃ）遅らせる光
遅延手段である伝搬遅延時間調整用光伝送路４１〜４７
が設置される点が異なる。

【００３５】先に述べたように、光スイッチの透過／遮
断が確定している間にパルス光を入射するならば、伝送
経路の途中の置かれる光スイッチの場所は任意である。
第３の実施例においては、図９に示される様に、データ
信号が確定している間に、光Ｓｙｎｃ信号はデータ信号
が有効である光スイッチを透過する。先に述べた条件が
満たされるならば、例えば伝搬遅延時間調整用光伝送路
は、その伝搬遅延時間を１／２にし、光スイッチの前後
に置くこともできる。

【００３６】図１０は光スイッチの配置構成例を示す。
光スイッチはメモリのデータピン１００に接続された電
極１０１と共通電極１０２とで光スイッチ素子１０５を
挾むように形成する。光信号１０６は光分配器７１〜７
７のいずれか一つから光伝送路１０３を通って光スイッ
チ素子に入射される。光スイッチ素子はデータピンの信
号電圧に応じて入射光を透過／遮断する。透過した場合
は、光伝送路１０４を通って光信号１０７が出力され合
波器に伝送される。光スイッチ素子にはＬｉＮｂＯ３等
の電気光学物質を用いることができる。光スイッチは長
さ３ｍｍ程度で構成できるので、メモリのデータピンの
近傍に、かつ基板上に形成できる。

【００３７】図１１は、メモリの幾何学的配置を利用し
た光パラレル−シリアル信号変換装置の配置構成例を示
す。（ａ）は光伝送路に分配器と合波器を等間隔に配置
した例、（ｂ）は分配器と合波器を一箇所にまとめた例
である。どちらも図１０に示される小型光スイッチをメ
モリのデータピンの近傍に配置し、等間隔に配置される
メモリに合わせて、光Ｓｙｎｃ信号が光スイッチを経由
してゆく各伝送経路の長さを２Ｌづつ変えている点に注
意すべきである。Ｌは伝送ビットレートを１０Ｇｂｐｓ
とし、ＳｉＯ２で光伝送路を形成した場合、約１０ｍｍ
である。また１０ｍｍ間隔であればメモリを基板上に容
易に配置できるので、搬遅延時間調整用光伝送路を意識
して形成する必要はない。

【００３８】第３の実施例では光スイッチの前に伝搬遅
延時間調整用光伝送路が設置されていたが、第１の実施
例においても光スイッチに相当するアンドゲートの前に
伝搬遅延時間調整用線路が設置されてもよい。また伝搬
遅延時間を一定時間ずつずらすためには、伝搬遅延時間
調整用線路の代わりに、位相の異なるマシンクロックを
元に生成することもできる。特にＰ／Ｓ変換するビット
数をマシンクロックの相数に合わせ、各アンドゲートに
加えられるＳｙｎｃ信号を相の異なるマシンクロックを
元にそれぞれ生成すれば、各アンドゲートに加えられる
Ｓｙｎｃ信号の到達時間差を調整せずに使うことができ
る。

【００３９】これまで説明してきた実施例では、８ビッ
トのパラレル−シリアル信号変換装置について説明して
きたが、ビット数は８ビットに限られることはなく、２
ビット以上の任意のビット数でも構わないことは言うま
でもない。

【００４０】またこれまで説明してきた実施例では、Ｓ
ｙｎｃ信号はベクトルプロセッサ側に搭載されるＳｙｎ
ｃ信号発生器２１３で発生させ、参照制御信号を元にＳ
ｙｎｃ信号分配器２１４で各メモリバンクに分配するよ
うに記載されているが、これらを各メモリボード側に移
し、マシンクロック信号と参照制御信号を元にＳｙｎｃ
信号を生成してもよい。光Ｓｙｎｃ信号についても同じ
ことが言える。

【００４１】各メモリバンクの出力する光シリアル信号
の選択は、図６に示すように各メモリバンクに送られる
光Ｓｙｎｃ信号がｔ０づつずれて発光されるならば、あ
るメモリバンクが光シリアル信号を出力している間、他
のメモリバンクは光シリアル信号を出力しないので、光
合波器で実現できる。

【００４２】シリアル伝送データの伝送障害に関して
は、通常メモリに格納されるデータには障害検出および
修正のためのＥＣＣビットが付加されているので、それ
を含めてシリアル化してデータを送り、ベクトルプロセ
ッサ側で障害検出および修正を行なえば、パラレル−シ
リアル信号変換装置に、障害検出および修正のための機
能は不要である。

【００４３】

【発明の効果】本発明に示されるパラレル−シリアル信
号変換装置においては、パラレルに入力される電気信号
の各々は、パルス状の同期信号を選択的に通過させるた
めに各々に対して設けられたスイッチ手段のイネーブル
信号として用いられる。シリアルな光信号データの各々
は、各データ信号の切り替え時間によらず、この同期信
号パルスによって生成されるので、高速なパラレル−シ
リアル変換を従来例よりも容易に実現できる。

【００４４】これらスイッチ手段として光スイッチを使
用し、同期信号としてパルス状の光信号を分配すること
により、パルスの形状がなまることなく同期信号を供給
できるので、高速なパラレル−シリアル信号変換装置を
容易に実現できる。

【００４５】さらに本発明においては、同期信号を分配
し、各スイッチ手段を経由して、合波される経路の伝搬
遅延時間の差が光シリアル信号の伝送間隔に等しく、ス
イッチ手段を同期信号が通過する時にパラレルに入力さ
れる電気信号の値が確定していれば正しくパラレル−シ
リアル変換されるので、分配器、スイッチ手段、合波
器、同期信号に時間差を生じさせる経路の配置を基板に
搭載された集積回路の幾何学的配置に適合させることに
よりパラレル−シリアル信号変換装置を小型化できる。
特にスイッチ手段として光スイッチを使用し、同期信号
として光パルス信号を使用した場合は、分配器、光スイ
ッチ、合波器、同期信号に時間差を生じさせる経路をす
べて基板上に形成でき、時間差を生じさせる経路を意識
して形成する必要がなくなるので、パラレル−シリアル
信号変換装置を小型化できる。

【図面の簡単な説明】

【図１】ベクトル計算機の構成例を示す図。

【図２】従来技術による主記憶読みだしデータの光シリ
アル伝送例を示す図。

【図３】従来技術による主記憶読みだしデータの光シリ
アル伝送タイミングのチャート。

【図４】光Ｐ／Ｓ変換装置を用いたベクトル計算機の第
１の実施例を示す図。

【図５】第１と第２の実施例における光シリアル伝送タ
イミングのチャート。

【図６】各メモリバンクから読みだすデータの光シリア
ル伝送タイミングのチャート。

【図７】光Ｐ／Ｓ変換装置を用いたベクトル計算機の第
２の実施例を示す図。

【図８】光Ｐ／Ｓ変換装置を用いたベクトル計算機の第
３の実施例を示す図。

【図９】第３の実施例における光シリアル伝送タイミン
グのチャート。

【図１０】光スイッチの配置構成例を示す図。

【図１１】メモリの幾何学的配置を利用した光Ｐ／Ｓ変
換装置の配置構成例を示す図。 （ａ）は光伝送路に分配器と合波器を等間隔に配置した
例を示す図。 （ｂ）は分配器と合波器を一箇所にまとめた例を示す
図。

【符号の説明】

１…Ｓｅｔｕｐ信号、２…データ信号、３…光出力信
号、４…光パラレル−シリアル変換装置、５…Ｃｌｏｃ
ｋ信号、６…電気パラレル−シリアル変換装置、７…Ｓ
ｙｎｃ信号、８…参照制御信号、９…光信号分配器、１
０…光Ｓｙｎｃ信号、１１〜１８…アンドゲート、２
０、２１〜２８…電気−光信号変換器、３１〜３７、３
９…合波器、４１〜４７…伝搬遅延時間調整用光伝送
路、５１〜５８…セレクタ、６１〜６８…シフトレジス
タ、７１〜７７…光分配器、８１〜８８…光スイッチ、
９１〜９８…メモリ、１００…データピン、１０１…電
極、１０２…共通電極、１０３、１０４…光伝送路、１
０５…光スイッチ素子、１０６…光Ｓｙｎｃ信号、１０
７…光出力信号、２００…ベクトルプロセッサ、２１０
…クロック発生器、２１１…転送制御信号発生器、２１
２…転送制御信号分配器、２１３…Ｓｙｎｃ信号発生
器、２１４…Ｓｙｎｃ信号分配器、２１５…Ｓｙｎｃ信
号発生器、２１６…光Ｓｙｎｃ信号分配器、２２０…ベ
クトル演算装置、２２１…参照制御信号、２２２…参照
制御信号分配器、２３０…マルチプレクサ、２３１…光
信号選択器、２３２…光シリアル−電気パラレル変換装
置。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０４Ｂ 10/00 Ｈ０４Ｂ 9/00 Ｂ (56)参考文献 特開 昭62−10934（ＪＰ，Ａ) 特開 平１−256846（ＪＰ，Ａ) ＲＯＤＮＥＹ Ｓ．ＴＵＣＫＥＲ，Ｇ ＡＶＩ ＥＩＳＥＮＳＴＥＩＮ，ＳＴＥ ＶＥＮ Ｋ．ＫＯＲＯＴＫＹ，Ｏｐｔｉ ｃａｌ Ｔｉｍｅ−Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ Ｆｏｒ Ｖ ｅｒｙ Ｈｉｇｈ Ｂｉｔ−Ｒａｔｅ Ｔｒａｎｓｍｉｓｓｉｏｎ，Ｊｏｕｒｎ ａｌ ｏｆ Ｌｉｇｈｔｗａｖｅ Ｔｅ ｃｈｎｏｌｏｇｙ，ＩＥＥＥ，1988年11 月，Ｖｏｌ：６，Ｎｏ：11，ｐ．1737− 1749 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/16 G06F 12/00 550 - 12/06 G06F 13/16 - 13/18 G06F 5/00 G06F 13/38 - 13/42 H03M 9/00 H04B 10/00 G02F 3/00 G02B 6/00

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】計算機システムであって、記憶装置と、演
   算装置と、前記記憶装置に設けられたパラレル−シリア
   ル信号変換装置と、前記記憶装置からのシリアルな光パ
   ルス信号をパラレルな電気信号に変換して前記演算装置
   に供給する変換手段とを備え、前記パラレル−シリアル
   信号変換装置は、パラレルデータビットを表す複数の電
   気データ信号を出力するメモリ手段に接続され、前記複
   数の電気データ信号の各々が一方の入力端子に個別に加
   えられ、単一のパルス状電気同期信号が他方の入力端子
   に共通に加えられる複数のアンドゲートと、前記複数の
   アンドゲートの出力端子にそれぞれ接続された複数の電
   気・光変換手段と、前記複数の電気・光変換手段の出力
   にそれぞれ接続された伝播遅延時間が一定時間ずつ異な
   る複数の光遅延手段と、前記複数の光遅延手段が並列に
   接続されシリアルな光パルス信号を生成する合波器とを
   有し、前記アンドゲートに入力される電気データ信号の
   値に応じて前記パルス状電気同期信号の通過／遮断を制
   御する計算機システム。
2. 【請求項２】計算機システムであって、記憶装置と、演
   算装置と、前記記憶装置に設けられたパラレル−シリア
   ル信号変換装置と、前記記憶装置からのシリアルな光パ
   ルス信号をパラレルな電気信号に変換して前記演算装置
   に供給する変換手段とを備え、前記パラレル−シリアル
   信号変換装置は、パラレルデータビットを表す複数の電
   気データ信号を出力するメモリ手段に接続され、パルス
   光源から送出された単一のパルス状光同期信号を前記複
   数の電気データ信号の数に対応させて分配する分配器
   と、前記分配されたパルス状光同期信号の各々が入力さ
   れ前記電気データ信号の値に応じて各パルス状光同期信
   号の通過／遮断を制御する複数のスイッチ手段と、前記
   複数のスイッチ手段の出力端にそれぞれ接続され伝播遅
   延時間が一定時間ずつ異なる複数の光遅延手段と、前記
   複数の光遅延手段が並列に接続されシリアルな光パルス
   信号を生成する合波器とを有する計算機システム。
3. 【請求項３】計算機システムであって、記憶装置と、演
   算装置と、前記記憶装置に設けられたパラレル−シリア
   ル信号変換装置と、前記記憶装置からのシリアルな光パ
   ルス信号をパラレルな電気信号に変換して前記演算装置
   に供給する変換手段とを備え、前記パラレル−シリアル
   信号変換装置は、パラレルデータビットを表す複数の電
   気データ信号を出力するメモリ手段に接続され、パルス
   光源から送出された単一のパルス状光同期信号を前記複
   数の電気データ信号の数に対応させて分配する分配器
   と、前記分配されたパルス状光同期信号の各々が接続さ
   れる伝播遅延時間が一定時間ずつ異なる複数の光遅延手
   段と、前記複数の光遅延手段の各々がその入力端に接続
   され、前記電気データ信号の値に応じて各パルス状信号
   の通過／遮断を制御する複数のスイッチ手段と、前記複
   数のスイッチ手段の出力端が並列に接続されシリアルな
   光パルス信号を生成する合波器とを有する計算機システ
   ム。
4. 【請求項４】計算機システムであって、記憶装置と、演
   算装置と、前記記憶装置に設けられたパラレル−シリア
   ル信号変換装置と、前記記憶装置からのシリアルな光パ
   ルス信号をパラレルな電気信号に変換して前記演算装置
   に供給する変換手段とを備え、前記パラレル−シリアル
   信号変換装置は、パラレルデータビットを表す複数の電
   気データ信号を出力するメモリ手段に接続され、パルス
   光源から送出された単一のパルス状光同期信号を前記複
   数の電気データ信号の数に対応させて分配する分配器
   と、前記分配されたパルス状光同期信号を伝播遅延時間
   が一定時間ずつ異なる複数の光伝送路を通してから合波
   して、シリアルな光パルス信号を生成する合波器と、各
   光伝送路の途中に配置され対応する電気データ信号の値
   に応じて前記パルス状光同期信号の通過／遮断を制御す
   る複数のスイッチ手段とを有する計算機システム。
5. 【請求項５】請求項２、３又は４において、前記複数の
   スイッチ手段は光スイッチを含む計算機システム。
6. 【請求項６】請求項項２、３又は４において、前記複数
   の電気データ信号は整列して配置された複数のメモリ素
   子から出力され、各電気データ信号を出力する各メモリ
   素子に対応して前記スイッチ手段を一定間隔で一列に並
   べて配置する計算機システム。