JP3359913B1 - 移動通信システムの直列鎖状コンボルーション符号化器に使用するためのインタリーバ及びそのインタリービング方法 - Google Patents

Abstract

【要約】 直列鎖状コンボルーションコード(ＳＣＣＣ)符号化器の
ためのインタリーバが開示されている。インタリーバ
は、ｍ個の行領域とｎ個の列領域を有するメモリを含
み、メモリは前記領域内に直列に入力するシンボルを貯
蔵する。インタリーバは前記ｍ個の行領域中の一つをラ
ンダム選択し、各ランダム選択された行領域に貯蔵され
たシンボルのうちに一つをランダム選択する方式にイン
タリービングされたシンボルを発生する。直列鎖状コン
ボルーションコード(ＳＣＣＣ)符号化器はインタリーバ
からインタリービングされたシンボルを符号化する構成
符号化器を含む。構成符号化器は符号化されたコードの
実効自由距離を有する。本発明によると、前記直列に入
力するシンボルの数をｋとする時、前記ｍ個の行領域と
前記ｎ個の列領域を有するメモリはｍ×ｎ≧ｋ領域を有
し、前記ｍは前記実効自由距離より大きいことを特徴と
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は移動通信システムの
符号化／復号化装置に関するものであり、特に直列鎖状
コンボルーションコード(ＳＣＣＣ)を使用する符号化器
のためのインタリービング装置及び方法に関する。

【０００２】

【従来の技術】一般的にＷ−ＣＤＭＡ(Wideband Code D
ivision Multiple Access)方式やＣＤＭＡ２０００のよ
うな方式の通信システムでは、低いビットエラー率(Ｂ
ＥＲ：Bit Error Rate、例えば、BERが10^-4〜10^-6ほど)
のデータ伝送が要求され、衛星システムでのデータ伝送
などのように信号対雑音比(ＳＮＲ：Signal to Noise R
atio)が低い状況ではデータの高い信頼性が要求され
る。このような要求を満足させるために大部分の移動通
信システムでは、順方向エラー訂正(ＦＥＣ：Forward E
rror Correction)方式の並列鎖状コンボルーションコー
ド(Parallel Concatenated Convolution Code：以下、
“ＰＣＣＣ”)、またはターボコード(turbo code)を使
用して、有線または無線に伝送されるディジタル情報を
符号化(coding)及び複号化(decoding)処理するようにな
る。前記ＰＣＣＣは既存のコンボルーション符号に比べ
て性能の改善、特にＳＮＲが低いところでの性能は非常
に優れている。従って、このようなＰＣＣＣは現在のＩ
ＭＴ２０００システムのデータ通信のためのＦＥＣ方式
に採択され、活発に研究されている趨勢にある。

【０００３】前記ＰＣＣＣの性能は受信端でＳＩＳＯ(S
oft-In-Soft-Out)を利用した反復的複号により決定され
るが、前記ＰＣＣＣを使用する符号化器(以下、“ＰＣ
ＣＣ符号化器”)は基本的に二つの並列構成符号化器(Co
mponent Coder)と、これを連結するターボインタリーバ
によりその特性が決定される。前記構成符号化器では通
常循環システム符号(ＲＳＣ：Recursive Systematic Co
de)を使用する。このようなＰＣＣＣは既存のコンボル
ーション符号と比較した時、ＰＣＣＣの自由長さ(dfre
e：distance of free)を大幅改善させる効果がある。

【０００４】一方、二つ以上の誤り訂正符号を互いに直
接連結することにより獲得される誤り訂正符号は、非常
に低いＢＥＲが要求されるシステムで主に使用されてき
た。例えば、現在進行中であるＵＭＴＳ(Universal Mob
ile telecommunication System)標準案の候補中に、要
求されるＢＥＲが１０^-7以下である場合には、直列鎖状
コンボルーションコード(ＳＣＣＣ：Serially Concaten
ated Convolu tion Code)を使用すべきである。

【０００５】図１はＳＣＣＣを使用する符号化装置の構
成を示す図であり、ここでは構成符号化器(component e
ncoder)のステート(state)が４であるＳＣＣＣ符号化器
の構成を示している。

【０００６】前記図１を参照すると、ＳＣＣＣ符号化器
は二つの構成符号化器１０、４０と、これを直列連結す
るインタリーバ３０を含む。このようなＳＣＣＣ符号化
器の性能は構成符号化器１０、４０の性能、内部インタ
リーバ３０の特性により決定される。もし、ＰＣＣＣ符
号化器のように構成符号化器が設定されれば、全体ＳＣ
ＣＣ符号化器のディフリー(d_free)は内部インタリーバ
３０の特性により決定され、これはＳＣＣＣ符号化器の
全体性能を決定する。即ち、構成符号化器１０、４０が
与えられば、インタリーバ３０のみが全体システムの性
能を決定する重要な要素になる。

【０００７】前記図１で外部符号化器(Outer Encoder)
１０に入力される情報データＵ⁰は符号化された後、マ
ルチプレクサ５０で二つのビットストリーム(bit strea
m)が一つの直列ビットストリームに変換された後、穿孔
器２０を通じて２／３である外部コードＣ⁰を生成す
る。このように生成された外部コードＣ⁰はＳＣＣＣイ
ンタリーバ３０を通じて内部符号化器(Inner Encoder)
４０に入力される。これをＵⁱとすると、Ｕⁱはレートが
１／２である内部符号４０により符号化されＣⁱを生成
した後、さらにマルチプレクサ６０で二つのビットスト
リームが一つの直列ビットストリームに変換された後、
チャネルに伝送される。

【０００８】それにも関わらず、既存にはＳＣＣＣ符号
化器のインタリーバとして一番単純な形態であるブロッ
クインタリーバ(Block Interleaver)やＰＮ(Pseudo Noi
se)インタリーバのみを使用した。これはＳＣＣＣ符号
化器の性能がインタリーバの性能には大いに依存しない
との仮定下に成されたものである。即ち、後続する符号
化器のため先行する符号の距離(distance)やランダム化
(random ization)のみ成されれば、性能が保障される
と仮定したものである。従って、連接する二つの符号化
器に構成されたＳＣＣＣ符号化器の性能を最適化するた
めに、ランダム化特性と共に距離特性を同時に考慮すべ
きであるにも関わらず、既存にはこのような点を見過ご
したものである。言い換えれば、連続的に誤りが発生し
たコードシンボル(code symbol)の距離を維持し、同時
にランダムな特性のコードシンボルが伝達されることに
より、後続する複号化器でこのような誤りを十分に訂正
できるようにする特性を見過ごしたものである。

【０００９】従って、ＳＣＣＣ符号化器の性能を最適化
するためには、上述した二つの特性、即ち、距離特性と
ランダム特性を同時に満足するＳＣＣＣインタリーバを
設計する必要がある。

【００１０】

【発明が解決しようとする課題】従って、本発明の目的
はＳＣＣＣ符号化器の性能を最適化するＳＣＣＣインタ
リービング装置及び方法を提供することにある。

【００１１】本発明の他の目的は構成符号化器の距離特
性及びランダム特性を同時に満足させるＳＣＣＣインタ
リービング装置及び方法を提供することにある。

【００１２】本発明のさらに他の目的は構成符号化器の
距離特性及びランダム特性を満足させ、かつ低複雑度を
保障するＳＣＣＣインタリービング装置及び方法を提供
することにある。

【００１３】

【課題を解決するための手段】このような目的を達成す
るために本発明による直列鎖状コンボルーション符号化
器は、ｍ個の行領域とｎ個の列領域を有するメモリを含
み、直列に入力するシンボルを前記メモリに貯蔵し、前
記ｍ個の行領域をランダム選択し、各ランダム選択され
た行領域に貯蔵されたシンボル中に一つをランダム選択
する方式にインタリービングされたシンボルを発生する
インタリーバと、前記インタリーバから前記インタリー
ビングされたシンボルを符号化し、符号化されたコード
の実効自由距離を有する符号化器を含む。本発明による
と、前記直列に入力するシンボルの数をｋとする時、前
記ｍ個の行領域と前記ｎ個の列領域を有するメモリはｍ
×ｎ≧ｋ領域を設け、前記ｍは前記実効自由距離より大
きいことを特徴とする。

【００１４】

【発明の実施の形態】以下、本発明の望ましい実施形態
を添付図を参照しつつ詳細に説明する。下記の説明にお
いて、本発明の要旨のみを明瞭にする目的で、関連した
公知機能又は構成に関する具体的な説明は省略する。

【００１５】図２は本発明によるＳＣＣＣインタリーバ
の構成を示した図であり、このインタリーバはＳＣＣＣ
符号化器の内部のインタリーバを構成するものである。
即ち、前記ＳＣＣＣインタリーバは図１に示されたよう
に構成符号化器１０、４０の間に設けられたインタリー
バ３０を具現するものである。

【００１６】前記図２を参照すると、パラメータ設定部
(parameter setup unit)１００は与えられたインタリー
バの大きさ(interleaver size)から２次元(dimension)
アレイ(array)の行(Row)と列(Column)及びＳＣＣＣイン
タリーバのパラメータを設定する。例えば、ＰＮシフト
レジスタ(ＰＮＳＲ)を使用する場合は、初期シード(see
d)及び生成多項式(generation polynomial)を設定し、
線形循環方程式(linear recursive equation)を使用す
る場合には、初期値及び素数(prime number)を設定す
る。この時、設定される具体的な変数は下記六つの実施
例で提示する。アドレス生成器１１０は各行でのインタ
リービング規則(rule)、またはベースランダムアドレス
(base random address)Ｐ(r、ｋ)を生成する。行選択器
(row selector)１２０はそれぞれの行(またはグループ)
をマルチプレキシングする。アドレス組合せ部１３０は
アドレス生成器１１０の出力と行選択器１２０の出力を
組み合わせて、実際インタリービングされるデータのア
ドレスを生成する。アドレス穿孔器(address puncturin
g unit)１４０は予め設定されたインタリーバの大きさ
を超過する無効アドレス(invalid address)を除去す
る。制御部１５０は上述した構成要素を制御する。前記
アドレス穿孔器１４０から出力されるアドレスは図１の
第１構成符号化器１０から出力される符号化データスト
リームをインタリービングさせるためのアドレス、即
ち、貯蔵された符号化データストリームを読出するため
のアドレスとして使用される。

【００１７】今、インタリーバの大きさＮが決定される
と、これによって行(Row)、列(Column)、行選択規則、
アドレス生成のためのパラメータなどをパラメータ設定
部１００が決定する。次いで、クロック(clock)ごとに
行ｒが行選択部１２０により選択され、その行でのラン
ダムアドレス(random address)であるＰ(r、ｋ)がアド
レス生成器１１０により生成される。アドレス組合せ部
１３０はｒとＰ(r、Ｋ)を組み合わせて、実際インタリ
ービング動作のためのアドレスを発生する。このように
発生されたアドレスが無効アドレス(invalid address)
である場合、アドレス穿孔器１４０は前記無効アドレス
を削除、または穿孔(deletion、またはpuncturing)す
る。このような過程は全体Ｎ個のアドレスを発生するま
で反復される。

【００１８】以下、本発明によるＳＣＣＣインタリーバ
を具体的に説明する。先ず、下記では本発明によるＳＣ
ＣＣインタリーバが２−Ｄ(two-dimensional)ＳＣＣＣ
インタリーバに具現されることを説明する。その後、２
−Ｄ ＳＣＣＣインタリーバが六つの実施例に具現され
得ることを説明する。次いで、本発明による２−Ｄ Ｓ
ＣＣＣインタリーバが既存のブロックインタリーバや１
−Ｄ(first dimension)インタリーバに比べて、ビット
エラー率／フレームエラー率(ＢＥＲ／ＦＥＲ：Bit Err
or Rate/Frame Error Rate)の性能を非常に向上させる
ことを説明する。

【００１９】２−Ｄ ＳＣＣＣインタリーバ 本発明による２−Ｄ ＳＣＣＣインタリーバは入力デー
タの大きさが与えられた場合、図３のような動作を遂行
する。即ち、入力データの大きさがＮに設定された場
合、図３のようにＲｏｗ×Ｃｏｌの２−Ｄアレイに、左
から右、上から下の順序にマッピング(mapping)する。
クロックごとに行選択規則により一つの行が選択され、
選択された行では与えられたインタリービング規則によ
りアドレスを一つずつ生成する。前記行選択規則はすべ
ての行が一度選択された後、さらに行を選択することに
より全体アドレスを生成する。この時、Ｒｏｗ×Ｃｏｌ
≧Ｎであり、前記行の数はＳＣＣＣ符号化器の内部符号
化器の実効自由距離d_freeより大きな数に決定される。

【００２０】前記図３を参照すると、各行では、インタ
リービング規則(interleaving rule)によりアドレスが
生成され、実施例のようにＰＮＳＲや線形循環方程式を
使用するＰ(r、ｋ)によりランダムアドレスが生成され
る。Ｐ（ｒ、ｋ）は一般的なアドレスマッピング関数で
ある（ｒ行でｋ番目）。この時、r番目行でｋ番目に読
み出されるアドレスはＰ(r、ｋ)になる。行の選択動作
は行マルチプレキシング規則(row multiplexing rul
e)、またはグループマルチプレキシング規則(group mul
tiplexing rule)による。このような規則によると、行
クロック(Row clock)ごとにそれぞれの行は一度のみ選
択される。このように各行に対してランダムアドレスを
生成し、マルチプレキシング規則により行を選択するこ
とはＲｏｗ×Ｃｏｌ≧Ｎである場合、二つ以上の無効ア
ドレスが連続的に穿孔(puncturing)されることを防止す
るためである。

【００２１】このように本発明による２−Ｄ ＳＣＣＣ
インタリーバは大きさがＮである１−Ｄデータを大きさ
がＲｏｗ×Ｃｏｌである２−Ｄアレイにマッピングした
後、クロックごとに行選択の規則により一つの行を選択
し、選択された行に対しては与えられたインタリービン
グ規則Ｐ(r、ｋ)によりアドレスを一つずつ生成するこ
とにより全体アドレスを生成する。

【００２２】本発明による２−Ｄ ＳＣＣＣインタリー
バで遂行される動作は下記のようである。

【００２３】第１過程(step 1)では、インタリーバの大
きさＮに該当する変数である行(Row)、列(Col)、インタ
リービング規則Ｐ(r、ｋ)及びＰ(r、ｋ)の種類によるパ
ラメータを設定(parameter setup)する。このような過
程は図２のパラメータ設定部１００により遂行される。

【００２４】第２過程(step 2)では、クロックごとに行
を選択し、選択された行でＰ(r、ｋ)を利用してアドレ
スを生成する。このような過程は行マルチプレキシング
(row multiplexing)、アドレス生成(address generatio
n)及びアドレス組合せ(address combination)の段階に
区分され得る。前記行マルチプレキシングの動作は図２
の行選択器１２０により遂行され、アドレス生成の動作
は図２のアドレス生成器１１０により遂行され、アドレ
ス組合せの動作はアドレス組合せ部１３０により遂行さ
れる。

【００２５】第３過程(step 3)では、発生されたアドレ
スが有効アドレスであるかを検査し、無効アドレスであ
る場合にはアドレスを出力せず、そうでなければ読み出
しアドレス(read address)を出力する。このような過程
をアドレス穿孔(address puncturing)と言い、図２のア
ドレス穿孔器１４０により遂行される。読み出しアドレ
スを出力した後、次のクロックでは前記２過程及び第３
過程を遂行する。参考的に、アドレス穿孔方式には明示
的(explicit)アドレス穿孔のようにアドレスを生成した
後、穿孔する方式と、黙示的(implicit)アドレス穿孔の
ように無効アドレスを予め検出(detection)して除去す
る二つの方式がある。前記二つの方式の差は１番目の方
式は一つのクロックを使用するが、２番目の方式はクロ
ックの使用なし無効であるアドレスを除去するものであ
る。概念的には、明示的、黙示的アドレス穿孔は同一で
あるが、具現上の差が発生され得る。

【００２６】上述した第１乃至第３過程は図２の制御部
１５０により制御され、この時の処理手順は図４に示し
たような流れに従う。

【００２７】図４は本発明による２−Ｄ ＳＣＣＣイン
タリーバにより遂行される動作を示す流れ図(flow char
t)である。

【００２８】前記図４の４１０過程が上述した第１過程
に該当する。図４の４２０、４３０、４４０過程が上述
した第２過程に該当する。図４の４５０、４６０過程が
上述した第３過程に該当する。図４の４７０過程は全体
インタリーバの大きさＮ個だけアドレスが出力されたか
を判断する過程であり、４８０過程はＮ個のアドレスが
出力されない場合に他のアドレスを発生させるためｋを
増加させる過程である。

【００２９】前記図４を参照すると、４１０段階で図２
のパラメータ設定部１００は与えられたインタリーバの
大きさＮに該当する変数、即ち、行の数、列の数及びイ
ンタリービング規則Ｐ(r、ｋ)を設定する。この時、イ
ンタリービング規則Ｐ(r、ｋ)の種類により設定される
パラメータには差があり得る。４２０段階で行選択器１
２０はクロックごとに行を選択する。４３０段階でアド
レス生成器１１０は前記設定されたインタリービング規
則Ｐ(r、ｋ)により選択された行でのランダムアドレス
を生成する。４４０段階でアドレス組合せ部１３０はア
ドレス生成器１１０の出力と行選択器１２０の出力を組
み合わせて、出力アドレスを発生する。この時、アドレ
ス組合せ部１３０は行選択器１２０の出力を上位ビット
に、アドレス生成器１１０の出力を下位ビットに組み合
わせて出力アドレスを発生する。４５０段階でアドレス
穿孔器１４０は前記発生された出力アドレスが有効アド
レスであるを検査する。前記発生されたアドレスが有効
アドレスである場合、即ち、前記発生された出力アドレ
スがインタリーバの大きさＮより小さいである場合に、
アドレス穿孔器１４０は４６０段階で前記発生された出
力アドレスをそのまま出力する。前記４６０段階を遂行
した以後には４７０段階で全体インタリーバの大きさＮ
だけアドレスが出力されたかをＫ値と比較して判断す
る。Ｎ個のアドレスが出力されない場合には４８０段階
でさらに他のアドレスを発生させるためＫを一つ増加さ
せ、４２０段階に進行する。前記４７０段階及び４８０
段階の動作は制御器１５０により制御される。

【００３０】これとは異なり、前記発生された出力アド
レスが無効アドレスである場合、即ち、前記発生された
出力アドレスがインタリーバの大きさＮより小さくない
場合に、アドレス穿孔器１４０は前記発生された出力ア
ドレスを出力しない。即ち、前記発生された出力アドレ
スが有効アドレスではない場合には４６０段階乃至４８
０段階の動作を遂行せず、すぐに４２０段階に進行す
る。

【００３１】２−Ｄ ＳＣＣＣインタリーバの特性 本発明によるインタリーバは２−Ｄ ＳＣＣＣインタリ
ーバに具現されることが望ましい。下記ではこのような
２−Ｄ ＳＣＣＣインタリーバが雑音により発生された
エラー成分を含むデータに対してエラー訂正を行する動
作を説明する。即ち、本発明による２−Ｄ ＳＣＣＣイ
ンタリーバがより効率的にエラー訂正を遂行することが
できるとの事実が説明される。下記の説明では説明の便
宜のため、４×８の大きさ、即ち、行が４であり、列が
８である場合のインタリーバに対して説明する。従っ
て、無効アドレス穿孔は存在しないと仮定する。また伝
送されたシンボル(symbol)が‘０ベクトル’(zero vect
or)であると仮定する。従って、下記で‘０’は正常的
に伝送されたシンボルを、‘１’はシンボルエラー(sym
bol error)が発生されたことを示す。

【００３２】図６は本発明によるＳＣＣＣ復号化器の構
成を示した図である。復号化器は内部復号化器(SISO In
ner Decoder)６１０、外部復号化器(SISO Outer Decode
r)６４０、ＳＣＣＣインタリーバ６３０、ＳＣＣＣディ
インタリーバ６２０に構成されている。この時、複号は
内部／外部順に反復的に遂行される。

【００３３】前記図６を参照すると、ＳＩＳＯ内部復号
化器６１０の入力ポートと出力ポートのλ(Ｃⁱ、Ｉ)と
λ(Ｃⁱ、Ｏ)のそれぞれは、Iが二番目変数である場合は
制限されない(unconstrained)ＬＬＲ(Log likelihood R
atio)を示し、Ｏが二番目変数である場合はコード制限
された(code-constrained)ＬＬＲを示す。また１番目変
数Ｕは符号化器の情報シンボルを示し、Ｃはコードシン
ボルを示す。また上付きoは外部符号化器によるもので
あることを示し、上付きｉは内部符号化器によるもので
あることを示す。

【００３４】ＳＩＳＯ内部復号化器６１０は復調器(sof
t demodulator)から入力されるソフト入力と以前外部復
号化器６４０の複号過程で獲得された外部からの(Extri
n sic)情報λ(Ｕⁱ、I)を受けて複号を遂行した後、次
の外部復号化器６４０の複号のための新たなＬＬＲを生
成してディインタリーバ６２０に伝達する。ただ、ここ
で、λ(Ｕⁱ、I)は初期にゼロ(０)に設定される。前記デ
ィインタリーバ６２０により手順が変わったλ(Ｃ⁰、I)
はＳＩＳＯ外部復号化器６４０により複号化され、改善
されたＬＬＲであるλ(Ｕ⁰、Ｏ)と、λ(Ｃ⁰、Ｏ)を出力
する。λ(Ｕ⁰、Ｏ)は情報データを決定するための出力
値ＤＥＣＩＳＩＯＮに使用され、λ(Ｃ⁰、Ｏ）は継続的
な反復複号過程のためＳＣＣＣインタリーバ６３０に伝
達され、さらに元のシーケンスに配置される。

【００３５】下記＜表１＞は図６のＳＣＣＣ内部複号化
器(inner decoder)６１０により複号化(decoding)され
た結果を示したものであり、‘１’が存在するところは
エラー訂正に失敗した位置である。望ましいインタリー
ビング規則は下記＜表１＞のように連続的に発生したエ
ラーをインタリービングすることにより、後続する外部
複号化器(outer decoder)６４０がその発生エラーを訂
正し易くように、各データ入力がｄ_free以上に分散され
るように決定すべきである。これは、内部復号後の伝送
時に発生するバーストエラーを意味する。

【００３６】

【表１】

【００３７】前記＜表１＞で左から右の方向はデータを
インタリービングメモリ(図６のインタリーバ６３０の
内部に含まれるが、図示せず)に書き込む方向を示し、
上から下の方向はインタリービングメモリに貯蔵された
データを読み出す方向を示す。前記＜表１＞を参照する
と、データストリームには“１１１１１”、“１１
１”、“１１”のように連続的にエラーが発生したこと
が分かる。このようにデータに含まれたエラーを訂正す
るため、本発明による２−Ｄ ＳＣＣＣインタリーバは
下記＜表２＞のように各行に対してインタリービング規
則を適用する。

【００３８】下記＜表２＞を参照すると、１番目行に対
しては｛０、５、７、６、８、４、２、１、３、９｝の
インタリービング規則が適用され、２番目行に対しては
｛１、９、３、６、５、２、７、４、０、８｝のインタ
リービング規則が適用される。３番目行に対しては
｛７、６、０、５、２、９、４、１、８、３｝のインタ
リービング規則が適用され、４番目行に対しては｛４、
８、１、５、７、０、６、３、９、２｝のインタリービ
ング規則が適用される。下記＜表２＞の各列の数、また
は行内の位置はその行で読み出されるデータのシーケン
スを示す。例えば、１番目行で１番目に読み出される位
置は１番目列のデータ(‘０’)であり、その行で二番目
に読み出される位置は８番目列のデータ(‘１’)であ
る。一つのデータ位置はクロックごとに一つの列から読
み出され、次のデータ位置は次のクロックの次の列から
読み出される。また、各行はクロックごとに一度ずつ選
択されるので、実際与えられた行でのデータは４クロッ
クごとにその行での手順に読み出される。

【００３９】

【表２】

【００４０】また、本発明による２−Ｄ ＳＣＣＣイン
タリーバは行(またはグループ)マルチプレキシング(ま
たは選択)規則を適用する。この時、行選択規則はビッ
ト反転行マルチプレキシング規則(bit reversal row mu
ltiplexing rule)＝｛０、２、１、３｝に仮定する。こ
こで、ビット反転行マルチプレキシング規則とは各行の
２進ビット値を反転させ、そのビット反転された結果値
の手順に従って行を選択することを意味する。即ち、４
行の２進ビット値は｛００、０１、１０、１１｝＝
｛０、１、２、３｝の手順を有するが、この２進ビット
値を反転させると｛００、１０、０１、１１｝＝｛０、
２、１、３｝の値が求められる。このように求められた
結果によると、各行は｛０、２、１、３｝の手順に選択
されるようになる。

【００４１】このようなビット反転行マルチプレキシン
グ規則により各行を選択し、選択された行に対して固有
なインタリービング規則を適用すると、下記＜表３＞の
ようにエラーパターン(error pattern)が変わるように
なる。

【００４２】

【表３】

【００４３】上述したインタリービング規則を適用する
と、＜表３＞で、１番目行の始めの４ビット(１列〜４
列)“０、１、０、０”は前記行マルチフレッシング規
則（例えば、｛０、２、１、３｝）により行を選択する
ことにより獲得され、各行内の前記位置は各行（例え
ば、表２の１番目行、即ち行０｛０、５、７、６、８、
４、２、１、３、９｝）に対するインタリービング規則
により獲得される。＜表１＞の０及び１値はそれぞれエ
ラーないデータとエラーあるデータを示しているのに注
意すべきである。

【００４４】前記＜表３＞の１番目行、１番目列または
位置の値（“０”）は、＜表１＞の１番目行(行マルチ
プレキシング規則に従って、行０)と１番目位置（イン
タリービング規則に従って、＜表２＞で‘０’の位置）
から得られる。＜表３＞の１番目行、２番目列または位
置の値は、＜表１＞の３番目行(行マルチプレキシング
規則に従って、行２)と３番目位置（＜表２＞の３番目
行の‘０’の位置）から得られる。＜表３＞の１番目
行、３番目列または位置の値は、＜表１＞の２番目行
(行マルチプレキシング規則に従って、行１)と９番目位
置（＜表２＞の２番目行の‘０’の位置）から得られ
る。＜表３＞の１番目行、４番目列または位置の値は、
＜表１＞の４番目行(行マルチプレキシング規則に従っ
て、行３)と６番目位置（＜表２＞の４番目行の‘０’
の位置）から得られる。＜表３＞の初めの４個の値の結
果は０、１、０、０である。

【００４５】初めの４個の値が獲得された後、行マルチ
プレクシング規則｛０、２、１、３｝がさらに始まる。
今度は、データの位置は＜表２＞の‘１’の位置により
決定される。前記＜表３＞の１番目行、５番目列または
位置の値は、＜表１＞の１番目行(行マルチプレキシン
グ規則に従って、行０)と８番目位置（＜表２＞の１番
目行の‘１’の位置）から得られる。＜表３＞の１番目
行、６番目列または位置の値は、＜表１＞の３番目行
(行マルチプレキシング規則に従って、行２)と８番目位
置（＜表２＞の３番目行の‘１’の位置）から得られ
る。＜表３＞の１番目行、７番目列または位置の値は、
＜表１＞の２番目行(行マルチプレキシング規則に従っ
て、行１)と１番目位置（＜表２＞の２番目行の‘１’
の位置）から得られる。＜表３＞の１番目行、８番目列
または位置の値は、＜表１＞の４番目行(行マルチプレ
キシング規則に従って、行３)と３番目位置（＜表２＞
の４番目行の‘１’の位置）から得られる。＜表３＞の
１番目行の５〜８番目列の４ビットの結果は１、０、
０、０である。

【００４６】前記４個の値が獲得された後、行マルチプ
レクシング規則｛０、２、１、３｝がさらに反復され
る。今度は、データの位置は＜表２＞の‘２’の位置に
より決定される。前記＜表３＞の１番目行、９番目列ま
たは位置の値は、＜表１＞の１番目行(行マルチプレキ
シング規則に従って、行０)と７番目位置（＜表２＞の
１番目行の‘２’の位置）から得られる。＜表３＞の１
番目行、１０番目列または位置の値は、＜表１＞の３番
目行(行マルチプレキシング規則に従って、行２)と５番
目位置（＜表２＞の３番目行の‘２’の位置）から得ら
れる。＜表３＞の２番目行、１番目列または位置の値
は、＜表１＞の２番目行(行マルチプレキシング規則に
従って、行１)と６番目位置（＜表２＞の２番目行の
‘２’の位置）から得られる。＜表３＞の２番目行、２
番目列または位置の値は、＜表１＞の４番目行(行マル
チプレキシング規則に従って、行３)と１０番目位置
（＜表２＞の４番目行の‘２’の位置）から得られる。
＜表３＞の１番目行の９〜１０番目列と２番目行の１〜
２番目列の４ビットの結果は１、０、０、０である。

【００４７】次の４個の値も同一な方式に獲得され、デ
ータの位置は＜表２＞の３の位置により決定される。前
記＜表３＞の２番目行、３番目位置の値は、＜表１＞の
１番目行(行０)と９番目位置（＜表２＞の１番目行の
‘３’の位置）から得られる。＜表３＞の２番目行、４
番目位置の値は、＜表１＞の３番目行(行２)と１０番目
位置（＜表２＞の３番目行の‘３’の位置）から得られ
る。＜表３＞の２番目行、５番目位置の値は、＜表１＞
の２番目行(行１)と３番目位置（＜表２＞の２番目行の
‘３’の位置）から得られる。＜表３＞の２番目行、６
番目位置の値は、＜表１＞の４番目行(行３)と８番目位
置（＜表２＞の４番目行の‘３’の位置）から得られ
る。＜表３＞の２番目行の３〜６番目列の４ビットの結
果は１、０、０、０である。

【００４８】上述したように、前記パターンは反復され
る。次の値は、＜表２＞の４番目行の４の位置により決
定される。前記＜表３＞の２番目行、７番目位置の値
は、＜表１＞の１番目行(行０)と６番目位置から得られ
る。＜表３＞の２番目行、８番目位置の値は、＜表１＞
の３番目行(行２)と７番目位置から得られる。＜表３＞
の２番目行、９番目位置の値は、＜表１＞の２番目行
(行１)と８番目位置から得られる。＜表３＞の２番目
行、１０番目位置の値は、＜表１＞の４番目行(行３)と
８番目位置から得られる。＜表３＞の２番目行の７〜１
０番目列の４ビットの結果は１、０、０、０である。次
の値は、＜表２＞の４番目行の５の位置により決定され
る。前記＜表３＞の３番目行、１番目位置の値は、＜表
１＞の１番目行(行０)と２番目位置から得られる。＜表
３＞の３番目行、２番目位置の値は、＜表１＞の３番目
行(行２)と４番目位置から得られる。＜表３＞の３番目
行、３番目位置の値は、＜表１＞の２番目行(行１)と５
番目位置から得られる。＜表３＞の３番目行、４番目位
置の値は、＜表１＞の４番目行(行３)と４番目位置から
得られる。＜表３＞の３番目行の１〜４番目列の４ビッ
トの結果は０、０、０、１である。

【００４９】次の値は、＜表２＞の４番目行の６の位置
により決定される。前記＜表３＞の３番目行、５番目位
置の値は、＜表１＞の１番目行(行０)と４番目位置から
得られる。＜表３＞の３番目行、６番目位置の値は、＜
表１＞の３番目行(行２)と２番目位置から得られる。＜
表３＞の３番目行、７番目位置の値は、＜表１＞の２番
目行(行１)と４番目位置から得られる。＜表３＞の３番
目行、８番目位置の値は、＜表１＞の４番目行(行３)と
７番目位置から得られる。＜表３＞の３番目行の５〜８
番目列の４ビットの結果は０、１、０、０である。次の
値は、＜表２＞の４番目行の７の位置により決定され
る。前記＜表３＞の３番目行、９番目位置の値は、＜表
１＞の１番目行(行０)と３番目位置から得られる。＜表
３＞の３番目行、１０番目位置の値は、＜表１＞の３番
目行(行２)と１番目位置から得られる。＜表３＞の４番
目行、１番目位置の値は、＜表１＞の２番目行(行１)と
７番目位置から得られる。＜表３＞の４番目行、２番目
位置の値は、＜表１＞の４番目行(行３)と５番目位置か
ら得られる。＜表３＞の３番目行の９〜１０番目列と４
番目行の１〜２番目列の４ビットの結果は０、１、０、
１である。

【００５０】次の値は、＜表２＞の４番目行の８の位置
により決定される。前記＜表３＞の４番目行、３番目位
置の値は、＜表１＞の１番目行(行０)と５番目位置から
得られる。＜表３＞の４番目行、４番目位置の値は、＜
表１＞の３番目行(行２)と９番目位置から得られる。＜
表３＞の４番目行、５番目位置の値は、＜表１＞の２番
目行(行１)と１０番目位置から得られる。＜表３＞の４
番目行、６番目位置の値は、＜表１＞の４番目行(行３)
と２番目位置から得られる。＜表３＞の４番目行の３〜
６番目列の４ビットの結果は０、０、０、０である。次
の値は、＜表２＞の４番目行の９の位置により決定され
る。前記＜表３＞の４番目行、７番目位置の値は、＜表
１＞の１番目行(行０)と１０番目位置から得られる。＜
表３＞の４番目行、８番目位置の値は、＜表１＞の３番
目行(行２)と６番目位置から得られる。＜表３＞の４番
目行、９番目位置の値は、＜表１＞の２番目行(行１)と
２番目位置から得られる。＜表３＞の４番目行、１０番
目位置の値は、＜表１＞の４番目行(行３)と９番目位置
から得られる。＜表３＞の４番目行の７〜１０番目列の
４ビットの結果は１、０、０、０である。

【００５１】前記＜表３＞に示したようなエラーパター
ンと、前記＜表１＞に示したようなインタリービング前
のエラーパターンを比較すると、本発明による２−Ｄ
ＳＣＣＣインタリーバにより連続的に発生したエラーが
相当に分散されたことが分かる。これは行の数を４に維
持することにより、インタリービングされた後の隣接す
るビット間の距離が最小４以上になるようにすることに
ある。このように分散されたエラーは後続する複号化器
により訂正される確率が高くなる。

【００５２】結論的に、本発明によるインタリーバは距
離特性(distance property)を得るために２−Ｄ ＳＣＣ
Ｃインタリーバを使用しており、それぞれの行でのラン
ダム特性(random property)を維持するため各行でラン
ダムアドレスを生成している。

【００５３】行マルチプレキシング(row multiplexing) 上述したように本発明による２−Ｄ ＳＣＣＣインタリ
ーバは、インタリービングされた後、隣接したビット間
の距離を維持するために行マルチプレキシング規則(row
multiplexing rule)、またはグループマルチフレッシ
ング規則(group multiplexing rule)に従って行を選択
する。即ち、順次的に行を選択することより、一定な距
離(distance)を維持するための規則(rule)を使用して行
マルチプレキシングを遂行するものである。このような
行マルチプレキシング規則は行の数が２の累乗に表現さ
れる場合と、表現されない場合に区分され適用され得
る。

【００５４】１．行の数が２の累乗に表現される場合 行の数が２の累乗である８(＝２³)である場合には下記
＜表４＞のようにすべての行の２進値をビット反転さ
せ、そのビット反転された値の手順通り行を選択する。
即ち、０〜７の行の２進値｛０００、００１、０１０、
０１１、１００、１０１、１１０、１１１｝をビット反
転させると、{０００、１００、０１０、１１０、００
１、１０１、０１１、１１１}＝{０、４、２、６、１、
５、３、７}の値が求められる。従って、下記＜表４＞
のように{０、４、２、６、１、５、３、７}の手順通り
行が選択される。

【００５５】

【表４】

【００５６】２．行の数が２の累乗ではない場合 この場合には二つの方法が使用され得る。第１方法は、
行の数が２の累乗に表現されない場合にテーブルルック
アップ(Table look up)方式を使用する。例えば、行の
数が７である場合には{０、４、１、５、２、６、３}の
手順に行を選択するようにルックアップテーブルを具現
する。

【００５７】第２方法は、行の数が２の累乗に表現され
ない場合にビット反転マルチプレキシングを使用する。
この方法において、前記ビット反転マルチプレキシング
は行の値より大きいか、同じである２の累乗の数のう
ち、最小値を利用して遂行される。この時、該当されな
い行は削除する。例えば、行の数が７である場合、行の
値より大きいか、同じである２の累乗の数のうち、最小
値は８である。そのため行の数が８である場合にビット
反転方式を使用すると、{０、４、２、６、１、５、
３、７}の行選択手順が生成される。この中でグループ
７を削除すると、{０、４、２、６、１、５、３}の行選
択手順が決定されるが、この手順を７個の行に対する選
択手順に決定する。

【００５８】行の数の選択 ２−Ｄ ＳＣＣＣインタリーバを設計することにおい
て、行の数の選択はインタリーバ全体の性能に影響を及
ぼす。一般的にインタリーバの大きさをＮとすると、行
の数がsqrt(Ｎ)に近接するほど距離特性は増加するが、
各行でのランダム特性は減少する傾向がある。例えば、
行の数を非常に大きくする場合、ランダムアドレス生成
のためＰＮシフトレジスタを使用すると、プリミティブ
多項式（primitive polynomial)の次数(order)が低下さ
れる場合がある。他の例として、行を‘１’にする場合
はランダム特性を確保するため距離特性を犠牲した場合
として、１−Ｄランダムアドレス生成器の性能のみが示
されるようになる。即ち、行の選択は距離特性とランダ
ム特性間のトレードオプ(trade-off)をもたらすので、
これらの特性が適切に均衡を有するように行を選択しな
ければ、ＳＣＣＣ全体の性能を向上させることができな
い。

【００５９】またＳＣＣＣを使用する場合、受信端で内
部複号化器(inner decoder)がエラーを訂正できない場
合、残存エラーを外部、または内部複号化器がいくら効
率的に訂正するかによって性能が決定される。上述した
ように、もし、エラーが連続的に発生したパターンが存
在する場合、これを適切な距離以上に分散させると、後
続する複号化器によりエラーが訂正される確率は高くな
る。そのため二つの隣接したエラービット間の距離がイ
ンタリービング/ディインタリービング後、構成符号化
器の自由距離d_free以上になると、その後のエラービッ
トは大部分訂正される。

【００６０】従って、図１に示したように４ステートＳ
ＣＣＣ符号化器の場合、縦断(termination)された構成
符号化器のd_freeは５程度であるので、行の数を５より
大きな値中の２の累乗に表現される８(２³)や１６(２⁴)
に選択すると、距離特性とランダム特性の最適の均衡を
維持するようになる。しかし、行の数を３２に増加させ
ると、距離特性は増加するが、ランダム特性は減少する
ようになる。

【００６１】図１０は図１の構成符号化器１０、４０の
トレリス(trellis)構造を示したものである。トレリス
上の括弧外の数は情報ビットであり、括弧内の数はコー
ドワードである。構成符号化器は構造的符号化器である
ので、情報ビットと１番目コードは常に一同である。最
適の行の数を決定するために、図１及び図１０を参照し
て符号化器の特性を説明する。

【００６２】図１で外部符号化器(Outer encoder)１０
は通常ＲＳＣを使用するので、最小の外部符号(outer c
ode)のウェイト(weight)を有するための入力(input)は
ゼロステート(STATE ０；zero state)から始めてさらに
ゼロステート(zero state)に戻す ．．．０００|１０
１|００００．．．のような入力シーケンス(input sequ
ence)である。このような入力(input)の外部符号(outer
code)はウェイト(weight)が５である ．．．０００|
１１０１１|００００．．．である符号(code)であり、
これが次段の内部符号(inner encoder)１０の入力シー
ケンス(input sequence)になる。即ち、内部符号化器(i
nner encoder)１０の実際ｄ_freeはウェイト(weight)が
２である入力(input)が入力される５ではなく、入力パ
ターン(input pattern) ．．．０００|１１０１１|０
００．．．がさらにゼロステート(zero state)に戻す
．．．０００|１１０１１０１|０００．．．が内部符
号化器(inner encoder)１０に入力される時、決定され
る値である。ここで、最後の０１は ．．．０００|１
１０１１|０００．．．がゼロステート(zero state)に
戻すためのエラー(error)発生である。前記エラーは送
信チャネルの雑音(noise)により生成される。このよう
な入力(input)に該当する符号(code)は ．．．０００|
１１|１０|０１|１０|１１|０１|１０|０００．．．に
なり、この符号(code)のウェイト(weight)は９である。
従って、内部符号化器(inner encoder)のコード間実効
自由距離(effective d_free)、または有効最小距離(effe
ctive minimum distance)は９になる。これはインタリ
ーバ(interleaver)の行の数が９より大きくなければな
らないことを意味する。即ち、Ｒｏｗ＞９であり、ビッ
ト反転行マルチプレキシング(bit reversal row multip
lexing)規則を使用する場合、最適の行(Ｒｏｗ)の数は
９より大きな２の累乗である１６であることが分かる。

【００６３】下記＜表５＞はＳＣＣＣインタリーバの大
きさが５１２から８１９２間の値であり、ＰＮシフトレ
ジスタがランダムアドレスを発生するために使用される
場合に決定され得るパラメータを示す。

【００６４】

【表５】

【００６５】ランダムアドレス生成及び０アドレス追加 各行でのランダムアドレスを生成、即ち、ランダムイン
タリービング規則であるＰ(r、ｋ)を決定する代表的な
方式にはＰＮシフトレジスタ(ＳＲ：shift Register)
(以下、“ＰＮＳＲ”)を使用するか、線形循環方程式(l
inear recursive equation)を使用する方式がある。

【００６６】ＰＮＳＲを使用する場合には、列(Column)
値が与えられると、それに該当するプリミティブ多項式
(primitive polynomial)を選択し、ＰＮＳＲに初期シー
ド(initial seed)値を設定する。この時、発生されるア
ドレスはＰＮＳＲのステートを利用する。これとは別
に、線形循環方程式を使用する場合には、列値が与えら
れると初期値を設定した後、反復数学式によりアドレス
を発生する。このような二つの実施例の具体的な説明は
後述される。このような二つの実施例において、Ｐ(r、
ｋ)は一般的に‘０’アドレスを発生させないので、こ
れを解決するため、‘０’アドレスが与えられたランダ
ムシーケンス(random sequen ce)に追加して‘０’追
加されたランダムシーケンス(augmented random seque
nce)を使用する。即ち、予め設定された時点に、例え
ば各行の１番目のクロックには必ず０番目に該当するア
ドレスを選択するようにする。そのようにすることによ
り各行のすべてのアドレスをアクセス(access)すること
ができる。

【００６７】図７は本発明による０追加ランダムアドレ
ス生成器(０ augmented random address generator)の
構成を示す図である。

【００６８】前記図７を参照すると、０アドレス選択器
(またはマルチプレクサ)７２０は、選択信号(０/１)の
値に従って、ランダムアドレス生成器７１０の出力と、
０アドレスを選択する。この時、マルチプレクサ７２０
から出力されたランダムアドレスは０アドレスを含む。
ただ図７での０アドレスは各行ごとに１回のみ選択され
るべきである。

【００６９】１．ＰＮＳＲを使用してランダムアドレス
を生成する方式 ＰＮＳＲは１個や２個、または行の数だけ使用すること
ができる。即ち、一つ、または二つのＰＮＳＲを使用し
て各行に対するランダムアドレスを生成するか、行の数
だけのＰＮＳＲを使用して各行に対するランダムアドレ
スを生成することができる。

【００７０】実施例１：一つのＰＮＳＲを全体行のイン
タリービングのため使用する場合 実施例１では一つのＰＮＳＲを使用して全体アドレスを
生成する。アドレスはＰＮＳＲのステートに獲得され
る。このような場合、ＰＮＳＲの一周期が終了した後、
アドレスの発生パターンは同じようになるが、選択され
た行が変わることにより絶対的なアドレスは変わるよう
になる。

【００７１】例えば、インタリーバの大きさＮ＝１０２
４である場合に、行(Row)、列(Col)、ＰＮＳＲの大きさ
(Ｍ_PNSR)及び行マルチプレキシング規則は下記のように
決定され得る。 Ｒｏｗ＝１６[０、１、２、…、１５] Ｃｏｌ＝６４ Ｍ_PNSR＝６(プリミティブ多項式の次数)、 行マルチプレキシング規則＝{０、８、４、１２、２、
１０、６、１４、１、９、５、１３、３、１１、７、１
５}

【００７２】実施例２：二つの相異なるＰＮＳＲを使用
する場合 実施例２では偶数行(０、２、４、６、８、１０、１
２、１４、…)に対しては第１ＰＮＳＲであるＰＮＳＲe
を使用し、奇数行(１、３、５、７、９、１１、１３、
１５、…)に対しては第２ＰＮＳＲであるＰＮＳＲoを使
用する。このようにする理由は二つの相異なる特性のＰ
Ｎシーケンスを使用することによりランダム特性を向上
させようとすることにある。

【００７３】例えば、インタリーバの大きさＮ＝１０２
４の場合に、行(Row)、列(Col)、ＰＮＳＲの大きさ(Ｍ
_PNSRe、Ｍ_PNSRo)及び行マルチプレキシング規則は次の
ように決定され得る。 Ｒｏｗ＝１６[０、１、２、…、１５] Ｃｏｌ＝６４ Ｍ_PNSRe＝６(偶数行のプリミティブ多項式の次数)、 Ｍ_PNSRo＝６(奇数行のプリミティブ多項式の次数)、 行マルチプレキシング規則＝{０、８、４、１２、２、
１０、６、１４、１、９、５、１３、３、１１、７、１
５}

【００７４】実施例３：各行に対して相異なるＰＮＳＲ
を使用する場合 実施例３は実施例２を一般化した場合として、ランダム
特性をより向上させるため、各行ごとに相異なるＰＮＳ
Ｒを使用する。各行ごとに独立的なＰＮＳＲを有してい
るので、実施例１に比べては(行数−１)個だけ多いＰＮ
ＳＲが使用される。従って、実施例１に比べて複雑度は
増加する。

【００７５】２．線形循環方程式(Linear recursive eq
uation)を使用してランダムアドレスを生成する方式 実施例４ 実施例１のように、一つの線形循環方程式のみを使用す
る場合である。ｃ(ｊ)=[ｃ(ｊ−１)×ｐ]％Ｒｏｗのよ
うな線形循環方程式が使用され得る。この時、Ｒｏｗと
ｐは素数(prime numbers)である。ここで、ｃ(ｊ)は各
行でクロックごとに生成されるアドレスを示し、ｃ(０)
の値は変数初期化過程で設定される。

【００７６】実施例５ 実施例２のように、二つの相異なる線形循環方程式を使
用する場合である。即ち、偶数行と奇数行に従って下記
の二つの式のうち、一つが選択的に使用され得る。例え
ば、偶数行に対してはｃ_e(ｊ)=[ｃ(ｊ−１)×ｐ]％Ｒｏ
ｗが使用され、奇数行に対してはｃ_o(ｊ)=[ｃ(ｊ−１)
×ｐ]％Ｒｏｗが使用され得る。この時、Ｒｏｗ、ｐ及
びｑは素数(prime numbers)である。前記実施例４のよ
うにｃ_e(０)及びｃ_o(０)の値は変数初期化過程で設定さ
れる。

【００７７】実施例６ 実施例３のように各行ごとに相異なる線形循環方程式を
使用する場合である。

【００７８】図８は本発明による実施例の一般化された
形態の構造を示したものである。

【００７９】前記図８を参照すると、Ｒ個のランダムア
ドレス生成器８００〜８０３と、行マルチプレキシング
アドレス生成器８１０と、制御ブロック８３０と、前記
制御ブロック８３０の出力信号により一つのランダムア
ドレス生成器を選択する選択器８２０と、選択されたラ
ンダムアドレス生成器でのアドレスと行マルチプレキシ
ングアドレスを組み合わせてデータの実際アドレスを生
成するアドレス組合せ部８４０とからなる。

【００８０】クロックごとに行マルチプレキシングアド
レス生成器８１０は一つの行アドレスrを生成し、制御
ブロック８３０は前記生成された行アドレスｒに対して
行選択制御関数ｆ(ｒ)を利用して、Ｒ個のランダムアド
レス生成器８００〜８０３のうち、一つが選択されるよ
うに選択器８２０を制御する。アドレス組合せ部８４０
は前記選択器８２０により選択されたランダムアドレス
と、行アドレスr値を組み合わせて、データのアドレス
を出力するようになる。この時、アドレス組合せ部８４
０はｍビットの行アドレスを上位ビットに、ｎビットの
ランダムアドレスを下位ビットに組み合わせて、(ｍ＋
ｎ)ビットの出力アドレスを生成する。

【００８１】実施例１及び４の場合、ｆ(ｒ)＝定数(con
stant)であり、ただ一つのランダムアドレス生成器が使
用されることを意味する。この実施例に適用されるイン
タリーバは図９Ａのように構成される。

【００８２】図９Ａを参照すると、クロックごとに行マ
ルチプレキシングアドレス生成器９１２はｍビットの行
アドレスrを生成する。ランダムアドレス生成器９１０
はすべての行に対して同一に設定された規則によってｎ
ビットのランダムアドレスを生成する。アドレス組合せ
部８４０は前記行マルチプレキシングアドレス生成器９
１２により生成されたｍビットの行アドレスを上位ビッ
トに、前記ランダムアドレス生成器９１０により生成さ
れたｎビットのランダムアドレスを下位ビットに組み合
わせて、(ｍ＋ｎ)ビットの出力アドレスを生成する。

【００８３】実施例２及び５の場合、ｆ(ｒ)＝ｒ％２で
あり、この実施例に適用されるインタリーバは図９Ｂの
ように構成される。ここで、ｆ(ｒ)＝ｒ％２はrを２に
除算した余りを求める演算、即ち、モジューロ(modulo)
２演算である。

【００８４】図９Ｂを参照すると、クロックごとに行マ
ルチプレキシングアドレス生成器９２４はｍビットの行
アドレスｒを生成する。偶数行ランダムアドレス生成器
９２０は偶数行に対して同一に設定された規則により、
ｎビットのランダムアドレスを生成する。奇数行ランダ
ムアドレス生成器９２２は奇数行に対して同一に設定さ
れた規則により、ｎビットのランダムアドレスを生成す
る。制御ブロック９２８は行マルチプレキシングアドレ
ス生成器９２４により行アドレスの値ｒの生成に応答し
てｆ(ｒ)＝ｒ％２演算を遂行し、その遂行結果に従って
マルチプレクサ(または選択器)９２６を制御する。前記
マルチプレクサ９２６は前記制御ブロック９２８により
制御され、偶数行ランダムアドレス生成器９２０及び奇
数行ランダムアドレス生成器９２２により生成されたラ
ンダムアドレスを選択的に出力する。即ち、前記マルチ
プレクサ９２６は偶数行に対しては偶数行ランダムアド
レス生成器９２０により生成されたランダムアドレスを
出力し、奇数行に対しては奇数行ランダムアドレス生成
器９２２により生成されたランダムアドレスを出力す
る。アドレス組合せ部８４０は前記行マルチプレキシン
グアドレス生成器９２４により生成されたｍビットの行
アドレスを上位ビットに、前記マルチプレクサ９２６に
より選択されたｎビットのランダムアドレスを下位ビッ
トに組み合わせて、(ｍ+ｎ)ビットの出力アドレスを生
成する。

【００８５】実施例３及び６の場合、ｆ(ｒ)＝ｒであ
り、この実施例に適用されるインタリーバは図９Ｃのよ
うに構成される。

【００８６】図９Ｃを参照すると、クロックごとに行マ
ルチプレキシングアドレス生成器９４０はｍビットの行
アドレスrを生成する。多数のランダムアドレス生成器
９３０〜９３３のそれぞれは該当する各行に対して設定
された規則に従ってｎビットのランダムアドレスを生成
する。例えば、ランダムアドレス生成器９３０は０番目
行に対して設定された規則に従って、ｎビットのランダ
ムアドレスを生成し、ランダムアドレス生成器９３１は
１番目行に対して設定された規則により、ｎビットのラ
ンダムアドレスを生成し、ランダムアドレス生成器９３
２は２番目行に対して設定された規則によりｎビットの
ランダムアドレスを生成し、ランダムアドレス生成器９
３３は(Ｒ−１)番目行に対して設定された規則により、
ｎビットのランダムアドレスを生成する。マルチプレク
サ９５０はＲ個の行が順次的に選択される時、選択され
た行に対応するランダムアドレス生成器を選択すること
により、前記対応するランダムアドレス生成器により生
成されたｎビットのランダムアドレスがアドレス組合せ
部８４０に入力されるようにする。アドレス組合せ部８
４０は前記行マルチプレキシングアドレス生成器９４０
により生成されたｍビットの行アドレスを上位ビット
に、前記マルチプレクサ９５０により選択されたｎビッ
トのランダムアドレスを下位ビットに組み合わせて、
(ｍ＋ｎ)ビットの出力アドレスを生成する。

【００８７】従って、行選択制御関数ｆ(ｒ)の適切な決
定により、多様な種類のインタリーバを具現することが
できる。

【００８８】前記実施例で上述した方式は、それぞれの
行でのアドレス生成方式は相異であるが、基本的概念は
同一である。即ち、２−Ｄ ＳＣＣＣインタリーバの行
マルチプレキシングを使用して距離特性を増加させ、各
行でのアドレスをランダムに生成してランダム特性を維
持するためのものである。下記＜表７Ａ＞乃至＜表９Ｂ
＞は前記実施例により生成されるアドレスの一例を示し
ている。アドレス生成を説明することにおいて、行マル
チプレキシングはすでに{０、２、１、３}の手順に遂行
されたと仮定する。

【００８９】実施例１及び実施例４ Ｒｏｗ×Ｃｏｌ＝４×８であり、Ｐ(ｒ、ｋ) address＝
{３、７、６、１、４、２、５}と仮定する。先ず、下記
＜表７Ａ＞のように１番目列にあるデータを読み出す。
＜表７Ａ＞及び＜表７Ｂ＞は各行に対するビット反転が
実行されたことを示したものである。元の行は表の１番
目行に示したように０→２→１→３の手順に遂行され
る。即ち、それぞれの行での‘０’アドレスがアクセス
される。次に、下記＜表７Ｂ＞のようにアドレスをアク
セスする。下記＜表７Ｂ＞の括弧外の数は各行での相対
的アドレスを、括弧内の数はアドレスアクセス手順を示
す。従って、下記＜表７Ａ＞及び＜表７Ｂ＞は時間イン
デックス(time index)に見られる。

【００９０】

【表７】

【００９１】上述したように、実施例１及び実施例４で
はすべての行に対して同一なランダムアドレス生成規則
が適用される。前記＜表７Ｂ＞を参照すると、アドレス
生成規則{３、７、６、１、４、２、５}が各行に順次的
に適用される。アドレスアクセス手順０→１→２→３は
各行での１番目アドレスである‘０’が選択される。即
ち、１番目アドレスとして１番目行の‘０’アドレスが
選択され、二番目アドレスとしては二番目行の‘０’ア
ドレスが選択され、三番目アドレスとして３番目行の
‘０’アドレスが選択され、四番目アドレスとして四番
目行の‘０’アドレスが選択される。

【００９２】４から３１までのアドレスアクセス手順は
前記アドレス生成規則{３、７、６、１、４、２、５}が
適用される。そのため、４番目のアドレスとしては１番
目行の‘３’アドレスが選択され、５番目のアドレスと
して２番目行の‘７’アドレスが選択され、６番目のア
ドレスとしては３番目行の‘６’アドレスが選択され、
７番目アドレスとして４番目行の‘１’アドレスが選択
される。８番目アドレスとして１番目行の‘４’アドレ
スが選択され、９番目のアドレスとして２番目行の
‘２’アドレスが選択され、１０番目のアドレスとして
３番目行の‘５’アドレスが選択される。その他の１１
番目アドレスから３１番目アドレスを求める過程も上述
したように各行が順次的に選択されつつ、選択された各
行に対して順次的に{３、７、６、１、４、２、５}のア
ドレス生成規則が適用される。

【００９３】実施例２及び実施例５ Ｒｏｗ×Ｃｏｌ＝４×８であり、Ｐ_e(ｒ、ｋ)address＝
{３、７、６、１、４、２、５}、Ｐ_o(ｒ、ｋ)address＝
{６、７、３、１、５、２、４}と仮定する。先ず、下記
＜表８Ａ＞のように１番目列にあるデータが読み出され
る。即ち、それぞれの行での‘０’アドレスがアクセス
される。下記＜表８Ａ＞及び＜表８Ｂ＞で１番目及び２
番目行は偶数(even)行を、３番目及び４番目行は奇数(o
dd)行を示す。前記上位二つの行はＰ_e(ｒ、ｋ)によりア
ドレスがアクセスされ、下位二つの行はＰ_o(ｒ、ｋ)に
よりアドレスがアクセスされる。次に、下記＜表８Ｂ＞
に示したようにアドレスをアクセスする。下記＜表８Ａ
＞及び＜表８Ｂ＞で、括弧外の数は各行での相対的アド
レスを示し、括弧内の数はアドレスアクセス手順を示
す。従って、下記＜表８Ａ＞及び＜表８Ｂ＞は時間イン
デックス(time index)に見られる。

【００９４】

【表８】

【００９５】上述したように実施例２及び実施例５では
偶数行に対しては偶数行ランダムアドレス生成規則が適
用され、奇数行に対しては奇数行ランダムアドレス生成
規則が適用される。前記＜表８Ｂ＞を参照すると、ビッ
ト反転行選択規則により行が選択されるので、１番目行
(‘０’行)と２番目行(‘１’行)に対しては偶数行ラン
ダムアドレス生成規則{３、７、６、１、４、２、５}が
適用され、３番目行( ‘2'行)と４番目行(‘３’行)に
対しては奇数行ランダムアドレス生成規則{６、７、
３、１、５、２、４}が適用される。アドレスアクセス
手順０→１→２→３は各行での１番目アドレスである
‘０’が選択される。即ち、１番目アドレスとしては１
番目行の‘０’アドレスが選択され、２番目アドレスと
しては２番目行の‘０’アドレスが選択され、３番目ア
ドレスとしては３番目行の‘０’アドレスが選択され、
４番目アドレスとしては４番目行の‘０’アドレスが選
択される。

【００９６】４から３１までのアドレスアクセス手順は
偶数行に対してはアドレス生成規則{３、７、６、１、
４、２、５}が適用され、奇数行に対してはアドレス生
成規則{６、７、３、１、５、２、４}が適用される。そ
のため４番目のアドレスとしては１番目行の‘３’アド
レスが選択され、５番目のアドレスとしては２番目行の
‘７’アドレスが選択され、６番目アドレスとしては３
番目行の‘６’アドレスが選択され、７番目アドレスと
しては４番目行の‘７’アドレスが選択される。８番目
のアドレスとしては１番目行の‘６’アドレスが選択さ
れ、９番目のアドレスとしては２番目行の‘１’アドレ
スが選択され、１０番目アドレスとしては３番目行の
‘３’アドレスが選択され、１１番目アドレスとしては
４番目行の‘３’アドレスが選択される。その他の１２
番目アドレスから３１番目アドレスを求める過程も上述
したように各行が順次的に選択されつつ、選択された各
行に対して{３、７、６、１、４、２、５}、または
{６、７、３、１、５、２、４}のアドレス生成規則が適
用される。

【００９７】実施例３及び実施例６ Ｒｏｗ×Ｃｏｌ＝４×８であり、Ｐ(０、ｋ)address＝
{３、７、６、１、４、２、５}、Ｐ(１、ｋ)address＝
{６、７、３、１、５、２、４}、Ｐ(２、ｋ)address＝
{１、７、３、６、４、５、２}、Ｐ(３、ｋ)address＝
{７、３、６、１、２、５、４}と仮定する。下記＜表９
Ａ＞に示したように１番目列にあるデータを読み出す。
即ち、それぞれの行での‘０’アドレスがアクセスされ
る。次に、下記＜表９Ｂ＞に示したようにアドレスをア
クセスする。それぞれの行にはその行でのＰ(r、ｋ)が
別に存在する。括弧外の数は各行での相対的アドレスを
示し、括弧内の数はアドレスアクセス手順を示す。従っ
て、下記＜表９Ａ＞及び＜表９Ｂ＞は時間インデックス
(time index)に見られる。

【００９８】

【表９】

【００９９】上述したように実施例３及び実施例６では
各行に対して固有なランダムアドレス生成規則が適用さ
れる。前記＜表９Ｂ＞を参照すると、アドレスアクセス
手順０→１→２→３は各行での１番目アドレスである
‘０’が選択される。即ち、１番目アドレスとしては１
番目行の‘０’アドレスが選択され、２番目アドレスと
しては２番目行の‘０’アドレスが選択され、３番目ア
ドレスとしては３番目行の‘０’アドレスが選択され、
４番目アドレスとしては４番目行の‘０’アドレスが選
択される。

【０１００】４から３１までのアドレスアクセス手順は
各行に対して固有なランダムアドレス生成規則が適用さ
れる。１番目行に対しては{３、７、６、１、４、２、
５}のランダムアドレス生成規則が適用され、２番目行
に対しては{６、７、３、１、５、２、４}のランダムア
ドレス生成規則が適用され、３番目行に対しては{１、
７、３、６、４、５、２}のランダムアドレス生成規則
が適用され、４番目行に対しては{７、３、６、１、
２、５、４}のランダムアドレス生成規則が適用され
る。そのため、４番目のアドレスとしては１番目行の
‘３’アドレスが選択され、５番目アドレスとしては２
番目行の‘６’アドレスが選択され、６番目アドレスと
しては３番目行の‘１’アドレスが選択され、７番目ア
ドレスとしては４番目行の‘７’アドレスが選択され
る。８番目アドレスとしては１番目行の‘７’アドレス
が選択され、９番目アドレスとしては２番目行の‘７’
アドレスが選択され、１０番目アドレスとしては３番目
行の‘７’アドレスが選択され、１１番目アドレスとし
ては４番目行の‘３’アドレスが選択される。その他の
１２番目から３１番目アドレスを求める過程も上述した
ように各行が順次的に選択されつつ、選択された各行に
対して固有なアドレス生成規則が適用される。

【０１０１】２−Ｄ ＳＣＣＣインタリーバの性能比較 本発明の実施例によるＳＣＣＣインタリーバの性能と既
存のＳＣＣＣインタリーバの性能を比較すると、図５Ａ
及び図５Ｂのようである。この時、五つのＳＣＣＣイン
タリーバの性能を比較するために設定したシミュレーシ
ョンパラメータ(simulation parameter)は下記のようで
ある。 − 符号化器(Encoder)：４ステートＳＣＣＣインタリー
バ − 情報の大きさ(Information size)：６４０ − 符号率(Code rate)：Ｒ＝１／３(outer code rate=2
/3、inner code rate=1/2) − インタリーバの大きさ(Interleaver size)：(６４０
＋２)×３／２＝９６３ ここで、インタリーバの大きさを求めることにおいて、
２は外部符号化器をゼロタミネーション(zero terminat
ion)するためのテールビット(tail bit)の数であり、３
／２は外部符号率(outer code rate)の逆数である。 − チャネル(Channel)：ＡＷＧＮ(Additive White Gaus
sian Noise) − 復号化器(Decoder)：Ｌｏｇ ＭＡＰ(Maximum Ａ Pos
teriori)ＳＩＳＯ(soft-input-soft-output)decoding a
lgorithm − インタリーバ(Interleaver) ■ 既存：ブロックインタリーバ(Blocｋinterleaver) ■ 既存：１−Ｄ ＰＮインタリーバ ■ 実施例１：２−Ｄ ＰＮインタリーバ with１ＰＮＳ
Ｒ ■ 実施例２：２−Ｄ ＰＮインタリーバ with２ＰＮＳ
Ｒ ■ 実施例３：２−Ｄ ＰＮインタリーバ with１６ＰＮ
ＳＲ

【０１０２】前記図５Ａ及び図５ＢはＳＮＲ(Signal-to
-Noise ratio)によるＢＥＲ／ＦＥＲ(Bit Error Rate/F
rame Error Rate)の性能を示した図であり、特に、既存
のブロックインタリーバ及び１−Ｄ ＰＮインタリーバ
と、本発明の各実施例による２−Ｄ ＳＣＣＣインタリ
ーバの性能を比較した図である。前記図５Ａ及び５Ｂか
ら分かるように、本発明の各実施例による２−Ｄ ＳＣ
ＣＣインタリーバはブロックインタリーバ及び１−Ｄ
ＰＮインタリーバに比べてＢＥＲ／ＦＥＲ性能が非常に
向上する。

【０１０３】先ず、図５Ａを参照して、ＢＥＲの観点か
らみると、実施例１、２、３の場合、互いに類似な性能
を有する。特に、要求されるＢＥＲの性能が１０^-5では
三つの実施例がほぼ同一な性能を有する。前記すべての
実施例において、１−Ｄ ＰＮインタリーバ及びブロッ
クインタリーバに比べて非常に優れたＢＥＲ性能が示さ
れる。図５Ｂに示したように、ＦＥＲの観点でも同一に
示される。図５Ｂを参照すると、三つの実施例の性能は
ほぼ同一であり、１−Ｄ ＰＮインタリーバ及びブロッ
クインタリーバの性能は１．５ｄＢでそれぞれ１０倍と
１００倍ほど劣化を有することが分かる。

【０１０４】

【発明の効果】上述したように本発明はＳＣＣＣを誤り
訂正符号に使用する場合、ＳＣＣＣの内部インタリーバ
の設計において、最適の性能と具現上の低複雑度を保障
する利点がある。また、既存のブロックインタリーバ及
び１−Ｄ ＰＮインタリーバに比べてＢＥＲ／ＦＥＲの
性能を非常に向上させる利点がある。

【０１０５】以上、本発明の特定の実施例を参照して説
明したが、各種の変形が前記の特許請求の範囲により決
められる本発明の思想及び範囲を逸脱しない限り、当該
技術分野における通常の知識を持つ者により可能なのは
明らかである。 図面の簡単な説明

【図１】 本発明が適用される直列鎖状コンボルーショ
ン符号化器の構成を示す図である。

【図２】 本発明によるＳＣＣＣインタリーバの構成を
示す図である。

【図３】 本発明によるＳＣＣＣインタリーバが２−Ｄ
ＳＣＣＣインタリーバに具現されることを説明するた
めの図である。

【図４】 本発明による２−Ｄ ＳＣＣＣインタリーバ
による動作の処理流れ図である。

【図５】 本発明によるＳＣＣＣインタリーバの性能と
既存のＳＣＣＣインタリーバの性能を対比的に示す図で
ある。

【図６】 本発明によるＳＣＣＣ複号化器の構成を示す
図である。

【図７】 本発明による０追加ランダムアドレス生成器
の構成を示す図である。

【図８】 本発明によるＳＣＣＣインタリーバの構成を
示す図である。

【図９】 本発明によるＳＣＣＣインタリーバの構成を
示す図である。

【図１０】 図１に示した構成符号化器のトレリス(tre
llis)構造を示す図である。

【符号の説明】

構成符号化器 １０、４０ 穿孔器 ２０ インタリーバ ３０ マルチプレクサ ６０ パラメータ設定部 １００ アドレス生成器 １１０ 行選択器 １２０ アドレス組合せ部 １３０ アドレス穿孔器 １４０ 制御部 １５０ 内部復号化器 ６１０ ＳＣＣＣディインタリーバ ６２０ ＳＣＣＣインタリーバ ６３０ 外部復号化器 ６４０ ランダムアドレス生成器 ７１０ ０アドレス選択器 ７２０ アドレス組合せ部 ８４０ ランダムアドレス生成器 ９１０ 行マルチプレキシングアドレス生成器 ９１２ 偶数行ランダムアドレス生成器 ９２０ 奇数行ランダムアドレス生成器 ９２２ 行マルチプレキシングアドレス生成器 ９２４ マルチプレクサ ９２６ 制御ブロック ９２８ ランダムアドレス生成器 ９３０〜９３３ 行マルチプレキシングアドレス生成器 ９４０ マルチプレクサ ９５０

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミン−ゴー・キム 大韓民国・キョンギ−ド・442−470・ス ウォン−シ・パルタル−グ・ヨウントン −ドン・973−３ (72)発明者 ヨン−ホワン・リー 大韓民国・キョンギ−ド・463−010・ソ ンナム−シ・プンタン−グ・チョンジャ −ドン・237−７ (72)発明者 セ−ヒョン・キム 大韓民国・ソウル・138−172・ソンパ− グ・ソンパ・２−ドン（番地なし）・ミ スン・エーピーティ・＃２−902 (56)参考文献 国際公開99／25069（ＷＯ，Ａ１) Ｂｅｎｅｄｅｔｔｏ，Ｓ．；Ｍｏｎｔ ｏｒｓｉ，Ｇ．，Ｕｎｖｅｉｌｉｎｇ ｔｕｒｂｏ ｃｏｄｅｓ：ｓｏｍｅ ｒ ｅｓｕｌｔｓ ｏｎ ｐａｒａｌｌｅｌ ｃｏｎｃａｔｅｎｎａｔｅｄ ｃｏｄ ｅｓ，1995 ＩＥＥＥ Ｉｎｔｅｒｎａ ｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏ ｎ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｈｅｏ ｒｙ，1995，Ｐｒｏｃｅｅｄｉｎｇ ｓ．，1995年，ｐ．32 Ｂｅｎｅｄｅｔｔｏ，Ｓ．；Ｍｏｎｔ ｏｒｓｉ，Ｇ．，Ｕｎｖｅｉｌｉｎｇ Ｔｕｒｂｏ Ｃｏｄｅｓ：Ｓｏｍｅ Ｒ ｅｓｕｌｔｓ ｏｎ Ｐａｒａｌｌｅｌ Ｃｏｎｃａｔｅｎａｔｅｄ Ｃｏｄｉ ｎｇ Ｓｃｈｅｍｅｓ，ＩＥＥＥ Ｔｒ ａｎｓａｃｔｉｏｎｓ ｏｎ Ｉｎｆｏ ｒｍａｔｉｏｎ Ｔｈｅｏｒｙ，1996 年，ＶＯＬ．42，ＮＯ．２，ＭＡＲＣ Ｈ，ｐ．409−428 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 13/00 G06F 11/10 330 H04L 1/00

Claims (36)

(57)【特許請求の範囲】
1. 【請求項１】 入力情報を符号化し、実効自由距離を有
   する直列に符号化されたシンボルを出力する第1符号化
   器と、 ｍ個の行領域とｎ個の列領域を有するメモリを含み、直
   列に符号化されたシンボルを前記メモリに貯蔵し、前記
   ｍ個の行領域をランダム選択し、各ランダム選択された
   行領域に貯蔵されたシンボル中の一つをランダム選択す
   る方式にインタリービングされたシンボルを発生するイ
   ンタリーバと、 前記インタリーバから前記インタリービングされたシン
   ボルを符号化する第２符号化器とを含む符号化器におい
   て、 前記直列に入力するシンボルの数をｋとする時、前記ｍ
   個の行領域と前記ｎ個の列領域を有するメモリはｍ×ｎ
   ≧ｋ領域を備え、前記ｍは前記実効自由距離より大きい
   ことを特徴とする符号化器。
2. 【請求項２】 入力情報を符号化し、符号化されたシン
   ボルストリームを出力する第1符号化器と、前記シンボ
   ルストリームをインタリービングするインタリーバと、
   前記インタリービングされたシンボルストリームを符号
   化する第２符号化器を含む直列鎖状コンボルーション符
   号化器において、 前記インタリーバは、 前記インタリーバの大きさに対応して設定された数の行
   を選択する行選択部と、 前記インタリーバの大きさに対応して設定された数の列
   をランダム化するためのアドレスを生成するアドレス生
   成部と、 前記行選択部の出力と前記アドレス生成部の出力を組み
   合わせて、組み合わせた結果を符号化されたデータスト
   リームをインタリービングするためのアドレスとして発
   生するアドレス組合せ部とを含むことを特徴とする前記
   インタリーバ。
3. 【請求項３】 前記アドレス生成部は、前記すべての行
   の列をランダム化させるためのＰＮシーケンスを発生す
   る一つのＰＮシフトレジスタである請求項２に記載の前
   記インタリーバ。
4. 【請求項４】 前記アドレス生成部は、前記行中の奇数
   行の列をランダム化させるためのＰＮシーケンスを発生
   する第１ＰＮシフトレジスタと、 前記行中の偶数行の列をランダム化させるためのＰＮシ
   ーケンスを発生する第２ＰＮシフトレジスタとを含む請
   求項２に記載の前記インタリーバ。
5. 【請求項５】 前記アドレス生成部は、前記すべての行
   の列をそれぞれランダム化させるため、相異なる特性の
   ＰＮシーケンスを発生する複数のＰＮシフトレジスタを
   含む請求項２に記載の前記インタリーバ。
6. 【請求項６】 前記列の数は２ⁿ(ｎ＝整数)に設定され
   る請求項３に記載の前記インタリーバ。
7. 【請求項７】 前記列の数を２ⁿ(ｎ＝整数)に設定する
   ため一つのアドレスを追加する請求項６に記載の前記イ
   ンタリーバ。
8. 【請求項８】 前記アドレス生成部は、前記すべての行
   の列をランダム化させるために一つの線形循環方程式を
   使用する請求項２に記載の前記インタリーバ。
9. 【請求項９】 前記アドレス生成部は、前記行中の奇数
   行の列をランダム化させるために第１線形循環方程式を
   使用し、偶数行の列をランダム化させるために第２線形
   循環方程式を使用する請求項２に記載の前記インタリー
   バ。
10. 【請求項１０】 前記アドレス生成部は、前記すべての
    行の列をそれぞれＰＮランダム化させるために相異なる
    特性の線形循環方程式を使用する請求項２に記載の前記
    インタリーバ。
11. 【請求項１１】 前記列の数は２ⁿ(ｎ＝整数)に設定さ
    れる請求項８に記載の前記インタリーバ。
12. 【請求項１２】 前記列の数を２ⁿ(ｎ＝整数)に設定す
    るために一つのアドレスを追加する請求項１１に記載の
    前記インタリーバ。
13. 【請求項１３】前記行の数は２ⁿ(ｎ＝整数)に設定され
    る請求項２に記載の前記インタリーバ。
14. 【請求項１４】 前記行の数は８、１６または３２であ
    る請求項１３に記載の前記インタリーバ。
15. 【請求項１５】 前記行の数は前記実効自由距離より大
    きな整数に設定されて、前記第１符号化器の符号化され
    たシンボルストリームの二つの符号化されたシンボルは
    前記実効自由距離を有する請求項２に記載の前記インタ
    リーバ。
16. 【請求項１６】 前記行の数は前記実効自由距離より大
    きな整数中で２ⁿ(ｎ＝整数)に該当する数に設定され
    て、前記第１符号化器の符号化されたシンボルストリー
    ムの二つの符号化されたシンボルは前記実効自由距離を
    有する請求項２に記載の前記インタリーバ。
17. 【請求項１７】 前記各行を示す各ビット値をビット反
    転させ、そのビット反転された値の手順に従って行を選
    択する請求項２に記載の前記インタリーバ。
18. 【請求項１８】 入力情報を符号化し、符号化されたシ
    ンボルストリームを出力する第1符号化器と、前記シン
    ボルストリームをインタリービングするインタリーバ
    と、前記インタリービングされたシンボルストリームを
    符号化する第２符号化器を含む直列鎖状コンボルーショ
    ン符号化器において、 前記インタリービング方法は、 前記インタリーバの大きさに対応して設定された数の行
    を選択する過程と、 前記インタリーバの大きさに対応して設定された数の列
    をランダム化するためのアドレスを生成する過程と、 前記選択された行と前記生成されたアドレスを組み合わ
    せて、組み合わせた結果を符号化されたデータストリー
    ムをインタリービングするためのアドレスとして発生す
    る過程とを含むことを特徴とする前記インタリービング
    方法。
19. 【請求項１９】 前記すべての行の列を一つのＰＮシー
    ケンスによりランダム化する請求項１８に記載の前記イ
    ンタリービング方法。
20. 【請求項２０】 前記行中に奇数行の列を第１ＰＮシー
    ケンスを使用してランダム化させ、前記行中に偶数行の
    列を第２ＰＮをシーケンスを使用してランダム化させる
    請求項１８に記載の前記インタリービング方法。
21. 【請求項２１】 前記すべての行の列を相異なる特性の
    ＰＮシーケンスを使用してそれぞれランダム化させる請
    求項１８に記載の前記インタリービング方法。
22. 【請求項２２】 前記列の数は２ⁿ(ｎ＝整数)に設定さ
    れる請求項１９に記載の前記インタリービング方法。
23. 【請求項２３】 前記列の数を２ⁿ(ｎ＝整数)に設定す
    るために一つのアドレスを追加する請求項２２に記載の
    前記インタリービング方法。
24. 【請求項２４】 前記すべての行の列を一つの線形循環
    方程式を使用してランダム化させる請求項１８に記載の
    前記インタリービング方法。
25. 【請求項２５】 前記列の数は２ⁿ(ｎ＝整数)に設定さ
    れる請求項２４に記載の前記インタリービング方法。
26. 【請求項２６】 前記列の数を２ⁿ(ｎ＝整数)に設定す
    るために一つのアドレスを追加する請求項２５に記載の
    前記インタリービング方法。
27. 【請求項２７】 前記行中の奇数行の列と偶数行の列を
    それぞれランダム化させるために、相異なる２個の線形
    循環方程式を使用する請求項１８に記載の前記インタリ
    ービング方法。
28. 【請求項２８】 前記すべての行の列をランダム化させ
    るために、複数の線形循環方程式を使用する請求項１８
    に記載の前記インタリービング方法。
29. 【請求項２９】 前記行の数は２ⁿ(ｎ＝整数)に設定さ
    れる請求項１８に記載の前記インタリービング方法。
30. 【請求項３０】 前記行の数は８、１６または３２であ
    る請求項２９に記載の前記インタリービング方法。
31. 【請求項３１】 前記行の数は前記実効自由距離より大
    きな整数に設定され、前記第１符号化器の符号化された
    シンボルストリームの二つの符号化されたシンボルは前
    記実効自由距離を有する請求項１８に記載の前記インタ
    リービング方法。
32. 【請求項３２】 前記行の数は前記実効自由距離より大
    きな整数中で２ⁿ(ｎ＝整数)に該当される数に設定さ
    れ、前記第１符号化器の符号化されたシンボルストリー
    ムの二つの符号化されたシンボルは前記実効自由距離を
    有する請求項１８に記載の前記インタリービング方法。
33. 【請求項３３】 前記各行を示す各ビット値をビット反
    転させ、そのビット反転された値の手順に従って行を選
    択する請求項１８に記載の前記インタリービング方法。
34. 【請求項３４】 予め設定された大きさの入力情報を符
    号化し、第１シンボルストリームを出力し、前記第１シ
    ンボルストリームの二つの符号化されたシンボルは実効
    自由距離を有する第1符号化器と、 大きさがＮである入力情報として第１シンボルストリー
    ムを特定行と列に書き込み、前記特定行と列からシンボ
    ルストリームを読み出して、インタリービングされたシ
    ンボルストリームを出力し、前記読み出し過程はクロッ
    クごとに行選択規則により一つの行を選択し、選択され
    た行では与えられたインタリービング規則により列アド
    レスを生成し、前記選択及び生成を反復して全体アドレ
    スを生成するインタリーバと、 前記インタリービングされたシンボルストリームを符号
    化する第２符号化器とを含む直列鎖状コンボルーション
    符号化器。
35. 【請求項３５】 前記行の数は前記実効自由距離より大
    きな数である請求項３４に記載の直列鎖状コンボルーシ
    ョン符号化器。
36. 【請求項３６】 前記行の数は２ⁿ(ｎ＝整数)である請
    求項３５に記載の直列鎖状コンボルーション符号化器。