JP3359207B2 - Recording head - Google Patents

Recording head

Info

Publication number
JP3359207B2
JP3359207B2 JP30757495A JP30757495A JP3359207B2 JP 3359207 B2 JP3359207 B2 JP 3359207B2 JP 30757495 A JP30757495 A JP 30757495A JP 30757495 A JP30757495 A JP 30757495A JP 3359207 B2 JP3359207 B2 JP 3359207B2
Authority
JP
Japan
Prior art keywords
light emitting
substrate
emitting element
element array
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30757495A
Other languages
Japanese (ja)
Other versions
JPH09141929A (en
Inventor
俊彦 大坪
満 網本
茂雄 山形
高廣 渡部
直久 永田
宏 谷岡
由夫 小巻
英之 田名網
茂美 熊谷
茂雄 畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP30757495A priority Critical patent/JP3359207B2/en
Publication of JPH09141929A publication Critical patent/JPH09141929A/en
Application granted granted Critical
Publication of JP3359207B2 publication Critical patent/JP3359207B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、プリンタや複写
機、ファクシミリなどに印字ヘッドとして使用される記
録ヘッドに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a recording head used as a print head in a printer, a copying machine, a facsimile, and the like.

【0002】[0002]

【従来の技術】図8は従来例の記録ヘッドの外観を示し
た側面図である。図8において、200は基板であり、
発光素子アレーチップ201、それを駆動するための駆
動ICチップ202が搭載されている。発光素子アレー
チップ201と駆動ICチップ202はワイヤーボンデ
ィングで接続されている。また、基板200には放熱板
203が取り付けられ、発光素子アレーチップ201や
駆動ICチップ202で発生した熱を放熱するように構
成されている。使用する基板200としては、熱膨張に
よる伸縮の影響を最低限に押えるため、セラミック基板
やあるいはガラス樹脂でも熱膨張係数の小さいものが使
用されている。
2. Description of the Related Art FIG. 8 is a side view showing the appearance of a conventional recording head. In FIG. 8, reference numeral 200 denotes a substrate;
A light emitting element array chip 201 and a driving IC chip 202 for driving the same are mounted. The light emitting element array chip 201 and the driving IC chip 202 are connected by wire bonding. Further, a heat radiating plate 203 is attached to the substrate 200, and is configured to radiate heat generated in the light emitting element array chip 201 and the driving IC chip 202. As the substrate 200 to be used, a ceramic substrate or a glass resin having a small thermal expansion coefficient is used in order to minimize the influence of expansion and contraction due to thermal expansion.

【0003】図9(a)は図8の基板200を上方から
見た平面図である。基板200には複数個の発光素子ア
レーチップ201及び駆動ICチップ202が各々列状
に配列されている。また、基板200の隅部には、記録
ヘッドと外部を接続するためのコネクタ204が設けら
れている。図9(b)に図9(a)の○で囲んだ部分の
拡大図を示している。発光素子アレーチップ201は列
状に配列された多数の発光部205からなっており、各
々の発光部205に対応して配線パッド206が設けら
れている。また、駆動ICチップ202にもそれぞれの
発光部205に対応して配線パッド206が設けられ、
両方の配線パッド206の間をワイヤーボンディング2
07で接続することで、発光素子アレーチップ201と
駆動ICチップ202が接続されている。駆動ICチッ
プ202は、それぞれの発光部205に対応して駆動回
路を備え、各々の発光部205を制御することで、記録
が行われる。
FIG. 9A is a plan view of the substrate 200 of FIG. 8 as viewed from above. A plurality of light emitting element array chips 201 and drive IC chips 202 are arranged on the substrate 200 in rows. Further, a connector 204 for connecting the recording head to the outside is provided at a corner of the substrate 200. FIG. 9B is an enlarged view of a portion circled in FIG. 9A. The light emitting element array chip 201 includes a large number of light emitting portions 205 arranged in a row, and a wiring pad 206 is provided corresponding to each light emitting portion 205. The driving IC chip 202 is also provided with a wiring pad 206 corresponding to each light emitting unit 205,
Wire bonding 2 between both wiring pads 206
07, the light emitting element array chip 201 and the driving IC chip 202 are connected. The drive IC chip 202 includes a drive circuit corresponding to each light emitting unit 205, and performs recording by controlling each light emitting unit 205.

【0004】また、従来の記録ヘッドとしては、特開平
7−186442号公報に提案されているように、感光
ドラムに対する記録ヘッドの間隔を狭くするために、面
発光型発光素子アレーと駆動部を分割して同一基板上に
搭載し、かつ発光素子アレーと駆動部をワイヤーボンデ
ィングで接続し、面発光型発光素子アレーの発光出力を
基板面に対して平行方向に出射するものも知られてい
る。
As a conventional recording head, as proposed in Japanese Patent Application Laid-Open No. Hei 7-186442, a surface-emitting type light emitting element array and a driving unit are used in order to reduce the distance between the recording head and the photosensitive drum. It is also known that the light emitting element array is divided and mounted on the same substrate, and the light emitting element array and the driving unit are connected by wire bonding, and the light emitting output of the surface emitting light emitting element array is emitted in a direction parallel to the substrate surface. .

【0005】[0005]

【発明が解決しようとする課題】従来の記録ヘッドで
は、記録ヘッドの記録密度を上げると、図9(b)のよ
うに発光部の密度が高くなるので、発光素子アレーチッ
プと駆動ICチップを直接ワイヤーボンディングで接続
する方法が採られている。しかしながら、このように発
光素子アレーチップと駆動ICチップをワイヤーボンデ
ィングで接続したものでは、発光素子アレーチップと駆
動ICチップの距離が近く、駆動ICチップで発生した
熱が発光素子アレーチップに伝わり易いので、発光素子
アレーチップの発光光量などに悪影響を与えるという問
題があった。
In the conventional recording head, when the recording density of the recording head is increased, the density of the light emitting portion is increased as shown in FIG. 9B. A method of connecting directly by wire bonding is employed. However, when the light emitting element array chip and the driving IC chip are connected by wire bonding as described above, the distance between the light emitting element array chip and the driving IC chip is short, and heat generated in the driving IC chip is easily transmitted to the light emitting element array chip. Therefore, there is a problem that the amount of light emitted from the light emitting element array chip is adversely affected.

【0006】一般に、AlGaAsの発光素子の光量は1℃温
度が上昇すると、0.6%〜1.0%程度低下すると言
われており、発光素子アレーチップの光量変化は決して
無視できる光量変化ではなかった。また、このように発
光素子アレーチップの温度が上昇すると、それを搭載し
た基板も加熱されるので、熱膨張係数の小さい材料の基
板を使用しなければならず、コスト高になるという問題
があった。更に、400DPI以上の高密度記録を達成
しようとすると、図9(b)のように発光素子アレーチ
ップと駆動ICチップを1対1で対応させた場合、ボン
ディング密度に制約があるので、実質的に実装が困難で
ある。
It is generally said that the light intensity of an AlGaAs light emitting element decreases by about 0.6% to 1.0% when the temperature rises by 1 ° C., and the light intensity change of the light emitting element array chip is a negligible light intensity change. Did not. In addition, when the temperature of the light emitting element array chip rises in this way, the substrate on which it is mounted is also heated, so that a substrate made of a material having a small coefficient of thermal expansion must be used, resulting in an increase in cost. Was. Furthermore, in order to achieve high-density recording of 400 DPI or more, when the light emitting element array chip and the driving IC chip are made to correspond one-to-one as shown in FIG. Is difficult to implement.

【0007】このような場合、発光素子アレーチップの
両側に駆動ICチップを配置し、発光素子アレーチップ
の発光部と両側の駆動ICチップを交互にボンディング
する方法も考えられるのであるが、この方法では、ボン
ディングが非常に難しいばかりでなく、発熱を伴なう駆
動ICチップを駆動ICチップから遠ざけることはでき
ず、高密度化するほど発光素子の熱による影響は大きく
なるという問題があった。
In such a case, a method of arranging driving IC chips on both sides of the light emitting element array chip and alternately bonding the light emitting portion of the light emitting element array chip and the driving IC chips on both sides can be considered. In this case, not only the bonding is very difficult, but also the driving IC chip that generates heat cannot be kept away from the driving IC chip, and the higher the density, the greater the influence of the heat of the light emitting element.

【0008】そこで、本発明は、上記従来の問題点に鑑
み、記録素子アレーとそれを駆動する駆動部の基板を分
割することにより、記録素子アレーと熱源である駆動部
を熱隔離し、駆動部の発熱による影響を除去することを
可能とした記録ヘッドを提供することを目的としたもの
である。
In view of the above-mentioned conventional problems, the present invention divides the printing element array and the substrate of the driving unit for driving the printing element array, thereby thermally isolating the printing element array and the driving unit which is a heat source, and It is an object of the present invention to provide a recording head capable of eliminating the influence of heat generated by the recording head.

【0009】[0009]

【課題を解決するための手段】本発明の目的は、列状に
配列された発光素子アレーと、前記発光素子を駆動する
駆動部と、を有し、前記発光素子を信号に応じて駆動制
御することにより記録を行う記録ヘッドにおいて、前記
発光素子アレーを有する第1基板と前記駆動部を有する
第2基板と、それら基板が設けられ基板を放熱させる放
熱部材と、を有し、前記放熱部材は、前記第1基板が配
置される面部と、前記第1基板の配置される光照射側の
面に対して他方に設けられ前記第2基板が配置される側
面部と、を有し、前記第1基板と前記第2基板は可撓性
の配線で接続され、発光素子アレーが下方になるように
配置したことを特徴とする記録ヘッドによって達成され
る。
SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting element array arranged in a row and a drive unit for driving the light emitting elements, and drive control of the light emitting elements according to signals. A first substrate having the light emitting element array, a second substrate having the driving section, and a heat dissipating member provided with the substrates and dissipating the heat of the substrate. Has a surface portion on which the first substrate is arranged, and a side surface portion provided on the other side of the light irradiation side on which the first substrate is arranged, and on which the second substrate is arranged, The first substrate and the second substrate are connected by a flexible wiring so that the light emitting element array faces downward.
This is achieved by a recording head characterized by being arranged .

【0010】[0010]

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して詳細に説明する。図1は、本発明の特徴を最も
良く表わした図である。図1において、101は複数の
発光素子が同一ウェハー上に列状に形成された発光素子
アレーチップである。発光素子アレーチップ101は、
内部に自己走査回路を持っており、発光素子アレーチッ
プ1個について1つの発光信号と3つの走査信号で順次
発光が可能なように構成されている。基板102上に複
数の発光素子アレーチップ101が列状に搭載されてい
る。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a diagram that best illustrates the features of the present invention. In FIG. 1, reference numeral 101 denotes a light emitting element array chip in which a plurality of light emitting elements are formed in a row on the same wafer. The light emitting element array chip 101
It has a self-scanning circuit inside, and is configured so that one light emitting element array chip can emit light sequentially with one light emitting signal and three scanning signals. A plurality of light emitting element array chips 101 are mounted on a substrate 102 in a row.

【0011】104は発光素子アレーチップ101を駆
動するための駆動ICである。本実施形態では、1つの
駆動IC104で5個の発光素子アレーチップ101を
駆動するようになっている。これらの駆動IC104
は、発光素子アレーチップ101が搭載された基板10
2とは別の基板106に搭載されている。基板106に
は、駆動IC104の他に駆動電流を制限するための電
流制限抵抗Rが搭載されている。電流制限抵抗Rは、1
つの発光素子アレーチップ101に対して1つ必要であ
り、それぞれの発光素子アレーチップ101に対応して
1つづつ設けられている。また、基板106上には、外
部と接続するためのコネクタ・コンデンサ(図示せず)
が設けられている。基板102と基板106は、配線で
接続されているが、ここではフレキシブルケーブル10
3を用いて接続されている。
Reference numeral 104 denotes a driving IC for driving the light emitting element array chip 101. In the present embodiment, one driving IC 104 drives five light emitting element array chips 101. These drive ICs 104
Is a substrate 10 on which the light emitting element array chip 101 is mounted.
2 is mounted on a different substrate 106. A current limiting resistor R for limiting a drive current is mounted on the substrate 106 in addition to the drive IC 104. The current limiting resistor R is 1
One light emitting element array chip 101 is required, and one light emitting element array chip 101 is provided for each light emitting element array chip 101. A connector capacitor (not shown) for connecting to the outside is provided on the substrate 106.
Is provided. The board 102 and the board 106 are connected by wiring.
3 are connected.

【0012】発光素子アレーチップ101の自己走査機
能については、特開平1−238962号公報、特開平
2−208067号公報、特開平2−212170号公
報、特開平3−20457号公報、特開平3−1949
78号公報、特開平4−5872号公報、特開平4−2
3367号公報、特開平4−296579号公報、特開
平5−84971号公報等で開示されているので、ここ
では詳しい説明は省略するが、このように発光素子アレ
ーチップ101に自己走査機能を持たせることで、発光
素子アレーチップ101を実装した基板102と駆動I
C104を実装した基板106間の配線数を従来の数1
0分の1に低減することができる。従って、2つの基板
102と106の間の配線として通常の束線もしくはフ
レキシブルケーブルなどが使用可能であり、このことは
発光素子アレーチップ101の基板102をもう一方の
駆動IC104などの基板106から遠ざけることを可
能とするものである。
The self-scanning function of the light emitting element array chip 101 is described in JP-A-1-238962, JP-A-2-2008067, JP-A-2-212170, JP-A-3-20457 and JP-A-3-20457. -1949
No. 78, JP-A-4-5872, JP-A-4-2
No. 3367, Japanese Unexamined Patent Publication No. Hei 4-296579, Japanese Unexamined Patent Publication No. Hei 5-84771, etc., and a detailed description is omitted here. The substrate 102 on which the light emitting element array chip 101 is mounted is
The number of wires between the boards 106 on which the C104 is mounted is
It can be reduced to 1/0. Therefore, a normal bundled wire or a flexible cable can be used as the wiring between the two substrates 102 and 106, which means that the substrate 102 of the light emitting element array chip 101 is moved away from the substrate 106 such as the other driving IC 104. It is possible to do that.

【0013】図2は以上の基板102と基板106を用
いて記録ヘッドとして構成した場合の一例を示した図で
ある。図2において、107は断面L字状に形成された
保持部材であり、その側面にアルミニュームの放熱板1
08が取り付けられている。放熱板108の側部には、
図1で説明した駆動IC104及び電流制限抵抗Rが搭
載された基板106が取り付けられ、下部には発光素子
アレーチップ101が搭載された基板102が取り付け
られている。従って、図2の例では、基板102と基板
106は放熱板108の隣接する2つの面に90度の角
度をもって配置され、その90度の角度の位置で2つの
基板102と基板106がフレキシブルケーブル103
で接続されている。L字状形状をなす保持部材107の
下部の先端には、発光素子アレーチップ101に対向し
てレンズファイバーアレー109が列状に配設されてい
る。そして、発光素子アレーチップ101の各々の発光
素子で発光した光は、レンズファイバーアレー109を
介して感光ドラム(図示せず)に照射するように構成さ
れている。
FIG. 2 is a diagram showing an example of a case where the above-mentioned substrate 102 and substrate 106 are used as a recording head. In FIG. 2, reference numeral 107 denotes a holding member formed in an L-shape in cross section.
08 is attached. On the side of the heat sink 108,
The substrate 106 on which the drive IC 104 and the current limiting resistor R described in FIG. 1 are mounted is mounted, and the substrate 102 on which the light emitting element array chip 101 is mounted is mounted below. Therefore, in the example of FIG. 2, the substrate 102 and the substrate 106 are disposed on two adjacent surfaces of the heat sink 108 at an angle of 90 degrees, and the two substrates 102 and 106 are connected to the flexible cable at the position of the angle of 90 degrees. 103
Connected by At the lower end of the L-shaped holding member 107, a lens fiber array 109 is arranged in a row facing the light emitting element array chip 101. The light emitted from each light emitting element of the light emitting element array chip 101 is configured to irradiate a photosensitive drum (not shown) via the lens fiber array 109.

【0014】ここで、フレキシブルケーブル103とし
ては、600DIPの記録ヘッド(約300mmの長
さ)の場合、線数は約200本となり、2本/mmの密
度で、幅約20mmのフレキシブルケーブルを5つ用
い、各々のフレキシブルケーブルを半田熱圧着すること
で、容易に2つの基板102と基板106を接続するこ
とが可能である。また、図2においては、前述のように
アルミニュームの放熱板108の2つの面に基板102
と基板106を取り付け、しかも基板106上では最も
発熱する電流制限抵抗Rを上方に配置しているので、基
板106上の電流制限抵抗Rや駆動IC104の熱が基
板102に伝わりにくいばかりでなく、電流制限抵抗R
や駆動ICチップ104を発光素子アレーチップ101
から遠ざけることができ、発光素子アレーチップ101
に与える影響を従来に比べて著しく低減することができ
る。従って、発光素子アレーチップ101においては、
熱的に安定した発光出力が得られるようになり、それを
搭載した基板102としては、特に熱膨張係数の小さい
ものを使用しなくてもよいので、コストを低減すること
もできる。
Here, as the flexible cable 103, in the case of a 600 DIP recording head (length of about 300 mm), the number of lines is about 200, and a flexible cable having a density of 2 / mm and a width of about 20 mm is used. The two substrates 102 and 106 can be easily connected by soldering and thermocompression bonding each flexible cable. Further, in FIG. 2, as described above, the substrate 102
Since the current limiting resistor R, which generates the most heat, is disposed above the substrate 106, the current limiting resistor R on the substrate 106 and the heat of the driving IC 104 are not easily transmitted to the substrate 102, Current limiting resistor R
Or drive IC chip 104 with light emitting element array chip 101
From the light emitting element array chip 101.
Can be significantly reduced as compared with the related art. Therefore, in the light emitting element array chip 101,
Thermally stable emission output can be obtained, and as the substrate 102 on which the light emission output is mounted, it is not necessary to use a substrate having a particularly small thermal expansion coefficient, so that the cost can be reduced.

【0015】図3は図1及び図2で説明した記録ヘッド
の電気的な回路構成を示した図である。本実施形態で
は、1つの発光素子アレーチップ101は128の発光
素子からなっており、1つの駆動IC104で5個の発
光素子アレーチップ101を駆動するようになってい
る。駆動IC104はカスケードに接続されている。こ
こで、記録ヘッドを駆動する場合、プリンタや複写機な
どの主制御回路(図示せず)から入力される記録ヘッド
を駆動、制御するための各種の信号について説明する。
まず、印字データ(ここでは、8ビットを用いている)
はカスケード接続された先頭の駆動IC104に供給さ
れる。印字データのみ先頭の駆動IC104に供給さ
れ、それ以外の信号は各々の駆動IC104に供給され
る。
FIG. 3 is a diagram showing an electric circuit configuration of the recording head described with reference to FIGS. In this embodiment, one light emitting element array chip 101 is composed of 128 light emitting elements, and one driving IC 104 drives five light emitting element array chips 101. The driving ICs 104 are connected in cascade. Here, various signals for driving and controlling the recording head, which are input from a main control circuit (not shown) such as a printer or a copying machine when the recording head is driven, will be described.
First, print data (here, 8 bits are used)
Is supplied to the first drive IC 104 connected in cascade. Only the print data is supplied to the first drive IC 104, and the other signals are supplied to each drive IC 104.

【0016】ΦS,Φ1,Φ2,ΦIは発光素子アレー
チップ101の各発光素子を駆動する場合のタイミング
信号、SCK,LOADX,RS,RCKは発光素子ア
レーチップ101による記録動作を制御するための制御
信号である。これらの信号は各々の駆動IC104に供
給され、詳しく後述するようにこれらの信号に基づいて
1ラインごとに印字データが感光ドラム上に記録され
る。また、φS,φ1,φ2,φIは駆動IC104内
でそれぞれ先のΦS,Φ1,Φ2,ΦIをもとに作成さ
れた信号であり、そのうちφSは駆動IC104から抵
抗RS を介して5つの発光素子アレーチップ101に供
給され、5つの発光素子アレーチップ101で共通に使
用される。また、φIは各々の電流制限抵抗Rを介して
5つの発光素子アレーチップ101に供給され、φ1,
φ2も5つの発光素子アレーチップ101にそれぞれ供
給され、1つの駆動IC104で5つの発光素子アレー
チップ101を駆動するように構成されている。なお、
以上の各信号を用いての動作については詳しく後述す
る。
ΦS, Φ1, Φ2, and ΦI are timing signals for driving each light emitting element of the light emitting element array chip 101, and SCK, LOADX, RS, and RCK are controls for controlling a recording operation by the light emitting element array chip 101. Signal. These signals are supplied to the respective drive ICs 104, and print data is recorded on the photosensitive drum line by line based on these signals as described later in detail. Further, φS, φ1, φ2, and φI are signals generated based on the previous φS, φ1, φ2, and φI in the driving IC 104, among which φS is five light emission from the driving IC 104 via the resistor R S. The light is supplied to the element array chip 101 and is commonly used by the five light emitting element array chips 101. Further, φI is supplied to five light emitting element array chips 101 via respective current limiting resistors R, and φ1,
φ2 is also supplied to each of the five light emitting element array chips 101, and one driving IC 104 drives the five light emitting element array chips 101. In addition,
The operation using the above signals will be described later in detail.

【0017】図4は発光素子アレーチップ101を詳細
に示した等価回路図である。なお、図4では5つの発光
素子しか示していないが、前述のように1つの発光素子
アレーチップ101は128個の発光素子を持ってい
る。図4において、R1 〜R5は50〜100KΩの抵
抗、D1 〜D6 はダイオードである。ダイオードD1
5 は直列に接続され、このダイオード同志の接続点a
〜eにVGA(グランド)に一端を接続された各々の抵
抗の他端が接続されている。SR1′〜SR5′は転送
用サイリスタ、SR1〜SR5は発光素子であるところ
の発光用サイリスタであり、これらの転送用サイリスタ
及び発光用サイリスタのゲート端子は各々先の接続点に
接続されている。
FIG. 4 is an equivalent circuit diagram showing the light emitting element array chip 101 in detail. Although FIG. 4 shows only five light emitting elements, one light emitting element array chip 101 has 128 light emitting elements as described above. In FIG. 4, R 1 to R 5 are resistors of 50 to 100 KΩ, and D 1 to D 6 are diodes. Diode D 1-
D 5 are connected in series, the connection point of the diode comrade a
The other end of each resistor whose one end is connected to VGA (ground) is connected to .about.e. SR1 'to SR5' are transfer thyristors, and SR1 to SR5 are light-emitting thyristors, which are light-emitting elements. The gate terminals of these transfer thyristors and light-emitting thyristors are connected to the respective connection points.

【0018】即ち、抵抗、転送用サイリスタ、発光用サ
イリスタは各々対となっており、先頭の抵抗R1 から接
続点aを介して転送用サイリスタSR1′及び発光用サ
イリスタSR1のゲート端子に接続されている。また、
次の抵抗R2 から接続点bを介して転送用サイリスタS
R2′及び発光用サイリスタSR2のゲート端子に接続
されている。以下、同様の構成になっている。
[0018] That is, resistor, transfer thyristors, the light-emitting thyristor is a respective pair is connected from the top of the resistor R 1 to the gate terminal of the transfer thyristor SR1 'and the light emitting thyristor SR1 via a connection point a ing. Also,
Transfer thyristor S from the following resistor R 2 via the node b
R2 'and the gate terminal of the light emitting thyristor SR2. Hereinafter, the configuration is the same.

【0019】次に、発光素子アレーチップ101の動作
を図5に基づいて説明する。図5(a)はスタートパル
スφSであり、ローレベルからハイレベルになると、発
光素子アレーチップ101の動作がスタートする。図5
(b)は駆動タイミング信号φ1、図5(c)は駆動タ
イミング信号φ2である。φ1は図4のように転送用サ
イリスタのうち奇数番目のサイリスタSR1,SR3,
SR5…のカソード端子に、φ2は偶数番目のサイリス
タSR2′,SR4′…のカソード端子に供給される。
ここで、スタートパルスφSがハイレベルとなり、この
状態で図5(b)のようにφ1がハイレベルからローレ
ベルになると、先頭の転送用サイリスタSR1′がオン
する。
Next, the operation of the light emitting element array chip 101 will be described with reference to FIG. FIG. 5A shows a start pulse φS, and when the level changes from a low level to a high level, the operation of the light emitting element array chip 101 starts. FIG.
5B shows the drive timing signal φ1, and FIG. 5C shows the drive timing signal φ2. φ1 is an odd-numbered thyristor SR1, SR3 among transfer thyristors as shown in FIG.
Are supplied to the cathode terminals of SR5,... And φ2 are supplied to the cathode terminals of even-numbered thyristors SR2 ′, SR4 ′,.
Here, when the start pulse φS goes to a high level, and in this state, φ1 goes from a high level to a low level as shown in FIG. 5B, the first transfer thyristor SR1 ′ is turned on.

【0020】転送用サイリスタSR1´がオンすると、
そのゲート電圧がアノード電位(約5V)になるので、
図5(d)のように次のタイミングで記録信号φIがロ
ーレベルからハイレベルになると、先頭の発光用サイリ
スタSR1がオンし、時間Tの期間記録のために発光す
る。この発光用サイリスタSR1の光は、図2で説明し
たようにレンズファイバーアレー109を介して図示し
ない感光ドラムに照射される。なお、この場合は、他の
発光用サイリスタはゲート電圧が5Vになっていないの
で、発光しない状態である。
When the transfer thyristor SR1 'is turned on,
Since the gate voltage becomes the anode potential (about 5 V),
When the recording signal φI changes from the low level to the high level at the next timing as shown in FIG. 5D, the first light-emitting thyristor SR1 is turned on and emits light for recording for a time period T. The light from the light-emitting thyristor SR1 is applied to a photosensitive drum (not shown) via the lens fiber array 109 as described with reference to FIG. In this case, the other light-emitting thyristors do not emit light because the gate voltage is not 5 V.

【0021】次いで、図5(d)のように記録信号φI
がハイレベルに戻ると、先頭の発光用サイリスタSR1
がオフし、図5(c)のように次のタイミングでφ2が
ハイレベルからローレベルになると、次段の転送用サイ
リスタSR2′がオンする。つまり、転送用サイリスタ
SR1′のゲート電圧(約5V)がそのゲートに接続さ
れているダイオードD1 を介して転送用サイリスタSR
2′のゲートに接続されているので、転送用サイリスタ
SR2′のゲート電圧は約3.6Vとなる。従って、こ
の状態で、φ2がローレベルになると、転送用サイリス
タSR2′がオン状態となる。
Next, as shown in FIG. 5D, the recording signal φI
Returns to the high level, the first light-emitting thyristor SR1
Is turned off, and as shown in FIG. 5C, when φ2 changes from the high level to the low level at the next timing, the transfer thyristor SR2 'in the next stage is turned on. That is, the gate voltage (about 5V) is the transfer thyristor SR via a diode D 1 connected to the gate of the transfer thyristor SR1 '
Since it is connected to the gate of 2 ', the gate voltage of the transfer thyristor SR2' is about 3.6V. Therefore, when φ2 goes low in this state, the transfer thyristor SR2 'is turned on.

【0022】続いて、図5(b)のようにφ1がローレ
ベルからハイレベルになると、転送用サイリスタSR
1′はオフするが、転送用サイリスタSR2′はオン状
態を保持し、この状態で図5(d)のように記録信号φ
Iがハイレベルになると、次の発光用サイリスタSR2
が時間Tだけオンし、発光した光は感光ドラムに照射さ
れる。この動作を64回繰り返すことにより、128の
発光用サイリスタの走査が行われる。なお、実際には、
発光素子アレーチップ101は複数個列状に設けられて
いるので、他の発光素子アレーチップにおいても同様の
動作で走査が行われる。
Subsequently, when φ1 changes from low level to high level as shown in FIG. 5B, the transfer thyristor SR
1 'is turned off, but the transfer thyristor SR2' holds the on state, and in this state, the recording signal φ as shown in FIG.
When I goes high, the next light emitting thyristor SR2
Is turned on for a time T, and the emitted light is applied to the photosensitive drum. By repeating this operation 64 times, 128 light-emitting thyristors are scanned. In practice,
Since the plurality of light emitting element array chips 101 are provided in a plurality of rows, scanning is performed by the same operation in other light emitting element array chips.

【0023】図6は駆動IC104を詳細に示したブロ
ック図、図7は駆動IC104の各部の信号を示したタ
イムチャートである。図6において、120は1ライン
ごとに印字データを取り込むためのシフトレジスタであ
る。本実施形態では、前述のように印字データは8ビッ
トであり、また1つの駆動IC104で各々128個の
発光素子を有する5個の発光素子アレーチップ101を
駆動するので、1つの発光素子アレーチップ101につ
き16個のシフトレジスタ120が設けられ、1つの駆
動IC104全体では、80個のシフトレジスタ120
が設けられている。印字データは図7(a)のシフトク
ロックSCKに同期してシフトレジスタ120に取り込
まれる。
FIG. 6 is a block diagram showing the driving IC 104 in detail, and FIG. 7 is a time chart showing signals of various parts of the driving IC 104. In FIG. 6, reference numeral 120 denotes a shift register for taking in print data line by line. In the present embodiment, as described above, the print data is 8 bits, and one driving IC 104 drives five light emitting element array chips 101 each having 128 light emitting elements. Sixteen shift registers 120 are provided for each 101, and one drive IC 104 as a whole has 80 shift registers 120.
Is provided. The print data is taken into the shift register 120 in synchronization with the shift clock SCK shown in FIG.

【0024】121はシフトレジスタ120にセットさ
れたデータを保持するためのラッチである。ラッチ12
1は各シフトレジスタ120に対応して設けられ、(ラ
ッチ容量は128×5ビット)、図7(b)のラッチク
ロックLOADXのローレベルのタイミングで各々のシ
フトレジスタ120のデータが各ラッチ121にラッチ
される。そのため、データシフト動作と印字動作を平行
して行うことが可能である。このようにして1ライン分
の印字データが保持される。
Reference numeral 121 denotes a latch for holding the data set in the shift register 120. Latch 12
1 is provided corresponding to each shift register 120 (latch capacity is 128 × 5 bits), and the data of each shift register 120 is transferred to each latch 121 at the low level timing of the latch clock LOADX in FIG. Latched. Therefore, the data shift operation and the printing operation can be performed in parallel. In this way, one line of print data is held.

【0025】122は読み出しクロックRCKをカウン
トするカウンタ、123はカウンタ122の出力に応じ
てラッチ123のデータの読み出しを切り換えるセレク
タである。セレクタ123は5個の発光素子アレーチッ
プ101に対応して5個設けられている。具体的に説明
すると、まずカウンタ122は図7(c)の読み出しス
タート信号RSで初期値にセットされ、図7(c)の読
み出しクロックRCKをカウントする。各セレクタ12
3においては、カウンタ122の出力に応じて128ビ
ットのラッチデータを順に出力していく。図7(e)は
セレクタ123の出力を示している。そして、カウンタ
122が128までカウントすると、セレクタ123は
128ビットのデータの出力が終了し、カウンタ122
は再び初期値にセットされ、以下同様の動作を繰り返し
行う。このようにして1ラインごとに記録を行う。
Reference numeral 122 denotes a counter for counting the read clock RCK, and reference numeral 123 denotes a selector for switching reading of data from the latch 123 in accordance with the output of the counter 122. Five selectors 123 are provided corresponding to the five light emitting element array chips 101. More specifically, first, the counter 122 is set to an initial value by the read start signal RS in FIG. 7C, and counts the read clock RCK in FIG. 7C. Each selector 12
In step 3, 128-bit latch data is sequentially output according to the output of the counter 122. FIG. 7E shows the output of the selector 123. When the counter 122 counts up to 128, the selector 123 finishes outputting the 128-bit data.
Is set to the initial value again, and the same operation is repeated thereafter. In this way, recording is performed for each line.

【0026】各セレクタ123の出力信号は、ナンドゲ
ート124で発光素子の発光のタイミングを決めるΦI
信号とナンドがとられ、更にバッファ125を介して出
力される。この出力信号が図4及び図5で説明したφI
信号であり、発光素子を点灯させるか、消灯させるかの
記録信号である。この信号は、各セレクタ123から5
個の発光素子アレーチップ101に対して、φI−1,
φI−2…φI−5として出力される。図3で説明した
ΦS信号は、バッファ126を介して出力される。この
信号φSは前述のように発光素子アレーチップ101の
スタート信号として用いられる。
The output signal of each selector 123 is ΦI which determines the light emission timing of the light emitting element at the NAND gate 124.
The signal and the NAND are taken and output via the buffer 125. This output signal corresponds to φI described with reference to FIGS.
This is a recording signal for turning on or off the light emitting element. This signal is output from each selector 123 to 5
For each of the light emitting element array chips 101, φI−1,
are output as φI-2... φI-5. The ΦS signal described with reference to FIG. 3 is output via the buffer 126. This signal φS is used as a start signal of the light emitting element array chip 101 as described above.

【0027】Φ1信号はバッファ127、抵抗128を
介して出力され、図4、図5で説明したφ1信号として
出力される。φ1信号は5個の発光素子アレーチップ1
01に対してφ1−1,φ1−2,…φ1−5として供
給される。φ2信号もバッファ127、抵抗128を介
して出力され、これも5つの発光素子アレーチップ10
1にφ2−1,φ2−2,…φ2−5として供給され
る。なお、ICONT信号はφ1信号及びφ2信号の電
流値を調整するための制御信号である。このように駆動
IC104では、入力された各種信号をもとに発光素子
アレーチップ101を駆動するための信号を生成し、図
4、図5で説明したように発光素子アレーチップ101
内の個々の発光素子の動作を制御する。これにより、列
状に配列された発光素子は、記録信号に応じて発光また
は消灯し、感光ドラム上に記録を行う。
The Φ1 signal is output via the buffer 127 and the resistor 128, and is output as the Φ1 signal described with reference to FIGS. φ1 signal is 5 light emitting element array chips 1
01 are supplied as φ1-1, φ1-2,... Φ1-5. The φ2 signal is also output via the buffer 127 and the resistor 128, which is also used for the five light emitting element array chips 10.
1 are supplied as φ2-1, φ2-2,... Φ2-5. The ICONT signal is a control signal for adjusting the current values of the φ1 signal and the φ2 signal. As described above, the driving IC 104 generates a signal for driving the light emitting element array chip 101 based on the input various signals, and generates the signal for driving the light emitting element array chip 101 as described with reference to FIGS.
Controls the operation of the individual light emitting elements within. As a result, the light emitting elements arranged in a row emit or emit light in response to the recording signal, and perform recording on the photosensitive drum.

【0028】なお、以上の実施形態では、自己走査機能
を有する発光素子アレーチップを用いた記録ヘッドを例
として説明したが、本発明はこれに限ることなく、発光
素子と同じプロセスで走査のためのシフトレジスタを同
じチップに作成したもの、シリコン上にシフトレジスタ
を作成し、その上にGaAs系の発光素子を作成したも
の、あるいはその逆のもの、m個の素子をn次元にマト
リックス状に配置し、その駆動配線数を(n×m)1/n
に減少させたものなどにも適用することが可能である。
また、本発明は、液晶などの光透過、反射を制御する素
子を用いたものにも有効である。
In the above embodiment, the recording head using the light emitting element array chip having the self-scanning function has been described as an example. However, the present invention is not limited to this, and the scanning is performed in the same process as the light emitting element. , A shift register on silicon, and a GaAs-based light-emitting element on it, or vice versa, and m elements in n-dimensional matrix. And the number of drive wirings is (n × m) 1 / n
It is also possible to apply to a case where the number is reduced.
Further, the present invention is also effective for a device using an element such as a liquid crystal which controls light transmission and reflection.

【0029】更に、以上の実施形態では、フレキシブル
ケーブルを用いて2つの基板を接続したが、基板102
と基板106を接続する場合、配線数が少ないので、フ
レキシブルケーブル以外にも、いわゆるフラットケーブ
ル束線などを用いてもよい。また、配線の接続方法とし
ては、接続密度が低いので、半田熱圧着に限ることな
く、通常のコネクタを用いることも可能である。
Further, in the above embodiment, the two substrates are connected using the flexible cable.
When the substrate 106 is connected to the board 106, a so-called flat cable bundle may be used instead of the flexible cable because the number of wires is small. In addition, since the connection density is low as the connection method of the wiring, a normal connector can be used without being limited to the thermocompression bonding with solder.

【0030】また、実施形態では、放熱板108を図2
のような形状としたが、これを例えば断面L字状に形成
し、基板102はその底面に、基板106は側面に取り
付けるようにしてもよい。こうすることにより、基板1
06の突出がなくなるので、更に記録ヘッドの小型化を
図ることができる。更に、実施形態では、2つの基板1
02と106をフレキシブルケーブル103で接続した
が、駆動IC104を搭載した基板106は平面性が要
求されないので、フレキシブル基板を用いてこれに駆動
IC104を搭載してもよい。従って、この場合は、駆
動IC104側の接続がなくなるので、その分作業の手
間が省け、作製に要するコストを低減することができ
る。
In the embodiment, the heat radiating plate 108 is
However, the substrate 102 may be formed in, for example, an L-shaped cross section, and the substrate 102 may be attached to the bottom surface and the substrate 106 may be attached to the side surface. By doing so, the substrate 1
Since the protrusion of No. 06 is eliminated, the size of the recording head can be further reduced. Further, in the embodiment, the two substrates 1
02 and 106 are connected by the flexible cable 103. However, since the substrate 106 on which the drive IC 104 is mounted does not need to be flat, the drive IC 104 may be mounted on a flexible substrate. Accordingly, in this case, since the connection on the driving IC 104 side is eliminated, the labor for the operation can be saved by that much, and the cost required for manufacturing can be reduced.

【0031】[0031]

【発明の効果】以上説明したように本発明は、次の効果
がある。 (1)発光素子アレーを有する第1基板、駆動部を有す
る第2基板、第1、第2基板を放熱する放熱部材を含
み、放熱部材は、第1基板が配置される面部と、第1基
板の配置される光照射側の面に対して他方に設けられ、
第2基板が配置される側面部とを有し、第1基板と第2
基板を可撓性の配線で接続し、発光素子アレーが下方に
なるように配置しているので、放熱部材の大型化を招く
ことなく、駆動部で発生する熱の発光素子アレーへの伝
達を非常に小さくでき、駆動部が昇温しても露光精度の
低下を防止することができる。 (2)発光素子アレーの基板を熱的に隔離できるので、
熱膨張係数の小さい高価な基板の使用を最小限にでき、
その分安価に作製することができる。 (3)発光素子アレーと駆動部の基板を2つに分けたの
で、各基板を放熱板の2面に取り付けられるようにな
り、記録ヘッドの占有面積を小さくすることができる。
従って、より小径の感光ドラムの使用が可能になり、装
置の小型化を図ることができる。 (4)発光素子アレーの基板の面積が小さくなるので、
この基板に特に要求される高精度の平面性を確保するの
に要する手数、例えばこれを取り付ける放熱板を研磨す
るなどの加工費を低減でき、その分低コスト化を図るこ
とができる。 (5)発光素子アレーと駆動素子の基板を2つに分けた
ので、1つの基板に発光素子と駆動部を実装した場合に
比べ、基板が完成したときの歩留まりが向上し、低コス
ト化を図ることができる。
As described above, the present invention has the following effects. (1) A first substrate having a light emitting element array, a second substrate having a driving unit, and a heat radiating member for radiating heat from the first and second substrates are included. It is provided on the other side with respect to the light irradiation side surface where the substrate is arranged,
A side portion on which the second substrate is disposed, wherein the first substrate and the second
The substrates are connected by flexible wiring, and the light emitting element array
The heat generated by the drive unit is transmitted to the light emitting element array without increasing the size of the heat dissipating member.
Can be made very small, and the exposure
The drop can be prevented . (2) Since the substrate of the light emitting element array can be thermally isolated,
The use of expensive substrates with small coefficients of thermal expansion can be minimized,
It can be manufactured inexpensively. (3) Since the light emitting element array and the substrate of the drive section are divided into two, each substrate can be attached to two surfaces of the heat radiating plate, and the occupied area of the recording head can be reduced.
Accordingly, it is possible to use a photosensitive drum having a smaller diameter, and the size of the apparatus can be reduced. (4) Since the area of the substrate of the light emitting element array is reduced,
It is possible to reduce the number of steps required to secure the high-precision flatness particularly required for the substrate, for example, the processing cost of polishing a heat sink to which the substrate is attached, and thereby reduce the cost. (5) Since the substrate for the light emitting element array and the driving element is divided into two, the yield when the substrate is completed is improved and the cost is reduced as compared with the case where the light emitting element and the driving section are mounted on one substrate. Can be planned.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の記録ヘッドの主要部の構成例を示した
平面図である。
FIG. 1 is a plan view showing a configuration example of a main part of a recording head of the present invention.

【図2】本発明の記録ヘッドの外観を示した正面図であ
る。
FIG. 2 is a front view showing the appearance of the recording head of the present invention.

【図3】本発明の記録ヘッドの電気的な回路構成の一例
を示したブロック図である。
FIG. 3 is a block diagram showing an example of an electrical circuit configuration of the printhead of the present invention.

【図4】本発明の記録ヘッドに用いる発光素子アレーチ
ップの一例を示した回路図である。
FIG. 4 is a circuit diagram showing an example of a light emitting element array chip used for the recording head of the present invention.

【図5】図4の発光素子アレーチップの動作を説明する
ためのタイムチャートである。
FIG. 5 is a time chart for explaining the operation of the light emitting element array chip of FIG. 4;

【図6】本発明の記録ヘッドに用いる駆動ICの一例を
示したブロック図である。
FIG. 6 is a block diagram illustrating an example of a driving IC used for the recording head of the present invention.

【図7】図6の駆動ICの動作を説明するためのタイム
チャートである。
FIG. 7 is a time chart for explaining an operation of the driving IC of FIG. 6;

【図8】従来例の記録ヘッドの外観を示した側面図であ
る。
FIG. 8 is a side view showing the appearance of a conventional recording head.

【図9】図8の記録ヘッドの平面図である。FIG. 9 is a plan view of the recording head of FIG.

【符号の説明】[Explanation of symbols]

101 発光素子アレーチップ 102 基板 103 フレキシブルケーブル 104 駆動IC 106 基板 107 保持部材 108 放熱板 109 レンズファイバーケーブル 110 コネクタ 120 シフトレジスタ 121 ラッチ 122 カウンタ 123 セレクタ 124 ナンドゲート 125〜126 バッファ R 電流制限抵抗 D1 〜D5 ダイオード SR1′〜SR5′ 転送用サイリスタ SR1〜SR5 発光用サイリスタReference Signs List 101 light emitting element array chip 102 substrate 103 flexible cable 104 drive IC 106 substrate 107 holding member 108 heat sink 109 lens fiber cable 110 connector 120 shift register 121 latch 122 counter 123 selector 124 NAND gate 125 to 126 buffer R current limiting resistance D 1 to D 5 Diode SR1 'to SR5' Transfer thyristor SR1 to SR5 Light emitting thyristor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡部 高廣 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 永田 直久 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 谷岡 宏 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 小巻 由夫 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 田名網 英之 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 熊谷 茂美 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 畠 茂雄 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 昭59−184681(JP,A) 特開 昭63−265662(JP,A) 特開 昭63−260465(JP,A) 特開 平5−84971(JP,A) 実開 平3−15150(JP,U) 実開 平1−70549(JP,U) (58)調査した分野(Int.Cl.7,DB名) B41J 2/44 B41J 2/45 B41J 2/455 H01L 33/00 ──────────────────────────────────────────────────続 き Continued on front page (72) Inventor Takahiro Watanabe 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Naohisa Nagata 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inside (72) Inventor Hiroshi Tanioka 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Yuo Komaki 3-30-2, Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Hideyuki Tanaami 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Shigemi Kumagai 3-30-2, Shimomaruko 3-chome, Ota-ku, Tokyo Canon Inc. (72) Invention Person Shigeo Hatake 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (56) References JP-A-59-184681 (JP, A) JP-A-63-265662 JP, A) JP-A-63-260465 (JP, A) JP-A-5-84971 (JP, A) JP-A-3-15150 (JP, U) JP-A-1-70549 (JP, U) (58) ) Surveyed field (Int.Cl. 7 , DB name) B41J 2/44 B41J 2/45 B41J 2/455 H01L 33/00

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 列状に配列された発光素子アレーと、前
記発光素子を駆動する駆動部と、を有し、前記発光素子
を信号に応じて駆動制御することにより記録を行う記録
ヘッドにおいて、 前記発光素子アレーを有する第1基板と前記駆動部を有
する第2基板と、それら基板が設けられ基板を放熱させ
る放熱部材と、を有し、 前記放熱部材は、前記第1基板が配置される面部と、前
記第1基板の配置される光照射側の面に対して他方に設
けられ前記第2基板が配置される側面部と、を有し、前
記第1基板と前記第2基板は可撓性の配線で接続され
発光素子アレーが下方になるように配置したことを特徴
とする記録ヘッド。
1. A recording head that has a light emitting element array arranged in a row and a driving unit that drives the light emitting element, and performs recording by controlling driving of the light emitting element according to a signal. A first substrate having the light emitting element array, a second substrate having the driving unit, and a heat dissipating member provided with the substrates and dissipating the heat of the substrate, wherein the heat dissipating member is provided with the first substrate A surface portion, and a side surface portion provided on the other side of the light irradiation side on which the first substrate is disposed and on which the second substrate is disposed, wherein the first substrate and the second substrate are movable. Connected by flexible wiring ,
A recording head, wherein the light-emitting element array is arranged downward .
【請求項2】 前記第2基板上で最も発熱する電流制限
抵抗素子が駆動素子よりも前記第1基板から離れている
ことを特徴とする請求項1に記載の記録ヘッド。
2. The current limit that generates the most heat on the second substrate.
2. The recording head according to claim 1, wherein a resistance element is further away from the first substrate than a driving element .
【請求項3】 前記発光素子アレーは、順次記録素子の
記録動作を選択するように内部に自己走査回路を備えて
いることを特徴とする請求項1に記載の記録ヘッド。
3. The recording head according to claim 1, wherein said light emitting element array includes a self-scanning circuit therein so as to sequentially select a recording operation of a recording element.
【請求項4】 前記駆動部は駆動素子を有し、前記駆動
素子は記録すべきデータを保持する手段と、該保持手段
のデータを前記複数の発光素子に順次シリアルに出力す
る手段とから成ることを特徴とする請求項1に記載の記
録ヘッド。
4. The driving section has a driving element, the driving element comprising: means for holding data to be recorded; and means for sequentially outputting the data of the holding means to the plurality of light emitting elements in a serial manner. The recording head according to claim 1, wherein:
JP30757495A 1995-11-27 1995-11-27 Recording head Expired - Lifetime JP3359207B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30757495A JP3359207B2 (en) 1995-11-27 1995-11-27 Recording head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30757495A JP3359207B2 (en) 1995-11-27 1995-11-27 Recording head

Publications (2)

Publication Number Publication Date
JPH09141929A JPH09141929A (en) 1997-06-03
JP3359207B2 true JP3359207B2 (en) 2002-12-24

Family

ID=17970723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30757495A Expired - Lifetime JP3359207B2 (en) 1995-11-27 1995-11-27 Recording head

Country Status (1)

Country Link
JP (1) JP3359207B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002144541A (en) * 2000-11-13 2002-05-21 Konica Corp Head structure for ink jet printer
JP4710936B2 (en) * 2008-08-29 2011-06-29 富士ゼロックス株式会社 Exposure equipment

Also Published As

Publication number Publication date
JPH09141929A (en) 1997-06-03

Similar Documents

Publication Publication Date Title
US6172701B1 (en) Light emitting element array chip, light emitting element array drive IC and print head
JP2845719B2 (en) Driver IC
JP3359207B2 (en) Recording head
US6611280B1 (en) Flexible cable, flexible cable mount method, semiconductor device with flexible cable, led array head with flexible cable, image forming apparatus with such led array head
US4361844A (en) Recording head
JPS62275759A (en) Led array drive circuit
EP1134084A1 (en) Driver ic and optical print head
JP2655642B2 (en) Optical printer head
KR940009023B1 (en) Light emissiow diode printer head
US5034757A (en) LED printing array current control
US5729275A (en) Thermal printhead, drive IC for the same and method for controlling the thermal printhead
JPH09254439A (en) Recording head
JPH02212167A (en) Led printing head
JPH08216448A (en) Self-scanning type integratged luminous element array and luminous device using the array
JPH09220826A (en) Recording head
JP4128286B2 (en) LED print head manufacturing method and electrophotographic printer
JPH0999583A (en) Self-scanning type light-emitting device and photosensor using the device
US6461883B1 (en) Method for manufacturing led array head and led array head prepared by using the same
JPH05532A (en) Optical printing head
JPH11123844A (en) Recording head
EP0630148A1 (en) Recording module
JP3595208B2 (en) LED print head
JPH1044497A (en) Recording head
JPH09141930A (en) Recording head
JP3862457B2 (en) Image forming apparatus and method, and array head

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071011

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091011

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091011

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101011

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101011

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111011

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111011

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121011

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131011

Year of fee payment: 11

EXPY Cancellation because of completion of term