JP3349575B2 - Displacement speed detection method and device - Google Patents

Displacement speed detection method and device

Info

Publication number
JP3349575B2
JP3349575B2 JP34226493A JP34226493A JP3349575B2 JP 3349575 B2 JP3349575 B2 JP 3349575B2 JP 34226493 A JP34226493 A JP 34226493A JP 34226493 A JP34226493 A JP 34226493A JP 3349575 B2 JP3349575 B2 JP 3349575B2
Authority
JP
Japan
Prior art keywords
signal
analog
cosine
sine
sampling period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34226493A
Other languages
Japanese (ja)
Other versions
JPH07167877A (en
Inventor
敦 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Motor Co Ltd
Original Assignee
Yamaha Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Motor Co Ltd filed Critical Yamaha Motor Co Ltd
Priority to JP34226493A priority Critical patent/JP3349575B2/en
Publication of JPH07167877A publication Critical patent/JPH07167877A/en
Application granted granted Critical
Publication of JP3349575B2 publication Critical patent/JP3349575B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、回転体や直線移動体な
どの検出対象の変位速度を高精度に検出する方法と装置
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for detecting a displacement speed of a detection object such as a rotating body or a linear moving body with high accuracy.

【0002】[0002]

【従来技術】OA機器、工業用ロボット、工作機械、産
業用機械、車両等の可動機械においては、種々の制御を
行うために、これらの可動部分の変位速度を検出するこ
とが必要である。
2. Description of the Related Art In mobile machines such as OA equipment, industrial robots, machine tools, industrial machines, and vehicles, it is necessary to detect the displacement speed of these movable parts in order to perform various controls.

【0003】可動部分などの検出対象は回転あるいは直
線運動を行うが、これらの変位速度を検出するために従
来よりロータリーエンコーダあるいはリニヤエンコーダ
が広く用いられている。これらエンコーダは、所定変位
ごとに出力されるパルス信号の周波数を求め、F/Vコ
ンバータを介して変位速度を求めるものである。
An object to be detected, such as a movable portion, makes a rotation or a linear motion. A rotary encoder or a linear encoder has been widely used in order to detect the displacement speed. These encoders determine the frequency of a pulse signal output for each predetermined displacement, and determine the displacement speed via an F / V converter.

【0004】またタコジェネレータ(指速発電機、以下
タコジェネと略す)を用いることも知られている。この
タコジェネは回転速度に応じた直流電圧を出力するもの
である。さらにレゾルバの出力から変位速度を求めるの
ものも公知である。
[0004] It is also known to use a tachogenerator (finger speed generator, hereinafter abbreviated as tachogenerator). This tacho generator outputs a DC voltage corresponding to the rotation speed. Further, a method of obtaining a displacement speed from the output of a resolver is also known.

【0005】このレゾルバを用いる方法は、レゾルバが
出力する正弦および余弦信号をRD(レゾルバ・デジタ
ル)コンバータに入力して、回転角度を演算するもので
ある。すなわちこのRDコンバータはPLL(フェイズ
・ロックド・ループ)装置からなり、正弦信号と余弦信
号との組合せから正確な位相を高い分解能をもって求め
るものである。
In this method using a resolver, the sine and cosine signals output from the resolver are input to an RD (resolver digital) converter to calculate the rotation angle. That is, the RD converter is formed of a PLL (Phase Locked Loop) device, and obtains an accurate phase with high resolution from a combination of a sine signal and a cosine signal.

【0006】[0006]

【従来技術の問題点】前記エンコーダを用いるもので
は、出力パルスは検出対象の所定量の変位ごとに出力さ
れるから、高精度な変位速度を求めようとすると高い分
解能をもったエンコーダが必要になる。通常は位置検出
のための分解能に対して5〜10倍の分解能がこの速度
検出のために必要になる。このようなエンコーダは非常
に高価になる。またF/Vコンバータは廉価なものは応
答が遅く、応答速度が高いものは非常に高価になる。
2. Description of the Related Art In the case of using the encoder, an output pulse is output for each predetermined amount of displacement of a detection target, so that an encoder having a high resolution is required to obtain a high-precision displacement speed. Become. Usually, 5 to 10 times the resolution required for position detection is required for this speed detection. Such an encoder would be very expensive. In addition, an inexpensive F / V converter has a slow response, and an F / V converter having a high response speed is very expensive.

【0007】タコジェネを用いる方法は、タコジェネ自
身のブラシ寿命により定期的なメンテナンスが必要にな
り、大型で高価にもなる。また回転速度の検出には適す
るが直線運動の検出のためにはこの直線運動を回転運動
に変換する機構も必要になり、大型化する。
[0007] The method using a taco generator requires regular maintenance due to the life of the brush of the taco generator itself, and is large and expensive. Although suitable for detecting a rotational speed, a mechanism for converting the linear motion into a rotary motion is also required for detecting the linear motion, and the size is increased.

【0008】レゾルバとRDコンバータを用いる方法で
は、レゾルバが大型かつ高価になるばかりでなく、RD
コンバータも複雑で高価にもなるという問題がある。
In the method using a resolver and an RD converter, not only is the resolver large and expensive, but also the RD
There is a problem that the converter is also complicated and expensive.

【0009】[0009]

【発明の目的】本発明はこのような事情に鑑みなされた
ものであり、構成が簡単で小型化が可能であり、高い分
解能のエンコーダを用いる必要がなく、応答速度が高い
変位速度検出方法を提供することを第1の目的とする。
また本発明はこの方法の実施に直接用いる変位速度検出
装置を提供することを第2の目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has a simple and compact structure, does not require the use of a high-resolution encoder, and provides a method for detecting a displacement speed having a high response speed. The primary purpose is to provide.
It is a second object of the present invention to provide a displacement velocity detecting device directly used for carrying out this method.

【0011】[0011]

【発明の構成】本発明によれば第1の目的は、検出対象
の変位に対応するアナログ正弦信号およびアナログ余弦
信号を出力するエンコーダの出力信号から、前記検出対
象の変位速度を検出する方法において、 a. 或るサンプリング周期に検出された前記アナログ
正弦信号およびアナログ余弦信号の現在値をA/D変換
し; b. これらデジタル化した現在値を1サンプリング周
期遅らせ; c.これら1サンプリング周期遅れた正弦信号および余
弦信号を、それぞれデジタル化した現在の余弦信号およ
び正弦信号に乗算し; d. これら両乗算値の差を変位速度として出力し; e. 以上のa〜dの行程を所定のサンプリング周期ご
とに繰り返えすようにデジタルコンピュータを制御す
る; ことを特徴とする変位速度検出方法、により達成され
る。また第2の発明は、検出対象の変位に対応するアナ
ログ正弦信号およびアナログ余弦信号を出力するエンコ
ーダの出力信号から前記検出対象の変位速度を検出装置
において、 a.前記アナログ正弦信号およびアナログ余弦信号をデ
ジタル信号にする第1および第2のA/D変換器と; b.デジタル化した正弦信号および余弦信号を1サンプ
リング周期分遅らせる第1および第2の遅れ要素と; c.前記A/D変換器から出力される正弦信号および余
弦信号の現在値を、前記第2および第1の遅れ要素から
出力される1サンプリング周期前の余弦信号および正弦
信号にそれぞれ乗算する第1および第2の乗算器と; d.これら両乗算器の出力の差を求めこの差を前記変位
速度として出力する減算器と: を備えることを特徴とする変位速度検出装置、により達
成される。
According to the present invention, a first object is to provide a method for detecting a displacement speed of an object to be detected from an output signal of an encoder which outputs an analog sine signal and an analog cosine signal corresponding to the displacement of the object to be detected. , A. A / D converting the current values of the analog sine signal and analog cosine signal detected in a certain sampling period; b. Delay these digitized present values by one sampling period; c. Multiply the digitized current cosine signal and sine signal respectively by one sampling period delayed; d. Outputting the difference between these two multiplied values as a displacement speed; e. A digital computer is controlled so that the above-described steps a to d are repeated every predetermined sampling period. According to a second aspect of the present invention, there is provided a detection device for detecting a displacement speed of the detection target from an output signal of an encoder that outputs an analog sine signal and an analog cosine signal corresponding to the displacement of the detection target, comprising: a. First and second A / D converters for converting the analog sine signal and analog cosine signal into digital signals; b. First and second delay elements for delaying the digitized sine and cosine signals by one sampling period; c. First and second multiplying the current values of the sine signal and cosine signal output from the A / D converter by the cosine signal and sine signal one sampling period earlier output from the second and first delay elements, respectively A second multiplier; d. And a subtractor for obtaining the difference between the outputs of the two multipliers and outputting the difference as the displacement speed.

【0012】[0012]

【実施例】図1は本発明の一実施例の回路図、図2は動
作流れ図である。図1において、φA、φB は検出対象の
角度あるいは変位を示すアナログ正弦信号(sinθ)
およびアナログ余弦信号(cosθ)であり、これらは
磁気抵抗(MR)式センサや光学式センサなどから出力
される。
FIG. 1 is a circuit diagram of an embodiment of the present invention, and FIG. 2 is an operation flowchart. In Figure 1, φ A, φ B is the analog sine signal indicating an angular or displacement of the detection object (sin [theta)
And an analog cosine signal (cos θ), which are output from a magnetoresistive (MR) sensor, an optical sensor, or the like.

【0013】例えばMR式センサは移動する検出対象に
一定間隔で埋め込まれた永久磁石に対向して互いに90
°の位相差をもって2個配置される。また光学式センサ
は、移動体に一定間隔ごとに書き込まれたバーコードに
対向して互いに90°の位相差をもって2個配置され
る。
[0013] For example, the MR type sensors are opposed to each other by a permanent magnet embedded at regular intervals in a moving detection object.
Two are arranged with a phase difference of °. Further, two optical sensors are arranged with a phase difference of 90 ° from each other so as to face bar codes written on the moving body at regular intervals.

【0014】図1で符号10、12は第1および第2の
A/D変換器、14、16はそれぞれメモリからなる第
1および第2の遅れ要素、18、20は第1および第2
の乗算器22は減算器であり、これらはCPU(デジタ
ルコンピュータ)で構成される。図示しないクロックか
らサンプリングパルスが送出されると、CPUは図2に
示す割り込み処理に入る(図2のステップ100)。A
/D変換器10、12はそれぞれ入力信号φA 、φB
所定のサンプリング周期ごとに読込み(図2のステップ
102)、読込んだ入力信号φA 、φB をA/D変換し
てそれぞれをAn 、Bn として第1、第2の遅れ要素1
4、16にメモリするものである(図2のステップ10
4)。
In FIG. 1, reference numerals 10 and 12 denote first and second A / D converters, 14 and 16 denote first and second delay elements each comprising a memory, and 18 and 20 denote first and second delay elements.
Are subtractors, and these are constituted by a CPU (digital computer). When a sampling pulse is transmitted from a clock (not shown), the CPU enters an interrupt process shown in FIG. 2 (step 100 in FIG. 2). A
The / D converters 10 and 12 read the input signals φ A and φ B at predetermined sampling periods (step 102 in FIG. 2), and A / D convert the read input signals φ A and φ B respectively. Be the first and second delay elements 1 as A n and B n
4 and 16 (step 10 in FIG. 2).
4).

【0015】CPUはこのデータAn 、Bn に異常があ
るか否かを判定する(ステップ106)。例えばデータ
n 、Bn の値が異常に大きくなったり、急変した場合
には異常有りとして異常処理タスクに入る(ステップ1
08)。
The CPU determines whether the data A n and B n are abnormal (step 106). For example, when the values of the data A n and B n become abnormally large or change suddenly, it is determined that there is an abnormality and the abnormality processing task is entered (step 1).
08).

【0016】データAn 、Bn に異常が無ければ、1サ
ンプリング周期前の出力An-1 、Bn-1 と、現在値A
n 、Bn とを用いて角速度ωの演算を行う(ステップ1
10)。
If there is no abnormality in the data A n and B n , the outputs A n−1 and B n−1 one sampling cycle before and the current value A
n, performs calculation of angular velocity ω by using the B n (Step 1
10).

【0017】なおここでは、入力された信号sinθ、
cosθの位相θの現在値をθn とし、この時より1サ
ンプリング周期前の位相をθn-1 と表すものとする。こ
の場合遅れ要素14、16にはそれぞれAn-1 =sin
θn-1 、Bn-1 =cosθn- 1 がメモリされることにな
る。
Here, the input signal sin θ,
Assume that the current value of the phase θ of cos θ is θ n, and the phase one sampling cycle before this time is θ n-1 . In this case, the delay elements 14 and 16 respectively have A n-1 = sin
θ n−1 , B n−1 = cos θ n− 1 will be stored.

【0018】第1の乗算器18は第1のA/D変換器1
0が出力する正弦信号の現在値An=sinθn と、第
1の遅れ要素16メモリされた1サンプリング周期前の
余弦信号Bn-1 =cosθn-1 とを乗算し、sinθn
・cosθn-1 を減算器22に出力する。
The first multiplier 18 is the first A / D converter 1
0 is multiplied by the current value of the sine signal A n = sin θ n and the cosine signal B n-1 = cos θ n-1 one sampling cycle earlier stored in the first delay element 16 to obtain sin θ n
• Output cos θ n-1 to the subtractor 22.

【0019】第2の乗算器20は、第2のA/D変換器
12が出力する余弦信号の現在値Bn =cosθn と、
第2の遅れ要素16にメモリされた1サンプリング周期
前の正弦信号An-1 =sinθn-1 とを乗算し、cos
θn ・sinθn-1 を減算器22に出力する(図2のス
テップ104)。
The second multiplier 20 has a current value B n = cos θ n of the cosine signal output from the second A / D converter 12,
Multiply by the sine signal A n-1 = sin θ n-1 one sampling cycle before stored in the second delay element 16 to obtain cos
θ n · sin θ n−1 is output to the subtractor 22 (step 104 in FIG. 2).

【0020】減算器22ではこれらの差sinθn ・c
osθn-1 −cosθn ・sinθn-1 =sin(θn
−θn-1 )を出力する(図2のステップ106)。ここ
にθn −θn-1 は微少量であるからsin(θn −θ
n-1 )≒θn −θn-1 =△θnと見なすことができる。
すなわちこの減算器22の出力△θn は角速度ωn に等
しい(図2のステップ110)。
The subtractor 22 calculates the difference sin θ n · c
os θ n-1 -cos θ n · sin θ n-1 = sin (θ n
−θ n-1 ) is output (step 106 in FIG. 2). Here, since θ n −θ n−1 is very small, sin (θ n −θ
n-1 ) ?? n- ? n -1 = ?? n .
That is, the output △ theta n of the subtracter 22 is equal to the angular velocity omega n (step 110 in FIG. 2).

【0021】そしてその時の現在値An 、Bn は次のサ
ンプリング周期ではAn-1 、Bn-1として用いられるか
ら、第1、第2の遅れ要素14、16にそれぞれA
n-1 、Bn-1 としてメモリされる(ステップ112)。
Since the current values A n and B n at that time are used as A n-1 and B n-1 in the next sampling period, the first and second delay elements 14 and 16 have A n and B n respectively.
n-1 and B n-1 are stored (step 112).

【0022】このように本実施例によれば、角速度ωn
すなわち検出対象の変位速度を、サンプリング周期ごと
にデジタル演算により求めることができる。このため入
力信号(sinθn 、cosθn )を供給するエンコー
ダの分解能を上げることなく非常に高い応答性を得るこ
とができる。
As described above, according to the present embodiment, the angular velocity ω n
That is, the displacement speed of the detection target can be obtained by digital calculation for each sampling cycle. Therefore, extremely high responsiveness can be obtained without increasing the resolution of the encoder that supplies the input signals (sin θ n , cos θ n ).

【0023】ここにA/D変換器10、12を含む全て
の回路はワンチップマイコンなどで構成することがで
き、特に高速なデジタルプロセッサを用いる必要もな
い。このため他の制御に用いているマイコンを利用して
他の制御と並行処理させることも可能になり、ハ−ドウ
ェア構成が非常に簡単、小型になり、安価にもなる。
Here, all the circuits including the A / D converters 10 and 12 can be constituted by a one-chip microcomputer or the like, and it is not necessary to use a particularly high-speed digital processor. For this reason, it is also possible to use a microcomputer used for other control to perform parallel processing with other control, and the hardware configuration is very simple, small, and inexpensive.

【0024】なおこの実施例により得た変位速度ωn
△θn を積分する加算器を追加すれば、この加算器のリ
セット時点からの変移量(Σ△θn )も容易に求めるこ
とができる。この結果きわめて簡単かつ安価な構成で、
検出対象の変位と変位速度とを求めることが可能にな
る。さらにリニヤエンコーダにも容易に適用できる。
Note that the displacement speed ω n =
If △ add adder for integrating theta n, displacement amount from the reset time of the adder (Σ △ θ n) can also be easily obtained. This results in a very simple and inexpensive configuration,
The displacement and displacement speed of the detection target can be obtained. Furthermore, it can be easily applied to a linear encoder.

【0025】[0025]

【発明の効果】請求項1の発明は以上のように、アナロ
グ正弦信号およびアナログ余弦信号をA/D変換し、こ
れらの1サンプリング周期分遅れた正弦信号および余弦
信号をそれぞれデジタル余弦信号および正弦信号に乗算
し、これらの乗算値の差を変位速度として出力する行程
を、サンプリング周期ごとにデジタルコンピュータで繰
り返し演算するものである。
As described above, according to the first aspect of the present invention, the analog sine signal and the analog cosine signal are A / D-converted, and the sine signal and the cosine signal delayed by one sampling period are respectively converted into the digital cosine signal and the sine signal. The process of multiplying the signal and outputting the difference between these multiplied values as a displacement speed is repeatedly performed by a digital computer for each sampling cycle.

【0026】このためエンコーダの分解能を高くするこ
となく、高い応答性と高い精度をもって速度検出が行な
えることになる。また回路はマイコンなど小型のデジタ
ルプロセッサを用いて構成でき、ハードウェアは簡単か
つ小型にでき、安価でもある。
Therefore, the speed can be detected with high responsiveness and high accuracy without increasing the resolution of the encoder. Further, the circuit can be configured using a small digital processor such as a microcomputer, and the hardware can be simple and small, and it is inexpensive.

【0027】請求項2の発明によればこの請求項1の発
明の実施に直接用いる装置が得られる。
According to the second aspect of the present invention, there is provided an apparatus directly used for implementing the first aspect of the present invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の回路図FIG. 1 is a circuit diagram of an embodiment of the present invention.

【図2】動作の流れを示す図FIG. 2 is a diagram showing a flow of operation.

【符号の説明】[Explanation of symbols]

10 第1のA/D変換器 12 第1のA/D変換器 14 第1の遅れ要素 16 第2の遅れ要素 18 第1の乗算器 20 第2の乗算器 22 減算器 DESCRIPTION OF SYMBOLS 10 1st A / D converter 12 1st A / D converter 14 1st delay element 16 2nd delay element 18 1st multiplier 20 2nd multiplier 22 Subtractor

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01P 3/489 G01D 5/245 102 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) G01P 3/489 G01D 5/245 102

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 検出対象の変位に対応するアナログ正弦
信号およびアナログ余弦信号を出力するエンコーダの出
力信号から、前記検出対象の変位速度を検出する方法に
おいて、 a. 或るサンプリング周期に検出された前記アナログ
正弦信号およびアナログ余弦信号の現在値をA/D変換
し; b. これらデジタル化した現在値を1サンプリング周
期遅らせ; c.これら1サンプリング周期遅れた正弦信号および余
弦信号を、それぞれデジタル化した現在の余弦信号およ
び正弦信号に乗算し; d. これら両乗算値の差を変位速度として出力し; e. 以上のa〜dの行程を所定のサンプリング周期ご
とに繰り返えすようにデジタルコンピュータを制御す
る; ことを特徴とする変位速度検出方法。
1. A method for detecting a displacement speed of a detection target from an output signal of an encoder that outputs an analog sine signal and an analog cosine signal corresponding to the displacement of the detection target, comprising: a. A / D converting the current values of the analog sine signal and analog cosine signal detected in a certain sampling period; b. Delay these digitized present values by one sampling period; c. Multiply the digitized current cosine signal and sine signal respectively by one sampling period delayed; d. Outputting the difference between these two multiplied values as a displacement speed; e. Controlling a digital computer so that the above steps a to d are repeated every predetermined sampling period;
【請求項2】 検出対象の変位に対応するアナログ正弦
信号およびアナログ余弦信号を出力するエンコーダの出
力信号から、前記検出対象の変位速度を検出装置におい
て、 a.前記アナログ正弦信号およびアナログ余弦信号をデ
ジタル化する第1および第2のA/D変換器と; b.デジタル化した正弦信号および余弦信号を1サンプ
リング周期分遅らせる第1および第2の遅れ要素と; c.前記A/D変換器から出力される正弦信号および余
弦信号の現在値を、前記第2および第1の遅れ要素から
出力される1サンプリング周期前の余弦信号および正弦
信号にそれぞれ乗算する第1および第2の乗算器と; d.これら両乗算器の出力の差を求めこの差を前記変位
速度として出力する減算器と: を備えることを特徴とする変位速度検出装置。
2. A detection device for detecting a displacement speed of the detection target from an output signal of an encoder that outputs an analog sine signal and an analog cosine signal corresponding to the displacement of the detection target, comprising: a. First and second A / D converters for digitizing the analog sine signal and analog cosine signal; b. First and second delay elements for delaying the digitized sine and cosine signals by one sampling period; c. First and second multiplications of the current values of the sine and cosine signals output from the A / D converter with the cosine and sine signals one sampling period earlier output from the second and first delay elements, respectively. A second multiplier; d. And a subtractor for obtaining the difference between the outputs of the two multipliers and outputting the difference as the displacement speed.
JP34226493A 1993-12-15 1993-12-15 Displacement speed detection method and device Expired - Fee Related JP3349575B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34226493A JP3349575B2 (en) 1993-12-15 1993-12-15 Displacement speed detection method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34226493A JP3349575B2 (en) 1993-12-15 1993-12-15 Displacement speed detection method and device

Publications (2)

Publication Number Publication Date
JPH07167877A JPH07167877A (en) 1995-07-04
JP3349575B2 true JP3349575B2 (en) 2002-11-25

Family

ID=18352373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34226493A Expired - Fee Related JP3349575B2 (en) 1993-12-15 1993-12-15 Displacement speed detection method and device

Country Status (1)

Country Link
JP (1) JP3349575B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5097012B2 (en) * 2008-05-28 2012-12-12 オリンパス株式会社 Encoder signal processing circuit
CN114814268A (en) * 2022-04-13 2022-07-29 南京磁之汇电机有限公司 Motor rotating speed obtaining method, device and system and computer readable storage medium

Also Published As

Publication number Publication date
JPH07167877A (en) 1995-07-04

Similar Documents

Publication Publication Date Title
JP3349575B2 (en) Displacement speed detection method and device
JP3365063B2 (en) Rotation angle detection method
KR20180114743A (en) Absolute encoder, method for generating look-up table of sinusoidal wave, and method for detecting absolute angle using the same
JPH04524B2 (en)
JPH0662322U (en) Absolute encoder device
JPS62187210A (en) Pulse distribution type position detecting device
JPS61110005A (en) Method and apparatus for detecting position
JP3439814B2 (en) Digital PLL device
JP2810695B2 (en) Zero detection method for incremental magnetic encoder
JP3609541B2 (en) Rotation angle detection sensor
JPH0221215A (en) Signal processing circuit for encoder
JPH0635502A (en) Alarm processor for sampling system sensor
JPS6247717A (en) Digital servo control system
JPH04285815A (en) Position counter circuit of rotary encoder
JPH05256638A (en) Position detector with error compensating function
JP2938472B2 (en) Rotation angle detector
JPH0719849A (en) Apparatus and method for reading position
JPH1062203A (en) Position detector
JPH02281146A (en) Speed detecting apparatus for motor
KR100310028B1 (en) Detection method of motor rotation angle using AC tacho generator
KR19990001541A (en) Speed detection method and device
JPS63250522A (en) Optical rotary encoder
JPH0713682A (en) Coordinate detector
JPH02220111A (en) Encoder
JPS62259101A (en) Speed arithmetic system

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110913

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees