JP3345200B2 - Phase circuit and color signal processing circuit using the same - Google Patents

Phase circuit and color signal processing circuit using the same

Info

Publication number
JP3345200B2
JP3345200B2 JP33479994A JP33479994A JP3345200B2 JP 3345200 B2 JP3345200 B2 JP 3345200B2 JP 33479994 A JP33479994 A JP 33479994A JP 33479994 A JP33479994 A JP 33479994A JP 3345200 B2 JP3345200 B2 JP 3345200B2
Authority
JP
Japan
Prior art keywords
signal
circuit
phase
comparator
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33479994A
Other languages
Japanese (ja)
Other versions
JPH08172346A (en
Inventor
亮介 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP33479994A priority Critical patent/JP3345200B2/en
Publication of JPH08172346A publication Critical patent/JPH08172346A/en
Application granted granted Critical
Publication of JP3345200B2 publication Critical patent/JP3345200B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、位相回路およびこれ
を用いる色信号処理回路に関し、詳しくは、テレビやV
TR,ビデオカメラ等のカラー映像機器,カラー映像信
号処理装置などの色信号処理回路に用いられる回路であ
って、カラーテレビジョン放送における規格であるNT
SC方式やPAL方式等により定められる複合映像信号
(いわゆるコンポジットカラー映像信号、以下コンポジ
ット信号と略記する)の一部としてそれを構成するため
の信号であるバースト信号を発生するバースト信号発生
回路やカラー復調回路の復調の基準となる所定の位相の
バースト信号を発生するために使用される位相回路であ
って、入力信号から±90°の位相信号を容易に発生す
ることができるIC化に適する位相回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase circuit and a color signal processing circuit using the phase circuit,
This is a circuit used for a color signal processing circuit such as a color video equipment such as a TR and a video camera and a color video signal processing apparatus.
A burst signal generating circuit for generating a burst signal which is a signal constituting a part of a composite video signal (a so-called composite color video signal, hereinafter abbreviated as a composite signal) defined by an SC system, a PAL system, and the like; A phase circuit used to generate a burst signal of a predetermined phase serving as a reference for demodulation of a demodulation circuit, and a phase suitable for use in an IC that can easily generate a phase signal of ± 90 ° from an input signal. Circuit.

【0002】[0002]

【従来の技術】NTSC方式やPAL方式等により定め
られるコンポジット信号は、テレビ画面上の1走査線に
対応する信号である。これは、水平同期信号HSYN
C,カラーバースト信号(色同期信号、以下バースト信
号),映像信号の3つの信号が合成されたものである。
バースト信号は、受信側あるいは復調側で色搬送波との
同期を採ることができるように挿入される信号であっ
て、色信号は、輝度信号の搬送波とは異なる色信号用の
副搬送波いわゆる色搬送波によって変調される。この色
信号を復調するためには復調側でも色搬送波の位相を知
ることが必要である。
2. Description of the Related Art A composite signal defined by the NTSC system, the PAL system or the like is a signal corresponding to one scanning line on a television screen. This is because the horizontal synchronizing signal HSYN
C, a color burst signal (color synchronization signal, hereinafter referred to as a burst signal), and a video signal.
A burst signal is a signal inserted so that synchronization with a chrominance carrier can be taken on the receiving side or the demodulation side. A chrominance signal is a subcarrier for a chrominance signal different from a carrier of a luminance signal, a so-called chrominance carrier. Modulated by In order to demodulate this color signal, it is necessary for the demodulation side to know the phase of the color carrier.

【0003】上記のバースト信号は、通常、コンポジッ
ト信号内で水平同期信号から所定の期間後の一定区間に
含まれていなければならない。この区間がバースト区間
であり、このタイミングを示すバーストフラグパルスB
FPにより、通常、バースト信号が抜き取られてこれに
同期してカラー復調のために色副搬送波が生成される。
NTSC方式やPAL方式などでは、色信号は、副搬送
波の位相から90°あるいは180°位相をずらせた信
号を混合して発生しているので、復調する場合には、副
搬送波から90°の位相差で位相がずれた信号を位相回
路で生成することが多い。
The above-mentioned burst signal must usually be included in a composite signal in a certain section after a predetermined period from the horizontal synchronizing signal. This section is a burst section, and a burst flag pulse B indicating this timing
The FP usually extracts the burst signal and generates a color subcarrier for color demodulation in synchronization with the burst signal.
In the NTSC system, the PAL system, and the like, the chrominance signal is generated by mixing signals having phases shifted by 90 ° or 180 ° from the phase of the subcarrier. A signal whose phase is shifted by a phase difference is often generated by a phase circuit.

【0004】この種の位相回路としては、例えば、抵抗
成分をシミュレーションする可変Gmアンプにコンデン
サを接続してその出力を比較検出するコンパレータとで
構成され、可変抵抗とコンデンサからなるCR遅延回路
を用いて副搬送波に対して±90°の位相差の信号発生
させるか、あるいは、デジタルVTR等では、ゲート回
路を複数従属接続してその遅延量で±90°の位相差を
確保している。これとは別に、デジタルVTR等では、
位相回路として、高い周期のパルスを発生させてこれを
分周して入力パルスに対して種々の位相のパルスを発生
させているものもある。
As this kind of phase circuit, for example, a CR delay circuit composed of a variable resistor and a capacitor is used, which comprises a variable Gm amplifier for simulating a resistance component and a comparator for comparing and detecting the output of the variable Gm amplifier. A signal having a phase difference of ± 90 ° with respect to the subcarrier is generated, or in a digital VTR or the like, a plurality of gate circuits are cascaded to secure a phase difference of ± 90 ° with the delay amount. Apart from this, in digital VTRs, etc.,
Some phase circuits generate a pulse having a high period, divide the frequency, and generate pulses having various phases with respect to the input pulse.

【0005】[0005]

【発明が解決しようとする課題】前者のCR遅延回路を
用いる位相回路にあっては、±90°の位相信号を得る
ために多数の段の遅延回路を従属接続しなければなら
ず、IC化した場合に回路規模大きくなる欠点がある。
同様にゲート回路の場合も±90°の位相信号を得る段
数は多くなり、前記と同様な問題がある。一方、分周に
よる位相回路は、高周波のクロックパルス発生回路と分
周回路が必要になり、回路規模が大きくなる。
In the former phase circuit using a CR delay circuit, a large number of stages of delay circuits must be cascaded in order to obtain a phase signal of ± 90 °. In this case, there is a disadvantage that the circuit scale becomes large.
Similarly, in the case of a gate circuit, the number of stages for obtaining a phase signal of ± 90 ° increases, and the same problem as described above occurs. On the other hand, a phase circuit based on frequency division requires a high-frequency clock pulse generating circuit and a frequency dividing circuit, which increases the circuit scale.

【0006】この発明の目的は、このような従来技術の
問題点を解決するものであって、簡単な回路で±90°
位相信号を発生することができる位相回路を提供するこ
とにある。この発明の他の目的は、前記の位相回路を用
いる色信号処理回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to solve such a problem of the prior art, and to provide a simple circuit of ± 90 °.
A phase circuit capable of generating a phase signal is provided. Another object of the present invention is to provide a color signal processing circuit using the phase circuit.

【0007】[0007]

【課題を解決するための手段】このような目的を達成す
るためのこの発明の位相回路の特徴は、入力信号から相
互に反転する実質的にデユーティ50%で相互に逆位相
の2つのパルスを生成するパルス生成回路と、これら2
つのパルスに応じて交互にON/OFFする第1および
第2のスイッチ回路と、これら第1および第2のスイッ
チ回路の下流にそれぞれ設けられた第1および第2の定
電流回路と、第1および第2のスイッチ回路の間に設け
られたコンデンサと、このコンデンサの両端子電圧を基
準入力端子と信号入力端子とに受けるコンパレータとを
備えていて、コンパレータの出力に入力信号に対して実
質的に+90°あるいは−90°の位相差の信号を得る
ものである。
SUMMARY OF THE INVENTION In order to achieve such an object, a phase circuit according to the present invention is characterized in that two pulses of substantially 50% duty and mutually opposite phases are inverted from each other from an input signal. A pulse generation circuit to generate these two
First and second switch circuits that are turned on / off alternately in response to one pulse, first and second constant current circuits provided downstream of the first and second switch circuits, respectively, And a capacitor provided between the second switch circuit and a comparator receiving both terminal voltages of the capacitor at a reference input terminal and a signal input terminal. And a signal having a phase difference of + 90 ° or −90 °.

【0008】[0008]

【作用】このように、定電流回路を用いてコンデンサの
両端子電圧をほぼデユーティ50%でON/OFFする
スイッチ回路を介して充放電することで、原入力信号に
対して直線性のよい傾斜でほぼ180°の位相幅に亙っ
て持つ180°位相が相違する波形を生成することがで
きる。そこで、コンパレータでこれらの信号を基準入力
端子と信号入力端子とに受けることで、その入力信号と
して閾値が中央にある三角波となり、これにより実質的
に±90°位相の位相差を持つ出力信号をコンパレータ
から得ることができる。その結果、素子数が少ない、I
C化に適した簡単な回路で原入力信号に対して+90°
あるいは−90°位相の信号が得られる。
As described above, by charging and discharging both terminal voltages of the capacitor using the constant current circuit through the switch circuit which turns on / off with almost 50% duty, the linearity of the original input signal is improved. Thus, a waveform having a 180 ° phase difference over a phase width of approximately 180 ° can be generated. Then, when these signals are received by the comparator at the reference input terminal and the signal input terminal, the input signal becomes a triangular wave having a threshold value at the center, thereby producing an output signal having a phase difference of substantially ± 90 °. It can be obtained from a comparator. As a result, the number of elements is small, I
+ 90 ° with respect to the original input signal with a simple circuit suitable for C conversion
Alternatively, a signal of -90 ° phase is obtained.

【0009】[0009]

【実施例】図1は、この発明の位相回路を中心とするブ
ロック図、図2は、その±90°位相信号の生成動作を
説明するための波形図である。図1において、1は、位
相回路であって、差動コンパレータ(COM)2が副搬
送波発生回路3から副搬送波の信号を受ける。コンパレ
ータ2は、副搬送波の信号の入力信号(図2(a) 参照)
から相互に180°位相の相違する一対のパルス(図2
(b) ,(c) 参照)を生成してそれらをコンデンサ4の充
放電回路5へと送出する。充放電回路5は、コンデンサ
4の充放電により両端子A,Bに発生するそれぞれの位
相の傾斜波形をコンパレータ6に送出する。このときの
それぞれ傾斜波形は、入力パルスの位相に応じて相互に
180°相違している。
FIG. 1 is a block diagram mainly showing a phase circuit of the present invention, and FIG. 2 is a waveform diagram for explaining an operation of generating a ± 90 ° phase signal. In FIG. 1, reference numeral 1 denotes a phase circuit, and a differential comparator (COM) 2 receives a subcarrier signal from a subcarrier generation circuit 3. The comparator 2 receives the input signal of the subcarrier signal (see FIG. 2A).
A pair of pulses 180 ° out of phase from each other (FIG. 2
(see (b) and (c)) and sends them to the charge / discharge circuit 5 of the capacitor 4. The charge / discharge circuit 5 sends to the comparator 6 a ramp waveform of each phase generated at both terminals A and B by charging / discharging of the capacitor 4. The respective gradient waveforms at this time differ from each other by 180 ° according to the phase of the input pulse.

【0010】コンパレータ6もコンパレータ2と同様な
差動コンパレータであって、コンデンサ4の両端子A,
Bの電圧をそれぞれ基準側端子(−位相入力)と信号入
力端子(+位相入力)とにそれぞれ受ける。そして、位
相が180°相違する出力を出力回路7に送出する。そ
して、出力回路7の出力端子8a,8bから原入力信号
に対して±90°位相の位相差を持つ出力信号が出力さ
れる。
The comparator 6 is also a differential comparator similar to the comparator 2, and has two terminals A,
The voltage of B is received by the reference side terminal (−phase input) and the signal input terminal (+ phase input), respectively. Then, outputs having a phase difference of 180 ° are sent to the output circuit 7. Then, output signals having a phase difference of ± 90 ° with respect to the original input signal are output from the output terminals 8a and 8b of the output circuit 7.

【0011】ここで、充放電回路5は、電源ラインVcc
とグランドGND間に接続されたトランジスタQ1 と定
電流源I1 との第1の直列回路5aと、同じく電源ライ
ンVccとグランドGND間に接続されたトランジスタQ
2 と定電流源I2 との第2の直列回路5bとからなり、
これらトランジスタと定電流源との接続点の間にコンデ
ンサ4が接続されている。トランジスタQ1 は、ベース
にコンパレータ2から正転側のパルスを受け、そのコレ
クタ−エミッタ側が電源ラインVccとコンデンサ4の端
子とに接続され、トランジスタQ2 は、ベースにコンパ
レータ2から前記と180°位相が相違する反転側のパ
ルスを受け、そのコレクタ−エミッタ側が電源ラインV
ccとコンデンサ4の残りの端子とに接続されている。
Here, the charge / discharge circuit 5 is connected to a power supply line Vcc
A first series circuit 5a of a transistor Q1 and a constant current source I1 connected between the power supply line Vcc and the ground GND.
2 and a second series circuit 5b of a constant current source I2,
A capacitor 4 is connected between the connection points of these transistors and the constant current source. The transistor Q1 has its base receiving the non-inverting pulse from the comparator 2, its collector-emitter side is connected to the power supply line Vcc and the terminal of the capacitor 4, and the transistor Q2 has its base 180 ° out of phase with the comparator 2 at the base. A pulse on the different inversion side is received, and its collector-emitter side is connected to the power supply line V.
cc and the remaining terminals of the capacitor 4.

【0012】出力回路7は、電源ラインVccとグランド
GND間に接続されたトランジスタQ3 と電流源I3 と
の第1の直列回路7aと、同じく電源ラインVccとグラ
ンドGND間に接続されたトランジスタQ4 と電流源I
4 との第2の直列回路7bとからなり、これらトランジ
スタと電流源との接続点からの出力がそれぞれ出力端子
8a,8bに接続されていて、原入力信号に対して±9
0°位相の位相差を持つ出力信号を発生する。トランジ
スタQ3 は、ベースにコンパレータ6から正転側のパル
スを受け、そのコレクタ−エミッタ側が電源ラインVcc
と電流源I3 とに接続され、トランジスタQ4 は、ベー
スにコンパレータ6から前記と180°位相が相違する
反転側のパルスを受け、そのコレクタ−エミッタ側が電
源ラインVccと電流源I4 とに接続されている。
The output circuit 7 includes a first series circuit 7a of a transistor Q3 and a current source I3 connected between the power supply line Vcc and the ground GND, and a transistor Q4 similarly connected between the power supply line Vcc and the ground GND. Current source I
4 and a second series circuit 7b. Outputs from the connection points of these transistors and the current source are connected to output terminals 8a and 8b, respectively, and ± 9% with respect to the original input signal.
An output signal having a phase difference of 0 ° is generated. The transistor Q3 receives a pulse on the non-inverting side from the comparator 6 at its base, and its collector-emitter side has a power supply line Vcc.
The transistor Q4 has its base receiving a pulse on the inversion side having a phase difference of 180.degree. From the comparator 6 at its base, and its collector-emitter side connected to the power supply line Vcc and the current source I4. I have.

【0013】ここで、コンデンサ4の充放電動作と±9
0°位相の出力信号の生成動作について図2に従って説
明すると、入力された副搬送波の信号が(a) であり、こ
れがコンパレータ2により(b),(c) の位相が180
°相違する2つのパルス信号になる。これらパルス信号
が直列回路5a,5bの各トランジスタQ1 ,Q2 をO
N/OFFさせることにより、このON/OFFに応じ
てコンデンサ4の端子Aの電圧は、定電流源による充放
電になるので、(d) のように変化し、端子Bの電圧は、
同様に(e) のように変化する。この電圧信号が切換スイ
ッチ6a,6bの一方の入力にそれぞれ送出される。
Here, the charge / discharge operation of the capacitor 4 and ± 9
The operation of generating the 0 ° phase output signal will be described with reference to FIG. 2. The input subcarrier signal is (a), and the phase of (b) and (c) is 180
° Two different pulse signals are obtained. These pulse signals cause the transistors Q1 and Q2 of the series circuits 5a and 5b to be turned on.
By N / OFF, the voltage at the terminal A of the capacitor 4 is charged and discharged by the constant current source in accordance with the ON / OFF, so that the voltage at the terminal B changes as shown in FIG.
Similarly, it changes as shown in (e). This voltage signal is sent to one input of the changeover switches 6a and 6b, respectively.

【0014】コンデンサ4の端子電圧の変化について、
トランジスタQ1 がON状態で、トランジスタQ2 がO
FF状態のときから説明すると、まず、トランジスタQ
1 がONして、トランジスタQ2 がOFFしたときに
は、コンデンサ4の端子Aが電源ラインVccから一定電
圧低い所定のレベルに設定され、その値を維持する。こ
れにより端子Bが一定電圧分だけ上昇する。次にコンデ
ンサ4の端子Bは、コンデンサ4の充電電荷が端子A、
グランドGND、そして端子Bへと定電流源I2を介し
て流れるので、徐々に減少していく。やがて放電が完了
すると、上昇前の元の電圧まで戻る。この間、定電流源
I2 を介して放電が行われるので、その放電特性の傾斜
は一定となる。次に、トランジスタQ1 がONしての
で、これを介して電源ラインVccから端子Aを介して充
電が開始される。これにより端子Bの電圧は、徐々に低
下していく。このときの充電も定電流源I2 を介して行
われるので直線的な傾斜になる。そして充電が完了する
時点で、トランジスタQ1 がOFFして、トランジスタ
Q2 がONする。これにより端子Bの電圧は、元の一定
値に戻り、今度は端子Aの電圧が前記と同様な経過をた
どる。その結果として端子Aの電圧は(d) のように変化
し、端子Bの電圧は、(e) のように変化する。
Regarding the change of the terminal voltage of the capacitor 4,
When the transistor Q1 is ON and the transistor Q2 is
Starting from the FF state, first, the transistor Q
When 1 is turned on and the transistor Q2 is turned off, the terminal A of the capacitor 4 is set to a predetermined level lower than the power supply line Vcc by a certain voltage, and the value is maintained. As a result, the terminal B rises by a fixed voltage. Next, the terminal B of the capacitor 4 is connected to the terminal A,
Since the current flows to the ground GND and the terminal B via the constant current source I2, the current gradually decreases. When the discharge is completed, the voltage returns to the original voltage before the rise. During this time, since the discharge is performed via the constant current source I2, the slope of the discharge characteristic is constant. Next, since the transistor Q1 is turned on, charging is started from the power supply line Vcc via the terminal A via the transistor Q1. As a result, the voltage at the terminal B gradually decreases. Since the charging at this time is also performed via the constant current source I2, the charging has a linear slope. When charging is completed, the transistor Q1 turns off and the transistor Q2 turns on. As a result, the voltage at the terminal B returns to the original constant value, and the voltage at the terminal A follows the same course as described above. As a result, the voltage at the terminal A changes as shown in (d), and the voltage at the terminal B changes as shown in (e).

【0015】その結果、コンパレータ6の入力には、ぞ
れぞれ(d) ,(e) の信号が入力され、(f) のような三角
波の波形になる。そして、このときのコンパレータ6の
基準レベルは、その中央値であるTHにある。その結果
として、(g) ,(h) で示されるように、入力信号(a) に
対して±90°位相差のあるパルス信号を出力端子8
a,8bに出力信号として得ることができる。デジタル
VTR等では、これをこのまま使用することができる
が、アナログの正弦波にするには、タンク回路を通せば
よい。また、入力信号(a) は、デジタルVTR等では、
パルス波形として与えられる場合が多い。
As a result, the signals of (d) and (e) are input to the input of the comparator 6, respectively, resulting in a triangular waveform as shown in (f). At this time, the reference level of the comparator 6 is at the median value TH. As a result, as shown by (g) and (h), a pulse signal having a phase difference of ± 90 ° with respect to the input signal (a) is output to the output terminal 8.
a and 8b as output signals. In a digital VTR or the like, this can be used as it is, but in order to make an analog sine wave, it is only necessary to pass through a tank circuit. Also, the input signal (a) is
It is often given as a pulse waveform.

【0016】以上説明してきたが、実施例におけるコン
パレータ2,6は、差動コンパレータを使用して、2つ
の位相が180°相違するパルスを同時に発生させてい
るが、これは、いずれか一方のパルスを発生させてイン
バータにより他方のパルスを発生させるような構成であ
ってもよい。また、実施例では、スイッチ回路としてバ
イポーラトランジスタを用いているが、これは、高速ス
イッチングをするためであって、例えば、伝送ゲートの
ようなアナログスイッチであってもよく、必ずしもバイ
ポーラトランジスタを用いる必要はない。さらに、出力
として±90°位相差の信号を同時に得ているが、この
発明の位相回路は、いずれか一方の位相差の信号を得る
ものであってもよい。ところで、実施例では、色副搬送
波を入力信号としているが、例えば、ビデオテープ等か
ら読み出されるクロック信号やVCOの出力信号等を入
力信号としてもよいことはもちろんである。
As described above, the comparators 2 and 6 in the embodiment use the differential comparator to simultaneously generate two pulses whose phases are different from each other by 180 °. A configuration in which a pulse is generated and the other pulse is generated by an inverter may be used. Further, in the embodiment, the bipolar transistor is used as the switch circuit. However, this is for high-speed switching. For example, an analog switch such as a transmission gate may be used. There is no. Further, although a signal having a phase difference of ± 90 ° is simultaneously obtained as an output, the phase circuit according to the present invention may obtain a signal having any one of the phase differences. By the way, in the embodiment, the color subcarrier is used as an input signal, but it goes without saying that, for example, a clock signal read from a video tape or the like or an output signal of a VCO may be used as an input signal.

【0017】[0017]

【発明の効果】この発明にあっては、定電流回路を用い
てコンデンサの両端子電圧をほぼデユーティ50%でO
N/OFFするスイッチ回路を介して充放電すること
で、原入力信号に対して直線性のよい傾斜でほぼ180
°の位相幅に亙って持つ180°位相が相違する波形を
生成することができ、コンパレータでこれらの信号を基
準入力端子と信号入力端子とに受けることで、その入力
信号として閾値が中央にある三角波となり、これにより
実質的に±90°位相の位相差を持つ出力信号をコンパ
レータから得ることができる。
According to the present invention, the voltage at both terminals of the capacitor is reduced by approximately 50% duty by using a constant current circuit.
By charging / discharging through a switch circuit for N / OFF, almost 180 degrees with a good linearity gradient to the original input signal.
It is possible to generate waveforms having a phase difference of 180 ° over a phase width of °, and these signals are received by a comparator at a reference input terminal and a signal input terminal, so that the threshold value is set at the center as the input signal. An output signal having a certain triangular wave and substantially having a phase difference of ± 90 ° can be obtained from the comparator.

【0018】その結果、素子数が少ない、IC化に適し
た簡単な回路で原入力信号に対して+90°あるいは−
90°位相の信号が得られる。したがって、高い周波数
のパルスによる分周回路を用いる必要がなくなり、色信
号処理回路を始めとして、デジタル回路、特に、デジタ
ルVTRのクロック生成回路などに対してIC化にる簡
単な回路を実現することができる。
As a result, with a simple circuit having a small number of elements and suitable for IC, + 90 ° or −
A 90 ° phase signal is obtained. Therefore, it is not necessary to use a frequency dividing circuit using a high-frequency pulse, and a simple circuit that can be integrated into an IC for a digital circuit, particularly a clock generating circuit of a digital VTR, including a color signal processing circuit is realized. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、この発明の位相回路を中心とするブロ
ック図である。
FIG. 1 is a block diagram mainly showing a phase circuit according to the present invention;

【図2】図2は、その±90°位相信号の生成動作を説
明するための波形図である。
FIG. 2 is a waveform diagram for explaining an operation of generating the ± 90 ° phase signal.

【符号の説明】[Explanation of symbols]

1…クロック制御回路、2,6…コンパレータ、3…副
搬送波発生回路、4…コンデンサ、5…充放電回路、7
…出力回路。
DESCRIPTION OF SYMBOLS 1 ... Clock control circuit, 2, 6 ... Comparator, 3 ... Subcarrier generation circuit, 4 ... Capacitor, 5 ... Charge / discharge circuit, 7
... Output circuit.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力信号から相互に反転する実質的にデユ
ーティ50%で相互に逆位相の2つのパルスを生成する
パルス生成回路と、これら2つのパルスに応じて交互に
ON/OFFする第1および第2のスイッチ回路と、こ
れら第1および第2のスイッチ回路の下流にそれぞれ設
けられた第1および第2の定電流回路と、前記第1およ
び第2のスイッチ回路の間に設けられたコンデンサと、
このコンデンサの両端子電圧を基準入力端子と信号入力
端子とに受けるコンパレータとを備え、前記コンパレー
タの出力に入力信号に対して実質的に+90°あるいは
−90°の位相差の信号を得る位相回路。
1. A pulse generating circuit for generating two pulses of substantially 50% duty and mutually opposite phases from an input signal, and a first pulse generator which is turned on / off alternately in response to these two pulses. And a second switch circuit, first and second constant current circuits provided downstream of the first and second switch circuits, respectively, and provided between the first and second switch circuits. A capacitor,
A phase circuit comprising a comparator receiving both terminal voltages of the capacitor at a reference input terminal and a signal input terminal, and obtaining a signal having a phase difference of substantially + 90 ° or −90 ° with respect to an input signal at an output of the comparator. .
【請求項2】入力信号から相互に反転する実質的にデユ
ーティ50%で相互に逆位相の2つのパルスを生成する
パルス生成回路と、これら2つのパルスに応じて交互に
ON/OFFする第1および第2のスイッチ回路と、こ
れら第1および第2のスイッチ回路の下流にそれぞれ設
けられた第1および第2の定電流回路と、前記第1およ
び第2のスイッチ回路の間に設けられたコンデンサと、
このコンデンサの両端子電圧を基準入力端子と信号入力
端子とに受けるコンパレータとを備え、前記コンパレー
タの出力に入力信号に対して実質的に+90°あるいは
−90°の位相差の信号を得る位相回路を有する色信号
処理回路。
2. A pulse generating circuit for generating two pulses of substantially 50% duty and mutually in opposite phases from an input signal, and a first pulse generator for turning on / off alternately in response to the two pulses. And a second switch circuit, first and second constant current circuits provided downstream of the first and second switch circuits, respectively, and provided between the first and second switch circuits. A capacitor,
A phase circuit comprising a comparator receiving both terminal voltages of the capacitor at a reference input terminal and a signal input terminal, and obtaining a signal having a phase difference of substantially + 90 ° or −90 ° with respect to an input signal at an output of the comparator. A color signal processing circuit having:
JP33479994A 1994-12-20 1994-12-20 Phase circuit and color signal processing circuit using the same Expired - Fee Related JP3345200B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33479994A JP3345200B2 (en) 1994-12-20 1994-12-20 Phase circuit and color signal processing circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33479994A JP3345200B2 (en) 1994-12-20 1994-12-20 Phase circuit and color signal processing circuit using the same

Publications (2)

Publication Number Publication Date
JPH08172346A JPH08172346A (en) 1996-07-02
JP3345200B2 true JP3345200B2 (en) 2002-11-18

Family

ID=18281364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33479994A Expired - Fee Related JP3345200B2 (en) 1994-12-20 1994-12-20 Phase circuit and color signal processing circuit using the same

Country Status (1)

Country Link
JP (1) JP3345200B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104980131A (en) * 2015-08-05 2015-10-14 陶烈晖 Asymmetric differential shaping method asymmetric differential shaping circuit

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690218B2 (en) * 2002-04-18 2004-02-10 Qualcomm Inc. Method of performing duty cycle correction
DE102006051284B4 (en) * 2005-10-26 2011-06-16 Samsung Electronics Co., Ltd., Suwon Duty cycle correction circuit, integrated circuit, phase locked loop circuit, delay locked loop circuit, memory device and method for generating a clock signal
JP2008011132A (en) * 2006-06-29 2008-01-17 Nec Electronics Corp 90-degree phase shifter
CN103825587B (en) * 2014-03-19 2017-05-24 成都引众数字设备有限公司 Circuit for extracting square wave signal corresponding to high-amplitude sine wave
CN103825600B (en) * 2014-03-19 2016-08-17 成都引众数字设备有限公司 A kind of contact input interface circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104980131A (en) * 2015-08-05 2015-10-14 陶烈晖 Asymmetric differential shaping method asymmetric differential shaping circuit
CN104980131B (en) * 2015-08-05 2018-01-30 陶烈晖 Asymmetric differential shaping methods and circuit

Also Published As

Publication number Publication date
JPH08172346A (en) 1996-07-02

Similar Documents

Publication Publication Date Title
JP3345200B2 (en) Phase circuit and color signal processing circuit using the same
US4500909A (en) Synchronizing signal generating apparatus
SU1105132A3 (en) System of colour television signal processing unpublished author's certificates
JPS583415B2 (en) Digital Shingo Unochi Enji Kansei Giyo Cairo
US5864371A (en) Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation
JPS5943036B2 (en) Circuit layout in color television encoder
JPS5926712Y2 (en) Burst signal generation circuit for PAL color television signals
KR890001356Y1 (en) Integrated circuit of digital synchroning signal
JP2517603Y2 (en) Vertical contour correction circuit for video signals
JPH0659091B2 (en) Sync signal generator
JPH0160991B2 (en)
JPS5819077A (en) Integrated circuit for television receiver
US5977802A (en) Circuit for processing vertical synchronization signals including a polarity detection circuit
KR830000983B1 (en) Dual Phase-Controlled Loop Deflection Synchronization Circuit
JPS63136711A (en) Oscillation circuit
KR800001338B1 (en) Frequency doubler
JP2726571B2 (en) APC circuit in PAL system
JP3091614B2 (en) TV signal discrimination circuit
JPH0568154B2 (en)
JPS5947909B2 (en) Synchronous separation device
JPH05275985A (en) Ramp wave generating circuit
JPS62203424A (en) Analog-digital converter
JP2000092508A (en) Chrominance signal processing circuit
JPS58225718A (en) Vertical sawtooth wave generator
WO1998051090A1 (en) Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees