JP3340144B2 - Ｌｓｉ設計支援装置 - Google Patents
Ｌｓｉ設計支援装置Info
- Publication number
- JP3340144B2 JP3340144B2 JP31057291A JP31057291A JP3340144B2 JP 3340144 B2 JP3340144 B2 JP 3340144B2 JP 31057291 A JP31057291 A JP 31057291A JP 31057291 A JP31057291 A JP 31057291A JP 3340144 B2 JP3340144 B2 JP 3340144B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- logic circuit
- conversion
- hdl
- circuit design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、大規模集積回路(以下
ＬＳＩと記す)における論理回路の設計を支援するＬＳ
Ｉ設計支援装置に関する。
ＬＳＩと記す)における論理回路の設計を支援するＬＳ
Ｉ設計支援装置に関する。
【０００２】
【従来の技術とその課題】ＬＳＩにおける論理回路の設
計をコンピュータを使用し行う場合に用いられる論理回
路設計用情報として、論理シンボルから構成される論理
回路図情報、ＬＳＩ回路動作を表現した図である状態遷
移図情報、ＬＳＩ設計用のフローチャート情報、ハード
ウエア記述言語(以下ＨＤＬと記す)情報がある。これら
の情報を使用しＬＳＩの論理回路図の設計を行うプログ
ラム構成は、基本的に上記の各情報毎に別個独立したフ
ォーマットからなるプログラム構成であり、例外的に上
記４つの情報のいずれか三つの情報を処理可能なプログ
ラム構成であり、上記の４つの情報が共通化されたフォ
ーマットからなるプログラム構成は存在しない。
計をコンピュータを使用し行う場合に用いられる論理回
路設計用情報として、論理シンボルから構成される論理
回路図情報、ＬＳＩ回路動作を表現した図である状態遷
移図情報、ＬＳＩ設計用のフローチャート情報、ハード
ウエア記述言語(以下ＨＤＬと記す)情報がある。これら
の情報を使用しＬＳＩの論理回路図の設計を行うプログ
ラム構成は、基本的に上記の各情報毎に別個独立したフ
ォーマットからなるプログラム構成であり、例外的に上
記４つの情報のいずれか三つの情報を処理可能なプログ
ラム構成であり、上記の４つの情報が共通化されたフォ
ーマットからなるプログラム構成は存在しない。
【０００３】よって、同一の設計支援装置を使用する場
合、図２(a)に示すようなブロック図が表示されている
場合において、例えばブロックＢの内容を示す、図２
(d)に示すような、状態遷移図や、ブロックＣの内容を
示す、図２(e)に示すような、ＨＤＬや、ブロックＤの
内容を示す、図２(c)に示すような、論理回路図を表示
することは可能であったが、図２(b)に示すようなフロ
ーチャートを表示することはできなかった。
合、図２(a)に示すようなブロック図が表示されている
場合において、例えばブロックＢの内容を示す、図２
(d)に示すような、状態遷移図や、ブロックＣの内容を
示す、図２(e)に示すような、ＨＤＬや、ブロックＤの
内容を示す、図２(c)に示すような、論理回路図を表示
することは可能であったが、図２(b)に示すようなフロ
ーチャートを表示することはできなかった。
【０００４】又、論理シミュレーションとの連動に関し
ては、論理シミュレーションと図２(c)に示す論理回路
図、図２(e)に示すＨＤＬとが連動することは従来にお
いても可能であった。即ち、論理回路図においてシミュ
レーション時刻tにおける各ノードの論理値を当該論理
回路図内に表示したり、ＨＤＬにおいてシミュレーショ
ン時刻tにおける対応する行を当該ＨＤＬ内に強調表示
したりすることは可能であった。
ては、論理シミュレーションと図２(c)に示す論理回路
図、図２(e)に示すＨＤＬとが連動することは従来にお
いても可能であった。即ち、論理回路図においてシミュ
レーション時刻tにおける各ノードの論理値を当該論理
回路図内に表示したり、ＨＤＬにおいてシミュレーショ
ン時刻tにおける対応する行を当該ＨＤＬ内に強調表示
したりすることは可能であった。
【０００５】又、１チップレベルでの論理シミュレーシ
ョンに関しては、フローチャート、状態遷移図、ＨＤＬ
及び論理回路図を混在して論理シミュレーションを行う
ＬＳＩ設計支援装置は存在しない。尚、状態遷移図等を
参照する場合には、別途状態遷移図等のプログラムを起
動するか、あるいは上記ブロック図表示におけるプログ
ラム内に状態遷移図等のプログラムへ移行するようなプ
ログラムを組む必要があり同一の装置にて連続して設計
作業を行うことができないという問題点がある。
ョンに関しては、フローチャート、状態遷移図、ＨＤＬ
及び論理回路図を混在して論理シミュレーションを行う
ＬＳＩ設計支援装置は存在しない。尚、状態遷移図等を
参照する場合には、別途状態遷移図等のプログラムを起
動するか、あるいは上記ブロック図表示におけるプログ
ラム内に状態遷移図等のプログラムへ移行するようなプ
ログラムを組む必要があり同一の装置にて連続して設計
作業を行うことができないという問題点がある。
【０００６】本発明はこのような問題点を解決するため
になされたもので、ＬＳＩの論理回路の設計に係る複数
の情報、例えば論理回路図、状態遷移図等の論理回路設
計用情報を同一のＬＳＩ設計支援装置にて表示可能で、
さらにシミュレーション結果に関する情報をそれぞれの
上記論理回路設計用情報に反映することができる、具体
的には論理シミュレーションとの連動においてシミュレ
ーション時刻tに対応する状態をフローチャート及び状
態遷移図にて強調表示することができるＬＳＩ設計支援
装置を提供することを目的とする。
になされたもので、ＬＳＩの論理回路の設計に係る複数
の情報、例えば論理回路図、状態遷移図等の論理回路設
計用情報を同一のＬＳＩ設計支援装置にて表示可能で、
さらにシミュレーション結果に関する情報をそれぞれの
上記論理回路設計用情報に反映することができる、具体
的には論理シミュレーションとの連動においてシミュレ
ーション時刻tに対応する状態をフローチャート及び状
態遷移図にて強調表示することができるＬＳＩ設計支援
装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明のＬＳＩ設計支援
装置は、フローチャート情報及び状態遷移図情報を含む
論理回路設計用情報をハードウエア記述言語にて構成さ
れる情報に変換し、かつ上記論理回路設計用情報と上記
ハードウエア記述言語との変換対応情報を送出するＨＤ
Ｌ変換部と、上記ＨＤＬ変換部にて変換されたハードウ
エア記述言語情報にて論理回路の動作シミュレーション
を行うシミュレータが送出するシミュレーション結果情
報の供給を受け該シミュレーション結果情報を上記論理
回路設計用情報に逆変換する変換対応情報格納・逆変換
部であって、上記逆変換のとき、上記シミュレーション
結果情報の上記論理回路設計用情報中において表示すべ
き場所を、上記変換対応情報に基づき求める変換対応情
報格納・逆変換部と、を備えたことを特徴とする。又、
本発明のＬＳＩ設計支援方法は、ＨＤＬ変換部にて、フ
ローチャート情報及び状態遷移図情報を含む論理回路設
計用情報をハードウエア記述言語にて構成される情報に
変換し、かつ上記論理回路設計用情報と上記ハードウエ
ア記述言語との変換対応情報を送出し、変換対応情報格
納・逆変換部にて、上記変換されたハードウエア記述言
語情報にて論理回路の動作シミュレーションを行うシミ
ュレータが送出するシミュレーション結果情報の供給を
受け該シミュレーション結果情報を上記論理回路設計用
情報に逆変換するとき、上記シミュレーション結果情報
の上記論理回路設計用情報中において表示すべき場所
を、上記変換対応情報に基づき求める、ことを特徴とす
る。
装置は、フローチャート情報及び状態遷移図情報を含む
論理回路設計用情報をハードウエア記述言語にて構成さ
れる情報に変換し、かつ上記論理回路設計用情報と上記
ハードウエア記述言語との変換対応情報を送出するＨＤ
Ｌ変換部と、上記ＨＤＬ変換部にて変換されたハードウ
エア記述言語情報にて論理回路の動作シミュレーション
を行うシミュレータが送出するシミュレーション結果情
報の供給を受け該シミュレーション結果情報を上記論理
回路設計用情報に逆変換する変換対応情報格納・逆変換
部であって、上記逆変換のとき、上記シミュレーション
結果情報の上記論理回路設計用情報中において表示すべ
き場所を、上記変換対応情報に基づき求める変換対応情
報格納・逆変換部と、を備えたことを特徴とする。又、
本発明のＬＳＩ設計支援方法は、ＨＤＬ変換部にて、フ
ローチャート情報及び状態遷移図情報を含む論理回路設
計用情報をハードウエア記述言語にて構成される情報に
変換し、かつ上記論理回路設計用情報と上記ハードウエ
ア記述言語との変換対応情報を送出し、変換対応情報格
納・逆変換部にて、上記変換されたハードウエア記述言
語情報にて論理回路の動作シミュレーションを行うシミ
ュレータが送出するシミュレーション結果情報の供給を
受け該シミュレーション結果情報を上記論理回路設計用
情報に逆変換するとき、上記シミュレーション結果情報
の上記論理回路設計用情報中において表示すべき場所
を、上記変換対応情報に基づき求める、ことを特徴とす
る。
【０００８】
【作用】ＨＤＬ変換部は、例えば論理回路図情報、状態
遷移図情報等の論理回路設計用情報をＨＤＬ情報へ変換
し、一つのシミュレータにて当該論理回路における動作
シミュレーションが可能となるように作用する。変換対
応情報格納・逆変換部は、上記ＨＤＬ変換部が上記各論
理回路設計用情報をＨＤＬ情報に変換した際の各論理回
路設計用情報とＨＤＬ情報との変換対応情報に基づき、
ＨＤＬ情報にてなるシミュレーション結果情報の上記論
理回路設計用情報中において表示すべき場所を求める。
よって、シミュレーションの結果発見された例えば故障
箇所は、シミュレーション終了時点ではＨＤＬ情報にて
表現されているが、上記変換対応情報格納・逆変換部
は、上記変換対応情報を利用することで、上記故障箇所
が上記各論理回路設計用情報ではどの位置となるのか対
応させながら逆変換する。よって上記変換対応情報格納
・逆変換部は、シミュレーション結果に関する情報を各
論理回路設計用情報に反映するように作用する。
遷移図情報等の論理回路設計用情報をＨＤＬ情報へ変換
し、一つのシミュレータにて当該論理回路における動作
シミュレーションが可能となるように作用する。変換対
応情報格納・逆変換部は、上記ＨＤＬ変換部が上記各論
理回路設計用情報をＨＤＬ情報に変換した際の各論理回
路設計用情報とＨＤＬ情報との変換対応情報に基づき、
ＨＤＬ情報にてなるシミュレーション結果情報の上記論
理回路設計用情報中において表示すべき場所を求める。
よって、シミュレーションの結果発見された例えば故障
箇所は、シミュレーション終了時点ではＨＤＬ情報にて
表現されているが、上記変換対応情報格納・逆変換部
は、上記変換対応情報を利用することで、上記故障箇所
が上記各論理回路設計用情報ではどの位置となるのか対
応させながら逆変換する。よって上記変換対応情報格納
・逆変換部は、シミュレーション結果に関する情報を各
論理回路設計用情報に反映するように作用する。
【０００９】
【実施例】本発明のＬＳＩ設計支援装置の一実施例を示
す図１において、キーボード、マウス等の入力部１を使
用し、ＬＳＩ回路設計者は、論理回路図を構成する論理
シンボルや結線状態等の情報、上記論理回路図に対応す
る状態遷移図に関する情報、上記論理回路図に対応する
フローチャートに関する情報、及び上記論理回路図に対
応するＨＤＬに関する情報を、これら４つの情報に共通
するフォーマットから構成されるプログラムにて入力す
る。尚、入力する情報は上述した４つに限られるもので
はない。入力部１は、入力された４つの上記情報を格納
する情報格納部２に接続され、情報格納部２は、次元の
異なる上記の４つの情報をＨＤＬの情報に変換するＨＤ
Ｌ変換部３に接続される。さらに、ＨＤＬ変換部３は、
ＨＤＬ情報を使用し論理回路の動作、機能に関するシミ
ュレーションを行うＨＤＬシミュレータ４に接続され
る。
す図１において、キーボード、マウス等の入力部１を使
用し、ＬＳＩ回路設計者は、論理回路図を構成する論理
シンボルや結線状態等の情報、上記論理回路図に対応す
る状態遷移図に関する情報、上記論理回路図に対応する
フローチャートに関する情報、及び上記論理回路図に対
応するＨＤＬに関する情報を、これら４つの情報に共通
するフォーマットから構成されるプログラムにて入力す
る。尚、入力する情報は上述した４つに限られるもので
はない。入力部１は、入力された４つの上記情報を格納
する情報格納部２に接続され、情報格納部２は、次元の
異なる上記の４つの情報をＨＤＬの情報に変換するＨＤ
Ｌ変換部３に接続される。さらに、ＨＤＬ変換部３は、
ＨＤＬ情報を使用し論理回路の動作、機能に関するシミ
ュレーションを行うＨＤＬシミュレータ４に接続され
る。
【００１０】尚、上記変換の際、ＨＤＬ変換部３は上記
各論理回路設計用情報について、当該情報とＨＤＬ情報
との変換対応に関する変換対応情報を変換対応情報格納
・逆変換部５へ送出する。尚、上記変換対応情報とは、
具体的には、例えばフローチャートをＨＤＬ情報に変換
した際、上記フローチャートの各状態の情報がＨＤＬ情
報における何行目に対応するか等の情報間の対応関係を
表す情報をいう。尚、このように上記４つの情報を一つ
のＨＤＬ情報に変換することで、上記４つの情報が一つ
のＨＤＬシミュレータ４にてシミュレーション処理が可
能となる。
各論理回路設計用情報について、当該情報とＨＤＬ情報
との変換対応に関する変換対応情報を変換対応情報格納
・逆変換部５へ送出する。尚、上記変換対応情報とは、
具体的には、例えばフローチャートをＨＤＬ情報に変換
した際、上記フローチャートの各状態の情報がＨＤＬ情
報における何行目に対応するか等の情報間の対応関係を
表す情報をいう。尚、このように上記４つの情報を一つ
のＨＤＬ情報に変換することで、上記４つの情報が一つ
のＨＤＬシミュレータ４にてシミュレーション処理が可
能となる。
【００１１】ＨＤＬシミュレータ４の出力側は変換対応
情報格納・逆変換部５に接続され、ＨＤＬシミュレータ
４は、入力した論理回路における動作に関するシミュレ
ーションを行い、当該シミュレーション結果情報を変換
対応情報格納・逆変換部５に送出する。変換対応情報格
納・逆変換部５は、ＨＤＬ変換時にＨＤＬ変換部３より
供給された上記変換対応情報に基づき、上記シミュレー
ション結果情報を論理回路図、状態遷移図等の各情報へ
逆変換する。このようにＨＤＬ情報にてシミュレーショ
ンを行い、その結果情報を論理回路図等の情報に逆変換
する際、上記変換対応情報に基づき逆変換を行うので、
上記シミュレーション結果情報が各情報におけるどの部
分に対応するのか認識させることができる。これによ
り、例えばシミュレーション時刻の経過にともない、フ
ローチャート上での状態遷移情報とＨＤＬ情報とを対応
させることができる。
情報格納・逆変換部５に接続され、ＨＤＬシミュレータ
４は、入力した論理回路における動作に関するシミュレ
ーションを行い、当該シミュレーション結果情報を変換
対応情報格納・逆変換部５に送出する。変換対応情報格
納・逆変換部５は、ＨＤＬ変換時にＨＤＬ変換部３より
供給された上記変換対応情報に基づき、上記シミュレー
ション結果情報を論理回路図、状態遷移図等の各情報へ
逆変換する。このようにＨＤＬ情報にてシミュレーショ
ンを行い、その結果情報を論理回路図等の情報に逆変換
する際、上記変換対応情報に基づき逆変換を行うので、
上記シミュレーション結果情報が各情報におけるどの部
分に対応するのか認識させることができる。これによ
り、例えばシミュレーション時刻の経過にともない、フ
ローチャート上での状態遷移情報とＨＤＬ情報とを対応
させることができる。
【００１２】このような変換対応情報格納・逆変換部５
は上記シミュレーション結果情報を可視的に表示する表
示部６に接続される。表示部６は、一画面内に一つの情
報を表示可能であり、さらに一画面内に複数の情報を表
示することも可能である。よって、上述した例にて説明
すると、例えばシミュレーション時刻の経過にともな
い、フローチャート上での状態遷移の様子を可視的にフ
ローチャート上に表示することができる。
は上記シミュレーション結果情報を可視的に表示する表
示部６に接続される。表示部６は、一画面内に一つの情
報を表示可能であり、さらに一画面内に複数の情報を表
示することも可能である。よって、上述した例にて説明
すると、例えばシミュレーション時刻の経過にともな
い、フローチャート上での状態遷移の様子を可視的にフ
ローチャート上に表示することができる。
【００１３】このように構成されるＬＳＩ設計支援装置
における動作を以下に説明する。設計者は入力部１から
論理回路図、状態遷移図等に関する情報をこれらの各情
報に共通するフォーマットにてなるプログラムにて入力
する。入力された各情報は、ＨＤＬ変換部３にてすべて
ＨＤＬの情報に変換され、ＨＤＬシミュレータ４にて論
理回路の動作についてシミュレーションが行なわれる。
このＨＤＬ情報にてなるシミュレーション結果情報は、
上記ＨＤＬ情報への変換の際における、各情報とＨＤＬ
情報との対応を示す関係情報に基づき、それぞれの情報
に逆変換され逆変換された各情報は表示部６へ送出され
る。よって、表示部６はＨＤＬ情報にてシミュレーショ
ンした結果情報を他の論理回路図、状態遷移図、フロー
チャート等の情報に反映して表示する。
における動作を以下に説明する。設計者は入力部１から
論理回路図、状態遷移図等に関する情報をこれらの各情
報に共通するフォーマットにてなるプログラムにて入力
する。入力された各情報は、ＨＤＬ変換部３にてすべて
ＨＤＬの情報に変換され、ＨＤＬシミュレータ４にて論
理回路の動作についてシミュレーションが行なわれる。
このＨＤＬ情報にてなるシミュレーション結果情報は、
上記ＨＤＬ情報への変換の際における、各情報とＨＤＬ
情報との対応を示す関係情報に基づき、それぞれの情報
に逆変換され逆変換された各情報は表示部６へ送出され
る。よって、表示部６はＨＤＬ情報にてシミュレーショ
ンした結果情報を他の論理回路図、状態遷移図、フロー
チャート等の情報に反映して表示する。
【００１４】このような本実施例のＬＳＩ設計支援装置
では従来のＬＳＩ設計支援装置に比べ以下に示すような
利点を有する。 (ア)４つの情報を共通したフォーマットのプログラムに
て構成するようにしたので、一つの装置にて論理回路
図、状態遷移図、ＨＤＬ、フローチャートの各情報を処
理可能であり、従来のＬＳＩ設計支援装置のように、現
在処理中の情報とは異なる情報にて論理、動作等を確認
しようとしたとき別途その情報が含まれるプログラムを
起動する必要があるということはなく、設計者は一つの
装置にて直ちに複数の情報を認識することができる。し
たがって設計者は回路全体を見渡すことができる。
では従来のＬＳＩ設計支援装置に比べ以下に示すような
利点を有する。 (ア)４つの情報を共通したフォーマットのプログラムに
て構成するようにしたので、一つの装置にて論理回路
図、状態遷移図、ＨＤＬ、フローチャートの各情報を処
理可能であり、従来のＬＳＩ設計支援装置のように、現
在処理中の情報とは異なる情報にて論理、動作等を確認
しようとしたとき別途その情報が含まれるプログラムを
起動する必要があるということはなく、設計者は一つの
装置にて直ちに複数の情報を認識することができる。し
たがって設計者は回路全体を見渡すことができる。
【００１５】(イ)論理回路図、フローチャート等の情報
のＨＤＬ情報への変換については、従来、人が行ってい
たが、ＨＤＬ変換部３にて自動的に行うようにしたので
変換作業時間が少なくてすむ。 (ウ)上記４つの情報を一担、ＨＤＬ情報に変換し動作シ
ミュレーションを行うので、回路全体の機能レベルにお
けるシミュレーションを行うことができる。 (エ)ＨＤＬ情報にてシミュレーションを行ったシミュレ
ーション結果をＨＤＬ情報から論理回路図、フローチャ
ート等の情報へ逆変換可能であるので、例えば故障箇所
のシミュレーション結果がフローチャートではどの場所
に対応するかを反映させ、直ちに画面表示することがで
き、回路の動作レベルでの検証効率を向上させることが
できる。
のＨＤＬ情報への変換については、従来、人が行ってい
たが、ＨＤＬ変換部３にて自動的に行うようにしたので
変換作業時間が少なくてすむ。 (ウ)上記４つの情報を一担、ＨＤＬ情報に変換し動作シ
ミュレーションを行うので、回路全体の機能レベルにお
けるシミュレーションを行うことができる。 (エ)ＨＤＬ情報にてシミュレーションを行ったシミュレ
ーション結果をＨＤＬ情報から論理回路図、フローチャ
ート等の情報へ逆変換可能であるので、例えば故障箇所
のシミュレーション結果がフローチャートではどの場所
に対応するかを反映させ、直ちに画面表示することがで
き、回路の動作レベルでの検証効率を向上させることが
できる。
【００１６】
【発明の効果】以上詳述したように本発明によれば、複
数種類の論理回路設計用情報をＨＤＬ情報に変換しシミ
ュレーションすることより、複数種類の論理回路設計用
情報を同一の設計支援装置にて処理することができ、さ
らにシミュレーション結果のＨＤＬ情報を論理回路設計
用情報に逆変換することで、シミュレーション結果情報
を各論理回路設計用情報に反映させることができる。
数種類の論理回路設計用情報をＨＤＬ情報に変換しシミ
ュレーションすることより、複数種類の論理回路設計用
情報を同一の設計支援装置にて処理することができ、さ
らにシミュレーション結果のＨＤＬ情報を論理回路設計
用情報に逆変換することで、シミュレーション結果情報
を各論理回路設計用情報に反映させることができる。
【図１】 本発明のＬＳＩ設計支援装置の構成の一実施
例を示すブロック図である。
例を示すブロック図である。
【図２】 (a)は、ＬＳＩ設計を行う場合、上階層に位
置するブロック図の一例を示す図である。(b)は、図２
(a)に示すブロックＡの内容を示すフローチャートであ
る。(c)は、図２(a)に示すブロックＢの内容を示す論理
回路図である。(d)は、状態遷移図である。(e)は、ＨＤ
Ｌを示す図である。
置するブロック図の一例を示す図である。(b)は、図２
(a)に示すブロックＡの内容を示すフローチャートであ
る。(c)は、図２(a)に示すブロックＢの内容を示す論理
回路図である。(d)は、状態遷移図である。(e)は、ＨＤ
Ｌを示す図である。
３…ＨＤＬ変換部、４…ＨＤＬシミュレータ、５…変換
対応情報格納・逆変換部。
対応情報格納・逆変換部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 孝光 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (56)参考文献 特開 平３−19085（ＪＰ，Ａ) 特開 平２−202675（ＪＰ，Ａ)
Claims (4)
- 【請求項１】 フローチャート情報及び状態遷移図情報
を含む論理回路設計用情報をハードウエア記述言語にて
構成される情報に変換し、かつ上記論理回路設計用情報
と上記ハードウエア記述言語との変換対応情報を送出す
るＨＤＬ変換部と、 上記ＨＤＬ変換部にて変換されたハードウエア記述言語
情報にて論理回路の動作シミュレーションを行うシミュ
レータが送出するシミュレーション結果情報の供給を受
け該シミュレーション結果情報を上記論理回路設計用情
報に逆変換する変換対応情報格納・逆変換部であって、
上記逆変換のとき、上記シミュレーション結果情報の上
記論理回路設計用情報中において表示すべき場所を、上
記変換対応情報に基づき求める変換対応情報格納・逆変
換部と、 を備えたことを特徴とするＬＳＩ設計支援装置。 - 【請求項２】 上記論理回路設計用情報は、さらに論理
回路図情報又はハードウエア記述言語情報である、請求
項１記載のＬＳＩ設計支援装置。 - 【請求項３】 上記変換対応情報格納・逆変換部にて、
上記論理回路設計用情報中に表示された上記シミュレー
ション結果情報を可視的に表示する表示部を備えた、請
求項１又は２記載のＬＳＩ設計用支援装置。 - 【請求項４】 ＨＤＬ変換部にて、フローチャート情報
及び状態遷移図情報を含む論理回路設計用情報をハード
ウエア記述言語にて構成される情報に変換し、かつ上記
論理回路設計用情報と上記ハードウエア記述言語との変
換対応情報を送出し、 変換対応情報格納・逆変換部にて、上記変換されたハー
ドウエア記述言語情報にて論理回路の動作シミュレーシ
ョンを行うシミュレータが送出するシミュレーション結
果情報の供給を受け該シミュレーション結果情報を上記
論理回路設計用情報に逆変換するとき、上記シミュレー
ション結果情報の上記論理回路設計用情報中において表
示すべき場所を、上記変換対応情報に基づき求める、 ことを特徴とするＬＳＩ設計支援方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31057291A JP3340144B2 (ja) | 1991-11-26 | 1991-11-26 | Ｌｓｉ設計支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31057291A JP3340144B2 (ja) | 1991-11-26 | 1991-11-26 | Ｌｓｉ設計支援装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05151307A JPH05151307A (ja) | 1993-06-18 |
| JP3340144B2 true JP3340144B2 (ja) | 2002-11-05 |
Family
ID=18006855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31057291A Expired - Lifetime JP3340144B2 (ja) | 1991-11-26 | 1991-11-26 | Ｌｓｉ設計支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3340144B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4777834B2 (ja) | 2006-06-29 | 2011-09-21 | 富士通株式会社 | 論理図面表示方法、プログラム及び装置 |
| JP2011180841A (ja) | 2010-03-01 | 2011-09-15 | Ricoh Co Ltd | 半導体設計支援装置 |
-
1991
- 1991-11-26 JP JP31057291A patent/JP3340144B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05151307A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027009B2 (ja) | 設計取り込みシステム | |
| EP1475701A3 (en) | System and method for creation of an object within an object hierarchy structure | |
| JP2000339130A (ja) | 表示制御装置及び表示制御プログラムを記録した記録媒体 | |
| JPS59231673A (ja) | グラフイツクイメ−ジ表示システム | |
| JP3340144B2 (ja) | Ｌｓｉ設計支援装置 | |
| JPH05128242A (ja) | 画像処理装置 | |
| CN112417832B (zh) | 一种电子表格文档的格式转换方法、装置及电子设备 | |
| JPS6084629A (ja) | ワ−ドプロセツサ | |
| KR20030015230A (ko) | 개선된 컴퓨터 시스템 | |
| CN119690406A (zh) | 一种智能化的应用生成方法及装置 | |
| JP2010266915A (ja) | 制御プログラム構成表示装置および結線図生成方法 | |
| JPH0744343A (ja) | 操作支援情報自動生成装置 | |
| JP2003162396A5 (ja) | ||
| JP2001318811A (ja) | グラフィカル・ユーザ・インターフェイス・シミュレーション装置 | |
| JPH11161480A (ja) | 画面、帳票レイアウトの自動作成方法及び方式 | |
| JP2022000767A (ja) | 情報共有支援装置、情報共有支援方法、およびプログラム | |
| JP2003316845A (ja) | 機能モデル生成装置および機能モデル生成方法 | |
| JPS62189585A (ja) | ウインドウ整理表示方法 | |
| CN107273254B (zh) | 一种在windows下筛选文本的系统和方法 | |
| Mezzanotte et al. | Use of task, user and formal models to support development of multimedia interactive systems | |
| JP2006140970A5 (ja) | ||
| JP2002287962A (ja) | 情報処理システム、および、インターフェースシステム | |
| CN116708679A (zh) | 网络文章的图像处理方法、电子设备、服务器和存储介质 | |
| JP2025175834A (ja) | プロンプト生成装置 | |
| JP2005242751A (ja) | テスト支援装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |