JP3340005B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP3340005B2
JP3340005B2 JP30739695A JP30739695A JP3340005B2 JP 3340005 B2 JP3340005 B2 JP 3340005B2 JP 30739695 A JP30739695 A JP 30739695A JP 30739695 A JP30739695 A JP 30739695A JP 3340005 B2 JP3340005 B2 JP 3340005B2
Authority
JP
Japan
Prior art keywords
gold
liquid crystal
film
bump
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30739695A
Other languages
Japanese (ja)
Other versions
JPH09146110A (en
Inventor
嘉之 辻田
雅彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30739695A priority Critical patent/JP3340005B2/en
Publication of JPH09146110A publication Critical patent/JPH09146110A/en
Application granted granted Critical
Publication of JP3340005B2 publication Critical patent/JP3340005B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶層を介して重
ね合わせた2枚の透明絶縁基板の一方の基板上に、駆動
用ICを直接搭載したフリップチップ方式の液晶表示素
子を有する液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display having a flip-chip type liquid crystal display element in which a driving IC is directly mounted on one of two transparent insulating substrates which are superposed via a liquid crystal layer. Related to the device.

【0002】[0002]

【従来の技術】例えば、アクティブ・マトリクス方式の
液晶表示装置の液晶表示素子(すなわち、液晶表示モジ
ュール)では、液晶層を介して互いに対向配置されるガ
ラス等からなる2枚の透明絶縁基板(以下、単にガラス
基板とも称する)のうち、その一方のガラス基板の液晶
層側の面に、そのx方向に延在し、y方向に並設される
ゲート線群と、このゲート線群と絶縁されてy方向に延
在し、x方向に並設されるドレイン線群とが形成されて
いる。
2. Description of the Related Art For example, in a liquid crystal display element (that is, a liquid crystal display module) of an active matrix type liquid crystal display device, two transparent insulating substrates (hereinafter, referred to as glass) disposed opposite to each other with a liquid crystal layer interposed therebetween. (Hereinafter simply referred to as a glass substrate), a gate line group extending in the x-direction and juxtaposed in the y-direction on a surface of the one glass substrate on the liquid crystal layer side, and insulated from the gate line group. And a drain line group extending in the y direction and juxtaposed in the x direction.

【0003】これらのゲート線群とドレイン線群とで囲
まれた各領域がそれぞれ画素領域となり、この画素領域
にスイッチング素子として例えば薄膜トランジスタ(T
FT)と透明画素電極とが形成されている。
Each region surrounded by the group of gate lines and the group of drain lines becomes a pixel region, and the pixel region includes, for example, a thin film transistor (T) as a switching element.
FT) and a transparent pixel electrode.

【0004】このような構造をもつ液晶表示装置におい
ては、ゲート線に走査信号を供給することにより、薄膜
トランジスタがオンとされ、このオンとされた薄膜トラ
ンジスタを介してドレイン線からの映像信号が画素電極
に供給される。
In a liquid crystal display device having such a structure, a thin film transistor is turned on by supplying a scanning signal to a gate line, and a video signal from a drain line is supplied to a pixel electrode through the turned on thin film transistor. Supplied to

【0005】なお、ドレイン線群の各ドレイン線はもち
ろんのこと、ゲート線群の各ゲート線は、それぞれ透明
絶縁基板の周辺にまで延在されて外部端子(すなわち、
外部接続端子、以下、単に接続端子とも言う)を構成
し、この外部端子にそれぞれ接続されて映像駆動回路、
ゲート走査駆動回路、すなわち、これらを構成する複数
個の駆動用IC(半導体集積回路)が該透明絶縁基板の
周辺に外付けされるようになっている。
It is to be noted that not only the drain lines of the drain line group, but also the gate lines of the gate line group extend to the periphery of the transparent insulating substrate and are connected to external terminals (that is, external terminals).
An external connection terminal, hereinafter simply referred to as a connection terminal), and a video drive circuit connected to each of the external terminals.
A gate scanning drive circuit, that is, a plurality of drive ICs (semiconductor integrated circuits) constituting the gate scan drive circuits are externally mounted around the transparent insulating substrate.

【0006】従来は、これらの各駆動用ICは、テープ
キャリアパッケージ(TCP)に搭載し、このテープキ
ャリアパッケージを透明絶縁基板の周辺に複数個外付け
している。
Conventionally, each of these driving ICs is mounted on a tape carrier package (TCP), and a plurality of such tape carrier packages are externally mounted around a transparent insulating substrate.

【0007】しかし、このように透明絶縁基板は、その
周辺に駆動用ICが搭載されたTCPが外付けされる構
成となっているので、これらの回路によって、透明絶縁
基板のゲート線群とドレイン線群との交差領域によって
構成される表示領域の輪郭と、該透明絶縁基板の外枠の
輪郭との間の領域(通常、額縁と称している)の占める
面積が大きくなってしまい、液晶表示モジュールの外形
寸法を小さくしたいという要望に反する。
However, since the transparent insulating substrate is configured such that a TCP on which a driving IC is mounted is externally mounted, the gate line group and the drain of the transparent insulating substrate are formed by these circuits. The area occupied by a region (usually called a frame) between the outline of the display region formed by the intersection region with the line group and the outline of the outer frame of the transparent insulating substrate increases, and the liquid crystal display This is contrary to the desire to reduce the external dimensions of the module.

【0008】それゆえ、このような問題を少しでも解消
するために、すなわち、液晶表示素子の高密度化と液晶
表示モジュールの外形をできる限り縮小したいとの要求
から、TCP部品を使用せず、映像駆動用ICおよびゲ
ート走査駆動用ICを透明絶縁基板上に直接搭載する構
成が提案された。このような実装方式をフリップチップ
方式、あるいはチップ・オン・ガラス(COG)方式と
いう。
Therefore, in order to solve such a problem as much as possible, that is, to increase the density of the liquid crystal display element and to reduce the outer shape of the liquid crystal display module as much as possible, TCP components are not used. There has been proposed a configuration in which an image driving IC and a gate scanning driving IC are directly mounted on a transparent insulating substrate. Such a mounting method is called a flip chip method or a chip-on-glass (COG) method.

【0009】図18はフリップチップ方式の液晶表示素
子の概略構造を説明する要部断面図であって、SUB1
は液晶表示素子を構成する一方の透明絶縁基板(ここで
は、ガラス基板)、SUB2は同他方のガラス基板、L
Cは液晶、SLはシール(シートパターン)、ITO
A,ITOBは電極、ICは駆動IC、BUMPは駆動
ICの金バンプ(以下、単にバンプともいう)、ACF
は異方性導電膜、PSVは保護膜、FPCはフレキシブ
ル回路基板である。
FIG. 18 is a cross-sectional view of a main part for explaining a schematic structure of a flip-chip type liquid crystal display device.
Is a transparent insulating substrate (here, a glass substrate) constituting the liquid crystal display element, SUB2 is the other glass substrate, L
C is liquid crystal, SL is seal (sheet pattern), ITO
A and ITOB are electrodes, IC is a drive IC, BUMP is a gold bump (hereinafter also simply referred to as a bump) of a drive IC, ACF
Denotes an anisotropic conductive film, PSV denotes a protective film, and FPC denotes a flexible circuit board.

【0010】同図において、一対のガラス基板SUB
1,SUB2は液晶LCを挟持し、その周辺をシールS
Lで封止されている。一方のガラス基板SUB1に形成
された電極ITOはシールSLを越えて外部に延びて外
部端子、すなわち接続端子を構成している。なお、ここ
では接続端子をITOで総称して示している。
In FIG. 1, a pair of glass substrates SUB
1 and SUB2 sandwich the liquid crystal LC and seal S around the periphery.
It is sealed with L. The electrode ITO formed on one glass substrate SUB1 extends outside beyond the seal SL to form an external terminal, that is, a connection terminal. Here, the connection terminals are collectively shown by ITO.

【0011】駆動ICの金バンプBUMPの一方(駆動
ICの出力側)は、この接続端子ITOAに接続し他方
(駆動ICの入力側)は外部回路を搭載するフレキシブ
ル回路基板FPCに延びる電極ITOBに接続してい
る。
One of the gold bumps BUMP of the drive IC (the output side of the drive IC) is connected to the connection terminal ITOA, and the other (the input side of the drive IC) is connected to the electrode ITOB extending to the flexible circuit board FPC on which the external circuit is mounted. Connected.

【0012】搭載した駆動ICの接続部分には保護膜樹
脂SILが塗布され、静電防止および耐食防止膜とな
る。
A protective film resin SIL is applied to the connection portions of the mounted drive ICs to form an antistatic and anticorrosion film.

【0013】駆動ICの備えた金バンプBUMPは、そ
の表面は平坦ではなく、また複数のバンプ間での高さに
ばらつきがある。したがって、接続端子ITOに金バン
プBUMPを単に押圧するのみでは全てのバンプBUM
Pが接続端子に対して一様に導電接続される保証はな
い。
The surface of the gold bump BUMP provided in the driving IC is not flat, and the height among the plurality of bumps varies. Therefore, simply pressing the gold bumps BUMP against the connection terminals ITO causes all the bumps BUM to be pressed.
There is no guarantee that P will be uniformly conductively connected to the connection terminals.

【0014】このため、従来は、接続端子ITOと駆動
ICのバンプBUMPの接続は、接続端子ITO部分に
導電粒子を混入した異方性導電膜ACFを貼付した後、
駆動ICのバンプBUMPを当該接続端子ITOに位置
合わせし、ガラス基板SUB1と駆動ICとを押圧する
ことで両者の間に導電粒子を介在させ、この導電粒子に
よって導電接続がなされるようにしている。
For this reason, conventionally, the connection between the connection terminal ITO and the bump BUMP of the driving IC is performed by attaching an anisotropic conductive film ACF mixed with conductive particles to the connection terminal ITO portion.
The bump BUMP of the drive IC is aligned with the connection terminal ITO, and the glass substrate SUB1 and the drive IC are pressed to interpose conductive particles between the two, so that conductive connection is made by the conductive particles. .

【0015】図19は駆動ICに備える金バンプの表面
状態の説明図であって、(a)は当該バンプの高さ方向
の測定方向、(b)は測定値を示す。
FIGS. 19A and 19B are explanatory diagrams of the surface state of the gold bump provided in the drive IC, wherein FIG. 19A shows the measurement direction in the height direction of the bump, and FIG. 19B shows the measured value.

【0016】金バンプの高さZ(すなわち、接続端子と
対向する方向)を(a)に示したX−X’の5箇所の位
置で測定した結果が(b)あり、中央部X−X’での最
大高さが19μm、その表面の凹凸の最大値は5μmで
ある。
The results obtained by measuring the height Z of the gold bumps (that is, the direction facing the connection terminals) at five positions XX ′ shown in FIG. Is 19 μm, and the maximum value of the surface irregularities is 5 μm.

【0017】このように金バンプBUMPの表面には不
定形の凹凸があるため、この金バンプBUMPを接続端
子ITOに接触させたとき、バンプ毎の接触面積は一様
ではない。そのため、バンプと接続端子の接触部分の抵
抗値にばらつきがある。
As described above, since the surface of the gold bump BUMP has irregular irregularities, when the gold bump BUMP is brought into contact with the connection terminal ITO, the contact area of each bump is not uniform. Therefore, there is a variation in the resistance value at the contact portion between the bump and the connection terminal.

【0018】なお、この種の先行技術としては、例え
ば、特開平4−32171号公報、特開昭63−284
591号公報を挙げることができる。また、公知例では
ないが、フリップチップ方式の液晶表示装置に関して
は、本出願に係るモジュール実装方法(特願平6−25
6426号)がある。
As prior art of this kind, for example, Japanese Patent Application Laid-Open No. 4-32171 and Japanese Patent Application Laid-Open No. 63-284
No. 591 can be mentioned. Although not a known example, a flip-chip type liquid crystal display device is described in the module mounting method according to the present application (Japanese Patent Application No. 6-25 / 1990).
No. 6426).

【0019】[0019]

【発明が解決しようとする課題】上記したように、従来
のフリップチップ方式の液晶表示素子においては、駆動
用ICのバンプと透明絶縁基板上の端子とを直接加熱圧
着して接続するか、あるいは上記特開平4−32171
号公報、特開昭63−284591号公報に開示された
ように、両者の間に導電粒子を混入してなる異方性導電
膜を介して接続しているのが一般的であった。
As described above, in the conventional flip-chip type liquid crystal display device, the bumps of the driving IC and the terminals on the transparent insulating substrate are directly connected by heating and pressing, or JP-A-4-32171
As disclosed in Japanese Unexamined Patent Publication (Kokai) No. 63-284591, Japanese Patent Application Laid-Open No. 63-284591, it is general that the two are connected via an anisotropic conductive film in which conductive particles are mixed.

【0020】しかし、上記接続端子は透明導電膜単層で
形成されており、その表面の接触特性が良好でないため
抵抗が高く、導電性粒子を介在したものでは導電性粒子
の分布状態によっては接続抵抗値に大きなばらつきが生
じ、さらに環境の変化によっても当該抵抗値が上昇し、
信頼性を低下させる原因となっていた。
However, the connection terminal is formed of a single layer of a transparent conductive film, and has a high resistance due to poor contact characteristics on the surface thereof. If the connection terminal includes conductive particles, the connection terminal may be connected depending on the distribution state of the conductive particles. A large variation occurs in the resistance value, and the resistance value also increases due to a change in the environment,
This was a cause of lower reliability.

【0021】また、駆動用ICの実装位置ずれが生じた
場合は、そのバンプと端子との接続面積が縮小し、接続
抵抗が高くなったり、ばらついたりし、表示不良が発生
するという問題があった。
Further, when the mounting position of the driving IC is displaced, there is a problem that the connection area between the bump and the terminal is reduced, the connection resistance is increased or varies, and a display defect occurs. Was.

【0022】最近、液晶表示素子の高精細化が進み、ま
た、液晶表示素子の額縁部の縮小および液晶表示モジュ
ールの小型化のため、ゲート走査あるいはドレイン駆動
用ICをそれぞれ液晶表示素子の片側のみに配置するい
わゆる片側引き出し構造の採用により、駆動用ICへの
入力配線のピッチが縮小化する傾向にあるので、端子接
続における接続抵抗の問題は無視できないレベルとなっ
ている。
Recently, in order to improve the definition of the liquid crystal display element, and to reduce the frame of the liquid crystal display element and the size of the liquid crystal display module, a gate scanning or drain driving IC is provided only on one side of the liquid crystal display element. , The pitch of the input wiring to the driving IC tends to be reduced, so that the problem of connection resistance in terminal connection cannot be ignored.

【0023】本発明の目的は、上記従来技術の諸問題を
解消し、駆動用ICと透明絶縁基板上に形成された端子
との接続抵抗を小さくして信頼性を向上させると共に、
高品質の画像表示を可能としたフリップチップ方式の液
晶表示素子を有する液晶表示装置を提供することにあ
る。
An object of the present invention is to solve the above-mentioned problems of the prior art, to reduce the connection resistance between a driving IC and a terminal formed on a transparent insulating substrate and to improve reliability,
An object of the present invention is to provide a liquid crystal display device having a flip-chip type liquid crystal display element capable of displaying high-quality images.

【0024】[0024]

【課題を解決するための手段】上記課題を解決するため
に、請求項1に記載の第1の発明は、液晶層を介して重
ね合わせた2枚の透明絶縁基板の一方の前記基板面上に
形成した接続端子に加熱圧着接続で面実装するための金
バンプを備えた駆動用ICを搭載したフリップチップ方
式の液晶表示素子を有する液晶表示装置における前記金
バンプと前記接続端子とが直接接触する部分と、前記金
バンプと前記接続端子の間で前記バンプに少なくとも一
部が食い込んだ導電粒子を介して接触する部分とで前記
金バンプと前記接続端子を導電接続してなることを特徴
とする。
According to a first aspect of the present invention, there is provided a liquid crystal display device comprising: a first transparent insulating substrate having a liquid crystal layer interposed therebetween; Direct contact between the gold bumps and the connection terminals in a liquid crystal display device having a flip-chip type liquid crystal display element equipped with a driving IC provided with gold bumps for surface mounting by heat compression bonding to the connection terminals formed on the substrate And a portion in which the gold bump and the connection terminal are conductively connected at a portion between the gold bump and the connection terminal via a conductive particle at least partially cut into the bump. I do.

【0025】また、請求項2に記載の第2の発明は、液
晶層を介して重ね合わせた2枚の透明絶縁基板の一方の
前記基板面上に形成した接続端子に加熱圧着接続で面実
装するための金バンプを備えた駆動用ICを搭載したフ
リップチップ方式の液晶表示素子を有する液晶表示装置
における前記金バンプと前記接続端子とが直接接触する
部分と、前記金バンプと前記接続端子の間で前記加熱圧
着接続により前記金バンプに一部が食い込むと共に前記
金バンプと前記接続端子の接触する面方向と略々平行な
方向に偏平状に変形してなる導電粒子を介して接触する
部分とで前記金バンプと前記接続端子を導電接続してな
ることを特徴とする。
According to a second aspect of the present invention, there is provided a two-layered transparent insulating substrate which is superimposed with a liquid crystal layer interposed therebetween, and which is surface-mounted to a connection terminal formed on one of the substrate surfaces by heat compression bonding. A portion in which the gold bump and the connection terminal are in direct contact with each other in a liquid crystal display device having a flip-chip type liquid crystal display element having a driving IC provided with a gold bump for mounting the gold bump and the connection terminal. A part that contacts the gold bump through the conductive particles that is partially deformed in a direction substantially parallel to a surface direction in which the gold bump and the connection terminal come into contact with each other by the heat and pressure connection between the gold bump and the connection terminal. And the conductive connection between the gold bump and the connection terminal.

【0026】さらに、請求項3に記載の第3の発明は、
液晶層を介して重ね合わせた2枚の透明絶縁基板の一方
の前記基板面上に形成した接続端子に加熱圧着接続で面
実装するための金バンプを備えた駆動用ICを搭載した
フリップチップ方式の液晶表示素子を有する液晶表示装
置における前記金バンプと前記接続端子とが直接接触す
る部分と、前記金バンプと前記接続端子の間で前記金バ
ンプに少なくとも一部が食い込んだ導電粒子を介して接
触する部分および前記加熱圧着接続により前記金バンプ
に一部が食い込むと共に前記金バンプと前記接続端子の
接触する面方向と略々平行な方向に偏平状に変形してな
る導電粒子を介して接触する部分とで前記金バンプと前
記接続端子を導電接続してなることを特徴とする。
Further, a third invention according to a third aspect is characterized in that:
Flip-chip type equipped with a driving IC provided with gold bumps for surface mounting by heating and crimping connection to a connection terminal formed on one of the two transparent insulating substrates with a liquid crystal layer interposed therebetween. In the liquid crystal display device having the liquid crystal display element of the above, the gold bump and the connection terminal are in direct contact with each other, and between the gold bump and the connection terminal via the conductive particles at least partially cut into the gold bump. The contact portion and the conductive bump formed by the heat-pressing connection partially cut into the gold bump and are deformed in a flat shape in a direction substantially parallel to a surface direction where the gold bump contacts the connection terminal. And a conductive connection between the gold bump and the connection terminal.

【0027】さらに、請求項4に記載の第4の発明は、
前記接続端子の表面がITO透明導電膜、クロムCr、
モリブデンMo、タンタルTa、タングステンW、ある
いはその合金、またはアルミニウムAlあるいはその合
金の何れかからなることを特徴とする。
[0027] Further, the fourth invention according to claim 4 is characterized in that:
The surface of the connection terminal is made of ITO transparent conductive film, chrome Cr,
It is made of molybdenum Mo, tantalum Ta, tungsten W, or an alloy thereof, or aluminum Al or an alloy thereof.

【0028】さらに、請求項5に記載の第5の発明は、
液晶層を介して重ね合わせた2枚の透明絶縁基板の一方
の前記基板面上に形成した接続端子に加熱圧着接続で面
実装するための金バンプを備えた駆動用ICを搭載した
フリップチップ方式の液晶表示素子を有する液晶表示装
置において、前記金バンプと表面に金膜を有した接続端
子との間で前記金バンプおよび金膜に少なくとも一部が
食い込んだ導電粒子を介して接触する部分で導電接続し
てなることを特徴とする。
Further, the fifth invention according to claim 5 is as follows.
Flip-chip type equipped with a driving IC provided with gold bumps for surface mounting by heating and crimping connection to a connection terminal formed on one of the two transparent insulating substrates with a liquid crystal layer interposed therebetween. In a liquid crystal display device having a liquid crystal display element of the above, between the gold bumps and the connection terminals having a gold film on the surface, at a portion where the gold bumps and the gold film are in contact via conductive particles at least partially penetrated. It is characterized by being conductively connected.

【0029】さらに、請求項6に記載の第6の発明は、
前記第1、第2または第3の何れかの発明における前記
接続端子の少なくとも前記金バンプと接触する面に金膜
を有し、この金膜と前記金バンプとが直接接触する部分
と、前記導電粒子を介して上記金膜と前記金バンプとが
接触する部分とで前記金バンプと前記接続端子を導電接
続してなることを特徴とする。
Further, according to a sixth aspect of the present invention,
The connection terminal according to any one of the first, second, and third inventions has a gold film on at least a surface of the connection terminal that contacts the gold bump, and a portion where the gold film directly contacts the gold bump; The gold bump and the connection terminal are conductively connected at a portion where the gold film and the gold bump are in contact with each other via conductive particles.

【0030】[0030]

【発明の実施の形態】前記第1の発明の構成において、
液晶表示素子は液晶層を介して重ね合わせた2枚の透明
絶縁基板の一方の前記基板面上に形成した接続端子に加
熱圧着接続で面実装するための金バンプを備えた駆動用
ICを搭載したフリップチップ方式であり、前記金バン
プと前記接続端子の導電接続を前記金バンプと前記接続
端子とが直接接触する部分と、前記金バンプと前記接続
端子の間で前記バンプに少なくとも一部が食い込んだ導
電粒子を介して接触する部分とで行われる。この導電粒
子は金バンプを接続端子に圧接する際に、当該金バンプ
に対して特にその表面に存在する凹凸に食い込むような
硬度を有し、前記接続端子に対する接触面積を大きくす
る効果を発揮して接続抵抗値を小さくする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the configuration of the first invention,
The liquid crystal display element is equipped with a driving IC provided with gold bumps for surface mounting by heating and crimping connection to a connection terminal formed on one of the two transparent insulating substrates via a liquid crystal layer. In the flip-chip method, the conductive connection between the gold bump and the connection terminal, a portion where the gold bump and the connection terminal are in direct contact, and at least a part of the bump between the gold bump and the connection terminal This is performed at a portion that comes into contact with the cut-in conductive particles. The conductive particles have a hardness such that when the gold bump is pressed against the connection terminal, the hardness is such that the gold bump bites into irregularities existing particularly on the surface of the gold bump, and has an effect of increasing a contact area with the connection terminal. To reduce the connection resistance.

【0031】また、前記第2の発明の構成において、液
晶表示素子は液晶層を介して重ね合わせた2枚の透明絶
縁基板の一方の前記基板面上に形成した接続端子に加熱
圧着接続で面実装するための金バンプを備えた駆動用I
Cを搭載したフリップチップ方式であり、前記金バンプ
と前記接続端子の導電接続を前記金バンプと前記接続端
子とが直接接触する部分と、前記金バンプと前記接続端
子の間で前記バンプに少なくとも一部が食い込むと共に
前記金バンプと前記接続端子の接触する面方向と略々平
行な方向に偏平状に変形してなる導電粒子を介して接触
する部分とで行われる。この導電粒子は金バンプを接続
端子に圧接する際に、当該金バンプに対して特にその表
面に存在する凹凸に一部が食い込むと共に押し潰される
ような硬度を有し、前記接続端子に対する接触面積を大
きくする効果で接続抵抗値が小さくなる。
In the structure of the second aspect of the present invention, the liquid crystal display element is connected to a connection terminal formed on one of the two transparent insulating substrates with the liquid crystal layer interposed therebetween by a heat compression connection. Driving I with gold bumps for mounting
C is a flip-chip type, and the conductive connection between the gold bump and the connection terminal is made at least in a portion where the gold bump and the connection terminal are in direct contact with each other, and between the gold bump and the connection terminal at the bump. Partial penetration occurs and the contact occurs through conductive particles that are deformed flat in a direction substantially parallel to the surface direction in which the gold bump and the connection terminal contact. The conductive particles have a hardness such that, when the gold bump is pressed against the connection terminal, a part of the gold bump is particularly crushed and crushed in the unevenness existing on the surface of the gold bump. , The connection resistance value is reduced.

【0032】さらに、前記第3の発明の構成において、
液晶表示素子は液晶層を介して重ね合わせた2枚の透明
絶縁基板の一方の前記基板面上に形成した接続端子に加
熱圧着接続で面実装するための金バンプを備えた駆動用
ICを搭載したフリップチップ方式であり、前記金バン
プと前記接続端子の導電接続を前記金バンプと前記接続
端子とが直接接触する部分と、前記金バンプと前記接続
端子の間で前記バンプに少なくとも一部が食い込んだ導
電粒子を介して接触する部分、および前記金バンプと前
記接続端子の間で前記バンプに少なくとも一部が食い込
む導電粒子と前記金バンプと前記接続端子の接触する面
方向と略々平行な方向に偏平状に変形してなる導電粒子
を介して接触する部分とで行われる。前者の導電粒子は
金バンプを接続端子に圧接する際に、当該金バンプに対
して特にその表面に存在する凹凸に食い込むような硬度
を有し、後者の導電粒子は前記バンプに少なくとも一部
が食い込む導電粒子と前記金バンプと前記接続端子の接
触する面方向と略々平行な方向に偏平状に変形する硬度
を有し、前記接続端子に対する接触面積を大きくする効
果で接続抵抗値が小さくなる。
Further, in the configuration of the third aspect,
The liquid crystal display element is equipped with a driving IC provided with gold bumps for surface mounting by heating and crimping connection to a connection terminal formed on one of the two transparent insulating substrates via a liquid crystal layer. In the flip-chip method, the conductive connection between the gold bump and the connection terminal, a portion where the gold bump and the connection terminal are in direct contact, and at least a part of the bump between the gold bump and the connection terminal A portion that is in contact with the cut conductive particles, and between the gold bump and the connection terminal, at least a portion of the conductive particle that bites into the bump is substantially parallel to a surface direction in which the gold bump and the connection terminal are in contact with each other. This is performed at a portion that is in contact with the conductive particles that are deformed flat in the direction. The former conductive particles have a hardness such that when the gold bumps are pressed against the connection terminals, the gold bumps particularly penetrate into irregularities existing on the surface thereof, and the latter conductive particles have at least a part of the bumps. It has a hardness that deforms flat in a direction substantially parallel to the surface direction where the conductive particles bite, the gold bumps and the connection terminals are in contact with each other, and the connection resistance value is reduced due to the effect of increasing the contact area with the connection terminals. .

【0033】さらに、上記第4の発明の構成において
は、前記接続端子の表面がITO透明導電膜、クロムC
r、モリブデンMo、タンタルTa、タングステンW、
あるいはその合金、またはアルミニウムAlあるいはそ
の合金の何れかとすることにより、前記接続端子に対す
る接触面積を大きくする効果で接続抵抗値が小さくな
る。
Further, in the structure of the fourth invention, the surface of the connection terminal is made of an ITO transparent conductive film,
r, molybdenum Mo, tantalum Ta, tungsten W,
Alternatively, by using an alloy thereof, or aluminum Al or an alloy thereof, the connection resistance value decreases due to the effect of increasing the contact area with the connection terminal.

【0034】さらに、上記第5の発明の構成において
は、液晶層を介して重ね合わせた2枚の透明絶縁基板の
一方の前記基板面上に形成した接続端子に加熱圧着接続
で面実装するための金バンプを備えた駆動用ICを搭載
したフリップチップ方式であり、前記金バンプと表面に
金膜を有した接続端子との間で前記金バンプおよび金膜
に少なくとも一部が食い込んだ導電粒子を介して接触す
る部分で導電接続したことにより、前記接続端子に対す
る接触面積を大きくする効果で接続抵抗値が小さくな
る。
Further, in the structure of the fifth aspect of the present invention, the two transparent insulating substrates which are overlapped via the liquid crystal layer are surface-mounted to the connection terminals formed on one of the substrate surfaces by heat compression connection. A conductive chip mounted with a driving IC having gold bumps, wherein the gold bump and the gold film at least partially penetrate the gold bump and the gold film between the gold bump and a connection terminal having a gold film on the surface. The connection resistance is reduced due to the effect of increasing the contact area with the connection terminal by conducting conductive connection at the portion contacting through the connection.

【0035】さらに、上記第6の発明の構成において
は、前記第5の発明における金膜を転写バンプから形成
することで製造が容易となり、前記接続端子に対する接
触面積を大きくする効果で接続抵抗値が小さくなる。
Further, in the configuration of the sixth aspect, the production is facilitated by forming the gold film of the fifth aspect from the transfer bump, and the connection resistance value is increased by the effect of increasing the contact area with the connection terminal. Becomes smaller.

【0036】さらにまた、上記第7の発明の構成におい
ては、前記第1、第2または第3の何れかの発明におけ
る前記接続端子の少なくとも前記金バンプと接触する面
上に金膜を有し、この金膜と前記金バンプとの直接接触
部分と、前記導電粒子を介した上記金膜と前記金バンプ
との接触する部分とで前記金バンプと前記接続端子間が
導電接続される。金バンプと接続端子の両者の接触面を
金としたことで、金バンプと接続端子、および導電粒子
を介在した両者の接触面積が大きくなり、接続抵抗値が
小さくなる。
Further, in the configuration of the seventh aspect of the present invention, a gold film is provided on at least a surface of the connection terminal according to any one of the first, second, and third aspects, which is in contact with the gold bump. The portion between the gold film and the gold bump and the portion between the gold film and the gold bump via the conductive particles are electrically connected between the gold bump and the connection terminal. Since the contact surfaces of both the gold bumps and the connection terminals are made of gold, the contact area between the gold bumps, the connection terminals, and both with the conductive particles interposed therebetween increases, and the connection resistance value decreases.

【0037】このように、本発明によれば、透明絶縁基
板(ガラス基板)に形成したITO等の接続端子とこの
透明絶縁基板に搭載する面実装型駆動ICの金バンプの
接触面積が大きくなるため、両者間の接続抵抗値が小さ
くなり、高信頼性かつ高画質の表示が可能となる。
As described above, according to the present invention, the contact area between the connection terminals such as ITO formed on the transparent insulating substrate (glass substrate) and the gold bumps of the surface mount drive IC mounted on the transparent insulating substrate is increased. Therefore, the connection resistance value between the two becomes small, and high-reliability and high-quality display can be performed.

【0038】以下、本発明の実施例につき、図面を参照
してさらに詳細に説明する。
Hereinafter, embodiments of the present invention will be described in more detail with reference to the drawings.

【0039】図1は本発明による液晶表示装置の第1実
施例を構成する液晶表示素子の要部断面模式図であっ
て、SUB1は透明絶縁基板としてのガラス基板、IC
は駆動IC、BUMPは金バンプ、透明導電膜ITO
(Indium−Tin−Oxide)は液晶表示素子
(LCD)に形成した接続端子、ECPAは異方性導電
膜ACFの接着剤中に分散された導電粒子、PASは保
護膜、HSNは駆動ICの配線(IC配線)である。
FIG. 1 is a schematic cross-sectional view of a main part of a liquid crystal display device constituting a first embodiment of a liquid crystal display device according to the present invention.
Is drive IC, BUMP is gold bump, transparent conductive film ITO
(Indium-Tin-Oxide) is a connection terminal formed on a liquid crystal display device (LCD), ECPA is conductive particles dispersed in an adhesive of an anisotropic conductive film ACF, PAS is a protective film, and HSN is wiring of a driving IC. (IC wiring).

【0040】同図において、液晶表示素子の一方のガラ
ス基板SUB1上の有効領域外には外部回路に接続する
ための接続端子ITOが形成されている。一方、フリッ
プチップ方式(COG方式)で実装する駆動ICには、
アルミニウム等の配線HSNに金バンプBUNPが形成
されている。なお、PASは保護膜である。
In the figure, a connection terminal ITO for connecting to an external circuit is formed outside the effective area on one glass substrate SUB1 of the liquid crystal display element. On the other hand, the driving IC mounted by the flip chip method (COG method) includes:
A gold bump BUNP is formed on a wiring HSN of aluminum or the like. Note that PAS is a protective film.

【0041】ガラス基板SUB1への駆動ICの実装
は、ガラス基板SUB1に形成された接続端子ITOに
異方性導電膜を貼付した後、駆動ICの金バンプBUM
Pを対面させて両者を加熱しながら押圧することによっ
て、金バンプBUMPと接続端子ITOの直接接触部と
上記異方性導電膜に含まれる導電粒子ECPAを介在さ
せた接触で導電的に接続される。この導電粒子ECPA
は駆動ICの実装時の加熱押圧で金バンプBUMPに食
い込むような硬さを有するコア材料にニッケルメッキを
施し、その上に金膜をコーティングして成る。その直径
は例えば5μmである。
The drive IC is mounted on the glass substrate SUB1 by attaching an anisotropic conductive film to the connection terminal ITO formed on the glass substrate SUB1, and then mounting the gold bump BUM on the drive IC.
By pressing P while facing each other while heating them, the direct contact portion between the gold bump BUMP and the connection terminal ITO is conductively connected to the contact via the conductive particles ECPA included in the anisotropic conductive film. You. This conductive particle ECPA
Is formed by applying a nickel plating to a core material having a hardness such that the core material can bite into the gold bump BUMP by heating and pressing at the time of mounting of the driving IC, and coating a gold film thereon. Its diameter is, for example, 5 μm.

【0042】駆動ICの実装時の加熱圧着時、導電性粒
子ECPAは金バンプBUMPの表面にある凹部に食い
込んだ状態で接続端子ITOに接触する。
At the time of heat-compression bonding at the time of mounting the drive IC, the conductive particles ECPA come into contact with the connection terminal ITO in a state of being cut into the concave portion on the surface of the gold bump BUMP.

【0043】したがって、ガラス基板SUB1上の接続
端子ITOと駆動ICの金バンプBUMPとは当該金バ
ンプBUMPと接続端子の直接接続部分と金バンプBU
MPに食い込んだ導電粒子ECPAとの接触部分とで導
電接続される。
Therefore, the connection terminal ITO on the glass substrate SUB1 and the gold bump BUMP of the driving IC are directly connected to the gold bump BUMP and the connection terminal and the gold bump BUMP.
The conductive connection is established at the contact portion with the conductive particles ECPA that has penetrated the MP.

【0044】このように、本実施例によれば、接続端子
ITOと金バンプBUMPとの接続部分の接触面積が従
来の導電粒子のみによる接続に比較して大きくなるため
接触抵抗値が低減され、また、金バンプ間の導電接続が
一様になり導電接続の信頼性が向上し、結果として高画
質の液晶表示が得られる。
As described above, according to the present embodiment, the contact area of the connection portion between the connection terminal ITO and the gold bump BUMP is larger than that of the conventional connection using only conductive particles, so that the contact resistance value is reduced. In addition, the conductive connection between the gold bumps becomes uniform, and the reliability of the conductive connection is improved. As a result, a high-quality liquid crystal display can be obtained.

【0045】図2は本発明による液晶表示装置の第2実
施例を構成する液晶表示素子の要部断面模式図であっ
て、図1と同一符号は同一部分に対応し、ECPBは異
方性導電膜に含まれる導電粒子である。
FIG. 2 is a schematic sectional view of a main part of a liquid crystal display device constituting a liquid crystal display device according to a second embodiment of the present invention. In FIG. 2, the same reference numerals as those in FIG. The conductive particles contained in the conductive film.

【0046】この導電粒子ECPBは、前記実施例にお
ける導電粒子ECPAに比較して軟質のコア材料からな
り、その他の構成は前記実施例での説明と同様である。
The conductive particles ECPB are made of a softer core material than the conductive particles ECPA in the above-described embodiment, and the other configurations are the same as those described in the above-described embodiment.

【0047】本実施例では、前記実施例において使用さ
れた導電粒子に代えて、駆動ICの実装時の押圧により
一部は金バンプBUMPに食い込むと共に、接続端子と
金バンプの対向面と平行な方向に偏平状に変形する導電
粒子ECPBを用いたものである。
In this embodiment, instead of the conductive particles used in the above embodiment, a part of the conductive bumps are cut into the gold bumps BUMP by the pressing at the time of mounting the drive IC, and are parallel to the opposing surfaces of the connection terminals and the gold bumps. The conductive particles ECPB that deform flat in the direction are used.

【0048】この様な導電粒子ECPBを用いたこと
で、接続端子ITOとの接触面積はさらに大きくなる。
By using such conductive particles ECPB, the contact area with the connection terminal ITO is further increased.

【0049】前記実施例と同様に、ガラス基板SUB1
上の接続端子ITOと駆動ICの金バンプBUMPとは
当該金バンプBUMPと接続端子の直接接続部分と金バ
ンプBUMPに食い込んだ導電粒子ECPBとの接触部
分とで導電接続される。
As in the case of the above embodiment, the glass substrate SUB1
The upper connection terminal ITO and the gold bump BUMP of the driving IC are conductively connected to each other by a direct connection portion between the gold bump BUMP and the connection terminal and a contact portion between the gold bump BUMP and the conductive particles ECPB cut into the gold bump BUMP.

【0050】このように、本実施例によれば、接続端子
ITOと金バンプBUMPとの接続部分の接触面積が従
来の導電粒子のみによる接続に比較してさらに大きくな
るため接触抵抗値が低減され、また、金バンプ間の導電
接続が一様になり導電接続の信頼性が向上し、結果とし
て高画質の液晶表示が得られる。
As described above, according to this embodiment, the contact area of the connection portion between the connection terminal ITO and the gold bump BUMP is further increased as compared with the conventional connection using only conductive particles, so that the contact resistance value is reduced. In addition, the conductive connection between the gold bumps becomes uniform, and the reliability of the conductive connection is improved. As a result, a high-quality liquid crystal display can be obtained.

【0051】図3は本発明による液晶表示装置の第3実
施例を構成する液晶表示素子の要部断面模式図であっ
て、図1および図2と同一符号は同一部分に対応する。
FIG. 3 is a schematic sectional view of a main part of a liquid crystal display element constituting a third embodiment of the liquid crystal display device according to the present invention, and the same reference numerals as those in FIGS. 1 and 2 correspond to the same parts.

【0052】本実施例は、前記第1の実施例と第2の実
施例を組み合わせたものであり、比較的固い導電粒子E
CPAと、比較的軟質の導電粒子ECPBとを異方性導
電膜に混在させておくことで、特に金バンプBUMPの
高さばらつきを吸収する自由度が大きく、一様な導電接
続を得ることができる。
This embodiment is a combination of the first embodiment and the second embodiment, and has relatively hard conductive particles E.
By mixing CPA and relatively soft conductive particles ECPB in the anisotropic conductive film, it is possible to obtain a uniform conductive connection with a high degree of freedom for absorbing the height variation of the gold bump BUMP. it can.

【0053】この様に、二種の導電粒子ECPA、EC
PBを用いたことで、ガラス基板SUB1の接続端子I
TOと駆動ICの金バンプBUMPとは当該金バンプB
UMPと接続端子の直接接続部分と金バンプBUMPに
食い込んだ導電粒子ECPBとの接触部分とで導電接続
される。
As described above, two kinds of conductive particles ECPA and EC
By using PB, the connection terminal I of the glass substrate SUB1 is
TO and the gold bump BUMP of the driving IC are the gold bump B
Conductive connection is made between the direct connection portion between the UMP and the connection terminal and the contact portion between the UMP and the conductive particles ECPB that has cut into the gold bump BUMP.

【0054】本実施例によれば、接続端子ITOと金バ
ンプBUMPとの接続部分の接触面積が従来の導電粒子
のみによる接続に比較してさらに大きくなるため接触抵
抗値が低減されると共に、特に金バンプBUMPの高さ
ばらつきを吸収する自由度が大きくなり、金バンプ間の
導電接続が一様になって導電接続の信頼性が向上し、結
果として高画質の液晶表示が得られる。
According to the present embodiment, the contact area of the connection portion between the connection terminal ITO and the gold bump BUMP is further increased as compared with the conventional connection using only conductive particles, so that the contact resistance value is reduced, and The degree of freedom to absorb the height variation of the gold bumps BUMP is increased, the conductive connection between the gold bumps is made uniform, and the reliability of the conductive connection is improved. As a result, a high-quality liquid crystal display is obtained.

【0055】図4は接続端子への金バンプの接触面積に
対する接触部分の抵抗変化の一例の説明図であって、横
軸にバンプの接触面積(μm/バンプ)を、縦軸に接続
抵抗値変化(Ω)をとって示し、接続端子にバンプを加
熱圧着接続して、温度65°C、湿度95%で放置した
場合の結果である。
FIG. 4 is a diagram illustrating an example of a change in resistance of a contact portion with respect to a contact area of a gold bump to a connection terminal. The horizontal axis represents the contact area of the bump (μm / bump), and the vertical axis represents the connection resistance value. The change (Ω) is shown, and the results are obtained when the bumps are connected to the connection terminals by heat compression bonding and left at a temperature of 65 ° C. and a humidity of 95%.

【0056】なお、使用したバンプの面積は70×70
μm2 、異方性導電膜に混入した導電粒子は2万個/m
2 である。このため、各バンプ当たり平均約98個の
導電粒子が存在することになる。また、使用した導電粒
子径は約5μmである。
The area of the bump used was 70 × 70.
μm 2 , 20,000 conductive particles mixed in anisotropic conductive film / m
m 2 . Thus, there will be an average of about 98 conductive particles per bump. The used conductive particle diameter is about 5 μm.

【0057】接続端子として、本例では、透明スパッタ
リングで形成された1000〜2000Å厚の透明導電
膜ITO(Indium−Tin−Oxide:ネサ
膜)を使用した。なお、この接続端子は実施例で後述す
る《透明絶縁基板SUB1の製造方法》の項に記載した
工程Cの透明画素電極ITO1と同時形成される。
In this example, a transparent conductive film ITO (Indium-Tin-Oxide: Nesa film) having a thickness of 1000 to 2000 mm formed by transparent sputtering was used as the connection terminal. Note that this connection terminal is formed simultaneously with the transparent pixel electrode ITO1 in the step C described in the section <Method of Manufacturing Transparent Insulating Substrate SUB1> described later in the embodiment.

【0058】ITO接続端子では、接触面積に対する接
触部分の抵抗変化は、168時間後では黒菱形、504
時間後では白四角に示すように変化する。すなわち、本
例では、接触面積が300μm2 以下の場合、加熱圧着
条件としては、金バンプと接続端子とが直接接触せず、
異方性導電膜を介してのみの電気接続となるよう加圧し
た。しかし、接続端子とバンプとの抵抗値値の目標値を
略20Ωとすると、この異方性導電膜を介してのみの電
気接続では信頼性の上で不十分であることが分かった。
このため、両者の接触面積を400μm2 以上にするた
め、更に、加熱圧着条件として、強く加圧し、金バンプ
とITO接続端子とが直接接触するようにしたことで、
接続信頼性を向上することができた。
In the case of the ITO connection terminal, the change in resistance of the contact portion with respect to the contact area shows a black diamond, 504 after 168 hours.
After an hour, it changes as shown by a white square. That is, in this example, when the contact area is 300 μm 2 or less, the heating and pressing conditions are such that the gold bump does not directly contact the connection terminal,
Pressure was applied so as to make electrical connection only through the anisotropic conductive film. However, when the target value of the resistance value between the connection terminal and the bump was set to approximately 20Ω, it was found that electrical connection only via the anisotropic conductive film was insufficient in reliability.
For this reason, in order to make the contact area of both more than 400 μm 2 , furthermore, as a heat-pressing condition, a strong pressure was applied so that the gold bump and the ITO connection terminal were in direct contact with each other.
Connection reliability could be improved.

【0059】すなわち、金バンプとITO接続端子とが
直接接触する部分と前記金バンプに少なくとも一部が食
い込んだ導電粒子を介して接触する部分とを形成し、接
触面積を500μm2 および700μm2 に増加させ
る。こうして、504時間後経過後も信頼性上問題ない
特性が得られた。
That is, a portion where the gold bump and the ITO connection terminal are in direct contact and a portion where the gold bump is in contact with at least a part of the gold bump via conductive particles are formed, and the contact area is reduced to 500 μm 2 and 700 μm 2 . increase. Thus, characteristics having no problem in reliability were obtained even after elapse of 504 hours.

【0060】なお、本例は、接続端子の材料として、透
明導電膜ITOの例を示したが、その他の接続端子表面
の材料としては、熱処理プロセスに安定な高融点金属で
あるクロムCr、モリブデンMo、タンタルTa、タン
グステンW、あるいはこれらの合金、または熱処理プロ
セス的に多少不安定であるが、抵抗値が低くでき、信号
波形の歪みを低減できるアルミニウムAl、あるいはそ
の合金が使用できる。これらの材料は、いずれも導電粒
子および金バンプの表面との接触抵抗が高いため、信頼
性上良好な導電接続をとるには、前記第1〜第3実施例
に記載の透明導電膜ITOと同様な接続構造が必要とな
る。
In this example, a transparent conductive film ITO was used as the material for the connection terminal. Other materials for the connection terminal surface, such as chromium Cr and molybdenum, which are high melting point metals stable in a heat treatment process, are used. Mo, tantalum Ta, tungsten W, or an alloy thereof, or aluminum Al or an alloy thereof, which is somewhat unstable in terms of a heat treatment process but whose resistance value can be reduced and distortion of a signal waveform can be reduced, can be used. Since these materials all have high contact resistance with the surface of the conductive particles and the gold bumps, in order to obtain a conductive connection with good reliability, the transparent conductive film ITO described in the first to third embodiments must be used. A similar connection structure is required.

【0061】一方、接続端子の表面に金膜を転写パンプ
等で形成すると、金膜を形成しない上記の接続端子表面
に比べ、小さい接触面積でも良好な接続が得られること
が分かった。その理由は、金Au−金Au加熱圧着で強
く接合され、接続端子表面の金膜と導電粒子および金バ
ンプの表面との接触抵抗が極めて低くできるためであ
る。
On the other hand, it has been found that when a gold film is formed on the surface of the connection terminal by a transfer pump or the like, a good connection can be obtained even with a small contact area as compared with the above-mentioned connection terminal surface where no gold film is formed. The reason is that gold-Au—gold-Au bonding is performed strongly by heat and pressure, and the contact resistance between the gold film on the connection terminal surface and the surfaces of the conductive particles and the gold bumps can be extremely low.

【0062】図5は本発明による液晶表示装置の第4実
施例を構成する液晶表示素子の要部断面模式図であっ
て、前記第1の実施例と同一符号は同一部分に対応し、
AUCは金膜である。
FIG. 5 is a schematic sectional view of a main part of a liquid crystal display device constituting a fourth embodiment of the liquid crystal display device according to the present invention, wherein the same reference numerals as those in the first embodiment correspond to the same parts.
AUC is a gold film.

【0063】同図において、液晶表示素子の一方のガラ
ス基板SUB1上の有効領域外には前記第1の実施例と
同様に外部回路に接続するための接続端子ITOが形成
されていると共にその上に金膜AUCがコーティングさ
れている。一方、フリップチップ方式(COG方式)で
実装する駆動ICには、アルミニウム等の配線HSNに
金バンプBUMPが形成されている。なお、PASは保
護膜である。
In the same figure, outside the effective area on one glass substrate SUB1 of the liquid crystal display element, a connection terminal ITO for connecting to an external circuit is formed as well as above the first embodiment, as in the first embodiment. Is coated with a gold film AUC. On the other hand, a gold bump BUMP is formed on a wiring HSN of aluminum or the like in a drive IC mounted by a flip chip method (COG method). Note that PAS is a protective film.

【0064】本実施例では、接続端子ITO上の金膜A
UCは、位置精度を考慮し、駆動IC側の金バンプの面
積約70×70μm2 より形状が大きい約75×75μ
2の金バンプを直接ITO接続端子上に転写バンプ法
により形成した。
In this embodiment, the gold film A on the connection terminal ITO
UC is about 75 × 75 μm which is larger than the area of about 70 × 70 μm 2 of the gold bump on the drive IC in consideration of positional accuracy.
was formed by transfer bump method gold bumps m 2 directly on the ITO connection terminal.

【0065】なお、駆動IC側の金バンプBUMPの高
さバラツキが5〜10μm程度あるため、転写バンプA
UCの厚さTは、約1〜40μmと厚い膜に形成し、導
電粒子ECPAが下地のITO接続端子と直接接触する
のを防いだ。また、ITO接続端子上の転写バンプはI
TO透明導電膜との付着性が弱いため、例えば、ITO
接続端子上に中間金属層として錫Snや金Auの薄い層
を形成しておくことでITO透明導電膜との合金が形成
されるので付着性が良くなる。
Since the height variation of the gold bump BUMP on the driving IC side is about 5 to 10 μm, the transfer bump A
The thickness T of the UC was formed as a thick film of about 1 to 40 μm to prevent the conductive particles ECPA from directly contacting the underlying ITO connection terminal. The transfer bump on the ITO connection terminal is I
Due to weak adhesion to the TO transparent conductive film, for example, ITO
By forming a thin layer of tin Sn or gold Au as an intermediate metal layer on the connection terminal, an alloy with the ITO transparent conductive film is formed, so that the adhesion is improved.

【0066】本実施例では、下地端子としてITO透明
導電膜を使用したが、その他の接続端子表面の材料とし
ては、熱処理プロセスに安定な高融点金属であるクロム
Cr、モリブデンMo、タンタルTa、タングステン
W、あるいはこれらの合金、または熱処理プロセス的に
多少不安定であるが、抵抗値を低くでき、信号波形の歪
みを低減できるアルミニウムAl、あるいはその合金が
使用できる。特に、アルミニウムAlは金Auと加熱圧
着により容易に合金を形成して転写バンプの付着性が良
いため、LSIチップの電極に通常使用されているもの
である。
In this embodiment, the ITO transparent conductive film was used as the base terminal. Other materials for the connection terminal surface were chromium Cr, molybdenum Mo, tantalum Ta, tungsten W, or an alloy thereof, or aluminum Al or an alloy thereof, which is somewhat unstable in the heat treatment process but can reduce the resistance value and reduce the distortion of the signal waveform, can be used. In particular, aluminum Al is commonly used for an electrode of an LSI chip because it easily forms an alloy with gold Au by heating and pressing and has good adhesion of a transfer bump.

【0067】なお、上記のITO接続端子面へ成膜する
金Au膜は、0.01μm以上であればよい。
The gold Au film formed on the ITO connection terminal surface may be at least 0.01 μm.

【0068】すなわち、他の実施例として、ITO透明
導電膜上に無電解メッキにてニッケルNiを0.2μm
厚に成膜し、この上にさらに金Auを0.01μm厚に
メッキした。これによれば、接続抵抗値の初期バラツキ
が小さく、抵抗値の経時変化も少ない。
That is, as another embodiment, nickel Ni was deposited on an ITO transparent conductive film by electroless plating to a thickness of 0.2 μm.
A thick film was formed, and gold Au was further plated thereon to a thickness of 0.01 μm. According to this, the initial variation of the connection resistance value is small, and the change with time of the resistance value is small.

【0069】このようにITO透明導電膜上に0.01
μm以上の薄い金膜を成膜することで接続抵抗値の初期
バラツキが小さく、かつ高温高湿試験後の抵抗値変化も
極めて小さくなる。
As described above, 0.01 μm is formed on the ITO transparent conductive film.
By forming a thin gold film having a thickness of not less than μm, the initial variation of the connection resistance value is small, and the change in the resistance value after the high temperature and high humidity test is extremely small.

【0070】なお、テープキャリアパッケージTCP端
子やLSIチップの電極に転写バンプを形成する方法
は、例えば、畑田 賢造著「TAB技術入門」(工業調
査会、1990年1月25日初版発行、第100〜16
6頁)に記載されている。
A method of forming transfer bumps on a tape carrier package TCP terminal or an electrode of an LSI chip is described in, for example, Kenzo Hatada, “Introduction to TAB Technology” (Industry Research Council, first edition issued on January 25, 1990, No. 100 ~ 16
6).

【0071】ガラス基板SUB1への駆動ICの実装
は、ガラス基板SUB1に形成された接続端子ITO上
の転写バンプからなる金膜AUC上に異方性導電膜を貼
付した後、駆動ICの金バンプBUMPを対面させて両
者を押圧することによって、金バンプBUMPと接続端
子ITO上の金膜AUCの表面上にて上記異方性導電膜
に含まれる導電粒子ECPAを介在させた接触で導電的
に接続される。この導電粒子ECPAは駆動ICの実装
時の押圧で金バンプBUMPに食い込むような硬さを有
する例えばプラスチックのコア材料にニッケルメッキを
施し、その上に金膜をコーティングして成る。その直径
は例えば5μmである。
The drive IC is mounted on the glass substrate SUB1 by attaching an anisotropic conductive film on a gold film AUC formed of a transfer bump on the connection terminal ITO formed on the glass substrate SUB1, and then mounting the gold bump on the drive IC. By pressing the BUMPs facing each other and pressing them both, the gold bumps BUMP and the surfaces of the gold films AUC on the connection terminals ITO are electrically conductive by contact with the conductive particles ECPA included in the anisotropic conductive film. Connected. The conductive particles ECPA are formed by applying nickel plating to, for example, a plastic core material having such a hardness as to bite into the gold bump BUMP by pressing at the time of mounting of the driving IC, and coating a gold film thereon. Its diameter is, for example, 5 μm.

【0072】駆動ICの実装時の押圧時、導電性粒子E
CPAは金バンプBUMPの表面にある凹部に食い込ん
だ状態でさらに接続端子ITO上の金膜AUCに若干食
い込むように接触する。
At the time of pressing at the time of mounting the driving IC, the conductive particles E
While the CPA bites into the concave portion on the surface of the gold bump BUMP, it contacts the gold film AUC on the connection terminal ITO so as to bite slightly.

【0073】したがって、ガラス基板SUB1上の接続
端子ITOと駆動ICの金バンプBUMPとは当該金バ
ンプBUMPと接続端子ITO上の金膜AUCの表面上
にて金バンプBUMPに食い込んだ導電粒子ECPAと
の接触部分とで導電接続される。
Therefore, the connection terminals ITO on the glass substrate SUB1 and the gold bumps BUMP of the driving IC are formed by the conductive particles ECPA that have penetrated the gold bumps BUMP on the surfaces of the gold bumps BUMP and the gold film AUC on the connection terminals ITO. Is conductively connected with the contact portion of.

【0074】このように、本実施例によれば、接続端子
ITO上に表面の接触抵抗値が極めて小さい金膜AUC
をコーティングしたことで、金バンプBUMPと導電粒
子ECPAと金膜AUCとの接触面積が非常に小さくて
も良好な接続が得られる。
As described above, according to the present embodiment, the gold film AUC having a very small surface contact resistance is provided on the connection terminal ITO.
, A good connection can be obtained even if the contact area between the gold bump BUMP, the conductive particles ECPA and the gold film AUC is very small.

【0075】これにより、金バンプとガラス側端子との
導電接続の信頼性が向上し、結果として高画質の液晶表
示が得られる。
As a result, the reliability of the conductive connection between the gold bump and the glass side terminal is improved, and as a result, a high quality liquid crystal display can be obtained.

【0076】図6は本発明による液晶表示装置の第5実
施例を構成する液晶表示素子の要部断面模式図であっ
て、前記第4の実施例と同一符号は同一部分に対応す
る。
FIG. 6 is a schematic sectional view of a main part of a liquid crystal display element constituting a fifth embodiment of the liquid crystal display device according to the present invention. The same reference numerals as those in the fourth embodiment correspond to the same parts.

【0077】同図においては、接触面積をさらに増加さ
せるために、加熱圧着条件として、強く加圧して駆動I
C側の金バンプBUMPとITO接続端子上の転写金バ
ンプAUCとが直接接触する部分を形成するようにして
接続信頼性を更に向上させたものである。
In the figure, in order to further increase the contact area, the driving pressure was set to a high pressure as the heating and pressing condition.
The connection reliability is further improved by forming a portion where the C-side gold bump BUMP and the transfer gold bump AUC on the ITO connection terminal are in direct contact.

【0078】すなわち、駆動IC側の金バンプMPの大
きさ約70×70μm2 に対しITO接続端子上の転写
金バンプAUCとが直接接触する部分と前記金バンプB
UMPに少なくとも一部が食い込んだ導電粒子EPCA
を介して転写金バンプAUCとが接触する部分とを合計
した接触面積を400μm2 になるように増加させる。
その結果、導電接続抵抗を更に低減でき、信頼性が向上
して高画質の液晶表示が得られる。
That is, for the size of the gold bump MP on the drive IC side of about 70 × 70 μm 2, the portion where the transfer gold bump AUC on the ITO connection terminal directly contacts the gold bump MP
Conductive particles EPCA at least partially penetrated into UMP
And the total contact area with the portion that comes into contact with the transferred gold bump AUC through the substrate is increased to 400 μm 2 .
As a result, the conductive connection resistance can be further reduced, the reliability is improved, and a high-quality liquid crystal display can be obtained.

【0079】図7は本発明による液晶表示装置の第6実
施例を構成する液晶表示素子の要部断面模式図であっ
て、図2および図6と同一符号は同一部分に対応する。
FIG. 7 is a schematic sectional view of a main part of a liquid crystal display element constituting a sixth embodiment of the liquid crystal display device according to the present invention. The same reference numerals as those in FIGS. 2 and 6 correspond to the same parts.

【0080】前記第2実施例で説明したように、導電粒
子ECPBは、導電粒子ECPAに比較して軟質のプラ
スチック等のコア材料からなる。
As described in the second embodiment, the conductive particles ECPB are made of a core material such as plastic, which is softer than the conductive particles ECPA.

【0081】本実施例では、導電粒子ECPBは駆動I
Cの実装時の押圧により一部は金バンプBUMPに食い
込むと共に接続端子ITO上の金膜AUCに若干食い込
み、さらに接続端子と金バンプの対向面と平行な方向に
偏平状に変形する導電粒子ECPBを用いたものであ
る。
In this embodiment, the conductive particles ECPB
The conductive particles ECPB which partly bite into the gold bump BUMP and slightly bite into the gold film AUC on the connection terminal ITO due to the pressure at the time of mounting of the C and further deform flatly in a direction parallel to the opposing surface of the connection terminal and the gold bump. Is used.

【0082】この様に、接続端子ITO上に金膜AUC
をコーティングし、さらに偏平に変形する導電粒子EC
PBを用いたことで、接続端子ITOとの接触面積はさ
らに大きくなる。
As described above, the gold film AUC is formed on the connection terminal ITO.
Conductive particles EC that are coated and further deformed flat
The use of PB further increases the contact area with the connection terminal ITO.

【0083】前記実施例と同様に、ガラス基板SUB1
に形成した接続端子ITO上の金膜AUCと駆動ICの
金バンプBUMPとは当該金バンプBUMPと金膜AU
Cの直接接続部分と金バンプBUMPに食い込んだ導電
粒子ECPBと金膜AUCの接触部分とで導電接続され
る。
As in the above embodiment, the glass substrate SUB1
The gold film AUC on the connection terminal ITO and the gold bump BUMP of the driving IC correspond to the gold bump BUMP and the gold film AU.
A conductive connection is made between the direct connection portion of C and the contact portion between the conductive particles ECPB penetrating the gold bump BUMP and the gold film AUC.

【0084】このように、本実施例によれば、接続端子
ITO上に形成した金バンプAUCと駆動ICの金バン
プBUMPとの接続部分の接触面積がさらに大きくなる
ため接触抵抗値が低減し、また、金バンプ間の導電接続
が一様になって導電接続の信頼性が向上し、結果として
高画質の液晶表示が得られる。
As described above, according to this embodiment, the contact area of the connection portion between the gold bump AUC formed on the connection terminal ITO and the gold bump BUMP of the driving IC is further increased, so that the contact resistance value is reduced. In addition, the conductive connection between the gold bumps becomes uniform, and the reliability of the conductive connection is improved. As a result, a high-quality liquid crystal display can be obtained.

【0085】図8は本発明による液晶表示装置の第7実
施例を構成する液晶表示素子の要部断面模式図であっ
て、図6および図7と同一符号は同一部分に対応する。
FIG. 8 is a schematic sectional view of a main part of a liquid crystal display device constituting a seventh embodiment of the liquid crystal display device according to the present invention, and the same reference numerals in FIGS. 6 and 7 correspond to the same parts.

【0086】本実施例は、前記第5の実施例と第6の実
施例を組み合わせたものであり、比較的固い導電粒子E
CPBと、比較的軟質の導電粒子ECPBとを異方性導
電膜に混在させておくと共に、ガラス基板SUB1に形
成した接続端子ITO上に金膜AUCをコーティングし
たことで、特に金バンプBUMPの高さバラツキを吸収
する自由度が大きく、導電粒子と金膜AUCとの接触面
積も大きくなって一様な導電接続を得ることができる。
This embodiment is a combination of the fifth embodiment and the sixth embodiment, and has relatively hard conductive particles E.
The CPB and the relatively soft conductive particles ECPB are mixed in the anisotropic conductive film, and the connection terminal ITO formed on the glass substrate SUB1 is coated with the gold film AUC. The degree of freedom for absorbing the variation is large, and the contact area between the conductive particles and the gold film AUC is increased, so that a uniform conductive connection can be obtained.

【0087】この様に、二種の導電粒子ECPA、EC
PBを用いると共に、ガラス基板SUB1に形成した接
続端子ITO上に金膜AUCをコーティングしたこと
で、ガラス基板SUB1の接続端子ITO上の金膜AU
Cと駆動ICの金バンプBUMPとは当該金バンプBU
MPと金膜AUCの直接接続部分と金バンプBUMPに
食い込んだ導電粒子ECPBとの接触部分とで導電接続
される。
As described above, two kinds of conductive particles ECPA and EC
By using PB and coating the gold film AUC on the connection terminal ITO formed on the glass substrate SUB1, the gold film AU on the connection terminal ITO of the glass substrate SUB1 is formed.
C and the gold bump BUMP of the drive IC are the gold bump BU
A conductive connection is made between a direct connection portion between the MP and the gold film AUC and a contact portion between the MP and the conductive particle ECPB that has cut into the gold bump BUMP.

【0088】前記図4に示したように、表面が金膜から
なる接続端子では、接触面積に対する接触分の抵抗変化
は、金膜がない場合に比べ格段に導電特性が向上してい
る。すなわち、504時間後では同図×印に示したよう
に変化する。
As shown in FIG. 4, in the connection terminal having a surface made of a gold film, the change in resistance with respect to the contact area with respect to the contact area is significantly improved in the conductive characteristics as compared with the case where no gold film is provided. That is, after 504 hours, it changes as shown by the X mark in FIG.

【0089】本実施例では、接触面積が300μm2
下の場合、加熱圧着条件としては、金バンプBUMPと
表面が金膜AUCからなる接続端子とが直接接触せず、
異方性導電膜を介してのみの電気接続となるように加圧
した。
In the present embodiment, when the contact area is not more than 300 μm 2 , the conditions of the thermocompression bonding are such that the gold bump BUMP does not directly contact the connection terminal having the surface made of the gold film AUC.
Pressure was applied so as to make electrical connection only through the anisotropic conductive film.

【0090】しかし、表面が金膜AUCからなる接続端
子と金バンプBUMPとの間の接触抵抗値の目標値を略
20Ωとすると、この異方性導電膜を介してのみの電気
接続で、信頼性上問題ない接続が可能であることが分か
った。
However, assuming that the target value of the contact resistance value between the connection terminal having the surface made of the gold film AUC and the gold bump BUMP is approximately 20Ω, the electrical connection only through the anisotropic conductive film can be used. It turned out that a connection with no sexual problems was possible.

【0091】さらに、より高い信頼性を確保するため、
駆動IC側の金バンプBUMPと転写バンプAUCとの
合計接触面積を400μm2 以上にすることを目的と
し、加圧を強く設定し、駆動IC側の金バンプBUMP
と転写バンプAUCとが直接接触するようにした。
Further, in order to ensure higher reliability,
The purpose is to increase the total contact area between the gold bump BUMP on the drive IC and the transfer bump AUC to 400 μm 2 or more.
And the transfer bump AUC were in direct contact.

【0092】これにより、更に接続抵抗を低下でき、接
続信頼性を向上でき、高温高湿度条件下で504時間経
過後も信頼性上問題無い特性が得られた。
As a result, the connection resistance can be further reduced, the connection reliability can be improved, and characteristics having no problem in reliability can be obtained even after 504 hours under high temperature and high humidity conditions.

【0093】このように、上記第6、第7の実施例によ
れば、接続端子ITO上の金膜AUCと駆動ICの金バ
ンプBUMPとの接続部分の接触面積が従来の導電粒子
のみによる接続に比較してさらに大きくなるため接触抵
抗値が大幅に低減すると共に、特に金バンプBUMPの
高さばらつきを吸収する自由度が大きくなり、金バンプ
間の導電接続が一様になって導電接続の信頼性が向上
し、結果として高画質の液晶表示が得られる。
As described above, according to the sixth and seventh embodiments, the contact area of the connection portion between the gold film AUC on the connection terminal ITO and the gold bump BUMP of the drive IC is reduced by the conventional connection using only conductive particles. The contact resistance value is greatly reduced because of the large size of the bumps, and the degree of freedom to absorb height variations of the gold bumps BUMP is increased. Reliability is improved, and as a result, a high-quality liquid crystal display is obtained.

【0094】次に、上記した本発明による構造を有する
液晶表示装置の詳細について、さらに説明する。
Next, the details of the liquid crystal display device having the above-described structure according to the present invention will be further described.

【0095】《駆動用ICチップ搭載部近傍の平面およ
び断面構成》図9は透明絶縁基板(例えば、ガラス基
板)上に駆動用ICを搭載した様子を示す平面図、また
図10は図9のA−A線で切断した断面図である。
FIG. 9 is a plan view showing a state in which a driving IC is mounted on a transparent insulating substrate (for example, a glass substrate), and FIG. 10 is a plan view of FIG. It is sectional drawing cut | disconnected by the AA line.

【0096】図9、図10において、LCDは液晶表示
素子、SUB1は一方のガラス基板、SUB2は他方の
ガラス基板、SLはシールパターン、ARは有効表示部
(有効画面エリア)、COMは導電ビーズや銀ペースト
等を介して他方のガラス基板SUB2側の共通電極パタ
ーンに電気的に接続させるガラス基板SUB1上の電
極、TDM,GTMは駆動ICからの出力信号を有効表
示部AR内の配線に供給する配線、ACF1,ACF2
は異方性導電膜、Tdは駆動用ICへ入力信号を供給す
る入力配線、ALCは位置合わせマーク、PSV1,P
SV2は保護膜、SILシリコーン層、LCは液晶、B
Mはブラックマトリクス、POL1,POL2は偏光
板、EPXはエポキシ樹脂、BUMPは駆動ICの金バ
ンプ、d1,d2は電極(ITO)、TMは出力端子、
FPCはフレキシブル基板、BFIはベースフィルムで
ある。
9 and 10, LCD is a liquid crystal display element, SUB1 is one glass substrate, SUB2 is the other glass substrate, SL is a seal pattern, AR is an effective display portion (effective screen area), and COM is conductive beads. The electrodes on the glass substrate SUB1, which are electrically connected to the common electrode pattern on the other glass substrate SUB2 via silver paste or the like, the TDM, and the GTM supply the output signal from the driving IC to the wiring in the effective display area AR. Wiring, ACF1, ACF2
Is an anisotropic conductive film, Td is an input wiring for supplying an input signal to the driving IC, ALC is an alignment mark, PSV1, PV
SV2 is a protective film, SIL silicone layer, LC is liquid crystal, B
M is a black matrix, POL1 and POL2 are polarizing plates, EPX is an epoxy resin, BUMP is a gold bump of a drive IC, d1 and d2 are electrodes (ITO), TM is an output terminal,
FPC is a flexible substrate, and BFI is a base film.

【0097】駆動ICの金バンプBUMPはITOから
なる電極d1、d2に前記した実施例で説明した何れか
の態様で導電接続されている。
The gold bump BUMP of the driving IC is conductively connected to the electrodes d1 and d2 made of ITO in any one of the modes described in the above embodiments.

【0098】なお、図9では一方のガラス基板SUB2
は一点鎖線で示してあるが、図10に示したようにガラ
ス基板SUB1の上方に重なって位置し、シールパター
ンSLにより、有効表示部ARを含んで液晶LCを封入
している。
FIG. 9 shows one glass substrate SUB2.
Is indicated by a one-dot chain line, but is positioned above the glass substrate SUB1 as shown in FIG. 10, and the liquid crystal LC including the effective display part AR is sealed by the seal pattern SL.

【0099】異方性導電膜ACFは、一列に並んだ複数
個の駆動用IC部分に共通して細長い形状となったもの
(ACF2)と上記複数個の駆動用ICへの入力配線パ
ターン部分に共通して細長い形状となったもの(ACF
1)を別々に貼り付ける。
The anisotropic conductive film ACF has an elongated shape (ACF2) common to a plurality of driving IC portions arranged in a line, and an anisotropic conductive film ACF has an input wiring pattern portion for the plurality of driving IC portions. What has become a common elongated shape (ACF
Paste 1) separately.

【0100】パッシベーション膜(保護膜)PSV1,
PSVは、図10にも示したように、電食防止のために
できる限り配線部を被覆し、露出部分は異方性導電膜A
CF1にて覆うようにする。
The passivation film (protective film) PSV1,
As shown in FIG. 10, the PSV covers the wiring portion as much as possible to prevent electrolytic corrosion, and the exposed portion is covered with the anisotropic conductive film A.
Cover with CF1.

【0101】さらに、駆動用ICの側面周辺は、シリコ
ーン樹脂SILが充填され、保護が多重化されている。
Further, the periphery of the side surface of the driving IC is filled with silicone resin SIL, and protection is multiplexed.

【0102】《液晶表示素子とその外周部に配置された
回路》図11は本発明による液晶表示素子における駆動
ICの実装状態を説明する要部斜視図であって、一方の
ガラス基板SUB1に駆動ICをフリップチップ方式で
実装し、この駆動ICに接続する外部回路と搭載するフ
レキシブル基板FPC1,FPC3は上記一方のガラス
基板SUB1の端縁から同図の太矢印で示したように当
該ガラス基板SUB1の裏面に折り込まれる。これによ
り、液晶表示装置の額縁を大幅に狭くすることができ
る。なお、同図のA−A線は前記図9のA−A線に相当
する。
<< Liquid Crystal Display Element and Circuit Arranged on Its Outer Peripheral >> FIG. 11 is a perspective view of a main part for explaining a mounting state of a driving IC in the liquid crystal display element according to the present invention, and is driven by one glass substrate SUB1. The ICs are mounted in a flip-chip manner, and the flexible substrates FPC1 and FPC3 mounted with the external circuit connected to the drive IC are mounted on the glass substrate SUB1 as shown by a thick arrow in FIG. Folded into the back of Thereby, the frame of the liquid crystal display device can be significantly reduced. Note that the line AA in FIG. 9 corresponds to the line AA in FIG.

【0103】《透明絶縁基板SUB1の製造方法》次
に、上述した液晶表示装置の一方のガラス基板SUB1
側の製造方法について、図12〜図14を参照して説明
する。なお、同各図において、中央の文字は工程名の略
称であり、左側は画素部分、右側はゲ−ト端子付近の断
面形状で見た加工の流れを示す。工程BおよびDを除
き、工程A〜Gの工程は各写真(ホト)処理に対応して
区分けしたもので、各工程のいずれの断面図もホト処理
後の加工が終わり、ホトレジストを除去した段階を示し
ている。また、上記写真(ホト)処理とは本説明ではホ
トレジストの塗布からマスクを使用した選択露光を経
て、それを現像するまでの一連の作業を示すものとし、
繰り返しの説明は避ける。以下区分した工程にしたがっ
て、説明する。
<< Method of Manufacturing Transparent Insulating Substrate SUB1 >> Next, one glass substrate SUB1 of the liquid crystal display device described above.
The side manufacturing method will be described with reference to FIGS. In each of the figures, the middle letter is an abbreviation of the process name, the left side shows the pixel portion, and the right side shows the processing flow as seen in the cross-sectional shape near the gate terminal. Except for the steps B and D, the steps A to G are classified according to each photo (photo) processing, and the processing after the photo processing is completed in all the sectional views of each step, and the photoresist is removed. Is shown. In the description, the photo (photo) processing refers to a series of operations from application of a photoresist, through selective exposure using a mask, to development thereof.
Avoid repeated explanations. A description will be given below according to the divided steps.

【0104】工程A、図12 7059ガラス(商品名)からなるガラス基板SUB1
の両面に酸化シリコン膜SIOをディップ処理により設
けた後、500°C、60分間のベ−クを行なう。な
お、このSIO膜は透明絶縁基板SUB1の表面凹凸を
緩和するために形成するが、凹凸が少ない場合、省略で
きる工程である。
Step A, FIG. 12 Glass substrate SUB1 made of 7059 glass (trade name)
After a silicon oxide film SIO is provided on both surfaces by dipping, baking is performed at 500 ° C. for 60 minutes. Note that this SIO film is formed to alleviate the surface irregularities of the transparent insulating substrate SUB1, but can be omitted if the irregularities are small.

【0105】膜厚が2800ÅのAl−Ta、Al−T
i−Ta、Al−Pd等からなる第1導電膜g1をスパ
ッタリングにより設ける。これをホト処理後、リン酸と
硝酸と氷酢酸との混酸液で第1導電膜g1を選択的にエ
ッチングする。
Al-Ta, Al-T having a thickness of 2800 °
A first conductive film g1 made of i-Ta, Al-Pd, or the like is provided by sputtering. After this, the first conductive film g1 is selectively etched with a mixed acid solution of phosphoric acid, nitric acid and glacial acetic acid.

【0106】工程B、図12 レジスト直描後(前述した陽極酸化パタ−ン形成後)、
3%酒石酸をアンモニヤによりPH6.25±0.05
に調整した溶液をエチレングリコ−ル液で1:9に稀釈
した液からなる陽極酸化液中にガラス基板SUB1を浸
漬し、化成電流密度が0.5mA/cm2 になるように
調整する(定電流化成)。
Step B, FIG. 12 After drawing the resist directly (after forming the anodic oxidation pattern described above),
PH 6.25 ± 0.05 3% tartaric acid by ammonia
The glass substrate SUB1 is immersed in an anodic oxidizing solution consisting of a solution prepared by diluting the solution adjusted to 1: 9 with ethylene glycol solution so as to adjust the formation current density to 0.5 mA / cm 2 (constant). Current formation).

【0107】次に、所定のAl23膜厚が得られるのに
必要な化成電圧125Vに達するまで陽極酸化(陽極化
成)を行なう。
Next, anodic oxidation (anodic formation) is performed until the formation voltage 125 V required to obtain a predetermined Al 2 O 3 film thickness is reached.

【0108】その後、この状態で数10分保持すること
が望ましい(定電圧化成)。これは均一なAl23膜を
得る上で大事なことである。それによって、導電膜g1
が陽極酸化され、走査信号線(ゲ−トライン)GL上お
よび側面に自己整合的に膜厚が1800Åの陽極酸化膜
AOFが形成され、薄膜トランジストTFTのゲ−ト絶
縁膜の一部となる。
Thereafter, it is desirable to hold this state for several tens of minutes (constant voltage formation). This is important for obtaining a uniform Al 2 O 3 film. Thereby, the conductive film g1
Is anodically oxidized to form an anodized film AOF having a thickness of 1800 ° on the scanning signal lines (gate lines) GL and side surfaces in a self-aligned manner, and becomes a part of the gate insulating film of the thin film transistor TFT.

【0109】工程C、図12 膜厚が1400ÅのITO膜からなる導電膜d1をスパ
ッタリングにより設ける。ホト処理後、エッチング液と
して塩酸と硝酸の混酸液で導電膜d1を選択的にエッチ
ングすることにより、ゲ−ト端子GTM、ドレイン端子
DTMの最上層および透明画素電極ITO1を形成す
る。
Step C, FIG. 12 A conductive film d1 made of an ITO film having a thickness of 1400 ° is provided by sputtering. After the photo-treatment, the conductive film d1 is selectively etched with a mixed acid solution of hydrochloric acid and nitric acid as an etchant, thereby forming the gate terminal GTM, the uppermost layer of the drain terminal DTM, and the transparent pixel electrode ITO1.

【0110】工程D、図13 プラズマCVD装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚2000Åの窒化Si膜を設
け、プラズマCVD装置にシランガス、水素ガスを導入
して、膜厚が2000Åのi型非晶質Si膜を設けたの
ち、プラズマCVD装置に水素ガス、ホスフィンガスを
導入して膜厚が300ÅのN+ 型の非晶質Si膜d0を
設ける。この成膜は同一CVD装置で反応室を変え連続
して行なう。
Step D, FIG. 13 Ammonia gas, silane gas, and nitrogen gas are introduced into a plasma CVD apparatus to provide a 2000-nm-thick Si nitride film, and silane gas and hydrogen gas are introduced into the plasma CVD apparatus to form a film. After providing a 2000 ° i-type amorphous Si film, hydrogen gas and phosphine gas are introduced into a plasma CVD apparatus to form a 300 ° -thick N + -type amorphous Si film d0. This film formation is performed continuously by changing the reaction chamber in the same CVD apparatus.

【0111】工程E、図13 ホト処理後、ドライエッチングガスとしてSF6、BC
lを使用してN+ 型非晶質Si膜d0、i型非晶質Si
膜ASをエッチングする。続けて、SF6を使用して窒
化Si膜GIをエッチングする。もちろん、SF6ガス
でN+ 型非晶質Si膜d0、i型非晶質Si膜ASおよ
び窒化Si膜GIを連続してエッチングしても良い。
Step E, FIG. 13 After the photo-processing, SF 6 , BC
n + type amorphous Si film d0, i-type amorphous Si
The film AS is etched. Subsequently, the Si nitride film GI is etched using SF 6 . Of course, the N + -type amorphous Si film d0, the i-type amorphous Si film AS and the Si nitride film GI may be successively etched with SF 6 gas.

【0112】このように3層のCVD膜をSF6を主成
分とするガスで連続的にエッチングすることが本実施例
の製造工程の特徴である。すなわち、SF6ガスに対す
るエッチング速度はN+ 型非晶質Si膜d0、i型非晶
質Si膜AS、窒化Si膜GIの順に大きい。したがっ
て、N+ 型非晶質Si膜d0がエッチング完了し、i型
非晶質Si膜ASがエッチングされ始めると上部のN+
型非晶質Si膜d0がサイドエッチされ結果的にi型非
晶質Si膜ASが約70度のテ−パに加工される。
The feature of the manufacturing process of the present embodiment is that the three-layer CVD film is continuously etched with a gas containing SF 6 as a main component. That is, the etching rate with respect to the SF6 gas increases in the order of the N + type amorphous Si film d0, the i type amorphous Si film AS, and the Si nitride nitride film GI. Accordingly, N + -type amorphous Si film d0 is completed etched, the i-type amorphous Si film AS begins to be etched upper portion of the N +
The type amorphous Si film d0 is side-etched, and as a result, the i-type amorphous Si film AS is processed into a tape of about 70 degrees.

【0113】また、i型非晶質Si膜ASのエッチング
が完了し、窒化Si膜GIがエッチングされ始めると、
上部のN+ 型非晶質Si膜d0、i型非晶質Si膜AS
の順にサイドエッチされ、結果的にi型非晶質Si膜A
Sが約50度、窒化シリコン膜GIが20度にテ−パ加
工される。上記テ−パ形状のため、その上部にソ−ス電
極SD1が形成された場合も断線の確率は著しく低減さ
れる。N+ 型非晶質Si膜d0のテ−パ角度は90度に
近いが、厚さが300Åと薄いために、この段差での断
線の確率は非常に小さい。したがって、N+ 型非晶質S
i膜d0、i型非晶質Si膜AS、窒化Si膜GIの平
面パタ−ンは厳密には同一パタ−ンではなく、断面が順
テ−パ形状となるため、N+ 型非晶質Si膜d0、i型
非晶質Si膜AS、窒化Si膜GIの順に大きなパタ−
ンとなる。
When the etching of the i-type amorphous Si film AS is completed and the etching of the Si nitride film GI starts,
Upper N + -type amorphous Si film d0, i-type amorphous Si film AS
In this order, resulting in i-type amorphous Si film A
S is taped to about 50 degrees, and the silicon nitride film GI is taped to 20 degrees. Due to the taper shape, the probability of disconnection is significantly reduced even when the source electrode SD1 is formed thereon. Although the taper angle of the N + -type amorphous Si film d0 is close to 90 degrees, since the thickness is as thin as 300 °, the probability of disconnection at this step is very small. Therefore, N + type amorphous S
i layer d0, i-type amorphous Si film AS, the plane pattern of the Si nitride film GI - down is strictly identical pattern - not the emission cross-section Junte - for a path shape, N + -type amorphous The larger the pattern in the order of the Si film d0, the i-type amorphous Si film AS, and the Si nitride film GI.
It becomes.

【0114】工程F、図14 膜厚が600ÅのCrからなる第2導電膜d2をスパッ
タリングにより設け、さらに膜厚が4000ÅのAl−
Pd、Al−Si、Al−Ta、Al−Ti−Ta等か
らなる第3導電膜d3をスパッタリングにより設ける。
ホト処理後、第3導電膜d3を工程Aと同様な液でエッ
チングし、第2導電膜d2を硝酸第2セリウムアンモニ
ウム溶液でエッチングし、映像信号線DL、ソ−ス電極
SD1、ドレイン電極SD2を形成する。
Step F, FIG. 14 A second conductive film d2 made of Cr having a thickness of 600 .ANG. Is provided by sputtering, and a second conductive film d2 having a thickness of 4000 .ANG.
A third conductive film d3 made of Pd, Al-Si, Al-Ta, Al-Ti-Ta, or the like is provided by sputtering.
After the photo-treatment, the third conductive film d3 is etched with the same liquid as in the step A, the second conductive film d2 is etched with a ceric ammonium nitrate solution, and the video signal line DL, the source electrode SD1, and the drain electrode SD2 are formed. To form

【0115】ここで本実施例では、工程Eに示すよう
に、N+ 型非晶質Si膜d0、i型非晶質Si膜AS、
窒化Si膜GIが順テ−パとなっているため、映像信号
線DLの抵抗の許容度の大きい液晶表示装置では第2導
電膜d2のみで形成することも可能である。
Here, in this embodiment, as shown in step E, the N + type amorphous Si film d0, the i type amorphous Si film AS,
Since the Si nitride film GI has a forward taper, in a liquid crystal display device having a large tolerance of the resistance of the video signal line DL, it is possible to form only the second conductive film d2.

【0116】つぎに、ドライエッチング装置にSF6
BClを導入して、N+ 型非晶質Si膜d0をエッチン
グすることにより、ソ−スとドレイン間のN+ 型半導体
層d0を選択的に除去する。
Next, SF 6 ,
By introducing BCl and etching the N + -type amorphous Si film d0, the N + -type semiconductor layer d0 between the source and the drain is selectively removed.

【0117】工程G、図14 プラズマCVD装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が0.6μmの窒化Si膜を設
ける。ホト処理後、ドライエッチングガスとしてSF6
を使用してエッチングすることにより、保護膜PSV1
を形成する。保護膜としてはCVDで形成したSiN膜
のみならず、有機材料を用いたものも使用できる。
Step G, FIG. 14 An ammonia gas, a silane gas, and a nitrogen gas are introduced into a plasma CVD apparatus to form a 0.6 μm-thick Si nitride film. After photo processing, SF6 is used as a dry etching gas.
The protective film PSV1 is etched by using
To form As the protective film, not only a SiN film formed by CVD but also a film using an organic material can be used.

【0118】図15は薄膜トランジスタTFTをスイッ
チング素子として用いたアクティブ・マトリクス方式T
FT液晶表示モジュールのTFT液晶表示素子とその外
周部に配置された回路を示すブロック図である。
FIG. 15 shows an active matrix type T using thin film transistors TFT as switching elements.
FIG. 3 is a block diagram showing a TFT liquid crystal display element of an FT liquid crystal display module and circuits arranged on an outer peripheral portion thereof.

【0119】同図では、それぞれ液晶表示素子(TFT
−LCD)の片側のみに配置されたドレインドライバI
1〜ICMおよびゲートドライバIC1〜ICNは、図8
3に示したように、液晶表示素子の一方のガラス基板S
UB1上に形成されたドレイン側引き出し線DTMおよ
びゲート側引き出し線GTMと異方性導電膜ACF2あ
るいは紫外線硬化樹脂SIL等でチップ・オン・ガラス
実装(COG実装)されている。本例では、XGA仕様
である800×3×600の有効ドットを有する液晶表
示素子に適用している。
In the figure, the liquid crystal display elements (TFT
-LCD), a drain driver I arranged only on one side
C 1 ~IC M and the gate driver IC 1 ~IC N is 8
As shown in FIG. 3, one glass substrate S of the liquid crystal display element
Drain-side lead lines DTM and gate-side lead lines GTM formed on UB1 are mounted on a chip-on-glass (COG mounting) with an anisotropic conductive film ACF2 or an ultraviolet curable resin SIL. In this example, the present invention is applied to a liquid crystal display element having 800 × 3 × 600 effective dots of the XGA specification.

【0120】このため、液晶表示素子の透明絶縁基板上
には、240出力のドレインドライバICを長辺に10
個(M=10)と、101出力のゲートドライバICを
短辺に6個(N=6)とをCOG実装している。画素数
からは、ゲートドライバの出力は、合計600出力あれ
ば足りるが、後述するように、有効画素部の上下に追加
ゲート線を形成するため、最上部101出力、中央部1
00出力×4、および最下部101出力の構成をとって
いる。なお、同一のゲートドライバICにて、100、
101出力の使い分けができる。
For this reason, a drain driver IC having 240 outputs is placed on the long side of the transparent insulating substrate of the liquid crystal display element.
(M = 10) and six (N = 6) gate driver ICs with 101 outputs on the short side are mounted by COG. From the number of pixels, it is sufficient for the output of the gate driver to be a total of 600 outputs. However, as will be described later, additional gate lines are formed above and below the effective pixel section.
It has a configuration of 00 outputs × 4 and the lowermost 101 outputs. Note that 100,
The 101 outputs can be used properly.

【0121】液晶表示素子の上側にはドレインドライバ
部103が配置され、また、側面部には、ゲートドライ
バ部104、他方の側面部には、コントローラ部10
1、電源部102が配置されている。コントローラ部1
01および電源部102、ドレインドライバ部103、
ゲートドライバ部104は、それぞれ電気的接続手段J
N1、3により相互接続されている。
A drain driver section 103 is disposed above the liquid crystal display element, a gate driver section 104 is provided on a side face, and a controller section 10 is provided on the other side face.
1. The power supply unit 102 is provided. Controller 1
01, a power supply unit 102, a drain driver unit 103,
The gate driver unit 104 is provided with an electric connection unit J
They are interconnected by N1 and N3.

【0122】本例では、XGAパネルとして800×3
×600ドットの10.4インチ画面サイズのTFT液
晶表示モジュールを設計した。このため、赤(R)、緑
(G)、青(B)の各ドットの大きさは、264μm
(ゲート線ピッチ)×88μm(ドレイン線ピッチ)と
なっており、1画素は、赤色(R)、緑色(G)、青色
(B)の3ドットの組合わせで、264μm角となって
いる。このため、ドレイン線引き出し配線DTMを80
0×3本とすると、引き出し線ピッチは100μm以下
となってしまい、現在使用可能なテープキャリアパッケ
ージ(TCP)実装の接続ピッチ限界以下となる。CO
G実装では、使用する異方性導電膜等の材料にも依存す
るが、おおよそ駆動用ICチップのバンプBUMPのピ
ッチで約70μmおよび下地配線との交叉面積で約40
μm角が現在使用可能な最小値といえる。このため、本
例では、液晶パネルの1個の長辺側にドレインドライバ
ICを一列に並べ、ドレイン線を該長辺側に引き出し
て、ドレイン線引き出し配線DTMのピッチを88μm
とした。したがって、駆動用ICチップのバンプBUM
P(図10参照)ピッチを約70μmおよび下地配線と
の交叉面積を約40μm角に設計でき、図2に示した第
2実施例に従い、ITO接続端子と金バンプをより高い
信頼性で接続するのが可能となった。ゲート線ピッチは
264μmと十分大きいため、片側の短辺側にてゲート
線引き出しGTMを引き出しているが、さらに高精細に
なると、ドレイン線と同様に対向する2個の短辺側にゲ
ート線引き出し線GTMを交互に引き出すことも可能で
ある。
In this example, 800 × 3
A TFT liquid crystal display module with a screen size of 10.4 inches of 600 dots was designed. Therefore, the size of each of the red (R), green (G), and blue (B) dots is 264 μm.
(Gate line pitch) × 88 μm (drain line pitch), and one pixel is 264 μm square in combination of three dots of red (R), green (G), and blue (B). Therefore, the drain line lead-out wiring DTM is set to 80
If the number of lines is 0 × 3, the lead line pitch will be 100 μm or less, which is below the connection pitch limit of currently available tape carrier package (TCP) mounting. CO
In the G mounting, although it depends on the material of the anisotropic conductive film to be used, the pitch of the bump BUMP of the driving IC chip is about 70 μm and the crossing area with the underlying wiring is about 40 μm.
The μm square can be said to be the minimum value currently available. For this reason, in this example, the drain driver ICs are arranged in a line on one long side of the liquid crystal panel, the drain lines are drawn out to the long side, and the pitch of the drain line drawing wiring DTM is 88 μm.
And Therefore, the bump BUM of the driving IC chip
The P (see FIG. 10) pitch can be designed to be about 70 μm and the area of intersection with the underlying wiring to be about 40 μm square. According to the second embodiment shown in FIG. 2, the ITO connection terminal and the gold bump are connected with higher reliability. It became possible. Since the gate line pitch is 264 μm, which is sufficiently large, the gate line lead-out GTM is drawn out on one short side. It is also possible to draw the lines GTM alternately.

【0123】ドレイン線あるいはゲート線を交互に引き
出す方式では、前述したように、引き出し配線DTMあ
るいはGTMと駆動用ICの出力側BUMPとの接続は
容易になるが、周辺回路基板を液晶パネルPNLの対向
する2長辺の外周部に配置する必要が生じ、このため、
外形寸法が片側引き出しの場合よりも大きくなるという
問題があった。
In the method of alternately extracting the drain lines or the gate lines, the connection between the extraction wiring DTM or GTM and the output side BUMP of the driving IC is facilitated as described above, but the peripheral circuit substrate is connected to the liquid crystal panel PNL. It is necessary to dispose them on the outer periphery of two opposing long sides.
There is a problem that the external dimensions are larger than in the case of single-sided drawer.

【0124】特に、表示色数が増えると表示データのデ
ータ線数が増加し、情報処理装置の最外形が大きくな
る。このため、本例では、多層フレキシブル基板を使用
することで、従来の問題を解決した。また、XGAパネ
ルとして、10インチ以上の画面サイズとなると、ドレ
イン線引き出し配線DTMのピッチは、約100μm以
上と大きくなり、1個の長辺側にドレインドライバIC
をCOG実装にて片側配置できる。
In particular, when the number of display colors increases, the number of data lines of display data increases, and the outermost shape of the information processing apparatus increases. For this reason, in this example, the conventional problem was solved by using a multilayer flexible substrate. Also, when the screen size of the XGA panel becomes 10 inches or more, the pitch of the drain line lead-out wiring DTM becomes as large as about 100 μm or more, and the drain driver IC is disposed on one long side.
Can be arranged on one side by COG mounting.

【0125】本例で採用した駆動用ICは、前記図9に
おおよその外観を示したが、モジュール外形をできる限
り小さくするため、非常に細長い形状であり、例えば、
ゲート側の駆動用ICでは、長辺寸法は、約11〜17
mm、短辺寸法は、約1.0〜1.5mm、ドレイン側
の駆動用ICでは、長辺寸法は、約11〜20mm、短
辺寸法は、約1.0〜2.0mmである。
The driving IC employed in this embodiment has a rough appearance as shown in FIG. 9, but has a very elongated shape in order to make the outer shape of the module as small as possible.
In the gate side driving IC, the long side dimension is about 11 to 17
mm, the short side dimension is about 1.0 to 1.5 mm, and in the case of the driving IC on the drain side, the long side dimension is about 11 to 20 mm, and the short side dimension is about 1.0 to 2.0 mm.

【0126】また、本例では、有効表示部ARと駆動用
ICの出力側バンプBUMP部との間のゲート出力配線
パターンGTMは、駆動用ICの長辺方向と短辺方向と
の3方向から延在している。一方、ドレイン出力配線パ
ターンGTMは、駆動用ICの長辺方向の1方向から延
在している。
In this example, the gate output wiring pattern GTM between the effective display section AR and the output-side bump BUMP section of the driving IC is formed in three directions, that is, the long side direction and the short side direction of the driving IC. Extending. On the other hand, the drain output wiring pattern GTM extends from one direction of the long side direction of the driving IC.

【0127】例えば、本例では、ゲート側の駆動用IC
では、101出力のうち21本を2短辺側から、残り、
約80本を1長辺側から出力配線する。ドレイン側の駆
動用ICでは、駆動用ICを細長く設計し、長辺方向の
みの出力配線とし、240出力を1長辺側から出力配線
している。
For example, in this example, the gate driving IC
Then, 21 of the 101 outputs are left from the two short sides,
Approximately 80 wires are output from one long side. In the drive IC on the drain side, the drive IC is designed to be slender, and output wiring is provided only in the long side direction, and 240 outputs are output from one long side.

【0128】図16は本例のTFT液晶表示モジュール
におけるゲートドライバ104とドレインドライバ10
3に対する表示用データとクロック信号の流れの説明図
である。
FIG. 16 shows the gate driver 104 and the drain driver 10 in the TFT liquid crystal display module of this embodiment.
FIG. 5 is an explanatory diagram of the flow of display data and clock signals for No. 3;

【0129】表示制御装置101は、本体コンピュータ
からの制御信号(クロック、表示タイミング信号、同期
信号)を受けて、ドレインドライバ103への制御信号
として、クロックD1(CL1)、シフトクロックD2
(CL2)および表示データを生成し、同時に、ゲート
ドライバ104への制御信号として、フレーム開始指示
信号FLM、クロックG(CL3)および表示データを
生成する。
The display control device 101 receives a control signal (clock, display timing signal, synchronization signal) from the main computer, and as a control signal to the drain driver 103, the clock D1 (CL1) and the shift clock D2.
(CL2) and display data are generated, and at the same time, a frame start instruction signal FLM, a clock G (CL3) and display data are generated as control signals to the gate driver 104.

【0130】また、ドレインドライバ103の前段のキ
ャリー出力は、そのまま次段のドレインドライバ103
のキャリー入力に入力される。
The carry output at the preceding stage of the drain driver 103 is directly used as the drain driver 103 at the next stage.
Is input to the carry input.

【0131】《液晶表示モジュールMDLを実装した情
報機器》図17は本発明による液晶時装置を用いた液晶
表示モジュールMDLを実装したノートブック型のパソ
コンあるいはワープロの斜視図である。
<< Information Equipment Mounted with Liquid Crystal Display Module MDL >> FIG. 17 is a perspective view of a notebook personal computer or word processor mounted with a liquid crystal display module MDL using the liquid crystal time device according to the present invention.

【0132】同図に示したように、駆動ICの液晶パネ
ルPNL上へのCOG実装に前記図1〜図3、図5およ
び図8で説明した接続構造を使用し、かつ外周部のドレ
インおよびゲートドライバ用周辺回路としての多層フレ
キシブル基板に折り曲げ実装を採用することで、従来に
比べ大幅に外形サイズ縮小ができる。
As shown in the figure, the connection structure described with reference to FIGS. 1 to 3, 5 and 8 is used for COG mounting of the drive IC on the liquid crystal panel PNL, By adopting bending mounting on a multilayer flexible substrate as a peripheral circuit for a gate driver, the outer size can be significantly reduced as compared with the conventional case.

【0133】本例では、片側実装されたドレインドライ
バ用周辺回路を情報機器のヒンジ上方の表示部の上側に
配置できるため、コンパクトな実装が可能となった。
In this example, since the drain driver peripheral circuit mounted on one side can be arranged above the display section above the hinge of the information device, compact mounting is possible.

【0134】情報機器からの信号は、まず、同図の左側
のインターフェイス基板PCBのほぼ中央に位置するコ
ネクタから表示制御集積回路素子(TCON)へ行き、
ここでデータ変換された表示データが、ドレインドライ
バ用周辺回路へ流れる。
A signal from an information device firstly goes from a connector located substantially at the center of an interface board PCB on the left side of the figure to a display control integrated circuit element (TCON).
The display data converted here flows to the drain driver peripheral circuit.

【0135】このように、フリップチップ方式に多層フ
レキシブル基板を併用することで、情報機器の横幅の外
形の制約が解消でき、小型で低消費電力の情報機器を提
供できた。
As described above, by using the multilayer flexible substrate in combination with the flip-chip method, the restriction on the outer shape of the information device in the horizontal width can be eliminated, and a small-sized information device with low power consumption can be provided.

【0136】以上本発明を実施例に基づいて具体的に説
明したが、本発明は、上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において種々変更可能
であることは勿論である。
Although the present invention has been described in detail with reference to the embodiments, the present invention is not limited to the above-described embodiments, and it is needless to say that various modifications can be made without departing from the scope of the invention. is there.

【0137】[0137]

【発明の効果】以上説明したように、本発明によれば、
駆動用ICと透明絶縁基板上に形成された端子との接続
抵抗を小さくして信頼性を向上させると共に、高品質の
画像表示を可能としたフリップチップ方式の液晶表示素
子を有する液晶表示装置を提供することができる。
As described above, according to the present invention,
A liquid crystal display device having a flip-chip type liquid crystal display element capable of improving the reliability by reducing the connection resistance between the driving IC and the terminal formed on the transparent insulating substrate and enabling high quality image display. Can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による液晶表示装置の第1実施例を構成
する液晶表示素子の要部断面模式図である。
FIG. 1 is a schematic sectional view of a main part of a liquid crystal display device constituting a first embodiment of a liquid crystal display device according to the present invention.

【図2】本発明による液晶表示装置の第2実施例を構成
する液晶表示素子の要部断面模式図である。
FIG. 2 is a schematic sectional view of a main part of a liquid crystal display element constituting a second embodiment of the liquid crystal display device according to the present invention.

【図3】本発明による液晶表示装置の第3実施例を構成
する液晶表示素子の要部断面模式図である。
FIG. 3 is a schematic sectional view of a main part of a liquid crystal display element constituting a third embodiment of the liquid crystal display device according to the present invention.

【図4】接続端子への金バンプの接触面積に対する接触
部分の抵抗変化の一例の説明図である。
FIG. 4 is a diagram illustrating an example of a change in resistance of a contact portion with respect to a contact area of a gold bump with a connection terminal.

【図5】本発明による液晶表示装置の第4実施例を構成
する液晶表示素子の要部断面模式図である。
FIG. 5 is a schematic sectional view of a main part of a liquid crystal display element constituting a fourth embodiment of the liquid crystal display device according to the present invention.

【図6】本発明による液晶表示装置の第5実施例を構成
する液晶表示素子の要部断面模式図である。
FIG. 6 is a schematic sectional view of a main part of a liquid crystal display element constituting a fifth embodiment of the liquid crystal display device according to the present invention.

【図7】本発明による液晶表示装置の第6実施例を構成
する液晶表示素子の要部断面模式図である。
FIG. 7 is a schematic sectional view of a main part of a liquid crystal display element constituting a sixth embodiment of the liquid crystal display device according to the present invention.

【図8】本発明による液晶表示装置の第7実施例を構成
する液晶表示素子の要部断面模式図である。
FIG. 8 is a schematic sectional view of a main part of a liquid crystal display device constituting a seventh embodiment of the liquid crystal display device according to the present invention.

【図9】透明絶縁基板上に駆動用ICを搭載した様子を
示す平面図である。
FIG. 9 is a plan view showing a state where a driving IC is mounted on a transparent insulating substrate.

【図10】図9のA−A線で切断した断面図である。FIG. 10 is a sectional view taken along line AA of FIG. 9;

【図11】本発明による液晶表示素子における駆動IC
の実装状態を説明する要部斜視図である。
FIG. 11 shows a drive IC in a liquid crystal display device according to the present invention.
FIG. 4 is a perspective view of a main part for explaining a mounting state of FIG.

【図12】本発明による液晶表示装置の一方のガラス基
板SUB1側の製造方法の説明図である。
FIG. 12 is an explanatory diagram of a method for manufacturing one glass substrate SUB1 side of the liquid crystal display device according to the present invention.

【図13】本発明による液晶表示装置の一方のガラス基
板SUB1側の製造方法の説明図である。
FIG. 13 is an explanatory diagram of a method for manufacturing one glass substrate SUB1 side of the liquid crystal display device according to the present invention.

【図14】本発明による液晶表示装置の一方のガラス基
板SUB1側の製造方法の説明図である。
FIG. 14 is an explanatory diagram of a manufacturing method of one of the glass substrates SUB1 of the liquid crystal display device according to the present invention.

【図15】本発明による液晶表示装置の薄膜トランジス
タTFTをスイッチング素子として用いたアクティブ・
マトリクス方式TFT液晶表示モジュールのTFT液晶
表示素子とその外周部に配置された回路を示すブロック
図である。
FIG. 15 shows an active device using a thin film transistor TFT of a liquid crystal display device according to the present invention as a switching element.
It is a block diagram which shows the TFT liquid crystal display element of a matrix type TFT liquid crystal display module, and the circuit arrange | positioned in the outer peripheral part.

【図16】本発明による液晶表示装置を用いたTFT液
晶表示モジュールにおけるゲートドライバとドレインド
ライバに対する表示用データとクロック信号の流れの説
明図である。
FIG. 16 is an explanatory diagram of a flow of display data and a clock signal for a gate driver and a drain driver in a TFT liquid crystal display module using the liquid crystal display device according to the present invention.

【図17】本発明による液晶時装置を用いた液晶表示モ
ジュールMDLを実装したノートブック型のパソコンあ
るいはワープロの斜視図である。
FIG. 17 is a perspective view of a notebook personal computer or a word processor in which a liquid crystal display module MDL using the liquid crystal display device according to the present invention is mounted.

【図18】フリップチップ方式の液晶表示素子の概略構
造を説明する要部断面図である。
FIG. 18 is a cross-sectional view of a principal part illustrating a schematic structure of a flip-chip type liquid crystal display element.

【図19】駆動ICに備える金バンプの表面状態の説明
図である。
FIG. 19 is an explanatory diagram of a surface state of a gold bump provided in a drive IC.

【符号の説明】[Explanation of symbols]

SUB1 透明絶縁基板としてのガラス基板 IC 駆動IC BUMP 金バンプ ITO 液晶表示素子(LCD)に形成した接続端子 ACF 異方性導電膜 ECPA、ECPB 導電粒子 PAS 保護膜 HSN 駆動ICの配線 AUC 金膜。 SUB1 Glass substrate as a transparent insulating substrate IC drive IC BUMP gold bump ITO connection terminal formed on liquid crystal display element (LCD) ACF anisotropic conductive film ECPA, ECPB conductive particle PAS protective film HSN drive IC wiring AUC gold film.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−32171(JP,A) 特開 昭63−284591(JP,A) 特開 平6−27477(JP,A) 特開 平7−226414(JP,A) 特開 平4−34418(JP,A) 特開 平3−160417(JP,A) 特開 平6−102523(JP,A) 特開 平6−222374(JP,A) 特開 平2−81436(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1345 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-4-32171 (JP, A) JP-A-63-284591 (JP, A) JP-A-6-27477 (JP, A) JP-A-7-27 226414 (JP, A) JP-A-4-34418 (JP, A) JP-A-3-160417 (JP, A) JP-A-6-102523 (JP, A) JP-A-6-222374 (JP, A) JP-A-2-81436 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1345

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】液晶層を介して重ね合わせた2枚の透明絶
縁基板と、前記透明絶縁基板の一方に形成された接続端
に異方性導電膜で加熱圧着接続される金バンプを有し
且つ該異方性導電膜により該一方の透明絶縁基板に面
装される駆動用ICとを含むフリップチップ方式の液晶
表示素子を備え、 前記金バンプ前記接続端子と直接接触し且つ凹凸が形
成された面を有し、前記異方性導電膜は前記金バンプの
前記凹凸面に食い込み且つ前記接続端子に接触する導電
粒子を含み、前記金バンプは前記凹凸面及び前記導電粒
子を通して前記接続端子と導通していることを特徴とす
る液晶表示装置。
And 1. A two transparent insulating substrates superimposed through the liquid crystal layer, the transparent insulation gold bumps are pressurized thermal compression connection with an anisotropic conductive film to form connection terminals to one of the substrates Possess
And the anisotropic conductive film by a surface real on one transparent insulating substrate the
Comprising a liquid crystal display device of the flip chip method comprising driving and dynamic for I C to be instrumentation, the gold bumps Shi touch the connection terminals and the straight Sesse' and irregularities form
Formed surface, and the anisotropic conductive film is
Conductivity that cuts into the uneven surface and contacts the connection terminal
Particles, wherein the gold bumps have the uneven surface and the conductive particles.
A liquid crystal display device which is electrically connected to the connection terminal through a terminal .
【請求項2】前記異方性導電膜は硬さの異なる前記導電
粒子を含み、該導電粒子の一方はその他方に比べて軟ら
かく且つ前記金バンプの凹凸面と前記接続端子とが接触
する方向沿いに偏平状に変形されていることを特徴とす
る請求項1に記載の液晶表示装置
2. The conductive film according to claim 1, wherein said anisotropic conductive film has different hardness.
Particles, one of the conductive particles being softer than the other.
Thus, the uneven surface of the gold bump is in contact with the connection terminal.
Characterized by being deformed flat along the direction
The liquid crystal display device according to claim 1 .
【請求項3】前記導電粒子はニッケルメッキが施された
コア材料を金膜でコーティングしてなり、その硬さは該
コア材料のそれに拠ることを特徴とする請求項1又は請
求項2に記載の液晶表示装置
3. The conductive particles are plated with nickel.
The core material is coated with a gold film, and its hardness is
2. The method according to claim 1, wherein said core material is based on said core material.
The liquid crystal display device according to claim 2 .
【請求項4】請求項1、2または3の何れかにおいて、
前記接続端子の表面がITO透明導電膜、クロムCr、
モリブデンMo、タンタルTa、タングステンW、ある
いはその合金、またはアルミニウムAlあるいはその合
金の何れかからなることを特徴とする液晶表示装置。
4. The method of claim 1, 2 or 3,
The surface of the connection terminal is made of ITO transparent conductive film, chrome Cr,
A liquid crystal display device comprising molybdenum Mo, tantalum Ta, tungsten W, or an alloy thereof, or aluminum Al or an alloy thereof.
【請求項5】液晶層を介して重ね合わせた2枚の透明絶
縁基板と、前記透明絶縁基板の一方に形成された接続端
に異方性導電膜で加熱圧着接続される金バンプを有し
且つ該異方性導電膜により該一方の透明絶縁基板に面
装される駆動用ICとを含むフリップチップ方式の液晶
表示素子を備え、 前記接続端子はその表面に金膜を有し、前記金バンプは
前記接続端子の金膜と直接接触し且つ凹凸が形成された
面を有し、前記異方性導電膜は前記金バンプの前記凹凸
面及び前記接続端子の前記金膜の夫々に食い込む導電粒
子を含み、前記金バンプは前記凹凸面と前記金膜との接
触及び前記導電粒子を通して前記接続端子と導通してい
ことを特徴とする液晶表示装置。
Two transparent insulating substrate 5. superposed through the liquid crystal layer, the transparent insulation gold bumps are pressurized thermal compression connection with an anisotropic conductive film to form connection terminals to one of the substrates Possess
And the anisotropic conductive film by a surface real on one transparent insulating substrate the
Comprising a liquid crystal display device of the flip chip method comprising driving and dynamic for I C to be instrumentation, the connection terminals have a gold film on the front surface, the gold bumps
The contact terminal was in direct contact with the gold film and irregularities were formed.
Surface, and the anisotropic conductive film has the irregularities of the gold bump.
Conductive particles biting into each of the surface and the gold film of the connection terminal
And the gold bump is in contact with the irregular surface and the gold film.
Contact with the connection terminal through the contact and the conductive particles.
The liquid crystal display device, characterized in that that.
【請求項6】請求項5において、前記金膜が転写バンプ
から形成されたことを特徴とする液晶表示装置。
6. The liquid crystal display device according to claim 5, wherein said gold film is formed from a transfer bump.
【請求項7】請求項1、2または3の何れかにおいて、
前記接続端子の少なくとも前記金バンプと接触する面に
金膜を有し、この金膜と前記金バンプとが直接接触する
部分と、前記導電粒子を介して上記金膜と前記金バンプ
とが接触する部分とで前記金バンプと前記接続端子を導
電接続してなることを特徴とする液晶表示装置。
7. The method of claim 1, 2 or 3,
The connection terminal has a gold film on at least a surface in contact with the gold bump, and a portion where the gold film and the gold bump are in direct contact, and the gold film and the gold bump are in contact with each other via the conductive particles. A liquid crystal display device, wherein the gold bump and the connection terminal are electrically connected to each other at a portion to be connected.
JP30739695A 1995-11-27 1995-11-27 Liquid crystal display Expired - Lifetime JP3340005B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30739695A JP3340005B2 (en) 1995-11-27 1995-11-27 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30739695A JP3340005B2 (en) 1995-11-27 1995-11-27 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH09146110A JPH09146110A (en) 1997-06-06
JP3340005B2 true JP3340005B2 (en) 2002-10-28

Family

ID=17968553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30739695A Expired - Lifetime JP3340005B2 (en) 1995-11-27 1995-11-27 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3340005B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100254871B1 (en) * 1997-07-09 2000-05-01 구본준 Lcd panel and semiconductor with bump line
JP3663293B2 (en) * 1998-03-11 2005-06-22 株式会社 日立ディスプレイズ Liquid crystal display
JP3624729B2 (en) * 1998-04-06 2005-03-02 セイコーエプソン株式会社 IC chip, IC structure, liquid crystal device and electronic apparatus
US6677664B2 (en) 2000-04-25 2004-01-13 Fujitsu Hitachi Plasma Display Limited Display driver integrated circuit and flexible wiring board using a flat panel display metal chassis
EP1376205A1 (en) * 2002-06-21 2004-01-02 Asulab S.A. Connection means for making an electrical connection betweeen a cell, in particular comprising liquid crystals, and a driving or supply circuit
JP5057321B2 (en) 2006-03-14 2012-10-24 株式会社ジャパンディスプレイウェスト Manufacturing method of display device
KR101041146B1 (en) * 2009-09-02 2011-06-13 삼성모바일디스플레이주식회사 Display device
JP6143466B2 (en) * 2013-01-10 2017-06-07 株式会社ジャパンディスプレイ LCD with built-in touch panel

Also Published As

Publication number Publication date
JPH09146110A (en) 1997-06-06

Similar Documents

Publication Publication Date Title
US5748179A (en) LCD device having driving circuits with multilayer external terminals
US6756975B1 (en) Matrix type display apparatus, method of production thereof, and thermo-compression bonding head
US7403256B2 (en) Flat panel display and drive chip thereof
EP0845697A1 (en) Active matrix type liquid crystal display device resistant to static electricity
US20050127936A1 (en) Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel
US6738123B1 (en) Drive circuit connection structure including a substrate, circuit board, and semiconductor device, and display apparatus including the connection structure
US20010020994A1 (en) Liquid crystal display device
JP2006030368A (en) Electrooptical apparatus, mounting structure and electronic device
JP4259084B2 (en) Display body structure, display body structure manufacturing method, and electronic apparatus
JPH0968715A (en) Liquid crystal display device
JP3340005B2 (en) Liquid crystal display
JPH10104651A (en) Display device
TWI293714B (en) Liquid crystal display device
TWM268600U (en) Structure of chip on glass and liquid crystal display device using the structure
JP3406417B2 (en) Flip-chip type liquid crystal display element and liquid crystal display module
JP3344181B2 (en) Liquid crystal display
JPH10209581A (en) Printed wiring board, liquid crystal display and electronic apparatus
JP2004087940A (en) Electronic component mounted board, electro-optical device, method of manufacturing the same, and electronic apparatus
JP3985634B2 (en) Electronic component mounting substrate, electro-optical device, electro-optical device manufacturing method, and electronic apparatus
JP3323692B2 (en) Flip-chip type liquid crystal display device
JP3006985B2 (en) Display substrate and its mounting structure
Adachi Packaging technology for liquid crystal displays
JPH09101533A (en) Liquid crystal display device
JPH04304427A (en) Liquid crystal display device
JPH0643473A (en) Liquid crystal display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130816

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term