JP3337494B2 - Method of manufacturing solar cell and thin-film solar cell - Google Patents

Method of manufacturing solar cell and thin-film solar cell

Info

Publication number
JP3337494B2
JP3337494B2 JP19859892A JP19859892A JP3337494B2 JP 3337494 B2 JP3337494 B2 JP 3337494B2 JP 19859892 A JP19859892 A JP 19859892A JP 19859892 A JP19859892 A JP 19859892A JP 3337494 B2 JP3337494 B2 JP 3337494B2
Authority
JP
Japan
Prior art keywords
film
solar cell
type
heat treatment
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19859892A
Other languages
Japanese (ja)
Other versions
JPH0645248A (en
Inventor
卓之 根上
幹彦 西谷
隆博 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP19859892A priority Critical patent/JP3337494B2/en
Publication of JPH0645248A publication Critical patent/JPH0645248A/en
Application granted granted Critical
Publication of JP3337494B2 publication Critical patent/JP3337494B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、カルコパイライト構造
半導体薄膜の製造方法、それを利用した薄膜太陽電池及
び発光装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a chalcopyrite structure semiconductor thin film, a thin film solar cell and a light emitting device using the same.

【0002】[0002]

【従来の技術】カルコパイライト構造半導体は、構成元
素によりその禁制帯幅が可視域から赤外域まで広くとれ
ることや光吸収係数が大きいことから発光素子及び太陽
電池を構成するのに有利な材料である。太陽電池あるい
は発光素子を作製する場合、pn接合を作製することが
不可欠であるが、従来、カルコパイライト薄膜のpn伝
導形を制御する場合、カルコパイライト化合物の構成元
素であるI族元素とIII族元素またはII族元素とIV族元素
の組成比を変える方法が用いられてきた。例えば、Cu
InSe2薄膜の場合では、組成比がI族元素であるCu
よりIII族元素であるInの方が大きい時はn形、その
逆の時はp形となる。
2. Description of the Related Art A chalcopyrite structure semiconductor is a material which is advantageous for forming a light emitting element and a solar cell because its forbidden band width can be widened from the visible region to the infrared region due to its constituent elements and its light absorption coefficient is large. is there. When manufacturing a solar cell or a light emitting element, it is essential to form a pn junction. Conventionally, when controlling the pn conductivity type of a chalcopyrite thin film, a group I element and a group III element which are constituent elements of a chalcopyrite compound are used. A method of changing the composition ratio of the element or the group II element and the group IV element has been used. For example, Cu
In the case of the InSe 2 thin film, the composition ratio is Cu which is a group I element.
When In, which is a Group III element, is larger, it becomes n-type, and vice versa, it becomes p-type.

【0003】この場合、組成比がずれることから多くの
格子欠陥が生じることや過剰成分の析出あるいはカルコ
パイライト構造以外の異相化合物の出現等の問題が生じ
る。また、組成比を変化させてキャリア濃度ならびに抵
抗率を制御することは困難であることが報告されている
(アール.ノウフィ等(R.Noufi et al.),Appl.Phys.Lett.,45(19
84)p.668)。特に、組成ずれによるn形のカルコパイラ
イト半導体薄膜では、そのほとんどが高抵抗を示し、低
抵抗膜は得られていない。
[0003] In this case, there are problems such as the occurrence of many lattice defects due to the deviation of the composition ratio, the precipitation of excess components, and the appearance of foreign phase compounds other than the chalcopyrite structure. It has been reported that it is difficult to control the carrier concentration and the resistivity by changing the composition ratio (R. Noufi et al., Appl. Phys. Lett., 45 (R. 19
84) p.668). In particular, most of n-type chalcopyrite semiconductor thin films due to composition deviation show high resistance, and a low resistance film has not been obtained.

【0004】[0004]

【発明が解決しようとする課題】このように、従来の技
術で作製したカルコパイライト薄膜を用いてpn接合を
作製する場合、前記のように組成比のずれによる格子欠
陥及び過剰成分の析出あるいは、カルコパイライト構造
以外の異相化合物の出現等による電気的、光学的特性の
劣化が、素子の能率あるいは効率を劣化させる要因とな
る。例えば、格子欠陥や異相化合物によるキャリア再結
合中心の増加による太陽電池の開放電圧の低下や半導体
レーザの量子効率の低下が生じる。
As described above, when a pn junction is manufactured using a chalcopyrite thin film manufactured by a conventional technique, as described above, a lattice defect and an excess component are precipitated due to a shift in a composition ratio, or Deterioration of electrical and optical characteristics due to the appearance of a hetero-phase compound other than the chalcopyrite structure and the like is a factor of deteriorating the efficiency or efficiency of the device. For example, an increase in the number of carrier recombination centers due to lattice defects or a heterophase compound causes a decrease in the open-circuit voltage of the solar cell and a decrease in the quantum efficiency of the semiconductor laser.

【0005】また、得られているn形高抵抗膜を用いる
と、太陽電池においては、高抵抗層であることから短絡
電流が減少し、発光素子では、キャリアの注入効率が減
少する。従って、太陽電池の変換効率の低減、発光素子
の発光効率の低減を生じさせる要因の一つとなる。
When the obtained n-type high resistance film is used, a short-circuit current is reduced in a solar cell because of a high resistance layer, and a carrier injection efficiency is reduced in a light emitting element. Therefore, this is one of the factors that cause a reduction in the conversion efficiency of the solar cell and a reduction in the luminous efficiency of the light emitting element.

【0006】本発明は、この様な従来のカルコパイライ
ト薄膜の課題を考慮し、そのような課題を有しないカル
コパイライト構造半導体薄膜の製造方法及び、それを利
用して高効率の太陽電池及び発光装置の提供を目的とす
るものである。
The present invention has been made in consideration of the above-mentioned problems of the conventional chalcopyrite thin film, and provides a method of manufacturing a chalcopyrite-structured semiconductor thin film which does not have such a problem. It is intended to provide a device.

【0007】[0007]

【課題を解決するための手段】 本発明は、I族、III族、VI
族元素からなるカルコパイライト構造のp形半導体薄膜
を堆積した後に、ドーパントであるII族元素を前記p形
半導体薄膜に熱拡散させて前記p形半導体薄膜中にpn
接合を形成したことを特徴とする太陽電池の製造方法で
ある。
DISCLOSURE OF THE INVENTION The present invention relates to a group I, group III, VI
After depositing a p-type semiconductor thin film having a chalcopyrite structure composed of a group element, a group II element as a dopant is thermally diffused into the p-type semiconductor thin film, so that pn is contained in the p-type semiconductor thin film.
A method for manufacturing a solar cell, comprising forming a junction.

【0008】前記製造法で得られたカルコパイライト構
造半導体薄膜をガス雰囲気中あるいは真空中で熱処理す
ることが好ましい。この時、VI族元素を蒸発させながら
熱処理することが好ましい。
It is preferable that the chalcopyrite structure semiconductor thin film obtained by the above manufacturing method is heat-treated in a gas atmosphere or in a vacuum. At this time, heat treatment is preferably performed while evaporating the group VI element.

【0009】また、本発明は、I-III-VI2膜上にII族元
素を堆積した後、熱処理するカルコパイライト構造半導
体薄膜の製造方法である。
Further, the present invention is formed by depositing a II group element on I-III-VI 2 film, a chalcopyrite structure manufacturing method of the semiconductor thin film is heat-treated.

【0010】また、上記製造方法における熱処理を真空
中で行う場合は、10-9Torrから10-2Torrの範囲内の
真空度が望ましい。また、ガス雰囲気中で行う場合は、水
素、窒素、酸素、ヘリウム、アルゴンのうちの少なくと
も一つを用いることが好ましい。
When the heat treatment in the above-described manufacturing method is performed in a vacuum, the degree of vacuum is preferably in the range of 10 -9 Torr to 10 -2 Torr. In the case of performing the treatment in a gas atmosphere, it is preferable to use at least one of hydrogen, nitrogen, oxygen, helium, and argon.

【0011】また、本発明は、上記製造方法によって得
られたカルコパイライト構造半導体薄膜を、光吸収層あ
るいはpn接合形成層に用いる薄膜太陽電池、あるい
は、活性層あるいはクラッド層に用いる発光素子であ
る。
The present invention also relates to a thin-film solar cell using the chalcopyrite-structured semiconductor thin film obtained by the above-mentioned manufacturing method for a light absorbing layer or a pn junction forming layer, or a light emitting device for use in an active layer or a cladding layer. .

【0012】[0012]

【作用】[Action]

【0013】また、カルコパイライト薄膜を作製した
後、望ましくはガス雰囲気中あるいは真空中で、II族元
素を蒸発させながら熱処理する、あるいは、カルコパイ
ライト薄膜上に、II族元素膜を堆積した後熱処理するこ
とによりカルコパイライト薄膜中のI族元素とII族元素
の置換が生じる(以下拡散法と記す)。このようなI-II
I-VI2カルコパイライト構造半導体薄膜のI族元素の位置
に部分的にII族元素が置換することにより過剰な電子が
供給され、n形伝導を示す半導体膜となる。
After forming the chalcopyrite thin film, heat treatment is preferably performed while evaporating the group II element in a gas atmosphere or vacuum, or heat treatment is performed after depositing the group II element film on the chalcopyrite thin film. As a result, substitution of a group I element and a group II element in the chalcopyrite thin film occurs (hereinafter referred to as a diffusion method). I-II like this
By partially substituting the group II element at the position of the group I element in the I-VI 2 chalcopyrite structure semiconductor thin film, excess electrons are supplied and the semiconductor film exhibits n-type conduction.

【0014】前記したような部分的に置換される元素
(ドーパント)の主元素に対する比率は通常0.1%以下
と極めて小さいため、作製したカルコパイライト薄膜の
組成比を化学量論比に保持することが可能であり、組成
比ずれによる格子欠陥及び過剰成分の析出あるいはカル
コパイライト構造以外の異相化合物の出現等を防ぐこと
ができる。また、このような製造法では、ドーパントと
なるII族元素やIII族元素あるいはそれらの化合物の蒸
着速度を制御することによりキャリア密度あるいは抵抗
率を制御できる。従って、太陽電池あるいは発光素子を
設計する上での自由度が増し、各々の素子に必要となる
所望のキャリア密度等を容易に得ることができる。
Since the ratio of the partially substituted element (dopant) to the main element as described above is usually as very small as 0.1% or less, it is necessary to maintain the composition ratio of the formed chalcopyrite thin film at the stoichiometric ratio. It is possible to prevent precipitation of lattice defects and excess components due to a composition ratio shift, or appearance of a foreign phase compound other than the chalcopyrite structure. Further, in such a manufacturing method, the carrier density or the resistivity can be controlled by controlling the deposition rate of a group II element or a group III element serving as a dopant or a compound thereof. Therefore, the degree of freedom in designing a solar cell or a light emitting element is increased, and a desired carrier density or the like required for each element can be easily obtained.

【0015】また、拡散法を用いてドーパントと主元素
の置換を行う場合、置換はカルコパイライト薄膜の表面
から起こるため、II族元素が表面付近に密集し、徐々に
希薄となる分布をする。このような分布が生じた場合、
例えば、太陽電池ではn形半導体膜中に内部電界が生じ
ることになり、表面付近で生成された少数キャリア(こ
の場合は正孔)が膜表面から内部、つまりpn接合面へ
向かって加速されるため、n形膜中でのキャリア再結合
が減少し、多くの電流を得ることができる。
Further, when the dopant is replaced with the main element by using a diffusion method, the replacement occurs from the surface of the chalcopyrite thin film, so that the group II element is densely distributed near the surface and has a gradually dilute distribution. When such a distribution occurs,
For example, in a solar cell, an internal electric field is generated in the n-type semiconductor film, and minority carriers (holes in this case) generated near the surface are accelerated from the film surface toward the inside, that is, toward the pn junction surface. Therefore, carrier recombination in the n-type film is reduced, and a large current can be obtained.

【0016】さらに、上記製造方法によって得られたn
形カルコパイライト薄膜を熱処理(後熱処理)すること
により置換されたドーパントの活性化率(置換されたド
ーパント量に対する供給された電子量の率)を向上させ
ることができる。つまり、少数のドーパント量で低抵抗
n形膜が得られ、不純物量過多によるカルコパイライト
構造の乱れ等の結晶性の劣化が生じない。さらに、拡散
法によって成膜したn形カルコパイライト膜では、熱処
理温度と時間によってドーパントの膜中の分布の形状を
制御できることから、太陽電池等の素子の効率を最適化
する方法に用いることもできる。熱処理を10-9〜10
-2Torrの範囲内の真空中でする場合、膜表面に異物の付
着あるいは生成を防止できるという利点がある。また、
ガス雰囲気中で行う場合は、水素、ヘリウムあるいはア
ルゴンのガスを用いた場合は、カルコパイライト薄膜と
の反応が生じないため、異相化合物や異物の生成を防ぐ
ことができる。また、酸素あるいは窒素を用いるとII族
元素で置換されていない領域のI-III-VI2膜がp形化す
る場合があり、pn接合を容易に形成できるという利点
がある。さらに、VI族を蒸発させながら熱処理するとVI
族元素の膜中からの離脱を防ぐことが可能である。
Further, n obtained by the above-mentioned manufacturing method
By performing heat treatment (post-heat treatment) on the shaped chalcopyrite thin film, the activation rate of the substituted dopant (the ratio of the supplied electron quantity to the substituted dopant quantity) can be improved. That is, a low-resistance n-type film can be obtained with a small amount of dopant, and crystallinity deterioration such as disorder of chalcopyrite structure due to an excessive amount of impurities does not occur. Further, in the n-type chalcopyrite film formed by the diffusion method, since the shape of the distribution of the dopant in the film can be controlled by the heat treatment temperature and time, the n-type chalcopyrite film can be used for a method of optimizing the efficiency of a device such as a solar cell. . Heat treatment 10 -9 to 10
The use of a vacuum in the range of -2 Torr has the advantage that foreign substances can be prevented from adhering or forming on the film surface. Also,
When the reaction is performed in a gas atmosphere, when a gas of hydrogen, helium, or argon is used, a reaction with the chalcopyrite thin film does not occur, so that formation of a foreign phase compound or a foreign substance can be prevented. In addition, when oxygen or nitrogen is used, the I-III-VI 2 film in a region not substituted with a group II element may become p-type, which has an advantage that a pn junction can be easily formed. Furthermore, when heat treatment is performed while evaporating the group VI, VI
It is possible to prevent the group element from separating from the film.

【0017】以上の製造方法により得られたn形カルコ
パイライト薄膜を用いて作製した太陽電池あるいは発光
素子では、格子欠陥や過剰成分の析出あるいは異相化合
物が少ないため、キャリア再結合中心が減少し、高い変
換効率を有する太陽電池や発光効率の優れた発光素子を
提供できる。さらに、キャリア密度が分布した膜を形成
できるため、太陽電池ではキャリア取り出し効率が向上
し、発光素子ではキャリア注入効率が向上するため高効
率太陽電池や高輝度発光素子を提供できる。
In a solar cell or a light emitting device manufactured by using the n-type chalcopyrite thin film obtained by the above manufacturing method, the number of lattice defects, excess component precipitation, and heterophase compounds is small, so that carrier recombination centers are reduced. A solar cell with high conversion efficiency and a light-emitting element with excellent luminous efficiency can be provided. Further, since a film having a distributed carrier density can be formed, the carrier extraction efficiency of a solar cell is improved, and the carrier injection efficiency of a light-emitting element is improved, so that a high-efficiency solar cell or a high-luminance light-emitting element can be provided.

【0018】[0018]

【実施例】以下、本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0019】図1は本発明の1実施例を示す略示断面図
である。図1に示すように、内部にカルコパイライト化
合物 CuInSe2の主成分元素であるCuの蒸着源2
と、Inの蒸着源3と、Seの蒸着源4の3源の蒸着源
と、ドーパントとしてCdを入れた蒸着源5とを備えた
真空容器1を用意する。ここで、6は基板30を加熱す
るためのヒータである。真空度約10-7Torrのもとで、
Cu、In、Seの蒸着源ルツボをそれぞれ1140
℃、860℃、200℃の温度に熱し、各元素を蒸発さ
せ、同時にCd蒸着源5からCdを蒸発させることによ
り基板30上に、CuInSe2:Cd(CIS:C
d) 膜を堆積した。以下、これを同時蒸着法と記す。
ここで、基板30としては一部が CdS膜と Au膜に
覆われたガラスを用いた。成膜中の基板温度をパラメー
タとし、Cdのルツボ温度に対する抵抗率の変化を図2
に示す。ここで、Cdのルツボ温度が高いほどCdの蒸
着速度あるいは基板到達量は増加することを表してい
る。全ての膜の組成比は Cu/Inは0.95〜1.00
の範囲内にあり、Se/(Cu+In)は1〜1.02の
範囲内にあり、ほぼ化学量論比組成(Cu:In:Se
=1:1:2)を満足している。また、作製した膜は全
てn形を示した。基板温度500℃で成膜した場合はC
dのルツボ温度に関係なく抵抗率は104Ωcm以上であ
る。 Cdを添加しない化学量論比組成の CuInSe
2(CIS)膜の抵抗率は104〜105Ωcm程度である
ことから、基板温度500℃で成膜した場合は、Cdが
膜中に入らないことがわかる。基板温度400℃で成膜
した場合は、Cdのルツボ温度300℃にすると抵抗率
103Ωcm に減少する。これらに対し、基板温度300
℃で成膜した膜では、Cdのルツボ温度が高くなるにつ
れ、膜の抵抗率は急激に減少する。以上より、成膜中の
基板温度300℃程度でCdが有効に膜中に取り入れら
れることがわかる。また、基板温度300℃で成膜する
場合、Cdのルツボ温度により抵抗率つまりキャリア密
度が制御できる。しかしながら、X線回折の結果からガ
ラス上とAu膜上では、基板温度400℃以上で作製し
たCIS:Cd膜はカルコパイライト構造を形成する
が、基板温度300℃で作製した膜はカルコパイライト
構造を形成していないということがわかった。従って、
この製造法はガラス等の非晶質基板上や金属膜上へは適
さない。しかし、同様にX線回折パターンからCdS膜
上では基板温度300℃でもカルコパイライト構造を形
成していることを確認した。従って、この製造法は用い
る基板により有効性が異なり、その点を留意する必要が
ある。
FIG. 1 is a schematic sectional view showing one embodiment of the present invention. As shown in FIG. 1, a deposition source 2 of Cu, which is a main component element of chalcopyrite compound CuInSe 2 , is provided inside.
A vacuum vessel 1 is provided which includes three evaporation sources, an In evaporation source 3, an Se evaporation source 4, and an evaporation source 5 containing Cd as a dopant. Here, reference numeral 6 denotes a heater for heating the substrate 30. Under a vacuum of about 10 -7 Torr,
Cu, In and Se deposition source crucibles were each 1140
C, 860 ° C., and 200 ° C. to evaporate each element and simultaneously evaporate Cd from the Cd evaporation source 5 to form CuInSe 2 : Cd (CIS: C
d) A film was deposited. Hereinafter, this is referred to as a simultaneous vapor deposition method.
Here, glass partially covered with a CdS film and an Au film was used as the substrate 30. Using the substrate temperature during film formation as a parameter, the change in resistivity with respect to the crucible temperature of Cd is shown in FIG.
Shown in Here, the higher the Cd crucible temperature, the higher the Cd deposition rate or the amount of Cd reaching the substrate. The composition ratio of all films is Cu / In: 0.95 to 1.00.
And Se / (Cu + In) is in the range of 1 to 1.02, and the stoichiometric composition (Cu: In: Se)
= 1: 1: 2). In addition, all of the prepared films showed n-type. If the film is formed at a substrate temperature of 500 ° C., C
The resistivity is 10 4 Ωcm or more regardless of the crucible temperature of d. CuInSe with stoichiometric composition without adding Cd
Since the resistivity of the 2 (CIS) film is about 10 4 to 10 5 Ωcm, it is understood that Cd does not enter the film when the film is formed at a substrate temperature of 500 ° C. When the film is formed at a substrate temperature of 400 ° C., the resistivity decreases to 10 3 Ωcm when the temperature of the Cd crucible is set to 300 ° C. In contrast, a substrate temperature of 300
In a film formed at ° C., the resistivity of the film sharply decreases as the crucible temperature of Cd increases. From the above, it is understood that Cd is effectively incorporated into the film at a substrate temperature of about 300 ° C. during the film formation. In the case of forming a film at a substrate temperature of 300 ° C., the resistivity, that is, the carrier density can be controlled by the crucible temperature of Cd. However, from the results of X-ray diffraction, the CIS: Cd film formed at a substrate temperature of 400 ° C. or more forms a chalcopyrite structure on the glass and Au film, whereas the film formed at a substrate temperature of 300 ° C. has a chalcopyrite structure. It turned out that it did not form. Therefore,
This manufacturing method is not suitable for an amorphous substrate such as glass or a metal film. However, similarly, it was confirmed from the X-ray diffraction pattern that a chalcopyrite structure was formed on the CdS film even at a substrate temperature of 300 ° C. Therefore, the effectiveness of this manufacturing method differs depending on the substrate used, and it is necessary to pay attention to that point.

【0020】次に、I-III-VI2 カルコパイライト薄膜を
作製した後、II族元素を膜付近に蒸発させながら熱処理
して I族元素とII族元素を置換させる製造法の実施例に
ついて述べる。以下本製造法を気相拡散法と呼ぶ。図1
に示す真空容器1を用いて、Cu、In、Seを前記実
施例と同様な温度で熱し、基板温度500℃でCIS膜
を作製した後、真空度10-7Torr程度でCdを蒸着源5
から蒸発させつつ基板温度を200〜400℃の範囲内
で固定し、熱処理する。図3に基板温度をパラメータと
したCdのルツボ温度に対する抵抗率の変化を示す。こ
こで、熱処理時間は30分に固定している。熱処理した
全ての膜の組成はほぼ化学量論比組成を満足し、n形伝
導を示した。基板温度が200℃の場合は、Cdのルツ
ボ温度の変化に対し抵抗率の変化は小さく、Cdのルツ
ボ温度150℃ではCdを添加していない CIS膜の
抵抗率104Ωcm程度とほぼ変わらない。基板温度3
00℃の場合は、Cdルツボ温度の変化に対し急激に抵
抗率が減少し、Cdルツボ温度300℃では抵抗率が約
10Ωcmとなり、CIS膜の抵抗率に対し、3桁減少
する。このことから、Cdのルツボ温度により抵抗率の
制御が可能であることがわかる。また、基板温度400
℃では、Cdのルツボ温度250℃までは急激に抵抗率
が減少するが、250℃と300℃では余り変化がな
い。これは、置換されるCd量が飽和してくるためと考
えられる。また、X線回折から、基板温度400℃でC
dルツボ300℃で気相拡散した場合、CISの112
ピークの半値幅が減少しており、配向性の劣化が観測さ
れた。これに対し、基板温度300℃で熱処理した膜で
は配向性の劣化は観測されなかった。
Next, an example of a production method in which a group II element is replaced with a group II element by heat treatment while evaporating a group II element near the film after preparing an I-III-VI 2 chalcopyrite thin film will be described. . Hereinafter, this production method is referred to as a gas phase diffusion method. FIG.
Cu, In, and Se were heated at the same temperature as in the above example using a vacuum vessel 1 shown in FIG. 1 to form a CIS film at a substrate temperature of 500 ° C., and then Cd was deposited at a vacuum degree of about 10 −7 Torr by a deposition source 5.
The substrate temperature is fixed within the range of 200 to 400 ° C. while evaporating from the substrate, followed by heat treatment. FIG. 3 shows the change in the resistivity of Cd with respect to the crucible temperature using the substrate temperature as a parameter. Here, the heat treatment time is fixed at 30 minutes. The compositions of all the heat-treated films almost satisfied the stoichiometric composition and exhibited n-type conduction. When the substrate temperature is 200 ° C., the change in the resistivity is small with respect to the change in the Cd crucible temperature, and at a Cd crucible temperature of 150 ° C., it is almost the same as the resistivity of the CIS film to which Cd is not added at about 10 4 Ωcm. . Substrate temperature 3
In the case of 00 ° C., the resistivity sharply decreases with a change in the Cd crucible temperature. At a Cd crucible temperature of 300 ° C., the resistivity becomes about 10 Ωcm, which is three orders of magnitude lower than the resistivity of the CIS film. This indicates that the resistivity can be controlled by the crucible temperature of Cd. In addition, the substrate temperature 400
At ℃, the resistivity decreases rapidly up to the Cd crucible temperature of 250 ℃, but there is not much change between 250 ℃ and 300 ℃. This is considered because the amount of Cd to be replaced is saturated. From X-ray diffraction, C
d When the gas phase diffusion is performed at 300 ° C.
The half width of the peak was reduced, and deterioration of the orientation was observed. On the other hand, in the film heat-treated at a substrate temperature of 300 ° C., no deterioration in orientation was observed.

【0021】次に、 I-III-VI2カルコパイライト薄膜上
にII族元素の蒸着膜を被覆した後、熱処理して I族元素
とII族元素を置換させる製造法の実施例について述べ
る。以下、本製造法を固相拡散法と呼ぶ。前記実施例と
同様な方法で基板温度500℃で作製したCIS膜上に
Cdを蒸着し、Ar雰囲気中で熱処理した。Cd膜厚を
パラメータとし、熱処理温度に対する抵抗率の変化を図
4に示す。ここで、熱処理時間は各々30分である。ま
た、全ての膜でn形を示した。Cd膜厚に関係なく、熱
処理温度400℃以上では、抵抗率がCdを添加してい
ないCISの抵抗率104Ωcmとほぼ等しくなった。
これは、 Cdが拡散する以前に膜上から蒸発してしま
うためと考えられる。Cd膜厚10nmの場合は、熱処
理温度300℃以上で抵抗率の変化がほぼなくなる。こ
れは、熱処理温度300℃、時間30分でCdがCIS
膜中に一様に拡散するためと考えられる。このときの抵
抗率は約103Ωcmであり、 Cd添加していないCIS
の抵抗率からの低下は小さい。Cd膜50nmの場合
は、熱処理温度200℃で最も小さい抵抗1Ωcmを示
し、熱処理温度の上昇にともない高抵抗化する。これ
は、熱処理温度の上昇にともないCdが膜中深く拡散さ
れるためと考えられる。熱処理温度200℃の場合は、
CIS膜表面にCdが蓄積される。この膜表面をX線回
折から評価した結果、CISの結晶性が著しく劣ってい
ることを確認した。熱処理温度の上昇にともない結晶性
は回復した。また、 Cd膜厚100nmの場合、熱処
理温度 200℃では、膜表面にCdが残留していた。
従って、抵抗率は10-2Ωcmと低い値を示したが、Cd
の金属伝導による抵抗が主であると考えられる。この場
合も、熱処理温度の上昇にともない、高抵抗化する。以
上より、例えば、熱処理温度300℃に着目すると、C
d膜の膜厚により抵抗率を制御できることがわかる。な
お、本実施例では、雰囲気ガスとしてArを用いたが、
水素、ヘリウムを用いても、同様な結果が得られる。ま
た、窒素、酸素、あるいはその混合ガスを用いた場合、
膜表面はCdの拡散によりn形となるが、膜中深い部分
では、窒素あるいは酸素の混入によりCISがp形化
し、整流特性を示した。
Next, after coating the deposited film of a group II element I-III-VI 2 chalcopyrite thin film, described for the embodiment of the production process to substitute the I group element and II-group elements and heat-treated. Hereinafter, this production method is referred to as a solid phase diffusion method. Cd was vapor-deposited on the CIS film formed at a substrate temperature of 500 ° C. in the same manner as in the above embodiment, and heat-treated in an Ar atmosphere. FIG. 4 shows the change in resistivity with respect to the heat treatment temperature, using the Cd film thickness as a parameter. Here, the heat treatment time is 30 minutes each. In addition, all films showed n-type. Regardless of the Cd film thickness, at a heat treatment temperature of 400 ° C. or higher, the resistivity was almost equal to the resistivity of 10 4 Ωcm of CIS to which Cd was not added.
This is probably because Cd evaporates from the film before diffusing. In the case of a Cd film thickness of 10 nm, the change in resistivity is almost eliminated at a heat treatment temperature of 300 ° C. or higher. This is because Cd is CIS at a heat treatment temperature of 300 ° C for 30 minutes.
This is considered to be due to uniform diffusion in the film. The resistivity at this time is about 10 3 Ωcm, and CIS without Cd added
The drop from resistivity is small. In the case of a Cd film having a thickness of 50 nm, the resistance is 1 Ωcm, which is the smallest at a heat treatment temperature of 200 ° C., and the resistance increases as the heat treatment temperature increases. This is presumably because Cd diffuses deeper into the film as the heat treatment temperature increases. When the heat treatment temperature is 200 ° C,
Cd is accumulated on the surface of the CIS film. As a result of evaluating the film surface by X-ray diffraction, it was confirmed that the crystallinity of CIS was remarkably inferior. The crystallinity recovered as the heat treatment temperature increased. When the Cd film thickness was 100 nm, Cd remained on the film surface at a heat treatment temperature of 200 ° C.
Therefore, although the resistivity showed a low value of 10 -2 Ωcm, Cd
Is considered to be mainly due to resistance due to metal conduction. Also in this case, the resistance increases as the heat treatment temperature increases. From the above, for example, when focusing on the heat treatment temperature of 300 ° C., C
It can be seen that the resistivity can be controlled by the thickness of the d film. In this example, Ar was used as the atmosphere gas.
Similar results can be obtained by using hydrogen and helium. Also, when using nitrogen, oxygen, or a mixed gas thereof,
The film surface becomes n-type due to the diffusion of Cd, but in a deep portion in the film, CIS becomes p-type due to the incorporation of nitrogen or oxygen and exhibits rectifying characteristics.

【0022】次に、前記実施例で作製したCIS:Cd
膜中のCd元素の分布を2次イオン質量分析法で調べた
結果を図5に示す。実線7はCd同時蒸着法、破線8は
気相拡散法、一点鎖線9は固相拡散法で作製した CI
S:Cd膜の Cdの分布を示す。また、2点鎖線10
については後述する。Cd同時蒸着法は基板温度300
℃、Cdルツボ温度250℃で作製した膜について、気
相拡散法は基板温度300℃でCdルツボ温度250℃
で30分熱処理した膜について、固相拡散法はCd膜厚
500nmをAr雰囲気中300℃で熱処理した膜につ
いて調べた結果である。Cd同時蒸着法ではCdが膜中
に一様に分布していることがわかった。気相拡散法と固
相拡散法では膜面近傍に最もCdが分布し、膜厚方向に
対し、ガウス形か補誤差関数形に分布していることがわ
かった。特に、固相拡散法の方が膜厚付近のCdの蓄積
量が多い。以上から、作製する素子の構成あるいは設計
により使用する製造法を選択できる。
Next, the CIS: Cd produced in the above embodiment was used.
FIG. 5 shows the result of examining the distribution of the Cd element in the film by secondary ion mass spectrometry. The solid line 7 is a Cd co-evaporation method, the dashed line 8 is a gas phase diffusion method, and the dashed line 9 is a solid phase diffusion method.
S: shows the distribution of Cd in the Cd film. In addition, two-dot chain line 10
Will be described later. Cd co-evaporation method has a substrate temperature of 300
For a film formed at 250 ° C. and a Cd crucible temperature of 250 ° C., the vapor phase diffusion method is performed at a substrate temperature of 300 ° C. and a Cd crucible temperature of 250 ° C.
The solid phase diffusion method is a result of examining a film heat-treated at 300 ° C. in an Ar atmosphere at 300 ° C. for a film heat-treated for 30 minutes in the above. It was found that Cd was uniformly distributed in the film by the Cd co-evaporation method. In the vapor phase diffusion method and the solid phase diffusion method, it was found that Cd was distributed most in the vicinity of the film surface, and was distributed in a Gaussian form or a complementary error function form in the film thickness direction. In particular, the solid phase diffusion method has a larger accumulation amount of Cd near the film thickness. From the above, the manufacturing method to be used can be selected depending on the configuration or design of the element to be manufactured.

【0023】次に、Cd同時蒸着法と気相拡散法で作製
したCIS:Cd膜をAr雰囲気中で Seを蒸発させ
ながら 400℃、30分熱処理した結果について述べ
る。以下、後熱処理と記す。Cd同時蒸着法の場合、基
板温度400℃以上で作製した膜では、Cdのルツボ温
度に関係なく、後熱処理前と後熱処理後では、抵抗率の
変化はなかった。これに対し、基板温度300℃、Cd
ルツボ温度200℃以上で作製した膜では、各々その抵
抗率が後熱処理前より1桁低くなった。これは、膜中で
CdとCuの置換が進行し、電子を供給するCdの量が
増加(活性化率が増加)したためと考えられる。さら
に、X線回折より、カルコパイライト構造を形成してい
ることを確認した。また、気相拡散法で作製した膜で
は、基板温度200℃で熱処理した膜は抵抗が増加し、
300℃以上で熱処理した膜では抵抗率が約1桁減少し
た。これは、基板温度200℃で熱処理した膜では、膜
表面付近のCdが膜中に拡散し、希薄となるためと考え
られる。これに対し、基板温度300℃以上で作製した
膜では、膜表面付近のCdも拡散するが、それ以上に活
性化率が増加するためと考えられる。図5の2点鎖線1
0に基板温度300℃でCdルツボ温度250℃、30
分熱処理した膜を、Ar雰囲気中で400℃、30分さ
らに熱処理した膜のCdの分布を示す。破線8の後熱処
理していない膜に比べCdが広く膜中に分布することが
わかる。
Next, the results of heat-treating a CIS: Cd film formed by a Cd co-evaporation method and a vapor phase diffusion method at 400 ° C. for 30 minutes while evaporating Se in an Ar atmosphere will be described. Hereinafter, it is referred to as post heat treatment. In the case of the Cd co-evaporation method, in a film formed at a substrate temperature of 400 ° C. or higher, there was no change in the resistivity before and after the post heat treatment regardless of the Cd crucible temperature. On the other hand, when the substrate temperature is 300 ° C. and Cd
In the films manufactured at a crucible temperature of 200 ° C. or higher, the respective resistivity was lower by one digit than before the post heat treatment. It is considered that this is because substitution of Cd and Cu progressed in the film, and the amount of Cd supplying electrons increased (the activation rate increased). Furthermore, it was confirmed by X-ray diffraction that a chalcopyrite structure was formed. Further, among the films manufactured by the gas phase diffusion method, the film heat-treated at a substrate temperature of 200 ° C. has an increased resistance,
The resistivity of the film heat-treated at 300 ° C. or more decreased by about one digit. This is considered to be because Cd near the film surface diffuses into the film and becomes thin in the film heat-treated at a substrate temperature of 200 ° C. On the other hand, in a film formed at a substrate temperature of 300 ° C. or higher, Cd near the film surface also diffuses, but it is considered that the activation rate is further increased. Two-dot chain line 1 in FIG.
0, Cd crucible temperature 250 ° C, substrate temperature 300 ° C, 30 ° C
The Cd distribution of the film that has been further heat-treated in an Ar atmosphere at 400 ° C. for 30 minutes is shown. It can be seen that Cd is more widely distributed in the film than the film that has not been heat-treated after the broken line 8.

【0024】次に、CIS以外のカルコパイライト構造
半導体薄膜への本発明の適用について述べる。Cu、I
nターゲットを、加速電圧1KVでスパッタし、ITO
(Indium Tin Oxide)で一部覆ったガラス上に蒸着する
際に、II族元素Znを電子ビーム蒸着(電子の加速電圧
5KVで電流20mAと30mAの2種類)で同時に蒸
着する。この堆積膜を H2S10%とAr90%の混合
ガス中で、400℃、2時間熱処理して CuInS2
Zn膜を作製した。電子ビームの電流値に関係なく膜の
伝導形はn形を示した。抵抗率は電子ビームの20mA
の膜では100Ωcmとなり、30mAの膜では1Ωc
mとなった。Znを添加していないCuInS2膜の抵
抗率104Ωcmに対し、約2〜4桁抵抗率が減少し
た。しかし、電子ビームの電流30mAでZnを蒸着し
た膜では、X線回折パターンより、20mAで作製した
膜よりカルコパイライト構造(112)面の配向性が劣
化していた。これに対し、電子ビームの電流20mAで
作製した膜では、Znを添加していない膜の配向性とほ
とんど変化がなかった。
Next, application of the present invention to a chalcopyrite structure semiconductor thin film other than CIS will be described. Cu, I
n target is sputtered at an acceleration voltage of 1 KV,
When vapor-depositing on glass partially covered with (Indium Tin Oxide), group II element Zn is vapor-deposited simultaneously by electron beam vapor deposition (two kinds of currents of 20 mA and 30 mA at an electron acceleration voltage of 5 KV). This deposited film is heat-treated at 400 ° C. for 2 hours in a mixed gas of H 2 S 10% and Ar 90% to obtain CuInS 2 :
A Zn film was produced. Regardless of the current value of the electron beam, the conductivity type of the film was n-type. Resistivity is 20mA of electron beam
Film is 100 Ωcm, and 30 Ω film is 1 Ωc.
m. The resistivity was reduced by about 2 to 4 digits compared to the resistivity of 10 4 Ωcm of the CuInS 2 film to which Zn was not added. However, in the film on which Zn was deposited at an electron beam current of 30 mA, the orientation of the chalcopyrite structure (112) plane was deteriorated from the X-ray diffraction pattern as compared with the film prepared at 20 mA. On the other hand, in the film manufactured with the electron beam current of 20 mA, there was almost no change from the orientation of the film to which Zn was not added.

【0025】次に、Cu、Al、Seの入った蒸着源の
ルツボを各々1140℃、1200℃、200℃で熱
し、基板温度600℃で(100)面GaAs結晶上に
CuAlSe2膜を蒸着した。得られた膜は p形で、抵
抗率5Ωcmであった。この膜を約10-7Torrの真
空中で、基板温度400℃、Cdのルツボ温度300℃
で1時間熱処理した。膜の伝導形はn形に変化し、その
抵抗率は1Ωcmであった。従って、気相拡散法により
CuAlSe2膜の伝導形制御が可能であることがわか
った。
Next, the crucibles of the deposition sources containing Cu, Al and Se were heated at 1140 ° C., 1200 ° C. and 200 ° C., respectively, to deposit a CuAlSe 2 film on the (100) plane GaAs crystal at a substrate temperature of 600 ° C. . The resulting film was p-type and had a resistivity of 5 Ωcm. This film was heated at a substrate temperature of 400 ° C. and a Cd crucible temperature of 300 ° C. in a vacuum of about 10 −7 Torr.
For 1 hour. The conductivity type of the film changed to n-type, and its resistivity was 1 Ωcm. Therefore, it was found that the conduction type of the CuAlSe 2 film can be controlled by the vapor phase diffusion method.

【0026】以下に、本製造法を用いて作製した太陽電
池と発光素子について述べる。図6(a)は、本発明を
用いて作製した太陽電池の1実施例である。ガラス基板
11表面を被覆したMo薄膜12の上の所定領域にp形
CIS薄膜13を形成する。このp形CISの製造法と
しては、CuとInの組成比の異なる2層のCISを堆
積する方法や、窒素イオンを照射しながら CIS膜を堆
積する方法がある。次に、10-7Torr程度の真空中
でp形CIS膜の基板温度を300℃程度に固定し、C
dを蒸発させてCIS表面からCuとCdの置換を生じ
させ、n形CIS層14を形成する。さらに、Arある
いは窒素雰囲気中300℃で30分程度熱処理する。な
お、この熱処理はCdの蒸発量(置換量)やp形CIS
膜のキャリア密度により異なり、適宜、雰囲気ガスある
いは熱処理温度あるいは時間を定める。従って、p形C
IS膜のキャリア密度や膜厚によっては熱処理を必要と
しない場合もある。以上の製造法によって形成されたp
nホモ接合CIS膜上にZnOあるいはITO等の透明
電極15を形成する。図6(b)にこの素子のバンド構
造を示す。n形CIS膜中では、CIS膜表面からCd
を拡散することにより表面がn形低抵抗つまりフェルミ
レベルがCISの伝導帯付近に存在し、徐々にフェルミ
レベルが価電子帯へ近ずく構造となっている。このよう
なバンド構造の場合、n形CIS膜中でも内部電界が生
じるため、光照射により膜表面近傍で生成された少数キ
ャリア(この場合は、正孔)は、空乏層へと加速され
る。通常のpn接合の場合では再結合してしまう膜表面
近傍の少数キャリアをも取り出すことができるため、得
られる電流量が増加する。従って、高効率化が図れる。
この他に図7に示す構造がある。透明電極15を被覆し
たガラス11上に形成したCdS膜16上に、基板温度
300℃で前記実施例と同様な製造法でCdを同時蒸着
してn形CIS膜14を厚さ0.1〜0.2μm程度作製
した後、Cdを添加していないCIS膜17を厚さ0.
5〜2.0μm程度蒸着する。作製した素子を空気中で
300℃で3時間熱処理した後、AuあるいはPtを蒸
着し、電極18とする。この素子の場合、空気中で熱処
理することによりCIS膜はp形化し、CdS膜付近の
CIS:Cd膜はn形から電気的に中性なi形へと変化
する。このi層は、n形CdS層とp形CIS層に挟ま
れるため、全体になだらかに内部電界が発生する。従っ
て、i層中で生成されたキャリアは加速され電極より取
り出される。このi層の膜厚を、CISの光吸収係数や
p形CISとn形CdSのキャリア密度等から最適化す
ることによりキャリア再結合が少なく、効率的に光照射
による生成キャリアを取り出すことが可能となる。従っ
て、太陽電池の高効率化が図れる。
Hereinafter, a solar cell and a light emitting device manufactured by using the present manufacturing method will be described. FIG. 6A is an example of a solar cell manufactured using the present invention. A p-type CIS thin film 13 is formed in a predetermined region on the Mo thin film 12 covering the surface of the glass substrate 11. As a method of manufacturing the p-type CIS, there are a method of depositing two layers of CIS having different composition ratios of Cu and In, and a method of depositing a CIS film while irradiating with nitrogen ions. Next, the substrate temperature of the p-type CIS film is fixed at about 300 ° C. in a vacuum of about 10 −7 Torr, and C
By evaporating d, substitution of Cu and Cd occurs from the CIS surface to form the n-type CIS layer 14. Further, heat treatment is performed in an Ar or nitrogen atmosphere at 300 ° C. for about 30 minutes. Note that this heat treatment is performed by evaporating the amount of Cd (amount of substitution) or p-type CIS.
It depends on the carrier density of the film, and the atmosphere gas or the heat treatment temperature or time is appropriately determined. Therefore, p-type C
Heat treatment may not be required depending on the carrier density and the film thickness of the IS film. The p formed by the above manufacturing method
A transparent electrode 15 such as ZnO or ITO is formed on the n-homo junction CIS film. FIG. 6B shows the band structure of this element. In the n-type CIS film, Cd
, The surface has an n-type low resistance, that is, the Fermi level exists near the conduction band of the CIS, and the Fermi level gradually approaches the valence band. In the case of such a band structure, since an internal electric field is generated even in the n-type CIS film, minority carriers (holes in this case) generated near the film surface by light irradiation are accelerated to a depletion layer. In the case of a normal pn junction, minority carriers near the film surface that are recombined can be taken out, so that the amount of current obtained increases. Therefore, high efficiency can be achieved.
In addition, there is a structure shown in FIG. On the CdS film 16 formed on the glass 11 coated with the transparent electrode 15, Cd is co-deposited at a substrate temperature of 300 ° C. by the same manufacturing method as in the above embodiment to form an n-type CIS film 14 having a thickness of 0.1 to 0.1. After producing about 0.2 μm, the CIS film 17 to which Cd is not added is formed to a thickness of 0.2 μm.
Deposit about 5 to 2.0 μm. After heat-treating the produced device at 300 ° C. for 3 hours in the air, Au or Pt is deposited to form an electrode 18. In the case of this element, the CIS film becomes p-type by heat treatment in air, and the CIS: Cd film near the CdS film changes from n-type to electrically neutral i-type. Since this i-layer is sandwiched between the n-type CdS layer and the p-type CIS layer, an internal electric field is generated smoothly as a whole. Therefore, the carriers generated in the i-layer are accelerated and taken out from the electrode. By optimizing the film thickness of the i-layer based on the light absorption coefficient of CIS and the carrier density of p-type CIS and n-type CdS, carrier recombination is small and carriers generated by light irradiation can be efficiently taken out. Becomes Therefore, the efficiency of the solar cell can be improved.

【0027】図8(a)は、本発明を用いて作製した可
視域発光装置の1実施例である。GaAs基板19上に低
抵抗 p形CuAlSe2膜20を成長し、その上に高抵
抗p形CuAlSe2膜21を成長させる。高抵抗p形
CuAlSe2膜上の一部を残してSiO2あるいはAl
23等のCuAlSe2膜との反応性の少ない絶縁体膜
で覆う。その後、Cdを蒸発させながら、絶縁体膜の覆
われていないCuAlSe2膜の箇所から Cdの拡散を
生じさせ、 n形CuAlSe2膜22を形成する。最後
にAlあるいはAu電極23を両面にを設ける。この素
子では、Cd拡散が生じる CuAlSe2膜表面付近が
低抵抗化し、膜厚方向に対し、徐々に高抵抗化する。こ
のCdの拡散膜厚を、Cdを拡散させる時の基板温度と
時間、又はCdを拡散させた後の熱処理により最適化
し、p形高抵抗CuAlSe2膜中でpn接合を形成す
る。このpn接合にキャリアを注入することにより発光
する。この時キャリアの注入はCdを拡散し低抵抗n形
となったCuAlSe2:Cd膜表面の部分からのみ行
なわれるため、効率的に注入できる。従って、発光効率
を向上できる。また図8(b)に示す構造もある。Ga
As基板19上にCd同時蒸着により n形CuAlS
2:Cd膜22を成膜した後、高抵抗p形CuAlS
2膜21を堆積し、その上に低抵抗p形CuAlSe2
膜20を作製する。この積層膜上の一部を前記実施例と
は逆にストリライプ状にSiO2等の絶縁膜を形成し、
Cdを蒸発させながら拡散させ、n形CuAlSe2
22を形成する。その後、SiO2膜を除去し、その部
分に、AuあるいはPtを蒸着し電極23とする。この
構成では、発光層はn形CuAlSe2と高抵抗p形C
uAlSe2膜で形成されるpn接合部となる。キャリ
ア注入は電極下の低抵抗p形CuAlSe2膜から行な
われる。この時、Cdを拡散したCuAlSe2:Cd
領域ではn形となるため、キャリアが発散せずにpn接
合部に注入される。従って、発光効率の向上が図れる。
FIG. 8A shows an embodiment of a visible light emitting device manufactured by using the present invention. A low-resistance p-type CuAlSe 2 film 20 is grown on a GaAs substrate 19, and a high-resistance p-type CuAlSe 2 film 21 is grown thereon. SiO 2 or Al leaving a part on the high resistance p-type CuAlSe 2 film
It is covered with an insulator film such as 2 O 3 which has low reactivity with the CuAlSe 2 film. Then, while evaporating Cd, Cd is diffused from the portion of the CuAlSe 2 film where the insulator film is not covered, and an n-type CuAlSe 2 film 22 is formed. Finally, an Al or Au electrode 23 is provided on both surfaces. In this device, the resistance near the surface of the CuAlSe 2 film where Cd diffusion occurs is reduced, and gradually increased in the film thickness direction. This Cd diffusion film thickness is optimized by the substrate temperature and time when Cd is diffused, or by heat treatment after Cd diffusion, and a pn junction is formed in the p-type high-resistance CuAlSe 2 film. Light is emitted by injecting carriers into the pn junction. At this time, the carriers are injected only from the surface of the CuAlSe 2 : Cd film surface where the Cd is diffused and the resistance becomes n-type. Therefore, luminous efficiency can be improved. There is also a structure shown in FIG. Ga
N-type CuAlS by simultaneous Cd deposition on As substrate 19
e 2 : After the Cd film 22 is formed, a high-resistance p-type CuAlS
An e 2 film 21 is deposited, and a low-resistance p-type CuAlSe 2
The film 20 is manufactured. An insulating film such as SiO 2 is formed on a part of the laminated film in the form of a stripe in a manner opposite to the above-described embodiment,
Cd is diffused while being evaporated to form an n-type CuAlSe 2 film 22. Then, the SiO 2 film is removed, and Au or Pt is deposited on the SiO 2 film to form an electrode 23. In this configuration, the light emitting layer is composed of n-type CuAlSe 2 and high-resistance p-type C
It becomes a pn junction formed by a uAlSe 2 film. Carrier injection is performed from a low-resistance p-type CuAlSe 2 film under the electrode. At this time, Cd-diffused CuAlSe 2 : Cd
Since the region becomes n-type, carriers are injected into the pn junction without diverging. Therefore, the luminous efficiency can be improved.

【0028】[0028]

【発明の効果】以上述べたところから明らかなように、
本発明は、構成元素の組成が化学量論比であり、pn伝
導形、キャリア密度等の電気特性を制御したカルコパイ
ライト構造半導体薄膜を製造することができ、また、そ
のカルコパイライト構造半導体薄膜を用いた、高効率な
薄膜太陽電池及び発光装置を実現することが出来る。
As is apparent from the above description,
The present invention can produce a chalcopyrite structure semiconductor thin film in which the composition of the constituent elements has a stoichiometric ratio, and controls electrical properties such as pn conductivity type and carrier density. A highly efficient thin-film solar cell and light-emitting device used can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例のI-III-VI2カルコパイライ
ト構造薄膜薄膜中にII族元素を混入させる場合に用いた
装置の模式図である。
FIG. 1 is a schematic view of an apparatus used for mixing a group II element into a thin film of I-III-VI 2 chalcopyrite structure according to one embodiment of the present invention.

【図2】同時にCdを蒸着する際のCdのルツボ温度に
対する抵抗率の変化を示す図である。
FIG. 2 is a diagram showing a change in resistivity with respect to a crucible temperature of Cd when Cd is simultaneously deposited.

【図3】Cdを蒸発させながら熱処理する際のCdのル
ツボ温度に対する抵抗率の変化を示す図である。
FIG. 3 is a diagram showing a change in resistivity with respect to a crucible temperature of Cd when a heat treatment is performed while evaporating Cd.

【図4】Cd薄膜を形成した後に熱処理する際のCd膜
厚に対する抵抗率の変化を示す図である。
FIG. 4 is a diagram showing a change in resistivity with respect to a Cd film thickness when a heat treatment is performed after a Cd thin film is formed.

【図5】2次イオン質量分析法によるCuInSe2
中のCdの分布を示す図である。
FIG. 5 is a diagram showing the distribution of Cd in a CuInSe 2 film by secondary ion mass spectrometry.

【図6】(a)は本発明の一実施例の太陽電池の断面構
造図、(b)はバンド構造を示す図である。
FIG. 6A is a cross-sectional structural view of a solar cell according to one embodiment of the present invention, and FIG. 6B is a diagram illustrating a band structure.

【図7】本発明の一実施例の太陽電池の断面構造図であ
る。
FIG. 7 is a sectional structural view of a solar cell according to one embodiment of the present invention.

【図8】(a)は本発明の一実施例の発光素子の断面構
造図、(b)は本発明の他の実施例の発光素子の断面構
造図である。
FIG. 8A is a cross-sectional structural view of a light-emitting element according to one embodiment of the present invention, and FIG. 8B is a cross-sectional structural view of a light-emitting element according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 真空容器 2 Cuの蒸着源 3 Inの蒸着源 4 Seの蒸着源 5 Cdの蒸着源 6 基板加熱用ヒータ 7 同時蒸着法により作製したCuInSe2:Cd膜
中のCdの分布 8 気相拡散法により作製したCuInSe2:Cd膜
中のCdの分布 9 固相拡散法により作製したCuInSe2:Cd膜
中のCdの分布 10 気相拡散法で作製したCuInSe2:Cd膜の
熱処理後のCdの分布 11 ガラス基板 12 Mo薄膜 13 p形CuInSe2膜 14 本発明で作製したn形CuInSe2:Cd層 15 透明電極 16 CdS膜 17 CuInSe2膜 18 上部電極 19 GaAs基板 20 低抵抗p形CuAlSe2膜 21 高抵抗p形CuAlSe2膜 22 本発明で作製したn形CuAlSe2:Cd膜 23 電極 30 基板
DESCRIPTION OF SYMBOLS 1 Vacuum container 2 Cu evaporation source 3 In evaporation source 4 Se evaporation source 5 Cd evaporation source 6 Heater for substrate heating 7 Distribution of Cd in CuInSe 2 : Cd film produced by simultaneous evaporation method 8 Gas phase diffusion method CuInSe 2 prepared by: Cd CuInSe produced by the distribution 9 solid phase diffusion method Cd in the film 2: Cd CuInSe produced in distributed 10 vapor phase diffusion method Cd in the film 2: after the heat treatment of the Cd film Cd Distribution 11 Glass substrate 12 Mo thin film 13 p-type CuInSe 2 film 14 n-type CuInSe 2 : Cd layer 15 transparent electrode 16 CdS film 17 CuInSe 2 film 18 upper electrode 19 GaAs substrate 20 low-resistance p-type CuAlSe 2 film Reference Signs List 21 High-resistance p-type CuAlSe 2 film 22 n-type CuAlSe 2 : Cd film manufactured by the present invention 23 electrode 30 substrate

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−56171(JP,A) 特開 昭52−146582(JP,A) 特開 昭50−61182(JP,A) 特開 昭53−84582(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/203,21/363,31/04 C23C 14/00 - 14/58 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-4-56171 (JP, A) JP-A-52-146582 (JP, A) JP-A-50-61182 (JP, A) JP-A Sho 53- 84582 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21 / 203,21 / 363,31 / 04 C23C 14/00-14/58

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 I族、III族、VI族元素からなるカルコパイ
ライト構造のp形半導体薄膜を堆積した後に、ドーパン
トであるII族元素を前記p形半導体薄膜に熱拡散させて
前記p形半導体薄膜中にpn接合を形成したことを特徴
とする太陽電池の製造方法。
1. A p-type semiconductor thin film having a chalcopyrite structure comprising a group I, a group III, and a group VI element is deposited, and then a group II element as a dopant is thermally diffused into the p-type semiconductor thin film. A method for manufacturing a solar cell, wherein a pn junction is formed in a thin film.
【請求項2】 前記半導体薄膜を堆積した後に、II族元
素あるいは前記元素を含む化合物を蒸発させながら熱処
理することを特徴とする請求項1記載の太陽電池の製造
方法。
2. The method for manufacturing a solar cell according to claim 1, wherein after depositing the semiconductor thin film, a heat treatment is performed while evaporating a group II element or a compound containing the element.
【請求項3】 請求項2記載の製造方法で作製したカル
コパイライト構造半導体薄膜をガス雰囲気中あるいは真
空中で熱処理することを特徴とする太陽電池の製造方
法。
3. A method for manufacturing a solar cell, comprising heat-treating a chalcopyrite structure semiconductor thin film manufactured by the method according to claim 2 in a gas atmosphere or in a vacuum.
【請求項4】 VI族元素を蒸発させながら前記熱処理す
ることを特徴とする請求項3記載の太陽電池の製造方
法。
4. The method according to claim 3, wherein the heat treatment is performed while evaporating the group VI element.
【請求項5】 いずれの熱処理も、又はいずれかの熱処
理を10-9Torrから10-2Torrの範囲内の真空中で行う
ことを特徴とする請求項1〜4記載のいずれかの太陽電
池の製造方法。
5. The solar cell according to claim 1, wherein any one of the heat treatments is performed in a vacuum in a range of 10 −9 Torr to 10 −2 Torr. Manufacturing method.
【請求項6】 いずれの熱処理も、又はいずれかの熱処
理をする雰囲気ガスとして、水素、窒素、酸素、ヘリウ
ム、アルゴンのうちの少なくとも一つを用いることを特
徴とする請求項1〜4記載のいずれかの太陽電池の製造
方法。
6. The method according to claim 1, wherein at least one of hydrogen, nitrogen, oxygen, helium, and argon is used as an atmosphere gas for any heat treatment or for any heat treatment. A method for manufacturing any of the solar cells.
JP19859892A 1992-07-24 1992-07-24 Method of manufacturing solar cell and thin-film solar cell Expired - Lifetime JP3337494B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19859892A JP3337494B2 (en) 1992-07-24 1992-07-24 Method of manufacturing solar cell and thin-film solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19859892A JP3337494B2 (en) 1992-07-24 1992-07-24 Method of manufacturing solar cell and thin-film solar cell

Publications (2)

Publication Number Publication Date
JPH0645248A JPH0645248A (en) 1994-02-18
JP3337494B2 true JP3337494B2 (en) 2002-10-21

Family

ID=16393861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19859892A Expired - Lifetime JP3337494B2 (en) 1992-07-24 1992-07-24 Method of manufacturing solar cell and thin-film solar cell

Country Status (1)

Country Link
JP (1) JP3337494B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658890B2 (en) 2009-02-18 2014-02-25 Tdk Corporation Solar cell and method of manufacturing solar cell

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107562A (en) * 1998-03-24 2000-08-22 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method for manufacturing the same, and solar cell using the same
JP3773899B2 (en) 2000-08-30 2006-05-10 独立行政法人科学技術振興機構 Magnetic semiconductor material and manufacturing method thereof
JP4662616B2 (en) 2000-10-18 2011-03-30 パナソニック株式会社 Solar cell
US7479596B2 (en) 2003-03-18 2009-01-20 Panasonic Corporation Solar cell and method for manufacturing the same
JP2011159652A (en) * 2010-01-29 2011-08-18 Fujifilm Corp Method of manufacturing photoelectric conversion device, and photoelectric conversion device
JP2012079727A (en) * 2010-09-30 2012-04-19 Kyocera Corp Photoelectric conversion element and method for manufacturing the same
JP5878416B2 (en) * 2012-03-30 2016-03-08 本田技研工業株式会社 Chalcopyrite solar cell and method for manufacturing the same
CN105633212B (en) * 2015-12-29 2017-06-27 中国电子科技集团公司第十八研究所 It is a kind of to be based on the method and apparatus that a step coevaporation technique prepares gradient band gap light absorbing zone

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658890B2 (en) 2009-02-18 2014-02-25 Tdk Corporation Solar cell and method of manufacturing solar cell

Also Published As

Publication number Publication date
JPH0645248A (en) 1994-02-18

Similar Documents

Publication Publication Date Title
US5728231A (en) Precursor for semiconductor thin films and method for producing semiconductor thin films
JP3337255B2 (en) Chalcopyrite structure semiconductor thin film, method for manufacturing the same, method for manufacturing thin-film solar cell, and method for manufacturing light emitting device
US7071496B2 (en) Electronic device and method for manufacturing the same
US6534704B2 (en) Solar cell
US6040521A (en) N-type window layer for a thin film solar cell and method of making
JPH0634405B2 (en) Thin film photovoltaic device
KR101628312B1 (en) PREPARATION METHOD OF CZTSSe-BASED THIN FILM SOLAR CELL AND CZTSSe-BASED THIN FILM SOLAR CELL PREPARED BY THE METHOD
US20050056863A1 (en) Semiconductor film, method for manufacturing the semiconductor film, solar cell using the semiconductor film and method for manufacturing the solar cell
US8912037B2 (en) Method for making photovoltaic devices using oxygenated semiconductor thin film layers
JP3337494B2 (en) Method of manufacturing solar cell and thin-film solar cell
US4342879A (en) Thin film photovoltaic device
JP3519543B2 (en) Precursor for forming semiconductor thin film and method for producing semiconductor thin film
JP3311873B2 (en) Manufacturing method of semiconductor thin film
JPH1074966A (en) Method for manufacturing thin-film solar cell
JP3468328B2 (en) Manufacturing method of semiconductor thin film
US4161418A (en) Ionized-cluster-beam deposition process for fabricating p-n junction semiconductor layers
JP3061342B2 (en) Method for manufacturing transparent conductive film and photoelectric conversion semiconductor device
JPH10150212A (en) Precursor for semiconductor thin film formation use and manufacture of semiconductor thin film
JPH05275331A (en) Manufacture of chalocopyrite thin film and solar cell
JP2003179237A (en) Forming method of semiconductor thin film and solar battery
JP2005117012A (en) Semiconductor film, its manufacturing method, solar cell using the same, and its manufacturing method
JP2003298091A (en) Solar cell and its fabricating method
JP3022129B2 (en) Thin film solar cell and manufacturing method
JPH0529361A (en) Manufacture of chalcopyrite thin film
JPH11298024A (en) Photovoltaic device and manufacture thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070809

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110809

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110809

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120809

Year of fee payment: 10

EXPY Cancellation because of completion of term