JP3336700B2 - Ｅｌ表示パネル - Google Patents
Ｅｌ表示パネルInfo
- Publication number
- JP3336700B2 JP3336700B2 JP27229793A JP27229793A JP3336700B2 JP 3336700 B2 JP3336700 B2 JP 3336700B2 JP 27229793 A JP27229793 A JP 27229793A JP 27229793 A JP27229793 A JP 27229793A JP 3336700 B2 JP3336700 B2 JP 3336700B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- turned
- display panel
- electrodes
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、交流電圧を印加するこ
とにより発光するＥＬ（エレクトロルミネッセンス）素
子を用いたＥＬ表示パネルに関し、特に、複数の走査電
極とそれに直交する複数のデータ電極との各交点で構成
された各画素の発光を制御して文字等を表示するマトリ
ックス型のＥＬ表示パネルに関する。
とにより発光するＥＬ（エレクトロルミネッセンス）素
子を用いたＥＬ表示パネルに関し、特に、複数の走査電
極とそれに直交する複数のデータ電極との各交点で構成
された各画素の発光を制御して文字等を表示するマトリ
ックス型のＥＬ表示パネルに関する。
【０００２】
【従来の技術】従来より、ＥＬ発光層両面に一対の電極
を形成してなるＥＬ表示パネルが知られている。この種
のＥＬ表示パネルでは、一対の電極間に交流電圧が印加
されるとＥＬ発光層が発光し、文字等を表示することが
できる。
を形成してなるＥＬ表示パネルが知られている。この種
のＥＬ表示パネルでは、一対の電極間に交流電圧が印加
されるとＥＬ発光層が発光し、文字等を表示することが
できる。
【０００３】ところがＥＬ発光層として用いられるＺｎ
Ｓ等は圧電材料でもあるため、交流電圧が印加されると
振動し、この振動が騒音となってしまう。そこで従来よ
りこの種のＥＬ表示パネルを使用した表示装置では騒音
を防止するために種々の工夫がなされている。
Ｓ等は圧電材料でもあるため、交流電圧が印加されると
振動し、この振動が騒音となってしまう。そこで従来よ
りこの種のＥＬ表示パネルを使用した表示装置では騒音
を防止するために種々の工夫がなされている。
【０００４】例えば、特公昭６３−３０７４５号公報に
記載のように、ＥＬ発光層が形成されたガラス板表面に
スペーサを介して透光板を配設し、ＥＬ発光層が発生す
る騒音をガラス板、スペーサ、および透光板によって囲
まれる空間に封じ込めるようにした装置が考えられてい
る。
記載のように、ＥＬ発光層が形成されたガラス板表面に
スペーサを介して透光板を配設し、ＥＬ発光層が発生す
る騒音をガラス板、スペーサ、および透光板によって囲
まれる空間に封じ込めるようにした装置が考えられてい
る。
【０００５】また、特開昭６３−２４９８９５号公報に
記載のように、矩形波状の交流電圧を印加してＥＬ発光
層を発光させるＥＬ表示パネルにおいて、その電圧波形
をなまらせることにより騒音を防止する装置も考えられ
ている。更に、特開平３−３７９９５号公報に記載のよ
うに、ＥＬ表示パネルの背後にもう一つの電極を設け、
その電極とＥＬ表示パネルの背面電極との間に作用する
静電引力により、背面電極の振動を防止する装置も考え
られている。
記載のように、矩形波状の交流電圧を印加してＥＬ発光
層を発光させるＥＬ表示パネルにおいて、その電圧波形
をなまらせることにより騒音を防止する装置も考えられ
ている。更に、特開平３−３７９９５号公報に記載のよ
うに、ＥＬ表示パネルの背後にもう一つの電極を設け、
その電極とＥＬ表示パネルの背面電極との間に作用する
静電引力により、背面電極の振動を防止する装置も考え
られている。
【０００６】
【発明が解決しようとする課題】ところが、ガラス板，
スペーサ，および透光板によって囲まれる空間に騒音を
封じ込める装置では、スペーサおよび透光板の分だけ枠
体を大きく形成する必要がある。このためＥＬ表示パネ
ルが大型化し、適用できる機器が限定されてしまう場合
があった。
スペーサ，および透光板によって囲まれる空間に騒音を
封じ込める装置では、スペーサおよび透光板の分だけ枠
体を大きく形成する必要がある。このためＥＬ表示パネ
ルが大型化し、適用できる機器が限定されてしまう場合
があった。
【０００７】また、矩形波状の電圧波形をなまらせる装
置では、振動成分の周波数によって良好にその振動成分
を除去できない場合があった。すなわち、矩形波状電圧
の立上がり，立下がり時に生ずる高周波の振動成分は良
好に除去することができるものの、矩形波状電圧の周期
に対応する低周波の振動成分は充分に除去することがで
きなかった。このため最も騒音の大きい振動成分を除去
できるとは限らず充分に騒音を防止することができなか
った。
置では、振動成分の周波数によって良好にその振動成分
を除去できない場合があった。すなわち、矩形波状電圧
の立上がり，立下がり時に生ずる高周波の振動成分は良
好に除去することができるものの、矩形波状電圧の周期
に対応する低周波の振動成分は充分に除去することがで
きなかった。このため最も騒音の大きい振動成分を除去
できるとは限らず充分に騒音を防止することができなか
った。
【０００８】更に、静電引力により背面電極の振動を防
止する装置では、ＥＬ発光層自体の振動は防止できない
ので、背面電極の振動も充分に抑制することができな
い。従って、騒音を充分に防止することはできなかっ
た。そこで、本願出願人は、マトリックス型のＥＬ表示
パネルにおいて、一つの走査電極に走査電圧を印加する
と同時に、他の一つの走査電極に上記走査電圧とは逆極
性の逆位相電圧を印加することを提案した（特願平５−
７２３６８号）。この装置では、逆位相電圧を印加され
た画素には、走査電圧を印加された画素とは全く逆極性
の電圧が印加されることになる。すると、これらの画素
が発生する振動の位相が逆転し、互いに干渉し合う。こ
のため装置全体としての振動が低減され、騒音が良好に
防止される。
止する装置では、ＥＬ発光層自体の振動は防止できない
ので、背面電極の振動も充分に抑制することができな
い。従って、騒音を充分に防止することはできなかっ
た。そこで、本願出願人は、マトリックス型のＥＬ表示
パネルにおいて、一つの走査電極に走査電圧を印加する
と同時に、他の一つの走査電極に上記走査電圧とは逆極
性の逆位相電圧を印加することを提案した（特願平５−
７２３６８号）。この装置では、逆位相電圧を印加され
た画素には、走査電圧を印加された画素とは全く逆極性
の電圧が印加されることになる。すると、これらの画素
が発生する振動の位相が逆転し、互いに干渉し合う。こ
のため装置全体としての振動が低減され、騒音が良好に
防止される。
【０００９】しかしながら、例えば、走査電圧を電圧を
正電圧、逆位相電圧を負電圧とした場合、各走査電極に
正電圧および負電圧の印加，遮断を切り換えるプッシュ
プルタイプのスイッチング回路を使用しなければならな
い。プッシュプルタイプのスイッチング素子は、Ｎ型チ
ャネル，Ｐ型チャネルなどのオープンドレインタイプの
スイッチング素子に比べ大きく、また、プッシュプルタ
イプのスイッチング回路をオープンドレインタイプのス
イッチング素子で構成する場合は複数のスイッチング素
子を組み合わせる必要がある。このため、ＥＬ表示パネ
ルを充分に小型化することはできなかった。
正電圧、逆位相電圧を負電圧とした場合、各走査電極に
正電圧および負電圧の印加，遮断を切り換えるプッシュ
プルタイプのスイッチング回路を使用しなければならな
い。プッシュプルタイプのスイッチング素子は、Ｎ型チ
ャネル，Ｐ型チャネルなどのオープンドレインタイプの
スイッチング素子に比べ大きく、また、プッシュプルタ
イプのスイッチング回路をオープンドレインタイプのス
イッチング素子で構成する場合は複数のスイッチング素
子を組み合わせる必要がある。このため、ＥＬ表示パネ
ルを充分に小型化することはできなかった。
【００１０】そこで、本発明は、複数の走査電極とそれ
に直交する複数のデータ電極との各交点で構成された各
画素の発光を制御して文字等を表示するＥＬ表示パネル
において、装置を大型化することなく良好に騒音を防止
することを目的としてなされた。
に直交する複数のデータ電極との各交点で構成された各
画素の発光を制御して文字等を表示するＥＬ表示パネル
において、装置を大型化することなく良好に騒音を防止
することを目的としてなされた。
【００１１】
【課題を解決するための手段】上記目的を達するために
なされた本発明は、しきい値以上の絶対値の電圧を印加
されて発光するＥＬ発光層と、該ＥＬ発光層の片面側に
複数平行に配設された走査電極と、上記ＥＬ発光層の他
面側に、上記走査電極と直交する方向に複数平行に配設
されたデータ電極と、を備え、上記走査電極と上記デー
タ電極との各交点で画素を構成するＥＬ表示パネルにお
いて、上記複数の走査電極のうち一部には、上記しきい
値より小さい絶対値を有する正電圧の印加，遮断を切り
換えるＰ型チャネルスイッチング素子のみを接続し、上
記複数の走査電極のうち他には、上記しきい値より小さ
い絶対値を有する負電圧の印加，遮断を切り換えるＮ型
チャネルスイッチング素子のみを接続したことを特徴と
するＥＬ表示パネルを要旨としている。
なされた本発明は、しきい値以上の絶対値の電圧を印加
されて発光するＥＬ発光層と、該ＥＬ発光層の片面側に
複数平行に配設された走査電極と、上記ＥＬ発光層の他
面側に、上記走査電極と直交する方向に複数平行に配設
されたデータ電極と、を備え、上記走査電極と上記デー
タ電極との各交点で画素を構成するＥＬ表示パネルにお
いて、上記複数の走査電極のうち一部には、上記しきい
値より小さい絶対値を有する正電圧の印加，遮断を切り
換えるＰ型チャネルスイッチング素子のみを接続し、上
記複数の走査電極のうち他には、上記しきい値より小さ
い絶対値を有する負電圧の印加，遮断を切り換えるＮ型
チャネルスイッチング素子のみを接続したことを特徴と
するＥＬ表示パネルを要旨としている。
【００１２】
【作用】このように構成された本発明は、ＥＬ発光層の
しきい値より小さい絶対値を有する正電圧または負電圧
を、Ｐ型チャネルスイッチング素子またはＮ型チャネル
スイッチング素子を介して、各走査電極に走査電圧とし
て順次印加して使用される。
しきい値より小さい絶対値を有する正電圧または負電圧
を、Ｐ型チャネルスイッチング素子またはＮ型チャネル
スイッチング素子を介して、各走査電極に走査電圧とし
て順次印加して使用される。
【００１３】そして、所定の走査電極に走査電圧が印加
されているとき、表示すべき文字データなどに応じて所
定のデータ電極に次のようなデータ電圧を印加すると、
文字等を表示することができる。すなわち、上記しきい
値より小さくかつ上記しきい値から上記走査電圧の絶対
値を差し引いた値より大きい絶対値で、更に、上記走査
電圧とは逆極性の電圧を印加するのである。すると、走
査電圧およびデータ電圧が同時に印加された画素は、し
きい値以上の電圧を印加されて発光する。この動作を各
走査電極に対して順次実行することにより文字等が表示
される。
されているとき、表示すべき文字データなどに応じて所
定のデータ電極に次のようなデータ電圧を印加すると、
文字等を表示することができる。すなわち、上記しきい
値より小さくかつ上記しきい値から上記走査電圧の絶対
値を差し引いた値より大きい絶対値で、更に、上記走査
電圧とは逆極性の電圧を印加するのである。すると、走
査電圧およびデータ電圧が同時に印加された画素は、し
きい値以上の電圧を印加されて発光する。この動作を各
走査電極に対して順次実行することにより文字等が表示
される。
【００１４】またこのとき、Ｎ型チャネルスイッチング
素子を介して走査電圧が印加されているときはＰ型チャ
ネルスイッチング素子を介して、Ｐ型チャネルスイッチ
ング素子を介して走査電圧が印加されているときはＮ型
チャネルスイッチング素子を介して、上記走査電圧とは
逆極性の上記負電圧または正電圧を、他の上記走査電極
に印加すれば、次のように騒音が防止がされる。
素子を介して走査電圧が印加されているときはＰ型チャ
ネルスイッチング素子を介して、Ｐ型チャネルスイッチ
ング素子を介して走査電圧が印加されているときはＮ型
チャネルスイッチング素子を介して、上記走査電圧とは
逆極性の上記負電圧または正電圧を、他の上記走査電極
に印加すれば、次のように騒音が防止がされる。
【００１５】すなわち、このような電圧（以下、逆位相
電圧と記載）を印加された画素には、走査電圧を印加さ
れた画素とは全く逆極性の電圧が印加されることにな
る。すると、これらの画素が発生する振動の位相が逆転
し、互いに干渉し合う。このため騒音が良好に防止され
る。
電圧と記載）を印加された画素には、走査電圧を印加さ
れた画素とは全く逆極性の電圧が印加されることにな
る。すると、これらの画素が発生する振動の位相が逆転
し、互いに干渉し合う。このため騒音が良好に防止され
る。
【００１６】一方、走査電圧，逆位相電圧，またはデー
タ電圧のいずれか一つだけが印加された画素では、ＥＬ
発光層に印加される電圧がしきい値より小さいためＥＬ
発光層は発光しない。また、逆位相電圧とデータ電圧と
が印加された画素ではＥＬ発光層に印加される電圧が逆
位相電圧とデータ電圧との差分となり、しきい値より小
さくなるのでＥＬ発光層は発光しない。
タ電圧のいずれか一つだけが印加された画素では、ＥＬ
発光層に印加される電圧がしきい値より小さいためＥＬ
発光層は発光しない。また、逆位相電圧とデータ電圧と
が印加された画素ではＥＬ発光層に印加される電圧が逆
位相電圧とデータ電圧との差分となり、しきい値より小
さくなるのでＥＬ発光層は発光しない。
【００１７】
【実施例】次に、本発明の実施例を図面と共に説明す
る。図１は第一実施例のＥＬ表示パネル１の構成を概略
的に表す説明図である。なお、本実施例のＥＬ表示パネ
ル１は偶数行の走査電極を有するマトリックス型表示パ
ネルである。
る。図１は第一実施例のＥＬ表示パネル１の構成を概略
的に表す説明図である。なお、本実施例のＥＬ表示パネ
ル１は偶数行の走査電極を有するマトリックス型表示パ
ネルである。
【００１８】図に示すように、本実施例のＥＬ表示パネ
ル１は、奇数行目の走査電極２０１，２０２，…、およ
び偶数行目の走査電極３０１，３０２，…と、ＥＬ発光
層３２０を挟んでそれらの走査電極に直交して設けられ
た複数列のデータ電極４０１，４０２，…とを有してい
る。走査電極２０１，２０２，…，３０１，３０２，…
とデータ電極４０１，４０２，…とが交差する領域に
は、画素としてのＥＬ素子１０１、１０２、…が構成さ
れる。例えば、走査電極２０１とデータ電極４０１とが
交差する領域にはＥＬ素子１０１が、走査電極２０１と
データ電極４０２とが交差する領域にはＥＬ素子１０２
が、走査電極３０１とデータ電極４０１とが交差する領
域にはＥＬ素子１１１が、それぞれ形成されている。な
お、ＥＬ素子は容量性の素子であるため、図１ではコン
デンサの記号で表している。
ル１は、奇数行目の走査電極２０１，２０２，…、およ
び偶数行目の走査電極３０１，３０２，…と、ＥＬ発光
層３２０を挟んでそれらの走査電極に直交して設けられ
た複数列のデータ電極４０１，４０２，…とを有してい
る。走査電極２０１，２０２，…，３０１，３０２，…
とデータ電極４０１，４０２，…とが交差する領域に
は、画素としてのＥＬ素子１０１、１０２、…が構成さ
れる。例えば、走査電極２０１とデータ電極４０１とが
交差する領域にはＥＬ素子１０１が、走査電極２０１と
データ電極４０２とが交差する領域にはＥＬ素子１０２
が、走査電極３０１とデータ電極４０１とが交差する領
域にはＥＬ素子１１１が、それぞれ形成されている。な
お、ＥＬ素子は容量性の素子であるため、図１ではコン
デンサの記号で表している。
【００１９】次に、奇数行目の走査電極２０１，２０
２，…は、それぞれ、Ｎ型チャネルオープンドレインタ
イプのＦＥＴ（電界効果トランジスタ）２２１，２２
２，…のドレイン電極に接続され、偶数行目の走査電極
３０１，３０２，…は、それぞれＰ型チャネルオープン
ドレインタイプのＦＥＴ３３１，３３２，…のドレイン
電極に接続されている。また、データ電極４０１，４０
２，…は、それぞれプッシュプルタイプのスイッチング
回路４４１，４４２，…に接続されている。なお、スイ
ッチング回路４４１は、Ｎ型チャネルオープンドレイン
タイプのシンク側ＦＥＴ４４１ａとＰ型チャネルオープ
ンドレインタイプのソース側ＦＥＴ４４１ｂとから構成
され、各ＦＥＴ４４１ａ，４４１ｂのドレイン電極がデ
ータ電極４０１に接続されている。また、他のスイッチ
ング回路４４２，…も同様に構成されている。更に、上
記各ＦＥＴ２２１，２２２，…，３３１，３３２，…，
４４１，４４２，…は、いずれもＭＯＳ型ＦＥＴであ
り、制御する電流とは逆方向の電流を通過させる寄生ダ
イオードｄを有している。
２，…は、それぞれ、Ｎ型チャネルオープンドレインタ
イプのＦＥＴ（電界効果トランジスタ）２２１，２２
２，…のドレイン電極に接続され、偶数行目の走査電極
３０１，３０２，…は、それぞれＰ型チャネルオープン
ドレインタイプのＦＥＴ３３１，３３２，…のドレイン
電極に接続されている。また、データ電極４０１，４０
２，…は、それぞれプッシュプルタイプのスイッチング
回路４４１，４４２，…に接続されている。なお、スイ
ッチング回路４４１は、Ｎ型チャネルオープンドレイン
タイプのシンク側ＦＥＴ４４１ａとＰ型チャネルオープ
ンドレインタイプのソース側ＦＥＴ４４１ｂとから構成
され、各ＦＥＴ４４１ａ，４４１ｂのドレイン電極がデ
ータ電極４０１に接続されている。また、他のスイッチ
ング回路４４２，…も同様に構成されている。更に、上
記各ＦＥＴ２２１，２２２，…，３３１，３３２，…，
４４１，４４２，…は、いずれもＭＯＳ型ＦＥＴであ
り、制御する電流とは逆方向の電流を通過させる寄生ダ
イオードｄを有している。
【００２０】次に、上記各ＦＥＴのソース電極は、次の
ように直流電圧源に接続されている。奇数行目のＦＥＴ
２２１，２２２，…のソース電極は電源ライン２３０に
接続され、その電源ライン２３０は、スイッチング素子
５０１，５０２，５０３を介して、Ｖｒｅ，０Ｖ（アー
ス電極５０４），−Ｖｔｈの直流電圧源にそれぞれ接続
されている。偶数行目のＦＥＴ３３１，３３２，…のソ
ース電極は電源ライン３４０に接続され、その電源ライ
ン３４０は、スイッチング素子６０１，６０２，６０３
を介して、Ｖｔｈ，０Ｖ（アース電極６０４），−Ｖｒ
ｅの直流電圧源に接続されている。ソース側ＦＥＴ４４
１ｂ，４４２ｂ，…のソース電極はソース側電源ライン
４５０ｂに接続され、そのソース側電源ライン４５０ｂ
は、スイッチング素子７０１，７０２を介してＶＭ，０
Ｖ（アース電極７０５）の直流電源に接続されている。
更に、シンク側ＦＥＴ４４１ａ，４４２ａ，…のソース
電極はシンク側電源ライン４５０ａに接続され、そのシ
ンク側電源ライン４５０ａは、スイッチング素子７０
３，７０４を介して０Ｖ（アース電極７０５），ーＶＭ
の直流電源に接続されている。なお、ここで、ＥＬ素子
１０１，１０２，…の発光しきい値をＶ1 とすると、上
記電圧値Ｖｔｈ，Ｖｒｅ，およびＶＭは、次式の関係を
満たす正の電圧値である。
ように直流電圧源に接続されている。奇数行目のＦＥＴ
２２１，２２２，…のソース電極は電源ライン２３０に
接続され、その電源ライン２３０は、スイッチング素子
５０１，５０２，５０３を介して、Ｖｒｅ，０Ｖ（アー
ス電極５０４），−Ｖｔｈの直流電圧源にそれぞれ接続
されている。偶数行目のＦＥＴ３３１，３３２，…のソ
ース電極は電源ライン３４０に接続され、その電源ライ
ン３４０は、スイッチング素子６０１，６０２，６０３
を介して、Ｖｔｈ，０Ｖ（アース電極６０４），−Ｖｒ
ｅの直流電圧源に接続されている。ソース側ＦＥＴ４４
１ｂ，４４２ｂ，…のソース電極はソース側電源ライン
４５０ｂに接続され、そのソース側電源ライン４５０ｂ
は、スイッチング素子７０１，７０２を介してＶＭ，０
Ｖ（アース電極７０５）の直流電源に接続されている。
更に、シンク側ＦＥＴ４４１ａ，４４２ａ，…のソース
電極はシンク側電源ライン４５０ａに接続され、そのシ
ンク側電源ライン４５０ａは、スイッチング素子７０
３，７０４を介して０Ｖ（アース電極７０５），ーＶＭ
の直流電源に接続されている。なお、ここで、ＥＬ素子
１０１，１０２，…の発光しきい値をＶ1 とすると、上
記電圧値Ｖｔｈ，Ｖｒｅ，およびＶＭは、次式の関係を
満たす正の電圧値である。
【００２１】Ｖｔｈ，ＶＭ＜Ｖ1 Ｖｔｈ＋ＶＭ＞Ｖ1 Ｖｒｅ≧Ｖ1 また、奇数行目のＦＥＴ２２１，２２２，…はワンチッ
プのＩＣからなる駆動回路２内に形成され、同様に、偶
数行目のＦＥＴ３３１，３３２，…は駆動回路３内に、
スイッチング回路４４１，４４２，…は駆動回路４内
に、それぞれ形成されている。
プのＩＣからなる駆動回路２内に形成され、同様に、偶
数行目のＦＥＴ３３１，３３２，…は駆動回路３内に、
スイッチング回路４４１，４４２，…は駆動回路４内
に、それぞれ形成されている。
【００２２】次に、このように構成されたＥＬ表示パネ
ル１の動作について説明する。図２はＥＬ表示パネル１
の駆動方法を表すタイムチャートである。なお本実施例
では、１フィールド走査し終わる毎にリフレッシュ電圧
を印加して、ＥＬ発光層３２０の分極を解消するいわゆ
るフィールドリフレッシュ駆動方法を採用している。
ル１の動作について説明する。図２はＥＬ表示パネル１
の駆動方法を表すタイムチャートである。なお本実施例
では、１フィールド走査し終わる毎にリフレッシュ電圧
を印加して、ＥＬ発光層３２０の分極を解消するいわゆ
るフィールドリフレッシュ駆動方法を採用している。
【００２３】図２は、ＥＬ素子１０１，１１１のみを発
光させ、他のＥＬ素子を発光させない場合の電圧変化を
示しており、以下、時系列に従いこの場合の各素子の動
作を説明する。まず、スイッチング素子７０１、７０３
をターンオンすると共にスイッチング素子７０２，７０
４をターンオフすることにより、駆動回路４のソース側
電源ライン４５０ｂをＶＭに、シンク側電源ライン４５
０ａの電圧０Ｖする。続いて各シンク側ＦＥＴ４４１
ａ，４４２ａ，…をターンオンすると共に、各ソース側
ＦＥＴ４４１ｂ，４４２ｂ，…をターンオフすることに
より、各データ電極４０１，４０２，…の電圧を０Ｖに
しておく。 （１−１）１行目の発光動作（時点ｔ1 〜ｔ2 ） １行目の走査電極２０１に接続されているＦＥＴ２２１
をターンオンし、スイッチング素子５０３をターンオン
すると共にスイッチング素子５０１，５０２をターンオ
フすることにより１行目の走査電極２０１の電圧を−Ｖ
ｔｈにする。同時に、２行目の走査電極３０１に接続さ
れているＦＥＴ３３１をターンオンし、スイッチング素
子６０１をターンオンすると共にスイッチング素子６０
２，６０３をターンオフすることにより、２行目の走査
電極３０１の電圧をＶｔｈにする。他の走査電極に接続
されているＦＥＴ２２２，…，３３２，…はターンオフ
して、走査電極２０２，…，３０２，…をフローティン
グ状態にする。
光させ、他のＥＬ素子を発光させない場合の電圧変化を
示しており、以下、時系列に従いこの場合の各素子の動
作を説明する。まず、スイッチング素子７０１、７０３
をターンオンすると共にスイッチング素子７０２，７０
４をターンオフすることにより、駆動回路４のソース側
電源ライン４５０ｂをＶＭに、シンク側電源ライン４５
０ａの電圧０Ｖする。続いて各シンク側ＦＥＴ４４１
ａ，４４２ａ，…をターンオンすると共に、各ソース側
ＦＥＴ４４１ｂ，４４２ｂ，…をターンオフすることに
より、各データ電極４０１，４０２，…の電圧を０Ｖに
しておく。 （１−１）１行目の発光動作（時点ｔ1 〜ｔ2 ） １行目の走査電極２０１に接続されているＦＥＴ２２１
をターンオンし、スイッチング素子５０３をターンオン
すると共にスイッチング素子５０１，５０２をターンオ
フすることにより１行目の走査電極２０１の電圧を−Ｖ
ｔｈにする。同時に、２行目の走査電極３０１に接続さ
れているＦＥＴ３３１をターンオンし、スイッチング素
子６０１をターンオンすると共にスイッチング素子６０
２，６０３をターンオフすることにより、２行目の走査
電極３０１の電圧をＶｔｈにする。他の走査電極に接続
されているＦＥＴ２２２，…，３３２，…はターンオフ
して、走査電極２０２，…，３０２，…をフローティン
グ状態にする。
【００２４】ここで、１行目の発光させたいＥＬ素子
（本実施例では１列目のＥＬ素子１０１）のデータ電極
４０１に接続されているソース側ＦＥＴ４４１ｂをター
ンオンすると共にシンク側ＦＥＴ４４１ａをターンオフ
する。するとデータ電極４０１の電圧がＶＭとなる。
（本実施例では１列目のＥＬ素子１０１）のデータ電極
４０１に接続されているソース側ＦＥＴ４４１ｂをター
ンオンすると共にシンク側ＦＥＴ４４１ａをターンオフ
する。するとデータ電極４０１の電圧がＶＭとなる。
【００２５】従って、このとき、ＥＬ素子１０１にはＶ
ｔｈ＋ＶＭ（＞Ｖ1 ）の電圧がかかり発光する。他の１
行目のＥＬ素子１０２，…にかかる電圧はＶｔｈであり
発光しない。２行目第１列のＥＬ素子１１１にかかって
いる電圧は−Ｖｔｈ＋ＶＭであり発光しない。また、２
行目の他のＥＬ素子にかかる電圧は−Ｖｔｈであり発光
しない。 （１−２）２行目の発光動作準備（時点ｔ2 〜ｔ3 ） その後、スイッチング素子５０３，６０１をターンオフ
し、スイッチング素子５０２，６０２をターンオンする
ことにより、走査電極２０１、３０１の電圧を０Ｖに戻
す。また、ソース側ＦＥＴ４４１ｂをターンオフすると
共にシンク側ＦＥＴ４４１ａをターンオンすることによ
り、データ電極４０１の電圧を０Ｖに戻す。
ｔｈ＋ＶＭ（＞Ｖ1 ）の電圧がかかり発光する。他の１
行目のＥＬ素子１０２，…にかかる電圧はＶｔｈであり
発光しない。２行目第１列のＥＬ素子１１１にかかって
いる電圧は−Ｖｔｈ＋ＶＭであり発光しない。また、２
行目の他のＥＬ素子にかかる電圧は−Ｖｔｈであり発光
しない。 （１−２）２行目の発光動作準備（時点ｔ2 〜ｔ3 ） その後、スイッチング素子５０３，６０１をターンオフ
し、スイッチング素子５０２，６０２をターンオンする
ことにより、走査電極２０１、３０１の電圧を０Ｖに戻
す。また、ソース側ＦＥＴ４４１ｂをターンオフすると
共にシンク側ＦＥＴ４４１ａをターンオンすることによ
り、データ電極４０１の電圧を０Ｖに戻す。
【００２６】次に、スイッチング素子７０２、７０４を
ターンオンすると共にスイッチング素子７０１、７０３
をターンオフすることにより、駆動回路４のソース側電
源ライン４５０ｂを０Ｖに、シンク側電源ライン４５０
ａを−ＶＭにする。続いて各ソース側ＦＥＴ４４１ｂ，
４４２ｂ，…をターンオンすると共に、各シンク側ＦＥ
Ｔ４４１ａ，４４２ａ，…をターンオフすることによ
り、各データ電極の電圧を０Ｖにする。 （１−３）２行目の発光動作（時点ｔ3 〜ｔ4 ） ＦＥＴ２２１，２２２，…，３３１，３３２，…および
スイッチング素子５０１〜６０３を（１−１）と同様に
動作させ、１行目の走査電極２０１の電圧を−Ｖｔｈ
に、２行目の走査電極３０１の電圧をＶｔｈに、他の走
査電極２０２，…，３０２，…をフローティング状態に
する。
ターンオンすると共にスイッチング素子７０１、７０３
をターンオフすることにより、駆動回路４のソース側電
源ライン４５０ｂを０Ｖに、シンク側電源ライン４５０
ａを−ＶＭにする。続いて各ソース側ＦＥＴ４４１ｂ，
４４２ｂ，…をターンオンすると共に、各シンク側ＦＥ
Ｔ４４１ａ，４４２ａ，…をターンオフすることによ
り、各データ電極の電圧を０Ｖにする。 （１−３）２行目の発光動作（時点ｔ3 〜ｔ4 ） ＦＥＴ２２１，２２２，…，３３１，３３２，…および
スイッチング素子５０１〜６０３を（１−１）と同様に
動作させ、１行目の走査電極２０１の電圧を−Ｖｔｈ
に、２行目の走査電極３０１の電圧をＶｔｈに、他の走
査電極２０２，…，３０２，…をフローティング状態に
する。
【００２７】ここで、２行目の発光させたいＥＬ素子
（本実施例では１列目のＥＬ素子１１１）のデータ電極
４０１に接続されているソース側ＦＥＴ４４１ｂをター
ンオフすると共にシンク側ＦＥＴ４４１ａをターンオン
する。すると、データ電極４０１の電圧が−ＶＭとな
る。
（本実施例では１列目のＥＬ素子１１１）のデータ電極
４０１に接続されているソース側ＦＥＴ４４１ｂをター
ンオフすると共にシンク側ＦＥＴ４４１ａをターンオン
する。すると、データ電極４０１の電圧が−ＶＭとな
る。
【００２８】従って、このとき、１行目第１列のＥＬ素
子１０１にはＶｔｈ−ＶＭの電圧がかかり発光しない。
他の１行目のＥＬ素子１０２，…にはＶｔｈの電圧がか
かり発光しない。２行目第１列のＥＬ素子１１１には−
Ｖｔｈ−ＶＭ（＜−Ｖ1 ）の電圧がかかり発光する。ま
た、２行目の他のＥＬ素子にかかる電圧は−Ｖｔｈであ
り発光しない。
子１０１にはＶｔｈ−ＶＭの電圧がかかり発光しない。
他の１行目のＥＬ素子１０２，…にはＶｔｈの電圧がか
かり発光しない。２行目第１列のＥＬ素子１１１には−
Ｖｔｈ−ＶＭ（＜−Ｖ1 ）の電圧がかかり発光する。ま
た、２行目の他のＥＬ素子にかかる電圧は−Ｖｔｈであ
り発光しない。
【００２９】その後、スイッチング素子５０３、６０１
をターンオフし、スイッチング素子５０２、６０２をタ
ーンオンすることにより、走査電極２０１、３０１の電
圧を０Ｖに戻す。また、データ電極４０１に接続された
駆動回路４のシンク側ＦＥＴ４４１ａをターンオフする
と共にソース側ＦＥＴ４４１ｂをターンオンすることに
より、データ電極４０１の電圧を０Ｖに戻す。
をターンオフし、スイッチング素子５０２、６０２をタ
ーンオンすることにより、走査電極２０１、３０１の電
圧を０Ｖに戻す。また、データ電極４０１に接続された
駆動回路４のシンク側ＦＥＴ４４１ａをターンオフする
と共にソース側ＦＥＴ４４１ｂをターンオンすることに
より、データ電極４０１の電圧を０Ｖに戻す。
【００３０】３行目、４行目以降も、同様に順次駆動し
ていく（時点ｔ4 〜ｔ5 ）。 （１−４）リフレッシュ動作（時点ｔ5 〜ｔ6 ） 全行発光動作を行った後、スイッチング素子７０３をタ
ーンオンし、各ソース側ＦＥＴ４４１ｂ，４４２ｂ，…
をターンオフすると共に各シンク側ＦＥＴ４４１ａ，４
４２ａ，…をターンオンして、各データ電極４０１，４
０２，…を０Ｖにする。そして、スイッチング素子５０
１をターンオンすると共にスイッチング素子５０２，５
０３をターンオフすることにより全ての奇数行目の走査
電極２０１，２０２，…を電圧Ｖｒｅにする。また、こ
れと同時に、スイッチング素子６０３をターンオンする
と共にスイッチング素子６０１，６０２をターンオフす
ることにより全ての偶数番目の走査電極３０１，３０
２，…の電圧を−Ｖｒｅにする。なお、このときの通電
は、各ＦＥＴ２２１，２２２，…，３３１，３３２，…
の寄生ダイオードｄを介して行われる。
ていく（時点ｔ4 〜ｔ5 ）。 （１−４）リフレッシュ動作（時点ｔ5 〜ｔ6 ） 全行発光動作を行った後、スイッチング素子７０３をタ
ーンオンし、各ソース側ＦＥＴ４４１ｂ，４４２ｂ，…
をターンオフすると共に各シンク側ＦＥＴ４４１ａ，４
４２ａ，…をターンオンして、各データ電極４０１，４
０２，…を０Ｖにする。そして、スイッチング素子５０
１をターンオンすると共にスイッチング素子５０２，５
０３をターンオフすることにより全ての奇数行目の走査
電極２０１，２０２，…を電圧Ｖｒｅにする。また、こ
れと同時に、スイッチング素子６０３をターンオンする
と共にスイッチング素子６０１，６０２をターンオフす
ることにより全ての偶数番目の走査電極３０１，３０
２，…の電圧を−Ｖｒｅにする。なお、このときの通電
は、各ＦＥＴ２２１，２２２，…，３３１，３３２，…
の寄生ダイオードｄを介して行われる。
【００３１】このとき、奇数行目のＥＬ素子１０１，１
０２，…には−Ｖｒｅ、偶数行目のＥＬ素子１１１，…
にはＶｒｅのリフレッシュ電圧がかかり、各ＥＬ素子１
０１，１０２，１１１の分極が解消される。その後、ス
イッチング素子５０１、６０３をターンオフすると共に
スイッチング素子５０２、６０２をターンオンし、各Ｆ
ＥＴ２２１，２２２，…，３３１，３３２，…を全てタ
ーンオンすることにより、全走査電極２０１，２０２，
…，３０１，３０２，…の電圧を０Ｖにする。これで１
フィールドが終了する。ＥＬ表示パネル１では、このよ
うな動作の繰り返しにより文字等が表示される。
０２，…には−Ｖｒｅ、偶数行目のＥＬ素子１１１，…
にはＶｒｅのリフレッシュ電圧がかかり、各ＥＬ素子１
０１，１０２，１１１の分極が解消される。その後、ス
イッチング素子５０１、６０３をターンオフすると共に
スイッチング素子５０２、６０２をターンオンし、各Ｆ
ＥＴ２２１，２２２，…，３３１，３３２，…を全てタ
ーンオンすることにより、全走査電極２０１，２０２，
…，３０１，３０２，…の電圧を０Ｖにする。これで１
フィールドが終了する。ＥＬ表示パネル１では、このよ
うな動作の繰り返しにより文字等が表示される。
【００３２】このように、本実施例のＥＬ表示パネル１
では、１行目の発光動作時において、１行目のＥＬ素子
１０１，１０２，…と、２行目のＥＬ素子１１１，…と
には、互いに逆極性の電圧がかかっている。従って、１
行目のＥＬ素子１０１，１０２，…が発生する振動と、
２行目のＥＬ素子１１１，…が発生する振動とは、互い
に位相が逆転し、両振動が互いに干渉し合う。
では、１行目の発光動作時において、１行目のＥＬ素子
１０１，１０２，…と、２行目のＥＬ素子１１１，…と
には、互いに逆極性の電圧がかかっている。従って、１
行目のＥＬ素子１０１，１０２，…が発生する振動と、
２行目のＥＬ素子１１１，…が発生する振動とは、互い
に位相が逆転し、両振動が互いに干渉し合う。
【００３３】２行目の発光動作時においても、１行目と
２行目のＥＬ素子にかかっている電圧の向きは逆であ
り、振動が干渉し合う。以下３行目、４行目の発光動作
時においても、同様に振動は干渉し合う。またリフレッ
シュ動作時においても、奇数行目のＥＬ素子１０１，１
０２，…にかかっている電圧と、偶数行目のＥＬ素子１
１１，…にかかっている電圧とは極性が逆であり、振動
は干渉し合う。このため、ＥＬ表示パネル１全体として
の振動が低減され、騒音を良好に防止することができ
る。また本実施例のＥＬ表示パネル１では、スペーサな
どの新たな部材を設けることなく騒音を防止することが
できるので、装置が大型化することもない。
２行目のＥＬ素子にかかっている電圧の向きは逆であ
り、振動が干渉し合う。以下３行目、４行目の発光動作
時においても、同様に振動は干渉し合う。またリフレッ
シュ動作時においても、奇数行目のＥＬ素子１０１，１
０２，…にかかっている電圧と、偶数行目のＥＬ素子１
１１，…にかかっている電圧とは極性が逆であり、振動
は干渉し合う。このため、ＥＬ表示パネル１全体として
の振動が低減され、騒音を良好に防止することができ
る。また本実施例のＥＬ表示パネル１では、スペーサな
どの新たな部材を設けることなく騒音を防止することが
できるので、装置が大型化することもない。
【００３４】更に、本実施例のＥＬ表示パネル１では、
各走査電極２０１，２０１，…３０１，３０２，…への
電圧印加を制御するスイッチング素子として、オープン
ドレインタイプのＦＥＴ２２１，２２２，…，３３１，
３３２，…を使用している。このため、プッシュプルタ
イプのスイッチング素子を使用していた従来技術に対し
て、この部分の回路規模が半減する。
各走査電極２０１，２０１，…３０１，３０２，…への
電圧印加を制御するスイッチング素子として、オープン
ドレインタイプのＦＥＴ２２１，２２２，…，３３１，
３３２，…を使用している。このため、プッシュプルタ
イプのスイッチング素子を使用していた従来技術に対し
て、この部分の回路規模が半減する。
【００３５】例えば、本実施例の駆動回路２、３、４の
ような駆動回路を構成する場合はＩＣが一般的に用いら
れる。そして、駆動回路２、３をプッシュプルタイプに
するためには、ＰチャンネルタイプとＮチャンネルタイ
プのＩＣを組み合わせてプッシュプルタイプを作る方法
と、もともとプッシュプルタイプのＩＣを用いる場合と
が考えられるが、前者の場合は、駆動回路２、３が本実
施例の２倍の回路規模になり、また後者の場合は、ＩＣ
のチップサイズがオープンドレインタイプのものに比べ
大きくなり、やはり、駆動回路２，３の大きさが本実施
例に比べて大きくなる。
ような駆動回路を構成する場合はＩＣが一般的に用いら
れる。そして、駆動回路２、３をプッシュプルタイプに
するためには、ＰチャンネルタイプとＮチャンネルタイ
プのＩＣを組み合わせてプッシュプルタイプを作る方法
と、もともとプッシュプルタイプのＩＣを用いる場合と
が考えられるが、前者の場合は、駆動回路２、３が本実
施例の２倍の回路規模になり、また後者の場合は、ＩＣ
のチップサイズがオープンドレインタイプのものに比べ
大きくなり、やはり、駆動回路２，３の大きさが本実施
例に比べて大きくなる。
【００３６】なお、本実施例のＥＬ表示パネル１の駆動
方法は、前述した以外にも種々考えられる。例えば、図
３のタイムチャートにような駆動波形を用いてもよく、
同様の効果が得られる。すなわち、図３では、１行目の
発光動作を行うとき（時点ｔ1 〜ｔ2 ）は、１行目の走
査電極２０１と２行目の走査電極３０１とに、逆極性の
電圧を印加し、２行目の発光動作を行うとき（時点ｔ3
〜ｔ4 ）は、２行目の走査電極３０２と３行目の走査電
極２０２とに、逆極性の電圧を印加している。このよう
に、逆極性の電圧を印加する走査電極を種々変更しても
かまわない。
方法は、前述した以外にも種々考えられる。例えば、図
３のタイムチャートにような駆動波形を用いてもよく、
同様の効果が得られる。すなわち、図３では、１行目の
発光動作を行うとき（時点ｔ1 〜ｔ2 ）は、１行目の走
査電極２０１と２行目の走査電極３０１とに、逆極性の
電圧を印加し、２行目の発光動作を行うとき（時点ｔ3
〜ｔ4 ）は、２行目の走査電極３０２と３行目の走査電
極２０２とに、逆極性の電圧を印加している。このよう
に、逆極性の電圧を印加する走査電極を種々変更しても
かまわない。
【００３７】次に、図４は第二実施例のＥＬ表示パネル
１１の構成を概略的に表す説明図である。本実施例のＥ
Ｌ表示パネル１１は、次の点を除いて、第一実施例のＥ
Ｌ表示パネル１と同様に構成されている。すなわち、ス
イッチング素子７０１〜７０４をなくして、駆動回路４
のシンク側電源ライン４５０ａをアース電極７０６に、
ソース側電源ライン４５０ｂをＶＭの直流電源に、それ
ぞれ固定した。駆動回路２の電源ライン２３０に、更
に、他端が−Ｖｔｈ＋ＶＭの直流電源に接続されたスイ
ッチング素子５０７を接続した。また、駆動回路３の電
源ライン３４０に、更に、他端がＶｔｈ＋ＶＭの直流電
源に接続されたスイッチング素子６０７を接続した。こ
れ以外の構成はＥＬ表示パネル１と同様であるので、図
４において図１と同一の符号を使用し、構成の詳細な説
明を省略する。
１１の構成を概略的に表す説明図である。本実施例のＥ
Ｌ表示パネル１１は、次の点を除いて、第一実施例のＥ
Ｌ表示パネル１と同様に構成されている。すなわち、ス
イッチング素子７０１〜７０４をなくして、駆動回路４
のシンク側電源ライン４５０ａをアース電極７０６に、
ソース側電源ライン４５０ｂをＶＭの直流電源に、それ
ぞれ固定した。駆動回路２の電源ライン２３０に、更
に、他端が−Ｖｔｈ＋ＶＭの直流電源に接続されたスイ
ッチング素子５０７を接続した。また、駆動回路３の電
源ライン３４０に、更に、他端がＶｔｈ＋ＶＭの直流電
源に接続されたスイッチング素子６０７を接続した。こ
れ以外の構成はＥＬ表示パネル１と同様であるので、図
４において図１と同一の符号を使用し、構成の詳細な説
明を省略する。
【００３８】図５はＥＬ表示パネル１１の駆動方法を表
すタイムチャートである。なお、図５も図１と同様、Ｅ
Ｌ素子１０１、１１１を発光させ他のＥＬ素子を発光さ
せない場合を示している。以下、時系列に従いこの場合
の各素子の動作を説明する。まず、駆動回路４の各シン
ク側ＦＥＴ４４１ａ，４４２ａ，…をターンオンすると
共に、ソース側ＦＥＴ４４１ｂ，４４２ｂ，…をターン
オフすることにより、各データ電極４０１，４０２，…
の電圧を０Ｖにする。 （２−１）１行目の発光動作（時点ｔ1 〜ｔ2 ） １行目の走査電極２０１に接続されているＦＥＴ２２１
をターンオンし、スイッチング素子５０３をターンオン
すると共にスイッチング素子５０１，５０２，５０７を
ターンオフすることにより１行目の走査電極２０１の電
圧を−Ｖｔｈにする。同時に、２行目の走査電極３０１
に接続されているＦＥＴ３３１をターンオンし、スイッ
チング素子６０１をターンオンすると共にスイッチング
素子６０２，６０３，６０７をターンオフすることによ
り、２行目の走査電極３０１の電圧をＶｔｈにする。他
の走査電極に接続されているＦＥＴ２２２，…，３３
２，…はターンオフして、走査電極２０２，…３０２，
…をフローティング状態にする。
すタイムチャートである。なお、図５も図１と同様、Ｅ
Ｌ素子１０１、１１１を発光させ他のＥＬ素子を発光さ
せない場合を示している。以下、時系列に従いこの場合
の各素子の動作を説明する。まず、駆動回路４の各シン
ク側ＦＥＴ４４１ａ，４４２ａ，…をターンオンすると
共に、ソース側ＦＥＴ４４１ｂ，４４２ｂ，…をターン
オフすることにより、各データ電極４０１，４０２，…
の電圧を０Ｖにする。 （２−１）１行目の発光動作（時点ｔ1 〜ｔ2 ） １行目の走査電極２０１に接続されているＦＥＴ２２１
をターンオンし、スイッチング素子５０３をターンオン
すると共にスイッチング素子５０１，５０２，５０７を
ターンオフすることにより１行目の走査電極２０１の電
圧を−Ｖｔｈにする。同時に、２行目の走査電極３０１
に接続されているＦＥＴ３３１をターンオンし、スイッ
チング素子６０１をターンオンすると共にスイッチング
素子６０２，６０３，６０７をターンオフすることによ
り、２行目の走査電極３０１の電圧をＶｔｈにする。他
の走査電極に接続されているＦＥＴ２２２，…，３３
２，…はターンオフして、走査電極２０２，…３０２，
…をフローティング状態にする。
【００３９】ここで、１行目の発光させたいＥＬ素子
（本実施例では１列目のＥＬ素子１０１）のデータ電極
４０１に接続されているソース側ＦＥＴ４４１ｂをター
ンオンすると共にシンク側ＦＥＴ４４１ａをターンオフ
する。すると、データ電極４０１の電圧がＶＭとなる。
（本実施例では１列目のＥＬ素子１０１）のデータ電極
４０１に接続されているソース側ＦＥＴ４４１ｂをター
ンオンすると共にシンク側ＦＥＴ４４１ａをターンオフ
する。すると、データ電極４０１の電圧がＶＭとなる。
【００４０】従って、このとき、ＥＬ素子１０１にはＶ
ｔｈ＋ＶＭ（＞Ｖ1 ）の電圧がかかり発光する。他の１
行目のＥＬ素子１０２，…にかかる電圧はＶｔｈであり
発光しない。２行目第１列のＥＬ素子１１１には電圧−
Ｖｔｈ＋ＶＭがかかり発光しない。また、２行目の他の
ＥＬ素子にかかる電圧は−Ｖｔｈであり発光しない。 （２−２）２行目の発光動作準備（時点ｔ2 〜ｔ3 ） その後、スイッチング素子５０３，６０１をターンオフ
し、スイッチング素子５０２，６０２をターンオンする
ことにより、走査電極２０１、３０１の電圧を０Ｖに戻
し、ソース側ＦＥＴ４４１ｂをターンオフすると共にシ
ンク側ＦＥＴ４４１ａをターンオンすることにより、デ
ータ電極４０１の電圧を０Ｖに戻す。
ｔｈ＋ＶＭ（＞Ｖ1 ）の電圧がかかり発光する。他の１
行目のＥＬ素子１０２，…にかかる電圧はＶｔｈであり
発光しない。２行目第１列のＥＬ素子１１１には電圧−
Ｖｔｈ＋ＶＭがかかり発光しない。また、２行目の他の
ＥＬ素子にかかる電圧は−Ｖｔｈであり発光しない。 （２−２）２行目の発光動作準備（時点ｔ2 〜ｔ3 ） その後、スイッチング素子５０３，６０１をターンオフ
し、スイッチング素子５０２，６０２をターンオンする
ことにより、走査電極２０１、３０１の電圧を０Ｖに戻
し、ソース側ＦＥＴ４４１ｂをターンオフすると共にシ
ンク側ＦＥＴ４４１ａをターンオンすることにより、デ
ータ電極４０１の電圧を０Ｖに戻す。
【００４１】次に、駆動回路４の各ソース側ＦＥＴ４４
１ｂ，４４２ｂ，…をターンオンすると共に各シンク側
ＦＥＴ４４１ａ，４４２ａ，…をターンオフすることに
より、各データ電極４０１，４０２，…の電圧をＶＭに
する。 （２−３）２行目の発光動作（時点ｔ3 〜ｔ4 ） １行目の走査電極２０１に接続されているＦＥＴ２２１
をターンオンし、スイッチング素子５０２をターンオフ
すると共にスイッチング素子５０７をターンオンするこ
とにより、１行目の走査電極２０１の電圧を−Ｖｔｈ＋
ＶＭにする。同時に、２行目の走査電極３０１に接続さ
れているＦＥＴ３３１をターンオンし、スイッチング素
子６０２をターンオフすると共にスイッチング素子６０
７をターンオンすることにより、２行目の走査電極３０
１の電圧をＶｔｈ＋ＶＭにする。他の走査電極に接続さ
れているＦＥＴ２２２，…，３３２，…はターンオフし
て、走査電極２０２，…，３０２，…をフローティング
状態にする。
１ｂ，４４２ｂ，…をターンオンすると共に各シンク側
ＦＥＴ４４１ａ，４４２ａ，…をターンオフすることに
より、各データ電極４０１，４０２，…の電圧をＶＭに
する。 （２−３）２行目の発光動作（時点ｔ3 〜ｔ4 ） １行目の走査電極２０１に接続されているＦＥＴ２２１
をターンオンし、スイッチング素子５０２をターンオフ
すると共にスイッチング素子５０７をターンオンするこ
とにより、１行目の走査電極２０１の電圧を−Ｖｔｈ＋
ＶＭにする。同時に、２行目の走査電極３０１に接続さ
れているＦＥＴ３３１をターンオンし、スイッチング素
子６０２をターンオフすると共にスイッチング素子６０
７をターンオンすることにより、２行目の走査電極３０
１の電圧をＶｔｈ＋ＶＭにする。他の走査電極に接続さ
れているＦＥＴ２２２，…，３３２，…はターンオフし
て、走査電極２０２，…，３０２，…をフローティング
状態にする。
【００４２】ここで、２行目の発光させたいＥＬ素子
（本実施例では１列目のＥＬ素子１１１）のデータ電極
４０１に接続されているソース側ＦＥＴ４４１ｂをター
ンオフすると共にシンク側ＦＥＴ４４１ａをターンオン
する。すると、データ電極４０１の電圧が０Ｖとなる。
（本実施例では１列目のＥＬ素子１１１）のデータ電極
４０１に接続されているソース側ＦＥＴ４４１ｂをター
ンオフすると共にシンク側ＦＥＴ４４１ａをターンオン
する。すると、データ電極４０１の電圧が０Ｖとなる。
【００４３】従って、このとき、ＥＬ素子１０１にはＶ
ｔｈ−ＶＭの電圧がかかり発光しない。他の１行目のＥ
Ｌ素子１０２，…にかかる電圧はＶｔｈであり発光しな
い。２行目のＥＬ素子１１１にかかる電圧は−Ｖｔｈ−
ＶＭ（＜−Ｖ1 ）であり発光する。また、２行目の他の
ＥＬ素子にかかる電圧は−Ｖｔｈであり発光しない。
ｔｈ−ＶＭの電圧がかかり発光しない。他の１行目のＥ
Ｌ素子１０２，…にかかる電圧はＶｔｈであり発光しな
い。２行目のＥＬ素子１１１にかかる電圧は−Ｖｔｈ−
ＶＭ（＜−Ｖ1 ）であり発光する。また、２行目の他の
ＥＬ素子にかかる電圧は−Ｖｔｈであり発光しない。
【００４４】その後、スイッチング素子５０７、６０７
をターンオフし、スイッチング素子５０２、６０２をタ
ーンオンすることにより、走査電極２０１、３０１の電
圧を０Ｖに戻し、データ電極４０１に接続されているシ
ンク側ＦＥＴ４４１ａをターンオフすると共にソース側
ＦＥＴ４４１ｂをターンオンすることにより、データ電
極４０１の電圧をＶＭに戻す。
をターンオフし、スイッチング素子５０２、６０２をタ
ーンオンすることにより、走査電極２０１、３０１の電
圧を０Ｖに戻し、データ電極４０１に接続されているシ
ンク側ＦＥＴ４４１ａをターンオフすると共にソース側
ＦＥＴ４４１ｂをターンオンすることにより、データ電
極４０１の電圧をＶＭに戻す。
【００４５】３行目、４行目以降も、同様に順次駆動し
ていく（時点ｔ4 〜Ｔ5 ）。 （２−４）リフレッシュ動作（時点ｔ5 〜ｔ6 ） 全行発光動作を行った後、駆動回路４の各シンク側ＦＥ
Ｔ４４１ａ，４４２ａ，…をターンオンして、各データ
電極４０１，４０２，…を０Ｖにする。そして、スイッ
チング素子５０１をターンオンすることにより全ての奇
数行目の走査電極２０１，２０２，…を電圧Ｖｒｅにす
る。また、これと同時に、スイッチング素子６０３をタ
ーンオンすることにより全ての偶数番目の走査電極３０
１，３０２，…の電圧を−Ｖｒｅにする。
ていく（時点ｔ4 〜Ｔ5 ）。 （２−４）リフレッシュ動作（時点ｔ5 〜ｔ6 ） 全行発光動作を行った後、駆動回路４の各シンク側ＦＥ
Ｔ４４１ａ，４４２ａ，…をターンオンして、各データ
電極４０１，４０２，…を０Ｖにする。そして、スイッ
チング素子５０１をターンオンすることにより全ての奇
数行目の走査電極２０１，２０２，…を電圧Ｖｒｅにす
る。また、これと同時に、スイッチング素子６０３をタ
ーンオンすることにより全ての偶数番目の走査電極３０
１，３０２，…の電圧を−Ｖｒｅにする。
【００４６】このように、各ＥＬ素子１０１，１０２，
１１１，…に、リフレッシュ電圧Ｖｒｅまたは−Ｖｒｅ
を印加した後、全走査電極２０１，２０１，…の電圧を
０Ｖにして１フィールドが終了する。このため、本実施
例のＥＬ表示パネル１１でも、第一実施例と同様、隣接
行のＥＬ素子に逆極性の電圧を印加してＥＬ表示パネル
１１全体としての振動を低減することができる。また、
オープンドレインタイプのＦＥＴ２２１，２２２，…，
３３１，３３２，…を使用しているので、回路規模が半
減する。
１１１，…に、リフレッシュ電圧Ｖｒｅまたは−Ｖｒｅ
を印加した後、全走査電極２０１，２０１，…の電圧を
０Ｖにして１フィールドが終了する。このため、本実施
例のＥＬ表示パネル１１でも、第一実施例と同様、隣接
行のＥＬ素子に逆極性の電圧を印加してＥＬ表示パネル
１１全体としての振動を低減することができる。また、
オープンドレインタイプのＦＥＴ２２１，２２２，…，
３３１，３３２，…を使用しているので、回路規模が半
減する。
【００４７】上記各実施例では、駆動回路２、３にオー
プンドレインタイプのＦＥＴ２２１，２２２，…，３３
１，３３２，…を使用しているが、サイリスタを用いた
ものや、バイポーラトランジスタを用いたものなどを使
用することもできる。駆動回路４においても同様に、サ
イリスタ，バイポーラトランジスタなどを用いたものを
使用することができる。
プンドレインタイプのＦＥＴ２２１，２２２，…，３３
１，３３２，…を使用しているが、サイリスタを用いた
ものや、バイポーラトランジスタを用いたものなどを使
用することもできる。駆動回路４においても同様に、サ
イリスタ，バイポーラトランジスタなどを用いたものを
使用することができる。
【００４８】また、上記各実施例では、走査電極２０
１，２０２，…，３０１，３０２，…を１ライン毎別方
向に取り出し、それぞれＦＥＴ２２１，２２２，…，３
３１，３３２，…と接続しているが、全て同じ方向から
取り出してもよい。すると、走査電極２０１，２０２，
…に印加される負電圧と、走査電極３０１，３０２，…
に印加される正電圧とが同一方向に伝搬する。ＥＬ表示
パネル１，１１は一種の積分回路と考えることができる
が、この場合、電圧の伝搬速度に関わらず良好に振動を
干渉させることができる。
１，２０２，…，３０１，３０２，…を１ライン毎別方
向に取り出し、それぞれＦＥＴ２２１，２２２，…，３
３１，３３２，…と接続しているが、全て同じ方向から
取り出してもよい。すると、走査電極２０１，２０２，
…に印加される負電圧と、走査電極３０１，３０２，…
に印加される正電圧とが同一方向に伝搬する。ＥＬ表示
パネル１，１１は一種の積分回路と考えることができる
が、この場合、電圧の伝搬速度に関わらず良好に振動を
干渉させることができる。
【００４９】更に、上記各実施例では、Ｎ型チャネルＦ
ＥＴ２２１，２２２，…とＰ型チャネルＦＥＴ３３１，
３３２，…とを１行毎に設けているが、２行，３行毎に
設けてもよい。また更に、一方のチャネルのＦＥＴが他
方より多くてもよい。この場合も、各ＦＥＴの駆動方法
を変更することによりＥＬ素子の振動を干渉させること
ができる。
ＥＴ２２１，２２２，…とＰ型チャネルＦＥＴ３３１，
３３２，…とを１行毎に設けているが、２行，３行毎に
設けてもよい。また更に、一方のチャネルのＦＥＴが他
方より多くてもよい。この場合も、各ＦＥＴの駆動方法
を変更することによりＥＬ素子の振動を干渉させること
ができる。
【００５０】
【発明の効果】以上詳述したように、本発明のＥＬ表示
パネルでは、Ｎ型チャネルスイッチング素子を介して走
査電圧が印加されているときはＰ型チャネルスイッチン
グ素子を介して、Ｐ型チャネルスイッチング素子を介し
て走査電圧が印加されているときはＮ型チャネルスイッ
チング素子を介して、上記走査電圧とは逆極性の上記負
電圧または正電圧を、他の上記走査電極に印加すれば、
騒音を防止良好に防止することができる。
パネルでは、Ｎ型チャネルスイッチング素子を介して走
査電圧が印加されているときはＰ型チャネルスイッチン
グ素子を介して、Ｐ型チャネルスイッチング素子を介し
て走査電圧が印加されているときはＮ型チャネルスイッ
チング素子を介して、上記走査電圧とは逆極性の上記負
電圧または正電圧を、他の上記走査電極に印加すれば、
騒音を防止良好に防止することができる。
【００５１】また本発明ではスペーサなどの新たな部材
を設けることなく騒音を防止することができるので、装
置が大型化することもない。更に、本発明では、各走査
電極に接続するスイッチング回路を、それぞれ単一のＮ
型チャネルスイッチング素子またはＰ型チャネルスイッ
チング素子で構成しているので、一層装置を小型化する
ことができる。
を設けることなく騒音を防止することができるので、装
置が大型化することもない。更に、本発明では、各走査
電極に接続するスイッチング回路を、それぞれ単一のＮ
型チャネルスイッチング素子またはＰ型チャネルスイッ
チング素子で構成しているので、一層装置を小型化する
ことができる。
【図１】第一実施例のＥＬ表示パネルの構成を概略的に
表す概略構成図である。
表す概略構成図である。
【図２】第一実施例のＥＬ表示パネルの駆動方法を表す
タイムチャートである。
タイムチャートである。
【図３】第一実施例のＥＬ表示パネルの他の駆動方法を
表すタイムチャートである。
表すタイムチャートである。
【図４】第二実施例のＥＬ表示パネルの構成を概略的に
表す概略構成図である。
表す概略構成図である。
【図５】第二実施例のＥＬ表示パネルの駆動方法を表す
タイムチャートである。
タイムチャートである。
１，１１…ＥＬ表示パネル １０１，１０
２，１１１…ＥＬ素子 ２０１，２０２，３０１，３０２…走査電極 ２２１，２２２…Ｎ型チャネルＦＥＴ ３３１，３３
３…Ｐ型チャネルＦＥＴ ３２０…ＥＬ発光層 ４０１，４０
２…データ電極
２，１１１…ＥＬ素子 ２０１，２０２，３０１，３０２…走査電極 ２２１，２２２…Ｎ型チャネルＦＥＴ ３３１，３３
３…Ｐ型チャネルＦＥＴ ３２０…ＥＬ発光層 ４０１，４０
２…データ電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 宗昭 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 特開 平６−75538（ＪＰ，Ａ) 特開 平２−67592（ＪＰ，Ａ) 特開 昭63−249895（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/36 H05B 33/08
Claims (1)
- 【請求項１】 しきい値以上の絶対値の電圧を印加され
て発光するＥＬ発光層と、 該ＥＬ発光層の片面側に複数平行に配設された走査電極
と、 上記ＥＬ発光層の他面側に、上記走査電極と直交する方
向に複数平行に配設されたデータ電極と、 を備え、上記走査電極と上記データ電極との各交点で画
素を構成するＥＬ表示パネルにおいて、 上記複数の走査電極のうち一部には、上記しきい値より
小さい絶対値を有する正電圧の印加，遮断を切り換える
Ｐ型チャネルスイッチング素子のみを接続し、 上記複数の走査電極のうち他には、上記しきい値より小
さい絶対値を有する負電圧の印加，遮断を切り換えるＮ
型チャネルスイッチング素子のみを接続したことを特徴
とするＥＬ表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27229793A JP3336700B2 (ja) | 1993-10-29 | 1993-10-29 | Ｅｌ表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27229793A JP3336700B2 (ja) | 1993-10-29 | 1993-10-29 | Ｅｌ表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07129120A JPH07129120A (ja) | 1995-05-19 |
| JP3336700B2 true JP3336700B2 (ja) | 2002-10-21 |
Family
ID=17511910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27229793A Expired - Lifetime JP3336700B2 (ja) | 1993-10-29 | 1993-10-29 | Ｅｌ表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3336700B2 (ja) |
-
1993
- 1993-10-29 JP JP27229793A patent/JP3336700B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07129120A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3077579B2 (ja) | Ｅｌ表示装置 | |
| KR101313970B1 (ko) | 유기 일렉트로루미네선트 디스플레이 | |
| US5416494A (en) | Electroluminescent display | |
| KR960038469A (ko) | 광시각특성을 가진 액정표시장치 | |
| US7075528B2 (en) | Display panel drive circuit and plasma display | |
| KR20110123529A (ko) | 게이트 구동회로 및 이를 이용한 유기전계발광표시장치 | |
| US5300945A (en) | Dual oscillating drive circuit for a display apparatus having improved pixel off-state operation | |
| US6646624B1 (en) | AC plasma display device | |
| JPWO2007007918A1 (ja) | ディスプレイ装置 | |
| JP4359959B2 (ja) | 容量性負荷の駆動装置 | |
| US11562707B2 (en) | Liquid crystal display device configured for speeding up gate drive of pixel transistors | |
| US5627556A (en) | Circuit for driving alternating current thin film electroluminescence device using relative potential difference | |
| JP3336700B2 (ja) | Ｅｌ表示パネル | |
| JP3953544B2 (ja) | Ｅｌ表示装置 | |
| JP3879275B2 (ja) | マトリクス型表示装置 | |
| JP3326857B2 (ja) | Ｅｌ表示装置 | |
| US20040085332A1 (en) | Display driving method and display device | |
| JP3985686B2 (ja) | Ｅｌディスプレイ駆動装置及びｅｌディスプレイの駆動方法 | |
| JP2619083B2 (ja) | 表示装置の駆動方法 | |
| JP3058543B2 (ja) | 表示装置 | |
| JPH05333815A (ja) | 表示装置の駆動方法 | |
| JP3296263B2 (ja) | Ｅｌ表示装置 | |
| JP2664422B2 (ja) | 表示装置の駆動方法 | |
| JPS63249895A (ja) | Ｅｌデイスプレイの駆動回路 | |
| JP2001092410A (ja) | Ｅｌ表示装置の駆動装置及び階調表示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130809 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |