JP3334307B2 - Filter device - Google Patents

Filter device

Info

Publication number
JP3334307B2
JP3334307B2 JP34673193A JP34673193A JP3334307B2 JP 3334307 B2 JP3334307 B2 JP 3334307B2 JP 34673193 A JP34673193 A JP 34673193A JP 34673193 A JP34673193 A JP 34673193A JP 3334307 B2 JP3334307 B2 JP 3334307B2
Authority
JP
Japan
Prior art keywords
circuit
signal
filter
operational amplifier
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34673193A
Other languages
Japanese (ja)
Other versions
JPH07183765A (en
Inventor
栄二 祖父江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP34673193A priority Critical patent/JP3334307B2/en
Publication of JPH07183765A publication Critical patent/JPH07183765A/en
Application granted granted Critical
Publication of JP3334307B2 publication Critical patent/JP3334307B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は回路定数の設定が容易
で、鋭い遮断特性を有するフィルタ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a filter device in which a circuit constant can be easily set and which has a sharp cutoff characteristic.

【0002】[0002]

【従来の技術】演算増幅器(オペアンプ)を含んだアク
ティブフィルタのうち代表的なものとしてバタワースフ
ィルタとチェビシェフフィルタが知られている。バタワ
ースフィルタは通過帯域でフラットな特性を有するが、
遮断特性は比較的緩やかであり、2次のバタワースロー
パスフィルタの特性を図6の破線で示す。チェビシェフ
フィルタは通過帯域でのフラットな特性には欠けるが、
比較的鋭い遮断特性を有しており、フィルタ次数を7次
程度に上げると、図6の鎖線で示すように、カットオフ
周波数の2倍程度の周波数で出力が殆ど0となる急峻な
遮断特性が得られる。
2. Description of the Related Art Butterworth filters and Chebyshev filters are known as typical ones of active filters including an operational amplifier (op-amp). Butterworth filters have a flat characteristic in the pass band,
The cutoff characteristic is relatively gentle, and the characteristic of the second-order Butterworth low-pass filter is shown by a broken line in FIG. Chebyshev filters lack flat characteristics in the passband,
The filter has a relatively sharp cutoff characteristic, and when the filter order is increased to about the seventh order, as shown by a chain line in FIG. 6, a steep cutoff characteristic in which the output becomes almost zero at a frequency of about twice the cutoff frequency. Is obtained.

【0003】[0003]

【発明が解決しようとする課題】しかし、7次のフィル
タ回路はその一例を図7に示すように、4つのオペアン
プA3〜A6を使用して、一つの1次フィルタ回路と3
つの2次フィルタ回路を直列接続して構成され、所望の
遮断特性を得るためには11個の抵抗R8 〜R18と7個
のコンデンサC3 〜C9 の回路時定数を決定する必要が
ある。したがって、使用する素子の抵抗値および容量に
制約を生じて回路設計の自由度が制限されるとともに、
回路時定数の決定が複雑であった。
However, as shown in FIG. 7, a seventh-order filter circuit uses four operational amplifiers A3-A6 to form one first-order filter circuit and a third-order filter circuit.
Two secondary filter circuits are connected in series, and in order to obtain a desired cutoff characteristic, it is necessary to determine the circuit time constant of the eleven resistors R8 to R18 and the seven capacitors C3 to C9. Therefore, the degree of freedom in circuit design is limited due to restrictions on the resistance value and capacitance of the element used, and
The determination of the circuit time constant was complicated.

【0004】なお、特開平2−183612号公報に
は、オペアンプの使用個数を一個として、2次フィルタ
と3次フィルタの合成特性を有するフィルタ装置を簡易
かつ低価格で実現したものが提案されているが、これに
よってもフィルタ特性を決定する抵抗とコンデンサの数
は未だ多く、回路時定数の決定の困難性と回路設計上の
制約はそれ程改善されていない。
Japanese Unexamined Patent Publication No. Hei 2-183612 proposes a simple and inexpensive filter device having a combined characteristic of a secondary filter and a tertiary filter, using only one operational amplifier. However, even with this, the number of resistors and capacitors that determine the filter characteristics is still large, and the difficulty in determining the circuit time constant and the restrictions on the circuit design have not been improved so much.

【0005】本発明は、車両等におけるアナログ信号入
力がそのレンジの広さに鑑み対数変換されることが多い
ことを考慮して上記課題を解決したもので、フィルタ回
路の回路時定数の設定が容易で、しかも鋭い遮断特性を
得ることができるフィルタ装置を提供することを目的と
する。
The present invention solves the above problem in consideration of the fact that an analog signal input to a vehicle or the like is often logarithmically converted in view of the range of the range. It is an object of the present invention to provide a filter device which is easy and can obtain a sharp cutoff characteristic.

【0006】[0006]

【課題を解決するための手段】本発明の構成を説明する
と、アナログ信号入力を、所定の基準電圧以上または以
下の対数信号部aに基準電圧以下または以上の嵩上げ信
号部bが付加された合成信号1aとして出力する、演算
増幅器で構成される対数変換回路1と、上記合成信号1
aを入力する、演算増幅器A1で構成される低次のアク
ティブフィルタ回路2と、該アクティブフィルタ回路2
の出力2aのうち上記基準電圧以下または以上をカット
して出力する、演算増幅器A2で構成される減算回路3
とを具備している。
To explain the construction of the present invention, an analog signal input is obtained by combining a logarithmic signal part a above or below a predetermined reference voltage with a raised signal part b below or above a reference voltage. A logarithmic conversion circuit 1 composed of an operational amplifier and outputting the signal 1a;
a, a low-order active filter circuit 2 composed of an operational amplifier A1 and an active filter circuit 2
A subtraction circuit 3 composed of an operational amplifier A2, which cuts and outputs the output equal to or lower than the reference voltage from the output 2a of the output 3a.
Is provided.

【0007】[0007]

【作用】上記構成において、対数変換回路1より出力さ
れる合成信号1aの対数信号部aと嵩上げ信号部bの比
を所定の値とし、基準電圧を適当に選択すると、2次の
アクティブフィルタ2の出力2aが所定量減衰した時に
減算回路3の出力3aは0となり、急峻な遮断特性が発
揮される。そして、次数の小さいアクティブフィルタ回
路2を使用するから、回路時定数の選択は容易であり、
設計の自由度も高い。
In the above configuration, when the ratio of the logarithmic signal portion a to the raised signal portion b of the composite signal 1a output from the logarithmic conversion circuit 1 is set to a predetermined value and the reference voltage is appropriately selected, the secondary active filter 2 When the output 2a is attenuated by a predetermined amount, the output 3a of the subtraction circuit 3 becomes 0, and a steep cutoff characteristic is exhibited. Since the active filter circuit 2 having a small order is used, the selection of the circuit time constant is easy.
High degree of freedom in design.

【0008】[0008]

【実施例】フィルタ装置は、図1に示すように、対数変
換回路1、ローパスフィルタ回路2、および減算回路3
を直列接続して構成されている。以下、各回路の詳細と
その作動を併せて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS As shown in FIG. 1, a filter device comprises a logarithmic conversion circuit 1, a low-pass filter circuit 2, and a subtraction circuit 3.
Are connected in series. Hereinafter, the details of each circuit and the operation thereof will be described together.

【0009】対数変換回路2は図2に示す如きオペアン
プA7,A8を含む公知のもので、基準電圧を6Vと
し、飽和電圧は電源電圧の12Vよりやや低い値であ
る。コンデンサC10と抵抗R20,R21によりACカップ
リング回路が構成されている。抵抗R20,R21の接続点
は対数変換部を構成するオペアンプA7の反転入力端子
に抵抗R22を介して接続され、この反転入力端子は抵抗
R23を介して介して12V電源に接続されている。ま
た、ダイオードD1 を並列接続したトランジスタTr1
を介して出力端子に設けた抵抗R24に接続されている。
上記オペアンプA7の非反転入力端子には抵抗R28を介
して6V電源が入力している。
The logarithmic conversion circuit 2 is a known one including operational amplifiers A7 and A8 as shown in FIG. 2, and has a reference voltage of 6 V and a saturation voltage slightly lower than the power supply voltage of 12 V. An AC coupling circuit is constituted by the capacitor C10 and the resistors R20 and R21. A connection point between the resistors R20 and R21 is connected to an inverting input terminal of an operational amplifier A7 constituting a logarithmic converter via a resistor R22, and the inverting input terminal is connected to a 12V power supply via a resistor R23. A transistor Tr1 in which a diode D1 is connected in parallel
Is connected to a resistor R24 provided at the output terminal.
The 6 V power supply is input to the non-inverting input terminal of the operational amplifier A7 via the resistor R28.

【0010】上記抵抗R24にはコレクタ・ベース間を短
絡したトランジスタTr2 が接続され、そのコレクタが
抵抗R25を介して12V電源に、ベースがオペアンプA
8の非反転入力端子に、それぞれ接続されている。オペ
アンプA8は増幅回路を構成し、その反転入力端子は抵
抗R26を介して6V電源に、抵抗R27を介して出力端子
にそれぞれ接続されている。この対数変換回路2に、6
Vを基準として上下に変化する正弦波信号SW が入力す
ると、その出力信号1aは図4の(1)に示す如く、正
弦波入力SW の正の部分(6Vより大きい部分)に対し
て負(6Vより小さい)の対数信号部aが、正弦波入力
SW の負の部分に対しては12Vで飽和する正の嵩上げ
信号部bがそれぞれ対応した合成信号となる。
A transistor Tr2 whose collector and base are short-circuited is connected to the resistor R24, the collector of which is connected to a 12V power supply via a resistor R25, and the base of which is an operational amplifier A.
8 non-inverting input terminals. The operational amplifier A8 forms an amplifier circuit, and its inverting input terminal is connected to a 6V power supply via a resistor R26 and to an output terminal via a resistor R27. In this logarithmic conversion circuit 2, 6
When a sine wave signal SW that changes up and down with respect to V is input, its output signal 1a is negative (see FIG. 4A) with respect to a positive portion (a portion larger than 6 V) of the sine wave input SW. The logarithmic signal portion a (less than 6 V) becomes a combined signal corresponding to the positive raised signal portion b saturated at 12 V for the negative portion of the sine wave input SW.

【0011】ローパスフィルタ回路2は図3に示す如き
オペアンプA1を含む公知の2次のアクティブフィルタ
である。すなわち、オペアンプA1の反転入力端子には
抵抗R1 ,R2 が直列状態で接続され、これら抵抗R1
,R2 の接続点にはコンデンサC1 が6Vの基準電源
との間に配設されるとともに、抵抗R3 がオペアンプA
1の出力端との間に接続されている。また、上記反転入
力端子と出力端子はコンデンサC2 を介して接続され、
オペアンプA1の非反転入力端子には6Vの基準電圧が
入力している。上記対数変換回路1の出力信号1aは抵
抗R1 に入力している。このフィルタ回路2はバタワー
スフィルタを構成するように各抵抗R1 〜R3の抵抗値
とコンデンサC1 ,C2 の容量が決定されており、その
一例は、R1 =R2 =R3 =6.4KΩ、C1 =560
0pF、C2 =1200pFで、カットオフ周波数は1
0KHzである。なお、電源電圧は12Vである。
The low-pass filter circuit 2 is a known secondary active filter including an operational amplifier A1 as shown in FIG. That is, the resistors R1 and R2 are connected in series to the inverting input terminal of the operational amplifier A1.
, R2, a capacitor C1 is arranged between the reference power source of 6V and a resistor R3 is connected to an operational amplifier A.
1 output terminal. The inverting input terminal and the output terminal are connected via a capacitor C2.
A reference voltage of 6 V is input to the non-inverting input terminal of the operational amplifier A1. The output signal 1a of the logarithmic conversion circuit 1 is input to a resistor R1. In this filter circuit 2, the resistance values of the resistors R1 to R3 and the capacitances of the capacitors C1 and C2 are determined so as to constitute a Butterworth filter. For example, R1 = R2 = R3 = 6.4 KΩ and C1 = 560.
0pF, C2 = 1200pF, cutoff frequency is 1
0 KHz. The power supply voltage is 12V.

【0012】上記信号1aの周波数がフィルタ回路2の
通過帯域にある場合には、バタワースフィルタのフラッ
トな特性により、信号1aは反転されるのみで殆ど減衰
することなくフィルタ回路2の出力に信号2aとして得
られる(図4の(2))。一方、上記信号1aの周波数
がフィルタ回路2のカットオフ周波数を越えると、その
信号2aは減衰せしめられて基準電圧の6Vを下回る
(図5の(1)、(2))。
When the frequency of the signal 1a is in the pass band of the filter circuit 2, the signal 1a is only inverted and hardly attenuated and the signal 2a is output to the output of the filter circuit 2 due to the flat characteristic of the Butterworth filter. ((2) in FIG. 4). On the other hand, when the frequency of the signal 1a exceeds the cutoff frequency of the filter circuit 2, the signal 2a is attenuated and falls below the reference voltage of 6 V ((1) and (2) in FIG. 5).

【0013】減算回路3はオペアンプA2を含み、その
非反転入力端子に抵抗R4 を介してフィルタ回路2の出
力信号2aが入力している。また、上記非反転入力端子
は抵抗R5 を介して6Vの基準電源に接続されている。
オペアンプA2の反転入力端子は抵抗R6 を介して12
V電源に接続されるとともに抵抗R7 を介して出力端子
に接続されている。ここで、信号2aの電圧をV2a、非
反転入力端子の電圧をV1 、反転入力端子の電圧をV2
、オペアンプA1の出力信号3aの電圧をV3aとする
と、オペアンプA2の大きなゲインで負帰還がかかって
いるため、 V1 =V2 …… である。また、V1 は抵抗R4 ,R5 の比で決せられる
から、 V1 =R5 (V2a−6)/(R4 +R5 )+6…… であり、さらにV3aは抵抗R6 を流れる電流がそのまま
抵抗R7 を流れるとして、 V3a=V2 −R7 (12−V2 )/R6 …… である。ここで、R4 =R7 =24KΩ、R5 =R6 =
27KΩに設定すると、上式、、より V3a=V2a−5.3 となる。これより明らかな如く、フィルタ回路2の出力
信号2aが基準電圧の6Vになると、減算回路3の出力
信号3aはオペアンプA2の出力電圧V3aの下限である
0.7Vになる。したがって、対数変換回路1の出力信
号1aの周波数(これは正弦波入力SW の周波数でもあ
る)がフィルタ回路2のカットオフ周波数を越え、図5
の(2)に示す如く、フィルタ回路2の出力信号2aが
基準電圧を下回ると、減算回路3の出力信号3aは0レ
ベルとなり、完全な信号遮断がなされる。
The subtracting circuit 3 includes an operational amplifier A2, and an output signal 2a of the filter circuit 2 is input to a non-inverting input terminal of the operational amplifier A2 via a resistor R4. The non-inverting input terminal is connected to a 6 V reference power supply via a resistor R5.
The inverting input terminal of the operational amplifier A2 is connected to 12 through a resistor R6.
It is connected to a V power supply and to an output terminal via a resistor R7. Here, the voltage of the signal 2a is V2a, the voltage of the non-inverting input terminal is V1, and the voltage of the inverting input terminal is V2.
Assuming that the voltage of the output signal 3a of the operational amplifier A1 is V3a, since the negative feedback is applied with the large gain of the operational amplifier A2, V1 = V2. Since V1 is determined by the ratio of the resistors R4 and R5, V1 = R5 (V2a-6) / (R4 + R5) +6... Further, V3a assumes that the current flowing through the resistor R6 flows directly through the resistor R7. V3a = V2−R7 (12−V2) / R6. Here, R4 = R7 = 24 KΩ, R5 = R6 =
When it is set to 27 KΩ, V3a = V2a−5.3 from the above equation. As is clear from this, when the output signal 2a of the filter circuit 2 becomes 6V of the reference voltage, the output signal 3a of the subtraction circuit 3 becomes 0.7V which is the lower limit of the output voltage V3a of the operational amplifier A2. Therefore, the frequency of the output signal 1a of the logarithmic conversion circuit 1 (which is also the frequency of the sine wave input SW) exceeds the cut-off frequency of the filter circuit 2, and FIG.
As shown in (2), when the output signal 2a of the filter circuit 2 falls below the reference voltage, the output signal 3a of the subtraction circuit 3 becomes 0 level, and the signal is completely cut off.

【0014】この遮断特性を計算すると、対数変換信号
1aの対数信号部aの電圧をVa、嵩上げ信号部bの電
圧をVb、減算回路3の出力信号3a(これはフィルタ
装置の出力である)の0レベル以上の部分cの電圧をV
cとして、 Vc=(1+α)Va/2−(1−α)Vb/2…… で表される。ここで、α(≦1)はフィルタ回路2の増
幅率である。しかして、フィルタ回路2の通過帯域では
α=1であるから、式よりVc=Vaとなって、対数
信号部aは全く減衰することなく通過せしめられる。V
cが0となる増幅率αは式よりα=(Vb−Va)/
(Vb+Va)であり、例えばVb=3.2Vaに設定
すると、α=0.5となる。これは、2次のバタワース
フィルタの増幅率αが0.5となる周波数において、フ
ィルタ装置の出力は完全に遮断されることを示してお
り、その特性を図6の実線で示す。図より知られる如
く、この場合のフィルタ装置の遮断特性は、7次チェビ
シェフフィルタ(図の鎖線)と同等であり、通過帯域の
フラットな特性を考慮すると上記チェビシェフフィルタ
より優れている。
When this cutoff characteristic is calculated, the voltage of the logarithmic signal part a of the logarithmically converted signal 1a is Va, the voltage of the raised signal part b is Vb, and the output signal 3a of the subtraction circuit 3 (this is the output of the filter device). Voltage of the portion c of 0 level or more of V
As c, Vc = (1 + α) Va / 2− (1−α) Vb / 2... Here, α (≦ 1) is the amplification factor of the filter circuit 2. Thus, since α = 1 in the pass band of the filter circuit 2, Vc = Va from the equation, and the logarithmic signal portion a is passed without any attenuation. V
From the equation, the amplification factor α at which c becomes 0 is α = (Vb−Va) /
(Vb + Va). For example, if Vb = 3.2 Va, α = 0.5. This indicates that the output of the filter device is completely cut off at a frequency at which the amplification factor α of the second-order Butterworth filter is 0.5, and the characteristic is shown by a solid line in FIG. As is known from the drawing, the cut-off characteristic of the filter device in this case is equivalent to that of the seventh-order Chebyshev filter (dashed line in the drawing), and is superior to the above-mentioned Chebyshev filter in consideration of the flat characteristic of the pass band.

【0015】かくして、本実施例のフィルタ装置によれ
ば、対数変換回路1、2次フィルタ回路2、減算回路3
の組み合わせにより、従来の高次のフィルタ回路と同等
の遮断特性を実現することができ、しかもフィルタ回路
としては2次のものを含むだけであるから、回路時定数
の設定は容易であり、設計の自由度も高い。なお、本実
施例において、遮断周波数に近い位置で急峻な遮断特性
を得るにはVb/Vaの値は大きいほど良いが、対数信
号部aの電圧Vaが相対的に小さくなるから、必要とさ
れる対数信号の分解能との兼ね合いで決定する。
Thus, according to the filter device of this embodiment, the logarithmic conversion circuit 1, the secondary filter circuit 2, the subtraction circuit 3
Can realize a cutoff characteristic equivalent to that of a conventional high-order filter circuit, and since the filter circuit only includes a second-order filter circuit, the circuit time constant can be easily set and the design can be simplified. The degree of freedom is high. In this embodiment, to obtain a steep cutoff characteristic at a position close to the cutoff frequency, the larger the value of Vb / Va, the better. However, it is necessary because the voltage Va of the logarithmic signal portion a becomes relatively small. It is determined in consideration of the resolution of the logarithmic signal.

【0016】上記実施例ではローパスフィルタへの適用
を説明したが、フィルタ回路2の構成を変更することに
より、ハイパスフィルタ、バンドパスフィルタにも適用
することができる。
In the above embodiment, the application to the low-pass filter has been described. However, the invention can be applied to a high-pass filter and a band-pass filter by changing the configuration of the filter circuit 2.

【0017】上記フィルタ回路2の次数は2次に限られ
ず、1次ないし3次以上としても良いが、1次では十分
な遮断特性が得られず、一方、3次以上では回路時定数
の設定の困難性が増す。
The order of the filter circuit 2 is not limited to the second order and may be the first to third order or higher. However, the first order does not provide sufficient cutoff characteristics, while the third or higher order sets the circuit time constant. Increases the difficulty.

【0018】また、上記実施例では対数変換回路1およ
びフィルタ回路2で信号が反転しているが、反転しない
回路構成とすることも可能である。
In the above embodiment, the signal is inverted by the logarithmic conversion circuit 1 and the filter circuit 2. However, a circuit configuration that does not invert the signal may be used.

【0019】上記実施例では対数変換回路1への入力信
号SW を正弦波としたが、これは説明の容易のためであ
り、一般的なアナログ信号に適用できることはもちろん
である。
In the above embodiment, the input signal SW to the logarithmic conversion circuit 1 is a sine wave, but this is for ease of explanation, and it is needless to say that it can be applied to general analog signals.

【0020】[0020]

【発明の効果】以上の如く、本発明のフィルタ装置によ
れば、優れた遮断特性を得ることができるとともに、回
路設計も容易かつ自由度が大きい。加えて、従来、コン
ピュータ内のソフトウエアにより処理されていた対数変
換処理は不要である。
As described above, according to the filter device of the present invention, excellent cutoff characteristics can be obtained, and the circuit design is easy and the degree of freedom is large. In addition, logarithmic conversion processing conventionally performed by software in a computer is unnecessary.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例におけるフィルタ装置の構成
を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a filter device according to an embodiment of the present invention.

【図2】対数変換回路の回路図である。FIG. 2 is a circuit diagram of a logarithmic conversion circuit.

【図3】フィルタ回路および減算回路の回路図である。FIG. 3 is a circuit diagram of a filter circuit and a subtraction circuit.

【図4】信号波形図である。FIG. 4 is a signal waveform diagram.

【図5】信号波形図である。FIG. 5 is a signal waveform diagram.

【図6】フィルタ装置の遮断特性を示すグラフである。FIG. 6 is a graph showing a cutoff characteristic of the filter device.

【図7】従来のフィルタ装置の回路図である。FIG. 7 is a circuit diagram of a conventional filter device.

【符号の説明】[Explanation of symbols]

1 対数変換回路 2 フィルタ回路 3 減算回路 1 logarithmic conversion circuit 2 filter circuit 3 subtraction circuit

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 アナログ信号入力を、所定の基準電圧以
上または以下の対数信号部に基準電圧以下または以上の
嵩上げ信号部が付加された合成信号として出力する、演
算増幅器で構成される対数変換回路と、上記合成信号を
入力する、演算増幅器で構成される低次のアクティブフ
ィルタ回路と、該アクティブフィルタ回路の出力のうち
上記基準電圧以下または以上をカットして出力する、演
算増幅器で構成される減算回路とを具備するフィルタ装
置。
1. A logarithmic conversion circuit composed of an operational amplifier for outputting an analog signal input as a composite signal in which a logarithmic signal part above or below a predetermined reference voltage and a raised signal part below or above the reference voltage are added to the logarithmic signal part. A low-order active filter circuit composed of an operational amplifier that inputs the synthesized signal, and an operational amplifier that cuts and outputs an output of the active filter circuit that is equal to or less than the reference voltage and outputs the cut-off voltage. A filter device comprising a subtraction circuit.
JP34673193A 1993-12-22 1993-12-22 Filter device Expired - Fee Related JP3334307B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34673193A JP3334307B2 (en) 1993-12-22 1993-12-22 Filter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34673193A JP3334307B2 (en) 1993-12-22 1993-12-22 Filter device

Publications (2)

Publication Number Publication Date
JPH07183765A JPH07183765A (en) 1995-07-21
JP3334307B2 true JP3334307B2 (en) 2002-10-15

Family

ID=18385439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34673193A Expired - Fee Related JP3334307B2 (en) 1993-12-22 1993-12-22 Filter device

Country Status (1)

Country Link
JP (1) JP3334307B2 (en)

Also Published As

Publication number Publication date
JPH07183765A (en) 1995-07-21

Similar Documents

Publication Publication Date Title
JP3334307B2 (en) Filter device
JP3072003B2 (en) Active bandpass filter
JP3072002B2 (en) Active bandpass filter
JPH0634246B2 (en) Variable time constant differentiator
JP2538037B2 (en) Filter circuit
JP3106373B2 (en) Active filter circuit
JPH0522077A (en) Differential amplifier circuit with built-in low pass filter
JP3149560B2 (en) Active filter circuit
JPH01246912A (en) Low-pass filter
JPS6127216Y2 (en)
JPS6138278Y2 (en)
RU2019904C1 (en) Programmable arc-filter
JPS6342745Y2 (en)
JPS6117369B2 (en)
JP2550943Y2 (en) Double integration circuit
JPH0744420B2 (en) Active filter circuit
JPH0738556B2 (en) Integrator circuit
JP2001099707A (en) Infrared detecting device
JPH0614508Y2 (en) Active filter circuit
JPH06209219A (en) Amplifier
KR940009396B1 (en) Low pass filter
JP3151385B2 (en) Active filter
JPS6161286B2 (en)
JPS6237567B2 (en)
JPH09167939A (en) High pass filter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees