JP3332120B2 - 検査回路および検査方法 - Google Patents
検査回路および検査方法Info
- Publication number
- JP3332120B2 JP3332120B2 JP18608294A JP18608294A JP3332120B2 JP 3332120 B2 JP3332120 B2 JP 3332120B2 JP 18608294 A JP18608294 A JP 18608294A JP 18608294 A JP18608294 A JP 18608294A JP 3332120 B2 JP3332120 B2 JP 3332120B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- measurement
- common
- current
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【０００１】
【産業上の利用分野】この発明は検査回路に関するもの
であり、特にその静電気に対する保護に関するものであ
る。
であり、特にその静電気に対する保護に関するものであ
る。
【０００２】
【従来の技術】図５に、プリント基板検査装置の構成を
示す。この検査装置は、プリント基板上に形成された配
線パターンの良否を検出するためのものである。
示す。この検査装置は、プリント基板上に形成された配
線パターンの良否を検出するためのものである。
【０００３】ベース２の上に、検査対象であるプリント
基板４が載置されている。その上には、プレス装置８に
よって上下動可能であるプローブ６が設けられている。
各プローブ６は、所定のピッチで縦横方向に配置されて
いる。また、各プローブ６は、ケーブル１０を介して、
検査回路１２に接続されている。
基板４が載置されている。その上には、プレス装置８に
よって上下動可能であるプローブ６が設けられている。
各プローブ６は、所定のピッチで縦横方向に配置されて
いる。また、各プローブ６は、ケーブル１０を介して、
検査回路１２に接続されている。
【０００４】検査を行う際には、プレス装置８によりプ
ローブ６を下げて、プリント基板４上の配線パターンに
接触させる。この際、プローブ６の先端部は先細り形状
となっており、プリント基板４の部品挿入穴（図示せ
ず）に、この先細り部分が挿入されて、配線パターンと
の接触が確実になされる。
ローブ６を下げて、プリント基板４上の配線パターンに
接触させる。この際、プローブ６の先端部は先細り形状
となっており、プリント基板４の部品挿入穴（図示せ
ず）に、この先細り部分が挿入されて、配線パターンと
の接触が確実になされる。
【０００５】なお、図においては、説明の都合上、プロ
ーブ６を数本しか表示していなが、実際には、数千本程
度設けられているのが、一般的である。
ーブ６を数本しか表示していなが、実際には、数千本程
度設けられているのが、一般的である。
【０００６】検査回路１２は、これらプローブ６のうち
から、順次、２つのプローブ６を選び出して切り換えを
行い、両プローブ６間の導通、非導通を検査する。これ
により、プリント基板４上のパターンの断線やショート
を検出することができる。なお、検査回路１２は、２つ
のプローブ６を選択する全ての組合わせについて、上記
の切り換えおよび検査を行う。
から、順次、２つのプローブ６を選び出して切り換えを
行い、両プローブ６間の導通、非導通を検査する。これ
により、プリント基板４上のパターンの断線やショート
を検出することができる。なお、検査回路１２は、２つ
のプローブ６を選択する全ての組合わせについて、上記
の切り換えおよび検査を行う。
【０００７】図６に、検査回路１２の詳細を示す。検査
回路１２は、電圧／電流印加回路１４、電流測定回路２
４、切り換え回路２２1、２２2、・・・２２nを備えてい
る。切り換え回路２２1、２２2、・・・２２nは、各プロ
ーブ６に対応して設けられている。切り換え回路２
２1、２２2、・・・２２nの第１の端子１６1、１６2・・
・１６nは、それぞれ、個別供給ライン２８1、２８2、
・・・２８nに接続されている。個別供給ライン２８1、
２８2、・・・２８nは、共通供給ライン２６にまとめら
れ、電圧／電流印加回路１４に接続されている。第３の
端子２０1、２０2、・・・２０nには、それぞれ、対応
するプローブ６が接続されている。
回路１２は、電圧／電流印加回路１４、電流測定回路２
４、切り換え回路２２1、２２2、・・・２２nを備えてい
る。切り換え回路２２1、２２2、・・・２２nは、各プロ
ーブ６に対応して設けられている。切り換え回路２
２1、２２2、・・・２２nの第１の端子１６1、１６2・・
・１６nは、それぞれ、個別供給ライン２８1、２８2、
・・・２８nに接続されている。個別供給ライン２８1、
２８2、・・・２８nは、共通供給ライン２６にまとめら
れ、電圧／電流印加回路１４に接続されている。第３の
端子２０1、２０2、・・・２０nには、それぞれ、対応
するプローブ６が接続されている。
【０００８】第３の端子２０1、２０2、・・・２０
nと、第１の端子１６1、１６2・・・１６nとの間には、
第１のＦＥＴ３４1、３４2、・・・３４nが設けられて
いる。したがって、制御回路（図示せず）により第１の
ＦＥＴ３４1、３４2、・・・３４nの何れをオンにする
かを選択することができる。これにより、各プローブ６
に対して、選択的に電圧（電流）を印加することができ
る。
nと、第１の端子１６1、１６2・・・１６nとの間には、
第１のＦＥＴ３４1、３４2、・・・３４nが設けられて
いる。したがって、制御回路（図示せず）により第１の
ＦＥＴ３４1、３４2、・・・３４nの何れをオンにする
かを選択することができる。これにより、各プローブ６
に対して、選択的に電圧（電流）を印加することができ
る。
【０００９】一方、第２の端子１８1、１８2・・・１８
nは、それぞれ、個別測定ライン３８1、３８2、・・・
３８nに接続されている。個別測定ライン３８1、３
８2、・・・３８nは、共通測定ライン４０にまとめら
れ、電流測定回路２４に接続されている。第３の端子２
０1、２０2、・・・２０nと、第２の端子１８1、１８2
・・・１８nとの間には、第２のＦＥＴ３６1、３６2、
・・・３６nが設けられている。したがって、制御回路
（図示せず）により第２のＦＥＴ３６1、３６2、・・・
３６nの何れをオンにするかを選択することができる。
これにより、各プローブ６を、選択的に電流測定回路２
４に接続することができる。
nは、それぞれ、個別測定ライン３８1、３８2、・・・
３８nに接続されている。個別測定ライン３８1、３
８2、・・・３８nは、共通測定ライン４０にまとめら
れ、電流測定回路２４に接続されている。第３の端子２
０1、２０2、・・・２０nと、第２の端子１８1、１８2
・・・１８nとの間には、第２のＦＥＴ３６1、３６2、
・・・３６nが設けられている。したがって、制御回路
（図示せず）により第２のＦＥＴ３６1、３６2、・・・
３６nの何れをオンにするかを選択することができる。
これにより、各プローブ６を、選択的に電流測定回路２
４に接続することができる。
【００１０】以上のようにして、ある一つのプローブ６
に電圧（電流）を与え、他の一つのプローブ６からの電
流を測定することにより、導通・非導通の検査を行う。
これを、全てのプローブ６の組み合わせについて行う。
に電圧（電流）を与え、他の一つのプローブ６からの電
流を測定することにより、導通・非導通の検査を行う。
これを、全てのプローブ６の組み合わせについて行う。
【００１１】しかしながら、上記のような検査回路にお
いては、次のような問題点があった。多数の基板を連続
的に検査する場合には、プローブ６は、プリント基板４
への接触・非接触を繰り返すので、プローブ６はに静電
気を受ける。これにより、ＦＥＴ３４、３６が静電破壊
するおそれがあった。
いては、次のような問題点があった。多数の基板を連続
的に検査する場合には、プローブ６は、プリント基板４
への接触・非接触を繰り返すので、プローブ６はに静電
気を受ける。これにより、ＦＥＴ３４、３６が静電破壊
するおそれがあった。
【００１２】これを解決するため、図７に示すような静
電気保護対策も考えられる。ここでは、各切り換え回路
２２1、２２2、・・・２２nにおいて、第３の端子２
０1、２０2、・・・２０nに、抵抗Ｒ1、Ｒ2、・・・Ｒn
およびツェナー・ダイオードＺＤ1、ＺＤ2、・・・ＺＤ
nを接続している。第３の端子２０1に生じた静電気は、
抵抗Ｒ1によって電流が制限される。また、ＦＥＴ３
４1，３６1のドレイン・ソース間電圧をＶDSとしたと
き、ツェナー・ダイオードＺＤ1のツェナー電圧ＶZを、 ＶDS＞ＶZ に選択してある。したがって、過大な静電気が生じて
も、ツェナー・ダイオードＺＤ1によって、ＦＥＴ３
４1，３６1が保護される。
電気保護対策も考えられる。ここでは、各切り換え回路
２２1、２２2、・・・２２nにおいて、第３の端子２
０1、２０2、・・・２０nに、抵抗Ｒ1、Ｒ2、・・・Ｒn
およびツェナー・ダイオードＺＤ1、ＺＤ2、・・・ＺＤ
nを接続している。第３の端子２０1に生じた静電気は、
抵抗Ｒ1によって電流が制限される。また、ＦＥＴ３
４1，３６1のドレイン・ソース間電圧をＶDSとしたと
き、ツェナー・ダイオードＺＤ1のツェナー電圧ＶZを、 ＶDS＞ＶZ に選択してある。したがって、過大な静電気が生じて
も、ツェナー・ダイオードＺＤ1によって、ＦＥＴ３
４1，３６1が保護される。
【００１３】また、図８に示すように、各切り換え回路
２２1、２２2、・・・２２nにおいて、第３の端子２
０1、２０2、・・・２０nと接地電位との間に、リレーＲ
Ｌ1、ＲＬ2、・・・ＲＬnを設ける方法も考えられる。
測定を行っていない場合には、リレーＲＬ1、ＲＬ2、・
・・ＲＬnを閉じておく。これにより、発生した静電気
がアースされ、ＦＥＴ３４1，３６1が保護される。測定
を行う際には、リレーＲＬ1、ＲＬ2、・・・ＲＬnを開
けばよい。
２２1、２２2、・・・２２nにおいて、第３の端子２
０1、２０2、・・・２０nと接地電位との間に、リレーＲ
Ｌ1、ＲＬ2、・・・ＲＬnを設ける方法も考えられる。
測定を行っていない場合には、リレーＲＬ1、ＲＬ2、・
・・ＲＬnを閉じておく。これにより、発生した静電気
がアースされ、ＦＥＴ３４1，３６1が保護される。測定
を行う際には、リレーＲＬ1、ＲＬ2、・・・ＲＬnを開
けばよい。
【００１４】
【発明が解決しようとする課題】しかしながら、図７お
よび図８に示す検査回路には、次のような問題点があっ
た。
よび図８に示す検査回路には、次のような問題点があっ
た。
【００１５】図７に示す検査回路においては、急激に電
圧の上昇する静電気が入力された場合、一時的にＡ点の
電圧がツェナー電圧ＶZを超えることがあった。これに
より、ＦＥＴ３４1，３６1の寄生ダイオードＤa、Ｄbを
通じる電路が形成され、ＦＥＴ３４1，３６1のソース、
ドレイン間の電圧が大きくなって、破壊するおそれがあ
った。
圧の上昇する静電気が入力された場合、一時的にＡ点の
電圧がツェナー電圧ＶZを超えることがあった。これに
より、ＦＥＴ３４1，３６1の寄生ダイオードＤa、Ｄbを
通じる電路が形成され、ＦＥＴ３４1，３６1のソース、
ドレイン間の電圧が大きくなって、破壊するおそれがあ
った。
【００１６】図８に示す検査回路においては、上記のよ
うな問題はなく、確実に静電気に対する保護がなされ
る。しかしながら、この構成においては、各切り換え回
路２２1、２２2、・・・２２nごとに、リレーＲＬ1、Ｒ
Ｌ2、・・・ＲＬnを設けなければならず、構成が複雑で
あって、高価であるという問題があった。
うな問題はなく、確実に静電気に対する保護がなされ
る。しかしながら、この構成においては、各切り換え回
路２２1、２２2、・・・２２nごとに、リレーＲＬ1、Ｒ
Ｌ2、・・・ＲＬnを設けなければならず、構成が複雑で
あって、高価であるという問題があった。
【００１７】この発明は、上記のような問題点を解決し
て、簡易かつ安価な構成でありながら、確実に静電気に
対する保護を行うことのできる検査回路を提供すること
を目的とする。
て、簡易かつ安価な構成でありながら、確実に静電気に
対する保護を行うことのできる検査回路を提供すること
を目的とする。
【００１８】
【課題を解決するための手段】請求項１に係る検査回路
は、共通供給ライン上に第１の保護スイッチ手段を設
け、測定時には切り換え手段の第１の端子を供給手段に
接続し、非測定時には切り換え手段の第１の端子を接地
するようにするとともに、共通測定ライン上に第２の保
護スイッチ手段を設け、測定時には切り換え手段の第２
の端子を電流測定手段に接続し、非測定時には切り換え
手段の第２の端子を接地するようにしたことを特徴とし
ている。
は、共通供給ライン上に第１の保護スイッチ手段を設
け、測定時には切り換え手段の第１の端子を供給手段に
接続し、非測定時には切り換え手段の第１の端子を接地
するようにするとともに、共通測定ライン上に第２の保
護スイッチ手段を設け、測定時には切り換え手段の第２
の端子を電流測定手段に接続し、非測定時には切り換え
手段の第２の端子を接地するようにしたことを特徴とし
ている。
【００１９】請求項２に係る検査回路は、第３の端子と
第１の保護スイッチが接続された接地との間、および／
または、第３の端子と第２の保護スイッチが接続された
接地との間に、限流手段を設けたことを特徴としてい
る。
第１の保護スイッチが接続された接地との間、および／
または、第３の端子と第２の保護スイッチが接続された
接地との間に、限流手段を設けたことを特徴としてい
る。
【００２０】請求項３の検査方法は、検査を行っていな
い時には、前記共通供給ラインへの電流または電圧の供
給を停止するとともに、前記共通供給ラインを接地し、
さらに、前記共通測定ラインを接地することを特徴とし
ている。
い時には、前記共通供給ラインへの電流または電圧の供
給を停止するとともに、前記共通供給ラインを接地し、
さらに、前記共通測定ラインを接地することを特徴とし
ている。
【００２１】
【作用】請求項１に係る検査回路においては、第１の保
護スイッチ手段および第２の保護スイッチ手段によっ
て、第１、第２の端子を接地できるようにしている。こ
れにより、第３の端子に生じた静電気は、第１、第２の
ＦＥＴのソース、ドレイン間の寄生ダイオードを介して
接地される。したがって、第１、第２のＦＥＴのソー
ス、ドレイン間に高電圧が生じない。さらに、第１およ
び第２の保護スイッチ手段は、共通供給ライン上、共通
測定ライン上に設けられているので、構成が簡素であ
る。
護スイッチ手段および第２の保護スイッチ手段によっ
て、第１、第２の端子を接地できるようにしている。こ
れにより、第３の端子に生じた静電気は、第１、第２の
ＦＥＴのソース、ドレイン間の寄生ダイオードを介して
接地される。したがって、第１、第２のＦＥＴのソー
ス、ドレイン間に高電圧が生じない。さらに、第１およ
び第２の保護スイッチ手段は、共通供給ライン上、共通
測定ライン上に設けられているので、構成が簡素であ
る。
【００２２】請求項２に係る検査回路においては、限流
手段を設けている。したがって、静電気による電流を抑
制することができる。
手段を設けている。したがって、静電気による電流を抑
制することができる。
【００２３】請求項３の検査方法においては、検査を行
っていない時には、前記共通供給ラインへの電流または
電圧の供給を停止するとともに、前記共通供給ラインを
接地し、さらに、前記共通測定ラインを接地するように
している。したがって、静電気による影響を排除するこ
とができる。
っていない時には、前記共通供給ラインへの電流または
電圧の供給を停止するとともに、前記共通供給ラインを
接地し、さらに、前記共通測定ラインを接地するように
している。したがって、静電気による影響を排除するこ
とができる。
【００２４】
【実施例】図１に、この発明の一実施例による検査回路
を示す。この検査回路は、供給手段である電圧／電流印
加回路１４、電流測定手段である電流測定回路２４、切
り換え回路２２1、２２2、・・・２２nを備えている。
を示す。この検査回路は、供給手段である電圧／電流印
加回路１４、電流測定手段である電流測定回路２４、切
り換え回路２２1、２２2、・・・２２nを備えている。
【００２５】切り換え回路２２1、２２2、・・・２２
nは、測定端子である各プローブ６に対応して設けられ
ている。切り換え回路２２1、２２2、・・・２２nの第１
の端子１６1、１６2・・・１６nは、それぞれ、個別供
給ライン２８1、２８2、・・・２８nに接続されてい
る。個別供給ライン２８1、２８2、・・・２８nは、共
通供給ライン２６にまとめられ、電圧／電流印加回路１
４に接続されている。共通供給ライン２６には、第１の
保護スイッチ手段である第１のリレーＲＬａが設けられ
ている。第３の端子２０1、２０2、・・・２０nには、
それぞれ、対応するプローブ６が接続されている。ま
た、第１のＦＥＴ３４1、３４2、・・・３４nおよび第
２のＦＥＴ３６1、３６2、・・・３６nの共通接続点Ｃ
と、第３の端子２０1、２０2、・・・２０nとの間に
は、限流手段である抵抗Ｒ1、Ｒ2、・・・Ｒnが設けら
れている。第３の端子２０1、２０2、・・・２０nと、
第１の端子１６1、１６2・・・１６nとの間には、Ｐチ
ャネルゲートの第１のＦＥＴ（ＭＯＳ−ＦＥＴ）３
４1、３４2、・・・３４nが設けられている。
nは、測定端子である各プローブ６に対応して設けられ
ている。切り換え回路２２1、２２2、・・・２２nの第１
の端子１６1、１６2・・・１６nは、それぞれ、個別供
給ライン２８1、２８2、・・・２８nに接続されてい
る。個別供給ライン２８1、２８2、・・・２８nは、共
通供給ライン２６にまとめられ、電圧／電流印加回路１
４に接続されている。共通供給ライン２６には、第１の
保護スイッチ手段である第１のリレーＲＬａが設けられ
ている。第３の端子２０1、２０2、・・・２０nには、
それぞれ、対応するプローブ６が接続されている。ま
た、第１のＦＥＴ３４1、３４2、・・・３４nおよび第
２のＦＥＴ３６1、３６2、・・・３６nの共通接続点Ｃ
と、第３の端子２０1、２０2、・・・２０nとの間に
は、限流手段である抵抗Ｒ1、Ｒ2、・・・Ｒnが設けら
れている。第３の端子２０1、２０2、・・・２０nと、
第１の端子１６1、１６2・・・１６nとの間には、Ｐチ
ャネルゲートの第１のＦＥＴ（ＭＯＳ−ＦＥＴ）３
４1、３４2、・・・３４nが設けられている。
【００２６】一方、第２の端子１８1、１８2・・・１８
nは、それぞれ、個別測定ライン３８1、３８2、・・・
３８nに接続されている。個別測定ライン３８1、３
８2、・・・３８nは、共通測定ライン４０にまとめら
れ、電流測定回路２４に接続されている。共通測定ライ
ン４０には、第２の保護スイッチ手段である第２のリレ
ーＲＬｂが設けられている。第３の端子２０1、２０2、
・・・２０nと、第２の端子１８1、１８2・・・１８nと
の間には、Ｎチャネルゲートの第２のＦＥＴ（ＭＯＳ−
ＦＥＴ）３６1、３６2、・・・３６nが設けられてい
る。
nは、それぞれ、個別測定ライン３８1、３８2、・・・
３８nに接続されている。個別測定ライン３８1、３
８2、・・・３８nは、共通測定ライン４０にまとめら
れ、電流測定回路２４に接続されている。共通測定ライ
ン４０には、第２の保護スイッチ手段である第２のリレ
ーＲＬｂが設けられている。第３の端子２０1、２０2、
・・・２０nと、第２の端子１８1、１８2・・・１８nと
の間には、Ｎチャネルゲートの第２のＦＥＴ（ＭＯＳ−
ＦＥＴ）３６1、３６2、・・・３６nが設けられてい
る。
【００２７】まず、検査を行う場合の動作について説明
する。検査を行う場合には、第１のリレーＲＬａ、第２
のリレーＲＬｂをともに「Ａ」側に切り換え、各切り換
え回路２２1、２２2、・・・２２nの第１の端子１６1、
１６2・・・１６nを、電圧／電流印加回路１４に接続
し、第２の端子１８1、１８2・・・１８nを、電流測定
回路２４に接続する。
する。検査を行う場合には、第１のリレーＲＬａ、第２
のリレーＲＬｂをともに「Ａ」側に切り換え、各切り換
え回路２２1、２２2、・・・２２nの第１の端子１６1、
１６2・・・１６nを、電圧／電流印加回路１４に接続
し、第２の端子１８1、１８2・・・１８nを、電流測定
回路２４に接続する。
【００２８】この状態で、制御回路（図示せず）によ
り、第１のＦＥＴ３４1、３４2、・・・３４nの何れか
一つをオンにする。これにより、対応する一つのプロー
ブ６に対して、選択的に電圧（電流）を印加することが
できる。
り、第１のＦＥＴ３４1、３４2、・・・３４nの何れか
一つをオンにする。これにより、対応する一つのプロー
ブ６に対して、選択的に電圧（電流）を印加することが
できる。
【００２９】なお、制御回路の出力はＴＴＬレベルであ
って、直接ＦＥＴ３４1、３４2、・・・３４nをドライ
ブすることができない。したがって、制御回路の出力
は、レベルシフト回路８０1、８０2・・・８０nによっ
て、高い電圧に変換された後、ＦＥＴ３４1、３４2、・
・・３４nのゲートに印加される。
って、直接ＦＥＴ３４1、３４2、・・・３４nをドライ
ブすることができない。したがって、制御回路の出力
は、レベルシフト回路８０1、８０2・・・８０nによっ
て、高い電圧に変換された後、ＦＥＴ３４1、３４2、・
・・３４nのゲートに印加される。
【００３０】同時に、制御回路（図示せず）により第２
のＦＥＴ３６1、３６2、・・・３６nの何れか一つをオ
ンにする。これにより、対応する一つのプローブ６を、
選択的に電流測定回路２４に接続することができる。
のＦＥＴ３６1、３６2、・・・３６nの何れか一つをオ
ンにする。これにより、対応する一つのプローブ６を、
選択的に電流測定回路２４に接続することができる。
【００３１】なお、第２のＦＥＴ３６1、３６2、・・・
３６nに対しても、制御回路からの電圧を高い電圧に変
換するレベルシフト回路８２1、８２2・・・８２nが設
けられている。
３６nに対しても、制御回路からの電圧を高い電圧に変
換するレベルシフト回路８２1、８２2・・・８２nが設
けられている。
【００３２】以上のようにして、ある一つのプローブ６
に電圧（電流）を与え、他の一つのプローブ６からの電
流を測定することにより、導通・非導通の検査を行う。
これを、プローブ６の２つの組合わせ全てについて行う
ことにより、検査を完了する。
に電圧（電流）を与え、他の一つのプローブ６からの電
流を測定することにより、導通・非導通の検査を行う。
これを、プローブ６の２つの組合わせ全てについて行う
ことにより、検査を完了する。
【００３３】次に、検査を行っていない場合の動作につ
いて説明する。検査を行っていない間は、第１のリレー
ＲＬａ、第２のリレーＲＬｂをともに「Ｂ」側に切り換
え、各切り換え回路２２1、２２2、・・・２２nの第１の
端子１６1、１６2・・・１６nを、アースに接続し、第
２の端子１８1、１８2・・・１８nも、アースに接続す
る。
いて説明する。検査を行っていない間は、第１のリレー
ＲＬａ、第２のリレーＲＬｂをともに「Ｂ」側に切り換
え、各切り換え回路２２1、２２2、・・・２２nの第１の
端子１６1、１６2・・・１６nを、アースに接続し、第
２の端子１８1、１８2・・・１８nも、アースに接続す
る。
【００３４】これにより、第３の端子２０1、２０2、・
・・２０nに生じた＋の静電気は、図に示すように、第
１のＦＥＴ３４1、３４2、・・・３４nのソース、ドレ
イン間の寄生ダイオードＤａ1、Ｄａ2、・・・Ｄａnを
介して、接地される（電流Ｉａ参照）。また、第３の端
子２０1、２０2、・・・２０nに生じた−の静電気は、
図に示すように、第２のＦＥＴ３６1、３６2、・・・３
６nのソース、ドレイン間の寄生ダイオードＤｂ1、Ｄｂ
2、・・・Ｄｂnを介して、接地される（電流Ｉｂ参
照）。さらに、静電気による電流は、抵抗Ｒ1、Ｒ2、・
・・Ｒnによって制限される。
・・２０nに生じた＋の静電気は、図に示すように、第
１のＦＥＴ３４1、３４2、・・・３４nのソース、ドレ
イン間の寄生ダイオードＤａ1、Ｄａ2、・・・Ｄａnを
介して、接地される（電流Ｉａ参照）。また、第３の端
子２０1、２０2、・・・２０nに生じた−の静電気は、
図に示すように、第２のＦＥＴ３６1、３６2、・・・３
６nのソース、ドレイン間の寄生ダイオードＤｂ1、Ｄｂ
2、・・・Ｄｂnを介して、接地される（電流Ｉｂ参
照）。さらに、静電気による電流は、抵抗Ｒ1、Ｒ2、・
・・Ｒnによって制限される。
【００３５】したがって、第１のＦＥＴ３４1、３４2、
・・・３４n、第２のＦＥＴ３６1、３６2、・・・３６n
が静電気によって破壊されるおそれがない。
・・・３４n、第２のＦＥＴ３６1、３６2、・・・３６n
が静電気によって破壊されるおそれがない。
【００３６】なお、上記実施例においては、第１のＦＥ
Ｔ３４1、３４2、・・・３４nにＰチャネルタイプのＭ
ＯＳを用い、第２のＦＥＴ３６1、３６2、・・・３６n
にＮチャネルタイプのＭＯＳを用いた。しかしながら、
図２に示すように、第１のＦＥＴ３４1、３４2、・・・
３４nにＮチャネルタイプのＭＯＳを用い、第２のＦＥ
Ｔ３６1、３６2、・・・３６nにＰチャネルタイプのＭ
ＯＳを用いてもよい。この場合には、図に示すように、
静電気発生時の電流経路Ｉａ、Ｉｂが逆になるだけであ
り、同様の効果を得ることができる。なお、電圧／電流
印加回路１４は、この場合、負極性の電源としておく。
Ｔ３４1、３４2、・・・３４nにＰチャネルタイプのＭ
ＯＳを用い、第２のＦＥＴ３６1、３６2、・・・３６n
にＮチャネルタイプのＭＯＳを用いた。しかしながら、
図２に示すように、第１のＦＥＴ３４1、３４2、・・・
３４nにＮチャネルタイプのＭＯＳを用い、第２のＦＥ
Ｔ３６1、３６2、・・・３６nにＰチャネルタイプのＭ
ＯＳを用いてもよい。この場合には、図に示すように、
静電気発生時の電流経路Ｉａ、Ｉｂが逆になるだけであ
り、同様の効果を得ることができる。なお、電圧／電流
印加回路１４は、この場合、負極性の電源としておく。
【００３７】また、上記実施例では、プリント基板の検
査回路を例に取って説明したが、複数の測定端子を切り
換えて測定を行う回路に適用することができる。
査回路を例に取って説明したが、複数の測定端子を切り
換えて測定を行う回路に適用することができる。
【００３８】さらに、上記実施例では、切り換え回路に
ＭＯＳ−ＦＥＴを用いたものについて説明したが、ソー
ス・ドレイン間に寄生ダイオードを有するＦＥＴであれ
ば、どのようなＦＥＴを用いたものであってもよい。
ＭＯＳ−ＦＥＴを用いたものについて説明したが、ソー
ス・ドレイン間に寄生ダイオードを有するＦＥＴであれ
ば、どのようなＦＥＴを用いたものであってもよい。
【００３９】なお、図１、図２の実施例では、限流手段
として抵抗Ｒ1、Ｒ2、・・・Ｒnを用いているが、電流
制限作用を有する他の素子（コイル等）を用いてもよ
い。
として抵抗Ｒ1、Ｒ2、・・・Ｒnを用いているが、電流
制限作用を有する他の素子（コイル等）を用いてもよ
い。
【００４０】さらに、図１、図２の実施例では、限流手
段を第３の端子と共通接続点Ｃとの間に設けているが、
図３、図４に示すように、第１のリレーＲＬａ、第２の
リレーＲＬｂの「Ｂ」側とアースとの間に、それぞれ限
流手段（抵抗Ｒa、Ｒb）を設けるようにしてもよい。こ
のようにすれば、限流手段の数を少なくすることができ
る。
段を第３の端子と共通接続点Ｃとの間に設けているが、
図３、図４に示すように、第１のリレーＲＬａ、第２の
リレーＲＬｂの「Ｂ」側とアースとの間に、それぞれ限
流手段（抵抗Ｒa、Ｒb）を設けるようにしてもよい。こ
のようにすれば、限流手段の数を少なくすることができ
る。
【００４１】
【発明の効果】請求項１に係る検査回路においては、第
３の端子に生じた静電気を、第１、第２のＦＥＴのソー
ス、ドレイン間の寄生ダイオードを介してアースへ逃が
すことができる。したがって、簡易な構成でありなが
ら、確実に静電気からの保護を行うことのできる検査回
路を提供することができる。
３の端子に生じた静電気を、第１、第２のＦＥＴのソー
ス、ドレイン間の寄生ダイオードを介してアースへ逃が
すことができる。したがって、簡易な構成でありなが
ら、確実に静電気からの保護を行うことのできる検査回
路を提供することができる。
【００４２】請求項２に係る検査回路においては、限流
手段を設けている。したがって、静電気による電流を抑
制することができる。さらに確実に静電気からの保護を
行うことのできる検査回路を提供することができる。
手段を設けている。したがって、静電気による電流を抑
制することができる。さらに確実に静電気からの保護を
行うことのできる検査回路を提供することができる。
【００４３】請求項３の検査方法においては、検査を行
っていない時には、前記共通供給ラインへの電流または
電圧の供給を停止するとともに、前記共通供給ラインを
接地し、さらに、前記共通測定ラインを接地するように
している。したがって、静電気による影響を排除するこ
とができる検査方法を提供することができる。
っていない時には、前記共通供給ラインへの電流または
電圧の供給を停止するとともに、前記共通供給ラインを
接地し、さらに、前記共通測定ラインを接地するように
している。したがって、静電気による影響を排除するこ
とができる検査方法を提供することができる。
【図１】この発明の一実施例による検査回路を示す回路
図である。
図である。
【図２】他の実施例による検査回路を示す回路図であ
る。
る。
【図３】他の実施例による抵抗の挿入位置を示す図であ
る。
る。
【図４】他の実施例による抵抗の挿入位置を示す図であ
る。
る。
【図５】プリント基板検査装置を示す図である。
【図６】図５の検査装置における従来の検査回路を示す
図である。
図である。
【図７】静電気対策を施した検査回路を示す図である。
【図８】静電気対策を施した検査回路を示す図である。
ＲＬa、ＲＬb・・・第１および第２のリレー １６1・・・第１の端子 １８1・・・第２の端子 ２０1・・・第３の端子 ２６・・・共通供給ライン ４０・・・共通測定ライン
Claims (3)
- 【請求項１】(A)電圧または電流を、共通供給ラインに
供給する供給手段、 (B)共通測定ラインに流れる電流を測定する電流測定手
段、 (C)下記(c1)〜(c5)を有する切り換え回路を、測定端子
の数に応じて複数個設けた切り換え手段、(c1)前記供給
手段の共通供給ラインから並列に分岐した個別供給ライ
ンに接続された第１の端子、(c2)前記電流測定手段の共
通測定ラインから並列に分岐した個別測定ラインに接続
された第２の端子、(c3)測定端子が接続される第３の端
子、(c4)ソースが第１の端子に接続され、ゲートに印加
される制御電圧によりオンまたはオフとなる第１のＦＥ
Ｔ、(c5)ソースが第２の端子に接続され、ドレインが第
１のＦＥＴのドレインおよび第３の端子に接続され、ゲ
ートに印加される制御電圧によりオンまたはオフとなる
第２のＦＥＴ、 を備えた検査回路において、 前記共通供給ライン上に第１の保護スイッチ手段を設
け、測定時には切り換え手段の第１の端子を供給手段に
接続し、非測定時には切り換え手段の第１の端子を接地
するようにするとともに、 前記共通測定ライン上に第２の保護スイッチ手段を設
け、測定時には切り換え手段の第２の端子を電流測定手
段に接続し、非測定時には切り換え手段の第２の端子を
接地するようにしたこと、 を特徴とする検査回路。 - 【請求項２】請求項１の検査回路において、 第３の端子と第１の保護スイッチが接続された接地との
間、および／または、第３の端子と第２の保護スイッチ
が接続された接地との間に、限流手段を設けたことを特
徴とするもの。 - 【請求項３】測定端子が接続され、測定端子と個別供給
ラインとの接続の有無、および測定端子と個別測定ライ
ンとの接続の有無を、ＦＥＴのスイッチング動作によっ
て切り換える切り換え回路を、各測定端子ごとに設け、 各切り換え回路からの個別供給ラインを共通に接続して
共通供給ラインとし、共通供給ラインに電流または電圧
を供給し、 各切り換え回路からの個別測定ラインを共通に接続して
共通測定ラインとし、共通測定ラインの電流を測定する
検査方法において、 検査を行っていない時には、前記共通供給ラインへの電
流または電圧の供給を停止するとともに、前記共通供給
ラインを接地し、さらに、前記共通測定ラインを接地す
ることを特徴とする検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18608294A JP3332120B2 (ja) | 1994-08-08 | 1994-08-08 | 検査回路および検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18608294A JP3332120B2 (ja) | 1994-08-08 | 1994-08-08 | 検査回路および検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0850158A JPH0850158A (ja) | 1996-02-20 |
| JP3332120B2 true JP3332120B2 (ja) | 2002-10-07 |
Family
ID=16182068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18608294A Expired - Fee Related JP3332120B2 (ja) | 1994-08-08 | 1994-08-08 | 検査回路および検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3332120B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4128091B2 (ja) * | 2003-02-20 | 2008-07-30 | 三洋電機株式会社 | スイッチ回路装置 |
| JP2005204297A (ja) * | 2003-12-18 | 2005-07-28 | Matsushita Electric Ind Co Ltd | バイアス回路を搭載した増幅装置 |
| JP4933278B2 (ja) * | 2007-01-16 | 2012-05-16 | 日置電機株式会社 | 信号切換回路および検査装置 |
-
1994
- 1994-08-08 JP JP18608294A patent/JP3332120B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0850158A (ja) | 1996-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7109736B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| US6476630B1 (en) | Method for testing signal paths between an integrated circuit wafer and a wafer tester | |
| KR19990082339A (ko) | 집적된 회로 장치 시험용 어셈블리 및 방법 | |
| CN101512360A (zh) | 用以测试集成电路的上电复位跳变点的方法和设备 | |
| US5909034A (en) | Electronic device for testing bonding wire integrity | |
| US4130794A (en) | Methods and means for identifying and testing circuit connections | |
| JP3332120B2 (ja) | 検査回路および検査方法 | |
| US4578637A (en) | Continuity/leakage tester for electronic circuits | |
| KR960019643A (ko) | 모듈라 프로브 구조를 갖는 대형 집적회로 | |
| US5101152A (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
| US7030639B2 (en) | Semiconductor apparatus including a switch element and resistance element connected in series | |
| KR100216116B1 (ko) | 반도체 시험장치의 핀 시험회로 | |
| KR950001318A (ko) | 반도체집적회로의테스트회로 | |
| US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
| US4038598A (en) | Probe contact and junction detector | |
| US5563507A (en) | Method of testing the interconnection between logic devices | |
| US7705620B2 (en) | Measuring and identifying analog characteristics of a microelectronic component at a wafer level and a platform level | |
| JP3599988B2 (ja) | 電子デバイスへの負荷電流出力回路およびｉｃテスタ | |
| JP2004170126A (ja) | ノード論理固定回路およびｉｄｄｑ試験方法 | |
| JPH0658989A (ja) | 配線基板のショート検出試験方法 | |
| JPS6234075A (ja) | 絶縁試験機 | |
| Sidiropulos et al. | Implementation of BIC monitor in balanced analogue self-test | |
| Russell et al. | Systematic approaches to testing embedded analogue circuit functions | |
| Hartmann et al. | Layout analysis as supporting tool for failure localization: Basic principles and case studies | |
| JPS61126478A (ja) | 絶縁試験機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |