JP3327171B2 - TAB tape with stress buffer layer and ball terminals - Google Patents

TAB tape with stress buffer layer and ball terminals

Info

Publication number
JP3327171B2
JP3327171B2 JP14825397A JP14825397A JP3327171B2 JP 3327171 B2 JP3327171 B2 JP 3327171B2 JP 14825397 A JP14825397 A JP 14825397A JP 14825397 A JP14825397 A JP 14825397A JP 3327171 B2 JP3327171 B2 JP 3327171B2
Authority
JP
Japan
Prior art keywords
buffer layer
ball
stress buffer
adhesive
tab tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14825397A
Other languages
Japanese (ja)
Other versions
JPH10340932A (en
Inventor
護 御田
則夫 岡部
康晴 亀山
美由樹 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP14825397A priority Critical patent/JP3327171B2/en
Publication of JPH10340932A publication Critical patent/JPH10340932A/en
Application granted granted Critical
Publication of JP3327171B2 publication Critical patent/JP3327171B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79Apparatus for Tape Automated Bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、LSIなどの半導
体チップを実装すべく熱応力緩衝層及びボール端子付き
TABテープに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thermal stress buffer layer and a TAB tape with ball terminals for mounting a semiconductor chip such as an LSI.

【0002】[0002]

【従来の技術】プリント基板上にボール端子及びTAB
テープを介して半導体チップを装着したT−BGA(Ta
pe Ball Grid Array)には、近年、高度の信頼性が求め
られるようになり、特に、−55℃の低温から150℃
の高温までの実用をも模擬した温度サイクル試験が重要
視されている。
2. Description of the Related Art Ball terminals and TAB on a printed circuit board
T-BGA (Ta) with semiconductor chip mounted via tape
In recent years, a high degree of reliability has been required for a pe ball grid array).
A temperature cycle test that simulates practical use up to a high temperature is regarded as important.

【0003】しかしながら、通常、プリント基板側の熱
膨張係数が15〜20PPM/℃なのに対して、シリコ
ンチップ側の熱膨張係数が3PPM/℃であるために、
プリント基板と直接に接合されるボール端子部分に、両
者の熱膨張係数の違いによる熱膨張ストレス(熱応力)
が発生し、その結果、はんだによって接合されるプリン
ト基板とボール端子の界面においてはんだの熱疲労クラ
ックが生ずるといった問題があった。
However, the thermal expansion coefficient of the printed circuit board is usually 15 to 20 PPM / ° C., whereas the thermal expansion coefficient of the silicon chip is 3 PPM / ° C.
Thermal expansion stress (thermal stress) due to the difference in thermal expansion coefficient between the ball terminals directly bonded to the printed circuit board
As a result, there is a problem that a thermal fatigue crack of the solder occurs at the interface between the printed circuit board and the ball terminals joined by the solder.

【0004】このため、最近では図6〜図8に示すよう
に、半導体チップ1とポリイミドテープ2の間にエラス
トマからなる熱応力緩衝層3を設けた熱応力緩衝層付き
TABテープを用いることではんだの熱疲労クラックを
防止する方法が提案されている。
For this reason, recently, as shown in FIGS. 6 to 8, a TAB tape with a thermal stress buffer layer provided with a thermal stress buffer layer 3 made of an elastomer between a semiconductor chip 1 and a polyimide tape 2 is used. Methods for preventing thermal fatigue cracks in solder have been proposed.

【0005】図示するように、この熱応力緩衝層付きT
ABテープは、ポリイミドテープ2の片面に、銅箔をエ
ッチング加工してなる配線パターン4とソルダーレジス
ト5で形成された円形のランド6を備えると共に、その
ポリイミドテープ2の他面にエストラマ接着剤7を介し
て熱応力緩衝層3を備えたものであり、この熱応力緩衝
層3で半導体チップ1とプリント基板8の熱膨張ストレ
スを吸収することではんだボールからなるボール端子9
のはんだ部分に発生する熱疲労クラックを防止するよう
にしたものである。尚、この配線パターン4は、複数の
インナーリード10,10…を介して半導体チップ1の
複数のアルミ電極端子11にそれぞれ接続されている。
[0005] As shown in FIG.
The AB tape includes a wiring pattern 4 formed by etching a copper foil and a circular land 6 formed of a solder resist 5 on one surface of the polyimide tape 2, and an elastomeric adhesive 7 on the other surface of the polyimide tape 2. And a thermal stress buffer layer 3 interposed therebetween. The thermal stress buffer layer 3 absorbs the thermal expansion stress of the semiconductor chip 1 and the printed circuit board 8 so that the ball terminals 9 made of solder balls are provided.
This is intended to prevent thermal fatigue cracks occurring in the solder portion. The wiring pattern 4 is connected to a plurality of aluminum electrode terminals 11 of the semiconductor chip 1 via a plurality of inner leads 10, 10,.

【0006】[0006]

【発明が解決しようとする課題】ところで、このような
従来の構造では、以下に示すような種々の不都合があっ
た。
However, such a conventional structure has various disadvantages as described below.

【0007】1.先ず、熱応力緩衝層3上に半導体チッ
プ1を装着するためには、図7に示すように、この熱応
力緩衝層3上に接着剤12を塗布する必要があるが、従
来では、この接着剤12を半導体チップ1の組み立てる
直前に印刷などによって塗布していたため、(1) 塗布し
た接着剤12が直接、あるいはこの接着剤12から溶出
した揮発溶剤が半導体チップ1のアルミ電極端子11側
に流れ出してこれを汚染してしまい、インナーリード1
0との接続不良をしばしば発生していた。(2) また、こ
の半導体チップ1の組み立て工程は半導体アッセンブリ
メーカー側で行われるようになっているため、テープメ
ーカーから供給されたTABテープに貼り付けられたエ
ラストマ3の種類に応じて最適な接着剤12をその都
度、選定しなければならず、その保管管理など非常に煩
わしい管理が増えるといった不都合があった。(3) さら
に、半導体組み立て工程に印刷コートの特殊な工程が必
要となり、従来のインナーリードボンディング工程の設
備の増強改善が必要となっていた。
[0007] 1. First, in order to mount the semiconductor chip 1 on the thermal stress buffer layer 3, it is necessary to apply an adhesive 12 on the thermal stress buffer layer 3, as shown in FIG. Since the agent 12 was applied by printing or the like immediately before assembling the semiconductor chip 1, (1) the applied adhesive 12 was directly or a volatile solvent eluted from the adhesive 12 was applied to the aluminum electrode terminal 11 side of the semiconductor chip 1. It flows out and contaminates it, and the inner lead 1
Connection failure with 0 frequently occurred. (2) Since the assembling process of the semiconductor chip 1 is performed by the semiconductor assembly maker, an optimum bonding is performed according to the type of the elastomer 3 attached to the TAB tape supplied from the tape maker. The agent 12 must be selected each time, and there is an inconvenience that very troublesome management such as storage management increases. (3) In addition, a special process of print coating is required in the semiconductor assembling process, and it is necessary to enhance and improve the equipment in the conventional inner lead bonding process.

【0008】2.次に、従来では、はんだボール9を組
み立ての最終段階で形成するようにしていたため、(1)
はんだを溶融させる加熱工程(230〜250℃,10
秒)が増え、設備の新設が必要となる上に、(2) 余分な
加熱工程の増加によるパッケージ破壊、半導体チップ1
とポリイミドフィルム2接着界面のボイドの発生などを
招くことがあった。(3) また、はんだボール9を組立の
最終段階で形成するには、半導体1ヶ単位での作業とな
るため、はんだボール9の取付効率や搬送効率が非常に
悪かった。(4) しかも、はんだボール9の形成不良が生
じた場合には、高価な半導体チップ1を無駄にしないた
めに、その部分の修理が必要となり、工程の更なる複雑
化を招くこととなっていた。(5) さらに、はんだボール
9を組立の最終段階で形成する際に、このはんだボール
9を形成する円形のランド6の表面が既に酸化、あるい
は汚染されてしまい、インナーリード10の接続と同様
に、ランド6とはんだボール9との接続不良が多く発生
していた。特に、インナーリード10の接続工程は、1
70℃で数分保持され、また、封止剤13による封止工
程では、170℃で数時間保持されるようになっている
が、この場合、金メッキされたランド6部分には配線パ
ターン4から銅が拡散して酸化銅が形成されて、ハンド
ボール9の形成を著しく阻害する結果となっていた。
(6) また、はんだボール9は通常フラックスを用いて搭
載され、また、はんだペーストの印刷法ではペーストに
多量のフラックスを含んでいるため、後洗浄が必要であ
るが、この洗浄は通常界面活性剤を含んだ水系洗浄剤が
用いられているため、この洗浄工程で水分がパッケージ
内部に浸入し、腐食によって内部配線が破断するなど、
信頼性を著しく低下させることがあった。
[0008] 2. Next, conventionally, since the solder ball 9 was formed at the final stage of assembly, (1)
Heating process to melt solder (230-250 ° C, 10
Second), new facilities need to be installed, and (2) package destruction due to extra heating steps, semiconductor chip 1
In some cases, voids may occur at the bonding interface between the polyimide film 2 and the polyimide film 2. (3) Also, since the formation of the solder balls 9 in the final stage of assembly is performed on a semiconductor-by-semiconductor basis, the efficiency of mounting and transporting the solder balls 9 is very poor. (4) In addition, when the formation failure of the solder ball 9 occurs, it is necessary to repair the expensive semiconductor chip 1 in order not to waste it, which further complicates the process. Was. (5) Further, when the solder ball 9 is formed in the final stage of assembly, the surface of the circular land 6 forming the solder ball 9 has already been oxidized or contaminated, and the connection is similar to the connection of the inner lead 10. In addition, many poor connections between the lands 6 and the solder balls 9 occurred. In particular, the step of connecting the inner leads 10
It is kept at 70 ° C. for several minutes, and in the sealing step with the sealing agent 13, it is kept at 170 ° C. for several hours. Copper was diffused and copper oxide was formed, resulting in the remarkable inhibition of the formation of the handball 9.
(6) The solder balls 9 are usually mounted using a flux, and the solder paste printing method requires a large amount of flux in the paste, so post-cleaning is required. Since a water-based cleaning agent containing an agent is used, moisture enters the package during this cleaning process, causing internal wiring to break due to corrosion.
In some cases, the reliability was significantly reduced.

【0009】そこで、本発明はこのような課題を有効に
解決するために案出されたものであり、その目的は、半
導体組み立て工程の最終段階において行われていた接着
剤塗布工程とボール端子の形成工程を省略して、製品の
組み立て工程の効率化及び歩留まりを向上させることが
できる新規な応力緩衝層及びボール端子付きTABテー
プを提供するものである。
Accordingly, the present invention has been devised to effectively solve such a problem, and an object thereof is to provide an adhesive applying step and a ball terminal forming step performed in the final stage of a semiconductor assembling step. An object of the present invention is to provide a novel stress buffer layer and a TAB tape with ball terminals, which can omit a forming process and can improve the efficiency of a product assembling process and improve the yield.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するため
に本発明は、半導体チップをプリント基板上に接続する
ためのTABテープにおいて、テープ状をしたポリイミ
ドテープの片面に、インナーリードを介して上記半導体
チップに接続される配線パターンを備えると共にその配
線パターン上に、上記プリント基板と接続されるボール
端子を備え、他方、上記ポリイミドテープの他面に、上
記半導体チップとプリント基板との熱応力を吸収するた
めの応力緩衝層を備えると共に、この応力緩衝層上に上
記半導体チップを接着するための接着剤を備えたもので
ある。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention relates to a TAB tape for connecting a semiconductor chip on a printed circuit board. A wiring pattern connected to the semiconductor chip is provided, and ball terminals connected to the printed board are provided on the wiring pattern. On the other hand, thermal stress between the semiconductor chip and the printed board is provided on the other surface of the polyimide tape. And a bonding agent for bonding the semiconductor chip on the stress buffer layer.

【0011】すなわち、本発明のTABテープは、従
来、半導体の組み立て最終工程において応力緩衝層上に
塗布形成されていた接着剤とボール端子を予めポリイミ
ドテープ側に一体的に備えてなるものである。
That is, the TAB tape of the present invention is provided with an adhesive and a ball terminal, which are conventionally applied on the stress buffer layer in the final step of assembling the semiconductor, and is integrally provided on the polyimide tape side in advance. .

【0012】従って、半導体の組み立て最終工程におい
て、接着剤とボール端子を形成する工程が不要となって
後述するような作用効果によって半導体の組み立て最終
工程において発生していた、接着剤の汚染及び酸化によ
る接続不良、ボイドの発生、再修理作業、接着剤の選定
及びその保管管理、腐食による内部断線等の不都合が全
て効果的に解消できる。
Therefore, in the final step of assembling the semiconductor, the step of forming the adhesive and the ball terminals is not required, and the contamination and oxidation of the adhesive which have occurred in the final step of assembling the semiconductor due to the operation and effects described below. Inconveniences such as poor connection, void generation, repair work, selection and storage management of the adhesive, and internal disconnection due to corrosion can be effectively eliminated.

【0013】[0013]

【発明の実施の形態】次に、本発明を実施する好適一形
態を添付図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a preferred embodiment of the present invention will be described with reference to the accompanying drawings.

【0014】図1は本発明に係る応力緩衝層及びボール
端子付きTABテープの実施の一形態を断面図、図2は
その部分拡大図である。
FIG. 1 is a sectional view of an embodiment of a TAB tape with a stress buffer layer and ball terminals according to the present invention, and FIG. 2 is a partially enlarged view of FIG.

【0015】図示するように、長尺のテープ状をしたポ
リイミドテープ2の片面(下面)には接着剤14を介し
て銅箔からなる配線パターン4が形成され、さらにこの
配線パターン4の表面には、ソルダーレジスト5を円形
に開口したランド6が形成されており、このランド6に
はんだボールからなるボール端子9が形成されている。
一方、このポリイミドテープ2の他面(上面)には接着
剤7を介してエラストマからなる応力緩衝層3が形成さ
れており、さらにこの応力緩衝層3の上面には半導体チ
ップ1を応力緩衝層3側に接着するための接着剤12が
形成されている。また、配線パターン4から延びるイン
ナーリード10はそれぞれアルミ電極11を介して半導
体チップ1側にボンディングされている。
As shown in the figure, a wiring pattern 4 made of copper foil is formed on one surface (lower surface) of a long tape-shaped polyimide tape 2 with an adhesive 14 interposed therebetween. A land 6 having a circular opening in the solder resist 5 is formed, and a ball terminal 9 made of a solder ball is formed on the land 6.
On the other hand, a stress buffer layer 3 made of an elastomer is formed on the other surface (upper surface) of the polyimide tape 2 with an adhesive 7 interposed therebetween. An adhesive 12 for bonding to the third side is formed. The inner leads 10 extending from the wiring pattern 4 are respectively bonded to the semiconductor chip 1 via aluminum electrodes 11.

【0016】先ず、このポリイミドテープ2は、通常、
幅35〜70mm,長さ25〜100m単位で製造さ
れ、その厚さは50〜70μm程度となっており、ま
た、配線パターン4を形成する銅箔は18〜25μm程
度が使用されている。また、この配線パターン4をポリ
イミドテープ2側に接着させる接着剤14は10〜20
μm程度の厚さのエポキシ樹脂系接着剤が用いられる。
尚、直接ポリイミドテープ2上に銅の蒸着、またはスパ
ッタリングなどによって形成された無接着剤の材料など
も使用できる。これらはCCL(Copper Clad Laminate
s )と呼ばれ、接着剤層がないために屈曲性に優れる特
長がある。
First, this polyimide tape 2 is usually
It is manufactured in units of 35 to 70 mm in width and 25 to 100 m in length, and has a thickness of about 50 to 70 μm. The copper foil for forming the wiring pattern 4 is about 18 to 25 μm. The adhesive 14 for bonding the wiring pattern 4 to the polyimide tape 2 side is 10 to 20.
An epoxy resin adhesive having a thickness of about μm is used.
A non-adhesive material or the like formed directly on the polyimide tape 2 by vapor deposition or sputtering of copper can also be used. These are CCL (Copper Clad Laminate)
It is called s), and has a feature of excellent flexibility because there is no adhesive layer.

【0017】応力緩衝層3を構成するエラストマは、厚
さ50〜150μm程度の低弾性材料が用いられ、−5
5〜150℃における粘弾性係数が100〜1000M
Paの低弾性エラストマが使用される。具体的には、シ
リコン樹脂やゴム配合の低弾性エポキシ樹脂などであ
る。この応力緩衝層3によってガラスエポキシ樹脂配線
基板(熱膨張係数10〜20ppm/℃)と半導体チッ
プ1の間の熱応力を吸収するようになっている。そし
て、この応力緩衝層3は厚さ5〜10μm程度の接着剤
7によってポリイミドテープ2側に接着されるようにな
っている。
The elastomer constituting the stress buffer layer 3 is made of a low elastic material having a thickness of about 50 to 150 μm.
Viscoelastic coefficient at 5-150 ° C is 100-1000M
A low elasticity elastomer of Pa is used. Specifically, it is a low elasticity epoxy resin containing a silicone resin or a rubber compound. The stress buffer layer 3 absorbs thermal stress between the glass epoxy resin wiring board (coefficient of thermal expansion: 10 to 20 ppm / ° C.) and the semiconductor chip 1. The stress buffer layer 3 is bonded to the polyimide tape 2 by an adhesive 7 having a thickness of about 5 to 10 μm.

【0018】また、この応力緩衝層3側の上面に半導体
チップ1を接着するための接着剤12は、シリコン樹脂
系のエラストマの場合は、未硬化のシリコン樹脂を硬化
剤と配合させたものを、スクリーン印刷法によって応力
緩衝層3の部分印刷して形成されるようになっている。
また、応力緩衝層3としてNBR等のゴム粒子を配合さ
せたエポキシ樹脂系統のエラストマを用いた場合には、
やはり未硬化のエポキシ樹脂モノマーを硬化剤と共に配
合して同様にスクリーン印刷して形成する。
The adhesive 12 for adhering the semiconductor chip 1 to the upper surface on the side of the stress buffer layer 3 is, in the case of a silicone resin-based elastomer, a mixture of an uncured silicone resin and a curing agent. The stress buffer layer 3 is formed by partial printing by a screen printing method.
When an epoxy resin-based elastomer containing rubber particles such as NBR is used as the stress buffer layer 3,
Also, an uncured epoxy resin monomer is blended together with a curing agent, and similarly formed by screen printing.

【0019】一方、ボール端子9は、これら接着剤がは
んだボール形成の溶融加熱工程で硬化するために、応力
緩衝層3上の接着剤12を形成する前に加工しておく。
尚、このボール端子9はポリイミドテープ2から0.3
〜0.5mm程度突出するため、応力緩衝層3上の接着
剤12を形成する際の印刷では、印刷テープを載せるス
テージにボール端子9部分を逃がすための凹部を形成し
ておく必要がある。
On the other hand, the ball terminals 9 are processed before forming the adhesive 12 on the stress buffer layer 3 because these adhesives are hardened in the melting and heating step of forming solder balls.
The ball terminals 9 are 0.3 mm from the polyimide tape 2.
In order to protrude by about 0.5 mm, in printing when forming the adhesive 12 on the stress buffer layer 3, it is necessary to form a concave portion for releasing the ball terminal 9 portion on a stage on which a printing tape is mounted.

【0020】このボール端子9は、はんだペーストの印
刷後、230℃で10秒間程度連続リフロー炉によって
加熱し、ペーストを溶融して形成するか、あるいは既に
加工された0.3`0.65mmφのはんだボールフラ
ックスを印刷したランド6に搭載して同様にリフロー加
熱溶融によって形成することができる。
After printing the solder paste, the ball terminal 9 is heated by a continuous reflow oven at 230 ° C. for about 10 seconds to melt the paste, or to form the already processed 0.3`0.65 mmφ. The solder ball flux can be mounted on the printed land 6 and similarly formed by reflow heating and melting.

【0021】このようにして、ポリイミドテープ2に対
して応力緩衝層3と接着剤12及びボール端子9を一体
的に備えたTABテープを形成することが可能となる。
尚、半導体チップ1のアッセンブル工程においては、ア
ルミ電極11に接続するボンディング工程での温度が1
70℃であるために、たとえ融点が180℃の共晶はん
だボールを使った場合でもボールが溶融することはな
い。また、封止後の硬化℃は170℃であるため、同様
に溶融することはない。
In this way, it is possible to form a TAB tape integrally including the stress buffer layer 3, the adhesive 12, and the ball terminals 9 with respect to the polyimide tape 2.
In the assembling step of the semiconductor chip 1, the temperature in the bonding step of connecting to the aluminum electrode 11 is 1
Since the temperature is 70 ° C., even when a eutectic solder ball having a melting point of 180 ° C. is used, the ball does not melt. In addition, since the curing temperature after sealing is 170 ° C., no melting occurs similarly.

【0022】[0022]

【実施例】次に、本発明の具体的実施例を説明する。Next, specific examples of the present invention will be described.

【0023】(実施例1)先ず、図3及び図4に示すよ
うに、幅35mm,厚さ50μm,長さ100mのポリ
イミドテープ2を用意して、この片方の面に幅26m
m,厚さ10μmのエポキシ樹脂系の接着剤14を貼り
付け、これに金型によるパンチング加工によってILB
ウィンドウ15と送り穴16を開口した後、幅26m
m,厚さ18μmの圧延銅箔を連続ラミネーターによっ
て貼り合わせ、その後、この銅箔の表面にフォトソルダ
ーレジストをローラーコータによってコーティングして
から、配線パターン4をフォトケミカルエッチング法に
よって形成した。尚、この配線パターン4は、ボール端
子9を形成するランド6と、半導体チップ1のアルミ電
極11と接続するインナーリード10及びこれらを連結
する銅箔配線を有している。その後、インナーリード1
0を除く配線パターン4の全面に、厚さ10μmの感光
性ソルダーレジスト5を印刷してから露光、現像を行
い、ランド6を形成した。
(Embodiment 1) First, as shown in FIGS. 3 and 4, a polyimide tape 2 having a width of 35 mm, a thickness of 50 μm, and a length of 100 m was prepared.
An epoxy resin adhesive 14 having a thickness of 10 μm and a thickness of 10 μm is attached, and ILB
After opening the window 15 and the perforation hole 16, the width 26m
Rolled copper foil having a thickness of 18 μm and a thickness of 18 μm was bonded by a continuous laminator, and then a surface of the copper foil was coated with a photo solder resist by a roller coater, and then a wiring pattern 4 was formed by a photochemical etching method. The wiring pattern 4 includes lands 6 forming ball terminals 9, inner leads 10 connected to the aluminum electrodes 11 of the semiconductor chip 1, and copper foil wiring connecting these. After that, inner lead 1
A land 6 was formed by printing a photosensitive solder resist 5 having a thickness of 10 μm on the entire surface of the wiring pattern 4 except for 0, and then performing exposure and development.

【0024】このようにして製造したTABテープは4
8ピンのインナーリード10と48ヶのランド6を有
し、インナーリード10の配線ピッチは0.17mm、
ランド6の直径は0.35mm、ランド配置のピッチは
0.75mmである。
The TAB tape manufactured in this way is 4
It has 8-pin inner leads 10 and 48 lands 6, and the wiring pitch of the inner leads 10 is 0.17 mm.
The diameter of the land 6 is 0.35 mm, and the pitch of the land arrangement is 0.75 mm.

【0025】そして、このインナーリード10とランド
6に金の電気メッキを1.0μmの厚さに施した。金の
メッキは半導体チップ1のアルミ電極11と、Au−A
lの合金形成によって接続させるために行うものであ
る。また、ボール端子9形成のためにも、はんだの濡れ
性を確保するために重要なものである。
The inner lead 10 and the land 6 were electroplated with gold to a thickness of 1.0 μm. Gold plating is performed on the aluminum electrode 11 of the semiconductor chip 1 and the Au-A
The connection is made by forming an alloy of l. It is also important for forming the ball terminals 9 to ensure the wettability of the solder.

【0026】次に、このポリイミドテープ2の他面のI
LBウィンドウ15の内側に、150μm厚さのシリコ
ンエラストマテープをILBウィンドウ15の内側寸法
に金型で抜き加工したものを同じくシリコン接着剤7で
張り合わせて応力緩衝層3を形成した後、さらにこの接
着剤7を硬化させてからランド6側に37mass%P
b−Snの組成の共晶はんだペーストをメタルマスクを
用いて印刷してから230℃で10秒間加熱し、ボール
端子9を形成した。その後、界面活性剤を含む水系洗浄
剤60℃でボール端子9を10分間洗浄した。尚、この
洗浄はポリイミドテープを巻きほぐしながらリールツー
リール方式で洗浄した。
Next, I on the other side of the polyimide tape 2
Inside the LB window 15, a 150 μm-thick silicon elastomer tape punched out by a die to the inside dimensions of the ILB window 15 is similarly adhered with the silicon adhesive 7 to form the stress buffer layer 3, and then this bonding is performed. After curing the agent 7, 37 mass% P is applied to the land 6 side.
A eutectic solder paste having a composition of b-Sn was printed using a metal mask, and then heated at 230 ° C. for 10 seconds to form a ball terminal 9. Thereafter, the ball terminals 9 were washed for 10 minutes at 60 ° C. in an aqueous detergent containing a surfactant. In addition, this washing | cleaning was performed by reel-to-reel system, unwinding a polyimide tape.

【0027】最後にこの応力緩衝層3側にシリコン接着
剤を5μm厚さに印刷して接着剤12付き応力緩衝装置
及びボール端子9を備えたTABテープを製造した。
尚、これらの工程は最終の接着剤塗布まで一貫して連続
巻き取り方式で行った。
Finally, a silicone adhesive was printed on the stress buffer layer 3 to a thickness of 5 μm to produce a TAB tape having a stress buffer device with an adhesive 12 and ball terminals 9.
In addition, these steps were performed by a continuous winding system until the final adhesive application.

【0028】そして、半導体アッセンブリメーカーでこ
の応力緩衝層及びボール端子付きTABテープを使用し
て半導体チップ1を搭載接着する場合には、160℃で
2秒間の加熱で加圧接着した後、170℃で20分間硬
化させることになる。
When the semiconductor chip 1 is mounted and adhered to the semiconductor assembly maker by using the stress buffer layer and the TAB tape with ball terminals, the semiconductor chip 1 is adhered under pressure at 160 ° C. for 2 seconds and then heated at 170 ° C. For 20 minutes.

【0029】(実施例2)実施例1において、図5に示
すように、ボール端子の形成にソルダーレジストを用い
ずに、ポリイミドテープ2に直接穴を開けてボール17
を形成した。この場合には金型で穴を開けるために金型
が必要になり、初期費用が高くなるが、感光性のソルダ
ーレジストを用いるフォトプロセスがなくなるため、テ
ープ製作費用を大幅に安くすることができる。
(Example 2) In Example 1, as shown in FIG. 5, a hole was directly formed in the polyimide tape 2 without using a solder resist for forming a ball terminal, and a ball 17 was formed.
Was formed. In this case, a mold is required to form a hole in the mold, which increases the initial cost.However, since there is no photo process using a photosensitive solder resist, the tape manufacturing cost can be significantly reduced. .

【0030】(実施例3)実施例1において、応力緩衝
層3に、NBR(ネオプレン,ブタジエン,ラバー)の
ゴム粒子を配合したエポキシ系エラストマからなる弾性
体を用いた。
Example 3 In Example 1, an elastic body made of an epoxy-based elastomer in which rubber particles of NBR (neoprene, butadiene, rubber) were blended was used for the stress buffer layer 3.

【0031】実施例1におけるシリコンエラストマフィ
ルムは−50〜150℃における粘弾性係数が100M
Paであるのに対して、このゴム粒子含有エポキシ樹脂
弾性体は、−55℃で1000MPa、150℃では5
00でMPaの粘弾性係数を有している。従って、この
粘弾性係数の高い分、熱応力緩衝の効果は小さいが、一
般のエポキシ樹脂の値の約1/3と小さいため、温度サ
イクル環境に対して充分な信頼性を発揮することができ
る。
The silicon elastomer film in Example 1 has a viscoelastic coefficient at -50 to 150 ° C. of 100 M
On the other hand, the rubber particle-containing epoxy resin elastic body is 1000 MPa at −55 ° C. and 5 MPa at 150 ° C.
00 has a viscoelastic coefficient of MPa. Therefore, the effect of thermal stress buffering is small to the extent that the viscoelastic coefficient is high, but since it is about 1/3 of the value of a general epoxy resin, sufficient reliability can be exhibited in a temperature cycle environment. .

【0032】この応力緩衝層3の上に塗布した接着剤は
実施例1と同じものを用いた。この接着剤は常温では硬
化しないために6ヶ月間の常温での保管では硬化せず、
半導体アッセンブリメーカーは、長期保管後も半導体チ
ップの接着に支障無く使用することができる。
The adhesive applied on the stress buffer layer 3 was the same as that used in Example 1. Because this adhesive does not cure at room temperature, it does not cure during storage at room temperature for 6 months,
The semiconductor assembly maker can use the semiconductor chip even after long-term storage without any trouble in bonding the semiconductor chip.

【0033】そして、半導体アッセンブリメーカーにお
いて、この応力緩衝層及びボール端子付きTABテープ
を使用して半導体チップ1を搭載接着する場合は、13
0℃で2秒間加熱して加圧接着した後、170℃で20
分間硬化させることで達成できる。
When the semiconductor chip 1 is mounted and bonded using the stress buffer layer and the TAB tape with ball terminals in a semiconductor
After heating at 0 ° C for 2 seconds and bonding under pressure,
This can be achieved by curing for minutes.

【0034】(実施例4)実施例1において、ボール端
子9として共晶はんだボールの代わりに、銅製のボール
を使用した。銅のボールの接続には共晶のはんだペース
トを印刷し、その上に銅製のボールを搭載してリフロー
した。
Example 4 In Example 1, copper balls were used as the ball terminals 9 instead of the eutectic solder balls. Eutectic solder paste was printed on the connection of the copper balls, and copper balls were mounted thereon and reflowed.

【0035】(実施例5)実施例1において、ボール端
子9の形成を導電性にペーストを印刷して形成した。導
電性のペーストはエポキシ樹脂であり、導電性を与える
ために銅の粒子を配合している。
Example 5 In Example 1, the ball terminals 9 were formed by printing conductive paste. The conductive paste is an epoxy resin, and contains copper particles to provide conductivity.

【0036】このペーストの硬化温度は170℃であ
り、はんだボールより低温でボールを形成することがで
きる。また、フラックスを用いないために洗浄を必要と
しないなどの利点を有するが、基板実装の時にはんだで
接続できない問題があるため、本実施例の場合には基板
実装は同様に導電性ペーストで搭載する方法が適してい
る。
The curing temperature of this paste is 170 ° C., and a ball can be formed at a lower temperature than a solder ball. In addition, it has the advantage that cleaning is not required because no flux is used.However, there is a problem that it is not possible to connect with solder when mounting the board. The method is suitable.

【0037】(実施例6)実施例3において、エラスト
マの接着剤に熱可塑性の接着剤を用いた。
Example 6 In Example 3, a thermoplastic adhesive was used as the elastomer adhesive.

【0038】この接着剤はTgが210℃であり、この
温度で接着剤は軟化して半導体チップ1を接続すること
ができる。また、このポリイミドはエポキシ樹脂系のエ
ラストマ及び半導体シリコンチップと充分な接着力を有
している。
The adhesive has a Tg of 210 ° C. At this temperature, the adhesive is softened and the semiconductor chip 1 can be connected. This polyimide has a sufficient adhesive strength to an epoxy resin-based elastomer and a semiconductor silicon chip.

【0039】[0039]

【発明の効果】以上要するに本発明によれば、以下に示
すような優れた効果を発揮することができる。
In summary, according to the present invention, the following excellent effects can be exhibited.

【0040】1.半導体チップを接着する接着剤を半導
体組み立て工程で塗布する必要がないため、揮発溶剤の
溶出等による半導体チップのアルミ電極端子の汚染が回
避され、インナーリードとの接続不良を防止することが
できる。また、半導体アッセンブリ工程において、最適
な接着剤をその都度選定する手間が無くなり、半導体チ
ップの実装効率の向上し、かつ煩わしい接着剤の保管管
理が不要となる。
1. Since there is no need to apply an adhesive for bonding the semiconductor chip in the semiconductor assembling step, contamination of the aluminum electrode terminals of the semiconductor chip due to elution of the volatile solvent or the like can be avoided, and poor connection with the inner lead can be prevented. Further, in the semiconductor assembly process, there is no need to select the optimum adhesive every time, so that the mounting efficiency of the semiconductor chip is improved, and troublesome storage management of the adhesive is not required.

【0041】2.半導体組み立て工程では、印刷コート
の特殊な工程がなくなるため、従来のインナーリードボ
ンディング工程設備の増強改善を行う必要がなくなり、
製造コストの低減が達成できる。
2. In the semiconductor assembling process, there is no special process of printing coat, so it is not necessary to enhance and improve the existing inner lead bonding process equipment.
Manufacturing costs can be reduced.

【0042】3.ボール端子を組み立て最終工程で形成
しないために、はんだを溶融させる加熱工程がなくな
り、半導体チップ1とポリイミドテープ接着界面のボイ
ドの発生などの不都合を招くことがない。
3. Since the ball terminals are not formed in the final step of assembly, there is no need for a heating step for melting the solder, and there is no inconvenience such as generation of voids at the interface between the semiconductor chip 1 and the polyimide tape.

【0043】4.ボール端子を組み立て最終工程で形成
しないため、ボール端子の取付能率が大幅に向上する。
すなわち、本発明ではテープの段階で数個を一括しては
んだペーストの印刷リフロー、又はボール搭載法で同じ
く数個同時形成が可能となり、例えば、印刷方式では1
0個の半導体チップ分(480ボール)を一括して形成
するため、10倍の能力でボール端子を形成することが
できる。
4. Since the ball terminals are not formed in the final assembly process, the efficiency of mounting the ball terminals is greatly improved.
That is, in the present invention, several pieces can be collectively formed at the tape stage by solder reflow printing or ball mounting, and several pieces can be simultaneously formed at the same time.
Since zero semiconductor chips (480 balls) are collectively formed, ball terminals can be formed with ten times the capacity.

【0044】5.ボール端子の形成不良が大幅に減少す
るため、修理に要する膨大な手間と時間を減少すること
ができる。また、不良が発生した場合でも半導体アッセ
ンブリ工程の前で判明するため、修理が困難な場合はそ
のまま廃棄処分することが可能となる。
5. Since the formation failure of the ball terminals is greatly reduced, enormous labor and time required for repair can be reduced. Further, even if a defect occurs, the defect is identified before the semiconductor assembly process. Therefore, when repair is difficult, it is possible to directly dispose of the defect.

【0045】6.ランド形成後、直ちにボール端子が形
成されるため、ランド表面の酸化膜形成や汚染による接
続不良を未然に回避することができる。
6 Since the ball terminals are formed immediately after the formation of the lands, connection failure due to the formation of an oxide film on the surface of the lands and contamination can be avoided.

【0046】7.ボール端子の洗浄はテープ製作の段階
で行われるため、洗浄水混入によるパッケージ内部の腐
食や内部断線を未然に回避することができる。
7. Since the cleaning of the ball terminals is performed at the tape manufacturing stage, it is possible to prevent corrosion and internal disconnection inside the package due to mixing of cleaning water.

【0047】8.上記1〜7に示した効果により、全体
的な歩留まりが向上する上に、製造工程に無駄がなくな
って製造効率の向上、コストの低減、すなわち、製品価
格を安くすることが可能となる。
8. According to the effects 1 to 7, the overall yield is improved, and the manufacturing process is not wasted, so that the manufacturing efficiency can be improved and the cost can be reduced, that is, the product price can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るTABテープの実施の一形態を示
す断面図である。
FIG. 1 is a sectional view showing an embodiment of a TAB tape according to the present invention.

【図2】図1中A部を示す部分拡大図である。FIG. 2 is a partially enlarged view showing a portion A in FIG.

【図3】本発明のTABテープの実施の一形態を示す平
面図である。
FIG. 3 is a plan view showing one embodiment of a TAB tape of the present invention.

【図4】図3中X−X断面図である。FIG. 4 is a sectional view taken along line XX in FIG. 3;

【図5】本発明に係るTABテープの他の実施の一形態
を示す断面図である。
FIG. 5 is a sectional view showing another embodiment of the TAB tape according to the present invention.

【図6】従来の応力緩衝層付きTABテープの実施の一
形態を示す断面図である。
FIG. 6 is a cross-sectional view showing one embodiment of a conventional TAB tape with a stress buffer layer.

【図7】図6中A部を示す部分拡大図である。FIG. 7 is a partially enlarged view showing a portion A in FIG. 6;

【図8】図7中X−X矢視図である。8 is a view taken in the direction of arrows XX in FIG. 7;

【符号の説明】[Explanation of symbols]

1 半導体チップ 2 ポリイミドテープ 3 応力緩衝層 4 配線パターン 5 ソルダーレジスト 6 ランド 7 エラストマ用接着剤 8 プリント基板 9 ボール端子 10 インナーリード 11 アルミ電極 12 半導体チップ用接着剤 13 封止剤 14 銅箔用接着剤 15 ILBウィンドウ 16 送り穴 DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Polyimide tape 3 Stress buffer layer 4 Wiring pattern 5 Solder resist 6 Land 7 Elastomer adhesive 8 Printed circuit board 9 Ball terminal 10 Inner lead 11 Aluminum electrode 12 Semiconductor chip adhesive 13 Sealant 14 Copper foil adhesion Agent 15 ILB window 16 Sprocket hole

───────────────────────────────────────────────────── フロントページの続き (72)発明者 亀山 康晴 茨城県土浦市木田余町3550番地 日立電 線株式会社 システムマテリアル研究所 内 (72)発明者 菅 美由樹 茨城県土浦市木田余町3550番地 日立電 線株式会社 システムマテリアル研究所 内 (56)参考文献 特開 平9−116041(JP,A) 特開 平10−116858(JP,A) 特開 平9−321169(JP,A) 特開 平8−83818(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 23/12 ────────────────────────────────────────────────── ─── Continuing from the front page (72) Inventor Yasuharu Kameyama 3550 Kida Yomachi, Tsuchiura City, Ibaraki Prefecture Within Hitachi Cable Systems, Ltd. (56) References JP-A 9-116041 (JP, A) JP-A 10-116858 (JP, A) JP-A 9-321169 (JP, A) JP 8-83818 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/60 H01L 23/12

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体チップをプリント基板上に接続す
るためのTABテープにおいて、ポリイミドテープの片
面に、インナーリードを介して上記半導体チップに接続
される配線パターンを備えると共にその配線パターン上
に、上記プリント基板と接続されるボール端子を備え、
他方、上記ポリイミドテープの他面に、上記半導体チッ
プとプリント基板との熱応力を吸収するための応力緩衝
層を備えると共に、この応力緩衝層上に上記半導体チッ
プを接着するための接着剤を備えたことを特徴とする応
力緩衝層及びボール端子付きTABテープ。
1. A TAB tape for connecting a semiconductor chip to a printed circuit board, comprising a wiring pattern connected to the semiconductor chip via inner leads on one side of a polyimide tape, and With ball terminals connected to the printed circuit board,
On the other hand, the other surface of the polyimide tape includes a stress buffer layer for absorbing thermal stress between the semiconductor chip and the printed board, and an adhesive for bonding the semiconductor chip on the stress buffer layer. A TAB tape with a stress buffer layer and a ball terminal.
【請求項2】 請求項1記載の応力緩衝層及びボール端
子付きTABテープにおいて、上記応力緩衝層及び接着
剤が、それぞれ−55〜150℃における粘弾性係数が
100〜1000MPaの低弾性エラストマ及び接着剤
からなることを特徴とする応力緩衝層及びボール端子付
きTABテープ。
2. The low-elastic elastomer and adhesive according to claim 1, wherein the stress buffer layer and the adhesive have a viscoelastic coefficient of 100 to 1000 MPa at −55 to 150 ° C., respectively. A TAB tape with a stress buffer layer and ball terminals, characterized by comprising an agent.
【請求項3】 請求項1又は2に記載の応力緩衝層及び
ボール端子付きTABテープにおいて、上記接着剤が、
熱可塑性ポリイミド樹脂、又は硬化剤を含んだ未硬化の
エポキシ樹脂からなることを特徴とする応力緩衝層及び
ボール端子付きTABテープ。
3. The TAB tape with a stress buffer layer and a ball terminal according to claim 1, wherein the adhesive is:
A TAB tape with a stress buffer layer and ball terminals, comprising a thermoplastic polyimide resin or an uncured epoxy resin containing a curing agent.
【請求項4】 請求項1〜3のいずれかに記載の応力緩
衝層及びボール端子付きTABテープにおいて、上記ボ
ール端子が、はんだペースト印刷リフローによって形成
された37Pb−Snの共晶はんだボール、又は搭載法
によって形成されたはんだボール、またははんだによっ
て接続された金属ボール、あるいは導電性エポキシ樹脂
などの導電性樹脂からなるものであることを特徴とする
応力緩衝層及びボール端子付きTABテープ。
4. The TAB tape with a stress buffer layer and a ball terminal according to claim 1, wherein the ball terminal is a eutectic solder ball of 37Pb-Sn formed by solder paste printing reflow, or A TAB tape with a stress buffer layer and ball terminals, comprising a solder ball formed by a mounting method, a metal ball connected by solder, or a conductive resin such as a conductive epoxy resin.
JP14825397A 1997-06-05 1997-06-05 TAB tape with stress buffer layer and ball terminals Expired - Fee Related JP3327171B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14825397A JP3327171B2 (en) 1997-06-05 1997-06-05 TAB tape with stress buffer layer and ball terminals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14825397A JP3327171B2 (en) 1997-06-05 1997-06-05 TAB tape with stress buffer layer and ball terminals

Publications (2)

Publication Number Publication Date
JPH10340932A JPH10340932A (en) 1998-12-22
JP3327171B2 true JP3327171B2 (en) 2002-09-24

Family

ID=15448662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14825397A Expired - Fee Related JP3327171B2 (en) 1997-06-05 1997-06-05 TAB tape with stress buffer layer and ball terminals

Country Status (1)

Country Link
JP (1) JP3327171B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255476B1 (en) * 1997-06-30 2000-05-01 김영환 Ball grid array package
JP2000068295A (en) * 1998-08-25 2000-03-03 Tomoegawa Paper Co Ltd Adhesive film for electronic component
JP2003179183A (en) * 1999-10-29 2003-06-27 Hitachi Ltd Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
JPH10340932A (en) 1998-12-22

Similar Documents

Publication Publication Date Title
JP3414017B2 (en) Semiconductor device
JPH10326809A (en) Semiconductor chip carrier assembly and its manufacturing method
JP3327171B2 (en) TAB tape with stress buffer layer and ball terminals
US5477080A (en) Tape carrier and tape carrier device using the same
JP3178417B2 (en) Semiconductor carrier and method of manufacturing the same
JP3760363B2 (en) Film carrier tape for mounting electronic parts and manufacturing method thereof
JP4057748B2 (en) Flexible printed circuit board and manufacturing method thereof
WO1997001866A1 (en) Ball grid array package utilizing solder coated spheres
KR100374075B1 (en) Film carrier tape for mounting electronic parts and method for manufacturing the same
JPH07142845A (en) Printed wiring board and its manufacture
JP3041290B1 (en) Manufacturing method of tape type chip size package
JP3275792B2 (en) TAB tape for mounting semiconductor element and semiconductor device using the same
JP3275793B2 (en) Highly flexible tape carrier for mounting semiconductor element and semiconductor device using the same
JPH02185051A (en) Tape carrier for double-side protective coat type tab
JP2562273B2 (en) Method for manufacturing copper plated fine pitch connector member
JP3204142B2 (en) Semiconductor device manufacturing method and lead frame
JP2509509B2 (en) Tape carrier and tape carrier device using the same
KR100547352B1 (en) Method for manufacturing BGA package using Organic Solderability Preservatives
JPS6030195A (en) Method of connecting lead
JP4031899B2 (en) Manufacturing method of film carrier tape for mounting electronic components
JP2983214B1 (en) Method of manufacturing tape type chip size package, and tape type chip size package
JP2774409B2 (en) Flip chip mounting method
JP2002217529A (en) Component-mounting substrate
JP3312580B2 (en) Flip chip BGA tape having ball terminals and stiffeners, method of manufacturing this BGA tape, semiconductor device having flip chip structure using this BGA tape, and method of manufacturing the same
JP3287250B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees