JP3326943B2 - Semiconductor device manufacturing method and semiconductor device - Google Patents

Semiconductor device manufacturing method and semiconductor device

Info

Publication number
JP3326943B2
JP3326943B2 JP35203193A JP35203193A JP3326943B2 JP 3326943 B2 JP3326943 B2 JP 3326943B2 JP 35203193 A JP35203193 A JP 35203193A JP 35203193 A JP35203193 A JP 35203193A JP 3326943 B2 JP3326943 B2 JP 3326943B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
antireflection
protective film
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35203193A
Other languages
Japanese (ja)
Other versions
JPH07201716A (en
Inventor
透 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP35203193A priority Critical patent/JP3326943B2/en
Publication of JPH07201716A publication Critical patent/JPH07201716A/en
Application granted granted Critical
Publication of JP3326943B2 publication Critical patent/JP3326943B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
および半導体装置に係り、さらに詳しくは、微細パター
ンを良好に、しかも安定して形成することができる半導
体装置の構造および製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device and a semiconductor device, and more particularly to a structure and a method of manufacturing a semiconductor device capable of forming a fine pattern satisfactorily and stably.

【0002】[0002]

【従来の技術】現在、半導体集積回路の研究開発におい
て、サブハーフミクロン領域のデザインルールデバイス
が研究開発されている。これらデバイス開発において使
用されるフォトリソグラフフィー技術においては、ステ
ッパー(縮小投影露光機)と呼ばれる単一波長の光を露
光光源に用いた露光装置が使用されている。
2. Description of the Related Art Currently, in the research and development of semiconductor integrated circuits, design rule devices in the sub-half micron range are being researched and developed. In photolithography technology used in the development of these devices, an exposure apparatus called a stepper (reduction projection exposure machine) using light of a single wavelength as an exposure light source is used.

【0003】単一波長で露光を行う場合には、定在波効
果と呼ばれる現象が発生することが広く知られている。
定在波が発生する原因は、レジスト膜内で露光光の多重
干渉が起こることによる。すなわち、図1に示すよう
に、入射光Pと、レジシトPRと基板Sとの界面からの
反射光Rとが、レジスト膜内で干渉を起こすことによ
る。その結果として、図2に示すごとく、レジストに吸
収される光量(縦軸)が、レジスト膜厚(横軸)に依存
して変化する。なお、本明細書中、レジストに吸収され
る光量とは、レジスト表面での表面反射や、基板での吸
収や、レジストから射出した光などを除いた、レジスト
自体に吸収される光の量を示す。かかる吸収光量が、レ
ジストを光反応させるエネルギーとなる。
It is widely known that when exposure is performed at a single wavelength, a phenomenon called a standing wave effect occurs.
The reason why the standing wave is generated is that multiple interference of exposure light occurs in the resist film. That is, as shown in FIG. 1, the incident light P and the reflected light R from the interface between the resist PR and the substrate S cause interference in the resist film. As a result, as shown in FIG. 2, the amount of light absorbed by the resist (vertical axis) changes depending on the resist film thickness (horizontal axis). In this specification, the amount of light absorbed by the resist refers to the amount of light absorbed by the resist itself, excluding surface reflection on the resist surface, absorption by the substrate, light emitted from the resist, and the like. Show. The amount of absorbed light is the energy that causes the resist to undergo a photoreaction.

【0004】なお、図2は、シリコン基板の上にレジス
ト膜(XP8843)を成膜し、レジスト膜の膜厚によ
る吸収光量の変化を調べた結果である。露光用光として
は、λ=248nmのKrFを仮定した。実デバイスに
おいては、図3に示すように、基板面には必ず凹凸が存
在する。例えば、ポリシリコン等の凸部Inが存在す
る。このため、レジスト膜RPを塗布した際、レジスト
膜の厚さは、段差の上部と下部とで異なることになる。
つまり、凸部In上のレジスト膜厚dPR2 は、それ以外
の部分のレジスト膜厚dPR1よりも薄くなる。
FIG. 2 shows a result of forming a resist film (XP8843) on a silicon substrate and examining a change in the amount of absorbed light depending on the thickness of the resist film. As the exposure light, KrF of λ = 248 nm was assumed. In an actual device, as shown in FIG. 3, the substrate surface always has irregularities. For example, there is a protrusion In such as polysilicon. For this reason, when the resist film RP is applied, the thickness of the resist film differs between the upper part and the lower part of the step.
That is, the resist film thickness d PR2 on the protrusion In is smaller than the resist film thickness d PR1 in the other portions.

【0005】定在波効果は、レジスト膜厚により異なる
ことは、前記説明したとうりであり、このため、定在波
効果の影響を受けることによるレジストに吸収される光
量の変化も、各々変わってくる。この結果、露光、現象
後に得られるレジストパターンの寸法が、段差の上部と
下部とで異なってしまう。定在波効果のパターン寸法に
及ぼす影響は、同一波長、同一開口数のステッパーを用
いた場合、パターンが細かければ細かいほど顕著化し、
どの種のレジストについても、共通に見られる現象であ
る。
As described above, the standing wave effect differs depending on the resist film thickness. Therefore, the change in the amount of light absorbed by the resist due to the influence of the standing wave effect also changes. Come. As a result, the dimensions of the resist pattern obtained after the exposure and the phenomenon differ between the upper part and the lower part of the step. The effect of the standing wave effect on the pattern size becomes more pronounced as the pattern becomes finer when using a stepper with the same wavelength and the same numerical aperture.
This phenomenon is common to all types of resist.

【0006】半導体デバイス作製時のフォトリソグラフ
ィー工程におけるレジストパターンの寸法精度は、一般
に±5%である。この±5%の寸法精度を達成するため
には、定在波効果の低減が必須である。図4にレジスト
膜内での吸収光量の変動(横軸)に対する、レジストパ
ターンの寸法変動(縦軸)を示す。図4から明らかなよ
うに、たとえば0.35μmルールのデバイスの作製を
行うには、レジスト膜の吸収光量の変動は、レンジ6%
以下であることが要求される。
The dimensional accuracy of a resist pattern in a photolithography process at the time of manufacturing a semiconductor device is generally ± 5%. In order to achieve the dimensional accuracy of ± 5%, it is essential to reduce the standing wave effect. FIG. 4 shows a dimensional change of the resist pattern (vertical axis) with respect to a change in the amount of absorbed light in the resist film (horizontal axis). As is apparent from FIG. 4, for example, in fabricating a device with a rule of 0.35 μm, the variation in the amount of light absorbed by the resist film is 6% in the range.
It is required that:

【0007】[0007]

【発明が解決しようとする課題】上述した要求にこたえ
るべく、現在各方面で反射防止技術の検討が精力的に行
われている。その結果、反射防止膜が必要不可欠とされ
ている高融点金属シリサイド(たとえばW−Si)、金
属(例えばA1−Si)、シリコン系材料(たとえばP
oly−Si)上の優れた反射防止材料として、Si
C,SiOx ,Six y z ,Six y が、本発明
者によって、見い出されている。
In order to meet the above-mentioned demands, anti-reflection techniques are being actively studied in various fields. As a result, high melting point metal silicide (for example, W-Si), metal (for example, A1-Si), silicon-based material (for example, P
As an excellent anti-reflective material on poly-Si), Si
C, SiO x, Si x O y N z, Si x N y is, by the present inventors, have been found.

【0008】デバイス作製時、特に0.35um以下の
デザインルールを有するデバイスにおいては、セルフア
ラインコンタクト(SAC)法の採用が必須となってい
る。この技術を用いるには、たとえばW−Siを用いた
ゲート電極上に、オフセット酸化膜を形成し、該酸化膜
上にフォトレジスト層を形成して、半導体マスクパター
ンをレジストに転写し、転写されたレジストをマスクに
して、オフセット酸化膜および高融点金属シリサイド
(たとえばW−Si)、シリコン系材料(たとえば、P
oly−Si)をエッチングすることにより半導体装置
を作製していく。
At the time of device fabrication, it is essential to employ a self-aligned contact (SAC) method, especially for a device having a design rule of 0.35 μm or less. To use this technique, for example, an offset oxide film is formed on a gate electrode using W-Si, a photoresist layer is formed on the oxide film, and a semiconductor mask pattern is transferred to a resist. Using the resist as a mask, an offset oxide film, a refractory metal silicide (for example, W-Si), a silicon-based material (for example, P
A semiconductor device is manufactured by etching poly-Si).

【0009】高融点金属シリサイド(例えばW−S
i)、シリコン系材料(例えば、Poly−Si)上
に、半導体マスクパターンを形成する際においては、S
iOx ,Six y ,Six y z 膜などで構成され
る反射防止膜を、レジスト膜の下部に成膜することが、
微細パターンを形成する上で効果があることは、本発明
者によって見い出されている。
[0009] Refractory metal silicide (for example, WS
i), when forming a semiconductor mask pattern on a silicon-based material (for example, Poly-Si),
iO x, Si x N y, the Si x O y N z film antireflection film composed of such as, be deposited in the lower part of the resist film,
It has been found by the present inventors that it is effective in forming a fine pattern.

【0010】ところが、SiOx ,Six y ,Six
y z 膜は、化学量論的に見て、安定な膜ではない。
そのため、SiOx ,Six y ,Six y z 膜な
どの反射防止膜上に、オフセット酸化膜などの膜を成膜
し、その上から微細パターンを形成する場合には、オフ
セット酸化膜などの成膜時に、その成膜温度が高いと、
反射防止膜の膜質が変化してしまい(光学条件が変
化)、反射防止効果が薄れ、安定して微細パターンを形
成することは困難であった。よって早急に、何らかの対
策が必要不可欠である。
[0010] However, SiO x, Si x N y , Si x
The O y N z film is not a stoichiometrically stable film.
Therefore, SiO x, Si x N y , on the antireflection film, such as Si x O y N z film, when forming a film, such as offset oxide film, to form a fine pattern thereon, the offset oxide During film formation, if the film formation temperature is high,
The film quality of the anti-reflection film changes (optical conditions change), the anti-reflection effect is weakened, and it has been difficult to form a fine pattern stably. Therefore, some countermeasures are urgently needed.

【0011】本発明は、上記実情に鑑みてなされ、化学
量論的に不安定な結合を有する反射防止膜の変質を防
ぎ、良好に安定した微細パターンを形成することができ
る半導体装置の構造およびその製造方法を提供すること
を目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned circumstances, and is intended to prevent the deterioration of an antireflection film having a stoichiometrically unstable bond and to form a structure of a semiconductor device capable of forming a good and stable fine pattern. It is an object of the present invention to provide a manufacturing method thereof.

【0012】[0012]

【課題を解決するための手段および作用】本発明では、
i線(365nm)またはそれよりも短波長の光、例え
ばi線、KrF,ArFエキシマレーザーを光源に用い
て、半導体デバイスを作成する際、化学量論的に不安定
な結合を有する反射防止膜の変質を防ぐために、該反射
防止膜上に、該反射防止膜の膜質を変質させない(光学
条件の変化を抑制する)保護膜を決定し、これにより良
好に安定した微細パターンを形成することができる。
According to the present invention, there is provided:
An anti-reflection coating having a stoichiometrically unstable bond when a semiconductor device is manufactured using i-line (365 nm) or shorter wavelength light, for example, i-line, KrF, or ArF excimer laser as a light source. In order to prevent the deterioration of the antireflection film, a protective film that does not deteriorate the film quality of the antireflection film (suppresses the change in the optical conditions) is determined on the antireflection film, thereby forming a fine and stable fine pattern. it can.

【0013】反射防止膜の決定に際しては、以下の手段
を用いた。 (I)任意に定めたある膜厚のレジストの膜厚に対し、
反射防止膜の光学条件(n,k)を連続的に変化させ
(ただし、反射防止膜の膜厚は固定しておく)た際のレ
ジスト膜内で吸収される吸収光量の等高線を求める。
In determining the antireflection film, the following means were used. (I) For a resist film of a certain thickness that is arbitrarily determined,
Contour lines of the amount of light absorbed in the resist film when the optical conditions (n, k) of the antireflection film are continuously changed (however, the thickness of the antireflection film is fixed) are obtained.

【0014】(II)上記(I)で求めた各レジスト膜の
膜厚におけるレジスト内部の吸収光量の等高線の結果に
おいて、吸収光量の差が最小になる共通領域を見い出
し、この共通領域により限定される光学条件を、(I)
において定めた反射防止膜の膜厚における光学条件
(n,k)とする。
(II) In the result of the contour line of the amount of absorbed light inside the resist at the thickness of each resist film obtained in the above (I), a common area where the difference in the amount of absorbed light is minimized is found, and is limited by this common area. Optical conditions, (I)
The optical conditions (n, k) for the film thickness of the antireflection film determined in the above.

【0015】(III)反射防止膜の膜厚を変化させて、
上記(I),(II)の操作を繰り返し行い、反射防止膜
の各膜厚に対する各最適条件の光学定数(n,k)を求
める。 (IV)上記(III)で得られた最適条件の光学定数を有
する実際の材質の反射防止膜を見い出す。
(III) By changing the thickness of the antireflection film,
By repeating the above operations (I) and (II), the optical constants (n, k) of each optimum condition for each film thickness of the antireflection film are obtained. (IV) An anti-reflection film of an actual material having an optical constant of the optimum condition obtained in the above (III) is found.

【0016】次に、図面を参照して、本発明に用いられ
る反射防止膜の包括的条件を決定する上記手段(I)〜
(IV)について、より具体的に説明する。 定在波効果の極大値間、または極小値間のレジスト膜
厚は、レジストの屈折率をnPRとし、露光用光の波長を
λとすると、λ/4nで与えられる(図5参照)。
Next, with reference to the drawings, the above-mentioned means (I) to determine the comprehensive conditions of the antireflection film used in the present invention.
(IV) will be described more specifically. Between the maximum value of the standing wave effect, or resist film thickness between the minimum value, when the refractive index of the resist and n PR, the wavelength of the exposure light is lambda, it is given by lambda / 4n (see FIG. 5).

【0017】レジストと下地基板との間に、反射防止
膜ARLを過程して、その膜厚さdarl ,光学定数をn
arl ,karl とする。 図5におけるある1点(例えば、定在波効果が極大と
なる膜厚)の膜厚に着目すると、反射防止膜の膜厚さd
arl を固定してnarl ,karl を変化させた場合、その
点におけるレジスト膜の吸収光量は変化する。この変化
する軌跡、すなわち吸収光量の等高線を求めると、図6
に示すようになる。
An anti-reflection film ARL is formed between the resist and the underlying substrate to change the thickness d arl and the optical constant thereof to n.
arl and k arl . Focusing on the film thickness at a certain point (for example, the film thickness at which the standing wave effect is maximized) in FIG.
When n arl and k arl are changed while arl is fixed, the amount of light absorbed by the resist film at that point changes. When this changing trajectory, that is, the contour line of the absorbed light amount is obtained, FIG.
It becomes as shown in.

【0018】他の異なったレジスト膜厚dPRについ
て、少なくとも定在波効果を極大もしくは極小にする膜
厚を基準にして、λ/8nPR間隔で4ケ所に対して、
を繰り返し行うと、図6に対応した図7〜図9が得られ
る(図6〜図9は、反射防止膜厚を20nmに規定し、
レジスト膜厚を各々985nm、1000nm、101
8nm、1035nmとした結果を示す)。以上は、上
記手段(I)に該当する。
With respect to other different resist film thicknesses d PR , at least at four locations at λ / 8n PR intervals, based on at least the film thickness that maximizes or minimizes the standing wave effect.
7 to 9 corresponding to FIG. 6 are obtained (FIGS. 6 to 9 define the antireflection film thickness to 20 nm,
The resist film thickness was 985 nm, 1000 nm, 101
8 nm and 1035 nm are shown). The above corresponds to the above means (I).

【0019】図6〜図9の各々グラフの共通領域は、
反射防止膜の特定の膜厚について、レジスト膜厚が変化
しても、レジスト膜内での吸収光量が変化しない領域を
示している。すなわち、上記共通領域は、定在波効果を
最小にする、反射防止効果が最も高い領域である。よっ
て、かかる共通領域を見い出す。共通領域を見い出すの
は、例えば簡便には、各図(グラフ)を重ね合わせて、
共通領域をとることにより、行うことができる(もちろ
ん、コンピュータでの共通領域の検索により行ってもよ
い)。これは上記手段(II)に該当する。
The common area of each of the graphs in FIGS.
For a specific thickness of the anti-reflection film, an area where the amount of absorbed light in the resist film does not change even when the resist film thickness changes is shown. That is, the common area is an area where the standing wave effect is minimized and the antireflection effect is the highest. Therefore, such a common area is found. To find a common area, for example, simply put each figure (graph)
This can be done by taking a common area (of course, it may be done by searching for a common area on a computer). This corresponds to the above-mentioned means (II).

【0020】次に、反射防止膜の膜厚dを連続的に変
化させて、上記を繰り返す。たとえば最初のステ
ップのまでは、d=20nmとして操作を行ったとす
ると、dを変えて、上記を繰り返し行う。これにより、
定在波効果を最小にするような反射防止膜の膜厚
arl 、光学定数narl ,karl の条件を特定できる。
これは上記手段(III)に該当する。
Next, the above is repeated while the thickness d of the antireflection film is continuously changed. For example, assuming that the operation is performed with d = 20 nm up to the first step, the above is repeated while changing d. This allows
The conditions of the thickness d arl of the antireflection film and the optical constants n arl and k arl that minimize the standing wave effect can be specified.
This corresponds to the above means (III).

【0021】上記で特定した反射防止膜の満たすべ
き条件(膜厚、光学定数)を満足するような膜の種類
を、露光用光における各膜種の光学定数を測定すること
により、見い出す。これは手段(IV)に該当する。上記
手法は、全ての波長、全ての下地基板に対して、原理的
に適用可能である。
The type of film that satisfies the conditions (film thickness, optical constant) to be satisfied by the antireflection film specified above is found by measuring the optical constant of each film type in exposure light. This corresponds to the means (IV). The above method is applicable in principle to all wavelengths and all underlying substrates.

【0022】上記(I)〜(IV)の手段で、本発明に係
る方法で好適に用いることができる反射防止膜について
検討したところ、単結晶シリコン、多結晶シリコン、ア
モルファスシリコン、ドープドポリシリコン等のシリコ
ン系膜、またはタングステン、タングステンシリサイド
等の高融点金属シリサイド系膜などの高反射基板上に形
成する反射防止膜として、SiX y z 膜またはSi
X y 膜が特に適切であることが判明した。
The antireflection film which can be suitably used in the method according to the present invention was examined by means of the above (I) to (IV). As a result, monocrystalline silicon, polycrystalline silicon, amorphous silicon, and doped polysilicon were examined. silicon-containing film or tungsten, an antireflection film formed highly reflective substrate such as a refractory metal silicide-based film such as tungsten silicide, etc., Si X O y N z film or Si
X N y film was found to be particularly suitable.

【0023】すなわち、単結晶シリコン、多結晶シリコ
ン、アモルファスシリコン、ドープドポリシリコン等の
シリコン系膜、またはタングステン、タングステンシリ
サイド等の高融点金属シリサイド系膜などの高反射基板
上の反射防止膜としては、n=1.7〜2.4、k≦
0.90(好ましくは0.1≦k≦0.6)の光学定数
を有する無機膜、特に、SiX y z 膜(水素Hを含
有してもよい)またはSiX y 膜を、20〜300n
mの膜厚で用いることが好ましいことが判明した。
That is, as an anti-reflection film on a highly reflective substrate such as a silicon-based film such as single crystal silicon, polycrystalline silicon, amorphous silicon, and doped polysilicon, or a high melting point metal silicide-based film such as tungsten or tungsten silicide. Is n = 1.7 to 2.4, k ≦
0.90 (preferably 0.1 ≦ k ≦ 0.6) inorganic film having optical constants of a, in particular, the Si X O y N z film (may contain hydrogen H) or Si X N y film , 20-300n
It has been found that it is preferable to use a film having a thickness of m.

【0024】たとえば、SiX y z 膜(水素Hを含
有する場合があり、SiX y z:H膜とも称する)
は、図10(A),(B)に示すように、製膜時の条
件、特にシラン系ガスの流量比に応じて、例えば波長2
48nmの波長帯において、屈折率の実数部nは、ほぼ
2.1程度で一定値をとり、屈折率の虚数部kは、シラ
ン系ガスの流量比を変化させることにより、任意にコン
トロールすることができる。そのため、特定の下地基板
のための反射防止膜として要求される光学定数の値を持
つ反射防止膜を容易に作ることができる。
[0024] For example, Si X O y N z film (may contain hydrogen H, Si X O y N z : also referred to as H film)
As shown in FIGS. 10 (A) and 10 (B), for example, depending on the flow rate ratio of the silane-based gas, for example, the wavelength 2
In the wavelength band of 48 nm, the real part n of the refractive index has a constant value of about 2.1, and the imaginary part k of the refractive index is arbitrarily controlled by changing the flow rate ratio of the silane-based gas. Can be. Therefore, an antireflection film having an optical constant value required as an antireflection film for a specific base substrate can be easily formed.

【0025】たとえば、W−Si基板を下地基板として
用いる場合には、n=2.12、k=0.54、d=2
9nmの反射防止膜が最適であり、定在波効果を最小限
にすることができる。また、A1−Si基板を下地基板
として用いる場合には、n=2.09、k=0.87、
d=24nmの反射防止膜が最適であり、定在波効果を
最小限にすることができる。Si基板を下地基板として
用いる場合には、n=2.0、k=0.55、d=32
nmの反射防止膜が最適であり、定在波効果を最小限に
することができる。
For example, when a W-Si substrate is used as a base substrate, n = 2.12, k = 0.54, d = 2
A 9 nm anti-reflection coating is optimal and can minimize standing wave effects. When an A1-Si substrate is used as a base substrate, n = 2.09, k = 0.87,
An antireflection film with d = 24 nm is optimal and can minimize the standing wave effect. When a Si substrate is used as a base substrate, n = 2.0, k = 0.55, and d = 32.
An anti-reflection coating of nm is optimal and can minimize standing wave effects.

【0026】これらの条件のSix y z :H膜を、
反射防止膜として、それぞれタングステンシリサイド
上、アルミシリコン、単結晶シリコン上に成膜し、それ
らの定在波効果を、それらを用いない場合に比較して示
した結果を、図11、図12、図13に示す。これら図
11〜13に示すように、適切な条件のSix
y z:H膜を、反射防止膜として用いることで、定在
波効果を抑制することができ、反射防止効果を達成する
ことができる。
The Si x O y N z of the conditions: H film,
FIGS. 11 and 12 show the results obtained by forming films on tungsten silicide, aluminum silicon, and single crystal silicon as antireflection films, respectively, and showing their standing wave effects as compared with the case where they were not used. As shown in FIG. As shown in FIGS. 11 to 13, the Si x O
y N z: H film, by using as an antireflection film, it is possible to suppress the standing wave effect, it is possible to achieve the anti-reflection effect.

【0027】ところが、このSix y z :H膜は、
製造条件により、光学定数を自由に設定できる反面、化
学量論的に不安定な膜である。たとえば図14に示すF
T−IRスペクトル分析から明らかなように、Six
y z :H膜を成膜後にアニール処理した場合には、ア
ニール温度が500℃以上になると、Six y z
H膜の結合状態は、成膜直後の結合状態とは異なってし
まっていることが分かる。Six y z :H膜の結合
状態が変化すれば、その膜の光学条件も変化してしま
い、良好な反射防止効果を維持できなくなるおそれがあ
る。
[0027] However, the Si x O y N z: H film,
Although the optical constant can be freely set according to the manufacturing conditions, the film is stoichiometrically unstable. For example, F shown in FIG.
As is apparent from the T-IR spectrum analysis, Si x O
y N z: when annealed H film after film formation, when the annealing temperature is more than 500 ℃, Si x O y N z:
It can be seen that the bonding state of the H film is different from the bonding state immediately after the film formation. Si x O y N z: if the bonding state changes H film, the optical conditions of the film also will vary, there may not be able to maintain a good anti-reflection effect.

【0028】そこで、化学量論的に不安定な反射防止膜
の保護を図るために、その反射防止膜の上に保護膜を形
成することが考えられる。ところが、どの様な種類の保
護膜であっても良いと言うわけではない。すなわち、保
護膜の成膜時の熱処理により、反射防止膜の光学特性が
変化してはならないからである。
Therefore, in order to protect the stoichiometrically unstable antireflection film, it is conceivable to form a protective film on the antireflection film. However, it does not mean that any kind of protective film may be used. That is, the optical characteristics of the antireflection film must not be changed by the heat treatment during the formation of the protective film.

【0029】本発明者の実験により、次のことが判明し
た。すなわち、反射防止膜としてのSix y z :H
膜の結合状態を変えないためには、該膜上に化学量論的
に安定な膜を、Six y z :H膜の成膜温度と同程
度以下の温度で成膜して保護膜として用いれば良い。
The following has been found from experiments by the present inventor. That, Si x O y N z as an antireflection film: H
To not alter the binding state of the membrane, a stoichiometrically stable film on the membrane, Si x O y N z: was deposited at a deposition temperature comparable temperatures below the H film protection It may be used as a film.

【0030】セルフアラインコンタクト技術を用いると
きの層間膜として、膜厚80〜200nm程度の酸化膜
を用いる。該膜の光学定数の実数部は、n=1.4〜
1.7程度である。したがって、Six y z :H膜
上に、同一成膜装置を用いて、同一成膜温度で、たとえ
ばプラズマテオス(P−TEOS)法による酸化シリコ
ン膜を30nm形成し、その後に、層間膜として720
℃の成膜温度でテオス(LP−TEOS)法による酸化
シリコン膜を約140nm形成すれば、Six
y z :H膜の変質を防ぐことが可能である。プラズマ
テオス法による酸化シリコン膜とテオス法による酸化シ
リコン膜とは、光学的にほぼ同等なので、Sixy
z :H膜の反射防止効果が損なわれることはない。
An oxide film having a thickness of about 80 to 200 nm is used as an interlayer film when the self-align contact technique is used. The real part of the optical constant of the film is n = 1.4 to
It is about 1.7. Therefore, Si x O y N z: on H film, using the same deposition apparatus, at the same deposition temperature, for example, a silicon oxide film by plasma TEOS (P-TEOS) process to 30nm formed, thereafter, the interlayer 720 as membrane
If about 140nm silicon oxide film by TEOS (LP-TEOS) method at a deposition temperature of ° C., Si x O
y N z: it is possible to prevent deterioration of the H film. By a silicon oxide film a silicon oxide film and a TEOS method by a plasma TEOS process, since optically almost equivalent, Si x O y N
z : The antireflection effect of the H film is not impaired.

【0031】すなわち、化学量論的に不安定な結合を有
する反射防止膜の変質を防ぐための保護膜を用いること
により、良好に安定したマスクパターンが形成できる。
これにより、上記目的を達成し、本発明を完成させた。
上記目的を達成するために、本発明に係る半導体装置の
製造方法は、下地基板上に、シリコンを含む化学量論的
に不安定な結合を有する反射防止膜を形成する工程と、
このシリコンを含む反射防止膜上に、後の成膜工程によ
る加熱によりこの化学量論的に不安定な結合を有する
射防止膜の光学条件の変化を抑止するとともに、この反
射防止膜の光学条件を変化させずに形成できる反射防止
膜への熱保護をする保護膜を形成する工程と、この保護
膜上に、直接または層間膜を介して、レジスト膜を形成
する工程と、このレジスト膜をフォトリソグラフィー法
により所定のパターンに加工する工程とを含む。
That is, a good and stable mask pattern can be formed by using a protective film for preventing deterioration of an antireflection film having a stoichiometrically unstable bond.
Thereby, the above object has been achieved, and the present invention has been completed.
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention includes, on a base substrate, a step of forming an antireflection film having a stoichiometrically unstable bond containing silicon ,
On this anti-reflection film containing silicon , a film forming process is performed later.
That to deter a change in the optical conditions of the anti <br/> antireflection film having the stoichiometric labile bond by heating, the reaction
Anti-reflection that can be formed without changing the optical conditions of the anti-reflection film
A step of forming a protective film for thermal protection of the film, a step of forming a resist film on the protective film directly or through an interlayer film, and processing the resist film into a predetermined pattern by a photolithography method And a step of performing.

【0032】上記反射防止膜が、Six y z (ただ
し、xは0を含まない実数、yは0を含む実数、zは0
を含まない実数)で構成されることが好ましい。反射防
止膜としてのSiX y z 膜またはSiX y 膜は、
少なくともシリコンを含むガス系を用いた各種CVD法
により容易に成膜することができる。たとえば、これら
膜は、平行平板型プラズマCVD法、ECRプラズマC
VD法、もしくはバイアスECRプラズマCVD法を利
用し、マイクロ波を用いて、シラン系ガスと酸素および
窒素を含むガスと(たとえばSiH4 +O2 +N2 )の
混合ガス、またはシラン系ガスと窒素を含むガス(たと
えばSiH4 +N2 O)の混合ガスとを用いて成膜する
ことができる。また、その際に、バッファガスとして、
アルゴンArガスなどを用いることができる。
[0032] The antireflection film, Si x O y N z (where real numbers x is not including 0, real y, including a 0, z is 0
Is preferable. Si X O y N z film or Si X N y film as an antireflection film,
A film can be easily formed by various CVD methods using a gas system containing at least silicon. For example, these films are formed by a parallel plate type plasma CVD method, ECR plasma C
Using a VD method or a bias ECR plasma CVD method, a mixed gas of a silane-based gas and a gas containing oxygen and nitrogen (for example, SiH 4 + O 2 + N 2 ) or a silane-based gas and nitrogen is used by using microwaves. A film can be formed using a mixed gas of a gas containing the compound (for example, SiH 4 + N 2 O). At that time, as a buffer gas,
Argon Ar gas or the like can be used.

【0033】反射防止膜としてのSiX y z 膜また
はSiX y 膜は、レジストをマスクとして、CF4
CHF3 、C26 、C48 、SF6 、S22 、N
3系ガスをエッチャントとし、Arを添加してイオン
性を高めたRIEにより、容易にエッチングすることが
できる。そのRIEは、約2Pa程度の圧力下で、10
〜100W程度のパワーをかけて行うことが好ましい。
また、RIE時のガスの流量は、特に限定されないが、
5〜70SCCMであることが好ましい。
The Si x O y N z film or the Si x N y film as an antireflection film is formed by using CF 4 ,
CHF 3 , C 2 F 6 , C 4 F 8 , SF 6 , S 2 F 2 , N
Etching can be easily performed by RIE using F 3 -based gas as an etchant and adding Ar to increase ionicity. The RIE is performed under a pressure of about 2 Pa for 10
It is preferable to perform the process with a power of about 100 W.
The flow rate of the gas during RIE is not particularly limited,
Preferably it is 5 to 70 SCCM.

【0034】上記保護膜が、この保護膜上に形成される
層間膜と略同等の光学特性を有する材質、特に無機材で
構成されることが好ましい。保護膜の膜厚は、20〜2
00nm程度が好ましい。上記保護膜は、露光用光の波
長における屈折率(n)が1.4以上1.7以下の無機
膜で構成され、上記層間膜が、酸化シリコン膜で構成さ
れることが好ましい。
It is preferable that the protective film is made of a material having substantially the same optical characteristics as the interlayer film formed on the protective film, particularly, an inorganic material. The thickness of the protective film is 20 to 2
It is preferably about 00 nm. The protective film is preferably made of an inorganic film having a refractive index (n) at a wavelength of exposure light of 1.4 or more and 1.7 or less, and the interlayer film is preferably made of a silicon oxide film.

【0035】上記保護膜が、プラズマTEOS法または
オゾンTEOS法により成膜される膜であることが好ま
しい。上記保護膜が、上記反射防止膜の成膜温度以下の
温度で成膜されることが好ましい。具体的には、上記保
護膜が、500℃以下の温度で成膜されることが好まし
い。
Preferably, the protective film is a film formed by a plasma TEOS method or an ozone TEOS method. It is preferable that the protective film is formed at a temperature equal to or lower than the film forming temperature of the antireflection film. Specifically, it is preferable that the protective film is formed at a temperature of 500 ° C. or lower.

【0036】上記反射防止膜と保護膜、もしくは反射防
止膜と保護膜と層間膜は、同一の成膜装置を用いて成膜
されることが望ましい。上記保護膜が、絶縁膜であり、
この保護膜が、層間膜を兼ねることもできる。上記目的
を達成するために、本発明に係る第1の半導体装置は、
MOSトランジスタのゲート電極の上に、Six y
z (ただし、xは0を含まない実数、yは0を含む実
数、zは0を含まない実数)で構成される反射防止膜が
成膜してあり、この反射防止膜の上に、この反射防止膜
の光学条件の変化を抑止する保護膜が成膜してあり、こ
の保護膜が、ゲート電極のオフセット酸化膜の少なくと
も一部である。
It is desirable that the antireflection film and the protective film, or the antireflection film, the protective film and the interlayer film are formed by using the same film forming apparatus. The protective film is an insulating film,
This protective film can also serve as an interlayer film. In order to achieve the above object, a first semiconductor device according to the present invention comprises:
On the gate electrode of the MOS transistor, Si x O y N
An antireflection film composed of z (where x is a real number not including 0, y is a real number including 0, and z is a real number not including 0) is formed. A protection film for suppressing a change in optical conditions of the antireflection film is formed, and this protection film is at least a part of the offset oxide film of the gate electrode.

【0037】本発明に係る第2の半導体装置は、下層配
線層と、層間絶縁膜と、上層配線層とを有し、層間絶縁
膜に形成されたコンタクトホールを通して、下層配線層
と上層配線層とが接続してある半導体装置であって、下
層配線層の表面には、Sixyz (ただし、xは0
を含まない実数、yは0を含む実数、zは0を含まない
実数)で構成される反射防止膜が成膜してあり、この反
射防止膜の上に、この反射防止膜の形成後の熱処理によ
ってこの反射防止膜の光学条件の変化を抑止する機能を
有する層間絶縁膜が成膜してある。
A second semiconductor device according to the present invention has a lower wiring layer, an interlayer insulating film, and an upper wiring layer, and has a lower wiring layer and an upper wiring layer through contact holes formed in the interlayer insulating film. DOO is a semiconductor device which is connected, on the surface of the lower wiring layer, Si x O y N z (here, x is 0
, Y is a real number including 0, and z is a real number not including 0). An anti- reflection film is formed on the anti-reflection film. By heat treatment
What interlayer insulating film having a function of preventing a change in the optical conditions of the anti-reflection film are formed.

【0038】[0038]

【実施例】以下、本発明の実施例について、具体的に説
明する。ただし、本発明は、以下の実施例により限定さ
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。
EXAMPLES Examples of the present invention will be specifically described below. However, the present invention is not limited by the following examples, and can be variously modified within the scope of the present invention.

【0039】実施例1 この実施例は、本発明をi線(365nm)、またはそ
れよりも短波長の光、たとえばi線、KrF,ArFエ
キシマレーザーを光源に用いて、高反射基板上に、半導
体マスクパターンを形成する際、化学量論的に不安定な
結合を有する反射防止膜の変質を防ぐために、該反射防
止膜上に該反射防止膜の膜質を変質させない保護膜を用
いることにより、良好に安定したマスクパターンが形成
できるようにした実施例である。
Example 1 In this example, the present invention was applied to a highly reflective substrate using i-line (365 nm) or shorter wavelength light, for example, i-line, KrF, ArF excimer laser as a light source. When forming a semiconductor mask pattern, in order to prevent deterioration of the antireflection film having a stoichiometrically unstable bond, by using a protective film on the antireflection film that does not change the quality of the antireflection film, This is an embodiment in which a good and stable mask pattern can be formed.

【0040】本実施例の半導体製造方法は、図15に示
すように、たとえばW,W−Si等の高融点金属シリサ
イドを用いたゲート電極作成工程に好適に用いることが
できる。ただし、本実施例における考え方は、当然基板
種類やレジシト種類や高反射層種類を問わずに好適に適
用することができる。
As shown in FIG. 15, the semiconductor manufacturing method of the present embodiment can be suitably used in a gate electrode forming step using a refractory metal silicide such as W, W-Si or the like. However, the concept of this embodiment can be suitably applied irrespective of the type of substrate, the type of resist, and the type of high reflection layer.

【0041】図15に示す実施例について詳細に説明す
る。図15は、SRAMなどの半導体装置を製造する過
程を示し、半導体基板2上に、NMOSトランジスタの
ゲート電極と、PMOSトランジスタのゲート電極とが
形成される。
The embodiment shown in FIG. 15 will be described in detail. FIG. 15 shows a process of manufacturing a semiconductor device such as an SRAM. A gate electrode of an NMOS transistor and a gate electrode of a PMOS transistor are formed on a semiconductor substrate 2.

【0042】半導体基板2としては、たとえばシリコン
ウェーハが用いられる。半導体基板2の表面には、素子
分離領域4が形成される。素子分離領域4は、たとえば
LOCOS法、トレンチ型素子分離法などにより形成さ
れる。素子分離領域4を半導体基板の表面に形成した
後、半導体基板2の表面に、ゲート絶縁膜6を形成す
る。ゲート絶縁膜6は、半導体基板2の表面を熱酸化す
ることにより成膜され、たとえば酸化シリコンで構成さ
れる。
As the semiconductor substrate 2, for example, a silicon wafer is used. An element isolation region 4 is formed on the surface of the semiconductor substrate 2. The element isolation region 4 is formed by, for example, a LOCOS method, a trench element isolation method, or the like. After forming the element isolation region 4 on the surface of the semiconductor substrate, a gate insulating film 6 is formed on the surface of the semiconductor substrate 2. Gate insulating film 6 is formed by thermally oxidizing the surface of semiconductor substrate 2 and is made of, for example, silicon oxide.

【0043】次に、ゲート絶縁膜の表面に、たとえばC
VD法で、ポリシリコン膜8を成膜する。ポリシリコン
膜8の表面には、たとえばCVD法で、タングステンシ
リサイド膜10を成膜する。これらポリシリコン膜8お
よびタングステンシリサイド膜10は、以下に示す本実
施例の方法でパターン加工され、MOSトランジスタの
ゲート電極となる。
Next, for example, C is deposited on the surface of the gate insulating film.
The polysilicon film 8 is formed by the VD method. On the surface of the polysilicon film 8, a tungsten silicide film 10 is formed by, for example, a CVD method. The polysilicon film 8 and the tungsten silicide film 10 are patterned by the method of the present embodiment described below, and become a gate electrode of a MOS transistor.

【0044】本実施例では、ポリシリコン膜8およびタ
ングステンシリサイド膜10を微細パターンに加工する
ために、その上に、まず反射防止膜12を成膜する。反
射防止膜12としては、n=1.7〜2.4、k≦0.
90(好ましくは0.1≦k≦0.6)の光学定数を有
するSiX y z :H膜を、20〜300nmの膜厚
で用いる。
In this embodiment, in order to process the polysilicon film 8 and the tungsten silicide film 10 into a fine pattern, first, an antireflection film 12 is formed thereon. As the antireflection film 12, n = 1.7 to 2.4, k ≦ 0.
90 (preferably 0.1 ≦ k ≦ 0.6) Si X O y N z having optical constants of: H film is used in a film thickness of 20 to 300 nm.

【0045】SiX y z :H膜は、少なくともシリ
コンを含むガス系を用いた各種CVD法により容易に成
膜することができる。たとえば、この膜は、平行平板型
プラズマCVD法、ECRプラズマCVD法、もしくは
バイアスECRプラズマCVD法を利用し、マイクロ波
を用いて、シラン系ガスと酸素および窒素を含むガスと
(たとえばSiH4 +O2 +N2 )の混合ガス、または
シラン系ガスと窒素を含むガス(たとえばSiH4 +N
2 O)の混合ガスとを用いて成膜することができる。ま
た、その際に、バッファガスとして、アルゴンArガス
などを用いることができる。SiX y z :H膜の成
膜時の温度は、特に限定されないが、たとえば350〜
400℃である。
The Si x O y N z : H film can be easily formed by various CVD methods using a gas system containing at least silicon. For example, this film is formed by using a parallel plate type plasma CVD method, an ECR plasma CVD method, or a bias ECR plasma CVD method, and using a microwave and a silane-based gas and a gas containing oxygen and nitrogen (for example, SiH 4 + O 2 + N 2 ) or a gas containing silane-based gas and nitrogen (eg, SiH 4 + N
A film can be formed using a mixed gas of 2O). In this case, an argon Ar gas or the like can be used as a buffer gas. Si X O y N z: temperature during the deposition of the H film is not particularly limited, for example 350
400 ° C.

【0046】次に、本実施例では、この反射防止膜12
の上に、保護膜14を成膜する。この保護膜14は、本
実施例では、オフセット酸化膜を兼ねており、その膜厚
は、特に限定されないが、たとえば20〜200nmで
ある。保護膜14は、化学量論的に不安定なSix y
z :H膜で構成される反射防止膜12の光学条件の変
化を抑止するための膜であり、たとえば、500℃以下
の成膜温度でCVD法により成膜された酸化シリコン
膜、プラズマTEOS法またはオゾンTEOS法により
成膜された酸化シリコン膜などで構成される。反射防止
膜12と保護膜14とは、同一の成膜装置を用いて成膜
することができる。
Next, in this embodiment, the antireflection film 12
A protective film 14 is formed thereon. In this embodiment, the protective film 14 also serves as an offset oxide film, and its thickness is not particularly limited, but is, for example, 20 to 200 nm. Protective film 14 is stoichiometrically unstable Si x O y
This is a film for suppressing a change in optical conditions of the anti-reflection film 12 composed of an N z : H film. For example, a silicon oxide film formed by a CVD method at a film formation temperature of 500 ° C. or less, plasma TEOS And a silicon oxide film formed by an ozone TEOS method. The antireflection film 12 and the protective film 14 can be formed using the same film forming apparatus.

【0047】その後、本実施例では、オフセット酸化膜
を兼ねた保護膜14の上に、図示省略してあるレジスト
膜をスピンコート法などで成膜し、レジスト膜のフォト
リソグラフィー加工を行う。フォトリソグラフィーに用
いる露光用光としては、i線(365nm)、またはそ
れよりも短波長の光、たとえばi線、KrF,ArFエ
キシマレーザーを用いる。
Thereafter, in this embodiment, a resist film (not shown) is formed on the protective film 14 also serving as an offset oxide film by a spin coating method or the like, and the resist film is subjected to photolithography. As exposure light used for photolithography, i-line (365 nm) or light having a shorter wavelength, for example, i-line, KrF, or ArF excimer laser is used.

【0048】レジスト膜の下層側に、高反射性のタング
ステンシリサイド膜10が存在することによる定在波効
果は、反射防止膜12により良好に抑制され、高精度で
微細パターンを作成することが可能である。また、反射
防止膜の光学条件は、定在波効果を抑制するように最適
化されており、その光学条件の変化が、オフセット酸化
膜を兼ねた保護膜14により抑制されているので、レジ
スト膜に良好な微細パターンを安定して形成することが
できる。
The standing wave effect due to the presence of the highly reflective tungsten silicide film 10 under the resist film is favorably suppressed by the antireflection film 12, and a fine pattern can be formed with high precision. It is. Further, the optical conditions of the antireflection film are optimized so as to suppress the standing wave effect, and the change in the optical conditions is suppressed by the protective film 14 also serving as the offset oxide film. A good fine pattern can be stably formed.

【0049】その後、このレジスト膜をマスクとして、
オフセット酸化膜兼保護膜14、反射防止膜12、タン
グステンシリサイド膜10およびポリシリコン膜8を順
次エッチング加工すれば、図15に示す状態となる。反
射防止膜12としてのSixy z :H膜は、CHF3
、C48 、CHF3 、S22 等の少なくともフッ
ソを含むガス系をエッチャントとし、イオン性を高めた
RIEにより、容易にエッチングすることができる。
Thereafter, using this resist film as a mask,
If the offset oxide film and protective film 14, the antireflection film 12, the tungsten silicide film 10, and the polysilicon film 8 are sequentially etched, the state shown in FIG. 15 is obtained. As an antireflection film 12 Si x O y N z: H film, CHF 3
, C 4 F 8 , CHF 3 , S 2 F 2, etc. can be easily etched by RIE with enhanced ionicity using an etchant as a gas containing at least fluorine.

【0050】その後、本実施例では、LDD構造のソー
ス・ドレイン領域を形成するために、NMOSトランジ
スタ領域およびPMOSトランジスタ領域のそれぞれ
に、イオン注入を行い、低濃度の不純物拡散層16を形
成する。その後、保護膜14をオフセット酸化膜とし、
その両側に、絶縁性サイドウォールを形成し、その上か
ら、ソース・ドレイン領域形成用のイオン注入を行うこ
とで、LDD構造のソース・ドレイン領域が形成され
る。その後は、通常のSRAMの製造プロセスに従い、
半導体装置を形成する。
Thereafter, in this embodiment, in order to form the source / drain regions having the LDD structure, ions are implanted into each of the NMOS transistor region and the PMOS transistor region to form a low-concentration impurity diffusion layer 16. After that, the protective film 14 is used as an offset oxide film,
An insulating sidewall is formed on both sides thereof, and ion implantation for forming a source / drain region is performed thereon, thereby forming a source / drain region having an LDD structure. After that, according to the normal SRAM manufacturing process,
A semiconductor device is formed.

【0051】本実施例では、i線(365nm)または
それよりも短波長の光、例えばi線、KrF,ArFエ
キシマレーザーを光源に用いて、半導体装置を作成する
際、化学量論的に不安定な結合を有する反射防止膜12
を用いても、該反射防止膜12上に該反射防止膜12の
膜質を変質させない保護膜14を用いることにより、良
好に安定した微細パターンを形成することができる。ま
た、この保護膜14は、オフセット酸化膜としてそのま
ま利用することができるので、製造工程が増大すること
もない。
In this embodiment, when a semiconductor device is manufactured using i-line (365 nm) or light having a wavelength shorter than that, for example, i-line, KrF, or ArF excimer laser as a light source, stoichiometric imbalance occurs. Antireflection film 12 having stable connection
By using the protective film 14 on the anti-reflection film 12 which does not alter the quality of the anti-reflection film 12, a stable fine pattern can be formed satisfactorily. Further, since the protective film 14 can be used as it is as an offset oxide film, the number of manufacturing steps does not increase.

【0052】本実施例の保護膜14により、化学量論的
に不安定な結合を有する反射防止膜12の光学条件の変
化を抑止できることは、次に示す実験により明らかにな
った。図16に示すように、まず、タングステンシリサ
イド基板18上に、Six y z :H膜20を成膜し
た。Six y z :H膜20は、バイアスECRプラ
ズマCVD法を利用し、マイクロ波(2.45GHz)
を用いて、SiH4 +O2 +N2 の混合ガスを用い、バ
ッファガスとしてArを用いて成膜した。成膜時の温度
は、360℃であった。成膜時のSix y z :H膜
20の膜厚は、30nmであった。
The following experiment has revealed that the protective film 14 of this embodiment can suppress a change in the optical conditions of the antireflection film 12 having a stoichiometrically unstable bond. As shown in FIG. 16, first, on the tungsten silicide substrate 18, Si x O y N z : to H film 20. Si x O y N z: H film 20 by using the bias ECR plasma CVD method, a microwave (2.45 GHz)
Was formed using a mixed gas of SiH 4 + O 2 + N 2 and Ar as a buffer gas. The temperature during the film formation was 360 ° C. At the time of deposition Si x O y N z: thickness of the H membrane 20 was 30 nm.

【0053】このSix y z :H膜20の上に、同
一の成膜装置で、420℃の成膜温度で、CVD法によ
り、酸化シリコン膜22を170nm成膜した。この多
層膜の膜構造を、分光エリプソメータ(たとえばSOP
RA社のELLIシステム)を用いて測定した結果を表
1に示す。
[0053] The Si x O y N z: on the H film 20, in the same deposition apparatus, at a deposition temperature of 420 ° C., by a CVD method, a silicon oxide film 22 was 170nm deposited. The film structure of this multilayer film is converted into a spectroscopic ellipsometer (eg, SOP).
Table 1 shows the results of measurement using an ELI system manufactured by RA Company.

【0054】[0054]

【表1】 [Table 1]

【0055】表1中、濃度とは、酸化シリコン膜22ま
たはSix y z :H膜20中のボイドの割合、また
は中間膜24中の酸化シリコンの割合を示し、マイナス
であるほど緻密な膜であることを示す。中間膜24と
は、酸化シリコン膜22およびSix y z :H膜2
0の界面に形成される混在膜である。また、膜厚とは、
多層膜形成後に測定した膜厚である。
[0055] In Table 1, the concentration and the silicon oxide film 22 or Si x O y N z: percentage of voids in the H film 20 or indicates the percentage of silicon oxide in the intermediate layer 24, dense enough is negative It shows that the film is a good film. The intermediate film 24, the silicon oxide film 22 and the Si x O y N z: H film 2
This is a mixed film formed at the interface of No. 0. Also, the film thickness is
This is the film thickness measured after forming the multilayer film.

【0056】表1に示すように、上記条件でSix y
z :H膜20の上に、酸化シリコン膜22を形成すれ
ば、中間膜24はほとんど形成されず、Six
y z :H膜20の膜質はほとんど変化せず、その光学
条件が変化しないことが証明された。
[0056] As shown in Table 1, Si x O y in the above conditions
N z: on the H film 20, by forming the silicon oxide film 22, the intermediate layer 24 is hardly formed, Si x O
y N z: quality of the H film 20 hardly changes, the optical condition is proved unchanged.

【0057】これに対し、図16に示す酸化シリコン膜
22を720℃のLP−TEOS法で成膜した以外は、
上記と同様にして実験を行ったところ、表2に示す結果
が得られた。
On the other hand, except that the silicon oxide film 22 shown in FIG. 16 was formed by the LP-TEOS method at 720 ° C.
When an experiment was performed in the same manner as described above, the results shown in Table 2 were obtained.

【0058】[0058]

【表2】 [Table 2]

【0059】表2に示すように、酸化シリコン膜22を
720℃のLP−TEOS法で成膜した場合には、中間
膜24(混在膜)が32.2nm程度形成され、Six
yz :H膜20の膜質が大幅に変化し、その光学条
件が変化することが判明した。
As shown in Table 2, when the silicon oxide film 22 was formed by the LP-TEOS method at 720 ° C., the intermediate film 24 (mixed film) was formed to about 32.2 nm, and Si x
It has been found that the film quality of the O y N z : H film 20 changes significantly and the optical conditions change.

【0060】このことは、前記図14に示すFT−IR
スペクトル分析の結果からも予測がつくものであり、反
射防止膜としてのSix y z :H膜の上に成膜され
る保護膜としては、500℃以下の温度で成膜されるこ
とが好ましい。実施例2 本実施例では、図17,18に示すように、第1配線層
30と第2配線層32とをコンタクトホール34を通し
て接続する配線構造に、本発明を適用している。
This is because the FT-IR shown in FIG.
Is intended also get the prediction from the results of spectral analysis, Si x O y N z as an antireflection film: The protective film formed on the H film, it is formed at 500 ° C. below the temperature Is preferred. Embodiment 2 In this embodiment, as shown in FIGS. 17 and 18, the present invention is applied to a wiring structure in which a first wiring layer 30 and a second wiring layer 32 are connected through a contact hole.

【0061】本実施例では、図17に示すように、第1
層間絶縁膜36の上に、第1配線層30となる導電層を
成膜する。この第1配線層となる導電層は、特に限定さ
れないが、たとえばタングステンシリサイドである。こ
の第1配線層30となる導電層の上に、まず、本実施例
に係る反射防止膜38を成膜する。
In this embodiment, as shown in FIG.
On the interlayer insulating film 36, a conductive layer to be the first wiring layer 30 is formed. The conductive layer serving as the first wiring layer is not particularly limited, but is, for example, tungsten silicide. First, the antireflection film 38 according to the present embodiment is formed on the conductive layer serving as the first wiring layer 30.

【0062】反射防止膜38としては、n=1.7〜
2.4、k≦0.90(好ましくは0.1≦k≦0.
6)の光学定数を有するSiX y z :H膜を、20
〜300nmの膜厚で用いる。SiX y z :H膜
は、少なくともシリコンを含むガス系を用いた各種CV
D法により容易に成膜することができる。たとえば、こ
の膜は、平行平板型プラズマCVD法、ECRプラズマ
CVD法、もしくはバイアスECRプラズマCVD法を
利用し、マイクロ波を用いて、シラン系ガスと酸素およ
び窒素を含むガスと(たとえばSiH4 +O2 +N2
の混合ガス、またはシラン系ガスと窒素を含むガス(た
とえばSiH4 +N2 O)の混合ガスとを用いて成膜す
ることができる。また、その際に、バッファガスとし
て、アルゴンArガスなどを用いることができる。Si
X y z :H膜の成膜時の温度は、特に限定されない
が、たとえば350〜400℃である。
As the antireflection film 38, n = 1.7 to
2.4, k ≦ 0.90 (preferably 0.1 ≦ k ≦ 0.
Si X O y N z having optical constants of 6): H film, 20
It is used with a thickness of 300 nm. Si X O y N z: H film, various CV using a gas system comprising at least silicon
The film can be easily formed by the method D. For example, this film is formed by using a parallel plate type plasma CVD method, an ECR plasma CVD method, or a bias ECR plasma CVD method, and using a microwave and a silane-based gas and a gas containing oxygen and nitrogen (for example, SiH 4 + O 2 + N 2 )
Or a mixed gas of a silane-based gas and a gas containing nitrogen (for example, SiH 4 + N 2 O). In this case, an argon Ar gas or the like can be used as a buffer gas. Si
X O y N z: temperature during the deposition of the H film is not particularly limited, for example 350 to 400 ° C..

【0063】次に、本実施例では、この反射防止膜38
の上に、保護膜40を成膜する。この保護膜40の膜厚
は、特に限定されないが、たとえば20〜200nmで
あるが、本実施例では、その上に後述する層間膜42が
形成されることから、20〜50nm程度に薄くても良
い。保護膜40は、化学量論的に不安定なSix y
z :H膜で構成される反射防止膜38の光学条件の変化
を抑止するための膜であり、たとえば、500℃以下の
成膜温度でCVD法により成膜された酸化シリコン膜、
プラズマTEOS法またはオゾンTEOS法により成膜
された酸化シリコン膜などで構成される。反射防止膜3
8と保護膜40とは、同一の成膜装置を用いて成膜する
ことができる。
Next, in this embodiment, the anti-reflection film 38 is used.
A protective film 40 is formed on the substrate. Although the thickness of the protective film 40 is not particularly limited, it is, for example, 20 to 200 nm. In the present embodiment, since the interlayer film 42 described later is formed thereon, even if it is as thin as about 20 to 50 nm. good. Protective film 40, stoichiometrically unstable Si x O y N
z : a film for suppressing a change in optical conditions of the antireflection film 38 composed of an H film, for example, a silicon oxide film formed by a CVD method at a film formation temperature of 500 ° C. or less,
It is composed of a silicon oxide film formed by a plasma TEOS method or an ozone TEOS method. Anti-reflection film 3
8 and the protective film 40 can be formed using the same film forming apparatus.

【0064】その後、本実施例では、保護膜40の上
に、図示省略してあるレジスト膜をスピンコート法など
で成膜し、レジスト膜のフォトリソグラフィー加工を行
う。フォトリソグラフィーに用いる露光用光としては、
i線(365nm)、またはそれよりも短波長の光、た
とえばi線、KrF,ArFエキシマレーザーを用い
る。
Thereafter, in this embodiment, a resist film (not shown) is formed on the protective film 40 by a spin coating method or the like, and the resist film is subjected to photolithography. As exposure light used for photolithography,
i-line (365 nm) or shorter wavelength light, for example, i-line, KrF, ArF excimer laser is used.

【0065】レジスト膜の下層側に、高反射性のタング
ステンシリサイド膜などで構成される第1配線層30と
なる導電膜が存在することによる定在波効果は、反射防
止膜38により良好に抑制され、高精度で微細パターン
を作成することが可能である。また、反射防止膜の光学
条件は、定在波効果を抑制するように最適化されてお
り、その光学条件の変化が、保護膜40により抑制され
ているので、レジスト膜に良好な微細パターンを安定し
て形成することができる。
The standing wave effect due to the presence of the conductive film serving as the first wiring layer 30 made of a highly reflective tungsten silicide film or the like under the resist film is favorably suppressed by the antireflection film 38. Thus, it is possible to form a fine pattern with high accuracy. Further, the optical conditions of the antireflection film are optimized so as to suppress the standing wave effect, and the change in the optical conditions is suppressed by the protective film 40. It can be formed stably.

【0066】その後、このレジスト膜をマスクとして、
保護膜40、反射防止膜38および第1配線層30とな
る導電層を順次エッチング加工すれば、所定の微細パタ
ーンに加工された第1配線層30を得る。その後、本実
施例では、第1層間絶縁膜36および保護膜40の上
に、第2層間絶縁膜42を成膜する。第2層間絶縁膜4
2は、特に限定されないが、保護膜40と略同等の光学
定数を有する無機膜であることが好ましく、たとえばL
P−TEOS法により成膜される酸化シリコン膜で構成
される。この第2層間絶縁膜42の膜厚も特に限定され
ないが、たとえば80〜200nm程度である。
Then, using this resist film as a mask,
If the protective film 40, the antireflection film 38, and the conductive layer to be the first wiring layer 30 are sequentially etched, the first wiring layer 30 processed into a predetermined fine pattern is obtained. After that, in the present embodiment, a second interlayer insulating film 42 is formed on the first interlayer insulating film 36 and the protective film 40. Second interlayer insulating film 4
2 is not particularly limited, but is preferably an inorganic film having substantially the same optical constants as the protective film 40.
It is composed of a silicon oxide film formed by the P-TEOS method. The thickness of the second interlayer insulating film 42 is not particularly limited, but is, for example, about 80 to 200 nm.

【0067】次に、本実施例では、この第2層間絶縁膜
42の上に、レジスト膜44をスピンコート法などで成
膜し、レジスト膜44のフォトリソグラフィー加工を行
う。フォトリソグラフィーに用いる露光用光としては、
i線(365nm)、またはそれよりも短波長の光、た
とえばi線、KrF,ArFエキシマレーザーを用い
る。
Next, in this embodiment, a resist film 44 is formed on the second interlayer insulating film 42 by a spin coating method or the like, and the resist film 44 is subjected to photolithography. As exposure light used for photolithography,
i-line (365 nm) or shorter wavelength light, for example, i-line, KrF, ArF excimer laser is used.

【0068】レジスト膜44の下層側に、高反射性のタ
ングステンシリサイドなどで構成される第1配線層30
が存在することによる定在波効果は、反射防止膜38に
より良好に抑制され、高精度で微細パターン46を作成
することが可能である。また、反射防止膜38の光学条
件は、定在波効果を抑制するように最適化されており、
その光学条件の変化が、保護膜40により抑制されてい
るので、仮に第2層間絶縁膜42が500℃以上の条件
で成膜されていたとしても、レジスト膜44に良好な微
細パターン46を安定して形成することができる。
On the lower layer side of the resist film 44, the first wiring layer 30 made of highly reflective tungsten silicide or the like is formed.
The standing wave effect due to the presence of the slab is well suppressed by the antireflection film 38, and the fine pattern 46 can be formed with high accuracy. Further, the optical conditions of the antireflection film 38 are optimized so as to suppress the standing wave effect.
Since the change in the optical conditions is suppressed by the protective film 40, even if the second interlayer insulating film 42 is formed under the condition of 500 ° C. or more, a good fine pattern 46 is stably formed on the resist film 44. Can be formed.

【0069】その後、このレジスト膜44をマスクとし
て、図18に示すように、第2層間絶縁膜42、保護膜
40および反射防止膜38を順次エッチング加工し、微
細パターンのコンタクトホール34を高精度で形成す
る。その後は、コンタクトホール34に入り込むよう
に、第2配線層32を成膜し、第2配線層32と第1配
線層30とを接続する。
Then, using this resist film 44 as a mask, as shown in FIG. 18, the second interlayer insulating film 42, the protective film 40 and the antireflection film 38 are sequentially etched to form the fine pattern contact hole 34 with high precision. Formed. Thereafter, the second wiring layer 32 is formed so as to enter the contact hole 34, and the second wiring layer 32 and the first wiring layer 30 are connected.

【0070】本実施例では、i線(365nm)または
それよりも短波長の光、例えばi線、KrF,ArFエ
キシマレーザーを光源に用いて、半導体装置を作成する
際、化学量論的に不安定な結合を有する反射防止膜38
を用いても、該反射防止膜38上に該反射防止膜38の
膜質を変質させない保護膜40を用いることにより、良
好に安定した微細パターンを形成することができる。
In this embodiment, when a semiconductor device is manufactured using i-ray (365 nm) or light having a wavelength shorter than that, for example, i-ray, KrF, or ArF excimer laser as a light source, stoichiometry is not sufficient. Antireflection film 38 having stable connection
By using the protective film 40 which does not change the quality of the anti-reflection film 38 on the anti-reflection film 38, a stable fine pattern can be formed satisfactorily.

【0071】また、本実施例の保護膜40を用いること
で、その上に、層間絶縁膜42を500℃以上の温度で
成膜しても、化学量論的に不安定な結合を有する反射防
止膜38の光学条件の変化を抑止できることは、次に示
す実験により明らかになった。
Further, by using the protective film 40 of this embodiment, even if the interlayer insulating film 42 is formed thereon at a temperature of 500 ° C. or more, the reflective film having a stoichiometrically unstable bond is formed. The following experiment has revealed that the change in the optical conditions of the prevention film 38 can be suppressed.

【0072】図19に示すように、まず、タングステン
シリサイド基板48の上に、反射防止膜としてのSix
y z :H膜50を成膜した。Six y z :H膜
50は、バイアスECRプラズマCVD法を利用し、マ
イクロ波(2.45GHz)を用いて、SiH4 +O2
+N2 の混合ガスを用い、バッファガスとしてArを用
いて成膜した。成膜時の温度は、360℃であった。成
膜時のSix y z:H膜50の膜厚は、30nmで
あった。
As shown in FIG. 19, first, a Si x film as an antireflection film is formed on a tungsten silicide substrate 48.
O y N z: to H film 50. Si x O y N z: H film 50 by using the bias ECR plasma CVD method, a microwave (2.45GHz), SiH 4 + O 2
A film was formed using a mixed gas of + N 2 and Ar as a buffer gas. The temperature during the film formation was 360 ° C. At the time of deposition Si x O y N z: thickness of the H membrane 50 was 30 nm.

【0073】このSix y z :H膜50の上に、同
一の成膜装置で、360℃の成膜温度で、プラズマTE
OS法により、保護膜としてのP−TEOS酸化シリコ
ン膜52を、30nm成膜した。その後、層間絶縁膜と
して、低圧(LP)TEOS法により、720℃の成膜
温度で、LP−TEOS酸化シリコン膜54を、140
nm成膜した。
[0073] The Si x O y N z: on the H film 50, in the same deposition apparatus, at a deposition temperature of 360 ° C., plasma TE
By the OS method, a P-TEOS silicon oxide film 52 as a protective film was formed to a thickness of 30 nm. Thereafter, the LP-TEOS silicon oxide film 54 is deposited as an interlayer insulating film by a low-pressure (LP) TEOS method at a deposition temperature of 720 ° C.
nm.

【0074】この多層膜の膜構造を、分光エリプソメー
タ(たとえばSOPRA社のELLIシステム)を用い
て測定した結果を表3に示す。
Table 3 shows the results of measurement of the film structure of this multilayer film using a spectroscopic ellipsometer (for example, ELLA system manufactured by SOPRA).

【0075】[0075]

【表3】 [Table 3]

【0076】表3中、濃度とは、TEOS酸化シリコン
膜54、P−TEOS酸化シリコン膜52またはSix
y z :H膜50中のボイドの割合、または中間膜5
6中のP−TEOS酸化シリコンの割合を示し、マイナ
スであるほど緻密な膜であることを示す。中間膜56と
は、P−TEOS酸化シリコン膜52およびSix y
z :H膜50の界面に形成される混在膜である。ま
た、膜厚とは、多層膜形成後に測定した膜厚である。
In Table 3, the concentration refers to the TEOS silicon oxide film 54, the P-TEOS silicon oxide film 52 or the Si x
O y N z : ratio of voids in H film 50, or intermediate film 5
6 shows the ratio of P-TEOS silicon oxide, and a negative value indicates a denser film. An intermediate layer 56, P-TEOS silicon oxide film 52 and the Si x O y
N z : a mixed film formed at the interface of the H film 50. The film thickness is a film thickness measured after the formation of the multilayer film.

【0077】表3に示すように、上記条件でSix y
z :H膜50の上に、P−TEOS酸化シリコン膜5
2およびTEOS酸化シリコン膜54を形成すれば、中
間膜56はほとんど形成されず、Six y z :H膜
50の膜質はほとんど変化せず、その光学条件が変化し
ないことが証明された。
[0077] As shown in Table 3, Si x O y in the above conditions
On the N z : H film 50, a P-TEOS silicon oxide film 5 is formed.
By forming the 2 and TEOS silicon oxide film 54, the intermediate layer 56 not is hardly formed, Si x O y N z: quality of the H film 50 hardly changes, the optical condition is proved unchanged .

【0078】また、図19に示すように、上述した条件
で、タングステンシリサイド基板48上に、反射防止膜
としてのSix y z :H膜50、P−TEOS酸化
シリコン膜52およびLP−TEOS酸化シリコン膜5
4を形成し、その上にレジスト膜を載せた場合の定在波
効果を図20の曲線Bに示す。また、反射防止膜として
のSix y z :H膜50が設けられない場合の定在
波効果を図20の曲線Bに示す。図示するように、定在
波効果をかなり低減できることが確認された。
[0078] Further, as shown in FIG. 19, under the conditions described above, on the tungsten silicide substrate 48, Si x O y N z as an antireflection film: H film 50, P-TEOS silicon oxide film 52 and LP- TEOS silicon oxide film 5
Curve B in FIG. 20 shows the standing wave effect when the resist film 4 is formed and a resist film is mounted thereon. Further, Si x O y N z as an antireflection film: the standing wave effect in the case of H film 50 is not provided is shown in curve B of Figure 20. As shown in the figure, it was confirmed that the standing wave effect could be considerably reduced.

【0079】なお、図20に示すシミュレーション実験
では、露光用光としては、KrF(波長λ=248n
m)を用いた。レジスト膜としては、XP8843を用
い、そのnPRおよびkPRは、それぞれ1.80および
0.011と仮定した。また、タングステンシリサイド
基板のnおよびkは、それぞれ1.93および2.73
と仮定した。 また、Six y z :H膜のnおよび
kは、それぞれ2.12および0.54と仮定した。ま
た、LP−TEOS酸化シリコン膜およびP−TEOS
酸化シリコン膜のnおよびkは、それぞれ1.52およ
び0と仮定した。
In the simulation experiment shown in FIG. 20, KrF (wavelength λ = 248n) was used as the exposure light.
m) was used. XP8843 was used as the resist film, and its n PR and k PR were assumed to be 1.80 and 0.011, respectively. Further, n and k of the tungsten silicide substrate are 1.93 and 2.73, respectively.
Was assumed. Further, Si x O y N z: n and k H film was assumed to respectively 2.12 and 0.54. Further, the LP-TEOS silicon oxide film and the P-TEOS
It was assumed that n and k of the silicon oxide film were 1.52 and 0, respectively.

【0080】実施例3 上記実施例1においては、図15に示すオフセット酸化
膜を保護膜14で構成したが、本実施例では、オフセッ
ト酸化膜を、保護膜と層間膜との積層膜構造に構成する
以外は、実施例1と同様にして、半導体装置を製造し
た。
Third Embodiment In the first embodiment, the offset oxide film shown in FIG. 15 is constituted by the protective film 14, but in the present embodiment, the offset oxide film has a laminated film structure of the protective film and the interlayer film. A semiconductor device was manufactured in the same manner as in Example 1 except for the configuration.

【0081】保護膜は、20〜100nmの膜厚を有
し、500℃以下の成膜温度でCVD法により成膜され
た酸化シリコン膜、プラズマTEOS法またはオゾンT
EOS法により成膜された酸化シリコン膜などで構成し
た。また、層間膜は、80〜200nm程度の膜厚を有
し、保護膜と略同等の光学定数を有する無機膜であるこ
とが好ましく、たとえばLP−TEOS法により成膜さ
れる酸化シリコン膜で構成した。
The protective film has a thickness of 20 to 100 nm, and is formed by a silicon oxide film, a plasma TEOS method or an ozone T
It was composed of a silicon oxide film or the like formed by the EOS method. Further, the interlayer film is preferably an inorganic film having a thickness of about 80 to 200 nm and having an optical constant substantially equal to that of the protective film, and is formed of, for example, a silicon oxide film formed by an LP-TEOS method. did.

【0082】実施例4 本実施例では、上記実施例1〜実施例3で示した、反射
防止膜としてのSixy z :H膜を、以下の手法に
より成膜した以外は、実施例1〜3で示した半導体装置
の製造方法と同様にして半導体装置を製造した。
[0082] EXAMPLE 4 In this example, described in the above Examples 1 to 3, Si x O y N z as an antireflection film: except that the H film was formed by the following method, performed A semiconductor device was manufactured in the same manner as in the method of manufacturing a semiconductor device shown in Examples 1 to 3.

【0083】すなわち、本実施例では、平行平板型プラ
ズマCVD法、ECRプラズマCVD法、もしくはバイ
アスECRプラズマCVD法を利用し、マイクロ波
(2.45GHz)を用いて、SiH4 +O2 +N2
混合ガス、もしくはSiH4 +N2 Oの混合ガスを用い
て、Six y z :H膜を成膜した。
That is, in the present embodiment, the parallel plate type plasma CVD method, the ECR plasma CVD method, or the bias ECR plasma CVD method is used, and the microwave (2.45 GHz) is used to produce SiH 4 + O 2 + N 2 . mixed gas, or using a mixed gas of SiH 4 + N 2 O, Si x O y N z: to H film.

【0084】実施例5 本実施例では、上記実施例1〜実施例3で示した、Si
x y z :H膜を、以下の手法により成膜した以外
は、実施例1〜3で示した半導体装置の製造方法と同様
にして半導体装置を製造した。
Embodiment 5 In this embodiment, the same as the embodiment 1 to embodiment 3 shown in FIG.
x O y N z: H film, except that was formed by the following method, a semiconductor device was manufactured in the same manner as the manufacturing method of the semiconductor device shown in Examples 1-3.

【0085】すなわち、本実施例では、平行平板型プラ
ズマCVD法、ECRプラズマCVD法、もしくはバイ
アスECRプラズマCVD法を利用し、マイクロ波
(2.45GHz)を用いて、SiH4 +O2 +N2
混合ガス、もしくはSiH4 +N2 Oの混合ガスを用
い、バッファガスとしてArを用い、Six y z
H膜を成膜した。
That is, in this embodiment, a parallel plate type plasma CVD method, an ECR plasma CVD method, or a bias ECR plasma CVD method is used, and a microwave (2.45 GHz) is used to form SiH 4 + O 2 + N 2 . mixed gas or a gas mixture of SiH 4 + N 2 O using, using Ar as a buffer gas, Si x O y N z:
An H film was formed.

【0086】実施例6 本実施例では、上記実施例1〜実施例3で示した、Si
x y z :H膜を、以下の手法により成膜した以外
は、実施例1〜3で示した半導体装置の製造方法と同様
にして半導体装置を製造した。
Embodiment 6 In this embodiment, the same as the embodiment 1 to the embodiment 3 shown in FIG.
x O y N z: H film, except that was formed by the following method, a semiconductor device was manufactured in the same manner as the manufacturing method of the semiconductor device shown in Examples 1-3.

【0087】すなわち、本実施例では、平行平板型プラ
ズマCVD法、ECRCVD法、もしくはバイアスEC
RプラズマCVD法を利用し、SiH4 +O2 +N2
混合ガス、もしくはSiH4 +N2 Oの混合ガスを用い
て、Six y z :H膜を成膜した。
That is, in this embodiment, parallel plate type plasma CVD, ECRCVD, or bias EC
Using R plasma CVD method, a gas mixture of SiH 4 + O 2 + N 2 , or using a mixed gas of SiH 4 + N 2 O, Si x O y N z: to H film.

【0088】実施例7 本実施例では、上記実施例1〜実施例3で示した、Si
x y z :H膜を、以下の手法により成膜した以外
は、実施例1〜3で示した半導体装置の製造方法と同様
にして半導体装置を製造した。
Embodiment 7 In this embodiment, the same as the embodiment 1 to the embodiment 3 shown in FIG.
x O y N z: H film, except that was formed by the following method, a semiconductor device was manufactured in the same manner as the manufacturing method of the semiconductor device shown in Examples 1-3.

【0089】すなわち、本実施例では、平行平板型プラ
ズマCVD法、ECRプラズマCVD法、もしくはバイ
アスECRプラズマCVD法を利用し、SiH4 +O2
+N2 の混合ガス、もしくはSiH4 +N2 Oの混合ガ
スを用いて、バッファガスとしてArを用い、Six
y z :H膜を成膜した。
That is, in this embodiment, a parallel plate type plasma CVD method, an ECR plasma CVD method, or a bias ECR plasma CVD method is used to form SiH 4 + O 2.
+ N 2 mixed gas or SiH 4 + N 2 O mixed gas, Ar x buffer gas,
A yNz : H film was formed.

【0090】実施例8 本実施例では、実施例1〜3で示した、反射防止膜とし
てのSix y z :H膜の代わりに、Six y を用
い、それを、以下の手法により成膜した以外は、実施例
1〜3と同様にして、半導体装置を製造した。
[0090] In Example 8 This example, shown in Example 1~3, Si x O y N z as an antireflection film: instead of an H film, using a Si x N y, it, the following A semiconductor device was manufactured in the same manner as in Examples 1 to 3, except that the film was formed by the technique.

【0091】すなわち、本実施例では、反射防止膜を、
平行平板型プラズマCVD法、ECRプラズマCVD
法、もしくはバイアスECRプラズマCVD法を利用
し、マイクロ波(2.45GHz)を用いて、SiH4
+NH3 混合ガス、もしくはSiH2 Cl2+NH3
合ガスを用いて成膜した。
That is, in this embodiment, the antireflection film is
Parallel plate plasma CVD, ECR plasma CVD
Or bias ECR plasma CVD using microwaves (2.45 GHz) to form SiH 4
+ NH 3 mixed gas or SiH 2 Cl 2 + NH 3 mixed gas.

【0092】実施例9 本実施例では、実施例1〜3で示した、反射防止膜とし
てのSix y z :H膜の代わりに、Six y を用
い、それを、以下の手法により成膜した以外は、実施例
1〜3と同様にして、半導体装置を製造した。
[0092] In Example 9 This example, shown in Example 1~3, Si x O y N z as an antireflection film: instead of an H film, using a Si x N y, it, the following A semiconductor device was manufactured in the same manner as in Examples 1 to 3, except that the film was formed by the technique.

【0093】すなわち、本実施例では、反射防止膜を、
平行平板型プラズマCVD法、ECRプラズマCVD
法、もしくはバイアスECRプラズマCVD法を利用
し、マイクロ波(2.45GHz)を用いて、SiH4
+O2 混合ガス、もしくはSiH2 Cl2+NH3 混合
ガスを用い、バッファガスとしてArを用いて成膜し
た。
That is, in this embodiment, the anti-reflection film is
Parallel plate plasma CVD, ECR plasma CVD
Or bias ECR plasma CVD using microwaves (2.45 GHz) to form SiH 4
+ O 2 mixed gas or SiH 2 Cl 2 + NH 3 mixed gas was used, and Ar was used as a buffer gas to form a film.

【0094】実施例10 本実施例では、実施例1〜3で示した、反射防止膜とし
てのSix y z :H膜の代わりに、Six y を用
い、それを、以下の手法により成膜した以外は、実施例
1〜3と同様にして、半導体装置を製造した。
[0094] In Example 10 This example, shown in Example 1~3, Si x O y N z as an antireflection film: instead of an H film, using a Si x N y, it, the following A semiconductor device was manufactured in the same manner as in Examples 1 to 3, except that the film was formed by the technique.

【0095】すなわち、本実施例では、反射防止膜を、
平行平板型プラズマCVD法、ECRプラズマCVD
法、もしくはバイアスECRプラズマCVD法を利用
し、SiH4 +O2 混合ガス、もしくはSiH2 Cl2
+NH3 混合ガスを用いて成膜した。
That is, in this embodiment, the antireflection film is
Parallel plate plasma CVD, ECR plasma CVD
Or a mixed gas of SiH 4 + O 2 or SiH 2 Cl 2 using a bias ECR plasma CVD method.
A film was formed using a + NH 3 mixed gas.

【0096】実施例11 本実施例では、実施例1〜3で示した、反射防止膜とし
てのSix y z :H膜の代わりに、Six y を用
い、それを、以下の手法により成膜した以外は、実施例
1〜3と同様にして、半導体装置に微細パターンを形成
した。
[0096] In Example 11 This example, shown in Example 1~3, Si x O y N z as an antireflection film: instead of an H film, using a Si x N y, it, the following A fine pattern was formed on a semiconductor device in the same manner as in Examples 1 to 3, except that a film was formed by a technique.

【0097】すなわち、本実施例では、反射防止膜を、
平行平板型プラズマCVD法、ECRプラズマCVD
法、もしくはバイアスECRプラズマCVD法を利用
し、SiH4 +O2 混合ガス、もしくはSiH2 Cl2
+NH3 混合ガスを用い、バッファガスとしてArを用
いて成膜した。
That is, in this embodiment, the antireflection film is
Parallel plate plasma CVD, ECR plasma CVD
Or a mixed gas of SiH 4 + O 2 or SiH 2 Cl 2 using a bias ECR plasma CVD method.
A film was formed using a mixed gas of + NH 3 and Ar as a buffer gas.

【0098】[0098]

【発明の効果】以上説明してきたように、本発明の半導
体装置の製造方法によれば、i線(365nm)または
それよりも短波長の光、例えばi線、KrF,ArFエ
キシマレーザーを光源に用いて、半導体デバイスを作成
する際、化学量論的に不安定な結合を有する反射防止膜
を用いても、該反射防止膜上に該反射防止膜の膜質を変
質させない保護膜を用いることにより、良好に安定した
微細パターンを形成することができる。
As described above, according to the method of manufacturing a semiconductor device of the present invention, light having i-line (365 nm) or shorter wavelength, for example, i-line, KrF, ArF excimer laser is used as a light source. When using a semiconductor device, when using an antireflection film having a stoichiometrically unstable bond, by using a protective film on the antireflection film that does not alter the quality of the antireflection film. And a stable fine pattern can be formed satisfactorily.

【0099】すなわち、本発明によれば、段差構造を有
し、かつ半導体マスクパターンが微細なものであって
も、反射防止効果と無機マスク機能とを兼ね備える無機
膜、特にSix y z :H膜を用いることにより、工
程数を増加させることなく、安定したマスクパターンを
配線層上に良好に形成できる。
[0099] That is, according to the present invention, has a step structure, and also a semiconductor mask pattern be one minute, antireflection effect and an inorganic mask function and an inorganic film having both, particularly Si x O y N z : By using the H film, a stable mask pattern can be favorably formed on the wiring layer without increasing the number of steps.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1はレジスト膜内での光の干渉を示す概略図
である。
FIG. 1 is a schematic diagram showing light interference in a resist film.

【図2】図2はシリコン基板上の定在波効果を示す図で
ある。
FIG. 2 is a diagram showing a standing wave effect on a silicon substrate.

【図3】図3は段差による定在波効果への影響を推定す
る図である。
FIG. 3 is a diagram for estimating the effect of a step on a standing wave effect.

【図4】図4は吸収光量の変動とパターン寸法変動との
関係を示すグラフである。
FIG. 4 is a graph showing a relationship between a variation in the amount of absorbed light and a variation in pattern dimension.

【図5】図5はシリコン基板上の定在波効果を示す図で
ある。
FIG. 5 is a diagram showing a standing wave effect on a silicon substrate.

【図6】図6は反射防止膜の膜厚を固定して、光学定数
n,kを変化させた場合の吸収光量の等高線を示す図で
ある。
FIG. 6 is a diagram showing contour lines of the amount of absorbed light when the optical constants n and k are changed while the thickness of the antireflection film is fixed.

【図7】図7は他の異なったレジスト膜厚について、図
6と同様な吸収光量の等高線を示す図である。
FIG. 7 is a diagram showing contour lines of the amount of absorbed light similar to FIG. 6 for other different resist film thicknesses.

【図8】図8は他の異なったレジスト膜厚について、図
6と同様な吸収光量の等高線を示す図である。
FIG. 8 is a diagram showing contour lines of the amount of absorbed light similar to FIG. 6 for other different resist film thicknesses.

【図9】図9は他の異なったレジスト膜厚について、図
6と同様な吸収光量の等高線を示す図である。
FIG. 9 is a diagram showing contour lines of the amount of absorbed light similar to FIG. 6 for other different resist film thicknesses.

【図10】図10(A),(B)は製造条件を変化させ
た場合のSix y z の光学定数の変化を示すグラフ
である。
[10] FIG. 10 (A), (B) is a graph showing changes in optical constants of the Si x O y N z in the case of changing the manufacturing conditions.

【図11】図11はタングステンシリサイド下地基板上
に、Six y z :H膜を成膜た場合の反射防止効果
を示す図である。
Figure 11 is a tungsten silicide base substrate, Si x O y N z: is a diagram showing an anti-reflection effect of the H film was deposited.

【図12】図12はアルミシリコンシリサイド基板上に
Six y z :H膜を成膜した場合の反射防止効果を
示す図である。
Figure 12 is Si x O y N z on an aluminum silicon silicide substrate: is a diagram showing the reflection preventing effect in the case of H film.

【図13】図13はシリコン基板上にSix y z
H膜を成膜した場合の反射防止効果を示す図である。
[13] Figure 13 is a silicon substrate Si x O y N z:
It is a figure which shows the antireflection effect at the time of forming a H film.

【図14】図14はSix y z :H膜をアニールし
た場合のFT−IRスペクトル分析図である。
Figure 14 is Si x O y N z: a FT-IR spectrum analysis diagram when annealed H film.

【図15】図15は本発明の一実施例に係る半導体装置
の製造過程を示す要部断面図である。
FIG. 15 is a fragmentary cross-sectional view showing the manufacturing process of the semiconductor device according to one embodiment of the present invention;

【図16】図16は保護膜の効果を確かめる実験例を示
す概略図である。
FIG. 16 is a schematic view showing an experimental example for confirming the effect of the protective film.

【図17】図17は本発明の他の実施例に係る半導体装
置の製造過程を示す概略断面図である。
FIG. 17 is a schematic sectional view showing a manufacturing process of a semiconductor device according to another embodiment of the present invention.

【図18】図18は図17に示す工程の続きの工程を示
す概略断面図である。
FIG. 18 is a schematic cross-sectional view showing a step that follows the step shown in FIG. 17.

【図19】図19は保護膜の効果を確かめる実験例を示
す概略図である。
FIG. 19 is a schematic view showing an experimental example for confirming the effect of the protective film.

【図20】図20は反射防止膜および保護膜を積層させ
た場合の定在波効果を示すグラフである。
FIG. 20 is a graph showing a standing wave effect when an antireflection film and a protective film are stacked.

【符号の説明】[Explanation of symbols]

2… 半導体基板 4… 素子分離領域 6… ゲート絶縁膜 8… ポリシリコン膜 10… タングステンシリサイド膜 12… 反射防止膜 14… 保護膜(オフセット酸化膜) 30… 第1配線層 32… 第2配線層 34… コンタクトホール 36… 第1層間絶縁膜 38… 反射防止膜 40… 保護膜 42… 第2層間絶縁膜 44… レジスト膜 Reference Signs List 2 semiconductor substrate 4 element isolation region 6 gate insulating film 8 polysilicon film 10 tungsten silicide film 12 antireflection film 14 protective film (offset oxide film) 30 first wiring layer 32 second wiring layer 34 contact hole 36 first interlayer insulating film 38 anti-reflection film 40 protective film 42 second interlayer insulating film 44 resist film

フロントページの続き (56)参考文献 特開 平5−304090(JP,A) 特開 平4−234109(JP,A) 特開 平5−299338(JP,A) 特開 平2−8852(JP,A) 特開 平1−253256(JP,A) 特開 平1−241125(JP,A) 特開 平2−148731(JP,A) 特開 平5−226652(JP,A) 特開 昭61−99331(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/027 G03F 7/11 H01L 21/318 Continuation of the front page (56) References JP-A-5-304090 (JP, A) JP-A-4-234109 (JP, A) JP-A-5-299338 (JP, A) JP-A-2-8852 (JP) JP-A-1-253256 (JP, A) JP-A-1-241125 (JP, A) JP-A-2-148731 (JP, A) JP-A-5-226652 (JP, A) 61-99331 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H01L 21/027 G03F 7/11 H01L 21/318

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】下地基板上に、フォトリソグラフィー法に
より所定パターンのレジスト膜を形成し、このレジスト
膜をマスクとして、エッチングを行い、上記下地基板を
加工する半導体装置の製造方法であって、 上記下地基板上に、シリコンを含む化学量論的に不安定
な結合を有する反射防止膜を形成する工程と、 このシリコンを含む反射防止膜上に、後の成膜工程によ
る加熱によりこの化学量論的に不安定な結合を有する
射防止膜の光学条件の変化を抑止するとともに、この反
射防止膜の光学条件を変化させずに形成できる反射防止
膜への熱保護をする保護膜を形成する工程と、 この保護膜上に、直接または層間膜を介して、レジスト
膜を形成する工程と、 このレジスト膜をフォトリソグラフィー法により所定の
パターンに加工する工程と、 を含むことを特徴とする半導体装置の製造方法。
1. A method for manufacturing a semiconductor device, comprising: forming a resist film having a predetermined pattern on a base substrate by a photolithography method; performing etching using the resist film as a mask; and processing the base substrate. A step of forming an antireflection film having a stoichiometrically unstable bond containing silicon on the base substrate, and a later film forming step on this antireflection film containing silicon .
That to deter a change in the optical conditions of the anti <br/> antireflection film having the stoichiometric labile bond by heating, the reaction
Anti-reflection that can be formed without changing the optical conditions of the anti-reflection film
A step of forming a protective film for thermally protecting the film; a step of forming a resist film on the protective film directly or through an interlayer film; and processing the resist film into a predetermined pattern by photolithography. A method of manufacturing a semiconductor device, comprising:
【請求項2】上記反射防止膜が、Sixyz (ただ
し、xは0を含まない実数、yは0を含む実数、zは0
を含まない実数)で構成される請求項1に記載の半導体
装置の製造方法。
Wherein said anti-reflection film, Si x O y N z (where real numbers x is not including 0, real y, including a 0, z is 0
2. The method of manufacturing a semiconductor device according to claim 1, wherein the method comprises:
【請求項3】上記保護膜が、この保護膜上に形成される
層間膜と略同等の光学特性を有する材質で構成される請
求項1または2に記載の半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein said protective film is made of a material having substantially the same optical characteristics as an interlayer film formed on said protective film.
【請求項4】上記保護膜は、露光用光の波長における屈
折率(n)が1.4以上1.7以下の無機膜で構成さ
れ、上記層間膜が、酸化シリコン膜で構成される請求項
1〜3のいずれかに記載の半導体装置の製造方法。
4. The protective film is formed of an inorganic film having a refractive index (n) at a wavelength of exposure light of 1.4 or more and 1.7 or less, and the interlayer film is formed of a silicon oxide film. Item 4. The method for manufacturing a semiconductor device according to any one of Items 1 to 3.
【請求項5】上記保護膜が、プラズマTEOS法により
成膜される膜である請求項1〜4のいずれかに記載の半
導体装置の製造方法。
5. The method for manufacturing a semiconductor device according to claim 1, wherein said protective film is a film formed by a plasma TEOS method.
【請求項6】上記保護膜が、上記反射防止膜の成膜温度
以下の温度で成膜される請求項1〜5のいずれかに記載
の半導体装置の製造方法。
6. The method according to claim 1, wherein the protective film is formed at a temperature equal to or lower than a film forming temperature of the antireflection film.
【請求項7】上記保護膜が、絶縁膜であり、この保護膜
が、層間膜を兼ねる請求項1〜6のいずれかに記載の半
導体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 1, wherein said protective film is an insulating film, and said protective film also serves as an interlayer film.
【請求項8】MOSトランジスタが形成された半導体装
置において、 MOSトランジスタのゲート電極の上に、Sixy
z (ただし、xは0を含まない実数、yは0を含む実
数、zは0を含まない実数)で構成される反射防止膜が
成膜してあり、この反射防止膜の上に、この反射防止膜
の形成後の熱処理によってこの反射防止膜の光学条件の
変化を抑止する保護膜が成膜してあり、この保護膜が、
ゲート電極のオフセット酸化膜の少なくとも一部である
半導体装置。
8. A semiconductor device MOS transistor is formed on the gate electrode of the MOS transistor, Si x O y N
z (where real numbers x is not including 0, y is a real number including 0, z is a real number not including 0) Yes with antireflection film deposition composed of, on the antireflective film, the Anti-reflective coating
A protective film for suppressing a change in the optical conditions of the antireflection film is formed by a heat treatment after the formation of the antireflection film.
A semiconductor device which is at least a part of an offset oxide film of a gate electrode.
【請求項9】下層配線層と、層間絶縁膜と、上層配線層
とを有し、層間絶縁膜に形成されたコンタクトホールを
通して、下層配線層と上層配線層とが接続してある半導
体装置であって、 下層配線層の表面には、Sixyz (ただし、xは
0を含まない実数、yは0を含む実数、zは0を含まな
い実数)で構成される反射防止膜が成膜してあり、この
反射防止膜の上に、この反射防止膜の形成後の熱処理に
よってこの反射防止膜の光学条件の変化を抑止する機能
を有する保護膜が成膜してある半導体装置。
9. A semiconductor device having a lower wiring layer, an interlayer insulating film, and an upper wiring layer, wherein the lower wiring layer and the upper wiring layer are connected through a contact hole formed in the interlayer insulating film. there are, on the surface of the lower wiring layer, Si x O y N z (where real numbers x is not including 0, y is a real number including 0, z is a real number not including 0) antireflection film composed of Is formed on the anti-reflection film, and heat treatment is performed after the anti-reflection film is formed.
Therefore, a semiconductor device in which a protective film having a function of suppressing a change in optical conditions of the antireflection film is formed.
【請求項10】上記保護膜が、上記反射防止膜の成膜温
度以下の温度で、プラズマTEOS法により成膜される
膜である請求項8に記載の半導体装置。
10. The semiconductor device according to claim 8, wherein the protective film is a film formed by a plasma TEOS method at a temperature equal to or lower than a film forming temperature of the antireflection film.
【請求項11】上記保護膜が、層間絶縁膜であり、上記
反射防止膜の成膜温度以下の温度で、プラズマTEOS
法により成膜される膜である請求項9に記載の半導体装
置。
11. A plasma TEOS at a temperature equal to or lower than a film forming temperature of the antireflection film, wherein the protective film is an interlayer insulating film.
The semiconductor device according to claim 9, wherein the semiconductor device is a film formed by a method.
JP35203193A 1993-12-29 1993-12-29 Semiconductor device manufacturing method and semiconductor device Expired - Fee Related JP3326943B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35203193A JP3326943B2 (en) 1993-12-29 1993-12-29 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35203193A JP3326943B2 (en) 1993-12-29 1993-12-29 Semiconductor device manufacturing method and semiconductor device

Publications (2)

Publication Number Publication Date
JPH07201716A JPH07201716A (en) 1995-08-04
JP3326943B2 true JP3326943B2 (en) 2002-09-24

Family

ID=18421311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35203193A Expired - Fee Related JP3326943B2 (en) 1993-12-29 1993-12-29 Semiconductor device manufacturing method and semiconductor device

Country Status (1)

Country Link
JP (1) JP3326943B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127262A (en) * 1996-06-28 2000-10-03 Applied Materials, Inc. Method and apparatus for depositing an etch stop layer
US6083852A (en) * 1997-05-07 2000-07-04 Applied Materials, Inc. Method for applying films using reduced deposition rates
US6828683B2 (en) 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6599682B2 (en) 2000-04-26 2003-07-29 Tokyo Ohka Kogyo Co., Ltd. Method for forming a finely patterned photoresist layer
DE10339988B4 (en) * 2003-08-29 2008-06-12 Advanced Micro Devices, Inc., Sunnyvale Method for producing an antireflecting layer

Also Published As

Publication number Publication date
JPH07201716A (en) 1995-08-04

Similar Documents

Publication Publication Date Title
US6297170B1 (en) Sacrificial multilayer anti-reflective coating for mos gate formation
US7390738B2 (en) Fabrication of semiconductor devices using anti-reflective coatings
US5488246A (en) Semiconductor device and method of manufacturing the same
US5677111A (en) Process for production of micropattern utilizing antireflection film
JP4776747B2 (en) Contact formation method of semiconductor element
JPH08255752A (en) Semiconductor element with low reflectance coating and its preparation
EP0588087B1 (en) Method of forming a resist pattern using an optimized anti-reflective layer
US6365320B1 (en) Process for forming anti-reflective film for semiconductor fabrication using extremely short wavelength deep ultraviolet photolithography
EP1177574B1 (en) Method for fabricating an integrated circuit using anti-reflective coatings
US5643833A (en) Method of making a contact hole in a semiconductor device
KR100295426B1 (en) Wiring forming method
JP3326943B2 (en) Semiconductor device manufacturing method and semiconductor device
US6365333B2 (en) Low temperature anti-reflective coating for IC lithography
US20070119813A1 (en) Gate patterning method for semiconductor processing
US6214526B1 (en) Semiconductor processing using antireflective layer having high wet etch rate
JP2953348B2 (en) Resist pattern forming method, antireflection film forming method, antireflection film, and semiconductor device
JP2897692B2 (en) Resist pattern forming method, antireflection film forming method, antireflection film, and semiconductor device
JP3339156B2 (en) Method for manufacturing fine pattern and method for manufacturing semiconductor device
US6323141B1 (en) Method for forming anti-reflective coating layer with enhanced film thickness uniformity
US6221558B1 (en) Anti-reflection oxynitride film for polysilicon substrates
JPH07201704A (en) Manufacture of fine pattern and manufacture of semiconductor device
JP3223616B2 (en) Semiconductor device provided with offset oxide film and method of manufacturing semiconductor device provided with offset oxide film
JP2897691B2 (en) Resist pattern forming method, antireflection film forming method, antireflection film, and semiconductor device
JP2000031018A (en) Semiconductor device and its manufacture
US7884023B1 (en) System and method for using siliciding PECVD silicon nitride as a dielectric anti-reflective coating and hard mask

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees