JP3324278B2 - 波形整形回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力信号の立ち上がり
エッジ及び立ち下がりエッジを正弦波状に波形整形する
波形整形回路に関し、特に通信用の２値データの立ち上
がりエッジ及び立ち下がりエッジを正弦波状に波形整形
して通信線路に生じる放射ノイズを防止するのに好適な
波形整形回路に関する。

【０００２】

【従来の技術】従来より、データ通信を行なうに当たっ
て、通信ドライバから、通信用の２値データに対応した
通信信号を通信線路上にそのまま送出するようにしてい
ると、通信線路の電圧が２値データの変化に対応して急
峻に変化し、通信線路から放射ノイズが発生することが
知られている。

【０００３】そこで、従来より、例えば特開平４−２８
４７５７号公報に開示されているように、データ通信用
の通信ドライバに、送信すべき２値データの立ち上がり
エッジ及び立ち下がりエッジを正弦波状に波形整形する
波形整形回路を設けて、２値データの立ち上がり及び立
ち下がりに伴う通信線路の急激な電圧変化を抑え、通信
線路に生じる放射ノイズを低減するようにしている。

【０００４】

【発明が解決しようとする課題】ところが、従来の波形
整形回路では、上記公報に開示されているように、指数
変換回路や積分回路等のリニア回路を使用して、入力信
号のエッジを正弦波状に波形整形するようにされていた
ため、その構成が複雑で、しかも調整が必要であり、特
性のばらつき，歩留りの悪化があった。

【０００５】従って、従来の波形整形回路は、例えば通
信ドライバと共に一つの樹脂モールド内に収納するとい
うように、ＩＣ化を図ることが困難であり、こうした波
形整形回路を使用する通信装置等の大型化，コストアッ
プ等を招くといった問題があった。

【０００６】本発明は、こうした問題に鑑みなされたも
ので、指数変換回路や積分回路等のリニア回路を使用す
ることなく、入力信号のエッジを正弦波状に波形整形で
きる波形整形回路を提供することにより、波形整形回路
をＩＣ化して、該波形整形回路を使用する装置の小型化
及び低コスト化を容易に図ることができるようにするこ
とを目的としている。

【０００７】

【課題を解決するための手段】かかる目的を達成するた
めになされた請求項１に記載の発明は、ハイ・ローいず
れかのレベルに切り替えられる入力信号を受け、該入力
信号の立ち上がりエッジ及び立ち下がりエッジを正弦波
状に波形整形して出力する波形整形回路であって、互い
に直列接続され、上記入力信号を所定の遅延時間だけ順
次遅延して出力する複数のバッファ回路と、一端が上記
各バッファ回路の出力端子に夫々接続され、他端が互い
に接続された複数の抵抗器と、一端が上記複数の抵抗器
の他端に接続され、他端が上記入力信号のハイ・ローい
ずれかのレベルと同電位に保持された基準抵抗器と、を
備え、上記複数の抵抗器の抵抗値を、当該抵抗器が接続
されたバッファ回路が上記直列接続された複数のバッフ
ァ回路のうちの中心側であるほど抵抗値が小さく、両端
側であるほど抵抗値が大きくなるように、各々設定し、
上記複数の抵抗器と上記基準抵抗器との接続点から波形
整形後の信号を出力するように構成してなることを特徴
としている。

【０００８】また、請求項２に記載の発明は、請求項１
に記載の波形整形回路と同様、ハイ・ローいずれかのレ
ベルに切り替えられる入力信号を受け、該入力信号の立
ち上がりエッジ及び立ち下がりエッジを正弦波状に波形
整形して出力する波形整形回路であって、互いに直列接
続され、上記入力信号を所定の遅延時間だけ順次遅延し
て出力する複数のバッファ回路と、一端が上記各バッフ
ァ回路の出力端子に夫々接続され、他端が互いに接続さ
れた複数の抵抗器と、一端が上記複数の抵抗器の他端に
接続され、他端が上記入力信号のハイ・ローいずれかの
レベルと同じ基準電位に保持された基準抵抗器と、を備
え、上記複数のバッファ回路の遅延時間を、当該バッフ
ァ回路が上記直列接続された複数のバッファ回路のうち
の中心側であるほど遅延時間が短く、両端側であるほど
遅延時間が長くなるように、各々設定し、上記複数の抵
抗器と上記基準抵抗器との接続点から波形整形後の信号
を出力するように構成してなることを特徴としている。

【０００９】また更に、請求項３に記載の発明は、上記
請求項１又は請求項２に記載の波形整形回路において、
更に、上記各バッファ回路の出力端子と上記複数の抵抗
器との間に、夫々、バッファ回路を設けたことを特徴と
している。

【００１０】

【作用及び発明の効果】まず本発明の波形整形回路は、
図６（ａ）に例示する基本回路のように、互いに直列接
続された複数のバッファ回路Ｂ１，Ｂ２，…Ｂｎと、一
端が各バッファ回路Ｂ１，Ｂ２，…Ｂｎの出力端子に接
続された複数の抵抗器Ｒ１，Ｒ２，…Ｒｎと、一端が各
抵抗器Ｒ１，Ｒ２，…Ｒｎの他端に接続された基準抵抗
器Ｒｏとにより構成される。

【００１１】そして、複数のバッファ回路Ｂ１〜Ｂｎの
うち、初段のバッファ回路Ｂ１には、波形整形すべき２
値信号（つまり入力信号Ｖin）が入力され、基準抵抗器
Ｒｏの各バッファ回路Ｂ１，Ｂ２，…Ｂｎとの接続点と
は反対側端部は、入力信号Ｖinのハイ・ローいずれかの
レベル（ＶH又はＶL）と同じ基準電位Ｖｃに保持され、
基準抵抗器Ｒｏと複数の抵抗器Ｒ１，Ｒ２，…Ｒｎとの
接続点から、波形整形後の出力信号Ｖout が取り出され
る。

【００１２】このように構成された本発明の波形整形回
路においては、入力信号Ｖinがハイ・ローいずれかのレ
ベル（ＶH又はＶL）に保持されている場合には、各バッ
ファ回路Ｂ１〜Ｂｎからの出力信号も、この入力信号Ｖ
inと同レベル（ＶH又はＶL）に保持される。

【００１３】そしてこの状態では、基準電位Ｖｃと入力
信号Ｖinとが異なっている場合（Ｖｃ≠Ｖin）には、当
該波形整形回路は、図６（ｂ１）に示すように、入力信
号Ｖinと基準電位Ｖｃとの電位差△Ｖを、抵抗器Ｒ１〜
Ｒｎの並列回路と基準抵抗器Ｒｏとにより分圧する分圧
回路と等価になり、出力信号Ｖout は、入力信号Ｖinと
基準電位Ｖｃとの電位差△Ｖ、換言すれば入力信号のハ
イレベルＶH とローレベルＶL との電位差（ＶH−ＶL）
を、抵抗器Ｒ１〜Ｒｎの並列回路と基準抵抗器Ｒｏとで
分圧した一定の電圧レベルＶRRとなる。

【００１４】また逆に、基準電位Ｖｃと入力信号Ｖinと
が同電位である場合（Ｖｃ＝Ｖin）には、当該波形整形
回路は、図６（ｂ２）に示すように、抵抗器Ｒ１〜Ｒｎ
と基準抵抗器Ｒｏとを全て並列接続した回路と等価にな
るため、各抵抗器には電流は流れず、出力信号Ｖout
は、基準電位Ｖｃ（＝入力信号Ｖin）と同じ電圧レベル
となる。

【００１５】一方、この状態で入力信号が反転すると
（ＶH→ＶL又はＶL→ＶH）、バッファ回路Ｂ１〜Ｂｎの
出力信号が、初段のバッファ回路Ｂ１から順に反転して
行き、最終的には、出力信号Ｖout がＶｃからＶRR又は
ＶRRからＶｃへと切り替わる。ところで、このように出
力信号Ｖout がＶｃからＶRR又はＶRRからＶｃへと切り
替わる過渡時には、まず初段のバッファ回路Ｂ１の出力
レベルが反転し、次に２段目のバッファ回路Ｂ２の出力
レベルが反転する、というように、各バッファ回路Ｂ
１，Ｂ２，…Ｂｎの遅延時間△Ｔ１，△Ｔ２，…△Ｔｎ
が経過する度に、各バッファ回路Ｂ１，Ｂ２，…Ｂｎの
出力レベルが順次反転するため、出力信号Ｖout も各バ
ッファ回路Ｂ１，Ｂ２，…Ｂｎの出力レベルの反転に同
期して、階段状に変化する。

【００１６】すなわち、まず、入力信号Ｖinが、基準電
位Ｖｃとレベルの異なる信号から基準電位Ｖｃと同レベ
ルの信号に反転した場合には、入力信号Ｖinの反転後、
初段のバッファ回路Ｂ１の遅延時間△Ｔ１が経過した時
点で、当該波形整形回路は、図６（ｂ１）に示した状態
から、図６（ｃ１）に示すように、反転前の入力信号Ｖ
in′と基準電位Ｖｃとの電位差△Ｖを、２段目以降の抵
抗器Ｒ２〜Ｒｎの並列回路と、基準抵抗器Ｒｏと初段の
抵抗器Ｒ１との並列回路と、により分圧する分圧回路と
等価な状態に変化する。また、その後更に２段目のバッ
ファ回路Ｂ２の遅延時間△Ｔ２が経過すると、当該波形
整形回路は、図６（ｄ１）に示すように、反転前の入力
信号Ｖin′と基準電位Ｖｃとの電位差△Ｖを、３段目以
降の抵抗器Ｒ３〜Ｒｎの並列回路と、基準抵抗器Ｒｏと
初段の抵抗器Ｒ１と２段目の抵抗器Ｒ２との並列回路
と、により分圧する分圧回路と等価な状態に変化する。

【００１７】このように、本発明の波形整形回路におい
ては、入力信号Ｖinが、基準電位Ｖｃとレベルの異なる
信号から基準電位Ｖｃと同レベルの信号に反転した場合
には、反転前の入力信号Ｖin′と基準電位Ｖｃとの電位
差△Ｖを分圧する分圧抵抗の比が、各バッファ回路Ｂ１
〜Ｂｎの遅延時間が経過する度に順次変化して行き、最
終的には、図６（ｂ２）に示すように全ての抵抗器Ｒ
ｏ，Ｒ１〜Ｒｎを並列接続した回路と等価になる。従っ
て、この場合、当該波形整形回路からの出力信号Ｖout
は、ＶRRから、ＶR1，ＶR2，…へと階段状に変化して行
き、最終的には基準電位Ｖｃに保持されることになる。

【００１８】一方、入力信号Ｖinが、基準電位Ｖｃと同
レベルの信号から基準電位Ｖｃとレベルの異なる信号に
反転した場合には、反転後、初段のバッファ回路Ｂ１の
遅延時間△Ｔ１が経過した時点で、当該波形整形回路
は、図６（ｂ２）に示した状態から、図６（ｃ２）に示
すように、反転後の入力信号Ｖinと基準電位Ｖｃとの電
位差△Ｖを、初段の抵抗器Ｒ１と、基準抵抗器Ｒｏと２
段目以降の抵抗器Ｒ２〜Ｒｎとの並列回路と、により分
圧する分圧回路に等価な状態に変化する。また、その後
更に、２段目のバッファ回路Ｂ２の遅延時間△Ｔ２が経
過すると、当該波形整形回路は、図６（ｄ２）に示すよ
うに、反転後の入力信号Ｖinと基準電位Ｖｃとの電位差
△Ｖを、初段の抵抗器Ｒ１と２段目の抵抗器Ｒ２との並
列回路と、基準抵抗器Ｒｏと３段目以降の抵抗器Ｒ３〜
Ｒｎとの並列回路と、により分圧する分圧回路と等価な
状態に変化する。

【００１９】このように、本発明の波形整形回路におい
ては、入力信号Ｖinが、基準電位Ｖｃと同レベルの信号
から基準電位Ｖｃとレベルの異なる信号に反転した場合
には、反転前の入力信号Ｖin′である基準電位Ｖｃをそ
のまま出力信号Ｖout として出力する状態から、反転後
の入力信号Ｖinと基準電位Ｖｃとの電位差△Ｖを分圧し
た出力信号Ｖout を出力する状態に変化し、しかもその
分圧時の分圧抵抗の比は、各バッファ回路Ｂ１〜Ｂｎの
遅延時間が経過する度に順次変化し、最終的には、図６
（ｂ１）に示すように、入力信号Ｖinと基準電位Ｖｃと
の電位差△Ｖを、抵抗器Ｒ１〜Ｒｎの並列回路と基準抵
抗器Ｒｏとで分圧するようになる。従って、この場合、
当該波形整形回路からの出力信号Ｖout は、Ｖｃから、
Ｖ1R，Ｖ2R，…へと階段状に変化して行き、最終的には
一定電圧ＶRRに保持されることになる。

【００２０】以上のように、本発明の波形整形回路にお
いては、入力信号Ｖinの立ち上がり又は立ち下がり時
に、出力信号Ｖout が、ＶｃからＶRR或はＶRRからＶｃ
へと、バッファ回路Ｂ１〜Ｂｎの個数に応じて階段状に
変化するようになるのであるが、バッファ回路Ｂ１〜Ｂ
ｎの遅延時間及び抵抗器Ｒ１〜Ｒｎの抵抗値を一定にし
た場合には、入力信号Ｖinが変化した際の過渡時に、出
力信号Ｖout が、一定時間毎に一定量だけ変化すること
になり、本発明の所期の目的である入力信号Ｖinの立ち
上がりエッジ及び立ち下がりエッジを正弦波状に変化さ
せた出力信号Ｖout を得ることはできない。

【００２１】そこで、請求項１に記載の波形整形回路に
おいては、各バッファ回路Ｂ１〜Ｂｎの出力端子に接続
された複数の抵抗器Ｒ１〜Ｒｎの抵抗値を、その抵抗器
が接続されたバッファ回路が複数のバッファ回路Ｂ１〜
Ｂｎのうちの中心側ほど（つまり中段のバッファ回路Ｂ
(n/2)ほど）抵抗値が小さく、両端側ほど（つまり初段
のバッファ回路Ｂ１及び最終段のバッファ回路Ｂｎほ
ど）抵抗値が大きくなるように設定している。

【００２２】従って、請求項１に記載の波形整形回路に
おいては、入力信号Ｖinの立ち上がり又は立ち下がり時
に、出力信号Ｖout がＶｃからＶRR又はその逆へと段階
的に変化する際、初段側及び最終段側のバッファ回路の
出力信号が反転したときの出力信号Ｖout の変化量が、
中段側のバッファ回路の出力信号が反転したときの出力
信号Ｖout の変化量に比べて小さくなる。この結果、各
バッファ回路Ｂ１〜Ｂｎの遅延時間が一定であったとし
ても、出力信号Ｖout は、入力信号Ｖinの立ち上がり又
は立ち下がり直後には小さな変化量で変化し、その後除
々に変化量が増加し、更に最終値であるＶｃ又はＶRRに
近付くにつれて変化量が除々に減少することになり、結
局、出力信号Ｖout は正弦波状に変化することになる。

【００２３】このため、請求項１に記載の波形整形回路
によれば、従来装置のように指数変換回路や積分回路等
のリニア回路を使用することなく、バッファ回路と抵抗
器とだけで、入力信号の立ち上がりエッジ及び立ち下が
りエッジを正弦波状に波形整形した出力信号を生成する
ことができる。そして、このようにバッファ回路と抵抗
器とだけで実現できるため、従来装置に比べて回路構成
が簡単になり、ＩＣ化も容易に図ることができる。従っ
て、波形整形回路、延いては波形整形回路を使用する通
信装置等の各種装置の小型化，低コスト化を図ることが
できる。

【００２４】一方、請求項２に記載の波形整形回路にお
いては、入力信号Ｖinを順次遅延して出力する複数のバ
ッファ回路Ｂ１〜Ｂｎの遅延時間を、バッファ回路が複
数のバッファ回路Ｂ１〜Ｂｎのうちの中心側であるほど
（つまり中段のバッファ回路Ｂ(n/2)ほど）遅延時間が
短く、両端側であるほど（つまり初段のバッファ回路Ｂ
１及び最終段のバッファ回路Ｂｎほど）遅延時間が長く
なるように設定している。

【００２５】従って、請求項２に記載の波形整形回路に
おいては、入力信号Ｖinの立ち上がり又は立ち下がり時
に、出力信号Ｖout がＶｃからＶRR又はその逆へと段階
的に変化する際、初段側及び最終段側のバッファ回路の
出力信号の反転に伴い出力信号Ｖout が変化するのに要
する時間が、中段側のバッファ回路の出力信号の反転に
伴い出力信号Ｖout が変化するのに要する時間に比べて
長くなる。この結果、各抵抗器Ｒ１〜Ｒｎの抵抗値が一
定であったとしても、出力信号Ｖout は、入力信号Ｖin
の立ち上がり直後にはゆっくりと変化し、その後除々に
変化速度が増加し、更に最終値であるＶｃ又はＶRRに近
付くにつれて変化速度が遅くなり、結局、出力信号Ｖou
t は正弦波状に変化することになる。

【００２６】このため、請求項２に記載の波形整形回路
によれば、請求項１に記載の波形整形回路と同様、従来
装置に比べて回路構成を簡素化して、ＩＣ化を容易に図
ることができるようになり、波形整形回路、延いては波
形整形回路を使用する通信装置等の各種装置の小型化を
容易に図ることができるようになる。

【００２７】また次に、請求項３に記載の波形整形回路
においては、各バッファ回路Ｂ１〜Ｂｎの出力端子と複
数の抵抗器Ｒ１〜Ｒｎとの間に、夫々、バッファ回路を
設けるようにしている。このため、入力信号遅延用の各
バッファ回路Ｂ１〜Ｂｎに加わる負荷が、その出力信号
のレベルにかかわらず常に一定となり、各バッファ回路
Ｂ１〜Ｂｎの遅延動作をより安定させることができる。

【００２８】

【実施例】以下に本発明の実施例を図面と共に説明す
る。まず図１は、車載用ＬＡＮ等で使用されるデータ通
信用の通信ドライバにおけるデータ送信部の構成を表わ
す電気回路図である。

【００２９】図１に示す如く、本実施例のデータ送信部
は、送信用の２値データを入力信号Ｖinとして受け、そ
の入力信号の立ち上がりエッジ及び立ち下がりエッジを
正弦波状に波形整形して出力する波形整形回路１０と、
波形整形回路１０から出力される波形整形後の出力信号
Ｖout を受け、この出力信号Ｖout に対応したハイ・ロ
ー２種の送信用電圧（非反転信号及び反転信号）を生成
するバッファ回路２０と、バッファ回路２０にて生成さ
れた非反転信号及び反転信号を電圧−電流変換して、伝
送路４０を構成する２本の通信線路Ｌ１，Ｌ２に夫々電
流ｉＬ１，ｉＬ２を流し込む電圧電流変換回路３０とか
ら構成されている。

【００３０】ここでまず波形整形回路１０は、入力信号
Ｖinを所定の遅延時間だけ順次遅延して出力するため
に、互いに直列接続された９個のバッファ回路Ｂ１〜Ｂ
９と、これら各バッファ回路Ｂ１〜Ｂ９の出力端子に夫
々接続された９個の抵抗器Ｒ１〜Ｒ９と、一端がこれら
９個の抵抗器Ｒ１〜Ｒ９のバッファ回路Ｂ１〜Ｂ９とは
反対側端部に接続され、他端が入力信号Ｖinのローレベ
ルの電位と同電位となるように接地された基準抵抗器Ｒ
ｏとから構成されており、入力信号Ｖinは初段のバッフ
ァ回路Ｂ１に入力され、抵抗器Ｒ１〜Ｒ９と基準抵抗器
Ｒｏとの接続点から波形整形後の出力信号Ｖout が出力
される。

【００３１】そして、各バッファ回路Ｂ１〜Ｂ９の遅延
時間△Ｔ１〜△Ｔ９は、全て同じ所定時間（本実施例で
は、２２ｎsec.）に設定され、基準抵抗器Ｒｏの抵抗値
は、１００Ωに設定されている。また、各バッファ回路
Ｂ１〜Ｂ９の出力端子に接続された９個の抵抗器Ｒ１〜
Ｒ９のうち、初段と最終段の抵抗器Ｒ１，Ｒ９の抵抗値
は３０ｋΩに、２段目と後から２段目の抵抗器Ｒ２，Ｒ
８の抵抗値は１０ｋΩに、３段目と後から３段目の抵抗
器Ｒ３，Ｒ７の抵抗値は６．８ｋΩに、４段目と後から
４段目の抵抗器Ｒ４，Ｒ６の抵抗値は５．６ｋΩに、中
段（つまり真ん中）の抵抗器Ｒ５の抵抗値は５．１ｋΩ
に、夫々設定されている。すなわち、抵抗器Ｒ１〜Ｒ９
の抵抗値は、その抵抗器が接続されたバッファ回路が複
数のバッファ回路Ｂ１〜Ｂ９のうちの中心側であるほど
抵抗値が小さく、両端側であるほど抵抗値が大きくなる
ように各々設定されているのである。

【００３２】このように構成された本実施例の波形整形
回路１０においては、入力信号Ｖinがハイレベル（本実
施例では、５Ｖ）に保持されている場合には、各バッフ
ァ回路Ｂ１〜Ｂ９からの出力信号もハイレベル（５Ｖ）
となり、入力信号Ｖinがローレベル（本実施例ではグラ
ンド電位、すなわち０Ｖ）に保持されている場合には、
各バッファ回路Ｂ１〜Ｂ９からの出力信号もローレベル
（０Ｖ）となる。そして、入力信号Ｖinがハイレベル
（５Ｖ）で、バッファ回路Ｂ１〜Ｂ９からの出力信号も
全てハイレベル（５Ｖ）になっている場合には、当該波
形整形回路１０は、入力信号Ｖinを、抵抗器Ｒ１〜Ｒ９
の並列回路と基準抵抗器Ｒｏとにより分圧する分圧回路
として動作し、そのとき基準抵抗器Ｒｏの両端に生じる
電圧（本実施例では、５０１ｍＶとなる）を出力信号Ｖ
out として出力する。また逆に、入力信号Ｖinがローレ
ベル（０Ｖ）で、バッファ回路Ｂ１〜Ｂ９からの出力信
号も全てローレベル（０Ｖ）になっている場合には、基
準抵抗器Ｒｏには電流は流れないため、出力信号Ｖout
はローレベル（０Ｖ）となる。

【００３３】このように本実施例の波形整形回路１０に
おいては、入力信号Ｖinがロー・ハイいずれかのレベル
に保持され、各バッファ回路Ｂ１〜Ｂ９からの出力信号
も入力信号Ｖinに対応したレベルに保持されている状態
では、出力信号Ｖout も、その入力信号Ｖinのレベルに
応じて、ハイレベル（５０１ｍＶ）又はローレベル（０
Ｖ）となる。

【００３４】ところで、このように出力信号Ｖout がハ
イレベル（５０１ｍＶ）又はローレベル（０Ｖ）に保持
されている状態で、入力信号Ｖinが反転すると、各バッ
ファ回路Ｂ１〜Ｂ９からの出力信号は、各バッファ回路
Ｂ１〜Ｂ９の遅延時間に従って、初段のバッファ回路Ｂ
１から順に反転して行く。このため、入力信号Ｖinの反
転後、出力信号Ｖout が入力信号Ｖinに対応したハイレ
ベル（５０１ｍＶ）又はローレベル（０Ｖ）に安定する
までの過渡時には、出力信号Ｖoutは階段状に変化する
ことになる。

【００３５】すなわち、まず、入力信号Ｖinがローレベ
ル（０Ｖ）からハイレベル（５Ｖ）に立ち上がった際に
は、その後、初段のバッファ回路Ｂ１の遅延時間△Ｔ１
（２２ｎsec.）が経過した時点で、このバッファ回路Ｂ
１の出力信号がローレベル（０Ｖ）からハイレベル（５
Ｖ）に変化する。従って、このとき、当該波形整形回路
１０は、入力信号Ｖin（５Ｖ）を、初段の抵抗器Ｒ１
と、２段目以降の抵抗器Ｒ２〜Ｒ９及び基準抵抗器Ｒｏ
からなる並列回路とにより分圧する分圧回路として動作
するようになり、図２に示すように、出力信号Ｖout
が、ローレベル（０Ｖ）から１５ｍＶに変化する。

【００３６】またバッファ回路Ｂ１の出力信号がハイレ
ベル（５Ｖ）に変化した後、２段目のバッファ回路の遅
延時間△Ｔ２（２２ｎsec.）が経過すると、このバッフ
ァ回路Ｂ２の出力信号がローレベル（０Ｖ）からハイレ
ベル（５Ｖ）に変化するため、当該波形整形回路１０
は、入力信号Ｖin（５Ｖ）を、初段及び２段目の抵抗器
Ｒ１，Ｒ２からなる並列回路と、３段目以降の抵抗器Ｒ
３〜Ｒ９及び基準抵抗器Ｒｏからなる並列回路とにより
分圧する分圧回路として動作するようになり、出力信号
Ｖout は、図２に示すように、１５ｍＶから５９．９ｍ
Ｖに変化する。

【００３７】また更に、バッファ回路Ｂ２の出力信号が
ハイレベル（５Ｖ）に変化した後、３段目のバッファ回
路の遅延時間△Ｔ３（２２ｎsec.）が経過すると、この
バッファ回路Ｂ３の出力信号がローレベル（０Ｖ）から
ハイレベル（５Ｖ）に変化するため、当該波形整形回路
１０は、入力信号Ｖin（５Ｖ）を、初段から３段目まで
の抵抗器Ｒ１〜Ｒ３からなる並列回路と、４段目以降の
抵抗器Ｒ４〜Ｒ９及び基準抵抗器Ｒｏからなる並列回路
とにより分圧する分圧回路として動作するようになり、
出力信号Ｖout は、図２に示すように、５９．９ｍＶか
ら１２６ｍＶに変化する。

【００３８】このように、入力信号Ｖinが、ローレベル
（０Ｖ）からハイレベル（５Ｖ）に立ち上がった場合、
当該波形整形回路１０内では、入力信号Ｖin（５Ｖ）を
分圧する分圧抵抗の比が所定の遅延時間（２２ｎsec.）
毎に順次変化するため、それに応じて、出力信号Ｖout
が、ローレベル（０Ｖ）から、１５ｍＶ，５９．９ｍ
Ｖ，１２６ｍＶ…というように順次上昇し、最終的には
ハイレベル（５０１ｍＶ）に保持される。

【００３９】一方、入力信号Ｖinがハイレベル（５Ｖ）
からローレベル（０Ｖ）に立ち下がった際には、その
後、初段のバッファ回路Ｂ１の遅延時間△Ｔ１（２２ｎ
sec.）が経過した時点で、このバッファ回路Ｂ１の出力
信号がハイレベル（５Ｖ）からローレベル（０Ｖ）に変
化するが、このとき、２段目以降のバッファ回路Ｂ２〜
Ｂ９の出力信号はハイレベル（５Ｖ）であるため、当該
波形整形回路１０は、反転前の入力信号Ｖin′（５Ｖ）
を、２段目以降の抵抗器Ｒ２〜Ｒ９と、初段の抵抗器Ｒ
１及び基準抵抗器Ｒｏからなる並列回路とにより分圧す
る分圧回路として動作するようになり、出力信号Ｖout
が、５０１ｍＶから４８９ｍＶに変化する。

【００４０】またバッファ回路Ｂ１の出力信号がローレ
ベル（０Ｖ）に変化した後、２段目のバッファ回路の遅
延時間△Ｔ２（２２ｎsec.）が経過すると、このバッフ
ァ回路Ｂ２の出力信号がハイレベル（５Ｖ）からローレ
ベル（０Ｖ）に変化するため、当該波形整形回路１０
は、反転前の入力信号Ｖin′（５Ｖ）を、３段目以降の
抵抗器Ｒ３〜Ｒ９の並列回路と、抵抗器Ｒ１，Ｒ２及び
基準抵抗器Ｒｏからなる並列回路とにより分圧する分圧
回路として動作するようになり、出力信号Ｖoutは、４
８６ｍＶから４４１ｍＶに変化する。

【００４１】このように、入力信号Ｖinが、ハイレベル
（５Ｖ）からローレベル（０Ｖ）に立ち下がった場合、
当該波形整形回路１０内では、反転前の入力信号Ｖin′
（５Ｖ）を分圧する分圧抵抗の比が所定の遅延時間（２
２ｎsec.）毎に順次変化するため、それに応じて、出力
信号Ｖout が、ハイレベル（５０１ｍＶ）から、４８６
ｍＶ，４４１ｍＶ…というように順次低下し、最終的に
はローレベル（０Ｖ）に保持される。

【００４２】また、上記のように、入力信号Ｖinの立ち
上がり時及び立ち下がり時には、出力信号Ｖout が階段
状に変化することになるのであるが、本実施例の波形整
形回路１０においては、抵抗器Ｒ１〜Ｒ９の抵抗値が、
初段及び最終段側ほど大きく、中段側ほど小さくなるよ
うに設定されているため、初段側及び最終段側のバッフ
ァ回路の出力信号が反転したときの出力信号Ｖout の変
化量が、中段側のバッファ回路の出力信号が反転したと
きの出力信号Ｖout の変化量に比べて小さくなる。

【００４３】つまり、入力信号Ｖinの変化に伴い各バッ
ファ回路Ｂ１〜Ｂ９の出力信号が順次反転する際、初段
及び最終段のバッファ回路Ｂ１，Ｂ９の出力信号の反転
に伴い生じる出力信号Ｖout の変化量は１５ｍＶである
のに対し、前後２段目のバッファ回路Ｂ２，Ｂ８の出力
信号の反転に伴い生じる出力信号Ｖout の変化量は４
４．９ｍＶ，前後３段目のバッファ回路Ｂ３，Ｂ７の出
力信号の反転に伴い生じる出力信号Ｖout の変化量は６
６．１ｍＶ、前後４段目のバッファ回路Ｂ４，Ｂ６の出
力信号の反転に伴い生じる出力信号Ｖout の変化量は８
１ｍＶ、中心である５段目のバッファ回路の出力信号の
反転に伴い生じる出力信号の変化量は８７ｍＶとなる。

【００４４】この結果、図３に示す如く、入力信号Ｖin
がローレベルからハイレベル或はハイレベルからローレ
ベルに変化した際には、出力信号Ｖout は、その変化直
後には小さな変化量で変化し、その後除々に変化量が増
加し、更に最終値であるハイレベル（５０１ｍＶ）或は
ローレベル（０Ｖ）に近付くにつれて変化量が徐々に減
少することになる。従って、出力信号Ｖout は、階段状
に変化するものの、全体的は、入力信号Ｖinの立ち上が
りエッジ及び立ち下がりエッジを正弦波状に波形整形し
たものとなる。

【００４５】次に、バッファ回路２０は、図１に示す如
く、オペアンプＯＰ１と、ＮＰＮ型のトランジスタＴＲ
１と、抵抗値が同じ一対の抵抗器Ｒａ，Ｒｂとから構成
されている。そして、オペアンプＯＰ１の非反転入力端
子には、波形整形回路１０からの出力信号Ｖout が入力
され、その反転入力端子は、抵抗器Ｒｂを介して接地さ
れている。またオペアンプＯＰ１の出力端子は、トラン
ジスタＴＲ１のベースに接続されており、トランジスタ
ＴＲ１のエミッタは、抵抗器Ｒｂを介して接地されたオ
ペアンプＯＰ１の反転入力端子に接続され、トランジス
タＴＲ１のコレクタは、抵抗器Ｒａを介して電源ライン
（５Ｖ）に接続されている。

【００４６】このように構成されたバッファ回路２０に
おいては、波形整形回路１０からの出力信号Ｖout がロ
ーレベル（０Ｖ）であれば、オペアンプＯＰ１の反転入
力端子，延いてはトランジスタＴＲ１のエミッタ側電圧
がローレベル（０Ｖ）に保持される。従って、この状態
では、抵抗器Ｒａ，Ｒｂには電流が流れず、トランジス
タＴＲ１のコレクタ側電圧も電源電圧（５Ｖ）に保持さ
れる。

【００４７】一方、波形整形回路１０からの出力信号Ｖ
out がローレベル（０Ｖ）から上昇すると、オペアンプ
ＯＰ１の反転入力端子もその電圧レベルまで上昇するた
め、抵抗器Ｒｂに出力信号Ｖout に対応した電流が流れ
る。また抵抗器Ｒｂに電流が流れる際には、トランジス
タＴＲ１を介して抵抗器Ｒａにも同電流が流れる。この
ため、出力信号Ｖout がローレベル（０Ｖ）から上昇す
ると、トランジスタＴＲ１のエミッタ側電圧は出力信号
Ｖout と同電圧となり、トランジスタＴＲ１のコレクタ
側電圧は電源電圧（５Ｖ）から出力信号Ｖout 分を差し
引いた電圧となる。

【００４８】つまり、入力信号Ｖinがハイレベル（５
Ｖ）であり、波形整形回路１０からの出力信号Ｖout も
ハイレベル（５０１ｍＶ）になっている場合には、トラ
ンジスタのエミッタ側電圧は、出力信号Ｖout と同じ約
０．５Ｖとなり、トランジスタのコレクタ側電圧は、電
源電圧（５Ｖ）から出力信号Ｖout 分を差し引いた約
４．５Ｖとなる。

【００４９】そして、バッファ回路２０からは、上記の
ように波形整形回路１０からの出力信号Ｖout に応じ
て、５〜４．５Ｖの間で変化するコレクタ側電圧と、０
〜０．５Ｖの間で変化するエミッタ側電圧とが、夫々、
非反転信号，反転信号として出力される。

【００５０】また次に、電圧電流変換回路３０は、図１
に示す如く、オペアンプＯＰ２，ＯＰ３と、ＰＮＰ型の
トランジスタＴＲ２と、ＮＰＮ型のトランジスタＴＲ３
と、抵抗値が同じ一対の抵抗器Ｒｃ，Ｒｄとから構成さ
れている。そして、オペアンプＯＰ２の非反転入力端子
には、バッファ回路２０から非反転信号として出力され
るコレクタ側電圧が入力され、その反転入力端子は、抵
抗器Ｒｃを介して電源ライン（５Ｖ）に接続されてい
る。またオペアンプＯＰ２の出力端子は、トランジスタ
ＴＲ２のベースに接続されており、トランジスタＴＲ２
のコレクタは伝送路４０を構成する一方の通信線路Ｌ１
に接続され、トランジスタＴＲ２のエミッタは、抵抗器
Ｒｃを介して電源ライン（５Ｖ）に接続されたオペアン
プＯＰ２の反転入力端子に接続されている。

【００５１】一方、オペアンプＯＰ３の非反転入力端子
には、バッファ回路２０から反転信号として出力される
エミッタ側電圧が入力され、その反転入力端子は、抵抗
器Ｒｄを介して接地されている。またオペアンプＯＰ２
の出力端子は、トランジスタＴＲ３のベースに接続され
ており、トランジスタＴＲ３のコレクタは伝送路４０を
構成するもう一方の通信線路Ｌ２に接続され、トランジ
スタＴＲ３のエミッタは、抵抗器Ｒｄを介して接地され
たオペアンプＯＰ３の反転入力端子に接続されている。

【００５２】このように構成された電圧電流変換回路３
０においては、波形整形回路１０からの出力信号Ｖout
がローレベル（０Ｖ）で、バッファ回路２０のコレクタ
側電圧が電源電圧（５Ｖ）、エミッタ側電圧がグランド
電位（０Ｖ）である場合には、抵抗器Ｒｃ，Ｒｄの両端
には電位差が生じないため、抵抗器Ｒｃ，Ｒｄには電流
が流れない。この結果、通信線路Ｌ１，Ｌ２にも電流は
供給されない。

【００５３】一方、波形整形回路１０からの出力信号Ｖ
out がローレベル（０Ｖ）から上昇し、バッファ回路２
０のコレクタ側電圧が電源電圧（５Ｖ）から出力信号Ｖ
out分を差し引いた電圧となり、エミッタ側電圧が出力
信号Ｖout と同電圧になると、抵抗器Ｒｃ，Ｒｄの両端
に、波形整形回路１０からの出力信号Ｖout と同じ電位
差が生じ、抵抗器Ｒｃ，Ｒｄに、この出力信号Ｖout を
各抵抗器Ｒｃ，Ｒｄの抵抗値で除算した電流ｉＬ１，ｉ
Ｌ２が流れるようになる。この結果、図３に示すよう
に、通信線路Ｌ１には、トランジスタＴＲ２を介して、
電流ｉＬ１が流れ込み、通信線路Ｌ２には、トランジス
タＴＲ３を介して、負の電流ｉＬ２が流れ込む（つまり
通信線路Ｌ２からは電流ｉＬ２が引き込まれる）ことに
なる。なお、図３において、各電流ｉＬ１，ｉＬ２は、
波形整形回路１０からの出力信号Ｖout がハイレベル
（５０１ｍＶ）であるとき、２５ｍＡとなるように記載
されているが、これは、抵抗器Ｒｃ，Ｒｄの抵抗値を約
２０Ω（＝５０１／２５）に設定した場合を表わしてい
る。

【００５４】以上説明したように、本実施例の通信ドラ
イバにおいては、送信用の２値データを伝送路４０を介
して他の装置に送信するに当たって、まずその２値デー
タを入力信号Ｖinとして波形整形回路１０に入力するこ
とにより、波形整形回路１０において、その立ち上がり
エッジ及び立ち下がりエッジを正弦波状に波形整形し、
次にバッファ回路２０において、波形整形後の信号（出
力信号Ｖout ）に対応した非反転信号及び反転信号を生
成し、次に電圧電流変換回路３０において、その生成さ
れた非反転信号及び反転信号を電流に変換して、波形整
形後の出力信号Ｖout に対応した電流ｉＬ１を通信線路
Ｌ１に流し込むと共に、通信線路Ｌ２から波形整形後の
出力信号Ｖout に対応した電流ｉＬ２を引き込むことに
よって、通信線路Ｌ１，Ｌ２からなる伝送路４０を介し
て２値データを他の装置に送信するようにされている。

【００５５】このため、本実施例の通信ドライバにおい
ては、通信用の２値データの立ち上がり或は立ち下がり
に伴い、通信線路Ｌ１，Ｌ２の電圧が急峻に変化するよ
うなことはなく、通信線路Ｌ１，Ｌ２から放射ノイズが
発生するのを防止できる。特に本実施例の通信ドライバ
を、データ通信を高速に行なう車両用ＬＡＮに使用した
場合、波形整形回路１０を用いず、送信用データをその
ままバッファ回路２０に入力するようにすると、通信線
路Ｌ１，Ｌ２からの放射ノイズによって、車両に搭載さ
れたラジオ等の他の通信装置の受信特性に影響を与える
ことになるが、本実施例では、通信ドライバのデータ送
信部に波形整形回路１０を設けて、送信用データの立ち
上がりエッジ及び立ち下がりエッジを正弦波状に波形整
形するようにしているため、通信線路Ｌ１，Ｌ２からの
放射ノイズを抑えて、他の通信装置の受信特性に影響を
与えるのを防止できる。

【００５６】なお、本実施例の通信ドライバを使用して
実際に伝送路４０にデータを送信した場合と、波形整形
回路１０を設けていない通信ドライバを使用して実際に
伝送路４０にデータを送信した場合とで、夫々、伝送路
４０から放射されるノイズを測定した結果、本実施例の
ように波形整形回路１０を使用した場合には、波形整形
回路１０を使用しない場合に比べて、放射ノイズをＦＭ
放送周波数帯で最大３０ｄＢ以上低減できることが確認
できた。

【００５７】またこのように本実施例の波形整形回路１
０によれば、通信ドライバ用の波形整形回路として使用
することにより、伝送路４０からの放射ノイズを低減す
ることができるようになるのであるが、本実施例の波形
整形回路１０は、従来装置のように、指数変換回路や積
分回路等のリニア回路を使用しておらず、単にバッファ
回路Ｂ１〜Ｂ９と抵抗器Ｒ１〜Ｒ９及びＲｏとだけで構
成されているため、従来装置に比べて、回路構成を簡素
化することができ、ＩＣ化を容易に図ることができる。

【００５８】従って、例えば、波形整形回路１０を、バ
ッファ回路２０等の他の通信用回路と共に、通信ドライ
バＩＣとして一体化する、というようなこともでき、波
形整形回路１０を使用する装置を容易に小型化できる。
なお、波形整形回路１０からの出力信号Ｖout は、波形
整形回路１０を構成するバッファ回路の個数に応じて段
階的に変化するため、リニア回路を用いた従来装置のよ
うに連続的に変化する出力信号を生成することはできな
いが、バッファ回路の個数を増加すれば段階的に変化す
る出力信号の１回当たりの変化量を小さくすることがで
きるため、波形整形回路１０を使用する装置に応じて、
換言すれば波形整形回路１０の用途に応じて、バッファ
回路の個数を増減することにより、所望の信号を生成で
きる。

【００５９】ここで、上記実施例の波形整形回路１０に
おいては、バッファ回路Ｂ１〜Ｂ９の出力端子に、抵抗
器Ｒ１〜Ｒ９を直接接続するように構成したが、例え
ば、図４に示す如く、バッファ回路Ｂ１〜Ｂ９の出力端
子と抵抗器Ｒ１〜Ｒ９との間に、夫々、バッファ回路Ｄ
１〜Ｄ９を設けるようにしてもよい。そして、このよう
に構成した場合には、入力信号遅延用の各バッファ回路
Ｂ１〜Ｂ９に加わる負荷を一定にすることができる。こ
の結果、各バッファ回路Ｂ１〜Ｂ９の遅延動作がより安
定し、波形整形回路１０から安定した出力信号Ｖinを出
力させることができる。

【００６０】また、上記実施例の波形整形回路１０にお
いては、各バッファ回路Ｂ１〜Ｂ９の遅延時間を一定と
し、各バッファ回路Ｂ１〜Ｂ９に接続される抵抗器Ｒ１
〜Ｒ９の抵抗値を、初段及び最終段側の抵抗器ほど抵抗
値が大きく、中心側の抵抗器ほど抵抗値が小さくなるよ
うに設定することにより、入力信号Ｖinの立ち上がりエ
ッジ及び立ち下がりエッジを夫々正弦波状に波形整形で
きるようにしたが、各抵抗器Ｒ１〜Ｒ９の抵抗値は一定
とし、各バッファ回路Ｂ１〜Ｂ９の遅延時間を、初段及
び最終段側のバッファ回路ほど遅延時間が長く、中心側
のバッファ回路ほど遅延時間が短くなるように設定して
も、入力信号Ｖinの立ち上がりエッジ及び立ち下がりエ
ッジを正弦波状に波形整形することができる。すなわ
ち、波形整形回路１０内の抵抗器Ｒ１〜Ｒ９の抵抗値を
全て同じ値に設定した場合、各バッファ回路Ｂ１〜Ｂ９
の出力が反転した際の出力信号Ｖout の変化量は一定値
になるが、各バッファ回路Ｂ１〜Ｂ９の遅延時間△Ｔ１
〜△Ｔ９を、初段及び最終段のバッファ回路Ｂ１，Ｂ９
の遅延時間△Ｔ１，△Ｔ９が最も長く、中段のバッファ
回路Ｂ５の遅延時間△Ｔ５が最も短くなるように、つま
り、△Ｔ１（△Ｔ９）＞△Ｔ２（△Ｔ８）＞△Ｔ３（△
Ｔ７）＞△Ｔ４（△Ｔ６）＞△Ｔ５となるように設定す
れば、図５に示す如く、出力信号Ｖout は、入力信号Ｖ
inの立ち上がり直後にはゆっくりと変化し、その後除々
に変化速度が増加し、更に最終値であるハイレベル（又
はローレベル）に近付くにつれて変化速度が遅くなる。
このため、各バッファ回路Ｂ１〜Ｂ９の遅延時間を調整
することによっても、入力信号Ｖinの立ち上がりエッジ
及び立ち下がりエッジを正弦波状に波形整形した出力信
号Ｖout を生成することができるようになるのである。

【００６１】また更に、これらを組み合せ、波形整形回
路１０内の抵抗器Ｒ１〜Ｒ９の抵抗値を、上記実施例の
ように、初段及び最終段側の抵抗器ほど抵抗値が大き
く、中心側の抵抗器ほど抵抗値が小さくなるように設定
し、しかも、バッファ回路Ｂ１〜Ｂ９の遅延時間を、上
記のように初段及び最終段側のバッファ回路ほど遅延時
間が長く、中心側のバッファ回路ほど遅延時間が短くな
るように設定してもよい。そしてこのようにすれば、出
力信号Ｖout の立ち上がり及び立ち下がり波形を、所望
の正弦波状に、より高精度に設定することができるよう
になる。

【００６２】また上記実施例では、波形整形回路１０を
データ通信を行なう通信ドライバに使用して、伝送路４
０からの放射ノイズを低減する場合について説明した
が、本発明の波形整形回路は、ハイ・ローいずれかのレ
ベルに切り替えられる信号であれば、その立ち上がりエ
ッジ及び立ち下がりエッジを正弦波状に波形整形するこ
とができるため、例えば、自動変速機の変速段やロック
アップ等を制御するために自動変速機に設けられたリニ
アソレノイドの通電電流をデューティ制御する電子制御
装置等、モータやソレノイドをデューティ制御する装置
において、デューティ制御のための制御信号（つまりパ
ルス信号）を波形整形するのにも使用することができ
る。

【図面の簡単な説明】

【図１】実施例の通信ドライバにおけるデータ送信部の
構成を表わす電気回路図である。

【図２】実施例の波形整形回路の動作を説明する説明図
である。

【図３】実施例の通信ドライバにおけるデータ送信時の
各部の信号を表わすタイムチャートである。

【図４】実施例の波形整形回路の他の構成例を表わす電
気回路図である。

【図５】波形整形回路内のバッファ回路の遅延時間を調
整した際の動作を説明する説明図である。

【図６】本発明の構成及びその動作を説明する説明図で
ある。

【符号の説明】 １０…波形整形回路 Ｂ１〜Ｂ９，Ｂｎ…バッファ
回路 Ｒ１〜Ｒ９，Ｒｎ…抵抗器 Ｒｏ…基準抵抗器 ２０…バッファ回路 ３０…電圧電流変換回路 ４０…伝送路 Ｌ１…通信線路 Ｌ２…通信線
路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−284757（ＪＰ，Ａ) 特開 昭60−141008（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 25/03 H04L 25/49 H03K 4/02

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 ハイ・ローいずれかのレベルに切り替え
   られる入力信号を受け、該入力信号の立ち上がりエッジ
   及び立ち下がりエッジを正弦波状に波形整形して出力す
   る波形整形回路であって、 互いに直列接続され、上記入力信号を所定の遅延時間だ
   け順次遅延して出力する複数のバッファ回路と、 一端が上記各バッファ回路の出力端子に夫々接続され、
   他端が互いに接続された複数の抵抗器と、 一端が上記複数の抵抗器の他端に接続され、他端が上記
   入力信号のハイ・ローいずれかのレベルと同電位に保持
   された基準抵抗器と、 を備え、上記複数の抵抗器の抵抗値を、当該抵抗器が接
   続されたバッファ回路が上記直列接続された複数のバッ
   ファ回路のうちの中心側であるほど抵抗値が小さく、両
   端側であるほど抵抗値が大きくなるように、各々設定
   し、 上記複数の抵抗器と上記基準抵抗器との接続点から波形
   整形後の信号を出力するように構成してなることを特徴
   とする波形整形回路。
2. 【請求項２】 ハイ・ローいずれかのレベルに切り替え
   られる入力信号を受け、該入力信号の立ち上がりエッジ
   及び立ち下がりエッジを正弦波状に波形整形して出力す
   る波形整形回路であって、 互いに直列接続され、上記入力信号を所定の遅延時間だ
   け順次遅延して出力する複数のバッファ回路と、 一端が上記各バッファ回路の出力端子に夫々接続され、
   他端が互いに接続された複数の抵抗器と、 一端が上記複数の抵抗器の他端に接続され、他端が上記
   入力信号のハイ・ローいずれかのレベルと同電位に保持
   された基準抵抗器と、 を備え、上記複数のバッファ回路の遅延時間を、当該バ
   ッファ回路が上記直列接続された複数のバッファ回路の
   うちの中心側であるほど遅延時間が短く、両端側である
   ほど遅延時間が長くなるように、各々設定し、 上記複数の抵抗器と上記基準抵抗器との接続点から波形
   整形後の信号を出力するように構成してなることを特徴
   とする波形整形回路。
3. 【請求項３】 上記各バッファ回路の出力端子と上記複
   数の抵抗器との間に、夫々、バッファ回路を設けたこと
   を特徴とする請求項１又は請求項２に記載の波形整形回
   路。