JP3323668B2 - Method of manufacturing electron source and method of manufacturing image forming apparatus - Google Patents

Method of manufacturing electron source and method of manufacturing image forming apparatus

Info

Publication number
JP3323668B2
JP3323668B2 JP26399294A JP26399294A JP3323668B2 JP 3323668 B2 JP3323668 B2 JP 3323668B2 JP 26399294 A JP26399294 A JP 26399294A JP 26399294 A JP26399294 A JP 26399294A JP 3323668 B2 JP3323668 B2 JP 3323668B2
Authority
JP
Japan
Prior art keywords
electron
surface conduction
wiring
forming
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26399294A
Other languages
Japanese (ja)
Other versions
JPH08180799A (en
Inventor
青児 磯野
芳幸 長田
英俊 鱸
英司 山口
俊彦 武田
博彰 戸島
朝岳 鈴木
泰之 外處
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP26399294A priority Critical patent/JP3323668B2/en
Publication of JPH08180799A publication Critical patent/JPH08180799A/en
Application granted granted Critical
Publication of JP3323668B2 publication Critical patent/JP3323668B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、表面伝導型放出素子を
備えた電子源及びその応用である表示装置等の画像形成
装置の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source having a surface conduction electron-emitting device and a method of manufacturing an image forming apparatus such as a display device to which the electron source is applied.

【0002】[0002]

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の2種類が知られている。このうち冷陰
極素子では、たとえば電界放出型素子(以下FE型と記
す)や、金属-絶縁層-金属型放出素子(以下MIM型と
記す)や、表面伝導型放出素子などが知られている。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a hot cathode device and a cold cathode device, are known. Among these, as the cold cathode device, for example, a field emission type device (hereinafter referred to as FE type), a metal-insulating layer-metal type emission device (hereinafter referred to as MIM type), a surface conduction type emission device, and the like are known. .

【0003】FE型の例としては、たとえば、W.P.Dyke
&W.W.Dolan,“Field emission",Advance in Electron P
hysics,8,89(1956)や、あるいは、C.A.Spindt,“Pysica
lproperties of thin-film field emission cathodes w
ith molybdenium cones",J,Appl.Phys.,47,52488(1976)
などが知られている。また、MIM型の例としては、例
えば、C.A.Mead,“Operation of Tunnel-emission Devi
ces",J.Appl.Phys.,32,646(1961)などが知られている。
As an example of the FE type, for example, WPDyke
& W.W.Dolan, “Field emission”, Advance in Electron P
hysics, 8, 89 (1956) or CASpindt, “Pysica
lproperties of thin-film field emission cathodes w
ith molybdenium cones ", J, Appl. Phys., 47, 52488 (1976)
Etc. are known. Further, as an example of the MIM type, for example, CAMead, “Operation of Tunnel-emission Devi
ces ", J. Appl. Phys., 32, 646 (1961).

【0004】また、表面伝導型放出素子としては、たと
えば、M.I.Elinson,Radio Eng.Electron Phys.,10,1290
(1965)や、後述する他の例が知られている。表面伝導型
放出素子は、基板上に形成された小面積の薄膜に、膜面
に平行に電流を流すことにより電子放出が生ずる現象を
利用するものである。この表面伝導形放出素子として
は、前記エリンソン等によるSn02 薄膜を用いたもの
の他に、Au薄膜によるもの[G.Dittmer:“Thin Sloid
Films",9,317(1972)]や、In23 /SnO2 薄膜によ
るもの[M.Hartwell and C.G.Fonstad:“IEEE Trans.EDC
onf.",519(1975)]や、カーボン薄膜によるもの[荒木久
他:真空、第26間、第1号、22(1983)]な
どが報告されている。
Further, as a surface conduction type emission element, for example, MIElinson, Radio Eng. Electron Phys., 10, 1290
(1965) and other examples described later. The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. As the surface conduction electron-emitting device, in addition to the device using the SnO 2 thin film by Elinson et al., The device using an Au thin film [G. Dittmer: “Thin Sloid”
Films ", 9,317 (1972)] and, In 2 O 3 / SnO 2 by thin film [M.Hartwell and CGFonstad:" IEEE Trans.EDC
onf. ", 519 (1975)] and those using a carbon thin film [Hisashi Araki et al .: Vacuum, 26th, No. 1, 22 (1983)].

【0005】これらの表面伝導型放出素子の素子構成の
典型的な例として、図39に前述のM.Hartwel
lらによる素子の平面図を示す。同図において3001
は基板で、3004はスパッタで形成された金属酸化物
よりなる導電性薄膜である。導電性薄膜3004は図示
のようにH字形の平面形状に形成されている。該導電性
薄膜3004に後述の通電フォーミングと呼ばれる通電
処理を施すことにより、電子放出部3005が形成され
る。図中の間隔Lは、0.5〜1[mm],Wは0.1
[mm]で設定されている。尚、図示の便宜から、電子
放出部3005は導電性薄膜3004の中央に矩形の形
状で示したが、これは模式的なものであり、実際の電子
放出部の位置は形状を忠実に表現しているわけではな
い。
[0005] As a typical example of the element structure of these surface conduction electron-emitting devices, FIG. Hartwel
1 shows a plan view of an element according to the present invention. In FIG.
, A substrate; and 3004, a conductive thin film made of metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. An electron emission portion 3005 is formed by performing an energization process called energization forming described later on the conductive thin film 3004. The interval L in the figure is 0.5 to 1 [mm], and W is 0.1
[Mm]. For convenience of illustration, the electron-emitting portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is a schematic one, and the actual position of the electron-emitting portion faithfully represents the shape. Not necessarily.

【0006】M.Hartwellらによる素子をはじ
めとして、上述の表面伝導型放出素子においては、電子
放出を行う前に導電性薄膜3004に通電フォーミング
と呼ばれる通電処理を施すことにより電子放出部300
5を形成するのが一般的であった。すなわち、通電フォ
ーミングとは、前記導電性薄膜3004の両端に一定の
直流電圧、もしくは、例えば1V/分程度の非常にゆっ
くりとしたレートで昇圧する直流電圧を印加して通電
し、導電性薄膜3004を局所的に破壊もしくは変形も
しくは変質せしめ、電気的に高抵抗な状態の電子放出部
3005を形成することである。尚、局所的に破壊もし
くは変形もしくは変質した導電性薄膜3004の一部に
は、亀裂が発生する。前記通電フォーミング後に導電性
薄膜3004に便宜の電圧を印加した場合には、前記亀
裂付近において電子放出が行われる。
[0006] M. In the above-described surface conduction electron-emitting device, including the device by Hartwell et al., The conductive thin film 3004 is subjected to an energization process called energization forming before the electron emission, so that the electron emission portion 300 is formed.
It was common to form 5. In other words, the energization forming means that a constant DC voltage or a DC voltage that increases at a very slow rate of, for example, about 1 V / min is applied to both ends of the conductive thin film 3004 to energize the conductive thin film 3004. Is locally destroyed, deformed, or altered to form an electron emitting portion 3005 in a state of high electrical resistance. Note that a crack is generated in a part of the conductive thin film 3004 that is locally broken, deformed, or altered. When a convenient voltage is applied to the conductive thin film 3004 after the energization forming, electrons are emitted in the vicinity of the crack.

【0007】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、たとえば本出願人
による特開昭64−31332において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や電荷ビーム源等が研究されている。
The above-mentioned surface conduction electron-emitting device has an advantage that a large number of devices can be formed over a large area because of its simple structure and easy manufacture. Therefore, for example, as disclosed in Japanese Patent Application Laid-Open No. 64-31332 by the present applicant, a method for arranging and driving a large number of elements has been studied. As for applications of the surface conduction electron-emitting device, for example, image forming apparatuses such as image display apparatuses and image recording apparatuses, charge beam sources, and the like have been studied.

【0008】特に、画像表示装置への応用としては、た
とえば本出願人によるUSP5066883や特開平2
−257551において開示されているように、表面伝
導型放出素子と電子ビームの照射により発光する蛍光体
とを組み合わせて用いた画像表示装置が研究されてい
る。表面伝導型放出素子と蛍光体とを組み合わせて用い
た画像表示装置は、従来の他の方式の画像表示装置より
も優れた特性が期待されている。たとえば、近年普及し
てきた液晶表示装置と比較しても、自発光型であるため
バックライトを必要としない点や、視野角が広い点が優
れていると言える。
In particular, as an application to an image display device, for example, US Pat.
As disclosed in US Pat. No. 2,575,551, an image display device using a combination of a surface conduction electron-emitting device and a phosphor that emits light by irradiation with an electron beam has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to a liquid crystal display device that has become widespread in recent years, it can be said that it is superior in that it does not require a backlight because it is a self-luminous type and that it has a wide viewing angle.

【0009】[0009]

【発明が解決しようとする課題】発明者らは、上記従来
例に記載したものをはじめとして、さまざまな材料、製
法、構造の表面伝導型放出素子を試みてきた。さらに、
多数の表面伝導型放出素子を配列したマルチ電子ビーム
源、ならびにこのマルチ電子ビーム源を応用した画像表
示装置についての研究を行ってきた。
The present inventors have attempted surface conduction type emission devices of various materials, manufacturing methods and structures, including those described in the above-mentioned conventional examples. further,
Research has been conducted on a multi-electron beam source in which a large number of surface conduction electron-emitting devices are arranged, and on an image display device using the multi-electron beam source.

【0010】発明者らは、たとえば図40に示す電子的
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、表面伝導型放出素子を2次元的に多数個配列
し、これらの素子を図示のようにマトリクス状に配線し
たマルチ電子ビーム源である。図中、4001は表面伝
導型放出素子を模式的に示したもの、4002は行方向
配線、4003は列方向配線である。行方向配線400
2及び列方向配線4003は、実際に有限の電気抵抗を
有するものであるが、図においては配線抵抗4004及
び4005として示されている。上述の様な配線方法
を、単純マトリクス配線と呼ぶ。
The inventors have tried a multi-electron beam source by an electronic wiring method shown in FIG. That is, it is a multi-electron beam source in which a large number of surface conduction emission devices are two-dimensionally arranged and these devices are wired in a matrix as shown in the figure. In the figure, 4001 schematically shows a surface conduction electron-emitting device, 4002 shows a row direction wiring, and 4003 shows a column direction wiring. Row direction wiring 400
Although the second and column direction wirings 4003 actually have a finite electrical resistance, they are shown as wiring resistances 4004 and 4005 in the figure. The above-described wiring method is called simple matrix wiring.

【0011】なお、図示の便宜上、6×6のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行なうのに足り
るだけの素子を配列し配線するものである。表面伝導型
放出素子を単純マトリクス配線したマルチ電子ビーム源
においては、所望の電子ビームを出力させるため、行方
向配線4002および列方向配線4003に適宜の電気
信号を印加する。たとえば、マトリクスの中の任意の1
行の表面伝導型放出素子を駆動するには、選択する行の
行方向配線4002には選択電圧Vsを印加し、同時に
非選択の行の行方向配線4002には非選択電圧Vns
を印加する。これと同期して列方向配線4003に電子
ビームを出力するための駆動電圧Veを印加する。この
方法によれば、配線抵抗4004及び4005による電
圧降下を無視すれば、選択する行の表面伝導型放出素子
には、Ve−Vsの電圧が印加され、また非選択行の表
面伝導型放出素子にはVe−Vnsの電圧が印加され
る。Ve,Vs,Vnsを適宜の大きさの電圧にすれば
選択する行の表面伝導型放出素子だけから所望の強度の
電子ビームが出力されるはずであり、また列方向配線の
各々に異なる駆動電圧Veを印加すれば、選択する行の
素子の各々から異なる強度の電子ビームが出力されるは
ずである。また、表面伝導型放出素子の応答速度は高速
であるため、駆動電圧Veを印加する時間の長さを変え
れば、電子ビームが出力される時間の長さも変えること
ができるはずである。
Although a 6 × 6 matrix is shown for convenience of illustration, the size of the matrix is not limited to this. For example, in the case of a multi-electron beam source for an image display device, a desired image is displayed. Elements that are sufficient for displaying are arranged and wired. In a multi-electron beam source in which the surface conduction electron-emitting devices are arranged in a simple matrix wiring, an appropriate electric signal is applied to the row wiring 4002 and the column wiring 4003 in order to output a desired electron beam. For example, any one in the matrix
To drive the surface conduction electron-emitting device of a row, a selection voltage Vs is applied to the row-direction wiring 4002 of the selected row, and at the same time, the non-selection voltage Vns is applied to the row-direction wiring 4002 of the unselected row.
Is applied. In synchronization with this, a drive voltage Ve for outputting an electron beam is applied to the column wiring 4003. According to this method, if the voltage drop due to the wiring resistances 4004 and 4005 is neglected, the voltage of Ve−Vs is applied to the surface conduction type emission element of the selected row, and the surface conduction type emission element of the non-selected row is used. Is applied with a voltage of Ve−Vns. If Ve, Vs, and Vns are set to voltages of appropriate magnitudes, an electron beam of a desired intensity should be output only from the surface conduction electron-emitting device of the selected row, and a different drive voltage is applied to each of the column wirings. If Ve is applied, each of the elements in the selected row should output a different intensity electron beam. Further, since the response speed of the surface conduction electron-emitting device is high, if the length of time for applying the driving voltage Ve is changed, the length of time for outputting the electron beam should be changed.

【0012】したがって、表面伝導型放出素子を単純マ
トリクス配線したマルチ電子ビーム源はいろいろな応用
可能性があり、たとえば画像情報に応じた電気信号を適
宜印加すれば、画像表時装置用の電子源として好適に用
いることができる。しかしながら、表面伝導型放出素子
を単純マトリクス配線したマルチ電子ビーム源には、実
際には以下に述べるような2つの問題が発生していた。
Therefore, a multi-electron beam source in which surface conduction electron-emitting devices are arranged in a simple matrix has various applications. For example, if an electric signal corresponding to image information is appropriately applied, an electron source for an image display device can be used. Can be suitably used. However, the multi-electron beam source in which the surface conduction electron-emitting devices are arranged in a simple matrix has actually caused the following two problems.

【0013】すなわち、第一の問題として、表面伝導型
放出素子を製造する途中に行われる通電フォーミング処
理工程において、素子ごとに通電フォーミング処理の結
果にばらつきが発生していた。また、第二の問題とし
て、製造後の表面伝導型放出素子を駆動して電子放出を
行う際に、素子に印加する駆動信号に重畳されたノイズ
により素子の特性が劣化したり寿命が短くなってしまっ
ていた。
That is, as a first problem, in the energization forming process performed during the manufacture of the surface conduction electron-emitting device, the results of the energization forming process vary from element to element. As a second problem, when driving a surface conduction electron-emitting device after manufacture to emit electrons, noise superimposed on a drive signal applied to the device deteriorates the characteristics of the device or shortens its life. Had been lost.

【0014】以下、第一の問題と第二の問題についてよ
り詳しく説明する。 (第一の問題)上述の平面板CRTをはじめとして、表
面伝導型放出素子を応用した各種画像形成パネルに於い
ては当然のことながら高品位・高精細な画像が望まれ
る。これを実現するには、例えば、単純マトリクス配線
された多数の表面伝導型電子放出素子を用いる。このた
め、行及び列の数が数百〜数千にも達する非常に多くの
素子配列が必要となり、かつ各表面伝導型電子放出素子
の素子特性が均一であることが望まれる。
Hereinafter, the first problem and the second problem will be described in more detail. (First Problem) In various image forming panels to which the surface conduction electron-emitting device is applied, including the above-mentioned flat plate CRT, naturally, high-quality and high-definition images are desired. To realize this, for example, a large number of surface conduction electron-emitting devices wired in a simple matrix are used. For this reason, a very large number of element arrangements requiring several hundreds to several thousands of rows and columns are required, and it is desired that the element characteristics of each surface conduction electron-emitting element be uniform.

【0015】しかしながら、フォーミングの条件によっ
て表面伝導型電子放出素子の電子放出特性が変化する場
合がある。更に、単純マトリクス配線の場合、特定の1
素子のみを通電フォーミングしようとしても他の表面伝
導型電子放出素子への電流回り込みが発生してしまう。
従って、他の未フォーミングの表面伝導型電子放出素子
に影響を与えずに1素子毎に電流を集中させて通電フォ
ーミングすることは極めて困難であった。そして、この
場合、全ての表面伝導型電子放出素子を同一条件で通電
フォーミングできなくなり、表面伝導型電子放出素子の
素子特性がばらつくという問題があった。 (第二の問題)図41において、ESは表面伝導型放出
素子、EC1〜ECMは列方向配線電極、ER1〜ERNは行方
向配線電極である。このマルチ電子ビーム源において
は、M×N個の電子放出素子を行列状に配置し、各素子
を行方向配線電極と列方向配線電極とで電気的に接続
し、マトリクス配線を構成している。なお、本図におい
てはX方向と平行に並ぶ素子グループを素子列と呼び、
Y方向と平行に並ぶ素子グループを素子行と呼ぶことに
する。第1行〜第M行の素子列と、第1列〜第N列の素
子行がある。
However, the electron emission characteristics of the surface conduction electron-emitting device may change depending on the forming conditions. Furthermore, in the case of a simple matrix wiring, a specific 1
Even if only the element is to be energized and formed, current sneak into another surface conduction electron-emitting element occurs.
Therefore, it has been extremely difficult to conduct current forming by concentrating a current for each element without affecting other unformed surface conduction electron-emitting elements. In this case, all the surface conduction electron-emitting devices cannot be energized and formed under the same conditions, resulting in a problem that the device characteristics of the surface conduction electron-emitting devices vary. (Second problem) In FIG. 41, ES is a surface conduction electron-emitting device, EC1 to ECM are column direction wiring electrodes, and ER1 to ERN are row direction wiring electrodes. In this multi-electron beam source, M × N electron-emitting devices are arranged in a matrix, and the respective devices are electrically connected by row-direction wiring electrodes and column-direction wiring electrodes to form a matrix wiring. . Note that, in this drawing, an element group arranged in parallel to the X direction is called an element row,
An element group arranged in parallel with the Y direction is called an element row. There are element rows in the first to Mth rows and element rows in the first to Nth columns.

【0016】このようなマルチ電子ビーム源を駆動する
場合、素子行を1行ずつ順次選択して駆動するのが一般
的な方法である。そして、図41のマルチ電子ビーム源
の場合には、選択された素子行の中の所望の表面伝導型
放出素子だけから電子ビームを放出させることが可能で
ある。これについて、図42〜図45を使って説明す
る。
In driving such a multi-electron beam source, it is a general method to sequentially select and drive element rows one by one. In the case of the multi-electron beam source shown in FIG. 41, it is possible to emit an electron beam only from a desired surface conduction electron-emitting device in a selected device row. This will be described with reference to FIGS.

【0017】図42は、ESとして用いられる表面伝導
型放出素子の一般的な特性を示すグラフで、横軸は素子
に印加する電圧を、縦軸は素子から放出される電子ビー
ム電流を表している。一般に、表面伝導型放出素子に印
加する電圧がある閾値電圧Vthを越えるまでは、素子
からは電子ビームは放出されず、閾値電圧Vth以上の
電圧に対しては印加電圧の増大に伴って放出される電子
ビームも増大する。そこで、VE/2では電子ビームは
放出されないが、VEでは電子ビームが放出されるよう
な電圧VEを設定することは容易にできる。そこで、こ
のように設定した電圧VEを用いた駆動方法について説
明する。
FIG. 42 is a graph showing general characteristics of a surface conduction electron-emitting device used as an ES. The horizontal axis represents the voltage applied to the device, and the vertical axis represents the electron beam current emitted from the device. I have. Generally, an electron beam is not emitted from a device until a voltage applied to the surface conduction electron-emitting device exceeds a certain threshold voltage Vth, and an electron beam is emitted with a voltage higher than the threshold voltage Vth as the applied voltage increases. Electron beam is also increased. Therefore, although the electron beam is not emitted at VE / 2, it is easy to set the voltage VE such that the electron beam is emitted at VE. Therefore, a driving method using the voltage VE set as described above will be described.

【0018】たとえば、マルチ電子ビーム源の中の1列
目の素子行を選択し、そのうちの2〜5行目の表面伝導
型放出素子からだけ電子ビームを放出させようとする場
合について説明する。図43は、この意図に基づいて各
配線電極に印加する電圧を示す図である。図のように、
列方向配線電極EC1〜EC6のうち、1列目の配線電極E
C1には0[V]を、それ以外のEC2〜EC6にはVE/2
[V]を印加する。また、行方向配線ER1〜ER6のう
ち、2〜5行目の配線電極ER2〜ER5にはVE[V]
を、ER1とER6にはVE/2[V]を印加する。各電子
放出素子には、各々の接続している列方向配線電極の電
圧と行方向配線電圧の電圧の差電圧が印加されるため、
同図中に黒塗りで示した表面伝導型放出素子にはVE
[V]が、斜線または横軸のストライプで示した電子放
出素子にはVE/2[V]が、ドットで示した表面伝導
型放出素子には0[V]が印加されることになる。即
ち、意図した電子放出素子には電子放出閾値を超える電
圧VE[V]が印加され、電子ビームが出力されるが、
それ以外の表面伝導型放出素子からは電子ビームが出力
されない。
For example, a case will be described in which the first element row in the multi-electron beam source is selected, and electron beams are emitted only from the second to fifth surface conduction type emission elements. FIG. 43 is a diagram showing a voltage applied to each wiring electrode based on this intention. As shown
Of the column direction wiring electrodes EC1 to EC6, the wiring electrode E of the first column
0 [V] is applied to C1 and VE / 2 is applied to the other EC2 to EC6.
[V] is applied. VE [V] is applied to the wiring electrodes ER2 to ER5 in the second to fifth rows of the row direction wirings ER1 to ER6.
And VE / 2 [V] is applied to ER1 and ER6. Since a voltage difference between the voltage of the connected column-direction wiring electrode and the voltage of the row-direction wiring voltage is applied to each electron-emitting device,
VE is applied to the surface conduction electron-emitting device shown in black in FIG.
VE [2] is applied to the electron-emitting devices indicated by [V] by oblique lines or stripes on the horizontal axis, and 0 [V] is applied to the surface-conduction emission devices indicated by dots. That is, a voltage VE [V] exceeding the electron emission threshold is applied to the intended electron-emitting device, and an electron beam is output.
No electron beam is output from the other surface conduction electron-emitting devices.

【0019】以上に例示したように、駆動を希望する素
子行の列方向配線電極には0[V]を、他の素子行の列
方向配線電極にはVE/2[V]を印加すれば、駆動す
る素子行を選択することが可能である。さらに、選択し
た素子列の電子放出素子のうち、電子ビームを出力させ
ようとする行の行方向配線電極にはVE[V]を、電子
ビームを出力させない列の行方向配線電極にはVE/2
[V]を印加すれば、その意図を達成することができ
る。なお、上記の方法では、電子ビームを出力させよう
とする行の行方向配線電極に印加する電圧を一義的にV
E[V]と定めたため、出力される電子ビームの強度も
一義的にI1に定まったが、図42の電子放出特性にあ
わせてVth〜VE[V]の範囲から適当な大きさの電圧
を選んで印加すれば、出力させる電子ビームの強度を0
〜I1の範囲で制御することも可能である。
As exemplified above, if 0 [V] is applied to the column-direction wiring electrodes of the element rows desired to be driven, and VE / 2 [V] is applied to the column-direction wiring electrodes of the other element rows. , It is possible to select the element row to be driven. Further, among the electron-emitting devices in the selected element column, VE [V] is applied to the row-direction wiring electrode of the row from which the electron beam is to be output, and VE / V is applied to the row-direction wiring electrode of the column from which the electron beam is not output. 2
By applying [V], the intention can be achieved. In the above method, the voltage applied to the row direction wiring electrode of the row from which the electron beam is to be output is uniquely V
Since E [V] was determined, the intensity of the output electron beam was also uniquely determined to be I1, but a voltage of an appropriate magnitude was selected from the range of Vth to VE [V] in accordance with the electron emission characteristics of FIG. If selected and applied, the intensity of the output electron beam will be 0
It is also possible to control in the range of ~ I1.

【0020】このようなマルチ電子ビーム源は、それ自
身でXYマトリクス型の電子ビーム源を構成しており、
たとえば平板型CRTなどの表示装置への応用が期待さ
れるところである。しかしながら、図41のマルチ電子
ビーム源を実際に電気回路で駆動した場合、本来意図し
ていないスパイク状の電圧が表面伝導型放出素子に印加
されてしまうという問題が発生していた。図44〜図4
6は、かかる問題を説明するための図である。
Such a multi electron beam source constitutes an XY matrix type electron beam source by itself.
For example, application to a display device such as a flat panel CRT is expected. However, when the multi-electron beam source of FIG. 41 is actually driven by an electric circuit, a problem has occurred that a spike-like voltage which is not originally intended is applied to the surface conduction electron-emitting device. 44 to 4
FIG. 6 is a diagram for explaining such a problem.

【0021】まず、図44は、図41のマルチ電子ビー
ム源を駆動するために用いる電気回路の典型例を示した
ものである。図に示すように、各配線電極には、たとえ
ば電界効果トランジスタ(FET)の様なスイッチング
素子がトーテムポール型に接続されている。列方向配線
電極EC1〜ECMに接続された回路は、該配線電極にVE
/2[V]かまたは0[V]を選択的に印加するための
回路であり、また行方向配線電極ER1〜ERNに接続され
た回路は、該配線電極にVE[V]かまたはVE/2
[V]を選択的に印加するための回路である。各FET
のゲート信号GPC1〜GPCM、GNC1〜GNCM、GPR1
〜GPRN、GNR1〜GNRNを適宜制御することにより、
各配線電極に所望の電圧を選択的に印加するものであ
る。
First, FIG. 44 shows a typical example of an electric circuit used to drive the multi-electron beam source shown in FIG. As shown in the figure, a switching element such as a field effect transistor (FET) is connected to each wiring electrode in a totem-pole type. The circuit connected to the column-directional wiring electrodes EC1 to ECM has VE connected to the wiring electrodes.
/ 2 [V] or 0 [V], and a circuit connected to the row-directional wiring electrodes ER1 to ERN has VE [V] or VE / 2
This is a circuit for selectively applying [V]. Each FET
Gate signals GPC1-GPCM, GNC1-GNCM, GPR1
~ GPRN, GNR1 ~ GNRN by appropriately controlling
A desired voltage is selectively applied to each wiring electrode.

【0022】図45は、該マルチ電子ビーム源の任意の
駆動パターンの1例を説明するための図である。図に示
すように、マルチ電子ビーム源からE字型のパターン
(図中に斜線で示す)にしたがって電子ビームを放出さ
せようと意図した場合を例にして以下の説明を進める。
マルチ電子ビーム源を駆動する一般的な手順としては、
1列目,2列目,3列目,…の順に、1列ずつ素子行を
駆動してゆき、図45のE字型パターンを完成させてゆ
く。この駆動手順の時間的な推移を図46の34Aに示
す。
FIG. 45 is a view for explaining an example of an arbitrary drive pattern of the multi-electron beam source. As shown in the figure, the following description will be given by taking as an example a case where it is intended to emit an electron beam from a multi-electron beam source according to an E-shaped pattern (shown by oblique lines in the figure).
The general procedure for driving a multi-electron beam source is:
The element rows are driven one column at a time in the order of the first column, the second column, the third column,... To complete the E-shaped pattern of FIG. The temporal transition of this driving procedure is shown at 34A in FIG.

【0023】各素子列を駆動する際の各配線電極への電
圧の印加方法は、先に説明した通りであり、たとえば、
1列目を駆動する場合は、図43で説明したのとまった
く同様に各配線電極に駆動電圧を印加すれば良い。配線
電極EC1〜EC4について、印加される電圧の時間的推移
を図46の34B〜34Iに示す。このような手順に従
い図44の電気回路で駆動した場合に、実際に各電子放
出素子に係る印加電圧をオシロスコープなどを用いて観
測してみると、本来意図していないスパイク状の電圧が
印加される場合がある事が判った。例えば、図44の中
で、A,B,Cで示した3素子を例にとると、それぞれ
について観測された電圧波形は図46の34J〜34L
のようであった。図中、SP(−),SP(+),SP
(n)で示すのが、本来意図していないスパイク状の電
圧である。
The method of applying a voltage to each wiring electrode when driving each element row is as described above.
When driving the first column, a drive voltage may be applied to each wiring electrode in exactly the same manner as described with reference to FIG. With respect to the wiring electrodes EC1 to EC4, temporal changes in the applied voltage are shown in 34B to 34I in FIG. When the voltage applied to each electron-emitting device is actually observed using an oscilloscope or the like when driven by the electric circuit of FIG. 44 according to such a procedure, a spike-shaped voltage that is not originally intended is applied. It turned out that there was a case. For example, in FIG. 44, taking the three elements indicated by A, B, and C as an example, the voltage waveforms observed for each of the three elements are 34J to 34L in FIG.
It was like. In the figure, SP (-), SP (+), SP
(N) shows a spike-like voltage that is not intended originally.

【0024】この様なスパイク状の電圧が発生する原因
には、電気的のノイズによりFETが瞬間的に誤動作し
てしまう事や、配線電極との間の相互インダクタンスに
より電気的な誘導が発生する事や、配線電極のインダク
タンス、キャパシタンス、レジスタンスなどにより電子
放出素子が到達するまでに印加電圧波形が変形されてし
まう事や、列方向配線電極を駆動するFETと行方向配
線を駆動するFETの動作タイミングにずれが生じた事
が考えられる。
The cause of such a spike-like voltage is that the FET instantaneously malfunctions due to electric noise, and electric induction occurs due to mutual inductance between the FET and the wiring electrode. The applied voltage waveform is deformed before the electron-emitting device reaches due to the fact that the inductance, capacitance, resistance, etc. of the wiring electrodes, and the operation of the FET that drives the column wiring and the FET that drives the row wiring It is possible that the timing has shifted.

【0025】このようなスパイク状の電圧のうち、逆方
向電圧SP(−)が表面伝導型放出素子に印加される場
合には、素子の電子放出特性の劣化が著しく早くなった
り、あるいは瞬時に破壊される事があり、かかるマルチ
電子ビーム源を表示装置などへ応用する上で大きな問題
となっていた。本発明は、上記従来例の問題を解決した
電子源とその電子源を用いた画像形成装置の製造方法を
提供することを目的とする。
When the reverse voltage SP (−) is applied to the surface conduction electron-emitting device among the spike-like voltages, the electron emission characteristics of the device are remarkably deteriorated or instantaneously. The multi-electron beam source may be destroyed, which has been a serious problem in applying such a multi-electron beam source to a display device or the like. SUMMARY OF THE INVENTION It is an object of the present invention to provide an electron source that solves the problems of the conventional example and a method for manufacturing an image forming apparatus using the electron source.

【0026】[0026]

【課題を解決するための手段】上記目的を達成するため
に本発明の電子源の製造方法は以下のような工程を備え
る。即ち、複数の表面伝導型電子放出素子が、行方向配
線と列方向配線とに接続されて、基板上に行列状に配置
された電子源の製造方法であって、前記行方向配線と前
記列方向配線との間に導電性膜と直列に接続された非線
形な電圧電流特性を有する非線形素子を具備し、前記行
方向配線と前記列方向配線を通じ、前記導電性膜に電圧
を印加してフォーミングを行うフォーミング処理工程
は、前記導電性膜への電圧の印加を、該導電性膜に直列
に接続された非線形な電圧電流特性を有する非線形素子
を介して行うことを特徴とする。
In order to achieve the above object, a method of manufacturing an electron source according to the present invention comprises the following steps. That is, a plurality of surface conduction electron-emitting device, is connected to the row-directional wiring and column wiring, a method of manufacturing an electron source arranged in a matrix on a substrate, the row-direction wirings and before
Non-line connected in series with conductive film between column direction wiring
Comprising a non-linear element having the form of voltage-current characteristics, through the column lines and the row-directional wiring, forming processing step of performing a forming by applying a voltage to the conductive film, of a voltage to the conductive film The application is performed via a non-linear element having a non-linear voltage-current characteristic connected in series to the conductive film.

【0027】上記目的を達成するために本発明の画像形
成装置の製造方法は以下のような構成を備える。即ち、
複数の表面伝導型電子放出素子が、行方向配線と列方向
配線とに接続されて、基板上に行列状に配置された電子
源と、前記電子源から放出される電子線の照射により画
像を形成する画像形成部材とを有する画像形成装置の製
造方法であって、前記電子源は、上述発明の方法により
製造されることを特徴とする。
In order to achieve the above object, a method for manufacturing an image forming apparatus according to the present invention has the following arrangement. That is,
A plurality of surface conduction electron-emitting devices are connected to the row-direction wiring and the column-direction wiring, and an electron source arranged in a matrix on a substrate, and an image is emitted by irradiation of an electron beam emitted from the electron source. A method of manufacturing an image forming apparatus having an image forming member to be formed, wherein the electron source is manufactured by the method of the present invention .

【0028】[0028]

【0029】[0029]

【作用】以上の構成において、複数の表面伝導型電子放
出素子が、行方向配線と列方向配線とに接続されて、基
板上に行列状に配置された電子源の製造方法であって、
前記行方向配線と前記列方向配線を通じ、導電性膜に電
圧を印加してフォーミングを行い、このフォーミング
は、前記導電性膜への電圧の印加を、該導電性膜に直列
に接続された非線形な電圧電流特性を有する非線形素子
を介して行う。
In the above structure, there is provided a method for manufacturing an electron source in which a plurality of surface conduction electron-emitting devices are connected to a row wiring and a column wiring and arranged in a matrix on a substrate.
Through the row wiring and the column wiring, a voltage is applied to a conductive film to perform forming, and the forming is performed by applying a voltage to the conductive film by using a non-linear circuit connected in series to the conductive film. This is performed via a non-linear element having a suitable voltage-current characteristic.

【0030】この製造方法によれば、ある導電性膜に通
電してフォーミングを行う際に、該導電性膜以外の導電
膜には非線形素子の作用により通電が制限される。この
ため、他の導電性膜に悪影響を与えることなく、所望の
導電性膜だけを好適にフォーミング処理することが可能
である。
According to this manufacturing method, when forming is performed by energizing a certain conductive film, energization of the conductive film other than the conductive film is restricted by the action of the nonlinear element. Therefore, it is possible to preferably form only the desired conductive film without adversely affecting the other conductive films.

【0031】[0031]

【0032】[0032]

【0033】[0033]

【実施例】以下、図面を参照しながら本発明について詳
細に説明してゆく。まず最初に、本発明を実施する際に
用いた表面伝導型放出素子について説明する。本発明に
用い得る表面伝導型放出素子は、材料や構造に特に制限
があるわけではなく、例えば従来技術に記載したもので
あっても良い。しかしながら、電子放出特性や製造容易
性の観点から、特に好ましい表面伝導型放出素子とし
て、以下に述べる態様のものを用いた。 (好ましい表面伝導型放出素子の態様)好ましい表面伝
導型電子放出素子の基本的な構成には、平面型及び垂直
型の2つの構成があげられる。まず、平面型表面伝導型
放出素子について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the drawings. First, the surface conduction electron-emitting device used in carrying out the present invention will be described. The surface conduction electron-emitting device that can be used in the present invention is not particularly limited in material and structure, and may be, for example, one described in the prior art. However, from the viewpoints of electron emission characteristics and manufacturability, particularly preferred surface conduction electron-emitting devices have the following embodiments. (Embodiments of Preferred Surface Conduction Electron-Emitting Devices) Basic configurations of preferred surface-conduction electron-emitting devices include two types, a planar type and a vertical type. First, the planar type surface conduction electron-emitting device will be described.

【0034】図1(a)および(b)は、それぞれ、基
本的な平面型表面伝導型電子放出素子の構成を示す平面
図及び断面図である。図1を用いて、素子の基本的な構
成を説明する。図1において、201は基板、205と
206は素子電極、204は電子放出部を含む薄膜20
3は電子放出部である。尚、202は電子放出部形成薄
膜であり、電子放出部203を形成する前の導電性膜を
表す。
FIGS. 1A and 1B are a plan view and a sectional view, respectively, showing the structure of a basic planar surface conduction electron-emitting device. The basic configuration of the element will be described with reference to FIG. In FIG. 1, 201 is a substrate, 205 and 206 are device electrodes, and 204 is a thin film 20 including an electron-emitting portion.
Reference numeral 3 denotes an electron emission unit. Note that reference numeral 202 denotes an electron emitting portion forming thin film, which is a conductive film before the electron emitting portion 203 is formed.

【0035】対向する素子電極205,206の材料と
しては、導電性を有するものであればどのようなもので
あっても構わないが、例えばNi,Cr,Au,Mo,
W,Pt,Ti,Al,Cu,Pd等の金属或いは合金
及びPd,Ag,Au,RuO2 ,Pd−Ag等の金属
或いはそれらの金属酸化物とガラス等から構成される印
刷導体、In23−SnO2 等の等透明導伝体及びポリ
シリコン等の半導体材料等があげられる。
The material of the opposing device electrodes 205 and 206 may be any material as long as it has conductivity. For example, Ni, Cr, Au, Mo,
W, Pt, Ti, Al, Cu, metal or alloy and Pd such as Pd, Ag, Au, RuO 2, Pd-Ag or the like metal or printed conductor composed of these metal oxides and glass or the like, an In 2 Examples include transparent conductors such as O 3 —SnO 2 and semiconductor materials such as polysilicon.

【0036】素子電極間隔L1は、数百オングストロー
ムより数百マイクロメートルであり、素子電極の製法の
基本となるフォトリソグラフィー技術、即ち、露光機の
性能とエッチング方法、及び素子電極間に印加する電圧
等により設定されるが、好ましくは、1マイクロメート
ルより10マイクロメートルである。素子電極長さW
1、素子電極205,206の膜厚dは、電極の抵抗
値、前述したX、Y配線との結線、多数配置された電子
源の配置上の問題より適宜設計され、通常は、素子電極
長さW1は、数マイクロメートルより数百マイクロメー
トルであり、素子電極205、206の膜厚dは、好ま
しくは数百オングストロームより数マイクロメートルで
ある。
The device electrode interval L1 is from several hundred angstroms to several hundred micrometers, and is based on photolithography technology, which is the basis of the device electrode manufacturing method, that is, the performance and etching method of the exposure machine, and the voltage applied between the device electrodes. Etc., but is preferably 1 micrometer to 10 micrometers. Element electrode length W
1. The film thickness d of the device electrodes 205 and 206 is appropriately designed in consideration of the resistance of the electrodes, the connection with the X and Y wirings described above, and the arrangement of a large number of electron sources. The thickness W1 is from several micrometers to several hundred micrometers, and the film thickness d of the device electrodes 205 and 206 is preferably from several hundred angstroms to several micrometers.

【0037】基板201上に設けられた対向する素子電
極205と素子電極206間及び素子電極205,20
6上に設置された電子放出部を含む薄膜204は、電子
放出部203を含む。図1の(b)では、電子放出部を
含む薄膜204が素子電極205,206上に設置され
た場合を示すが、素子電極205,206上に電子放出
部を含む薄膜204が設置されない場合もある。即ち、
絶縁性基板201上に電子放出部形成用薄膜202を積
層した後、対向する素子電極205,206の電極とい
う順序で積層構成した場合である。
Between the opposing element electrodes 205 and 206 provided on the substrate 201 and between the element electrodes 205 and 20.
The thin film 204 including the electron-emitting portion provided on 6 includes the electron-emitting portion 203. FIG. 1B shows a case where the thin film 204 including the electron-emitting portion is provided on the device electrodes 205 and 206. However, the thin film 204 including the electron-emitting portion is not provided on the device electrodes 205 and 206. is there. That is,
This is a case where the electron emitting portion forming thin film 202 is laminated on the insulating substrate 201 and then laminated in the order of the opposing device electrodes 205 and 206.

【0038】また、製法によっては、対向する素子電極
205と素子電極206間全てが電子放出部として機能
する場合もある。この電子放出部を含む薄膜204の膜
厚は、数オングストロームより数千オングストローム、
好ましくは10オングストローム〜200オングストロ
ームであり、素子電極205,206へのステップカバ
レージ、電子放出部203と素子電極205,206間
の抵抗値及び電子放出部203の導電性微粒子の粒径、
後述する通電処理条件等によって、適宜設定される。そ
の抵抗値は103 〜107 Ω/□のシート抵抗値を示
す。
Further, depending on the manufacturing method, the entire space between the opposing element electrode 205 and the element electrode 206 may function as an electron emitting portion. The thickness of the thin film 204 including the electron-emitting portion is from several Angstroms to several thousand Angstroms.
Preferably, the thickness is 10 Å to 200 Å, the step coverage to the device electrodes 205 and 206, the resistance value between the electron emission portion 203 and the device electrodes 205 and 206, the particle size of the conductive fine particles of the electron emission portion 203,
It is set as appropriate according to the energization processing conditions described later. The resistance value indicates a sheet resistance value of 10 3 to 10 7 Ω / □.

【0039】電子放出部を含む薄膜204を構成する材
料の具体例を挙げるならば、Pd,Ru,Ag,Au,
Ti,In,Cu,Cr,Fe,Zn,Sn,Ta,
W,Pb等の金属、PdO,SnO2 ,In23,Pb
O,Sb23等の酸化物、HfB2 ,ZrB2 ,LaB
6 ,CeB6 ,YB4 ,GdB4 等のホウ化物、Ti
C,ZrC,HfC,TaC,SiC,WC等の炭化
物、TiN,ZrH,HfN等の窒化物、Si,Ge等
の半導体、カーボン,AgMg,NiCu,Pb,Sn
等が挙げられ、これらは微粒子膜からなる。
Specific examples of the material constituting the thin film 204 including the electron emitting portion include Pd, Ru, Ag, Au, and Pd.
Ti, In, Cu, Cr, Fe, Zn, Sn, Ta,
Metals such as W and Pb, PdO, SnO 2 , In 2 O 3 , Pb
Oxides such as O and Sb 2 O 3 , HfB 2 , ZrB 2 and LaB
6 , borides such as CeB 6 , YB 4 , GdB 4 , Ti
Carbides such as C, ZrC, HfC, TaC, SiC, WC, etc., nitrides such as TiN, ZrH, HfN, semiconductors such as Si, Ge, carbon, AgMg, NiCu, Pb, Sn
These are composed of a fine particle film.

【0040】尚、ここで述べる微粒子膜とは、複数の微
粒子が集合した膜であり、その微細構造として、微粒子
が個々に分散した状態のみならず、微粒子が互いに隣
接、或いは重なり合った状態(島状も含む)の膜をさ
す。電子放出部203は、数オングストロームより数千
オングストローム、好ましくは10オングストロームか
ら200オングストロームの粒径の導電性微粒子多数個
からなり、電子放出部を含む薄膜204の膜厚及び後述
する通電処理条件等の製法に依存しており、適宜設定さ
れる。電子放出部を含む薄膜204を構成する材料の元
素の一部或いは全てと同様のものである。 <基本的製造方法>電子放出部203を有する表面伝導
型電子放出素子の製造方法としては様々な方法が考えら
れるが、その一例を図2に示す。尚、202は電子放出
部形成用薄膜で、例えば微粒子膜があげられる。
The fine particle film described here is a film in which a plurality of fine particles are aggregated, and has a fine structure not only in a state where the fine particles are individually dispersed but also in a state where the fine particles are adjacent to each other or overlap each other (an island). (Including the shape). The electron-emitting portion 203 is composed of a large number of conductive fine particles having a particle size of several Angstroms to several thousand Angstroms, preferably 10 Angstroms to 200 Angstroms. It depends on the manufacturing method and is set as appropriate. It is the same as part or all of the elements of the material constituting the thin film 204 including the electron-emitting portion. <Basic Manufacturing Method> Various methods are conceivable as a method of manufacturing the surface conduction electron-emitting device having the electron-emitting portion 203. One example is shown in FIG. Reference numeral 202 denotes a thin film for forming an electron emitting portion, for example, a fine particle film.

【0041】以下、順を追って製造方法の説明を図1及
び図2に基づいて説明する。 1)基板201を洗剤、純水および有機溶剤により充分
に洗浄後、真空蒸着技術,スパッタ法等により素子電極
材料を堆積後、フォトリソグラフィー技術により該基板
201の面上に素子電極205,206を形成する(図
2(a))。 2)基板201上に設けられた素子電極205と素子電
極206との間、及び素子電極205と206を形成し
た基板上に有機金属溶液を塗布して放置することによ
り、有機金属薄膜を形成する。なお、有機金属溶液と
は、前記Pd,Ru,Ag,Au,Ti,In,Cu,
Cr,Fe,Zn,Sn,Ta,W,Pb等の金属を主
元素とする有機化合物の溶液である。この後、有機金属
薄膜を加熱焼成処理し、リフトオフ,エッチング等によ
りパターニングし、電子放出部形成用薄膜202を形成
する(図2(b))。
Hereinafter, the manufacturing method will be described step by step with reference to FIGS. 1) After sufficiently cleaning the substrate 201 with a detergent, pure water, and an organic solvent, depositing element electrode materials by vacuum evaporation technique, sputtering method, or the like, then depositing the element electrodes 205 and 206 on the surface of the substrate 201 by photolithography technique. It is formed (FIG. 2A). 2) An organometallic solution is applied between the device electrodes 205 and 206 provided on the substrate 201 and on the substrate on which the device electrodes 205 and 206 are formed and left to form an organometallic thin film. . In addition, the organic metal solution refers to the Pd, Ru, Ag, Au, Ti, In, Cu,
This is a solution of an organic compound containing a metal such as Cr, Fe, Zn, Sn, Ta, W, and Pb as a main element. Thereafter, the organic metal thin film is heated and baked, and is patterned by lift-off, etching, or the like, to form a thin film 202 for forming an electron-emitting portion (FIG. 2B).

【0042】尚、ここでは、有機金属溶液の塗布法を用
いてるがこれに限られるものではなく、真空蒸着法,ス
パッタ法,化学的気相堆積法、分散塗布法、ディッピン
グ法、スピナー法等によっても形成される場合がある。 3)つづいてフォーミングと呼ばれる通電処理を行う。
ここで、素子電極205、206間に電圧を不図示の電
源によりパルス状電圧による通電処理が行われると、電
子放出部形成用薄膜202の部位に構造の変化した電子
放出部203が形成される(図2(c))。
Here, the coating method of the organic metal solution is used, but the coating method is not limited to this. Vacuum evaporation method, sputtering method, chemical vapor deposition method, dispersion coating method, dipping method, spinner method, etc. In some cases. 3) Subsequently, an energization process called forming is performed.
Here, when a voltage is applied between the device electrodes 205 and 206 by a power supply (not shown) using a pulse-like voltage, an electron emitting portion 203 having a changed structure is formed at the portion of the thin film 202 for forming an electron emitting portion. (FIG. 2 (c)).

【0043】この通電処理により電子放出部形成用の薄
膜202を局所的に破壊、変形もしくは変質させる。こ
のように、フォーミングにより構造の変化した部位を電
子放出部203と呼ぶ。先に説明したように、電子放出
部203付近には導電性微粒子が存在していることを本
出願人らは観察している。フォーミング処理における電
圧波形を図3に示す。
By this energization process, the thin film 202 for forming the electron emission portion is locally broken, deformed or deteriorated. Such a part whose structure has been changed by the forming is called an electron emission part 203. As described above, the present applicant has observed that conductive fine particles are present in the vicinity of the electron-emitting portion 203. FIG. 3 shows a voltage waveform in the forming process.

【0044】図3中、T1及びT2は電圧波形のパルス
幅とパルス間隔であり、T1を1マイクロ秒〜10ミリ
秒、T2を10マイクロ秒〜100ミリ秒、三角波の波
高値(フォーミング時のピーク電圧)は4V〜10V程
度、フォーミング処理は真空雰囲気下で数十秒間程度の
範囲で適宜選択した。以上説明した電子放出部を形成す
る際に、素子の電極間に三角波パルスを印加してフォー
ミング処理を行っているが、素子の電極間に印加する波
形は三角波に限定されるものではなく、矩形波など所望
の波形を用いても良い。更に、その波高値及びパルス幅
・パルス間隔等についても上述の値に限ることなく、電
子放出部が良好に形成されれば所望の値を選択すること
ができる。
In FIG. 3, T1 and T2 are the pulse width and pulse interval of the voltage waveform, T1 is 1 microsecond to 10 milliseconds, T2 is 10 microseconds to 100 milliseconds, and the peak value of the triangular wave (at the time of forming). The peak voltage) was appropriately selected within a range of about 4 V to 10 V, and the forming process was appropriately performed within a vacuum atmosphere for about several tens of seconds. When forming the above-described electron-emitting portion, the forming process is performed by applying a triangular wave pulse between the electrodes of the element. However, the waveform applied between the electrodes of the element is not limited to the triangular wave, and the waveform is not limited to the triangular wave. A desired waveform such as a wave may be used. Further, the crest value, pulse width, pulse interval, and the like are not limited to the above-mentioned values, and desired values can be selected as long as the electron-emitting portion is formed well.

【0045】尚、前記あらかじめ導電性微粒子を分散し
て構成した表面伝導型電子放出素子について、基本的な
素子構成や基本的な製造方法のうち一部を変更しても良
い。次に好ましい表面伝導型電子放出素子の別な構成で
ある垂直型表面伝導型電子放出素子について説明する。
図4は垂直型表面伝導型電子放出素子の基本的な構成を
示す図面である。図4において、251は基板、25
5,256は素子電極、254は電子放出部を含む薄
膜、253は電子放出部、257は段差形成部である。
尚、電子放出部253は、段差形成部257の厚さ、製
法及び、電子放出部を含む薄膜254の厚さ、製法等に
よって、その位置は変化し、図4で示された位置に限る
ものではない。
In the surface conduction electron-emitting device in which the conductive fine particles are dispersed in advance, a part of the basic device structure and the basic manufacturing method may be changed. Next, a vertical surface conduction electron-emitting device, which is another preferred structure of the surface conduction electron-emitting device, will be described.
FIG. 4 is a view showing a basic configuration of a vertical surface conduction electron-emitting device. In FIG. 4, reference numeral 251 denotes a substrate;
5, 256 are device electrodes, 254 is a thin film including an electron emitting portion, 253 is an electron emitting portion, and 257 is a step forming portion.
Note that the position of the electron emitting portion 253 varies depending on the thickness and manufacturing method of the step forming portion 257, the thickness of the thin film 254 including the electron emitting portion, the manufacturing method, and the like, and is limited to the position shown in FIG. is not.

【0046】基板251、素子電極255と256、電
子放出部を含む薄膜254、電子放出部253は、前述
した平面型表面伝導型電子放出素子と同様の材料で構成
されたものである。したがって、ここでは、垂直型表面
伝導型電子放出素子を特徴づける段差形成部257及び
電子放出部を含む薄膜254について詳述する。段差形
成部257は、真空蒸着法、印刷法、スパッタ法等で形
成されたSiO2 等の絶縁性材料で構成される。段差形
成部257の厚さが先に述べた平面型表面伝導型電子放
出素子の素子電極間隔L1に対応し、数百オングストロ
ームより数十マイクロメートルである。段差形成部25
7の厚さは、段差形成部257の製法、及び、素子電極
間に印加する電圧により設定されるが、好ましくは、千
オングストロームより10マイクロメートルである。
The substrate 251, the device electrodes 255 and 256, the thin film 254 including the electron-emitting portion, and the electron-emitting portion 253 are made of the same material as the above-mentioned flat surface conduction electron-emitting device. Therefore, here, the step forming portion 257 and the thin film 254 including the electron emitting portion, which characterize the vertical surface conduction electron emitting device, will be described in detail. The step forming portion 257 is made of an insulating material such as SiO 2 formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The thickness of the step forming portion 257 corresponds to the device electrode interval L1 of the flat surface conduction electron-emitting device described above, and is from several hundred angstroms to several tens of micrometers. Step forming section 25
The thickness of 7 is set by the manufacturing method of the step forming portion 257 and the voltage applied between the device electrodes, and is preferably 10 micrometers to 1,000 angstroms.

【0047】電子放出部を含む薄膜254は、素子電極
255,256と段差形成部257の作成後に形成され
るため、素子電極255,256の上に積層される。ま
た、電子放出部を含む薄膜254の膜厚は、その製法に
依存して、段差部での膜厚と素子電極255、256の
上に積層された部分の膜厚とでは異なる場合が多く、一
般に段差部分の膜厚が薄い。その結果、前述した平面型
表面伝導型電子放出素子と比べて、容易に通電処理さ
れ、電子放出部253が形成される場合が多い。
Since the thin film 254 including the electron-emitting portion is formed after the device electrodes 255 and 256 and the step forming portion 257 are formed, the thin film 254 is stacked on the device electrodes 255 and 256. Further, the thickness of the thin film 254 including the electron-emitting portion often differs between the thickness at the step portion and the thickness of the portion stacked on the element electrodes 255 and 256 depending on the manufacturing method. Generally, the thickness of the step portion is small. As a result, compared to the above-mentioned flat surface conduction electron-emitting device, the current is easily subjected to the energization treatment, and the electron-emitting portion 253 is often formed.

【0048】以上、好ましい表面伝導型放出素子の態様
について説明した。次に、前述した(第一の問題)を解
決した本発明の好ましい実施例について、以下に実施例
1〜実施例6を挙げて説明する。これらの実施例は、複
数の表面伝導型電子放出素子が、行列状に配置された電
子源の製造方法、とりわけ、フォーミング方法に関する
ものであって、表面伝導型電子放出素子の電子放出部が
形成される前の導電性膜に、非線形な電圧電流特性を有
する非線形素子が直列に接続された構成を有する素子を
行方向の配線および列方向の配線と電気的に接続された
状態に配置し、フォーミング処理を行うべき該導電性膜
を有する素子に対して、該素子に接続された行方向配線
および列方向配線および該素子の有する非線形素子を介
してフォーミング電圧を印加することで、各導電性膜
は、一様なスイッチング特性を備えることができる。こ
れは、接続された非線形素子がフォーミング電圧を遮断
するように作用するので、他の素子の有する導電性膜に
対しては、フォーミング電圧は印加されないためであ
る。 [実施例1]図5は、本実施例におけるフォーミングを
行なう電気回路の概略構成を示したブロック図である。
The preferred embodiment of the surface conduction electron-emitting device has been described above. Next, a preferred embodiment of the present invention that solves the above-described (first problem) will be described with reference to Embodiments 1 to 6. These embodiments relate to a method of manufacturing an electron source in which a plurality of surface conduction electron-emitting devices are arranged in a matrix, in particular, a forming method, in which an electron emission portion of a surface conduction electron-emitting device is formed. In the conductive film before being performed, an element having a configuration in which non-linear elements having non-linear voltage-current characteristics are connected in series is arranged in a state where the elements are electrically connected to the wiring in the row direction and the wiring in the column direction, By applying a forming voltage to the element having the conductive film to be subjected to the forming process through the row-direction wiring and the column-direction wiring connected to the element and the non-linear element of the element, each conductive element is formed. The membrane can have uniform switching characteristics. This is because the connected nonlinear element acts so as to cut off the forming voltage, so that the forming voltage is not applied to the conductive film of another element. [Embodiment 1] FIG. 5 is a block diagram showing a schematic configuration of an electric circuit for performing forming in this embodiment.

【0049】図5において、14は、表面伝導型電子放
出素子であり、電子放出部形成用薄膜(14の内部)に
フォーミング処理を実行することにより、電子放出部を
含む薄膜が形成されるものである。表面伝導型電子放出
素子14は、M×Nのマトリクス配置となっている。1
8は、ダイオード素子であり、表面伝導型電子放出素子
14と直列に接続されている。これらの表面伝導型電子
放出素子14及びダイオード素子18により電子源素子
1が形成される。電子源素子1はM×Nのマトリクス上
に配置され、表面伝導型電子放出素子14を多数個備え
る電子源3(以降電子源3と称する)を構成する。4は
パルス発生電源であり、フォーミングパルスを発生す
る。
In FIG. 5, reference numeral 14 denotes a surface conduction electron-emitting device which forms a thin film including an electron-emitting portion by performing a forming process on the thin film for forming an electron-emitting portion (inside 14). It is. The surface conduction electron-emitting devices 14 have an M × N matrix arrangement. 1
Reference numeral 8 denotes a diode element, which is connected in series with the surface conduction electron-emitting device 14. The electron source element 1 is formed by the surface conduction electron-emitting device 14 and the diode element 18. The electron source elements 1 are arranged on an M × N matrix, and constitute an electron source 3 (hereinafter, referred to as an electron source 3) having a large number of surface conduction electron-emitting elements 14. Reference numeral 4 denotes a pulse generation power supply which generates a forming pulse.

【0050】5,6はスイッチング回路であり、7は制
御回路である。スイッチング回路5は、行方向の端子D
Y1〜DYnにパルス発生電源4からのフォーミングパルス
を印加するか、フローティングの状態にするかを切り換
えるスイッチ素子と、フォーミングを行う素子を選択す
るために、行方向の端子DY1〜DYn を選択するスイッ
チ素子とからなる。スイッチング回路6は、列方向の端
子DY1〜DYmをグランドに接続するか、フローティング
の状態にするかを切り換えるスイッチ素子からなる。
又、スイッチング回路5,6は複数の端子を同時に選択
することも可能である。又、制御回路7は、スイッチン
グ回路5,6の切替動作、及びパルス発生電源4のパル
ス発生タイミングを制御する。
Reference numerals 5 and 6 denote switching circuits, and reference numeral 7 denotes a control circuit. The switching circuit 5 has a terminal D in the row direction.
A switch element for switching between application of a forming pulse from the pulse generation power supply 4 to Y1 to DYn and a floating state, and a switch for selecting a row direction terminal DY1 to DYn for selecting an element to be formed. And an element. The switching circuit 6 is composed of a switch element for switching between connecting the terminals DY1 to DYm in the column direction to the ground and setting the terminals in a floating state.
Further, the switching circuits 5 and 6 can select a plurality of terminals simultaneously. Further, the control circuit 7 controls the switching operation of the switching circuits 5 and 6 and the pulse generation timing of the pulse generation power supply 4.

【0051】まず、フォーミングを行うべき表面伝導型
電子放出素子14の選択法を、図5及び図6を用いて説
明する。図6は、電子源3の全マトリクス中の6×6マ
トリクスを抽出した図である。説明の便宜上、各表面伝
導型電子放出素子を区別するために、D(1,1),D
(1,2)ないしはD(6,6)のように(X,Y)座
標で位置を示すことにする。
First, a method of selecting the surface conduction electron-emitting device 14 to be formed will be described with reference to FIGS. FIG. 6 is a diagram in which a 6 × 6 matrix is extracted from all the matrices of the electron source 3. For convenience of description, D (1,1), D (1, 1) is used to distinguish each surface conduction electron-emitting device.
The position is indicated by (X, Y) coordinates such as (1, 2) or D (6, 6).

【0052】例えば、図6のD(3,2)の表面伝導型
電子放出素子のフォーミングを行う場合には、まず、制
御回路7の制御により、スイッチング回路6によって端
子DX3をグランドにつなぎ、他の端子はフローティング
の状態にする。更に、スイッチング回路5によって端子
DY2をパルス発生電源4に接続する。このようにして、
フォーミングパルスを、端子DY2−DX3間に印加する。
この時の他の素子への電流の回り込みは、表面伝導型の
放出素子1に直列に設けたダイオード素子18に逆バイ
アスになるか、または、フローティングの端子側になる
ために発生しない。従って、各電子放出部形成用薄膜
(14内)の各々に対して、個別にフォーミングパルス
を印加できるので、均一な1素子単位のフォーミングが
可能になる。
For example, when forming the surface conduction electron-emitting device of D (3, 2) in FIG. 6, first, the terminal DX 3 is connected to the ground by the switching circuit 6 under the control of the control circuit 7. Terminals are floating. Further, the terminal DY2 is connected to the pulse generation power supply 4 by the switching circuit 5. In this way,
A forming pulse is applied between terminals DY2 and DX3.
At this time, the current does not flow to the other elements because the diode element 18 provided in series with the surface conduction type emission element 1 becomes reverse biased or becomes a floating terminal side and does not occur. Therefore, since a forming pulse can be individually applied to each of the electron-emitting-portion-forming thin films (inside), uniform forming can be performed in units of one element.

【0053】更に、電流容量許容範囲内での1ライン素
子、数ライン素子単位でのフォーミング及びある範囲内
でのフォーミング等、ある程度自由にフォーミング範囲
を変えることができる。このことから、場所或は素子毎
に異なるフォーミング条件の素子を生成することも可能
である。次に、本実施例の電子源3について更に説明す
る。
Furthermore, the forming range can be changed to some extent freely, such as forming in units of one line element or several line elements within the allowable range of the current capacity and forming in a certain range. From this, it is also possible to generate elements having different forming conditions for each location or element. Next, the electron source 3 of this embodiment will be further described.

【0054】電子源3の一部の平面図を図7に示す。
又、図中のA−A’断面図を図8に示す。更に、本実施
例の電子源3を製造するためのプロセスを図9と図10
に示す。図7において、12は、X方向配線であり、D
X1〜DXnのn本の配線で構成される。13はY方向配線
であり、DY1〜DYmのm本の配線で構成される。
FIG. 7 shows a plan view of a part of the electron source 3.
FIG. 8 is a sectional view taken along the line AA ′ in the figure. 9 and 10 show a process for manufacturing the electron source 3 of the present embodiment.
Shown in In FIG. 7, reference numeral 12 denotes an X-direction wiring;
It is composed of n wirings X1 to DXn. Reference numeral 13 denotes a Y-direction wiring, which is composed of m wirings DY1 to DYm.

【0055】図8は、ダイオードが形成されているN型
シリコン基板上に、電子放出素子である表面伝導型電子
放出素子を形成した電子源基板の一例を示す模式的断面
図である。図8において、101はN型シリコン基板、
12はX方向配線、13はY方向配線である。表面伝導
型電子放出素子14は、電子放出部形成用薄膜にフォー
ミング処理を施すことにより電子放出部を含む薄膜が形
成される。
FIG. 8 is a schematic sectional view showing an example of an electron source substrate in which a surface conduction electron-emitting device as an electron-emitting device is formed on an N-type silicon substrate on which a diode is formed. 8, 101 is an N-type silicon substrate,
Reference numeral 12 denotes an X-direction wiring, and 13 denotes a Y-direction wiring. In the surface conduction electron-emitting device 14, a thin film including an electron-emitting portion is formed by performing a forming process on the thin film for forming the electron-emitting portion.

【0056】N型シリコン基板101の一部pウェル拡
散層102が形成されている。pウェル層102の周囲
には、ダイオードのアノード電極110と電気的に接続
されたp+層103が形成される。又、ダイオードのカ
ソード電極111と電気的に接続されたn+層と、n層
が形成される。これらのダイオード構造の上部は、Si
2よりなる絶縁層106で被覆され、アノード電極1
10、カソード電極111には、それぞれアルミ配線1
13、114が接続されている。
A p-well diffusion layer 102 is partially formed on an N-type silicon substrate 101. Around the p-well layer 102, ap + layer 103 electrically connected to the anode electrode 110 of the diode is formed. Further, an n + layer electrically connected to the cathode electrode 111 of the diode and an n layer are formed. On top of these diode structures is Si
The anode electrode 1 is covered with an insulating layer 106 made of O 2.
10 and the cathode electrode 111 have aluminum wiring 1 respectively.
13, 114 are connected.

【0057】ダイオードは、アノード電極110とカソ
ード電極111との間に形成され、アノード電極110
は、アルミ配線113により、表面伝導型電子放出素子
14の電極116と電気的に接続される。表面伝導型電
子放出素子14のもう一方の電極117は、アルミ配線
120により、Y方向配線13と電気的に接続される。
又、ダイオードのカソード電極111は、アルミ配線1
14により、X方向配線12と電気的に接続される。
The diode is formed between the anode electrode 110 and the cathode electrode 111,
Is electrically connected to the electrode 116 of the surface conduction electron-emitting device 14 by the aluminum wiring 113. The other electrode 117 of the surface conduction electron-emitting device 14 is electrically connected to the Y-direction wiring 13 by the aluminum wiring 120.
The cathode electrode 111 of the diode is connected to the aluminum wiring 1
14 electrically connects to the X-direction wiring 12.

【0058】次に、図9を参照して、図8に示した構造
の機能素子の製造工程の一例を説明する。図9は、この
製造工程の一例を説明するための模式的断面図である。
第1の工程(図9の(1)参照)では、N型シリコン基
板101を用意する。第2の工程(図9の(2)参照)
では、N型シリコン基板101上に、SiO2の絶縁層
118を被覆し、フォトレジストを利用してパターン形
成する。
Next, an example of a manufacturing process of the functional element having the structure shown in FIG. 8 will be described with reference to FIG. FIG. 9 is a schematic cross-sectional view for explaining an example of this manufacturing process.
In the first step (see (1) in FIG. 9), an N-type silicon substrate 101 is prepared. Second step (see FIG. 9 (2))
Then, an insulating layer 118 of SiO2 is coated on the N-type silicon substrate 101, and a pattern is formed using a photoresist.

【0059】第3の工程(図9の(3)参照)では、シ
リコン基板101の所望の領域にP型の不純物(導電型
支配物質)をドーピングし、pウェル層102を形成す
る。第4の工程(図9の(4)参照)では、このpウェ
ル層の中に、p+層、n層及びn+層を形成し、ダイオー
ド素子を作成する。第5の工程(図9の(5)参照)で
は、以上の工程で構成された半導体構造の上に、無機酸
化物質のSiO2の絶縁層108の被覆及びそのパター
ニングを行う。
In a third step (see (3) in FIG. 9), a desired region of the silicon substrate 101 is doped with a P-type impurity (conductivity-type controlling substance) to form a p-well layer 102. In the fourth step (see (4) in FIG. 9), ap + layer, an n layer, and an n + layer are formed in the p well layer to form a diode element. In a fifth step (see (5) in FIG. 9), the insulating layer 108 made of an inorganic oxide substance, SiO 2 , is coated and patterned on the semiconductor structure formed in the above steps.

【0060】第6の工程(図9の(6)参照)では、こ
のSiO2層のパターニングされた領域にアノード電極
110、カソード電極111及びY方向電極13を配置
する。第7の工程(図10の(7)参照)では、その上
に更に、無機酸化物質のSiO2の絶縁層119を被覆
し、またそのパターニングを行う。このSiO2の絶縁
層119はダイオード各部の絶縁層としての機能に加
え、表面伝導型電子放出素子及び配線電極を形成するた
めの下地層にもなっている。
In the sixth step (see (6) in FIG. 9), the anode electrode 110, the cathode electrode 111, and the Y-direction electrode 13 are arranged in the patterned region of the SiO 2 layer. In a seventh step (see (7) in FIG. 10), an insulating layer 119 of an inorganic oxide substance, SiO 2 , is further coated thereon and patterned. The SiO 2 insulating layer 119 functions as an insulating layer of each part of the diode and also serves as a base layer for forming a surface conduction electron-emitting device and a wiring electrode.

【0061】第8の工程(図10の(8)参照)では、
ダイオードのアノード電極110と表面伝導型電子放出
素子の電極116を電気的に接続するためのアルミ配線
113と、カソード電極111とX方向配線12を電気
的に接続するためのアルミ配線114と、Y方向配線1
3と表面伝導型電子放出素子の電極117を電気的に接
続するためのアルミ配線120を配置する。
In the eighth step (see (8) in FIG. 10),
An aluminum wiring 113 for electrically connecting the anode electrode 110 of the diode and the electrode 116 of the surface conduction electron-emitting device; an aluminum wiring 114 for electrically connecting the cathode electrode 111 and the X-directional wiring 12; Direction wiring 1
Aluminum wiring 120 for electrically connecting 3 to electrode 117 of the surface conduction electron-emitting device is arranged.

【0062】第9の工程(図10の(9)参照)では、
X方向配線12をアルミ配線114と電気的に接続する
ように形成する。以上の説明した工程では、ダイオード
を形成するために、シリコン基板を用いたが、これに限
られるものではなく、例えば、Ga−As基板でも良
い。第10の工程(図10の(10)参照)では、表面
伝導型電子放出素子14を形成する。この表面伝導型電
子放出素子14の形成方法を、次に、図11を参照して
詳細に説明する。
In the ninth step (see (9) of FIG. 10),
The X-direction wiring 12 is formed so as to be electrically connected to the aluminum wiring 114. In the above-described steps, a silicon substrate is used to form a diode. However, the present invention is not limited to this. For example, a Ga-As substrate may be used. In the tenth step (see (10) in FIG. 10), the surface conduction electron-emitting device 14 is formed. Next, a method for forming the surface conduction electron-emitting device 14 will be described in detail with reference to FIG.

【0063】図11は、本工程に係わる表面伝導型電子
放出素子14を形成する電子放出部形成用薄膜のマスク
の平面図の一部を示す。このマスクは、素子間ギャップ
G、及びこの近傍に開口を有し、膜厚10オングストロ
ームのCr膜(不図示)を真空蒸着により堆積・パター
ニングする。そして、この上に有機Pdをスピンナーに
より回転塗布後、300℃で10分間の加熱焼成処理を
行い、Pdからなる電子放出部形成用薄膜形成する。こ
のようにして形成された電子放出部形成用薄膜は、Pd
を主元素とする微粒子から構成され、その膜厚は100
オングストローム、シート抵抗値は5×104 Ω/□で
あった。尚、15bと15cは、それぞれ素子電極であ
る。
FIG. 11 shows a part of a plan view of a mask of a thin film for forming an electron-emitting portion for forming the surface-conduction electron-emitting device 14 in this step. This mask has an inter-element gap G and an opening in the vicinity thereof, and a Cr film (not shown) having a thickness of 10 Å is deposited and patterned by vacuum evaporation. Then, organic Pd is spin-coated thereon by a spinner, and then heated and baked at 300 ° C. for 10 minutes to form a thin film of Pd for forming an electron emission portion. The thin film for forming an electron emitting portion formed in this manner is composed of Pd
And the thickness is 100
Angstrom and sheet resistance were 5 × 10 4 Ω / □. In addition, 15b and 15c are element electrodes, respectively.

【0064】尚、ここで述べる微粒子膜とは、上述した
ように複数の微粒子が集合した膜であり、その微細構造
としては微粒子がここに分散配置した状態のみならず、
微粒子が互いに隣接、或は、重なりあった状態(島上も
含む)の膜をも指す。また、その粒径とは、前記状態で
粒子形状が認識可能な微粒子についての径をいう。Cr
膜(不図示)及び焼成後の電子放出部形成用薄膜を、酸
エッチャントによりウェットエッチングして、所望のパ
ターンを形成する。このようにして形成された電子放出
部形成用薄膜に、前述のフォーミング処理を施すことに
より表面伝導型電子放出素子14を形成する。
The fine particle film described here is a film in which a plurality of fine particles are aggregated as described above. The fine structure thereof is not limited to a state in which the fine particles are dispersed and arranged here,
Also refers to a film in which fine particles are adjacent to each other or overlapped (including islands). The particle diameter refers to the diameter of the fine particles whose particle shape can be recognized in the above state. Cr
The desired pattern is formed by wet-etching the film (not shown) and the fired thin film for forming an electron-emitting portion with an acid etchant. The surface conduction electron-emitting device 14 is formed by performing the above-described forming process on the electron-emitting-portion-forming thin film thus formed.

【0065】以上説明した工程により、同一基板上にX
方向配線12、層間絶縁層106、Y方向配線13、素
子電極116,117、電子放出部形成用薄膜14、ダ
イオード素子18等を形成し、表面伝導型電子放出素子
の単純マトリクス配線基板が形成される(図18参
照)。尚、上記工程は薄膜、フォトリソグラフィ、エッ
チング等の技術を用いた例であるが、これに限られるも
のではなく、配線形成技術である印刷等を用いてもよい
し、その他種々の技術によっても良い。
By the steps described above, X
The directional wiring 12, the interlayer insulating layer 106, the Y-directional wiring 13, the element electrodes 116 and 117, the thin film 14 for forming the electron-emitting portion, the diode element 18 and the like are formed to form a simple matrix wiring substrate of the surface conduction electron-emitting element. (See FIG. 18). Note that the above process is an example using a technique such as thin film, photolithography, and etching. However, the present invention is not limited to this. For example, printing that is a wiring forming technique may be used, or other various techniques may be used. good.

【0066】また、各部材の材料にも自由度があり、例
えば、配線材料は通常電極材として使用されるものであ
ればよく、Au,Ag,Cu,Al,Ni,W,Ti,
Crなどがあげられる。層間絶縁層106もシリコン酸
化膜の他にMgO,TiO2,Ta25,Al23及び
これらの積層物、混合物な度があげられる。また素子電
極は先にあげた配線材料以外にも導電性を有する他の材
料を用いてもよい。
The materials of the respective members also have a certain degree of freedom. For example, the wiring material may be any material that is usually used as an electrode material, such as Au, Ag, Cu, Al, Ni, W, Ti,
Cr and the like. In addition to MgO in the interlayer insulating layer 106 is also a silicon oxide film, TiO 2, Ta 2 O 5 , Al 2 O 3 and these laminates, the mixture of time and the like. The element electrodes may be made of other conductive materials other than the above-mentioned wiring materials.

【0067】次に、上述の製造方法を、画像形成装置の
製造に応用した例について説明する。図12を参照し
て、多数の平面型表面伝導型電子放出素子を形成した電
子源3(図12の271に対応する)をリアプレート2
81上に固定した後、基板271の、例えば5mm上方
に、フェースプレート286(ガラス基板283の内面
に蛍光膜284とメタルバック285が形成されて構成
される)を支持枠282を介して配置する。フェースプ
レート286、支持枠282及びリアプレート281の
接合部には、フリットガラスを塗布し、大気中或は窒素
雰囲気中で、加熱することで封着する。また、リアプレ
ート281への基板11の固定もフリットガラスで行
う。274は、表面伝導型電子放出素子及びダイオード
素子より構成される電子源素子である。また、272、
273は、それぞれX方向及びY方向配線である。
Next, an example in which the above-described manufacturing method is applied to the manufacture of an image forming apparatus will be described. Referring to FIG. 12, an electron source 3 (corresponding to 271 in FIG. 12) having a large number of planar surface conduction electron-emitting devices is mounted on a rear plate 2.
After being fixed on the substrate 81, a face plate 286 (formed by forming a fluorescent film 284 and a metal back 285 on the inner surface of a glass substrate 283) is disposed via a support frame 282, for example, 5 mm above the substrate 271. . Frit glass is applied to the joint between the face plate 286, the support frame 282, and the rear plate 281 and sealed by heating in air or nitrogen atmosphere. The fixing of the substrate 11 to the rear plate 281 is also performed with frit glass. Reference numeral 274 denotes an electron source element including a surface conduction electron-emitting device and a diode device. Also, 272,
273 is an X direction wiring and a Y direction wiring, respectively.

【0068】蛍光膜284は、モノクロームの場合は蛍
光体のみからなるが、本実施例では蛍光体はストライプ
形状を採用し、先にブラックストライプを形成し、その
間隙部に赤,緑,青の蛍光体を塗布し、蛍光膜284を
作製する。ブラックストライプの材料として通常よく用
いられている黒鉛を主成分とする材料を用いる。ガラス
基板283に蛍光体を塗布する方法として、本実施例で
は、スラリー法を用いた。また、蛍光膜284の内面側
には、通常、メタルバック285が設けられる。メタル
バック285は、蛍光膜製作後、蛍光膜の内面側表面の
平滑化処理(通常フィルミングと呼ばれる)を行い、そ
の後、A1を真空上着することで作製する。
The fluorescent film 284 is made of only a fluorescent material in the case of monochrome, but in this embodiment, the fluorescent material adopts a stripe shape, a black stripe is formed first, and red, green, and blue are formed in the gaps. A phosphor is applied to form a phosphor film 284. As a material for the black stripe, a material mainly containing graphite, which is generally used, is used. In this embodiment, a slurry method was used as a method of applying the phosphor on the glass substrate 283. A metal back 285 is usually provided on the inner surface side of the fluorescent film 284. The metal back 285 is manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then vacuum-coating A1.

【0069】フェースプレート286には、更に蛍光膜
284の導電性を高めるため、蛍光膜284の外面側
に、透明電極(不図示)を設ける場合もあるが、本実施
例では、メタルバックのみで十分な導電性が得られたの
で省略した。更に、前述の封着を行う際、カラーの場合
は各色蛍光体と電子放出素子とを対応させなくてはいけ
ないため、十分な位置合わせを行う。
The face plate 286 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 284 in order to further increase the conductivity of the fluorescent film 284. In this embodiment, however, only a metal back is used. Omitted because sufficient conductivity was obtained. Furthermore, when the above-mentioned sealing is performed, in the case of color, the phosphors of each color and the electron-emitting devices must be associated with each other, so that sufficient alignment is performed.

【0070】以上のようにして、構成されたガラス容器
内の雰囲気を排気管(不図示)を通じ真空ポンプにて排
気し、十分な真空度に達した後、容器外端子DOX1 な
いしDOXm とDOY1 ないしDOYn を通じ、電子放
出素子1の素子電極間に電圧を印加し、電子放出形成用
薄膜14に対して前述のフォーミング処理を行って、電
子放出部を有する電子放出素子を形成する。即ち、前述
の図5のスイッチング回路5,6と容器外端子の各々と
を接続することによりフォーミング処理を実行する。
The atmosphere in the glass container constructed as described above is evacuated by a vacuum pump through an exhaust pipe (not shown) to reach a sufficient degree of vacuum, and then the terminals DOX1 to DOXm and DOY1 to DOY1 to outside the container are reached. A voltage is applied between the device electrodes of the electron-emitting device 1 through DOYn, and the above-described forming process is performed on the thin film 14 for forming the electron emission to form an electron-emitting device having an electron-emitting portion. That is, the forming process is executed by connecting the switching circuits 5 and 6 of FIG. 5 and each of the terminals outside the container.

【0071】フォーミング処理における電圧波形は、前
述の図3に示す通りであるが、本実施例では以下の条件
に従った。図3を参照して、T1及びT2は電圧波形の
パルス幅とパルス間隔であり、T1を1ミリ秒、T2を
10ミリ秒とし、三角波の波高値(フォーミング時のピ
ーク電圧)は5Vとし、フォーミング処理は約1×10
-6トール(torr)の真空雰囲気下で60秒間行った。この
ようにして作成された電子放出部は、パラジウム元素を
主成分とする微粒子が分散配置された状態となり、その
微粒子の平均粒径は30オングストロームであった。
The voltage waveform in the forming process is as shown in FIG. 3 described above. In this embodiment, the following conditions were used. Referring to FIG. 3, T1 and T2 are the pulse width and pulse interval of the voltage waveform, T1 is 1 millisecond, T2 is 10 milliseconds, and the peak value (peak voltage during forming) of the triangular wave is 5 V; Forming process is about 1 × 10
Performed in a vacuum atmosphere of -6 torr for 60 seconds. The electron-emitting portion thus prepared was in a state in which fine particles containing palladium as a main component were dispersed and arranged, and the fine particles had an average particle size of 30 angstroms.

【0072】次に、全ての表面伝導型電子放出素子のフ
ォーミングが終了後、1×10-6トール程度の真空度
で、不図示の排気管をガスバーナーで熱することで溶着
し、外囲器の封止を行った。最後に封止後の真空度を維
持するために、ゲッター処理を行った。これは、封止を
行う直前に、高周波加熱等の加熱法により、画像形成装
置内の所定の位置(不図示)に配置されたゲッターを加
熱し、蒸着膜を形成する処理した。ゲッターはBa等を
主成分とした。
Next, after the forming of all the surface conduction electron-emitting devices is completed, the exhaust pipe (not shown) is welded by heating with a gas burner at a degree of vacuum of about 1 × 10 −6 Torr, and the surroundings are formed. The vessel was sealed. Finally, a getter process was performed to maintain the degree of vacuum after sealing. In this process, immediately before sealing, a getter disposed at a predetermined position (not shown) in the image forming apparatus was heated by a heating method such as high-frequency heating to form a deposited film. The getter was mainly composed of Ba or the like.

【0073】以上のように、構成された本実施例の画像
形成装置において、各電子放出素子には、容器外端子D
X1〜DXm、DY1〜DYnを通じ、走査信号及び変調信号を
不図示の信号発生部により、それぞれ印加することによ
り、電子放出させ、高圧端子Hvを通じ、メタルバック
285、或は透明電極(不図示)に数kV以上の高圧を
印加し、電子ビームを加速し、蛍光膜284に衝突さ
せ、励起・発光させることで画像を形成させる。
In the image forming apparatus of the present embodiment configured as described above, each of the electron-emitting devices has a terminal D outside the container.
A scanning signal and a modulation signal are applied by X1 to DXm and DY1 to DYn by a signal generation unit (not shown) to emit electrons, and a metal back 285 or a transparent electrode (not shown) is applied through a high voltage terminal Hv. , A high voltage of several kV or more is applied to accelerate the electron beam, collide with the fluorescent film 284, and excite and emit light to form an image.

【0074】以上述べた概略工程は、画像形成装置を作
製する上で必要であるが、例えば、各部材の材料等、詳
細な部分は上述内容に限られるものではなく、画像形成
装置の用途に適するように適宜選択されるのは言うまで
もない。以上説明したように、本実施例によれば、単純
マトリクス配線された表面伝導型電子放出素子に直列
に、ダイオード特性やMIM特性等の非線形な電圧−電
流特性を示す非線形素子が付加される。そして、逆電圧
印加時または低電圧印加時に、表面伝導型電子放出素子
にほとんど電流が流れない非線形素子の特性により、特
定の表面伝導型電子放出素子に対して通電した時の他の
表面伝導型電子放出素子への流れ込みが防止される。即
ち、表面伝導型電子放出素子が単純マトリクス配線され
たマルチ電子源を製造するに当たり必要となるフォーミ
ング処理において、特定の1素子のみをフォーミングす
ることが可能となる。
The outline steps described above are necessary for manufacturing an image forming apparatus. However, for example, detailed parts such as materials of each member are not limited to those described above. Needless to say, it is appropriately selected as appropriate. As described above, according to this embodiment, a non-linear element exhibiting a non-linear voltage-current characteristic such as a diode characteristic or an MIM characteristic is added in series to the surface conduction electron-emitting device wired in a simple matrix. When a reverse voltage is applied or a low voltage is applied, the characteristics of the nonlinear element through which almost no current flows through the surface conduction type electron-emitting device cause another surface conduction type when a specific surface conduction type electron-emitting device is energized. Flow into the electron-emitting device is prevented. That is, in a forming process required for manufacturing a multi-electron source in which surface conduction electron-emitting devices are arranged in a simple matrix wiring, it is possible to form only one specific device.

【0075】このように本実施例のフォーミング方法に
よれば、単純マトリクス配線された多数の表面伝導型電
子放出素子をフォーミングする際に、(1)フォーミン
グを行う素子を選択してフォーミングをすることができ
る、(2)ラインフォーミング、選択面フォーミング等
の部分フォーミングができ、配線に大電流を流さなくて
も良い、(3)部分フォーミングが可能なために、全体
的に不均一にも、均一にもフォーミングを行うことがで
きる(即ち、所望の素子に対して所望のフォーミング条
件でフォーミングを行うことができる)等の効果が得ら
れる。 [実施例2]次に、実施例2では、実施例1で示した方
法(図8参照)を、さらに、安定動作させる方法につい
て説明する。
As described above, according to the forming method of the present embodiment, when forming a large number of surface-conduction type electron-emitting devices wired in a simple matrix, (1) the element to be formed is selected and formed. (2) Partial forming such as line forming and selection surface forming can be performed, and a large current does not need to flow through the wiring. (3) Partial forming is possible, so that the whole is uneven or uniform. In addition, such an effect can be obtained that forming can be performed (that is, forming can be performed on desired elements under desired forming conditions). [Second Embodiment] In a second embodiment, a method for further stabilizing the method shown in the first embodiment (see FIG. 8) will be described.

【0076】図13は、ダイオードが形成されているN
型シリコン基板上に、電子放出素子である表面伝導型電
子放出素子を形成した電子源基板の一例を示す模式的断
面図である。実施例1との違いは、アイソレーション層
130が形成されている事である。図13において、1
01はN型シリコン基板、12はX方向配線、13はY
方向配線である。表面伝導型電子放出素子14は、電子
放出部形成用薄膜にフォーミング処理を施す事により形
成され、電子放出部を含む薄膜を備える。
FIG. 13 shows an N in which a diode is formed.
FIG. 2 is a schematic cross-sectional view showing an example of an electron source substrate in which a surface conduction electron-emitting device as an electron-emitting device is formed on a silicon substrate. The difference from the first embodiment is that an isolation layer 130 is formed. In FIG. 13, 1
01 is an N-type silicon substrate, 12 is an X-direction wiring, 13 is Y
Directional wiring. The surface conduction electron-emitting device 14 is formed by performing a forming process on a thin film for forming an electron-emitting portion, and includes a thin film including an electron-emitting portion.

【0077】N型シリコン器倍101の一部に、pウェ
ル拡散層102が形成されている。pウェル層102の
周囲には、ダイオードのアノード電極111と電気的に
接続されたn+層と、n層が形成される。さらに、ダイ
オードの回りにアイソレーション層130が形成されて
いる。これらのダイオード構造の上部は、SiO2より
なる絶縁層106で被覆され、アノード電極110、カ
ソード電極111には、それぞれアルミ配線113、1
14が接続されている。
A p-well diffusion layer 102 is formed in a part of the N-type silicon device 101. Around the p-well layer 102, an n + layer electrically connected to the anode electrode 111 of the diode and an n layer are formed. Further, an isolation layer 130 is formed around the diode. The upper portions of these diode structures are covered with an insulating layer 106 made of SiO 2 , and the anode electrode 110 and the cathode electrode 111 are provided with aluminum wirings 113 and 1, respectively.
14 are connected.

【0078】ダイオードは、アノード電極110とカソ
ード電極111との間に形成され、アノード電極110
は、アルミ配線113により、表面伝導型電子放出素子
14の電極116と電気的に接続される。表面伝導型電
子放出素子14のもう一方の電極117は、アルミ配線
120により、Y方向配線13と電気的に接続される。
また、ダイオードのカソード電極111は、アルミ配線
114により、X方向配線12と電気的に接続される。
The diode is formed between the anode electrode 110 and the cathode electrode 111, and is connected to the anode electrode 110.
Is electrically connected to the electrode 116 of the surface conduction electron-emitting device 14 by the aluminum wiring 113. The other electrode 117 of the surface conduction electron-emitting device 14 is electrically connected to the Y-direction wiring 13 by the aluminum wiring 120.
Further, the cathode electrode 111 of the diode is electrically connected to the X-directional wiring 12 by the aluminum wiring 114.

【0079】製造工程としては、実施例1で説明した
第3の工程で、シリコン基板101の所望の領域にP型
の不純物(導電型支配物質)をドープし、pウェル層1
02を形成した後に、pウェル層の回りにダイオード動
作を他と分離する為のアイソレーション層としてn+
130を形成すればよい。以上のようにアイソレーショ
ン層130を形成する事により、ダイオードセルを他の
セルと電気的に分離する事で、より安定なダイオード動
作を保証する事ができる。 [実施例3]実施例1と実施例2では、表面伝導型電子
放出素子を形成した電子源集積回路は、N型シリコン基
板上に集積回路を形成したが、実施例3では、P型シリ
コン基板上に集積回路を形成する一例を示す。
The manufacturing process has been described in the first embodiment.
In a third step, a desired region of the silicon substrate 101 is doped with a P-type impurity (conductivity-type controlling substance) to form a p-well layer 1.
After the formation of No. 02, the n + layer 130 may be formed around the p-well layer as an isolation layer for isolating the diode operation from the others. By forming the isolation layer 130 as described above, a more stable diode operation can be ensured by electrically separating the diode cell from other cells. Third Embodiment In the first and second embodiments, the electron source integrated circuit in which the surface conduction electron-emitting device is formed is an integrated circuit formed on an N-type silicon substrate. 1 shows an example of forming an integrated circuit on a substrate.

【0080】図14は、ダイオードが形成されているP
型シリコン基板上に、電子放出素子である表面伝導型電
子放出素子を形成した電子源基板の一例を示す模式的断
面図である。図14において、301はP型シリコン基
板、12はX方向配線、13はY方向配線である。表面
伝導型電子放出素子14は、電子放出部形成用薄膜にフ
ォーミング処理を施す事により形成され、電子放出部を
含む薄膜を備える。P型シリコン基板301の一部に、
Nウェル拡散層302が形成されている。nウェル層3
02の周囲には、ダイオードのアノード電極310と電
気的に接続されたn+層303が形成される。また、ダ
イオードのカソード電極311と電気的に接続されたp
+層とp層が形成される。
FIG. 14 shows a P in which a diode is formed.
FIG. 2 is a schematic cross-sectional view showing an example of an electron source substrate in which a surface conduction electron-emitting device as an electron-emitting device is formed on a silicon substrate. In FIG. 14, reference numeral 301 denotes a P-type silicon substrate, 12 denotes an X-direction wiring, and 13 denotes a Y-direction wiring. The surface conduction electron-emitting device 14 is formed by performing a forming process on a thin film for forming an electron-emitting portion, and includes a thin film including an electron-emitting portion. On a part of the P-type silicon substrate 301,
An N well diffusion layer 302 is formed. n-well layer 3
An n + layer 303 electrically connected to the anode electrode 310 of the diode is formed around the element 02. In addition, p is electrically connected to the cathode electrode 311 of the diode.
A + layer and a p layer are formed.

【0081】これらのダイオード構造の上部は、SiO
2よりなる絶縁層306で被覆され、アノード電極31
0、カソード電極311には、それぞれアルミ配線31
3、314が接続されている。ダイオードは、アノード
電極310とカソード電極311との間に形成され、ア
ノード電極310は、アルミ配線313により、表面伝
導型電子放出素子14の電極316と電気的に接続され
る。表面伝導型電子放出素子14のもう一方の電極31
7は、アルミ配線320により、Y方向配線、X方向配
線12と電気的に接続される。
The upper part of these diode structures is SiO
Covered with an insulating layer 306 made of 2, the anode electrode 31
0, the cathode electrode 311 has an aluminum wiring 31
3, 314 are connected. The diode is formed between the anode electrode 310 and the cathode electrode 311, and the anode electrode 310 is electrically connected to the electrode 316 of the surface conduction electron-emitting device 14 by the aluminum wiring 313. The other electrode 31 of the surface conduction electron-emitting device 14
7 is electrically connected to the Y-directional wiring and the X-directional wiring 12 by the aluminum wiring 320.

【0082】次に、図15と図16は、図14に示した
構造の機能素子の製造工程を例示する為の模式的断面図
である。以下、順に実施例3の表面伝導型電子放出素子
を形成した電子源集積回路の形成方法を、図15と図1
6を用いて説明する。第1の工程(図15の(1)参
照)では、P型シリコン基板301を用意する。
Next, FIGS. 15 and 16 are schematic cross-sectional views illustrating the manufacturing steps of the functional element having the structure shown in FIG. Hereinafter, a method of forming an electron source integrated circuit in which the surface conduction electron-emitting device of Embodiment 3 is formed will be described with reference to FIGS.
6 will be described. In the first step (see (1) in FIG. 15), a P-type silicon substrate 301 is prepared.

【0083】第2の工程(図15の(2)参照)では、
P型シリコン基板301上に、SiO2の絶縁層118
を被覆し、フォトレジストを利用してパターン形成す
る。第3の工程(図15の(3)参照)では、シリコン
基板301の所望の領域にn型の不純物(導電型支配物
質)をドーピングし、nウェル層302を形成する。
In the second step (see (2) of FIG. 15),
An insulating layer 118 of SiO2 is formed on a P-type silicon substrate 301.
And a pattern is formed using a photoresist. In the third step (see (3) in FIG. 15), a desired region of the silicon substrate 301 is doped with an n-type impurity (conductivity-type controlling substance) to form an n-well layer 302.

【0084】第4の工程(図15の(4)参照)では、
このnウェル層の中に、n+層、p層及びp+層を形成
し、ダイオード素子を作成する。第5の工程(図15の
(5)参照)では、以上の工程で構成された半導体構造
の上に、無機酸化物質のSiO2の絶縁層308の被覆
及びそのパターニングを行う。
In the fourth step (see (4) in FIG. 15),
An n + layer, a p layer, and a p + layer are formed in the n well layer to form a diode element. In the fifth step (see (5) in FIG. 15), the insulating layer 308 made of an inorganic oxide substance, SiO 2 , is coated and patterned on the semiconductor structure formed in the above steps.

【0085】第6の工程(図15の(6)参照)では、
このSiO2層のパターニングされた領域にアノード電
極310、カソード電極311及びY方向電極13を配
置する。第7の工程(図16の(7)参照)では、その
上に更に、無機酸化物質のSiO2の絶縁層319を被
覆し、またそのパターニングを行う。このSiO2の絶
縁層319はダイオード各部の絶縁層としての機能に加
え、表面伝導型電子放出素子及び配線電極を形成するた
めの下地層にもなっている。
In the sixth step (see (6) of FIG. 15),
The anode electrode 310, the cathode electrode 311 and the Y-direction electrode 13 are arranged in the patterned region of the SiO 2 layer. In a seventh step (see (7) in FIG. 16), an insulating layer 319 of SiO 2 of an inorganic oxide substance is further coated thereon and patterned. The SiO 2 insulating layer 319 functions as an insulating layer of each part of the diode and also serves as a base layer for forming a surface conduction electron-emitting device and a wiring electrode.

【0086】第8の工程(図16の(8)参照)では、
ダイオードのアノード電極310と表面伝導型電子放出
素子の電極316を電気的に接続するためのアルミ配線
313と、カソード電極311とX方向配線12を電気
的に接続するためのアルミ配線314と、Y方向配線1
3と表面伝導型電子放出素子の電極317を電気的に接
続するためのアルミ配線320を配置する。
In the eighth step (see (8) in FIG. 16),
An aluminum wiring 313 for electrically connecting the anode electrode 310 of the diode and the electrode 316 of the surface conduction electron-emitting device; an aluminum wiring 314 for electrically connecting the cathode electrode 311 and the X-directional wiring 12; Direction wiring 1
An aluminum wiring 320 for electrically connecting the electrode 3 to the electrode 317 of the surface conduction electron-emitting device is arranged.

【0087】第9の工程(図16の(9)参照)では、
X方向配線12をアルミ配線314と電気的に接続する
ように形成する。以上の説明した工程では、ダイオード
を形成するために、シリコン基板を用いたが、これに限
られるものではなく、例えば、Ga−As基板でも良
い。第10の工程(図16の(10)参照)では、表面
伝導型電子放出素子14を形成する。 [実施例4]次に、実施例4では、実施例3で示した
(図14参照)、表面伝導型電子放出素子を形成した電
子源集積回路をさらに、安定動作させる方法について説
明する。
In the ninth step (see (9) in FIG. 16),
The X-direction wiring 12 is formed so as to be electrically connected to the aluminum wiring 314. In the above-described steps, a silicon substrate is used to form a diode. However, the present invention is not limited to this. For example, a Ga-As substrate may be used. In the tenth step (see (10) in FIG. 16), the surface conduction electron-emitting device 14 is formed. Fourth Embodiment Next, in a fourth embodiment, a method for further stably operating the electron source integrated circuit having the surface conduction electron-emitting device shown in the third embodiment (see FIG. 14) will be described.

【0088】図17は、ダイオードが形成されているP
型シリコン基板上に、電子放出素子である表面伝導型電
子放出素子を形成した電子源基板の一例を示す模式的断
面図である。実施例3との違いは、アイソレーション層
330が形成されている事である。図17において、3
01はP型シリコン基板、12はX方向配線、13はY
方向配線である。表面伝導型電子放出素子14は、電子
放出部形成用薄膜にフォーミング処理を施す事により形
成され、電子放出部を含む薄膜を備える。
FIG. 17 shows a P in which a diode is formed.
FIG. 2 is a schematic cross-sectional view showing an example of an electron source substrate in which a surface conduction electron-emitting device as an electron-emitting device is formed on a silicon substrate. The difference from the third embodiment is that an isolation layer 330 is formed. In FIG. 17, 3
01 is a P-type silicon substrate, 12 is an X-direction wiring, 13 is Y
Directional wiring. The surface conduction electron-emitting device 14 is formed by performing a forming process on a thin film for forming an electron-emitting portion, and includes a thin film including an electron-emitting portion.

【0089】P型シリコン基板301の一部に、nウェ
ル拡散層302が形成されている。nウェル層302の
周囲には、ダイオードのアノード電極310と電気的に
接続されたn+層303が形成される。また、ダイオー
ドのカソード電極311と電気的に接続されたp+
と、n層が形成される。更に、ダイオードの周りにアイ
ソレーション層330が形成されている。
An n-well diffusion layer 302 is formed in a part of a P-type silicon substrate 301. Around the n-well layer 302, an n + layer 303 electrically connected to the anode electrode 310 of the diode is formed. In addition, a p + layer and an n layer electrically connected to the cathode electrode 311 of the diode are formed. Further, an isolation layer 330 is formed around the diode.

【0090】これらのダイオード構造の上部は、SiO
2よりなる絶縁層306で被覆され、アノード電極31
0、カソード電極311には、それぞれアルミ配線31
3、314が接続されている。ダイオードは、アノード
電極310とカソード電極311との間に形成され、ア
ノード電極310は、アルミ配線313により、表面伝
導型電子放出素子14の電極316と電気的に接続され
る。表面伝導型電子放出素子14のもう一方の電極31
7は、アルミ配線320により、Y方向配線13と電気
的に接続される。また、ダイオードのカソード電極31
1は、アルミ配線314により、X方向配線12に電気
的に接続される。
The upper part of these diode structures is SiO
Covered with an insulating layer 306 made of 2, the anode electrode 31
0, the cathode electrode 311 has an aluminum wiring 31
3, 314 are connected. The diode is formed between the anode electrode 310 and the cathode electrode 311, and the anode electrode 310 is electrically connected to the electrode 316 of the surface conduction electron-emitting device 14 by the aluminum wiring 313. The other electrode 31 of the surface conduction electron-emitting device 14
7 is electrically connected to the Y-directional wiring 13 by an aluminum wiring 320. In addition, the cathode electrode 31 of the diode
1 is electrically connected to the X-directional wiring 12 by an aluminum wiring 314.

【0091】製造工程としては、実施例2で説明した第
3の工程で、シリコン基板301の所望の領域にN型の
不純物(導電型支配物質)をドープし、nウェル層30
2を形成した後に、nウェル層の周りにダイオード動作
を他と分離する為のアイソレーション層としてp+層3
30を形成する。以上のように、アイソレーション層3
30を形成する事により、ダイオードセルを他のセルと
電気的に分離する事で、より安定なダイオード動作を保
証する事ができる。
As a manufacturing process, in the third step described in the second embodiment, a desired region of the silicon substrate 301 is doped with an N-type impurity (conductivity type controlling substance), and the n-well layer 30 is formed.
2 is formed, and ap + layer 3 is formed around the n-well layer as an isolation layer for isolating the diode operation from the others.
Form 30. As described above, the isolation layer 3
By forming 30, a more stable diode operation can be guaranteed by electrically separating the diode cell from other cells.

【0092】尚、以上の説明では、シリコン基板上に本
実施例の電子源セルを形成したが、これは、シリコン基
板に限定される必要はなく、例えば、ゲルマニウムやガ
リウム砒素であってもよい。また、以上、電子源セルが
マトリクス配置配線された場合について、説明してきた
が、構成がマトリクスに限定されることはなく、例え
ば、本実施例の電子源セルが一つであっても、内蔵する
ダイオードの整流作用によって、フォーミングの制御が
容易になることは言うまでもない。
In the above description, the electron source cell of this embodiment is formed on a silicon substrate. However, the present invention is not limited to the silicon substrate, and may be, for example, germanium or gallium arsenide. . Further, the case where the electron source cells are arranged in a matrix has been described above. However, the configuration is not limited to the matrix. Needless to say, the rectifying action of the diode facilitates forming control.

【0093】また、本実施例のシリコン基板上に、ダイ
オード及び表面伝導型電子放出素子を形成することによ
り、電子源を作成する場合は、電子源部のみならず、上
述したスイッチング回路や駆動回路も同じシリコン基板
上に形成することができ、装置をより小型化できる。 [実施例5]次に、非線形素子として、アモルファス・
シリコンを材料とするダイオードを用いた例を説明す
る。本実施例は、前記実施例1〜実施例4と異なり、基
板にガラス板を使用するため、大面積やコストの低減
が、可能だという利点を有する。
When the diode and the surface conduction electron-emitting device are formed on the silicon substrate of this embodiment to form an electron source, not only the electron source section but also the switching circuit and the driving circuit described above. Can be formed on the same silicon substrate, and the size of the device can be further reduced. [Embodiment 5] Next, an amorphous element is used as a nonlinear element.
An example using a diode made of silicon will be described. This embodiment is different from the first to fourth embodiments in that a glass plate is used as a substrate, and thus has an advantage that a large area and cost can be reduced.

【0094】電子源の一部の平面図を図18に示す。
又、図中のA−A’断面図を図19に示す。更に、本実
施例の電子源を製造するためのプロセスを表す図を図2
0(a)〜図20(j)に示す。図18において、41
2はX方向配線であり、DX1 〜DXn のn本の配線で
構成される。413はY方向配線であり、DY1 〜DY
m のm本の配線で構成される。
FIG. 18 is a plan view of a part of the electron source.
FIG. 19 is a sectional view taken along the line AA ′ in the figure. FIG. 2 is a diagram showing a process for manufacturing the electron source of this embodiment.
0 (a) to FIG. 20 (j). In FIG. 18, 41
Reference numeral 2 denotes an X-direction wiring, which is composed of n wirings DX1 to DXn. Reference numeral 413 denotes a Y-direction wiring, which is DY1 to DY.
and m wirings.

【0095】図19において、411はガラスを材料と
する絶縁性基板、412はX方向配線、413はY方向
配線である。414aは電子放出部形成用薄膜であり、
フォーミング処理を施すことにより電子放出部を含む薄
膜が形成され、表面伝導型電子放出素子414となる。
415a〜415cは素子電極、416は層間絶縁層、
417は素子電極415aとX方向配線412との電気
的接続を行うためのコンタクトホールである。418は
ダイオード素子であり、又419及び420はダイオー
ド素子418と素子電極415b及び415cとを電気
的に接続するためのコンタクトホールである。
In FIG. 19, 411 is an insulating substrate made of glass, 412 is an X-direction wiring, and 413 is a Y-direction wiring. Reference numeral 414a is a thin film for forming an electron-emitting portion,
By performing the forming process, a thin film including an electron-emitting portion is formed, and the surface-conduction electron-emitting device 414 is obtained.
415a to 415c are device electrodes, 416 is an interlayer insulating layer,
417 is a contact hole for making an electrical connection between the element electrode 415a and the X-direction wiring 412. 418 is a diode element, and 419 and 420 are contact holes for electrically connecting the diode element 418 to the element electrodes 415b and 415c.

【0096】次に、本実施例の電子源の製造方法を図2
0(a)〜図20(j)を参照して工程順に従って具体
的に説明する。 [工程−a](図20(a)参照) 清浄化したソーダ・ライムガラスからなる基板411上
に、真空蒸着により厚さ50オングストロームのCr,
厚さ6000オングストロームのAuを順次積層する。
その後、ホトレジスト(AZ1370ヘキスト社製)を
スピンナーにより回転塗布し、ベークする。その後、ホ
トマスク像を露光、現像して、X方向配線412のレジ
ストパターンを形成し、Au/Cr堆積膜をウェットエ
ッチングして所望の形状のX方向配線412を形成す
る。
Next, a method of manufacturing the electron source of this embodiment is shown in FIG.
0 (a) to FIG. 20 (j), a detailed description will be given in the order of steps. [Step-a] (Refer to FIG. 20 (a)) On a substrate 411 made of cleaned soda-lime glass, a 50 Å thick Cr,
Au having a thickness of 6000 Å is sequentially laminated.
Thereafter, a photoresist (manufactured by AZ1370 Hoechst) is spin-coated with a spinner and baked. Thereafter, the photomask image is exposed and developed to form a resist pattern of the X-direction wiring 412, and the Au / Cr deposited film is wet-etched to form the X-direction wiring 412 having a desired shape.

【0097】[工程−b](図20(b)参照) 次に厚さ0.8μmのシリコン酸化膜からなる層間絶縁
層416をRFスパッタ法により堆積する。 [工程−c](図20(c)参照) 工程−bで堆積したシリコン酸化膜(層間絶縁層41
6)上に厚さ5000オングストロームのアモルファス
−SiをプラズマCVD法により堆積し、イオン注入法
によりダイオード素子418を形成する。
[Step-b] (See FIG. 20B) Next, an interlayer insulating layer 416 made of a 0.8 μm thick silicon oxide film is deposited by RF sputtering. [Step-c] (see FIG. 20C) The silicon oxide film (the interlayer insulating layer 41) deposited in the step-b
6) Amorphous-Si having a thickness of 5000 Å is deposited thereon by a plasma CVD method, and a diode element 418 is formed by an ion implantation method.

【0098】[工程−d](図20(d)参照) さらに、厚さ0.8μmのシリコン酸化膜からなる層間
絶縁層416をRFスパッタ法により堆積する。 [工程−e](図20(e)参照) 工程−b,dで堆積したシリコン酸化膜(層間絶縁層4
16)にコンタクトホール417,419,420を形
成するためのホトレジストパターンを作り、これをマス
クとして層間絶縁層416をエッチングしてコンタクト
ホール417,419,420を形成する。エッチング
には例えばCF4 とH2 ガスを用いたRIE(Reactive
Ion Etching)法による。
[Step-d] (see FIG. 20D) Further, an interlayer insulating layer 416 made of a 0.8 μm thick silicon oxide film is deposited by RF sputtering. [Step-e] (see FIG. 20E) The silicon oxide film (interlayer insulating layer 4) deposited in steps-b and d
16) A photoresist pattern for forming the contact holes 417, 419 and 420 is formed, and the interlayer insulating layer 416 is etched using the photoresist pattern as a mask to form the contact holes 417, 419 and 420. For etching, for example, RIE (Reactive) using CF4 and H2 gas is used.
Ion Etching) method.

【0099】[工程−f](図20(f)参照) その後、素子電極415a〜415cと素子電極間ギャ
ップGとなるべきパターンをホトレジスト(RD−20
00N−41:日立化成社製)形成し、真空蒸着法によ
り、厚さ50オングストロームのTi、厚さ10オング
ストロームのNiを順次堆積する。ホトレジストパター
ンを有機溶剤で溶解し、Ni/Ti堆積膜をリフトオフ
し、素子電極間ギャップGを有する素子電極415a〜
415cを形成する。ここでは素子電極間ギャップGを
2μmとした。
[Step-f] (Refer to FIG. 20 (f)) Thereafter, a pattern to be the element electrode 415a to 415c and the gap G between the element electrodes is formed by a photoresist (RD-20).
00N-41: manufactured by Hitachi Chemical Co., Ltd., and a 50 Å thick Ti and a 10 Å thick Ni are sequentially deposited by a vacuum deposition method. The photoresist pattern is dissolved with an organic solvent, the Ni / Ti deposited film is lifted off, and the device electrodes 415a to 415a having a device electrode gap G are formed.
415c is formed. Here, the gap G between the device electrodes was 2 μm.

【0100】[工程−g](図20(g)参照) 素子電極415cの上にY方向配線のホトレジストパタ
ーンを形成した後、厚さ50オングストロームのTi、
厚さ5000AのAuを順次真空蒸着し、リフトオフに
より不要の部分を除去して、Y方向配線413を形成す
る。 [工程−h](図20(h)参照) 次に前述の実施例1にて用いた、図11に示す電子放出
部形成用薄膜414aのマスクを用いて、実施例1と同
様にして、膜厚10オングストロームのCr膜21を真
空蒸着により堆積・パターニングする。そして、この上
に有機Pd(ccp4230奥野製薬株式会社製)をス
ピンナーにより回転塗布後、300℃で10分間の加熱
焼成処理を行いPdからなる電子放出部形成用薄膜41
4aを形成する。このようにして形成された電子放出部
形成用薄膜414aは、Pdを主元素とする微粒子から
構成され、その膜厚は100オングストローム、シート
抵抗値は5×104Ω/□であった。尚、ここで述べる
微粒子膜とは、上述したように複数の微粒子が集合した
膜であり、その微細構造としては微粒子が個々に分散配
置した状態のみならず、微粒子が互いに隣接、或いは、
重なり合った状態(島状も含む)の膜をもさし、その粒
径とは、前記状態で粒子形状が認識可能な微粒子につい
ての径をいう。
[Step-g] (Refer to FIG. 20 (g)) After forming a photoresist pattern of a Y-directional wiring on the device electrode 415c, a 50 angstrom thick Ti,
Au having a thickness of 5000 A is sequentially vacuum-deposited, and unnecessary portions are removed by lift-off to form a Y-direction wiring 413. [Step-h] (see FIG. 20 (h)) Next, using the mask of the electron-emitting-portion-forming thin film 414a shown in FIG. A Cr film 21 having a thickness of 10 angstroms is deposited and patterned by vacuum evaporation. Then, an organic Pd (ccp4230 manufactured by Okuno Pharmaceutical Co., Ltd.) is spin-coated thereon by a spinner, and then heated and baked at 300 ° C. for 10 minutes to form an electron emission portion forming thin film 41 made of Pd.
4a is formed. The electron-emitting-portion-forming thin film 414a thus formed was composed of fine particles containing Pd as a main element, and had a thickness of 100 angstroms and a sheet resistance of 5 × 10 4 Ω / □. The fine particle film described here is a film in which a plurality of fine particles are aggregated as described above, and has a fine structure not only in a state in which the fine particles are individually dispersed and arranged, but also in a state where the fine particles are adjacent to each other, or
It refers to a film in an overlapped state (including an island shape), and the particle diameter refers to the diameter of the fine particles whose particle shape can be recognized in the above state.

【0101】[工程−i](図20(i)参照) Cr膜421および焼成後の電子放出部形成用薄膜41
4aを酸エッチャントによりウェットエッチングして所
望のパターンを形成する。このようにして形成された電
子放出部形成用薄膜414aに前述のフォーミング処理
を施すことにより表面伝導型電子放出素子414を形成
する。
[Step-i] (see FIG. 20 (i)) Cr film 421 and fired thin film 41 for forming electron-emitting portion
4a is wet-etched with an acid etchant to form a desired pattern. The surface conduction electron-emitting device 414 is formed by performing the above-described forming process on the thus formed electron-emitting-portion-forming thin film 414a.

【0102】[工程−j](図20(j)参照) コンタクトホール417部分以外にレジストを塗布する
ようなパターンを形成し、真空蒸着により厚さ50オン
グストロームのTi、厚さ1.1μmのAuを順次堆積
する。リフトオフにより不要の部分を除去することによ
り、コンタクトホール417を埋め込む。
[Step-j] (See FIG. 20 (j)) A pattern is formed such that a resist is applied to portions other than the contact holes 417, and 50 Å thick Ti and 1.1 μm thick Au are formed by vacuum evaporation. Are sequentially deposited. Unnecessary portions are removed by lift-off to bury the contact holes 417.

【0103】以上の工程により同一基板上にX方向配線
412、層間絶縁層416、Y方向配線413、素子電
極415a〜415c、電子放出部形成用薄膜414、
ダイオード素子418等を形成し、表面伝導型電子放出
素子の単純マトリクス配線基板が形成される。なお上記
工程は薄膜,フォトリソグラフィ,エッチング等の技術
を用いた例であるが、これに限られるものではなく、配
線形成技術である印刷などを用いてもよいし、その他種
々の技術によってもよい。
Through the above steps, the X-directional wiring 412, the interlayer insulating layer 416, the Y-directional wiring 413, the device electrodes 415a to 415c, the electron emitting portion forming thin film 414,
The diode element 418 and the like are formed, and a simple matrix wiring substrate of the surface conduction electron-emitting device is formed. Note that the above process is an example using a technique such as thin film, photolithography, and etching. However, the present invention is not limited to this. For example, printing as a wiring forming technique may be used, or other various techniques may be used. .

【0104】また、各部材の材料にも自由度があり、例
えば配線材料は通常電極材として使用されるものであれ
ばよく、Au,Ag,Cu,Al,Ni,W,Ti,C
rなどがあげられる。層間絶縁層16もシリコン酸化膜
の他にMgO,TiO2 ,Ta25,Al23およびこ
れらの積層物,混合物などがあげられる。また素子電極
415a〜415cは先にあげた配線材料以外にも導電
性を有する他の材料を用いてよい。
The materials of the respective members also have a certain degree of freedom. For example, the wiring material may be any material that is usually used as an electrode material, such as Au, Ag, Cu, Al, Ni, W, Ti, C
r and the like. In addition to MgO, TiO 2, Ta 2 O 5, Al 2 O 3 and these laminates of interlayer insulating layer 16 is also a silicon oxide film, and a mixture thereof. For the device electrodes 415a to 415c, other conductive materials may be used in addition to the above-described wiring materials.

【0105】尚、本実施例の方法を、実施例1と同様に
画像表示装置に応用しても有効であったことはいうまで
もない。 [実施例6]次に、非線形素子として、ポリ・シリコン
を材料とするダイオードを用いた例を説明する。本実施
例は、実施例5と同様にガラス基板を使用可能であるた
め、大面積化やコストの低減が容易である。更に、アモ
ルファスシリコンを材料とした場合よりも、大電流を流
せるダイオードを小型に作成できるため、より、微細な
ピッチで配列することが可能である。
It is needless to say that the method of this embodiment is also effective when applied to an image display device as in the first embodiment. [Embodiment 6] Next, an example in which a diode made of polysilicon is used as a nonlinear element will be described. In this embodiment, a glass substrate can be used similarly to the fifth embodiment, so that it is easy to increase the area and reduce the cost. Further, since a diode capable of flowing a large current can be made smaller than a case where amorphous silicon is used as a material, the diodes can be arranged at a finer pitch.

【0106】本実施例の電子源は、平面形状が、前記実
施例5とほぼ等しい為、平面図は省略し、図21に断面
を示す。図21は、ダイオードが形成されているガラス
基板511上に、電子放出素子である表面伝導型電子放
出素子を形成した電子源基板の一例を示す模式断面図で
ある。
The electron source of the present embodiment has a plane shape substantially equal to that of the fifth embodiment, so that a plan view is omitted and a cross section is shown in FIG. FIG. 21 is a schematic cross-sectional view showing an example of an electron source substrate in which a surface conduction electron-emitting device as an electron-emitting device is formed on a glass substrate 511 on which a diode is formed.

【0107】同図において、511はガラス基板、51
2はX方向配線、513はY方向配線である。514a
は電子放出部形成用薄膜であり、フォーミング処理を施
すことにより電子放出部を含む薄膜が形成され、表面伝
導型電子放出素子514となる。ガラス基板上にPウェ
ル拡散層であるポリシリコン602が形成されている。
Pウェル層602の周囲には、ダイオードのアノード電
極610と電気的に接続されたp+層603が形成され
る。また、ダイオードのカソード電極611と電気的に
接続されたn+層と、n層が形成される。
In the figure, reference numeral 511 denotes a glass substrate;
Reference numeral 2 denotes an X-direction wiring, and 513 denotes a Y-direction wiring. 514a
Is a thin film for forming an electron-emitting portion, and a thin film including an electron-emitting portion is formed by performing a forming process, and becomes a surface conduction electron-emitting device 514. Polysilicon 602 which is a P-well diffusion layer is formed on a glass substrate.
Around the P well layer 602, ap + layer 603 electrically connected to the anode electrode 610 of the diode is formed. Further, an n + layer electrically connected to the cathode electrode 611 of the diode and an n layer are formed.

【0108】これらのダイオード構造の上部は、SiO
2よりなる絶縁層606で被覆され、アノード電極61
0、カソード電極611には、それぞれアルミ配線61
3、615が接続されている。ダイオードは、アノード
電極610とカソード電極611との間に形成され、ア
ノード電極610は、アルミ配線613により、表面伝
導型電子放出素子514の電極616と電気的に接続さ
れる。表面伝導型電子放出素子514のもう一方の電極
617は、アルミ配線620により、Y方向配線513
と電気的に接続される。また、ダイオードのカソード電
極611は、アルミ配線614により、X方向配線51
2と電気的に接続される。
The upper part of these diode structures is made of SiO
2 covered with an insulating layer 606 made of
0, the cathode electrode 611 has aluminum wiring 61
3, 615 are connected. The diode is formed between the anode electrode 610 and the cathode electrode 611, and the anode electrode 610 is electrically connected to the electrode 616 of the surface conduction electron-emitting device 514 by the aluminum wiring 613. The other electrode 617 of the surface conduction electron-emitting device 514 is connected to the Y-direction wiring 513 by the aluminum wiring 620.
Is electrically connected to The cathode electrode 611 of the diode is connected to the X-direction wiring 51 by the aluminum wiring 614.
2 is electrically connected.

【0109】次に、図22(1)〜図22(9)は図2
1に示した構造の、本実施例の機能素子付きの電子源の
製造工程を例示する為の模式的断面図である。まず、図
22(1)の工程では、清浄したガラス基板511上に
RFマグネトロン・スパッタでアモルファスシリコン膜
620を形成する。次に、図22(2)の工程では、ア
モルファスシリコン膜620にArレーザを、溶融が起
らない程度に室温で照射して多結晶化しポリシリコン膜
621を形成する。
Next, FIGS. 22 (1) to 22 (9) correspond to FIG.
FIG. 2 is a schematic cross-sectional view for illustrating a manufacturing process of the electron source with the functional element of the present embodiment having the structure shown in FIG. First, in the step of FIG. 22A, an amorphous silicon film 620 is formed on a cleaned glass substrate 511 by RF magnetron sputtering. Next, in the step of FIG. 22B, the amorphous silicon film 620 is irradiated with an Ar laser at room temperature to such an extent that melting does not occur, and polycrystalline to form a polysilicon film 621.

【0110】図22(3)の工程では、シリコン基体6
01の所望の領域にp型の不純物(導電型支配物質)を
ドープし、pウェル層602を形成し、図22(4)の
工程では、このpウェル層の中に、p+層、n層および
+層を形成し、ダイオード素子を作成する。更に、図
22(5)の工程では、ガラス基板511上に、真空条
着によりAu/Crを順次積層した後、ホトレジスト
(AZ1370ヘキスト社製)をスピンナーにより回転
塗布、ベークした後、ホトマスク像を露光、現像して、
下配線のレジストパターンを形成し、Au/Cr堆積膜
をウェットエッチングして下配線512を形成する。
In the step of FIG. 22C, the silicon substrate 6
P-type impurity (conductivity type dominated material) is doped in a desired region of 01, to form a p-well layer 602, in the step of FIG. 22 (4), in the p-well layer, p + layer, n A layer and an n + layer are formed to form a diode element. Further, in the step of FIG. 22 (5), after Au / Cr is sequentially laminated on the glass substrate 511 by vacuum deposition, a photoresist (manufactured by AZ1370 Hoechst) is spin-coated with a spinner and baked. Exposure, development,
A resist pattern for the lower wiring is formed, and the Au / Cr deposition film is wet-etched to form a lower wiring 512.

【0111】図22(6)の工程では、シリコン酸化膜
からなる層間絶縁層606をRFスパッタ法により堆積
し、フォトレジストおよびエッチング(RIE法)によ
りコンタクトホールを形成した。図22(7)の工程で
は、ダイオードのアノード電極610と表面伝導型電子
放出素子の電極616を電気的に接続する為のアルミ配
線613と、カソード電極611とX方向配線512を
電気的に接続する為のアルミ配線614と、Y方向配線
513と表面伝導型電子放出素子の電極617を電気的
に接続する為のアルミ配線620をフォトレジストでパ
ターン形成し、真空蒸着により堆積し、リフトオフによ
り形成する。
In the step of FIG. 22 (6), an interlayer insulating layer 606 made of a silicon oxide film was deposited by RF sputtering, and a contact hole was formed by photoresist and etching (RIE). In the step of FIG. 22 (7), the aluminum wiring 613 for electrically connecting the anode electrode 610 of the diode and the electrode 616 of the surface conduction electron-emitting device, and the cathode electrode 611 and the X-direction wiring 512 are electrically connected. Wiring 614 for wiring, and aluminum wiring 620 for electrically connecting the Y-direction wiring 513 and the electrode 617 of the surface conduction electron-emitting device are patterned with a photoresist, deposited by vacuum evaporation, and formed by lift-off. I do.

【0112】次に、同様に、図22(8)の工程では、
Au/TiによりX方向配線512をアルミ配線614
と電気的に接続するように形成する。図22(9)の工
程では、表面伝導型電子放出素子514を形成する。こ
の表面伝導型電子放出素子514の形成法については、
前記実施例5と同様である為、説明を省略する。
Next, similarly, in the step of FIG.
The X-direction wiring 512 is changed to the aluminum wiring 614 by Au / Ti.
It is formed so as to be electrically connected to. In the step of FIG. 22 (9), a surface conduction electron-emitting device 514 is formed. Regarding the method of forming the surface conduction electron-emitting device 514,
The description is omitted because it is the same as the fifth embodiment.

【0113】本実施例においても、ダイオードを形成し
た後に、該ダイオードを介して表面伝導型放出素子に、
通電フォーミングを行なうことにより、多数の表面伝導
型放出素子の特性を均一にすることが可能であった。ま
た、画像表示装置の製造に応用しても、非常に有効で、
表示輝度の均一性を向上することが可能であった。
Also in this embodiment, after the diode is formed, the surface conduction electron-emitting device is connected through the diode.
By performing the energization forming, it was possible to make the characteristics of many surface conduction type emission elements uniform. It is also very effective when applied to the manufacture of image display devices,
It was possible to improve the uniformity of display luminance.

【0114】以上、前述した(第一の問題点)を解決し
得る本発明の好ましい実施例について説明した。次に、
本発明の実施により前述した(第二の問題点)を解決し
た好ましい例について、実施例7〜実施例8で説明す
る。 [実施例7]図23は、電子源の駆動方法の1例を示し
た回路図で、図中の基板(SUB)には、表面伝導型放
出素子(ES)とダイオード素子(D)がマトリクス状
に形成されている。尚、このような電子源は、例えば前
記の実施例1〜実施例6で説明した方法のうちのいずれ
かを用いれば容易に形成されるものである。
The preferred embodiment of the present invention capable of solving the above-mentioned (first problem) has been described. next,
Preferable examples in which the above-mentioned (second problem) has been solved by implementing the present invention will be described in Examples 7 to 8. [Embodiment 7] Fig. 23 is a circuit diagram showing an example of a method of driving an electron source. A substrate (SUB) in the figure includes a surface conduction electron-emitting device (ES) and a diode device (D) in a matrix. It is formed in a shape. Note that such an electron source can be easily formed by using any of the methods described in the first to sixth embodiments.

【0115】本発明の駆動方法においては、表面伝導型
放出素子に印加する駆動電圧が、ダイオード素子(D)
の整流特性に対して順方向に作用するダイオード素子
(D)を配置する。すなわち、本実施例においては、図
示のように表面伝導型放出素子と直列に設けられたダイ
オード素子(D)は、カソードが行方向配線型に、アノ
ードが列方向配線側に向くよう接続されている。
In the driving method according to the present invention, the driving voltage applied to the surface conduction electron-emitting device is a diode device (D).
A diode element (D) that acts in the forward direction on the rectification characteristics of (1) is disposed. That is, in the present embodiment, the diode element (D) provided in series with the surface conduction electron-emitting device as shown in the figure is connected such that the cathode faces the row wiring and the anode faces the column wiring. I have.

【0116】また、701は走査回路702は変調回路
で、走査回路701は端子DX1〜DXmを介して電子源
の行方向配線と接続し、変調回路702は端子DY1〜
DYnを介して電子源の列方向配線と接続している。
尚、走査回路701および変調回路702の出力部は、
例えば図24に示すようにスイッチング素子(FET)
をトーテムポール型に接続した回路を用い、各FETの
ゲート(GPC1〜GPCM,GNC1〜GNCM,GPR1〜G
PRN,GNR1〜GNRN)に適宜の信号を印加するもので
あれば良い。尚、712は行方向配線、713は列方向
配線を各々示す。
Further, reference numeral 701 denotes a scanning circuit 702, which is a modulation circuit. The scanning circuit 701 is connected to the row wiring of the electron source via terminals DX1 to DXm, and the modulation circuit 702 is connected to terminals DY1 to DY1.
It is connected to the column wiring of the electron source via DYn.
The output units of the scanning circuit 701 and the modulation circuit 702 are:
For example, as shown in FIG. 24, a switching element (FET)
Are connected in a totem pole type, and the gates of each FET (GPC1-GPCM, GNC1-GNCM, GPR1-G
PRN, GNR1 to GNRN). Incidentally, reference numeral 712 denotes a row direction wiring, and 713 denotes a column direction wiring.

【0117】かかる構成によれば、前述の図43で例示
した様な駆動電圧を印加した場合、表面伝導型放出素子
の駆動電圧はダイオード素子(D)に対して順方向に作
用するが、スパイク状のノイズSP(−)に対しては逆
方向に作用する。したがって、ダイオード素子(D)の
作用により、表面伝導型放出素子に印加される電圧波形
は、例えば図25の25A、25B、25Cに例示する
ようになる。(尚、これらのグラフは、図46の34
J、34K、34Lの電圧波形に対応している。)すな
わち、本実施例によれば、各表面伝導型放出素子にスパ
イク状のノイズSP(−)が印加されない為、従来問題
となっていた表面伝導型放出素子の特性劣化や破壊とい
った現象は発生しなくなり、マルチ電子源の寿命を大幅
に長くすることに成功した。
According to this configuration, when a driving voltage as illustrated in FIG. 43 is applied, the driving voltage of the surface conduction electron-emitting device acts on the diode element (D) in the forward direction, but the spike It acts in the opposite direction on the noise SP (-). Therefore, the voltage waveform applied to the surface conduction electron-emitting device by the action of the diode element (D) is exemplified by, for example, 25A, 25B, and 25C in FIG. (Note that these graphs correspond to 34 in FIG. 46.
It corresponds to the voltage waveforms of J, 34K, and 34L. That is, according to the present embodiment, since no spike noise SP (-) is applied to each surface conduction electron-emitting device, phenomena such as characteristic deterioration and destruction of the surface conduction electron-emitting device, which have conventionally been problems, occur. And succeeded in greatly extending the life of the multi-electron source.

【0118】尚、図24の走査回路701のかわりに、
例えば図26の示す構成の回路を用いることも可能であ
る。すなわち、各行方向配線に対して、グランドレベル
と接続するか否かを制御する為のスイッチング素子を1
個ずつ設けたものである。表面伝導型放出素子と直列に
接続されたダイオード素子が電流の周り込みを防止する
ことから、走査する行のみをグランドレベルと接続し、
他の行はフローティング状態にしても所定の走査が可能
な為、このような回路を用いることもできる。このよう
な回路においても、ノイズ防止効果はもちろん得られ
る。この構成によれば、図24の走査回路と比較して、
スイッチング素子の数が半数で済むという利点がある。
Incidentally, instead of the scanning circuit 701 in FIG. 24,
For example, a circuit having the configuration shown in FIG. 26 can be used. That is, for each row direction wiring, one switching element for controlling whether or not to connect to the ground level is provided.
It is provided individually. Since the diode element connected in series with the surface conduction type emission element prevents the current from flowing around, only the scanning row is connected to the ground level,
Such a circuit can also be used because other rows can perform predetermined scanning even in a floating state. Even in such a circuit, a noise prevention effect can be obtained. According to this configuration, compared to the scanning circuit of FIG.
There is an advantage that the number of switching elements can be reduced to half.

【0119】次に、上述のノイズ防止可能な駆動方法を
画像形成装置に応用した例について説明する。画像形成
装置に応用する場合には、例えば実施例1で説明した方
法により表示パネルを作成し、これに以下に例示するよ
うな回路を付加した。図27は、NTSC方式のテレビ
信号に基づきテレビジョン表示を行なうための駆動回路
の概略構成をブロック化して示したもので、図中、90
1は前記表示パネルであり、また、902は走査回路、
903は制御回路、904はシフトレジスタ、905は
ラインメモリ、906は同期信号分離回路、907は変
調信号発生器、Vx及びVaは直流電圧源である。
Next, an example in which the above-described driving method capable of preventing noise is applied to an image forming apparatus will be described. When applied to an image forming apparatus, for example, a display panel was created by the method described in the first embodiment, and a circuit as exemplified below was added thereto. FIG. 27 is a block diagram showing a schematic configuration of a drive circuit for performing television display based on an NTSC television signal.
1 is the display panel, 902 is a scanning circuit,
903 is a control circuit, 904 is a shift register, 905 is a line memory, 906 is a synchronization signal separation circuit, 907 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0120】以下、各部の機能を説明してゆくが、まず
表示パネル901は、端子Dx1ないしDxm、及び端
子Dy1ないしDyn、及び高圧端子Hvを介して外部
の電気回路と接続している。このうち、端子Dx1ない
しDxmには、前記表示パネル内に設けられているマル
チ電子ビーム源、即ちM行N列の行列状にマトリクス配
線された表面伝導型放出素子群を一行(N素子)づつ順
次駆動してゆくための走査信号が印加される。一方、端
子Dy1ないしDynには、前記走査信号により選択さ
れた一行の表面伝導型放出素子の各素子の出力電子ビー
ムを制御するための変調信号が印加される。また、高圧
端子Hvには、直流電圧源Vaより、例えば10K
[V]の直流電圧が供給されるが、これは表面伝導型放
出素子より出力される電子ビームに蛍光体を励起するの
に十分なエネルギーを付与するための加速電圧である。
次に、走査回路902について説明する。同回路は、内
部にM個のスイッチング素子を備えるもので、(図中、
S1ないしSmで模式的に示している)、各スイッチン
グ素子は、直流電圧源Vxの出力電圧もしくは0[V]
(グランドレベル)のいずれか一方を選択し、表示パネ
ル901の端子Dx1ないしDxmと電気的に接続する
ものである。S1ないしSmの各スイッチング素子は、
制御回路903が出力する制御信号TSCANに基づいて動
作するものだが、実際には例えばFETの様なスイッチ
ング素子を組み合わせることにより容易に構成する事が
可能である。
Hereinafter, the function of each part will be described. First, the display panel 901 is connected to an external electric circuit via terminals Dx1 to Dxm, terminals Dy1 to Dyn, and a high voltage terminal Hv. Among them, terminals Dx1 to Dxm are provided with a multi-electron beam source provided in the display panel, that is, a group of surface conduction type emission elements arranged in a matrix of M rows and N columns, one row (N element) at a time. A scanning signal for sequentially driving is applied. On the other hand, to the terminals Dy1 to Dyn, a modulation signal for controlling the output electron beam of each element of the one row of surface conduction electron-emitting devices selected by the scanning signal is applied. The high voltage terminal Hv is connected to the DC voltage source Va by, for example, 10K.
A DC voltage of [V] is supplied, which is an accelerating voltage for applying sufficient energy to the electron beam output from the surface conduction electron-emitting device to excite the phosphor.
Next, the scanning circuit 902 will be described. The circuit has M switching elements inside (in the figure,
S1 to Sm), each switching element is connected to the output voltage of the DC voltage source Vx or 0 [V].
(Ground level) and is electrically connected to the terminals Dx1 to Dxm of the display panel 901. Each of the switching elements S1 to Sm is
Although it operates based on the control signal TSCAN output from the control circuit 903, in practice, it can be easily configured by combining switching elements such as FETs.

【0121】なお、前記直流電圧源Vxは、本実施例の
場合には、前記表面伝導型放出素子の特性に基づき7
[V]の一定電圧を出力するよう設定している。また、
制御回路903は、外部より入力する画像信号に基づい
て適切な表示が行われるように各部の動作を整合させる
働きを持つものである。次に説明する同期信号分離回路
906より送られる同期信号Tsyncに基づいて、各部に
対してTscan及びTsftおよびTmryの各制御信号を発生
する。なお、各制御信号のタイミングに関しては、後に
図32を用いて詳しく説明する。
In the case of the present embodiment, the DC voltage source Vx is controlled based on the characteristics of the surface conduction electron-emitting device.
It is set to output a constant voltage of [V]. Also,
The control circuit 903 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. Based on the synchronization signal Tsync sent from the synchronization signal separation circuit 906 described below, each control signal of Tscan, Tsft, and Tmry is generated for each unit. The timing of each control signal will be described later in detail with reference to FIG.

【0122】同期信号分離回路906は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、良く知られて
いるように周波数分離(フィルター)回路を用いば、容
易に構成できるものである。同期信号分離回路906に
より分離された同期信号は、良く知られるように垂直同
期信号と水平同期信号よりなるが、ここでは説明の便宜
上、Tsync信号として図示した。一方、前記テレビ信号
から分離された画像の輝度信号成分を便宜上DATA信
号と表すが、同信号はシフトレジスタ904に入力され
る。
A synchronizing signal separating circuit 906 separates a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside. As is well known, a frequency separating (filter) is used. If a circuit is used, it can be easily configured. The synchronization signal separated by the synchronization signal separation circuit 906 is composed of a vertical synchronization signal and a horizontal synchronization signal as is well known, but is shown here as a Tsync signal for convenience of explanation. On the other hand, the luminance signal component of the image separated from the television signal is referred to as a DATA signal for convenience, and the signal is input to the shift register 904.

【0123】シフトレジスタ904は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
ごとにシリアル/パラレル変換するためのもので、前記
制御回路903より送られる制御信号Tsftに基づいて
動作する。(即ち、制御信号Tsftは、シフトレジスタ
904のシフトクロックであると言い換えても良い。)
シリアル/パラレル変換された画像1ライン分(電子放
出素子N素子分の駆動データに相当する)のデータは、
Id1ないしIdnのN個の並列信号として前記シフト
レジスタ904より出力される。
The shift register 904 is for serially / parallel converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 903. Works. (That is, the control signal Tsft may be rephrased as a shift clock of the shift register 904.)
The data of one line of the serial / parallel-converted image (corresponding to the drive data of N electron-emitting devices)
The shift register 904 outputs as N parallel signals Id1 to Idn.

【0124】ラインメモリ905は、画像1ライン分の
データを必要時間の間だけ記憶するための記憶装置であ
り、制御回路903より送られる制御信号Tmryにした
がって適宜Id1ないしIdnの内容を記憶する。記憶
された内容は、I'd1ないしI'dnとして出力され、
変調信号発生器907に入力される。
The line memory 905 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 903. The stored contents are output as I'd1 to I'dn,
It is input to modulation signal generator 907.

【0125】変調信号発生器907は、前記画像データ
I'd1ないしI'dnの各々に応じて、表面伝導型放出
素子の各々を適切に駆動変調するための信号源で、その
出力信号は、端子Dy1ないしDynを通じて表示パネ
ル901内の表面伝導型放出素子に印加される。変調信
号発生器907としては、一定電圧のパルスを発生する
が入力されるデータに応じて適宜パルスの長さを変調す
るようなパルス幅変調方式のもの、もしくは、一定の長
さの電圧パルスを発生するが入力されるデータに応じて
適宜電圧パルスの波高値を変調するような電圧変調方式
のものを用いる事が可能である。
A modulation signal generator 907 is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of the image data I'd1 to I'dn. The voltage is applied to the surface conduction electron-emitting devices in the display panel 901 through the terminals Dy1 to Dyn. As the modulation signal generator 907, a pulse generator of a pulse width modulation type which generates a pulse of a constant voltage and appropriately modulates the length of the pulse according to input data, or a voltage pulse of a constant length is used. It is possible to use a voltage modulation method that modulates the peak value of the voltage pulse appropriately according to the generated data.

【0126】以上、図27に示された各部の機能につい
て述べたが、全体動作の説明に移る前に図28ないし図
31を用いて前記表示パネル901の動作についてより
詳しく説明しておく。図示の便宜上、表示パネルの画素
数を6×6(即ちM=N=6)として説明するが、実際
に用いる表示パネル901はこれよりもはるかに多数の
画素を備えたものである事は言うまでもない。
The function of each unit shown in FIG. 27 has been described above. Before proceeding to the description of the overall operation, the operation of the display panel 901 will be described in more detail with reference to FIGS. For convenience of illustration, the number of pixels of the display panel is described as 6 × 6 (that is, M = N = 6), but it goes without saying that the display panel 901 actually used has a much larger number of pixels. No.

【0127】図28に示すのは、6行6列の行列状にダ
イオード素子を直列に接続した表面伝導型放出素子をマ
トリクス配線したマルチ電子ビーム源であり、説明上、
各素子を区別するためにD(1,1),D(1,2)な
いしはD(6,6)のように(X,Y)座標で位置を示
している。このようなマルチ電子ビーム源を駆動して画
像を表示していく際には、X軸と平行な画像の1ライン
を単位として、ライン順次に画像を形成する方法をとっ
ている。画像の1ラインに対応した電子放出素子を駆動
するには、Dx1ないしDx6のうち表示ラインに対応
する行の端子に0[V]を、それ以外の端子には7
[V]を印加する。それと同期して、当該ラインの画像
パターンにしたがってDy1ないしDy6の各端子に変
調信号を印加する。
FIG. 28 shows a multi-electron beam source in which surface conduction electron-emitting devices in which diode elements are connected in series in a 6 × 6 matrix are arranged in a matrix.
In order to distinguish each element, the position is indicated by (X, Y) coordinates such as D (1, 1), D (1, 2) or D (6, 6). When an image is displayed by driving such a multi-electron beam source, a method of forming an image in a line-sequential manner using one line of the image parallel to the X axis as a unit is adopted. In order to drive the electron-emitting device corresponding to one line of the image, 0 [V] is applied to the terminal of the row corresponding to the display line among Dx1 to Dx6, and 7 to the other terminals.
[V] is applied. In synchronization with this, a modulation signal is applied to each terminal of Dy1 to Dy6 according to the image pattern of the line.

【0128】例えば、図29に示すような画像パターン
を表示する場合を例にとって説明する。説明の便宜上、
画像パターンの発光部の輝度は等しく、例えば100
[フートランバート]相当であるとする。前記表示パネ
ル901においては、蛍光体に従来公知のP−22を用
い、加速電圧を10K[V]とし、画面表示の繰り返し
周波数を60[Hz]とし、電子放出素子としての前記
特性の表面伝導型放出素子を用いたが、この場合には1
00[フートランバート]の輝度を得るのに、発光画素
に対応する素子には10マイクロ[秒]の間14[V]
の電圧を印加するのが適当であった。(なお、この数値
は各パラメータを変更すれば当然変るべきものであ
る。)そこで、図29の画像のうち、例えば第3ライン
目を発光させる期間中を例にとって説明する。図30
は、前記画像の第3ライン目を発光させる間に、端子D
x1ないしDx6、および端子Dy1ないしDy6を通
じてマルチ電子ビーム源に印加する電圧値を示したもの
で、同図から明らかなように、D(2,3),D(3,
3),D(4,3)の各表面伝導型放出素子には、14
[V]が印加されて電子ビームが出力される一方、上記
3素子以外は7[V](図中斜線で示す素子)もしくは
0[V](図中白ぬきで示す素子)が印加されるが、こ
れは電子放出のしきい値電圧以下であるためこれらの素
子からは電子ビームは出力されない。
For example, a case where an image pattern as shown in FIG. 29 is displayed will be described. For convenience of explanation,
The luminance of the light emitting portion of the image pattern is equal, for example, 100
It is assumed to be equivalent to [Foot Lambert]. In the display panel 901, conventionally known P-22 is used as the phosphor, the acceleration voltage is set to 10 K [V], the repetition frequency of the screen display is set to 60 [Hz], and the surface conduction of the characteristics as the electron-emitting device is performed. A type emission element was used.
In order to obtain a luminance of 00 [Foot Lambert], 14 [V] for 10 micro [seconds] is required for the element corresponding to the luminescent pixel.
Was suitably applied. (Note that this numerical value should be changed if each parameter is changed.) Therefore, an example will be described in which the image of FIG. 29 is, for example, during the period of emitting the third line. FIG.
Is a terminal D while emitting the third line of the image.
It shows voltage values applied to the multi-electron beam source through x1 to Dx6 and terminals Dy1 to Dy6. As is apparent from FIG. 6, D (2,3), D (3,
3), D (4,3) has 14
While [V] is applied to output an electron beam, 7 [V] (elements indicated by oblique lines in the figure) or 0 [V] (elements indicated by blank areas in the figure) is applied to the elements other than the above three elements. However, since this is lower than the threshold voltage of electron emission, no electron beam is output from these elements.

【0129】同様の方法で、他のラインについても図2
9の表示パターンにしたがってマルチ電子ビーム源を駆
動してゆくが、この様子を時系列的に示したのが図31
のタイムチャートである。同図に示すように、第1ライ
ンから順次1ラインずつ駆動してゆくことにより1画面
の表示が行われるが、これをこれを毎秒60画面の速さ
で繰り替える事により、ちらつきのない画像表示が可能
であった。
In the same manner, the other lines are shown in FIG.
The multi-electron beam source is driven in accordance with the display pattern of FIG. 9, and this state is shown in time series in FIG.
It is a time chart. As shown in the figure, one screen is displayed by sequentially driving one line at a time from the first line. By repeating this at a speed of 60 screens per second, an image without flicker is displayed. Display was possible.

【0130】表面伝導型放出素子に直列にダイオード素
子を接続した事により、走査信号もしくは変調信号に重
畳されたノイズの成分の内、ダイオード素子の整流方向
と逆特性のノイズ成分をカットする事が可能である。さ
らに、表示パターンの発光輝度を変更する場合、輝度を
より大きく(小さく)するには端子Dy1ないしDy6
に印加される変調信号のパルスの長さを10マイクロ
[秒]よりも長く(短く)するか、またはパルスの電圧
波高値を14[V]よりも大きく(小さく)する事によ
り変調が可能である。
By connecting the diode element in series with the surface conduction electron-emitting device, it is possible to cut a noise component having a characteristic reverse to the rectification direction of the diode element from among noise components superimposed on the scanning signal or the modulation signal. It is possible. Further, when changing the light emission luminance of the display pattern, the terminals Dy1 to Dy6 are used to increase (decrease) the luminance.
The modulation can be performed by making the length of the pulse of the modulation signal applied to the pulse longer (shorter) than 10 microseconds or by making the voltage peak value of the pulse larger (smaller) than 14 [V]. is there.

【0131】以上、6×6のマルチ電子ビーム源を例に
とって、表示パネル901の駆動方法を説明したが、次
に図27の装置の全体動作のついて、図32のタイミン
グチャートを参照しながら説明する。図32中(1)に
示すのは、外部から入力するNTSC信号から同期信号
分離回路906により分離された輝度信号DATAのタ
イミングであり、図に示すように1ライン目のデータか
ら順次2ライン目、3ライン目と送られてくるが、これ
と同期して制御回路903からシフトレジスタ904に
対して図32の(2)に示すようなシフトクロックTsf
tが出力される。
The method of driving the display panel 901 has been described by taking a 6 × 6 multi-electron beam source as an example. Next, the overall operation of the apparatus of FIG. 27 will be described with reference to the timing chart of FIG. I do. In FIG. 32, (1) shows the timing of the luminance signal DATA separated from the externally input NTSC signal by the synchronization signal separation circuit 906. As shown in FIG. And the third line, and in synchronization with this, the control circuit 903 sends a shift clock Tsf to the shift register 904 as shown in FIG.
t is output.

【0132】シフトレジスタ904に1ライン分のデー
タが蓄積されると、同図(3)に示すタイミングで、制
御回路903からラインメモリ905に対してメモリラ
イト信号Tmryが出力され、1ライン(N素子分)の駆
動データが書き込まれる。その結果、ラインメモリ90
5の出力信号であるI'd1ないしI'dnの内容は同図
(4)に示すタイミングで変化する。
When data for one line is accumulated in the shift register 904, a memory write signal Tmry is output from the control circuit 903 to the line memory 905 at the timing shown in FIG. Drive data for the elements) is written. As a result, the line memory 90
5, the contents of the output signals I'd1 to I'dn change at the timing shown in FIG.

【0133】一方、走査回路902の動作を制御する制
御信号TSCANの内容は同図(5)に示すようなものとな
る。即ち、1ライン目のを駆動する場合には、走査回路
902内のスイッチング素子S1のみが0[V]で他の
スイッチング素子は7[V]、また2ライン目を駆動す
る場合には、スイッチング素子S2のみが0[V]で他
のスイッチング素子は7[V]、以下同様、というよう
に動作が制御される。
On the other hand, the content of the control signal TSCAN for controlling the operation of the scanning circuit 902 is as shown in FIG. That is, when driving the first line, only the switching element S1 in the scanning circuit 902 is 0 [V], the other switching elements are 7 [V], and when driving the second line, switching is performed. The operation is controlled such that only the element S2 is 0 [V], the other switching elements are 7 [V], and so on.

【0134】また、これと同期して変調信号発生器90
7から表示パネル901に対しては、図32の(6)に
示すタイミングで変調信号が出力される。以上に説明し
た動作により、表示パネル901を用いてテレビジョン
の表示を行なう事が可能であった。なお、上記説明中、
特に記載しなかったが、シフトレジスタ904やライン
メモリ905は、デジタル信号式のものでもアナログ信
号式のものでも差し支えなく、要は画像信号のシリアル
/パラレル変換や記憶が所定の速度で行われれば良い。
なお、デジタル信号式を用いる場合には、同期信号分離
回路906の出力信号DATAをデジタル信号化する必
要があるが、これは906の出力部にA/D変換器を備
えれば容易に可能である事は言うまでもない。
In synchronization with this, the modulation signal generator 90
7 to the display panel 901 at the timing shown in FIG. With the operation described above, television display can be performed using the display panel 901. In the above description,
Although not particularly described, the shift register 904 and the line memory 905 may be of a digital signal type or an analog signal type. In other words, if the serial / parallel conversion and storage of the image signal are performed at a predetermined speed. good.
When a digital signal type is used, the output signal DATA of the synchronizing signal separation circuit 906 needs to be converted into a digital signal. This can be easily achieved by providing an A / D converter at the output of the 906. Needless to say,

【0135】また、本実施例においてはNSTC方式の
テレビ信号に基づきテレビジョン表示を行なう例を示し
たが、本発明適用の表示パネルの応用はこれに限るもの
ではない。他の方式のテレビジョン信号、あるいは、計
算機や画像メモリ、通信ネットワーク等種々の画像信号
源と直接あるいは間接に接続する表示装置に広く用いる
事が可能であり、取り分け大容量の画像を表示する大画
面の表示に好適である。 [実施例8]図33、図34は、前記第7実施例のダイ
オード素子の代わりに、MIM素子を接続した場合の電
子源の駆動の概略構成の一部を示す図で、図34中の電
行方向配線電極EC1〜ECM、列方向配線電極ER1
〜ERN及び駆動電圧印加用スイッチング素子(FE
T)は、前述で説明したものと同様である。本図中で、
MIM素子は各電子放出素子と直列に設けられている。
このMIM素子の電圧/電流特性は、図35に示すよう
に、閾値電圧Vmimから急激に変化する特性を有す
る。
Further, in this embodiment, an example has been shown in which television display is performed based on an NSTC television signal, but the application of the display panel of the present invention is not limited to this. It can be widely used for other types of television signals, or for display devices that are directly or indirectly connected to various image signal sources such as computers, image memories, and communication networks. It is suitable for displaying a screen. [Embodiment 8] FIGS. 33 and 34 show a part of a schematic configuration of driving an electron source when an MIM element is connected instead of the diode element of the seventh embodiment. Power direction wiring electrodes EC1 to ECM, column direction wiring electrode ER1
To ERN and switching element for applying driving voltage (FE
T) is the same as that described above. In this figure,
The MIM element is provided in series with each electron-emitting device.
As shown in FIG. 35, the voltage / current characteristic of this MIM element has a characteristic that changes abruptly from the threshold voltage Vmim.

【0136】したがって、かかるMIM素子の働きによ
り、各電子放出素子に印加される電圧波形は、図36の
36A、36B、36Cに示すようになる。(なお、各
々のグラフは、図46の34J、34K、34Lの電圧
波形に対応している)即ち、各電子放出素子に、MIM
素子の閾値電圧Vmim以下の前述の走査信号もしくは
変調信号に重畳されたノイズ成分が印加することを防止
する事ができる。
Therefore, by the operation of the MIM element, the voltage waveform applied to each electron-emitting device is as shown by 36A, 36B, and 36C in FIG. (Each graph corresponds to the voltage waveforms of 34J, 34K, and 34L in FIG. 46).
It is possible to prevent application of a noise component superimposed on the above-described scanning signal or modulation signal having a threshold voltage Vmin or less of the element.

【0137】さらに、本実施例の電子源について説明す
る。電子源の一部の断面図を図37に示す。さらに、本
実施例の電子源を製造するためのプロセスを表す図を図
38に示す。なお図37〜図38を通して、同一の構成
については同一の参考番号を付してある。図37は、ガ
ラス基板721上に、電子放出素子である表面伝導型電
子放出素子とMIM素子を形成した電子源基板の一例を
示す模式的断面図である。
Further, the electron source of this embodiment will be described. FIG. 37 shows a cross-sectional view of a part of the electron source. FIG. 38 is a diagram showing a process for manufacturing the electron source of this embodiment. 37 to 38, the same components are denoted by the same reference numerals. FIG. 37 is a schematic cross-sectional view showing an example of an electron source substrate in which a surface conduction electron-emitting device as an electron-emitting device and an MIM device are formed on a glass substrate 721.

【0138】同図において、721はガラス基板、72
2は行方向配線電極、723は列方向配線電極である。
724aは電子放出部形成用薄膜であり、フォーミング
処理を施す事により電子放出部を含む薄膜が形成され、
表面伝導型電子放出素子724となる。次に、図38
(1)から図38(7)は、図37に示した構造の、本
実施例のMIM素子付きの電子源の製造工程を例示する
ための模式的断面図である。
In the figure, reference numeral 721 denotes a glass substrate;
2 is a row direction wiring electrode, and 723 is a column direction wiring electrode.
Reference numeral 724a denotes a thin film for forming an electron-emitting portion, and a thin film including an electron-emitting portion is formed by performing a forming process.
The surface conduction electron-emitting device 724 is obtained. Next, FIG.
(1) to FIG. 38 (7) are schematic cross-sectional views illustrating the steps of manufacturing the electron source with the MIM element of the present embodiment having the structure shown in FIG.

【0139】まず、図38(2)の工程では、ガラス基
板721上に、真空条着によりAu/Crを順次積層し
た後、ホトレジスト(AZ1370ヘキスト社製)をス
ピンナーにより回転塗布、ベークした後、ホトマスク像
を露光、現像して、列方向配線のレジストパターンを形
成し、Au/Cr堆積膜をウェットエッチングして列方
向配線722を形成する。
First, in the step of FIG. 38 (2), after Au / Cr is sequentially laminated on the glass substrate 721 by vacuum deposition, a photoresist (manufactured by AZ1370 Hoechst) is spin-coated with a spinner and baked. The photomask image is exposed and developed to form a resist pattern for the column wiring, and the Au / Cr deposited film is wet etched to form the column wiring 722.

【0140】図38(3)の工程では、シリコン酸化膜
からなる層間絶縁層806をRFスパッタ法により堆積
し、フォトレジスト及びエッチング(RIE法)により
コンタクトホールを形成した。次に、図38(4)の工
程では、列方向配線722と表面伝導型放出素子に電極
817とを電気的に接続するためのアルミ配線812
と、MIM素子800と表面伝導型放出素子に電極81
6とを電気的に接続する為のアルミ配線813を真空蒸
着とフォトリソグラフィーにより形成する。
In the step of FIG. 38C, an interlayer insulating layer 806 made of a silicon oxide film was deposited by RF sputtering, and a contact hole was formed by photoresist and etching (RIE). Next, in the step of FIG. 38 (4), an aluminum wiring 812 for electrically connecting the column direction wiring 722 and the electrode 817 to the surface conduction electron-emitting device is formed.
And electrodes 81 on the MIM element 800 and the surface conduction type emission element.
An aluminum wiring 813 for electrically connecting the wiring 6 is formed by vacuum evaporation and photolithography.

【0141】図38(5)の工程では、Ta薄膜801
をスパッタにより形成し、そして、Ta薄膜801を陽
極酸化して熱酸化Ta25膜802を形成し、さらに、
Cr薄膜とITO薄膜を連続スパッタする事によりCr
/ITO電極803を形成する事によりMIM素子を形
成する。図38(6)の工程では、真空蒸着とフォトリ
ソにより、MIM素子800の電極803と行方向配線
722を接続するためのアルミ配線814を形成した
後、行方向配線722を形成する。
In the step of FIG. 38 (5), the Ta thin film 801 is formed.
Is formed by sputtering, and the Ta thin film 801 is anodized to form a thermally oxidized Ta 2 O 5 film 802.
By continuously sputtering a Cr thin film and an ITO thin film,
By forming the / ITO electrode 803, an MIM element is formed. In the step of FIG. 38 (6), an aluminum wiring 814 for connecting the electrode 803 of the MIM element 800 and the row wiring 722 is formed by vacuum evaporation and photolithography, and then the row wiring 722 is formed.

【0142】そして、図38(7)の工程では、表面伝
導型放出素子を形成する。形成法は、実施例1と同一で
ある。尚、本発明は、複数の機器から構成されるシステ
ムに適用しても、1つの機器から成る装置に適用しても
良い。また、本発明はシステム或は装置にプログラムを
供給することによって達成される場合にも適用できるこ
とはいうまでもない。
Then, in the step of FIG. 38 (7), a surface conduction electron-emitting device is formed. The forming method is the same as that of the first embodiment. The present invention may be applied to a system including a plurality of devices or to an apparatus including a single device. Needless to say, the present invention can be applied to a case where the present invention is achieved by supplying a program to a system or an apparatus.

【0143】[0143]

【発明の効果】以上説明したように本発明によれば、表
面伝導型放出素子のフォーミングを行う際、その素子動
作特性のばらつきを極めて少なく抑えることができる。
また、フォーミングを行う際に、他の導電性膜に悪影響
を与えることなく、所望の導電性膜だけを好適にフォー
ミング処理することができる。
As described above, according to the present invention, when forming a surface conduction electron-emitting device, it is possible to minimize the variation in device operation characteristics.
Further, when performing the forming, it is possible to preferably form only the desired conductive film without adversely affecting other conductive films.

【0144】[0144]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を実施するのに好ましい態様の平面型の
表面伝導型放出素子の模式的な平面図(a)、断面図
(b)である。
FIG. 1 is a schematic plan view (a) and a cross-sectional view (b) of a planar type surface conduction electron-emitting device according to a preferred embodiment for carrying out the present invention.

【図2】好ましい態様の平面型の表面伝導型放出素子の
製造方法を示す工程図である。
FIG. 2 is a process chart showing a method for manufacturing a planar type surface conduction electron-emitting device according to a preferred embodiment.

【図3】好ましい態様の平面型の表面伝導型放出素子の
製造時のフォーミング処理で素子に印加する電圧波形の
1例を示す図である。
FIG. 3 is a diagram showing an example of a voltage waveform applied to an element in a forming process at the time of manufacturing a planar type surface conduction electron-emitting element according to a preferred embodiment.

【図4】本発明を実施するのに好ましい別の態様である
垂直型の表面伝導型放出素子の斜視図である。
FIG. 4 is a perspective view of a vertical surface conduction electron-emitting device as another preferred embodiment for carrying out the present invention.

【図5】本発明による表面伝導型放出素子のフォーミン
グ方法並びにフォーミングに用いる装置構成の1例を示
す図である。
FIG. 5 is a diagram showing an example of a forming method of a surface conduction electron-emitting device according to the present invention and an example of a device configuration used for forming.

【図6】本発明に係る一実施例のマルチ電子源の回路構
成図である。
FIG. 6 is a circuit configuration diagram of a multi-electron source according to one embodiment of the present invention.

【図7】本発明に係る一実施例のマルチ電子源の平面図
である。
FIG. 7 is a plan view of a multi-electron source according to an embodiment of the present invention.

【図8】本発明に係る一実施例のマルチ電子源の断面図
である。
FIG. 8 is a sectional view of a multi-electron source according to an embodiment of the present invention.

【図9】本発明に係る一実施例のマルチ電子源の非線形
素子部分の製造工程の説明図である。
FIG. 9 is an explanatory diagram of a manufacturing process of the nonlinear element portion of the multi-electron source according to one embodiment of the present invention.

【図10】本発明に係る一実施例のマルチ電子源の表面
伝導型放出素子部分の製造工程の説明図である。
FIG. 10 is an explanatory diagram of a manufacturing process of a surface conduction electron-emitting device portion of the multi-electron source according to one embodiment of the present invention.

【図11】本発明実施例の製造に用いたマスクの図であ
る。
FIG. 11 is a view of a mask used for manufacturing the embodiment of the present invention.

【図12】本発明を実施した画像形成装置の表示パネル
の1例を示す図である。
FIG. 12 is a diagram illustrating an example of a display panel of an image forming apparatus embodying the present invention.

【図13】非線形素子に周辺にアイソレーション層を設
けた本発明に係る一実施例の断面図である。
FIG. 13 is a cross-sectional view of one embodiment according to the present invention in which an isolation layer is provided around a nonlinear element.

【図14】P型シリコン基板を用いた本発明実施例の断
面図である。
FIG. 14 is a sectional view of an embodiment of the present invention using a P-type silicon substrate.

【図15】P型シリコン基板を用いた本発明に係る一実
施例のマルチ電子源の非線形素子部分の製造工程の説明
図である。
FIG. 15 is an explanatory diagram of a manufacturing process of a non-linear element portion of a multi-electron source according to one embodiment of the present invention using a P-type silicon substrate.

【図16】P型シリコン基板を用いた本発明実施例のマ
ルチ電子源の表面伝導型放出素子部分の製造工程の説明
図である。
FIG. 16 is an explanatory view of a manufacturing process of a surface conduction electron-emitting device portion of the multi-electron source according to the embodiment of the present invention using a P-type silicon substrate.

【図17】非線形素子周辺にアイソレーション層を設け
た、P型シリコン基板を用いた本発明実施例の断面図で
ある。
FIG. 17 is a sectional view of an embodiment of the present invention using a P-type silicon substrate provided with an isolation layer around a nonlinear element.

【図18】非線形素子としてアモルファスシリコンを材
料とするダイオードを用いたマルチ電子源の平面図であ
る。
FIG. 18 is a plan view of a multi-electron source using a diode made of amorphous silicon as a nonlinear element.

【図19】非線形素子としてアモルファスシリコンを材
料とするダイオードを用いたマルチ電子源の断面図であ
る。
FIG. 19 is a cross-sectional view of a multi-electron source using a diode made of amorphous silicon as a nonlinear element.

【図20(a)】非線形素子としてアモルファスシリコ
ンを材料とするダイオードを用いたマルチ電子源の製造
方法を説明する為の工程図である。
FIG. 20 (a) is a process diagram illustrating a method for manufacturing a multi-electron source using a diode made of amorphous silicon as a nonlinear element.

【図20(b)】非線形素子としてアモルファスシリコ
ンを材料とするダイオードを用いたマルチ電子源の製造
方法を説明する為の工程図である。
FIG. 20 (b) is a process diagram illustrating a method for manufacturing a multi-electron source using a diode made of amorphous silicon as a nonlinear element.

【図20(c)】非線形素子としてアモルファスシリコ
ンを材料とするダイオードを用いたマルチ電子源の製造
方法を説明する為の工程図である。
FIG. 20 (c) is a process diagram illustrating a method for manufacturing a multi-electron source using a diode made of amorphous silicon as a nonlinear element.

【図20(d)】非線形素子としてアモルファスシリコ
ンを材料とするダイオードを用いたマルチ電子源の製造
方法を説明する為の工程図である。
FIG. 20 (d) is a process diagram illustrating a method for manufacturing a multi-electron source using a diode made of amorphous silicon as a nonlinear element.

【図20(e)】非線形素子としてアモルファスシリコ
ンを材料とするダイオードを用いたマルチ電子源の製造
方法を説明する為の工程図である。
FIG. 20 (e) is a process diagram illustrating a method for manufacturing a multi-electron source using a diode made of amorphous silicon as a nonlinear element.

【図20(f)】非線形素子としてアモルファスシリコ
ンを材料とするダイオードを用いたマルチ電子源の製造
方法を説明する為の工程図である。
FIG. 20 (f) is a process diagram illustrating a method for manufacturing a multi-electron source using a diode made of amorphous silicon as a nonlinear element.

【図20(g)】非線形素子としてアモルファスシリコ
ンを材料とするダイオードを用いたマルチ電子源の製造
方法を説明する為の工程図である。
FIG. 20 (g) is a process diagram illustrating a method for manufacturing a multi-electron source using a diode made of amorphous silicon as a nonlinear element.

【図20(h)】非線形素子としてアモルファスシリコ
ンを材料とするダイオードを用いたマルチ電子源の製造
方法を説明する為の工程図である。
FIG. 20 (h) is a process diagram illustrating a method for manufacturing a multi-electron source using a diode made of amorphous silicon as a nonlinear element.

【図20(i)】非線形素子としてアモルファスシリコ
ンを材料とするダイオードを用いたマルチ電子源の製造
方法を説明する為の工程図である。
FIG. 20 (i) is a process diagram illustrating a method for manufacturing a multi-electron source using a diode made of amorphous silicon as a nonlinear element.

【図20(j)】非線形素子としてアモルファスシリコ
ンを材料とするダイオードを用いたマルチ電子源の製造
方法を説明する為の工程図である。
FIG. 20 (j) is a view illustrating a step of the method for producing a multi-electron source using a diode made of amorphous silicon as a nonlinear element.

【図21】非線形素子として多結晶シリコン材料とする
ダイオードを用いたマルチ電子源の断面図である。
FIG. 21 is a cross-sectional view of a multi-electron source using a diode made of a polycrystalline silicon material as a nonlinear element.

【図22(1)】非線形素子として多結晶シリコン材料
とするダイオードを用いたマルチ電子源の製造方法を説
明する為の工程図である。
FIG. 22 (1) is a process diagram illustrating a method for manufacturing a multi-electron source using a diode made of a polycrystalline silicon material as a nonlinear element.

【図22(2)】非線形素子として多結晶シリコン材料
とするダイオードを用いたマルチ電子源の製造方法を説
明する為の工程図である。
FIG. 22 (2) is a process diagram illustrating a method for manufacturing a multi-electron source using a diode made of a polycrystalline silicon material as a nonlinear element.

【図22(3)】非線形素子として多結晶シリコン材料
とするダイオードを用いたマルチ電子源の製造方法を説
明する為の工程図である。
FIG. 22 (3) is a view illustrating a step of the method for manufacturing a multi-electron source using a diode made of a polycrystalline silicon material as the nonlinear element.

【図22(4)】非線形素子として多結晶シリコン材料
とするダイオードを用いたマルチ電子源の製造方法を説
明する為の工程図である。
FIG. 22 (4) is a process diagram illustrating a method for manufacturing a multi-electron source using a diode made of a polycrystalline silicon material as a nonlinear element.

【図22(5)】非線形素子として多結晶シリコン材料
とするダイオードを用いたマルチ電子源の製造方法を説
明する為の工程図である。
FIG. 22 (5) is a process diagram illustrating a method for manufacturing a multi-electron source using a diode made of a polycrystalline silicon material as a nonlinear element.

【図22(6)】非線形素子として多結晶シリコン材料
とするダイオードを用いたマルチ電子源の製造方法を説
明する為の工程図である。
FIG. 22 (6) is a view illustrating a step of the method for producing a multi-electron source using a diode made of a polycrystalline silicon material as the nonlinear element.

【図22(7)】非線形素子として多結晶シリコン材料
とするダイオードを用いたマルチ電子源の製造方法を説
明する為の工程図である。
FIG. 22 (7) is a process diagram illustrating a method for manufacturing a multi-electron source using a diode made of a polycrystalline silicon material as a nonlinear element.

【図22(8)】非線形素子として多結晶シリコン材料
とするダイオードを用いたマルチ電子源の製造方法を説
明する為の工程図である。
FIG. 22 (8) is a view illustrating a step of the method for manufacturing a multi-electron source using a diode made of a polycrystalline silicon material as the nonlinear element.

【図23】本発明に係る一実施例の駆動方法ならびに装
置を説明する為の簡易回路図である。
FIG. 23 is a simplified circuit diagram for explaining a driving method and device according to an embodiment of the present invention.

【図24】駆動回路の1実施例を示す図である。FIG. 24 is a diagram showing one embodiment of a drive circuit.

【図25】本発明に係る実施例の効果を示すための電圧
波形のグラフ図である。
FIG. 25 is a graph showing voltage waveforms to show the effect of the embodiment according to the present invention.

【図26】駆動回路の他の1例を示す図である。FIG. 26 is a diagram illustrating another example of the drive circuit.

【図27】テレビジョン表示装置に応用した場合の回路
構成の1例を示す図である。
FIG. 27 is a diagram illustrating an example of a circuit configuration when applied to a television display device.

【図28】テレビジョン表示装置のマルチ電子源の回路
図である。
FIG. 28 is a circuit diagram of a multi-electron source of a television display device.

【図29】表示画像のパターンの1例を示す図である。FIG. 29 is a diagram illustrating an example of a pattern of a display image.

【図30】図29の表示パターンを表示する為にマルチ
電子源に印加する電圧を示す図である。
30 is a diagram showing a voltage applied to a multi-electron source to display the display pattern of FIG. 29.

【図31】図29の表示パターンを表示する為にマルチ
電子源に印加する電圧のグラフ図である。
FIG. 31 is a graph showing a voltage applied to the multi-electron source for displaying the display pattern of FIG. 29;

【図32】図27のテレビジョン表示装置の各部の動作
タイミングを示すグラフ図である。
FIG. 32 is a graph showing operation timing of each unit of the television display device of FIG. 27.

【図33】非線形素子としてMIM型素子を用いた実施
例の駆動方法ならびに装置を説明する為の簡易回路図で
ある。
FIG. 33 is a simplified circuit diagram for explaining a driving method and apparatus of an embodiment using an MIM type element as a nonlinear element.

【図34】非線形素子としてMIM型素子を用いた場合
の駆動回路の1例を示す図である。
FIG. 34 is a diagram illustrating an example of a drive circuit when an MIM-type element is used as a nonlinear element.

【図35】実施例で用いたMIM型素子の電流/電圧特
性を示すグラフ図である。
FIG. 35 is a graph showing current / voltage characteristics of the MIM element used in the example.

【図36】非線形素子としてMIM型素子を用いた場合
の実施例の効果を説明する為のグラフ図である。
FIG. 36 is a graph for explaining the effect of the embodiment when an MIM type element is used as a nonlinear element.

【図37】非線形素子としてMIM型素子を用いた電子
源の実施例の一部断面図である。
FIG. 37 is a partial cross-sectional view of an example of an electron source using an MIM type element as a nonlinear element.

【図38(1)】非線形素子としてMIM型素子を用い
た電子源の実施例の製造工程を示す図である。
FIG. 38 (1) is a diagram illustrating a manufacturing process of an example of the electron source using the MIM type element as the nonlinear element.

【図38(2)】非線形素子としてMIM型素子を用い
た電子源の実施例の製造工程を示す図である。
FIG. 38 (2) is a diagram illustrating a manufacturing process of an example of the electron source using the MIM type element as the nonlinear element.

【図38(3)】非線形素子としてMIM型素子を用い
た電子源の実施例の製造工程を示す図である。
FIG. 38 (3) is a diagram illustrating a manufacturing step of the example of the electron source using the MIM type element as the nonlinear element.

【図38(4)】非線形素子としてMIM型素子を用い
た電子源の実施例の製造工程を示す図である。
FIG. 38 (4) is a diagram illustrating a step of manufacturing the embodiment of the electron source using the MIM element as the nonlinear element.

【図38(5)】非線形素子としてMIM型素子を用い
た電子源の実施例の製造工程を示す図である。
FIG. 38 (5) is a diagram illustrating a manufacturing step of an example of the electron source using the MIM element as the nonlinear element.

【図38(6)】非線形素子としてMIM型素子を用い
た電子源の実施例の製造工程を示す図である。
FIG. 38 (6) is a diagram illustrating a manufacturing step of the example of the electron source using the MIM element as the nonlinear element.

【図38(7)】非線形素子としてMIM型素子を用い
た電子源の実施例の製造工程を示す図である。
FIG. 38 (7) is a diagram illustrating a manufacturing step of the example of the electron source using the MIM type element as the nonlinear element.

【図39】従来から知られた表面伝導型放出素子の平面
図である。
FIG. 39 is a plan view of a conventionally known surface conduction electron-emitting device.

【図40】表面伝導型放出素子の配線方法の1例を示す
図である。
FIG. 40 is a diagram showing an example of a wiring method for a surface conduction electron-emitting device.

【図41】図40の各部の呼び方を示すための模式図で
ある。
FIG. 41 is a schematic diagram showing how each part in FIG. 40 is called;

【図42】表面伝導型放出素子の電子放出特性の典型的
な例を示す図である。
FIG. 42 is a diagram showing a typical example of electron emission characteristics of a surface conduction electron-emitting device.

【図43】駆動電圧の印加パターンの1例を示す図であ
る。
FIG. 43 is a diagram showing an example of a driving voltage application pattern.

【図44】駆動回路の1例を示す図である。FIG. 44 illustrates an example of a drive circuit.

【図45】駆動パターンの1例を示す図である。FIG. 45 is a diagram illustrating an example of a drive pattern.

【図46】駆動電圧波形の1例を示すタイミングチャー
トである。
FIG. 46 is a timing chart showing an example of a drive voltage waveform.

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平6−260055 (32)優先日 平成6年10月25日(1994.10.25) (33)優先権主張国 日本(JP) (72)発明者 山口 英司 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 武田 俊彦 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 戸島 博彰 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 鈴木 朝岳 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 外處 泰之 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 昭63−187279(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 9/02 H01J 1/316 ──────────────────────────────────────────────────続 き Continued on the front page (31) Priority claim number Japanese Patent Application No. 6-260055 (32) Priority date October 25, 1994 (Oct. 25, 1994) (33) Priority claim country Japan (JP) (72) Inventor Eiji Yamaguchi 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Toshihiko Takeda 3-30-2 Shimomaruko 3-chome, Ota-ku, Tokyo Inside Canon Inc. (72) Invention Person Hiroaki Tojima 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Asahi Suzuki 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor outside Yasuyuki 3-30-2 Shimomaruko, Ota-ku, Tokyo Within Canon Inc. (56) References JP-A-63-187279 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01J 9/02 H01J 1/316

Claims (13)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の表面伝導型電子放出素子が、行方
向配線と列方向配線とに接続されて、基板上に行列状に
配置された電子源の製造方法であって、前記行方向配線と前記列方向配線との間に導電性膜と直
列に接続された非線形な電圧電流特性を有する非線形素
子を具備し、 前記行方向配線と前記列方向配線を通じ、前記導電性膜
に電圧を印加してフォーミングを行うフォーミング処理
工程は、前記導電性膜への電圧の印加を、該導電性膜に
直列に接続された非線形な電圧電流特性を有する非線形
素子を介して行うことを特徴とする電子源の製造方法。
1. A method of manufacturing an electron source, wherein a plurality of surface conduction electron-emitting devices are connected to a row-direction wiring and a column-direction wiring, and are arranged in a matrix on a substrate. Between the conductive film and the column-directional wiring.
Non-linear element with non-linear voltage-current characteristics connected in a column
Comprising a child, through the column lines and the row-directional wiring, forming processing step of performing a forming by applying a voltage to the conductive film, the application of a voltage to the conductive film, the conductive film A method for manufacturing an electron source, wherein the method is performed via a non-linear element having a non-linear voltage-current characteristic connected in series.
【請求項2】 前記非線形素子は、逆流防止素子である
ことを特徴とする請求項1に記載の電子源の製造方法。
2. The method according to claim 1, wherein the non-linear element is a backflow prevention element.
【請求項3】 前記非線形素子は、整流素子であること
を特徴とする請求項1に記載の電子源の製造方法。
3. The method according to claim 1, wherein the non-linear element is a rectifying element.
【請求項4】 前記非線形素子は、ダイオード特性を有
する素子であることを特徴とする請求項1に記載の電子
源の製造方法。
4. The method according to claim 1, wherein the non-linear element is an element having a diode characteristic.
【請求項5】 前記ダイオード特性を有する素子は、ア
モルファスシリコンダイオードであることを特徴とする
請求項4に記載の電子源の製造方法。
5. The method according to claim 4, wherein the element having the diode characteristic is an amorphous silicon diode.
【請求項6】 前記ダイオード特性を有する素子は、ポ
リシリコンダイオードであることを特徴とする請求項4
に記載の電子源の製造方法。
6. The element having the diode characteristics is a polysilicon diode.
3. The method for manufacturing an electron source according to claim 1.
【請求項7】 前記ダイオード特性を有する素子が、単
結晶シリコンダイオードであることを特徴とする請求項
4に記載の電子源の製造方法。
7. The method according to claim 4, wherein the element having the diode characteristic is a single crystal silicon diode.
【請求項8】 前記非線形素子は、MIM素子であるこ
とを特徴とする請求項1に記載の電子源の製造方法。
8. The method according to claim 1, wherein the non-linear element is an MIM element.
【請求項9】 前記表面伝導型電子放出素子は、電極間
に配置された導電性膜に、局所的な高抵抗部位を有する
素子であることを特徴とする請求項1〜8のいずれか
に記載の電子源の製造方法。
Wherein said surface conduction electron-emitting device, the arranged conductive film between the electrodes, any one of the preceding claims, characterized in that an element having a local high-resistance portions
Item 14. The method for producing an electron source according to Item 1 .
【請求項10】 前記フォーミング処理工程は、前記導
電性膜に局所的な高抵抗部位を形成する工程を有するこ
とを特徴とする請求項9に記載の電子源の製造方法。
10. The method according to claim 9, wherein the forming step includes a step of forming a local high-resistance portion in the conductive film.
【請求項11】 複数の表面伝導型電子放出素子が、行
方向配線と列方向配線とに接続されて、基板上に行列状
に配置された電子源と、前記電子源から放出される電子
線の照射により画像を形成する画像形成部材とを有する
画像形成装置の製造方法であって、 前記電子源は、請求項1〜8のいずれか1項に記載の方
法により製造されることを特徴とする画像形成装置の製
造方法。
11. A plurality of surface conduction electron-emitting devices are connected to a row wiring and a column wiring, and are arranged in rows and columns on a substrate; and an electron beam emitted from the electron source. a manufacturing method of an image forming apparatus and an image forming member for forming an image by irradiation, the electron source includes a feature in that it is manufactured by the method according to any one of claims 1 to 8 Of manufacturing an image forming apparatus.
【請求項12】 前記表面伝導型電子放出素子は、電極
間に配置された導電性膜に、局所的な高抵抗部位を有す
る素子であることを特徴とする請求項11に記載の画像
形成装置の製造方法。
12. The image forming apparatus according to claim 11, wherein the surface conduction electron-emitting device is a device having a locally high resistance portion in a conductive film disposed between electrodes. Manufacturing method.
【請求項13】 前記フォーミング処理工程は、前記導
電性膜に局所的な高抵抗部位を形成する工程を有するこ
とを特徴とする請求項12に記載の画像形成装置の製造
方法。
13. The method according to claim 12, wherein the forming step includes a step of forming a local high-resistance portion in the conductive film.
JP26399294A 1993-10-28 1994-10-27 Method of manufacturing electron source and method of manufacturing image forming apparatus Expired - Fee Related JP3323668B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26399294A JP3323668B2 (en) 1993-10-28 1994-10-27 Method of manufacturing electron source and method of manufacturing image forming apparatus

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP27034393 1993-10-28
JP5-270343 1993-10-28
JP12638794 1994-06-08
JP26005594 1994-10-25
JP6-126387 1994-10-25
JP6-260054 1994-10-25
JP26005494 1994-10-25
JP6-260055 1994-10-25
JP26399294A JP3323668B2 (en) 1993-10-28 1994-10-27 Method of manufacturing electron source and method of manufacturing image forming apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002091797A Division JP2002334650A (en) 1993-10-28 2002-03-28 Electron source, picture forming device, and driving method of the same

Publications (2)

Publication Number Publication Date
JPH08180799A JPH08180799A (en) 1996-07-12
JP3323668B2 true JP3323668B2 (en) 2002-09-09

Family

ID=27527098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26399294A Expired - Fee Related JP3323668B2 (en) 1993-10-28 1994-10-27 Method of manufacturing electron source and method of manufacturing image forming apparatus

Country Status (1)

Country Link
JP (1) JP3323668B2 (en)

Also Published As

Publication number Publication date
JPH08180799A (en) 1996-07-12

Similar Documents

Publication Publication Date Title
JP3305166B2 (en) Electron beam equipment
JP3416266B2 (en) Electron emitting device, method of manufacturing the same, and electron source and image forming apparatus using the electron emitting device
US6459207B1 (en) Electron beam apparatus and image-forming apparatus
US5929827A (en) Electron source, image forming apparatus using the same, method of manufacturing the same, and method of driving the same
JP3167072B2 (en) Image forming device
JPH08315723A (en) Electron beam generator and image forming device using it
US20020109455A1 (en) Image forming apparatus for forming image by electron irradiation from electron-emitting device
JP3402751B2 (en) Electron source, method of manufacturing the same, and image forming apparatus using the electron source
JPH07272616A (en) Electron source and image forming device
JP3323668B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JP3416261B2 (en) Forming method of electron source
JPH0945266A (en) Image forming device
JPH09219164A (en) Electron emitter, image forming device using it and driving method therefor
JP2002334650A (en) Electron source, picture forming device, and driving method of the same
JPH06289814A (en) Electron source and driving method of image forming device using the same
JP3162968B2 (en) Electron source and driving method thereof, image forming apparatus using the same, and manufacturing method thereof
JP3205176B2 (en) Electron source, control method thereof, image forming apparatus and image forming method
JP3313888B2 (en) Electron-emitting device substrate, method of manufacturing the same, and image forming apparatus incorporating the same
JP3517474B2 (en) Electron beam generator and image forming apparatus
JP3210531B2 (en) Electron source and image forming apparatus using the same
JP3554312B2 (en) Electron beam equipment
JPH11317183A (en) Image display device
JPH0955161A (en) Surface conduction type electron emission element, electron source substrate, image forming device, and these manufacture
JPH09298030A (en) Electron emission element, electron source and image forming device
JPH0955163A (en) Manufacture of surface conduction type electron emission element, electron source substrate, and image forming device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080628

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110628

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120628

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120628

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130628

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees