JP3320215B2 - Electron emitting element, electron source and image forming apparatus - Google Patents

Electron emitting element, electron source and image forming apparatus

Info

Publication number
JP3320215B2
JP3320215B2 JP20938194A JP20938194A JP3320215B2 JP 3320215 B2 JP3320215 B2 JP 3320215B2 JP 20938194 A JP20938194 A JP 20938194A JP 20938194 A JP20938194 A JP 20938194A JP 3320215 B2 JP3320215 B2 JP 3320215B2
Authority
JP
Japan
Prior art keywords
electron
thin film
forming
emitting device
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20938194A
Other languages
Japanese (ja)
Other versions
JPH0855563A (en
Inventor
宏 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP20938194A priority Critical patent/JP3320215B2/en
Publication of JPH0855563A publication Critical patent/JPH0855563A/en
Application granted granted Critical
Publication of JP3320215B2 publication Critical patent/JP3320215B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、電子源およびその応用
である表示装置等の画像形成装置にかかわり、特に、新
規な構成の表面伝導型電子放出素子、電子源およびその
応用である表示装置等の画像形成装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source and an image forming apparatus such as a display device as an application thereof, and more particularly to a surface conduction electron-emitting device having a novel structure, an electron source and a display device as an application thereof. And the like.

【0002】[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型(以下FE型と略す)、金属/絶縁層/金属
型(以下MIM型と略す)や表面伝導型電子放出素子
(以下SCEと略す)等がある。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a thermionic electron source and a cold cathode electron source, are known. The cold cathode electron source includes a field emission type (hereinafter abbreviated as FE type), a metal / insulating layer / metal type (hereinafter abbreviated as MIM type), and a surface conduction type electron emission element (hereinafter abbreviated as SCE).

【0003】FE型の例としては、W. P. Dyke&
W. W. Dolan、”Fieldemissio
n”、Advance in Electron Ph
ysics、第8巻、第89頁(1956年)やC.
A. Spindt、”Physical proper
ties of thin−film field e
mission cathodes with mol
ybdenum cones”、J. Appl. Phy
s. 、第47巻、第5248頁(1976年)等が知ら
れている。
[0003] Examples of the FE type include WP Dyke &
WW Dolan, "Fielddemissio
n ", Advance in Electron Ph
ysics, Vol. 8, p. 89 (1956) and C.
A. Spindt, "Physical property
ties of thin-film field e
mission cathodes with mol
ybdenum cones ", J. Appl. Phys.
, 47, 5248 (1976) and the like.

【0004】MIM型の例としては、C. A. Mea
d、”The tunnel−emission am
plifier”、J. Appl. Phys. 、第32
巻、第646頁(1961年)等が知られている。
[0004] Examples of the MIM type include CA Mea.
d, "The tunnel-emission am
plier ", J. Appl. Phys., No. 32
Vol., P. 646 (1961) and the like.

【0005】SCE型の例としては、M. I. Elin
son、”Radio Eng.Electron P
ys. ”、10、(1965)等がある。SCE型は基
板上に形成された小面積の薄膜に対して、膜面に平行に
電流を流すことにより電子放出が生ずる現象を利用する
ものであり、ここで用いられる薄膜材料としては、前記
M. I. Elinson等によるSnO2 薄膜、Au薄
膜[G. Dittmer:”Thin Solid F
ilms”、第9巻、第317頁(1972年)]、I
23 /SnO2 薄膜[M. Hartwell an
d C. G.Fonstad:”IEEE Trans.
ED Conf. ”、519(1975年)]、カ
ーボン薄膜[荒木久 他:真空、第26巻、第1号、2
2頁(1983年)]等が報告されている。
As an example of the SCE type, MI Elin
son, "Radio Eng. Electron P
ys. ", 10, (1965), etc. The SCE type utilizes a phenomenon in which electron emission occurs when a current flows through a small-area thin film formed on a substrate in parallel with the film surface. There are thin film materials used here, such as SnO 2 thin film and Au thin film [G. Dittmer: “Thin Solid F” by MI Elinson and the like.
ilms ", Volume 9, 317 (1972)], I
n 2 O 3 / SnO 2 thin film [M. Hartwell an
d C. G. Fonstad: "IEEE Trans.
ED Conf. ", 519 (1975)], carbon thin film [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, 2,
2 (1983)].

【0006】これらSCEの典型的例として、前述の
M. Hartwellの素子構成を図15に示す。同図
において1は絶縁性基板である。2は電子放出部形成用
薄膜で、H型形状のパターンにスパッタで形成された金
属酸化物薄膜等からなり、後述のフォーミングと呼ばれ
る通電処理により電子放出部3が形成される。尚、図中
のL1 は0.5〜1mm、W1 は0.1mmに設定され
ている。
As a typical example of these SCEs, FIG. 15 shows the device configuration of the aforementioned M. Hartwell. In FIG. 1, reference numeral 1 denotes an insulating substrate. Reference numeral 2 denotes a thin film for forming an electron-emitting portion, which is formed of a metal oxide thin film or the like formed by sputtering in an H-shaped pattern. The electron-emitting portion 3 is formed by an energization process called forming, which will be described later. Incidentally, L 1 in the figure 0.5 to 1 mm, W 1 is set to 0.1 mm.

【0007】フォーミングとは、前記電子放出部形成用
薄膜2の両端に直流電圧或は非常にゆっくりとした昇電
圧、例えば1V/分程度を印加通電し、電子放出部形成
用薄膜2を局所的に破壊、変形もしくは変質せしめ、電
気的に高抵抗な状態にした電子放出部3を形成すること
である。
[0007] Forming means applying a DC voltage or a very slowly increasing voltage, for example, about 1 V / minute, to both ends of the thin film 2 for forming an electron emitting portion and energizing the thin film 2 for forming an electron emitting portion locally. To form the electron-emitting portion 3 which is destructed, deformed or deteriorated, and is in an electrically high-resistance state.

【0008】従って電子放出部3とは、電子放出部形成
用薄膜2の一部に亀裂が発生し、その亀裂付近から電子
放出が行われ得る部分を指す。以下、フォーミングによ
り形成した電子放出部3を含む電子放出部形成用薄膜2
を電子放出部を含む薄膜4と呼ぶ。
Therefore, the electron-emitting portion 3 refers to a portion where a crack is generated in a part of the thin film 2 for forming an electron-emitting portion and an electron can be emitted from the vicinity of the crack. Hereinafter, an electron emitting portion forming thin film 2 including an electron emitting portion 3 formed by forming.
Is called a thin film 4 including an electron-emitting portion.

【0009】前記フォーミング処理を施したSCEは、
上述電子放出部を含む薄膜4に電圧を印加し、素子に電
流を流すことにより、上述電子放出部3より電子を放出
せしめるものである。このようなSCEは、構造が単純
で製造も容易であることから、大面積にわたる多数素子
を配列形成できる利点がある。係る多数のSCEを配列
形成した例としては、並列にSCEを配列し、個々の素
子の両端を配線にてそれぞれ結線した行を多数行配列し
た電子源がある(例えば、特開平1−031332号公
報)。
The SCE subjected to the forming process is
A voltage is applied to the thin film 4 including the above-mentioned electron-emitting portion, and a current is caused to flow through the element, whereby electrons are emitted from the above-mentioned electron-emitting portion 3. Such an SCE has an advantage that a large number of elements can be arrayed over a large area since the structure is simple and the manufacture is easy. As an example in which such a large number of SCEs are arranged and formed, there is an electron source in which SCEs are arranged in parallel, and rows in which both ends of each element are connected by wiring are arranged in many rows (for example, Japanese Patent Application Laid-Open No. Hei 1-031332). Gazette).

【0010】このようなSCEを多数配置した電子源の
具体的応用としては、表示装置を挙げることができる。
ここで表示装置に関する動向について言及すれば、近
年、液晶を用いた平板型表示装置がCRTに替わって普
及してきているものの、自発光型でないため、バックラ
イト等を持たなければならない等の問題点があり、高品
位な表示画像が得られる自発光型の表示装置の開発が望
まれてきた。
As a specific application of such an electron source in which a large number of SCEs are arranged, there is a display device.
Here, a trend regarding the display device will be described. In recent years, although a flat panel display device using a liquid crystal has become widespread instead of a CRT, it is not a self-luminous type, and therefore it is necessary to have a backlight or the like. Therefore, development of a self-luminous display device capable of obtaining a high-quality display image has been desired.

【0011】係る要望に対して、上述したSCEを多数
配置した電子源を用い、係る電子源より放出された電子
によって可視光を発光せしめる蛍光体とを組み合わせた
表示装置である画像形成装置は、大画面の装置でも比較
的容易に製造でき、かつ表示品位に優れた自発光型表示
装置といえる(例えば、米国特許第5066883号明
細書)。
In response to such a demand, an image forming apparatus, which is a display device using an electron source having a large number of SCEs as described above and a phosphor that emits visible light by electrons emitted from the electron source, has been proposed. It can be said that a self-luminous display device which can be manufactured relatively easily even with a large screen device and has excellent display quality (for example, US Pat. No. 5,066,883).

【0012】尚、従来、多数のSCEより構成された表
示装置において、発光を行わしめる素子の選択は、上述
の多数のSCEを一方向に結線した配線(行方向配線と
呼ぶ)、前記行配線と直交する方向(列方向と呼ぶ)に
結線した列方向配線、及び該SCEとその上部に非接触
配置された蛍光体間との空間に設置された制御電極(グ
リッドと呼ぶ)とへの適当な駆動信号によるものであ
り、例えば、特開平1−283749公報等に開示され
ているものである。
Conventionally, in a display device composed of a large number of SCEs, an element that emits light is selected by a wiring (referred to as a row-direction wiring) in which a large number of the SCEs are connected in one direction, and a row wiring. And a control electrode (referred to as a grid) disposed in a space between the SCE and the phosphor disposed in a non-contact manner on the SCE and a column direction wiring connected in a direction (referred to as a column direction) orthogonal to the above. Such a driving signal is disclosed in, for example, Japanese Patent Application Laid-Open No. 1-283749.

【0013】[0013]

【発明が解決しようとする課題】SCEを実用化するに
あたっては、安定で制御された電子放出特性、及びその
効率の向上が必要とされることはいうまでもない。ここ
で効率とは、SCEの一対の対向する素子電極に電圧を
印加したとき、流れる電流(以降素子電流If と呼ぶ)
と真空中に放出される電流(以降電子放出電流Ie と呼
ぶ)との電流比をさす。つまり、素子電流はできるだけ
小さく、電子放出電流はできるだけ大きいことが望まし
い。
In putting SCE to practical use, it is needless to say that stable and controlled electron emission characteristics and improvement of its efficiency are required. Here, the efficiency refers to a current flowing when a voltage is applied to a pair of opposing element electrodes of the SCE (hereinafter referred to as an element current If ).
And the current ratio of the current emitted into a vacuum (hereinafter referred to as the electron emission current Ie ). That is, it is desirable that the device current be as small as possible and the electron emission current be as large as possible.

【0014】安定で制御された電子放出特性と効率の向
上がなされれば、例えば蛍光体を画像形成部材とする画
像形成装置において、低電流で明るい高品位な画像形成
装置、例えばフラットテレビが実現される。また、低電
流化にともない、画像形成装置を構成する駆動回路等も
安価になることも期待できる。
If stable and controlled electron emission characteristics and improved efficiency are achieved, an image forming apparatus using a phosphor as an image forming member will realize a low-current, bright, high-quality image forming apparatus such as a flat television. Is done. In addition, as the current is reduced, it can be expected that the drive circuits and the like constituting the image forming apparatus will also be inexpensive.

【0015】ところで安定かつ効率のよい電子放出特性
を有するSCEを作成するには、駆動時における上記素
子電流If 及び電子放出電流Ie が安定であることが必
要条件となるが、これらの安定性は電子放出部の構造に
依存し、特に素子電流によって構造が変化しないような
電気的耐性が要求される。
In order to produce an SCE having stable and efficient electron emission characteristics, it is necessary that the device current If and the electron emission current Ie during driving be stable. The properties depend on the structure of the electron-emitting portion, and in particular, electrical resistance is required so that the structure does not change due to device current.

【0016】本発明は、上記問題を鑑み、駆動時におけ
る電気的耐性に優れ、結果として安定性及び電子放出効
率に優れるSCEの新規な構成と製法、及びそれを用い
た電子源及び画像形成装置を提供するものである。
In view of the above problems, the present invention provides a novel structure and manufacturing method of an SCE having excellent electrical resistance during driving and, as a result, excellent stability and electron emission efficiency, and an electron source and an image forming apparatus using the same. Is provided.

【0017】[0017]

【課題を解決するための手段】即ち、本発明は、基体上
に形成された対向する一対の素子電極と電子放出部を有
する薄膜からなる表面伝導型電子放出素子において、該
電子放出部を有する薄膜が導電性微粒子とグラファイト
または/およびアモルファスカーボンを含むことを特徴
とする電子放出素子である。
That is, the present invention relates to a surface conduction electron-emitting device comprising a pair of opposing device electrodes formed on a substrate and a thin film having an electron-emitting portion. An electron-emitting device wherein the thin film contains conductive fine particles and graphite and / or amorphous carbon.

【0018】また、本発明は、基体上に形成された対向
する一対の素子電極と、導電性微粒子とグラファイトま
たは/およびアモルファスカーボンを含むと共に、電子
放出部を有する薄膜からなる表面伝導型電子放出素子
の製造方法であって、少なくとも、一対の素子電極を形
成する工程と、電子放出部を設ける薄膜を形成する工程
と、該薄膜に電子放出部を形成するフォーミング工程と
を有し、前記電子放出部を設ける薄膜を形成する工程
が、高分子化合物を焼成することによりアモルファスカ
ーボン化或いはグラファイト化する工程を含むことを特
徴とする表面伝導型電子放出素子の製造方法である。
Further, according to the present invention, a pair of opposing element electrodes formed on a substrate , conductive fine particles and graphite or the like are provided.
With others including / and amorphous carbon, a method of manufacturing a surface conduction electron-emitting device comprising a thin film having an electron emitting portion, provided at least a step of forming a pair of device electrodes, an electron emitting portion thin film Forming, and forming step of forming an electron-emitting portion in the thin film
Forming a thin film provided with the electron emission portion
However, by firing the polymer compound, amorphous
It includes a process of carbonizing or graphitizing.
This is a method for manufacturing a surface conduction electron-emitting device.

【0019】さらに、本発明は、入力信号に応じて電子
を放出する電子源であって、上記の電子放出素子を基体
上に複数個配置してなることを特徴とする電子源であ
る。また、本発明は、入力信号にもとづいて画像を形成
する装置であって、少なくとも、画像形成部材と上記の
電子源より構成されていることを特徴とする画像形成装
置である。
Further, the present invention is an electron source which emits electrons in response to an input signal, wherein the electron source comprises a plurality of the above-mentioned electron-emitting devices arranged on a substrate. According to another aspect of the present invention, there is provided an apparatus for forming an image based on an input signal, comprising at least an image forming member and the above-mentioned electron source.

【0020】以下、本発明を詳細に説明する。本発明の
電子放出素子は、基体上に形成された対向する一対の素
子電極と電子放出部を有する薄膜からなる表面伝導型電
子放出素子において、上記電子放出部を有する薄膜が、
導電性微粒子とグラファイト若しくはアモルファスカー
ボン若しくはそれらの混合物を含むことを特徴とする電
子放出素子である。
Hereinafter, the present invention will be described in detail. The electron-emitting device of the present invention is a surface conduction electron-emitting device including a pair of opposing device electrodes formed on a substrate and a thin film having an electron-emitting portion, wherein the thin film having the electron-emitting portion is
An electron-emitting device comprising conductive fine particles and graphite or amorphous carbon or a mixture thereof.

【0021】また、上記電子放出素子の作成法は少なく
とも、電子放出部を設ける薄膜を形成する工程と、一対
の素子電極を形成する工程と、フォーミング工程とから
なる電子放出素子の製法であって、該電子放出部を設け
る薄膜を形成する工程が、金属若しくは金属酸化物若し
くは有機金属化合物を分散させた高分子化合物からなる
薄膜を形成した後、これを600〜3000℃で、10
分〜3時間程度焼成するものである。
Further, the method for producing the electron-emitting device is a method for producing an electron-emitting device comprising at least a step of forming a thin film on which an electron-emitting portion is provided, a step of forming a pair of element electrodes, and a forming step. The step of forming a thin film provided with the electron-emitting portion includes forming a thin film made of a polymer compound in which a metal, a metal oxide, or an organometallic compound is dispersed, and then forming the thin film at 600 to 3000 ° C.
It is baked for about a minute to three hours.

【0022】入力信号に応じて電子を放出する電子源に
おいては、上記の電子放出素子を基体上に複数個配置し
たことを特徴とした電子源であって、詳しくは、基体に
複数の電子放出素子を並列に配置し、個々の素子の両端
を配線に接続した電子放出素子群を複数個有し、更に、
各素子に対する変調手段を有している配置法、或は、基
体に互いに電気的に絶縁された複数本のX方向配線と、
これらと交差する方向に設置された複数本のY方向配線
が設置され、各X方向配線と各Y方向配線との交差点毎
に電子放出素子を配置し、各素子の一対の素子電極の一
方を上記X方向配線に、他方を上記Y方向配線に接続し
た電子源である。
An electron source which emits electrons in response to an input signal is characterized in that a plurality of the above-mentioned electron-emitting devices are arranged on a substrate. The devices are arranged in parallel, and a plurality of electron-emitting device groups in which both ends of each device are connected to wiring are provided.
An arrangement method having a modulation means for each element, or a plurality of X-direction wirings electrically insulated from each other on a base;
A plurality of Y-direction wirings installed in a direction intersecting with these are installed, an electron-emitting device is arranged at each intersection of each X-direction wiring and each Y-direction wiring, and one of a pair of element electrodes of each element is connected. An electron source is connected to the X-direction wiring and the other is connected to the Y-direction wiring.

【0023】また、画像形成装置においては、入力信号
にもとづいて画像を形成する装置であって、少なくと
も、蛍光体等から成る画像形成部材と前記電子源より構
成されたことを特徴とする画像形成装置である。
An image forming apparatus for forming an image based on an input signal is characterized by comprising at least an image forming member made of a phosphor or the like and the electron source. Device.

【0024】次に、本発明に係わるSCEの基本的な構
成及びその作成方法について説明する。図1(a),
(b)は、それぞれ本発明にかかわる基本的なSCEの
構成を示す平面図及び断面図である。また図2は、係る
SCEの製造方法の一例を説明する図である。
Next, a basic configuration of the SCE according to the present invention and a method for producing the SCE will be described. FIG. 1 (a),
(B) is the top view and sectional drawing which show the structure of the basic SCE which concerns on this invention, respectively. FIG. 2 is a diagram illustrating an example of a method of manufacturing the SCE.

【0025】以下、図1及び2を用いて、本発明に関わ
る電子放出素子の基本的な構成、及びその製造方法を説
明する。図1,2において、1 は絶縁性基板、2は電子
放出部形成用薄膜、3は電子放出部、4は電子放出部を
含む薄膜、5と6は素子電極である。
Hereinafter, the basic structure of an electron-emitting device according to the present invention and a method of manufacturing the same will be described with reference to FIGS. 1 and 2, 1 is an insulating substrate, 2 is a thin film for forming an electron emitting portion, 3 is an electron emitting portion, 4 is a thin film including an electron emitting portion, and 5 and 6 are device electrodes.

【0026】絶縁性基板1としては、石英ガラス、Na
等の不純物含有量を減少したガラス、青板ガラス、青板
ガラスにスパッタ法等により形成したSiO2 を積層し
たガラス基板等及びアルミナ等のセラミックス等を挙げ
ることができるが、後述するように本発明の素子作成工
程においては、600〜3000℃での熱処理が必要と
なるので耐熱性に優れる基板材料を利用しなければなら
ない。係る観点から、特に石英、シリコン、アルミナ等
の利用が好ましい。
As the insulating substrate 1, quartz glass, Na
Glass having a reduced impurity content such as glass, blue plate glass, a glass substrate laminated with SiO 2 formed by a sputtering method or the like on blue plate glass, and ceramics such as alumina. In the element making process, a heat treatment at 600 to 3000 ° C. is required, so that a substrate material having excellent heat resistance must be used. From such a viewpoint, it is particularly preferable to use quartz, silicon, alumina or the like.

【0027】基板 1を洗剤、純水および有機溶剤により
十分に洗浄後、基板 1上に電子放出部形成用薄膜2を形
成する(図2(a)参照)。例えば、Pd、Ru、A
g、Au、Ti、In、Cu、Cr、Fe、Zn、S
n、Ta、W、Pb等の金属を混合せしめた高分子化合
物からなる薄膜を形成した後、これを600℃以上で焼
成し、上記金属若しくはその酸化物及びアモルファスカ
ーボン若しくはグラファイトもしくはそれらの混合物を
含む薄膜を形成する。必要に応じて、係る薄膜をフォト
リソグラフィ技術を用いてパターニングし、電子放出部
形成用薄膜2を形成する。
After sufficiently washing the substrate 1 with a detergent, pure water and an organic solvent, a thin film 2 for forming an electron-emitting portion is formed on the substrate 1 (see FIG. 2A). For example, Pd, Ru, A
g, Au, Ti, In, Cu, Cr, Fe, Zn, S
After forming a thin film made of a polymer compound in which metals such as n, Ta, W, and Pb are mixed, the thin film is fired at 600 ° C. or more, and the above metal or its oxide and amorphous carbon or graphite or a mixture thereof are mixed. And forming a thin film containing the same. If necessary, the thin film is patterned by using the photolithography technique to form the electron-emitting-portion-forming thin film 2.

【0028】電子放出部形成用薄膜2を構成する材料の
具体例を挙げるならば、Pd、Ru、Ag、Au、T
i、In、Cu、Cr、Fe、Zn、Sn、Ta、W、
Pb等の金属、PdO、SnO2 、In23 、Pb
O、Sb23 等の金属酸化物を含むアモルファスカー
ボン若しくはグラファイトもしくはそれらの混合物であ
る。上記の金属若しくは金属酸化物は、微粒子状になっ
ていてもよい。即ち電子放出部形成用薄膜2は、上記微
粒子状の金属若しくは金属酸化物を含む、アモルファス
カーボン若しくはグラファイトである。係る微粒子の粒
径は、数Åより数千Å、好ましくは、10〜200Åで
ある。これらの金属若しくは金属酸化物のうち、特にP
d若しくはPdO2 の利用が、電子放出特性上の観点か
ら好ましい。
Pd, Ru, Ag, Au, T
i, In, Cu, Cr, Fe, Zn, Sn, Ta, W,
Metal such as Pb, PdO, SnO 2 , In 2 O 3 , Pb
Amorphous carbon or graphite containing a metal oxide such as O or Sb 2 O 3 or a mixture thereof. The above metal or metal oxide may be in the form of fine particles. That is, the electron-emitting-portion-forming thin film 2 is made of amorphous carbon or graphite containing the above-mentioned fine-particle metal or metal oxide. The particle size of such fine particles is several to several thousand, preferably 10 to 200. Among these metals or metal oxides, in particular, P
Use of d or PdO 2 is preferable from the viewpoint of electron emission characteristics.

【0029】ここで利用されるアモルファスカ−ボン若
しくはグラファイトは、高分子化合物を600〜300
0℃で焼成することによって得られる。従って、先ず、
予め上述の金属若しくは金属酸化物と高分子化合物とを
混合したものを、基板1上に堆積させる。堆積方法は、
従来公知の方法、例えば回転塗布法、ディップ法、印刷
法の他、ラングミュア・ブロジェット(以下LBと記
す)法等に拠ればよく、本発明はその方法を限定するも
のではないが、堆積された膜の均一性に優れる点で、特
にLB法の利用が好ましい。LB法の詳細については後
述する。
The amorphous carbon or graphite used here is a polymer compound of 600-300.
It is obtained by firing at 0 ° C. Therefore, first,
A mixture of the above-mentioned metal or metal oxide and a polymer compound is deposited on the substrate 1 in advance. The deposition method is
Conventional methods such as a spin coating method, a dip method, and a printing method, as well as a Langmuir-Blodgett (hereinafter, referred to as LB) method may be used, and the present invention is not limited to the method. In particular, the use of the LB method is preferred in terms of excellent film uniformity. Details of the LB method will be described later.

【0030】次に、係る膜を上記温度(600〜300
0℃)で焼成すれば、本発明の微粒子状の金属若しくは
金属酸化物を含む、アモルファスカーボン若しくはグラ
ファイトもしくはそれらの混合物から成る電子放出部形
成用薄膜2を形成することができる。尚、この場合、高
分子化合物に混合する材料として、上記金属の単体或は
酸化物に加えて、上述金属を含む有機金属化合物(錯
体)を用いることもできる。何故なら、該有機金属化合
物に含まれる有機部位は、焼成工程中に脱着・昇華する
ので、金属、若しくは金属酸化物(酸素雰囲気下にて焼
成した場合、金属が酸化され金属酸化物が形成されるこ
とがある)が残るからである。以下、金属単体若しくは
金属酸化物若しくは有機金属化合物を混合した高分子化
合物を、金属を含む高分子化合物と記すことにする。
Next, the film is heated at the above-mentioned temperature (600 to 300).
By firing at 0 ° C.), the electron-emitting-portion-forming thin film 2 made of amorphous carbon, graphite, or a mixture thereof containing the fine-particle metal or metal oxide of the present invention can be formed. In this case, as a material to be mixed with the polymer compound, an organic metal compound (complex) containing the above-mentioned metal can be used in addition to the above-mentioned metal alone or oxide. This is because the organic sites contained in the organometallic compound are desorbed and sublimated during the firing step, so that the metal or metal oxide (when fired in an oxygen atmosphere, the metal is oxidized to form a metal oxide. Is sometimes left). Hereinafter, a high molecular compound obtained by mixing a simple metal, a metal oxide, or an organic metal compound is referred to as a high molecular compound containing a metal.

【0031】電子放出部形成用薄膜2をできるだけ均一
に作成することは、素子特性上大切なことであることは
いうまでもない。即ち、金属類(金属単体若しくは金属
酸化物)とアモルファスカ−ボン若しくはグラファイト
が各々極端な凝集状態(マクロな相分離)をとらず、均
一に分散されている状態にあることが重要であり、係る
要請を達成するためには、金属を含む高分子化合物にお
いて、高分子化合物中の特定の置換基(カルボキシル
基、水酸基、アミノ基、エステル基等)が金属に配位し
ていることが望ましい。但し、架橋反応が起こるのはよ
くない。
It is needless to say that it is important to form the electron emitting portion forming thin film 2 as uniformly as possible in terms of device characteristics. That is, it is important that the metals (simple metal or metal oxide) and the amorphous carbon or graphite do not take an extremely agglomerated state (macrophase separation), but are uniformly dispersed. In order to achieve such a requirement, in a metal compound containing a metal, it is desirable that a specific substituent (carboxyl group, hydroxyl group, amino group, ester group, etc.) in the polymer compound be coordinated to the metal. . However, it is not good that a crosslinking reaction occurs.

【0032】また、焼成工程中に高分子化合物が溶融、
脱着或は昇華しないことが望ましいことはいうまでもな
く、特に後者の観点から、具体的には、例えばポリイミ
ドの使用が特に好ましい。
Further, the polymer compound melts during the firing step,
Needless to say, it is desirable not to desorb or sublime, and in particular from the viewpoint of the latter, specifically, for example, use of polyimide is particularly preferable.

【0033】しかしながら、一般にポリイミド材料は有
機溶媒に不溶であるため、これを直接基板上に成膜する
ことは困難である。そこで通常は、対応する前駆体ポリ
アミック酸を成膜した後、化学的或は熱的に脱水・環化
すること(イミド化)によりポリイミド膜を得る。本発
明で利用可能な金属或は金属酸化物が分散されたポリイ
ミド膜を得るための方法としては、ポリアミック酸に所
望の金属若しくは有機金属化合物を混合し、係る混合物
を所望の基板上に成膜した後、イミド化するという方法
を挙げることができる。
However, since the polyimide material is generally insoluble in an organic solvent, it is difficult to form a film directly on a substrate. Therefore, usually, a polyimide film is obtained by forming a film of the corresponding precursor polyamic acid and then dehydrating and cyclizing (imidizing) chemically or thermally. As a method for obtaining a polyimide film having a metal or metal oxide dispersed therein usable in the present invention, a desired metal or organometallic compound is mixed with polyamic acid, and the mixture is formed on a desired substrate. And then imidizing.

【0034】然し乍ら係る方法は実際には利用不可能で
ある場合が多い。その理由は、ポリアミック酸に上述の
金属類を混合すると、ポリアミック酸中のカルボキシル
基の金属への配位力が強いので、分子内及び、分子間で
架橋反応を起してゲル化してしまうからである。一旦ゲ
ル化した高分子化合物を成膜することは、最早著しく困
難であるといわざるをえない。係る問題点を克服し、ポ
リイミド中に金属、特にパラジウム及び/又は酸化パラ
ジウム、が分散された膜を均一に作成する方法が、本発
明者らによって報告されており、(平成6年8月11日
出願の特許願、整理番号2742007、発明の名称:
金属及び/又は金属酸化物を含む低抵抗なポリイミド膜
形成方法及び該ポリイミド膜を液晶配向膜として用いた
液晶素子、出願人 キヤノン株式会社)ここに述べられ
ている方法が本発明においても利用出来る。
However, such methods are often not practically available. The reason is that when the above-mentioned metals are mixed with the polyamic acid, the coordination force of the carboxyl group in the polyamic acid to the metal is strong, so a cross-linking reaction occurs between the molecules and between the molecules, resulting in gelation. It is. It has to be said that it is extremely difficult to form a film of a polymer compound once gelled. The present inventors have reported a method of overcoming the above problems and uniformly forming a film in which a metal, particularly palladium and / or palladium oxide, is dispersed in polyimide. (August 11, 1994 Japanese Patent Application No. 2742007, Name of Invention:
Method for forming low-resistance polyimide film containing metal and / or metal oxide, and liquid crystal device using this polyimide film as liquid crystal alignment film, applicant Canon Inc.) The method described here can be used in the present invention. .

【0035】勿論これらに限定されるものではないが、
ここでその内容に触れると、目的とするポリイミドの前
駆体としてポリアミック酸エステルを用い、係るポリア
ミック酸エステルと金属パラジウム若しくは有機パラジ
ウム化合物の混合物、好ましくはパラジウムとポリアミ
ック酸エステルのエステル部位との間に弱い相互作用を
有する錯体化合物からなる材料を基板上に堆積させる工
程と、引き続いて上記ポリアミック酸エステルを化学的
及びまたは熱的にイミド化する工程とによって達成され
る。前記ポリアミック酸エステルの構造は、下記の式
(1)に示される。
Of course, without being limited to these,
Here, when the content is touched, using a polyamic acid ester as a precursor of the intended polyimide, a mixture of the polyamic acid ester and a metal palladium or organic palladium compound, preferably between palladium and the ester site of the polyamic acid ester This is achieved by depositing a material comprising a complex compound having weak interaction on a substrate, and subsequently chemically and / or thermally imidizing the polyamic acid ester. The structure of the polyamic acid ester is represented by the following formula (1).

【0036】[0036]

【化1】 Embedded image

【0037】(式(1)中、R3 は炭素数1以上のアル
キル基であるが、これを水素に置換したものがポリアミ
ック酸であって、従って、R1 ,R2 としては、従来公
知のポリアミック酸と同じ構造を有するものを用いるこ
とができるのは勿論、これら以外のものであってもよ
い。
(In the formula (1), R 3 is an alkyl group having 1 or more carbon atoms, and hydrogen-substituted R 3 is a polyamic acid. Therefore, R 1 and R 2 are conventionally known. Of course, those having the same structure as the above polyamic acid can be used, and other than these may be used.

【0038】R1 ,R2 の具体例を下記の化2に示す。Specific examples of R 1 and R 2 are shown in the following Chemical Formula 2.

【0039】[0039]

【化2】 Embedded image

【0040】尚、2種以上のポリアミック酸エステルか
らなるコポリマーを用いてもよい。ポリアミック酸エス
テルは従来公知の方法により容易に合成可能であって、
例えば、対応するポリアミック酸を出発物質として、そ
の酸クロライドと所望のアルキル基(この場合R3 )を
有するアルコール或はアルコキサイドと反応させること
によって得られる。
Incidentally, a copolymer composed of two or more polyamic acid esters may be used. Polyamic acid ester can be easily synthesized by a conventionally known method,
For example, it can be obtained by reacting the corresponding polyamic acid as a starting material with an alcohol or alkoxide having a desired alkyl group (in this case, R 3 ).

【0041】R3 の炭素数の上限は特に限定されるもの
ではないが、イミド化時において脱離させる必要がある
ので、極端に大きなものは好ましいとはいえず、好まし
くは1以上30以下、より好ましくは1以上22以下で
ある。ポリアミック酸エステルは通常、N,N−ジメチ
ルアセトアミド(以下DMAcと記す)、2−N−メチ
ルピロリドン(以下NMPと記す)、γ−ブチルラクト
ン等の極性溶媒、或はこれらを含む混合溶媒に可溶であ
る。
The upper limit of the number of carbon atoms of R 3 is not particularly limited. However, since it is necessary to eliminate at the time of imidization, extremely large ones are not preferable. More preferably, it is 1 or more and 22 or less. The polyamic acid ester is usually soluble in polar solvents such as N, N-dimethylacetamide (hereinafter referred to as DMAc), 2-N-methylpyrrolidone (hereinafter referred to as NMP), γ-butyllactone, or a mixed solvent containing these. It is soluble.

【0042】つぎに、上述の溶媒に溶かしたポリアミッ
ク酸エステル溶液に金属パラジウム若しくは有機パラジ
ウム化合物を混合し、これらの混合物(以下ポリアミッ
ク酸エステル−Pd混合物と記す)溶液を調製する。こ
こで、有機溶剤に比較的容易に溶ける点から、金属パラ
ジウムよりも有機パラジウム化合物の利用が好ましい。
有機パラジウム化合物の構造としては、先に述べたよう
に、ポリアミック酸エステルのエステル部との間で弱い
錯体を形成し得るものであることが特に好ましい。
Next, metallic palladium or an organic palladium compound is mixed with the polyamic acid ester solution dissolved in the above-mentioned solvent to prepare a mixture (hereinafter, referred to as a polyamic acid ester-Pd mixture) solution. Here, it is preferable to use an organic palladium compound rather than metal palladium because it is relatively easily dissolved in an organic solvent.
As described above, the structure of the organic palladium compound is particularly preferably a compound capable of forming a weak complex with the ester portion of the polyamic acid ester.

【0043】すなわち、好ましい有機パラジウム化合物
は2つの配位子を有するものか、或は、4個の配位子を
有していて、少なくともその内の2つが容易に脱離可能
なものである。具体的な構造例を一般式(2)〜(4)
に示す。
That is, a preferred organopalladium compound has two ligands, or has four ligands, at least two of which are easily removable. . Specific structural examples are represented by general formulas (2) to (4).
Shown in

【0044】[0044]

【化3】 Pd2+[R4 COO-2 (2) Pd[R567 N]2 (3) Pd2+[R4 COO-2 [R567 N]2 (4)Embedded image Pd 2+ [R 4 COO ] 2 (2) Pd [R 5 R 6 R 7 N] 2 (3) Pd 2+ [R 4 COO ] 2 [R 5 R 6 R 7 N] 2 (4)

【0045】式(2)〜(4)中、R4 ,R5 ,R6
7 は各々炭素数1以上30以下の炭化水素鎖を示す。
炭化水素鎖としては、例えばメチル基、デシル基、オク
タデシル基等が挙げられる。これらの内、R4 は水素で
あってもよい。またR5 ,R6 ,R7 に関してはこれら
の内の1乃至2つが水素であっても良い。すなわちパラ
ジウムに配位しているアルキルアミンは1級, 2級, 3
級の何れのアミンでも良い。また、上記R4 ,R5 ,R
6 ,R7 を構成する水素の一部若しくは全てがフッ素で
置換されていても良い。
In the formulas (2) to (4), R 4 , R 5 , R 6 ,
R 7 represents a hydrocarbon chain having 1 to 30 carbon atoms.
Examples of the hydrocarbon chain include a methyl group, a decyl group, and an octadecyl group. Of these, R 4 may be hydrogen. As for R 5 , R 6 and R 7 , one or two of them may be hydrogen. That is, the alkylamine coordinated to palladium is primary, secondary, tertiary or tertiary.
Any class of amine may be used. Further, the above R 4 , R 5 , R
6, a portion or all of the hydrogen constituting the R 7 may be substituted with fluorine.

【0046】以上のようにして調製されたポリアミック
酸エステル−Pd錯体を適当な方法により所望の基板上
に堆積させて、ポリアミック酸エステル−Pd錯体膜を
得る。ここで、前記ポリアミック酸エステル−Pd錯体
はゲル化していないので、これを基板上に堆積させる手
法としては、回転塗布法、ディップ法、ラングミュア・
ブロジェット(以下LBと略す)法等、従来公知の各種
薄膜堆積方法を利用することができる。これらの内、回
転塗布法やディップ法に拠るのが最も簡便であるが、基
板上の広い面積にわたって均一な膜を形成することは必
ずしも容易ではない。加えて膜厚の制御性も余りよくな
い。これらに対してLB法に拠れば、均一な膜を比較的
容易に再現性よく得ることができる。
The polyamic acid ester-Pd complex prepared as described above is deposited on a desired substrate by an appropriate method to obtain a polyamic acid ester-Pd complex film. Here, since the polyamic acid ester-Pd complex is not gelled, the method of depositing it on a substrate includes a spin coating method, a dip method, and a Langmuir-
Conventionally known various thin film deposition methods such as a blow jet (hereinafter abbreviated as LB) method can be used. Of these, the simplest method is the spin coating method or the dipping method, but it is not always easy to form a uniform film over a wide area on the substrate. In addition, the controllability of the film thickness is not very good. On the other hand, according to the LB method, a uniform film can be obtained relatively easily with good reproducibility.

【0047】以下、LB法によってポリアミック酸エス
テル−Pd錯体膜を基板上に堆積する場合に利用可能な
材料の化学構造について述べる。LB法に用いるのに好
適なポリアミック酸エステル−Pd錯体は、これを水面
上に展開した際に単分子膜が形成されるように、親疎水
性のバランスがとれていることが重要であり、従って炭
素数8以上30以下、より好ましくは、炭素数10以上
22以下のアルキル鎖を1単量体ユニットあたり0.5
以上の割合で有していることが望ましい。
Hereinafter, the chemical structure of a material that can be used when a polyamic acid ester-Pd complex film is deposited on a substrate by the LB method will be described. It is important that the polyamic acid ester-Pd complex suitable for use in the LB method is balanced in hydrophilicity and hydrophobicity so that a monomolecular film is formed when the complex is developed on the water surface. An alkyl chain having 8 to 30 carbon atoms, more preferably 10 to 22 carbon atoms, is added in an amount of 0.5 to 0.5 per monomer unit.
It is desirable to have the above ratio.

【0048】この様なポリアミック酸エステル−Pdの
例としては、ポリアミック酸エステル部の構造(一般式
(1))に関し、例えば、R3 の炭素数が8以上30以
下のもの、より好ましくは、炭素数10以上22以下の
ものである。
As an example of such a polyamic acid ester-Pd, with respect to the structure of the polyamic acid ester portion (general formula (1)), for example, R 3 having 8 to 30 carbon atoms, more preferably It has 10 to 22 carbon atoms.

【0049】この場合、上記ポリアミック酸エステルに
混合する有機パラジウム化合物の構造は特に限定される
ものではないが、例えば、式(2)〜(4)に示される
ような化合物を利用する場合、R4 ,R5 ,R6 ,R7
を構成する炭素数は余り多くなくてもよく、式(5),
(6)のようなものを利用することができる。
In this case, the structure of the organic palladium compound to be mixed with the polyamic acid ester is not particularly limited. For example, when a compound represented by the formulas (2) to (4) is used, R 4, R 5, R 6, R 7
Need not be so large, and the formula (5),
(6) can be used.

【0050】[0050]

【化4】 Pd2+[CH3 COO-2 (5) Pd2+[CH3 COO-2 [(C372 NCH32 (6)Embedded image Pd 2+ [CH 3 COO ] 2 (5) Pd 2+ [CH 3 COO ] 2 [(C 3 H 7 ) 2 NCH 3 ] 2 (6)

【0051】逆にポリアミック酸エステルのR3 の炭素
数が少なくても、例えば1であっても、これに混合する
有機パラジウム化合物が炭素数8以上30以下、好まし
くは炭素数10以上22以下のアルキル基を1本以上有
していれば、係るポリアミック酸エステル−Pd錯体の
単分子膜を形成することができる。炭素数がより少なく
ても差し支えない。従ってこの場合に利用可能な有機パ
ラジウム化合物としては、例えば下記の式(7)〜
(9)のようなものである。
Conversely, even if the number of carbon atoms of R 3 in the polyamic acid ester is small, for example, it is 1, the organic palladium compound to be mixed with R 3 has 8 to 30 carbon atoms, preferably 10 to 22 carbon atoms. If it has one or more alkyl groups, a monomolecular film of the polyamic acid ester-Pd complex can be formed. Fewer carbon numbers are acceptable. Accordingly, as the organic palladium compound usable in this case, for example, the following formulas (7) to (7)
It is like (9).

【0052】[0052]

【化5】 Pd[(C10212 NH]2 (7) Pd[(C18372 NH]2 (8) Pd2+[C1735COO-2 (9)Embedded image Pd [(C 10 H 21 ) 2 NH] 2 (7) Pd [(C 18 H 37 ) 2 NH] 2 (8) Pd 2+ [C 17 H 35 COO ] 2 (9)

【0053】以上述べた材料は、LB法に限定されるこ
となく他の薄膜形成方法、すなわち、回転塗布法やディ
ップ法において利用しても一向に差し支えない。勿論L
B法以外の成膜方法による場合には、上述した材料に加
えて、炭素数のより少ないアルキル基を有するポリアミ
ック酸エステル−Pd錯体を用いることが可能であるこ
とは申すまでもない。
The materials described above are not limited to the LB method, and may be used in other thin film forming methods, that is, a spin coating method or a dip method. Of course L
When a film formation method other than the method B is used, it goes without saying that a polyamic acid ester-Pd complex having an alkyl group having a smaller number of carbon atoms can be used in addition to the above-described materials.

【0054】さてポリアミック酸エステル−Pd錯体を
上述した何れかの方法によって基板上に堆積した後、イ
ミド化を行う。イミド化方法としては、ピリジンと無水
酢酸を含む溶液(以下イミド化溶液)に試料を浸漬して
これを化学的に行う方法と、熱的に行う方法があるが、
前者ではパラジウム或は有機パラジウム化合物がイミド
化溶液に再溶解してしまうことがあるので、後者の方法
によることが好ましい。
After the polyamic acid-Pd complex is deposited on the substrate by any of the above-described methods, imidization is performed. Examples of the imidation method include a method in which a sample is immersed in a solution containing pyridine and acetic anhydride (hereinafter referred to as an imidization solution) and chemically performed, and a method in which the sample is thermally performed.
In the former case, the palladium or organic palladium compound may be redissolved in the imidization solution, so the latter method is preferred.

【0055】係るイミド化処理によって、ポリアミック
酸エステルのR3 O−基が脱離するとともにイミド環化
し、下記の式(10)で表されるポリイミドが形成され
る。
By the imidation treatment, the R 3 O— group of the polyamic acid ester is eliminated and imide cyclization is performed, so that a polyimide represented by the following formula (10) is formed.

【0056】[0056]

【化6】 Embedded image

【0057】イミド化を熱処理によって行う場合、その
処理温度は用いるポリアミック酸エステルの構造にも多
少依存するが、一般には250℃〜400℃で行なわれ
る。係る熱処理を上述してきたポリアミック酸エステル
−Pd錯体に対して行う場合、特に該ポリアミック酸エ
ステル−Pd錯体が有機パラジウム化合物を含む場合に
は、有機パラジウム化合物中の配位子が脱離しパラジウ
ムが残る。
When the imidization is carried out by heat treatment, the treatment temperature is generally from 250 ° C. to 400 ° C., although it depends somewhat on the structure of the polyamic acid ester used. When such a heat treatment is performed on the polyamic acid ester-Pd complex described above, particularly when the polyamic acid ester-Pd complex contains an organic palladium compound, the ligand in the organic palladium compound is eliminated and palladium remains. .

【0058】この際、加熱温度が300℃以上かつ酸素
存在下であれば、パラジウムが酸化されて酸化パラジウ
ムが形成される。このようにして本発明で利用可能なパ
ラジウム及び/ 又は酸化パラジウムを含むポリイミド膜
が形成される。ここで、ポリイミドとパラジウムとは配
位してはいないが、パラジウム及び/ 又は酸化パラジウ
ムは、ポリイミド中に均一分散されている。尚、イミド
化工程に先だって、膜中に含まれる溶媒除去等の目的
で、低温加熱したり(例えば、150℃)、減圧下で放
置してもよい。
At this time, if the heating temperature is 300 ° C. or more and oxygen is present, palladium is oxidized to form palladium oxide. In this way, a polyimide film containing palladium and / or palladium oxide that can be used in the present invention is formed. Here, the polyimide and the palladium are not coordinated, but the palladium and / or palladium oxide is uniformly dispersed in the polyimide. Prior to the imidization step, the film may be heated at a low temperature (for example, 150 ° C.) or left under reduced pressure for the purpose of removing a solvent contained in the film.

【0059】以上、パラジウムがポリイミドに分散され
た場合の具体例について述べたが、これに限定されるこ
となく、他の金属類及び高分子化合物、例えば、ポリメ
タクリル酸類、ポリエステル類を用いてもよい。
The above is a description of a specific example in which palladium is dispersed in polyimide. However, the present invention is not limited to this, and other metals and polymer compounds such as polymethacrylic acids and polyesters may be used. Good.

【0060】何れにせよ、金属を含む高分子化合物から
成る層を基板 1上に堆積した後、該高分子化合物をアモ
ルファスカ−ボン化或はグラファイト化させるために、
引き続き焼成工程を施す。係る、焼成工程においては、
前記高分子化合物の少なくとも一部、好ましくは全てが
炭化すればよく、焼成温度としては、600〜3000
℃である。容易に予測できるように、上記焼成温度の範
囲において、低温ではアモルファスカーボンが得られ、
高温になるほどグラファイト化し易い。具体的には、1
800℃以上の高温焼成によって、グラファイト化(結
晶化)が起り始める。
In any case, after a layer made of a polymer compound containing a metal is deposited on the substrate 1, the polymer compound is converted into an amorphous carbon or a graphite.
Subsequently, a firing step is performed. In such a firing step,
At least a part, preferably all, of the polymer compound may be carbonized, and the calcination temperature is 600 to 3000.
° C. As can be easily predicted, in the above firing temperature range, amorphous carbon is obtained at low temperature,
The higher the temperature, the easier it is to graphitize. Specifically, 1
By firing at a high temperature of 800 ° C. or more, graphitization (crystallization) starts to occur.

【0061】この場合、高温にすればするほど、欠陥の
少ないグラファイトを得ることができるが、2600℃
で焼成すると、既に略完全にグラファイト化しており、
これ以上の温度で焼成を行っても余り意味はない。本発
明においては、特にグラファイトが必要な訳ではなく、
従って、素子作成上、使用部材(基板 1等)の耐熱性に
関する制約が緩和できる点で、出来るだけ低温で処理す
る方が好ましいことはいうまでもない。
In this case, the higher the temperature, the more graphite with few defects can be obtained.
When calcined, it is already almost completely graphitized,
It does not make much sense to fire at a temperature higher than this. In the present invention, graphite is not particularly necessary,
Therefore, it is needless to say that it is preferable to treat at a temperature as low as possible from the viewpoint that the restriction on the heat resistance of the member to be used (such as the substrate 1) can be relaxed from the viewpoint of device fabrication.

【0062】また用いる金属の種類によっては、余りに
高温で処理すると蒸発する恐れもあり、係る蒸発温度以
下の温度で処理を行わねばならぬことはいうまでもな
い。以上の点から、焼成温度としては、1500℃以下
が好適であり、より好ましくは1000℃以下である。
然しあまりに温度を下げすぎると、アモルファスカーボ
ンを得ることが出来なくなるので、少なくとも600℃
以上での焼成が必要である。
Further, depending on the type of metal used, if the treatment is performed at an excessively high temperature, there is a risk of evaporation, and it is needless to say that the treatment must be performed at a temperature lower than the evaporation temperature. From the above points, the firing temperature is preferably 1500 ° C. or lower, more preferably 1000 ° C. or lower.
However, if the temperature is lowered too much, amorphous carbon cannot be obtained.
The above firing is necessary.

【0063】焼成工程は真空下や窒素雰囲気下等、酸素
が稀薄な条件で行うことが望ましい。尚、上記高分子化
合物としてポリイミドを用いた場合に関して、ポリイミ
ドを焼成することにより、アモルファスカーボン或はグ
ラファイトが形成されることは従来公知である(例え
ば、B.Nystenらの論文(Physical R
eview B,第48巻12527〜12538頁
(1993年参照)。
The firing step is desirably performed under a condition in which oxygen is diluted, such as under a vacuum or a nitrogen atmosphere. In the case where polyimide is used as the polymer compound, it is conventionally known that amorphous carbon or graphite is formed by baking the polyimide (for example, a paper by B. Nysten et al. (Physical R).
view B, vol. 48, pages 12527-12538 (cf. 1993).

【0064】以上のようにして、基板1上に、金属若し
くは金属酸化物を含む、アモルファスカ−ボン或はグラ
ファイト或いはそれらの混合物から成る電子放出部形成
用薄膜2が形成される。電子放出部形成用薄膜2の膜厚
は、好ましくは数Åより数千Åで、特に好ましくは10
〜500Åであり、後述する、電子放出部3と素子電極
5,6間の抵抗値及び電子放出部3の導電性微粒子の粒
径、通電処理条件等によって適宜設定される。そのシー
ト抵抗値は、103 〜107 Ω/cm2 である。
As described above, the electron-emitting-portion-forming thin film 2 made of amorphous carbon, graphite, or a mixture thereof containing metal or metal oxide is formed on the substrate 1. The thickness of the thin film 2 for forming the electron-emitting portion is preferably from several to several thousand, more preferably 10 to 1,000.
The resistance is appropriately set depending on the resistance value between the electron-emitting portion 3 and the device electrodes 5 and 6, the particle size of the conductive fine particles of the electron-emitting portion 3, the energization processing conditions, and the like, which will be described later. The sheet resistance is 10 3 to 10 7 Ω / cm 2 .

【0065】また、電子放出部形成用薄膜2は、必要に
応じてパタ−ニングする必要があるが、これは従来公知
のフォトリソグラフィ−技術を利用すればよく、具体的
にはエッチング法やリフトオフ法が利用できる。尚、フ
ォトレジストを剥離層としたリフトオフ法による場合、
通常のフォトレジストの耐熱性は本発明の焼成工程にて
必要な加熱温度以下であるので、焼成工程前、即ち金属
を含む高分子材料からなる膜を基板 1上に堆積した時点
においてパタ−ニングを行っておく必要がある。エッチ
ング法を用いる場合には、焼成工程の前後どちらに行っ
てもよい。特に高分子材料としてポリイミドを使用する
場合、その前駆体の状態でパタ−ニングを行ってもよ
い。
The electron emitting portion forming thin film 2 needs to be patterned as necessary, and this can be done by using a conventionally known photolithography technique, specifically, by an etching method or a lift-off method. Law is available. In the case of a lift-off method using a photoresist as a release layer,
Since the heat resistance of ordinary photoresist is not higher than the heating temperature required in the baking step of the present invention, the patterning is performed before the baking step, that is, at the time when a film made of a polymer material containing metal is deposited on the substrate 1. Need to be done. When the etching method is used, it may be performed before or after the firing step. In particular, when polyimide is used as the polymer material, patterning may be performed in the state of its precursor.

【0066】引き続き該基板 1上に、その一部、若しく
は全てが上記電子放出部形成用薄膜2面上に堆積される
ように、一対の素子電極5,6を形成する(図2b参
照)。素子電極5,6の材料としては、導電性を有する
ものであればどのようなものであっても構わないが、例
えばNi,Cr,Au,Mo,W,Pt,Ti,Al,
Cu,Pd等の金属或は合金、及びPd,Ag,Au,
RuO2 ,Pd−Ag等の金属或は金属酸化物とガラス
等から構成される印刷導体、In23 −SnO 2 等の
透明導電体、及びポリシリコン等の半導体導体材料等が
挙げられる。
Subsequently, a part of the substrate 1
Are all deposited on the surface of the thin film 2 for forming the electron-emitting portion.
A pair of device electrodes 5 and 6 are formed as shown in FIG.
See). The material of the device electrodes 5 and 6 has conductivity
Anything can be used, but an example
For example, Ni, Cr, Au, Mo, W, Pt, Ti, Al,
Metals or alloys such as Cu and Pd, and Pd, Ag, Au,
RuOTwo Or glass and metal or metal oxide such as Pd-Ag
Printed conductor composed ofTwo OThree -SnO Two Etc.
Transparent conductors and semiconductor conductor materials such as polysilicon
No.

【0067】その堆積方法は従来公知の方法、例えば真
空蒸着法、スパッタ法等に拠ればよい。上記材料を所望
の形状に堆積するか、若しくは堆積後、所望の形状にな
るようにリフトオフ法やエッチング法等のフォトリソグ
ラフィー技術によりパタ−ニングして、素子電極5,6
が形成される。
The deposition method may be based on a conventionally known method, for example, a vacuum deposition method, a sputtering method or the like. The above materials are deposited in a desired shape, or after the deposition, patterning is performed by a photolithography technique such as a lift-off method or an etching method so as to obtain a desired shape.
Is formed.

【0068】素子電極間隔L1 は数百Åより数百μmで
あり、素子電極の製法の基本となるフォトリソグラフィ
ー技術、即ち、露光機の性能とエッチング方法等、及び
素子電極間に印加する電圧と電子放出し得る電界強度等
により設定されるが、好ましくは、数μmより数十μm
である。また、電極長さW1 、素子電極5,6の膜厚d
は、電極の抵抗値、前述したX,Y配線との結線、多数
配置された電子源の配置上の問題より適宜設計され、通
常は、素子電極長さW1 は数μmより数百μmであり、
素子電極5,6の膜厚dは数百Åより数μmである。
The element electrode interval L 1 is several hundreds to several hundred μm, and is based on photolithography technology, which is the basis of the element electrode manufacturing method, that is, the performance and etching method of the exposure machine, and the voltage applied between the element electrodes. Is set by the electric field strength capable of emitting electrons, but is preferably from several μm to several tens μm.
It is. Further, the electrode length W 1 and the film thickness d of the device electrodes 5 and 6 are set.
Is appropriately designed based on the resistance of the electrodes, the connection with the X and Y wirings described above, and the arrangement of a large number of electron sources. Usually, the element electrode length W 1 is several μm to several hundred μm. Yes,
The film thickness d of the device electrodes 5 and 6 is from several hundred degrees to several μm.

【0069】素子作成に当たっては、先に基板1上に素
子電極5,6を作成した後に、電子放出部形成用薄膜2
を形成してもかまわないが、この場合、素子電極作成後
に焼成工程を施すことになるので、素子電極に対して耐
熱性が要求されることになる。
In forming the device, the device electrodes 5 and 6 are first formed on the substrate 1 and then the thin film 2 for forming the electron emission portion is formed.
May be formed, but in this case, a baking step is performed after the device electrode is formed, so that the device electrode is required to have heat resistance.

【0070】つづいて、フォーミングと呼ばれる通電処
理を行う。即ち、素子電極5,6間に不図示の電源によ
りパルス状電圧或は、昇電圧を印加すると、電子放出部
形成用薄膜2が局所的に破壊、変形もしくは変質する。
係る構造変化部位を電子放出部3と呼ぶ(図2c参
照)。また電子放出部3が形成された後の電子放出部形
成用薄膜2のことを、電子放出部を含む薄膜4と呼ぶこ
とにする。
Subsequently, an energization process called forming is performed. That is, when a pulse-like voltage or a rising voltage is applied between the element electrodes 5 and 6 by a power supply (not shown), the thin film 2 for forming an electron emission portion is locally broken, deformed or deteriorated.
Such a structure change portion is referred to as an electron emission portion 3 (see FIG. 2C). Further, the thin film 2 for forming an electron emitting portion after the electron emitting portion 3 is formed is referred to as a thin film 4 including an electron emitting portion.

【0071】電子放出部3は、好ましくは、数Åより数
百Å、特に好ましくは、10〜500Åの粒径を有する
導電性微粒子多数個を含むものであり、電子放出部を含
む薄膜 4の膜厚及び後述する通電処理条件等の製法に依
存しており、適宜設定される。電子放出部3を構成する
材料は、電子放出部を含む薄膜 4を構成する材料の元素
の一部、或は全てと同様の物である。
The electron-emitting portion 3 preferably contains a large number of conductive fine particles having a particle size of several hundreds to several hundreds, particularly preferably 10 to 500 °. It depends on the manufacturing method such as the film thickness and the energization processing conditions described later, and is set as appropriate. The material forming the electron-emitting portion 3 is the same as a part or all of the elements of the material forming the thin film 4 including the electron-emitting portion.

【0072】図1,2では、電子放出部は対向する素子
電極5,6間の一部に形成されているが、製法によって
は、対向する素子電極5,6間全てが電子放出部として
機能する場合もある。
In FIGS. 1 and 2, the electron emitting portion is formed in a part between the opposing device electrodes 5 and 6, but depending on the manufacturing method, the entire portion between the opposing device electrodes 5 and 6 functions as an electron emitting portion. In some cases.

【0073】上記フォーミング処理及びそれ以降の電気
的処理は、図3に示す測定評価装置内で行なう。以下に
測定評価装置を説明する。図3は、図1で示した構成を
有する素子の電子放出特性を測定するための測定評価装
置の概略構成図である。図3において、1は基板、5及
び6は素子電極、4は電子放出部を含む薄膜、3は電子
放出部を示す。また、31は素子に素子電圧Vf を印加
するための電源、30は素子電極5,6間の電子放出部
を含む薄膜4を流れる素子電流If を測定するための電
流計、34は電子放出部3より放出される電子放出電流
e を捕捉するためのアノード電極、33はアノード電
極34に電圧を印加するための高圧電源、32は前記電
子放出電流Ie を測定するための電流計である。
The above-described forming process and subsequent electrical processes are performed in the measurement and evaluation apparatus shown in FIG. The measurement evaluation device will be described below. FIG. 3 is a schematic configuration diagram of a measurement evaluation device for measuring the electron emission characteristics of the device having the configuration shown in FIG. In FIG. 3, 1 is a substrate, 5 and 6 are device electrodes, 4 is a thin film including an electron emitting portion, and 3 is an electron emitting portion. Reference numeral 31 denotes a power supply for applying a device voltage Vf to the device, reference numeral 30 denotes an ammeter for measuring a device current If flowing through the thin film 4 including an electron emission portion between the device electrodes 5 and 6, and reference numeral 34 denotes an electron. An anode electrode for capturing the electron emission current Ie emitted from the emission unit 3, 33 is a high-voltage power supply for applying a voltage to the anode electrode 34, and 32 is an ammeter for measuring the electron emission current Ie. It is.

【0074】電子放出素子の上記素子電流If 、電子放
出電流Ie の測定にあたっては、素子電極5,6に電源
31と電流計30とを接続し、該電子放出素子の上方に
電源33と電流計32とを接続したアノード電極34を
配置している。また、本電子放出素子及びアノード電極
34は真空装置内に設置され、その真空装置には不図示
の排気ポンプ及び真空計等の真空装置に必要な機器が具
備されており、所望の真空下で本素子の測定評価を行え
るようになっている。
In measuring the device current If and the electron emission current Ie of the electron-emitting device, a power source 31 and an ammeter 30 are connected to the device electrodes 5 and 6, and a power source 33 is provided above the electron-emitting device. An anode electrode 34 connected to an ammeter 32 is arranged. The present electron-emitting device and the anode electrode 34 are installed in a vacuum device, and the vacuum device is provided with equipment necessary for a vacuum device such as an exhaust pump (not shown) and a vacuum gauge. The device can be measured and evaluated.

【0075】尚、排気ポンプはターボポンプ、ロータリ
ーポンプからなる通常の高真空装置系と、更に、イオン
ポンプからなる超高真空装置系とからなる。また、真空
装置全体及び電子放出素子は、不図示のヒーターにより
200℃まで加熱できる。尚、アノード電極34の電圧
は1〜10kV、アノード電極と電子放出素子との距離
Hは2〜8mmの範囲で測定した。
The exhaust pump is composed of a normal high vacuum system including a turbo pump and a rotary pump, and an ultrahigh vacuum system including an ion pump. The entire vacuum device and the electron-emitting device can be heated up to 200 ° C. by a heater (not shown). The voltage of the anode 34 was measured in the range of 1 to 10 kV, and the distance H between the anode and the electron-emitting device was measured in the range of 2 to 8 mm.

【0076】フォーミング処理は、10-5torr程度
の真空雰囲気下で行ったが、波高値が一定の電圧パルス
を印加する場合と、波高値を増加させながら電圧パルス
を印加する場合とがある。まず、波高値が一定の電圧パ
ルスを印加する場合の電圧波形を図4(a)に示す。
The forming process is performed in a vacuum atmosphere of about 10 -5 torr. There are a case where a voltage pulse having a constant peak value is applied and a case where a voltage pulse is applied while increasing the peak value. First, FIG. 4A shows a voltage waveform when a voltage pulse having a constant peak value is applied.

【0077】図4(a)中、T1 及びT2 は電圧波形の
パルス幅とパルス間隔であり、T1を1μsec〜10
msec、T2 を10μsec〜100msecとし、
三角波の波高値(フォーミング時のピーク電圧)は適宜
選択した。波高値を増加させながら電圧パルスを印加す
る場合の電圧波形を図4(b)に示す。
In FIG. 4 (a), T 1 and T 2 are the pulse width and pulse interval of the voltage waveform, and T 1 is 1 μsec to 10 μs.
msec, the T 2 and 10μsec~100msec,
The peak value of the triangular wave (peak voltage during forming) was appropriately selected. FIG. 4B shows a voltage waveform when a voltage pulse is applied while increasing the peak value.

【0078】図4(b)中、T1 及びT2 は電圧波形の
パルス幅とパルス間隔であり、T1を1μsec〜10
msec、T2 を10μsec〜100msecとし、
三角波の波高値(フォーミング時のピーク電圧)は、例
えば0.1Vづつ増加させた。
In FIG. 4B, T 1 and T 2 are the pulse width and pulse interval of the voltage waveform, and T 1 is 1 μsec to 10 μs.
msec, the T 2 and 10μsec~100msec,
The peak value of the triangular wave (peak voltage at the time of forming) was increased by, for example, 0.1 V.

【0079】尚、フォーミング処理の終了は、パルス間
隔T2 中に、電子放出部形成用薄膜2が局所的に破壊、
変形されない程度の電圧、例えば0.1V程度の電圧で
素子電流を測定して抵抗値を求め、例えば、1MΩ以上
の抵抗を示した時、フォーミング処理を終了した。この
時の電圧をフォーミング電圧VF と呼ぶことにする。
The forming process is terminated when the electron emitting portion forming thin film 2 is locally broken during the pulse interval T 2 .
The element current was measured at a voltage that was not deformed, for example, a voltage of about 0.1 V, and the resistance value was obtained. When the resistance showed, for example, 1 MΩ or more, the forming process was terminated. Will be the voltage at this time is referred to as a forming voltage V F.

【0080】以上説明したフォーミング処理では三角波
パルスを用いているが、パルス波形は三角波に限定され
ることはなく、矩形波などの波形を用いても良く、その
波高値及びパルス幅・パルス間隔等についても上述の値
に限られることなく、電子放出部が良好に形成される様
に、電子放出素子の抵抗値等にあわせて適切な値を選択
すればよい。
In the above-described forming processing, a triangular wave pulse is used. However, the pulse waveform is not limited to a triangular wave, and a waveform such as a rectangular wave may be used, and its peak value, pulse width, pulse interval, etc. Is not limited to the above value, and an appropriate value may be selected in accordance with the resistance value of the electron-emitting device and the like so that the electron-emitting portion is formed favorably.

【0081】こうして作成した電子放出素子をより高い
真空度の真空雰囲気にて駆動する。より高い真空度の真
空雰囲気とは、約10-6以上の真空度を有する真空雰囲
気のことであり、より好ましくは超高真空系である。
The electron-emitting device thus produced is driven in a higher vacuum atmosphere. The vacuum atmosphere having a higher degree of vacuum means a vacuum atmosphere having a degree of vacuum of about 10 −6 or more, and is more preferably an ultrahigh vacuum system.

【0082】上述のような素子構成と製造方法によって
作成された本発明にかかわるSCEの基本特性につい
て、図5を用いて説明する。図5は、図3に示した測定
評価装置により測定された電子放出電流Ie 及び素子電
流If と、素子電圧Vf との関係の典型的な例を示すも
のである。尚、図5において電子放出電流Ie は素子電
流If に比べて著しく小さいので、任意単位で示されて
いる。
The basic characteristics of the SCE according to the present invention created by the above-described element configuration and manufacturing method will be described with reference to FIG. FIG. 5 shows a typical example of the relationship between the electron emission current Ie and the device current If measured by the measurement and evaluation device shown in FIG. 3, and the device voltage Vf . In FIG. 5, since the electron emission current Ie is significantly smaller than the device current If , it is shown in arbitrary units.

【0083】図5から明らかなように、本電子放出素子
は電子放出電流Ie に関して三つの特性を有する。まず
第一に、本素子はある電圧(しきい値電圧と呼ぶ、図5
中のVth以上の素子電圧を印加すると急激に電子放出電
流Ie が増加するが、しきい値電圧Vth以下では、電子
放出電流Ie はほとんど検出されない。すなわち、電子
放出電流Ie に対する明確なしきい値電圧Vthを持った
非線形素子である。
As is clear from FIG. 5, the electron-emitting device has three characteristics with respect to the electron emission current Ie . First of all, the device has a certain voltage (called the threshold voltage, FIG. 5).
When an element voltage equal to or higher than Vth is applied, the electron emission current Ie sharply increases. However, when the element voltage is equal to or lower than the threshold voltage Vth , the electron emission current Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage V th with respect to the electron emission current I e .

【0084】第二に、電子放出電流Ie が素子電圧Vf
に依存するため、電子放出電流Ieは素子電圧Vf で制
御できる。
Second, the electron emission current Ie is equal to the device voltage Vf.
, The electron emission current Ie can be controlled by the device voltage Vf .

【0085】第三に、アノード電極34に捕捉される放
出電荷は、素子電圧Vf を印加する時間に依存する。す
なわち、アノード電極34に捕捉される電荷量は、素子
電圧Vf を印加する時間により制御できる。
Thirdly, the amount of the emitted charges captured by the anode electrode 34 depends on the time during which the device voltage Vf is applied. That is, the amount of charges captured by the anode electrode 34 can be controlled by the time during which the device voltage Vf is applied.

【0086】一方、素子電流If は素子電圧Vf に対し
て単調増加する特性(MI特性と呼ぶ、図5の実線)を
示す場合と、電圧制御型負性抵抗特性(VCNR特性と
呼ぶ、図5の破線)を示す場合とがあるが、こういった
素子電流の特性は素子作成方法に依存する。
On the other hand, the element current If shows a characteristic (referred to as MI characteristic, solid line in FIG. 5) that monotonically increases with respect to the element voltage Vf , and the voltage control type negative resistance characteristic (referred to as VCNR characteristic). 5 (dashed line in FIG. 5), the characteristics of such device current depend on the device creation method.

【0087】以上、SCEの基本的な構成、製法につい
て述べたが、前述の電子放出電流Ie に関する3つの特
徴を有するものであれば、上述の構成等に限定されるこ
とはなく、後述する電子源、表示装置等の画像形成装置
に於ても適用できる。
The basic configuration and manufacturing method of the SCE have been described above. However, the configuration is not limited to the above-described configuration and the like as long as it has the three characteristics relating to the above-described electron emission current Ie. The present invention can be applied to an image forming apparatus such as an electron source and a display device.

【0088】次に、本発明の電子源及び画像形成装置に
ついて述べる。先に述べた、本発明にかかわるSCEの
3つの基本的特性の特徴によれば、SCEからの放出電
子は、しきい値電圧Vth以上では、対抗する素子電極間
に印加するパルス状電圧の波高値と巾で制御される。一
方、しきい値電圧Vth以下では放出電子は殆ど放出され
ない。従って、多数のSCEを配置し、個々の素子に上
記パルス状電圧を適宜印加すれば、特定のSCEの電子
放出量を制御することが可能となる。即ち、本発明のS
CEを複数個、基板上に配列すれば、電子源或は画像形
成装置が構成できる。
Next, the electron source and the image forming apparatus of the present invention will be described. According to the characteristics of the three basic characteristics of the SCE according to the present invention described above, the electrons emitted from the SCE cannot be supplied with the pulse-like voltage applied between the opposing device electrodes above the threshold voltage Vth . Controlled by crest value and width. On the other hand, emitted electrons are hardly emitted below the threshold voltage Vth . Therefore, by arranging a large number of SCEs and appropriately applying the pulse-like voltage to each element, it becomes possible to control the amount of electron emission of a specific SCE. That is, S of the present invention
If a plurality of CEs are arranged on a substrate, an electron source or an image forming apparatus can be configured.

【0089】基板上へのSCEの配列方式並びに駆動方
式には、例えば従来例で述べた、多数のSCEを並列に
配置し、個々の素子の両端を配線に接続したSCE群を
複数個有し、更に該SCEの上方の空間に設置された制
御電極(グリッドと呼ぶ)により放出される電子量を制
御駆動する配列法と、基体に互いに電気的に絶縁された
複数本のX方向配線と、これらと交差する方向に設置さ
れた複数本のY方向配線が層間絶縁層を介して設置さ
れ、各X方向配線と各Y方向配線との交差点毎にSCE
を配置し、各素子の一対の素子電極の一方を上記X方向
配線に、他方を上記Y方向配線に接続した配列法を挙げ
ることができる。後者の配列法を単純マトリックス配置
と呼ぶ。
The arrangement method and the driving method of the SCEs on the substrate include, for example, a plurality of SCEs in which a large number of SCEs are arranged in parallel and both ends of each element are connected to wiring as described in the conventional example. An arrangement method for controlling and driving the amount of electrons emitted by a control electrode (referred to as a grid) provided in a space above the SCE; a plurality of X-direction wirings electrically insulated from each other on a base; A plurality of Y-direction wirings installed in a direction intersecting with these are installed via an interlayer insulating layer, and SCE is provided at each intersection of each X-direction wiring and each Y-direction wiring.
And an arrangement method in which one of a pair of element electrodes of each element is connected to the X-directional wiring and the other is connected to the Y-directional wiring. The latter arrangement method is called a simple matrix arrangement.

【0090】以下,単純マトリックス配置により構成し
た電子源について、図6を用いてその構成を説明する。
図6中、61は電子放出部を含むSCEを表している。
62,63はSCE61の一対の素子電極に接続された
配線であり、その設置方向の違いに基づいて、X方向配
線62及びY方向配線63に分類することにする。これ
らX方向配線62とY方向配線63との幾何学的配置と
して、必ずしも図6の如き直交関係にある必要はない
が、通常は直交関係にある。また、X方向配線62及び
Y方向配線63自身が、各SCEの素子電極を兼用(一
体形成)していてもよい。
Hereinafter, the configuration of an electron source configured by a simple matrix arrangement will be described with reference to FIG.
In FIG. 6, reference numeral 61 denotes an SCE including an electron emitting portion.
Wirings 62 and 63 are connected to a pair of element electrodes of the SCE 61, and are classified into an X-directional wiring 62 and a Y-directional wiring 63 based on a difference in their installation directions. The geometrical arrangement of the X-directional wiring 62 and the Y-directional wiring 63 does not necessarily have to be orthogonal as shown in FIG. 6, but is usually orthogonal. In addition, the X-direction wiring 62 and the Y-direction wiring 63 themselves may also be used (integrally formed) as the device electrodes of each SCE.

【0091】以下、図6の如き単純マトリックス配置に
より構成した電子源基板の作成方法の一例を述べる。絶
縁性基板1上に、本発明の導電性微粒子とグラファイト
若しくはアモルファスカーボン若しくはそれらの混合物
とからなる電子放出部形成用薄膜を所望のパタ−ン状に
堆積する。その手法は、SCEの作成方法で述べたもの
と同じである。
Hereinafter, an example of a method for producing an electron source substrate constituted by a simple matrix arrangement as shown in FIG. 6 will be described. On the insulating substrate 1, a thin film for forming an electron-emitting portion comprising the conductive fine particles of the present invention and graphite or amorphous carbon or a mixture thereof is deposited in a desired pattern. The method is the same as that described in the method of creating the SCE.

【0092】つぎに、Dx1,Dx2,・・・・,Dx
mとからなるm本のX方向配線62を、上記電子放出部
形成用薄膜を有する基板1上に、真空蒸着法、印刷法、
スパッタ法等で形成する。更に不図示の層間絶縁層を設
置した後、X方向配線と同様の方法により、Dy1,D
y2,・・・・,Dynのn本のY方向配線63を形成
する。尚、上記m,nは共に正の整数である。尚、パタ
ーニングされた電子放出部形成用薄膜は、各々X方向配
線及びY方向配線と電気的に接触若しくは接続されるよ
うに、パターニング形態、並びに、X及びY方向配線の
パターンはデザインされる。加えて、上記パターニング
された電子放出部形成用薄膜の各々に、略均一な電圧印
加ができるように、X及びY方向配線の材料、膜厚、配
線巾が設定される。
Next, Dx1, Dx2,..., Dx
m x-direction wirings 62 consisting of m and m are formed on the substrate 1 having the electron-emitting-portion-forming thin film by a vacuum evaporation method, a printing method,
It is formed by a sputtering method or the like. Further, after an interlayer insulating layer (not shown) is provided, Dy1 and Dy1
.., Dyn are formed. Note that both m and n are positive integers. In addition, the patterning form and the pattern of the X and Y direction wirings are designed so that the patterned thin film for forming an electron emitting portion is electrically contacted or connected with the X direction wiring and the Y direction wiring, respectively. In addition, the material, film thickness, and wiring width of the X and Y direction wirings are set so that a substantially uniform voltage can be applied to each of the patterned electron emitting portion forming thin films.

【0093】不図示の前記層間絶縁層は、真空蒸着法、
印刷法、スパッタ法等により形成されたSiO2 膜等で
あり、X方向配線62及びパターニングされた電子放出
部形成用薄膜を含む基板1の全面、或は一部に所望の形
状で形成され、特に駆動時における、X方向配線62と
Y方向配線63の交差部の電位差に耐え得る様に、膜
厚、材料、製法が適宜設定される。その後、パターニン
グされた電子放出部形成用薄膜の各々にフォーミング処
理を施し、SCE61を形成することになるが、詳しく
は後述する。
The interlayer insulating layer (not shown) is formed by a vacuum evaporation method,
A SiO 2 film or the like formed by a printing method, a sputtering method, or the like, which is formed in a desired shape on the entire surface or a part of the substrate 1 including the X-directional wiring 62 and the patterned thin film for forming an electron emission portion; Particularly, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 62 and the Y-direction wiring 63 during driving. Thereafter, a forming process is performed on each of the patterned electron emitting portion forming thin films to form the SCE 61, which will be described in detail later.

【0094】前記X方向配線62とY方向配線63は、
それぞれ外部端子として引き出されており、詳しくは後
述するが、X方向配線62は、X方向に配列するSCE
61の各行に走査信号を印加するための、不図示の走査
信号印加手段と電気的に接続されている。一方、Y方向
配線63は、Y方向に配列するSCE61の各列に変調
信号を印加するための、不図示の変調信号発生手段と電
気的に接続されている。SCE61の各素子に印加され
る駆動電圧は、当該素子に印加される走査信号と変調信
号の差電圧として供給されるものである。
The X direction wiring 62 and the Y direction wiring 63
The X-direction wiring 62 is drawn out as an external terminal, and will be described in detail later.
61 are electrically connected to a scanning signal applying unit (not shown) for applying a scanning signal to each row. On the other hand, the Y-direction wiring 63 is electrically connected to a modulation signal generating means (not shown) for applying a modulation signal to each column of the SCEs 61 arranged in the Y direction. The driving voltage applied to each element of the SCE 61 is supplied as a difference voltage between the scanning signal and the modulation signal applied to the element.

【0095】つぎに、以上のようにして作成した電子源
を用いた画像形成装置について、図7と図8を用いて説
明する。図7は画像形成装置の基本構成図であり、図8
は蛍光膜である。
Next, an image forming apparatus using the electron source created as described above will be described with reference to FIGS. FIG. 7 is a basic configuration diagram of the image forming apparatus.
Is a fluorescent film.

【0096】図7において、9は上述のようにしてマト
リックス配置によって構成された電子源基板であり、基
板1、SCE61、X方向配線62及びY方向配線63
からなる。71は電子源基板9を固定したリアプレー
ト、76はガラス基板73の電子源基板9と対向する面
に、蛍光膜74とメタルバック75等が形成されたフェ
ースプレート、72は支持枠であり、リアプレート7
1、支持枠72及びフェースプレート76にフリットガ
ラス等を塗布し、大気中或は窒素雰囲気中で400〜5
00℃で10分以上焼成することで封着し、外囲器78
を構成する。
In FIG. 7, reference numeral 9 denotes an electron source substrate formed in a matrix arrangement as described above. The substrate 1, the SCE 61, the X-direction wiring 62, and the Y-direction wiring 63
Consists of Reference numeral 71 denotes a rear plate to which the electron source substrate 9 is fixed, 76 denotes a face plate on which a fluorescent film 74 and a metal back 75 are formed on a surface of the glass substrate 73 facing the electron source substrate 9, 72 denotes a support frame, Rear plate 7
1. A frit glass or the like is applied to the support frame 72 and the face plate 76, and 400 to 5 in air or nitrogen atmosphere.
The container is sealed by baking at 00 ° C. for 10 minutes or more.
Is configured.

【0097】ここで外囲器78に含まれるリアプレート
71は、主に電子源基板9の強度を補強する目的で設け
られるため、電子源基板9自体が十分な強度を持つ場合
には別体のリアプレート71は不要であり、電子源基板
9に直接支持枠72を封着し、フェースプレート76、
支持枠72、電子源基板9にて外囲器78を構成しても
良い。各X方向配線62及びY方向配線63とは、容器
外端子Dox1〜DoxmとDoy1〜Doynに接続
されている。
Here, since the rear plate 71 included in the envelope 78 is provided mainly for the purpose of reinforcing the strength of the electron source substrate 9, if the electron source substrate 9 itself has a sufficient strength, it is separately provided. The rear plate 71 is unnecessary, and the support frame 72 is directly sealed to the electron source substrate 9, and the face plate 76,
The envelope 78 may be constituted by the support frame 72 and the electron source substrate 9. The X-direction wiring 62 and the Y-direction wiring 63 are connected to the external terminals Dox1 to Doxm and Doy1 to Doyn.

【0098】図8は、蛍光膜74の詳細である。蛍光膜
74は、モノクローム表示の場合は蛍光体のみから成る
が、カラー表示の場合は、ブラックストライプ(図8
a)、或はブラックマトリックス(図8b)などと呼ば
れる黒色導伝材81と、蛍光体82とで構成される。ブ
ラックストライプないしはブラックマトリックスが設け
られる理由は、カラー表示の場合に必要となる三原色蛍
光体の各蛍光体82間の塗り分け部を黒くすることで混
色等を目立たなくすることと、蛍光膜74における外光
反射によるコントラストの低下を抑制するためである。
FIG. 8 shows details of the fluorescent film 74. The fluorescent film 74 is composed of only a phosphor in the case of monochrome display, but is black stripe in the case of color display (FIG. 8).
a) or a black conductive material 81 called a black matrix (FIG. 8B) and a phosphor 82. The reason why the black stripe or the black matrix is provided is that the color separation between the phosphors 82 of the three primary color phosphors required for color display is made black so that color mixing and the like become inconspicuous. This is to suppress a decrease in contrast due to external light reflection.

【0099】ブラックストライプないしはブラックマト
リックスの材料としては、通常一般に用いられている黒
鉛を主成分とする材料だけでなく、導電性があり、かつ
光の透過及び反射が少ない材料であれば、これに限るも
のではない。ガラス基板73に蛍光体82を塗布する方
法は、モノクローム表示、カラー表示によらず、沈澱法
や印刷法が用いられる。
The material of the black stripe or the black matrix is not limited to a commonly used material containing graphite as a main component, but may be any material having conductivity and low light transmission and reflection. It is not limited. As a method of applying the phosphor 82 to the glass substrate 73, a precipitation method or a printing method is used regardless of monochrome display or color display.

【0100】また、蛍光膜74の内面側(電子源基板9
と対向する面)には、通常メタルバック 75が設けられ
る。メタルバックの目的は、蛍光体の発光のうち内面側
への光をフェースプレート76側へ鏡面反射することに
より輝度を向上せしめること、放出電子への加速電圧を
印加するための電極として利用せしめること、外囲器7
8内で発生した負イオンの衝突による蛍光体82の損傷
を軽減せしめる等である。メタルバック 75は、蛍光膜
74作製後、蛍光膜74の内面側表面の平滑化処理(通
常、フィルミングと呼ばれる)を行い、更にその後、ア
ルミニウムを真空蒸着等で堆積することで作製できる。
フェースプレート76には、更に蛍光膜74の導伝性を
高めるため、蛍光膜74の外面側に透明電極(不図示)
を設けてもよい。
Further, the inner side of the fluorescent film 74 (the electron source substrate 9
A metal back 75 is usually provided on the surface facing the metal back). The purpose of the metal back is to improve the brightness by mirror-reflecting light toward the inner surface side of the phosphor emission toward the face plate 76, and to use it as an electrode for applying an acceleration voltage to the emitted electrons. , Envelope 7
For example, the damage of the phosphor 82 due to the collision of the negative ions generated in the inside 8 is reduced. The metal back 75 can be manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 74 after the fluorescent film 74 is formed, and then depositing aluminum by vacuum evaporation or the like.
In order to further enhance the conductivity of the fluorescent film 74, a transparent electrode (not shown) is
May be provided.

【0101】前述の封着を行う際、カラー表示の場合は
各色蛍光体とSCEとを対応させなくてはいけないた
め、両者の十分な位置合わせを行なう必要がある。
When performing the above-described sealing, in the case of color display, each color phosphor and SCE must be associated with each other, so that it is necessary to perform sufficient alignment between them.

【0102】引き続き、不図示の排気管を通じ、例えば
ロータリーポンプ、ターボポンプによって構成された通
常の真空排気系を用いて、外囲器78内部を10-6to
rr程度の真空度にした後、容器外端子Dox1〜Do
xmとDoy1〜Doynを通じパターニングされた電
子放出部形成用薄膜に電圧を印加しフォーミングを行い
SCE61を形成する。
Subsequently, the inside of the envelope 78 is moved to 10 −6 ton through an exhaust pipe (not shown) by using an ordinary vacuum exhaust system constituted by, for example, a rotary pump or a turbo pump.
After the degree of vacuum is about rr, the outer terminals Dox1 to Dox
A voltage is applied to the electron-emitting-portion-forming thin film patterned through xm and Doy1 to Doyn, and forming is performed to form the SCE 61.

【0103】その後、80〜150℃でベーキングを3
〜15時間行いながら、真空排気系を、例えばイオンポ
ンプ等のポンプ系とする超高真空排気系に切り替える。
超高真空排気系への切り替え及びベーキングは、前述し
たSCEの素子電流If 、電子放出電流Ie の単調増加
特性(MI特性)を満足させるために行うものであり、
その方法、条件はこれに限るものでない。
Thereafter, baking is performed at 80 to 150 ° C. for 3 times.
While performing for ~ 15 hours, the evacuation system is switched to an ultra-high evacuation system, for example, a pump system such as an ion pump.
The switching to the ultrahigh vacuum evacuation system and the baking are performed to satisfy the monotonically increasing characteristics (MI characteristics) of the device current If of the SCE and the electron emission current Ie described above.
The method and conditions are not limited to these.

【0104】係る処理の後、外囲器78は封止される
が、封止後の真空度を維持するために、ゲッター処理を
行なう場合もある。これは、外囲器78の封止を行う直
前或は封止直後に、抵抗加熱或は高周波加熱等の加熱法
により、外囲器78内の所定の位置(不図示)に配置さ
れたゲッターを加熱し、蒸着膜を形成する処理である。
ゲッターは通常Ba等が主成分であり、該蒸着膜の吸着
作用により、たとえば1×10-5〜1×10-7torr
の真空度を維持するものである。
After such a process, the envelope 78 is sealed, but a getter process may be performed in order to maintain the degree of vacuum after the sealing. This is because a getter placed at a predetermined position (not shown) in the envelope 78 by a heating method such as resistance heating or high-frequency heating immediately before or immediately after the envelope 78 is sealed. Is a process of forming a vapor-deposited film by heating.
A getter typically contains Ba as a principal component, the adsorption effect of the vapor deposition film, for example, 1 × 10 -5 ~1 × 10 -7 torr
Is maintained.

【0105】以上のようにして完成した本発明の画像表
示装置において、各SCE61に容器外端子Dox1〜
DoxmとDoy1〜Doynを通して、電圧を印加す
ることにより電子放出させ、高圧端子Hvを通じ、メタ
ルバック 75、或は蛍光膜74上に形成した透明電極
(不図示)に数kV以上の高圧を印加し、放出電子(電
子ビーム)を加速し、蛍光膜74に衝突させ、蛍光体8
2を励起・発光させることで画像を表示が可能となる。
In the image display device of the present invention completed as described above, the external terminals Dox1 to Dox1
Electrons are emitted by applying a voltage through Doxm and Doy1 to Doyn, and a high voltage of several kV or more is applied to a metal back 75 or a transparent electrode (not shown) formed on the fluorescent film 74 through a high voltage terminal Hv. Then, the emitted electrons (electron beams) are accelerated to collide with the fluorescent film 74, and the phosphor 8
An image can be displayed by exciting and emitting 2.

【0106】以上述べた構成は、表示等に用いられる画
像形成装置を作製する上で必要な概略構成であり、例え
ば各部材の材料等、詳細な部分は上述内容に限られるも
のではなく、画像装置の用途に適するよう適宜選択す
る。
The configuration described above is a schematic configuration necessary for manufacturing an image forming apparatus used for display or the like. For example, detailed portions such as materials of each member are not limited to those described above. Appropriate selection is made to suit the use of the device.

【0107】[0107]

【実施例】以下に、実施例をあげて、本発明をさらに詳
述する。
The present invention will be described in more detail with reference to the following examples.

【0108】実施例1 本実施例に係わる基本的なSCEの構成は、図1a及び
図1bの平面図及び断面図と略同様であり、その製造法
は、基本的には図2にて示したものと同様である。
Embodiment 1 The basic structure of an SCE according to this embodiment is substantially the same as the plan view and the cross-sectional view of FIGS. 1A and 1B, and the manufacturing method is basically shown in FIG. The same as

【0109】以下、順を追ってSCE製造方法の説明を
図2に基づいて説明する。 工程−a 式(11)に示すポリアミック酸メチルエステルのDM
Ac溶液(単量体換算濃度:2mmol/l)と式
(5)に示した酢酸パラジウムのクロロホルム溶液(濃
度:40mmol/l)とを20:1(v/v)に混合
した(こうして調製した混合物を以下、混合物Iと記
す)。
Hereinafter, the SCE manufacturing method will be described step by step with reference to FIG. Step-a DM of polyamic acid methyl ester represented by formula (11)
An Ac solution (concentration in terms of monomer: 2 mmol / l) and a chloroform solution of palladium acetate represented by the formula (5) (concentration: 40 mmol / l) were mixed at 20: 1 (v / v) (prepared in this manner). The mixture is hereinafter referred to as mixture I).

【0110】[0110]

【化7】 Embedded image

【0111】係る混合物Iを回転塗布法により、清浄化
した石英基板1上に成膜した。回転塗布条件は1000
rpm,30秒であった。
The mixture I was formed on the cleaned quartz substrate 1 by a spin coating method. Spin coating condition is 1000
rpm, 30 seconds.

【0112】次にこの試料に対して、赤外線加熱炉を用
いて窒素フロー下、150℃で30分間加熱し、引続き
300℃で30分間加熱し、ポリイミド(式(10))
と酸化パラジウムとから成る膜を形成した。更に引き続
き、700℃で20分間焼成し、アモルファスカーボン
と酸化パラジウムとからなる電子放出部形成用膜2を得
た。その膜厚は100Åであり、シ−ト抵抗値は、2×
104 Ω/cm2 であった。
Next, the sample was heated at 150 ° C. for 30 minutes in an infrared heating furnace under a nitrogen flow, and subsequently at 300 ° C. for 30 minutes to obtain a polyimide (formula (10)).
A film composed of and palladium oxide was formed. Subsequently, the resultant was baked at 700 ° C. for 20 minutes to obtain a film 2 for forming an electron-emitting portion composed of amorphous carbon and palladium oxide. The film thickness is 100 ° and the sheet resistance is 2 ×
It was 10 4 Ω / cm 2 .

【0113】係る電子放出部形成法薄膜2をCF4 ガス
を用いてドライエッチングし、所望のパターンを得た。
係る電子放出部形成用薄膜2を有する基板1上に、対向
する一対の素子電極5,6を、素子電極間隔L1 が3μ
m、素子電極の幅W1 が300μmとなるようにリフト
オフ法を用いて形成した。即ち、フォトレジスト(RD
−2000N−41、日立化成社製)で所望のパターン
を形成した後、真空蒸着法により、厚さ50ÅのTi膜、
厚さ1000ÅのNi膜を順次堆積した後、フォトレジ
ストパターンを有機溶剤で溶解し、Ni/Ti堆積膜の
一部をリフトオフし、所望の形状を有するNi/Tiか
らなる素子電極5,6を得た。
The electron emitting portion forming method thin film 2 was dry-etched using CF 4 gas to obtain a desired pattern.
According to the substrate 1 having an electron emitting portion formation thin film 2, a pair of device electrodes 5 and 6 facing, the element electrode interval L 1 3.mu.
m, the width W 1 of the device electrodes were formed by using a lift-off method so that 300 [mu] m. That is, the photoresist (RD
-2000N-41, manufactured by Hitachi Chemical Co., Ltd.), and then a Ti film having a thickness of 50 ° is formed by a vacuum evaporation method.
After sequentially depositing a Ni film having a thickness of 1000 °, the photoresist pattern is dissolved with an organic solvent, a part of the Ni / Ti deposited film is lifted off, and device electrodes 5 and 6 made of Ni / Ti having a desired shape are formed. Obtained.

【0114】工程−b 次に、図3の測定評価装置に上記素子を設置して真空ポ
ンプにて排気し、2×10-5torrの真空度に達した
後、素子に素子電圧を印加するための電源31を用い
て、素子電極5,6間に各々電圧を印加し、通電処理
(フォーミング処理)行った。フォーミ ング処理の電
圧波形を図4bに示す。
Step-b Next, the above-mentioned element is set in the measurement and evaluation apparatus shown in FIG. 3, evacuated by a vacuum pump, and after reaching a degree of vacuum of 2 × 10 -5 torr, an element voltage is applied to the element. A voltage was applied between the device electrodes 5 and 6 using a power supply 31 for the purpose, and an energization process (forming process) was performed. The voltage waveform of the forming process is shown in FIG.

【0115】図4b中、T1 及びT2 は電圧波形のパル
ス幅とパルス間隔であり、本実施例ではT1 を1mse
c、T2 を10msecとし、矩形波の波高値(フォー
ミング時のピーク電圧)を0.1Vステップで昇圧し、
フォーミング処理を行なった。
In FIG. 4B, T 1 and T 2 are the pulse width and pulse interval of the voltage waveform, and in this embodiment, T 1 is 1 msec.
c, T 2 is set to 10 msec, and the peak value of the rectangular wave (the peak voltage at the time of forming) is boosted in 0.1 V steps,
A forming process was performed.

【0116】この際、同時に、0.1Vの電圧でT2
に抵抗測定パルスを挿入し抵抗を測定した。抵抗測定パ
ルスでの測定値が約1MΩ以上になった時、フォーミン
グ処理を終了した。それぞれの素子のフォーミング電圧
F は、5.1Vであった。
At this time, at the same time, a resistance measuring pulse was inserted between T 2 at a voltage of 0.1 V to measure the resistance. When the value measured by the resistance measurement pulse became about 1 MΩ or more, the forming process was terminated. The forming voltage V F of each element was 5.1V.

【0117】こうして電子放出部3を形成した。作成さ
れた電子放出部3を、走査型電子線顕微鏡(SEM))
や電子線顕微鏡(TEM)で観察したところ、パラジウ
ム元素を主成分とする微粒子がアモルファスカ−ボン中
に分散配置された状態となり、その微粒子の平均粒径は
30Åであった。
Thus, the electron emitting portion 3 was formed. The prepared electron emission unit 3 is scanned with a scanning electron microscope (SEM).
Observation with a scanning electron microscope (TEM) revealed that fine particles containing palladium as a main component were dispersed in amorphous carbon, and the average particle size of the fine particles was 30 °.

【0118】以上のようにして作成されたSCEの電子
放出特性を、上述の図3の測定評価装置を用いて測定し
た。なお、アノード電極と電子放出素子間の距離を4m
m、アノード電極の電位を1kV、電子放出特性測定時
の真空装置内の真空度を1×10-6torrとした。素
子に三角波を0.005Hz程度の掃印速度で電圧印加
を行った際における、素子電圧Vf と素子電流If 並び
に電子放出電流Ie との関係を図9に示す。
The electron emission characteristics of the SCE prepared as described above were measured by using the above-described measurement and evaluation apparatus shown in FIG. Note that the distance between the anode electrode and the electron-emitting device is 4 m.
m, the potential of the anode electrode was 1 kV, and the degree of vacuum in the vacuum apparatus at the time of measuring the electron emission characteristics was 1 × 10 −6 torr. Definitive a triangular wave element when performing the voltage application at a sweep rate of about 0.005 Hz, 9 the relationship between the device voltage V f and the element current I f and electron emission current I e.

【0119】素子電流If は、素子電圧Vf の増加に伴
って単調増加した後、Vf = 5V以上では電圧制御型負
性抵抗を示した。またVf =10V以上では、素子電流
fは素子電流の最大値の数分の一の1mA程度であっ
た。両素子の電極5及び6の間に素子電圧を14V印加
したところ、最初から安定した素子電流If 及び電子放
出電流Ie が観察され、具体的には、素子電流If
2.0mA、電子放出電流Ie は1.0μAとなり、電
子放出効率η=Ie /If は0.05%であった。
The device current If monotonically increased with the increase of the device voltage Vf , and exhibited a voltage-controlled negative resistance at Vf = 5 V or more. When V f = 10 V or more, the device current If was about 1 mA, which is a fraction of the maximum value of the device current. When a device voltage of 14 V was applied between the electrodes 5 and 6 of both devices, stable device current If and electron emission current Ie were observed from the beginning. Specifically, the device current If was 2.0 mA, The electron emission current Ie was 1.0 μA, and the electron emission efficiency η = Ie / If was 0.05%.

【0120】実施例2 実施例1 における電子放出部形成用薄膜2の材料、及び
作成方法を以下に示すように変更した以外は実施例1 と
同様にして、SCEを作成した。式(12)に示すポリ
アミック酸オクタデシルエステルのDMAc溶液(単量
体換算濃度:2mmol)と式(5)に示した酢酸パラ
ジウムのクロロホルム溶液(濃度:40mmol)とを
20:1(v/v)に混合した(こうして調製した混合
物を以下、混合物IIと記す)。
Example 2 An SCE was prepared in the same manner as in Example 1 except that the material and the preparation method of the thin film 2 for forming an electron emission portion in Example 1 were changed as described below. A DMAc solution of octadecyl polyamic acid ester represented by the formula (12) (concentration in terms of monomer: 2 mmol) and a chloroform solution of palladium acetate represented by the formula (5) (concentration: 40 mmol) are 20: 1 (v / v). (The mixture thus prepared is hereinafter referred to as mixture II).

【0121】[0121]

【化8】 Embedded image

【0122】係る混合物IIをLB法により、石英基板
1上に成膜した。以下、LB法の詳細について述べる。
The mixture II was formed on the quartz substrate 1 by the LB method. Hereinafter, the details of the LB method will be described.

【0123】混合物IIのDMAc−クロロホルム(2
0:1)混合溶液を20℃の純水上に展開した後、表面
圧を20mN/mにまで高め、混合物IIの単分子膜を
上記純水上に形成した。係る表面圧を保持したまま、予
めヘキサメチルジシラザン雰囲気に曝露して表面を疎水
性とした石英基板1を、速度6mm/minにて前記単
分子膜を横切る方向に静かに浸漬し、引き続き同じ速度
でこれを引き上げて、混合物IIの2層LB膜を石英基
板1上に積層した。係る浸漬・引き上げ操作を繰り返し
て、混合物IIからなる50層のLB膜を形成させた。
Mixture II of DMAc-chloroform (2
0: 1) After developing the mixed solution on pure water at 20 ° C., the surface pressure was increased to 20 mN / m, and a monomolecular film of the mixture II was formed on the pure water. While maintaining the surface pressure, the quartz substrate 1 previously exposed to a hexamethyldisilazane atmosphere to make the surface hydrophobic was gently immersed at a speed of 6 mm / min in a direction crossing the monomolecular film, and then continuously immersed. This was pulled up at a speed, and a two-layer LB film of the mixture II was laminated on the quartz substrate 1. The immersion and lifting operations were repeated to form a 50-layer LB film made of the mixture II.

【0124】次にこの試料に対して、電気炉を用いて減
圧下、300℃で30分間加熱した後、引き続き常圧に
戻し(空気置換)、350℃で15分間加熱を行った。
更に引き続き、窒素雰囲気下にて、700℃で20分間
焼成し、アモルファスカーボンと酸化パラジウムとから
なる電子放出部形成用薄膜2を得た。その膜厚は100
Åであり、シ−ト抵抗値は2×104 Ω/cm2 であっ
た。
Next, the sample was heated at 300 ° C. for 30 minutes under reduced pressure using an electric furnace, and then returned to normal pressure (air replacement) and heated at 350 ° C. for 15 minutes.
Subsequently, the resultant was baked at 700 ° C. for 20 minutes in a nitrogen atmosphere to obtain a thin film 2 for forming an electron-emitting portion composed of amorphous carbon and palladium oxide. The film thickness is 100
And the sheet resistance was 2 × 10 4 Ω / cm 2 .

【0125】係る電子放出部形成法薄膜2をCF4 ガス
を用いてドライエッチングし、所望のパターンを得た。
係る電子放出部形成用薄膜2を有する基板1上に、実施
例1 と同様の素子電極5,6を同様の手法を用いて形成
した。
The electron emitting portion forming method thin film 2 was dry-etched using CF 4 gas to obtain a desired pattern.
The device electrodes 5 and 6 similar to those in Example 1 were formed on the substrate 1 having the electron emission portion forming thin film 2 by the same method.

【0126】次に、実施例1と全く同様の方法によりフ
ォーミング処理を行い、SCEを作成した。係るSCE
の電子放出部3を、SEMやTEMで観察したところ、
パラジウム元素を主成分とする微粒子がアモルファスカ
−ボン中に分散配置された状態となり、その微粒子の平
均粒径は30Åであった。
Next, a forming process was performed in exactly the same manner as in Example 1 to create an SCE. Such SCE
When the electron emission part 3 of was observed by SEM or TEM,
Fine particles containing palladium as a main component were dispersed in amorphous carbon, and the average particle size of the fine particles was 30 °.

【0127】係るSCEの電子放出特性を実施例1と同
様にして測定したところ、最初から安定した素子電流I
f 及び電子放出電流Ie が観察された。具体的には、素
子電圧が14Vの時、素子電流If が2.0mA、電子
放出電流Ie は1.4μAとなり、電子放出効率η=I
e /If は0.07%であった。
When the electron emission characteristics of the SCE were measured in the same manner as in Example 1, a stable device current I was obtained from the beginning.
f and electron emission current Ie were observed. Specifically, when the device voltage is 14 V, the device current If is 2.0 mA, the electron emission current Ie is 1.4 μA, and the electron emission efficiency η = I
e / If was 0.07%.

【0128】実施例3 実施例1における電子放出部形成用薄膜2の材料、及び
作成方法を以下に示すように変更した以外は実施例1と
同様にして、SCEを作成した。式(11)に示したポ
リアミック酸メチルエステルのDMAc溶液(単量体換
算濃度:2mmol)と式(7)に示したビス(ドデシ
ルアミン)パラジウム錯体のクロロホルム溶液(濃度:
40mmol)とを20:1(v/v)に混合した(こ
うして調製した混合物を以下、混合物IIIと記す)。
係る混合物IIIをLB法により、石英基板1上に成膜
した。
Example 3 An SCE was prepared in the same manner as in Example 1 except that the material and the preparation method of the electron-emitting-portion-forming thin film 2 in Example 1 were changed as described below. A DMAc solution of polyamic acid methyl ester shown in the formula (11) (concentration in terms of monomer: 2 mmol) and a chloroform solution of a bis (dodecylamine) palladium complex shown in the formula (7) (concentration:
40 mmol) and 20: 1 (v / v) (the mixture thus prepared is hereinafter referred to as mixture III).
The mixture III was formed on the quartz substrate 1 by the LB method.

【0129】以下、LB法の詳細について述べる。混合
物IIIのDMAc−クロロホルム(20:1)混合溶
液を20℃の純水上に展開した後、表面圧を20mN/
mにまで高め、混合物IIIの単分子膜を上記純水上に
形成した。係る表面圧を保持したまま、予めヘキサメチ
ルジシラザンで表面を疏水処理した石英基板1を、速度
10mm/minにて前記単分子膜を横切る方向に静か
に浸漬し、引き続き同じ速度でこれを引き上げて混合物
IIIの2層LB膜を石英基板1上に積層した。係る浸
漬・引き上げ操作を繰り返して、混合物IIIからなる
70層のLB膜を形成させた。
The details of the LB method will be described below. After developing a mixed solution of the mixture III in DMAc-chloroform (20: 1) on pure water at 20 ° C., the surface pressure was increased to 20 mN /
m, and a monomolecular film of the mixture III was formed on the pure water. While maintaining the surface pressure, the quartz substrate 1 whose surface has been subjected to hydrophobic treatment with hexamethyldisilazane in advance is gently immersed at a speed of 10 mm / min in a direction crossing the monomolecular film, and subsequently pulled up at the same speed. Thus, a two-layer LB film of the mixture III was laminated on the quartz substrate 1. By repeating the immersion and lifting operations, a 70-layer LB film made of the mixture III was formed.

【0130】次にこの試料に対して、電気炉を用いて減
圧下、300℃で30分間加熱した後、引き続き常圧に
戻し(空気置換)、350℃で15分間加熱を行った。
更に引き続き、窒素雰囲気下にて、700℃で20分間
焼成し、アモルファスカーボンと酸化パラジウムとから
なる電子放出部形成用膜2を得た。その膜厚は100Å
であり、シ−ト抵抗値は2×104 Ω/cm2 であっ
た。
Next, the sample was heated at 300 ° C. for 30 minutes under reduced pressure using an electric furnace, and then returned to normal pressure (air replacement) and heated at 350 ° C. for 15 minutes.
Subsequently, the resultant was baked at 700 ° C. for 20 minutes in a nitrogen atmosphere to obtain a film 2 for forming an electron-emitting portion composed of amorphous carbon and palladium oxide. Its film thickness is 100Å
And the sheet resistance was 2 × 10 4 Ω / cm 2 .

【0131】係る電子放出部形成法薄膜2をCF4 ガス
を用いてドライエッチングし、所望のパターンを得た。
係る電子放出部形成用薄膜2を有する基板1上に、実施
例1と同様の素子電極 5,6を同様の手法を用いて形成し
た。
The electron emitting portion forming method thin film 2 was dry-etched using CF 4 gas to obtain a desired pattern.
The device electrodes 5 and 6 similar to those in Example 1 were formed on the substrate 1 having the electron emission portion forming thin film 2 by the same method.

【0132】次に 実施例1と全く同様の方法によりフ
ォーミング処理を行い、SCEを作成した。係るSCE
の電子放出部3を、SEMやTEMで観察したところ、
パラジウム元素を主成分とする微粒子がアモルファスカ
−ボン中に分散配置された状態となり、その微粒子の平
均粒径は30Åであった。
Next, a forming process was performed in exactly the same manner as in Example 1 to form an SCE. Such SCE
When the electron emission part 3 of was observed by SEM or TEM,
Fine particles containing palladium as a main component were dispersed in amorphous carbon, and the average particle size of the fine particles was 30 °.

【0133】係るSCEの電子放出特性を実施例1と同
様にして測定したところ、最初から安定した素子電流I
f 及び電子放出電流Ie が観察された。具体的には、素
子電圧が14Vの時、素子電流If が2.0mA、電子
放出電流Ie は1.4μAとなり、電子放出効率η=I
e /If は0.07%であった。
When the electron emission characteristics of the SCE were measured in the same manner as in Example 1, a stable device current I was obtained from the beginning.
f and electron emission current Ie were observed. Specifically, when the device voltage is 14 V, the device current If is 2.0 mA, the electron emission current Ie is 1.4 μA, and the electron emission efficiency η = I
e / If was 0.07%.

【0134】実施例4 基板を石英に代えてサファイヤとして他は実施例2と同
様にして、サファイヤ基板上に混合物IIをLB法を用
いて成膜した(50層)。
Example 4 A mixture II was formed on the sapphire substrate by the LB method (50 layers) in the same manner as in Example 2 except that sapphire was used instead of quartz.

【0135】次にこの試料に対して、電気炉を用いて減
圧下、300℃で30分間加熱をした後、引き続き常圧
に戻し(空気置換)、350℃で15分間加熱を行っ
た。
Next, the sample was heated at 300 ° C. for 30 minutes under reduced pressure using an electric furnace, and then returned to normal pressure (air displacement) and heated at 350 ° C. for 15 minutes.

【0136】更に引き続き、アルゴン雰囲気下にて、1
800℃で20分間焼成し、一部グラファイト化したカ
ーボンと酸化パラジウムとからなる電子放出部形成薄膜
2を得た。
Further, under an argon atmosphere, 1
It was baked at 800 ° C. for 20 minutes to obtain an electron-emitting portion-forming thin film 2 composed of partially graphitized carbon and palladium oxide.

【0137】その膜厚は100Åであり、シート抵抗値
は1×104Ω/cm2であった。部分的なグラファイト
の形成はTEM及びSTMを用いて確認した。
The film thickness was 100 ° and the sheet resistance was 1 × 10 4 Ω / cm 2 . Partial graphite formation was confirmed using TEM and STM.

【0138】以下、実施例2で記した方法に従ってSC
Eを作成した。
In the following, according to the method described in Example 2, SC
E was created.

【0139】係るSCEの電子放出特性を実施例1と同
様にして測定したところ、最初から安定した素子電流I
f及び電子放出電流Ieが観察された。
When the electron emission characteristics of the SCE were measured in the same manner as in Example 1, a stable device current I was obtained from the beginning.
f and electron emission current Ie were observed.

【0140】具体的には素子電圧が14Vの時、素子電
流Ifが2.2mA、電子放出電流は1.8μAとな
り、電子放出効率η=Ie/Ifは0.08%であっ
た。
Specifically, when the device voltage was 14 V, the device current If was 2.2 mA, the electron emission current was 1.8 μA, and the electron emission efficiency η = Ie / If was 0.08%.

【0141】実施例5 実施例4におけるサファイヤ基板を酸化マグネシウム基
板に変更し、加熱処理の内、アルゴン雰囲気下にて18
00℃、20分間の処理を行った工程を2200℃、2
0分間に変更した他は、実施例4記載の方法と全く同様
にしてSCEを作成した。
Example 5 The sapphire substrate in Example 4 was changed to a magnesium oxide substrate, and heat treatment was performed under an argon atmosphere.
The step of performing the treatment at 00 ° C. for 20 minutes is performed at 2200 ° C. and 2 minutes.
An SCE was prepared in exactly the same manner as in Example 4, except that the time was changed to 0 minutes.

【0142】電子放出部形成用薄膜2がグラファイトと
酸化パラジウムで構成されていることをTEM及びST
Mを用いて確認した。
It was confirmed by TEM and ST that the electron emitting portion forming thin film 2 was made of graphite and palladium oxide.
M was used for confirmation.

【0143】係るSCEの電子放出特性を実施例1と同
様にして測定したところ、素子電圧が14Vの時、素子
電流Ifが2.4mA、電子放出電流は1.9μAとな
り電子放出率η=Ie/Ifは0.08%であった。
When the electron emission characteristics of the SCE were measured in the same manner as in Example 1, when the element voltage was 14 V, the element current If was 2.4 mA, the electron emission current was 1.9 μA, and the electron emission rate η = Ie / If was 0.08%.

【0144】実施例6 本実施例は、多数のSCEを単純マトリックス配置した
画像形成装置の例である。電子源の一部の平面図を図1
0に示す。また、図中のA−A′断面図を図11に示
す。但し、図10,11で同じ記号で示したものは、同
じ部材を示す。ここで1は基板、62は図7のDxmに
対応するX方向配線(下配線とも呼ぶ)、63は図のD
ynに対応するY方向配線(上配線とも呼ぶ)、3は電
子放出部、4は電子放出部を含む薄膜、5,6は素子電
極、123は層間絶縁層、124は素子電極6と上配線
63とを電気的に接続したり、電子放出を行わしめるた
めの開口部である。
Embodiment 6 This embodiment is an example of an image forming apparatus in which many SCEs are arranged in a simple matrix. Figure 1 shows a plan view of a part of the electron source.
0 is shown. FIG. 11 is a sectional view taken along the line AA ′ in the figure. However, what is indicated by the same symbol in FIGS. 10 and 11 indicates the same member. Here, 1 is a substrate, 62 is an X-direction wiring (also referred to as a lower wiring) corresponding to Dxm in FIG.
Y-direction wiring corresponding to yn (also referred to as upper wiring), 3 is an electron-emitting portion, 4 is a thin film including an electron-emitting portion, 5 and 6 are device electrodes, 123 is an interlayer insulating layer, and 124 is the device electrode 6 and upper wire. 63 is an opening for electrically connecting the substrate 63 and emitting electrons.

【0145】次に製造方法を図12,図13を用い、工
程順に従って具体的に説明する。 工程−a 清浄化した石英基板1上に、電子放出部形成用薄膜2を
所定の形状にパターニングするために、開口部を有する
膜厚1000ÅのCr膜121を、マスクを介して真空
蒸着することにより堆積した(図12(a)参照)。
Next, the manufacturing method will be specifically described with reference to FIGS. Step-a Vacuum-depositing a 1000 ° -thick Cr film 121 having an opening on a cleaned quartz substrate 1 through a mask in order to pattern the electron-emitting portion forming thin film 2 into a predetermined shape. (See FIG. 12A).

【0146】工程−b この上に、実施例2で用いた材料、並びに手法(LB
法)を用いて、混合物IIからなる50層のLB膜を堆
積させた後、電気炉を用いて減圧下、300℃で30分
間加熱し、引き続き常圧に戻し(空気置換)、350℃
で15分間加熱を行い、酸化パラジウムとポリイミドか
らなる膜122を形成した(図12(b)参照)。
Step-b The material used in Example 2 and the method (LB)
After depositing 50 layers of the LB film composed of the mixture II using the above method, the mixture was heated at 300 ° C. for 30 minutes under reduced pressure using an electric furnace, and then returned to normal pressure (air replacement), and 350 ° C.
For 15 minutes to form a film 122 composed of palladium oxide and polyimide (see FIG. 12B).

【0147】工程−c Cr膜121および酸化パラジウムとポリイミドからな
る膜122を、酸エッチャントによりエッチングして所
望のパターンを形成し、引き続きこれを窒素雰囲気下、
1000℃で20分間焼成し、アモルファスカーボンと
酸化パラジウムとからなる電子放出部形成用膜2を得た
(図12(c)参照)。
Step-c The Cr film 121 and the film 122 made of palladium oxide and polyimide are etched with an acid etchant to form a desired pattern.
Baking was performed at 1000 ° C. for 20 minutes to obtain an electron emission portion forming film 2 composed of amorphous carbon and palladium oxide (see FIG. 12C).

【0148】工程−d 素子電極5,6と素子電極間隔(L1 )となるべきパタ
ーンをフォトレジスト(RD−2000N−41、日立
化成社製)形成し、真空蒸着法により、厚さ50ÅのT
i、厚さ1000ÅのNiを順次堆積した。フォトレジ
ストパターンを有機溶剤で溶解し、Ni/Ti堆積膜を
リフトオフし、素子電極間隔L1 =3μm、素子電極の
幅W1 =300μmの素子電極5,6を形成した(図1
2(d)参照)。
Step-d A photoresist (RD-2000N-41, manufactured by Hitachi Chemical Co., Ltd.) is formed on the device electrodes 5 and 6 so as to have a distance (L 1 ) between the device electrodes 5 and 6. T
i, Ni having a thickness of 1000 ° was sequentially deposited. The photoresist pattern was dissolved with an organic solvent, and the Ni / Ti deposited film was lifted off to form device electrodes 5 and 6 having a device electrode interval L 1 = 3 μm and a device electrode width W 1 = 300 μm (FIG. 1).
2 (d)).

【0149】工程−e 下配線62のフォトレジストパターンを形成した後、厚
さ50ÅのTi、厚さ5000ÅのAuを順次真空蒸着
により堆積し、リフトオフにより不要の部分を除去し
て、所望の形状の下配線62を形成した(図12(e)
参照)。
Step-e After forming a photoresist pattern of the lower wiring 62, Ti with a thickness of 50 ° and Au with a thickness of 5000 ° are sequentially deposited by vacuum evaporation, and unnecessary portions are removed by lift-off to obtain a desired shape. The lower wiring 62 was formed (FIG. 12E).
reference).

【0150】工程−f 次に、厚さ1.0μmのシリコン酸化膜からなる層間絶
縁層123を、RFスパッタ法により堆積した(図13
(f)参照)。
Step-f Next, an interlayer insulating layer 123 made of a silicon oxide film having a thickness of 1.0 μm was deposited by RF sputtering (FIG. 13).
(F)).

【0151】工程−g 工程fで堆積したシリコン酸化膜に電子放出用、及び後
述する上配線63と電子放出部形成用薄膜2とを電気的
に接続させるための開口部124を形成した。即ち、開
口部124を形成するためのフォトレジストパターンを
作り、これをマスクとして層間絶縁層123をエッチン
グして開口部124を形成した。エッチングはCF4
2 ガスを用いたRIE(Reactive Ion
Etching)法によった(図13(g)参照)。
Step-g An opening 124 was formed in the silicon oxide film deposited in the step f for electron emission and for electrically connecting an upper wiring 63 to be described later and the electron emission portion forming thin film 2. That is, a photoresist pattern for forming the opening 124 was formed, and the interlayer insulating layer 123 was etched using the photoresist pattern as a mask to form the opening 124. Etching is performed using RIE (Reactive Ion) using CF 4 and H 2 gas.
Etching) method (see FIG. 13 (g)).

【0152】工程−h 素子電極5,6の上に上配線63のフォトレジストパタ
ーンを形成した後、厚さ50ÅのTi、厚さ5000Å
のAuを順次真空蒸着により堆積し、リフトオフにより
不要の部分を除去して、所望の形状の上配線63を形成
した(図13(h)参照)。
Step-h After a photoresist pattern of the upper wiring 63 is formed on the device electrodes 5 and 6, Ti having a thickness of 50 ° and a thickness of 5000 ° are formed.
Are sequentially deposited by vacuum evaporation, and unnecessary portions are removed by lift-off, thereby forming an upper wiring 63 having a desired shape (see FIG. 13H).

【0153】以上の工程により石英基板1上に下配線6
2、層間絶縁層123、上配線63、素子電極5,6、
電子放出部形成用薄膜2を形成した。つぎに、以上のよ
うにして作成した電子源を用いて表示装置を構成した例
を、図6と図7を用いて説明する。
The lower wiring 6 is formed on the quartz substrate 1 by the above steps.
2, interlayer insulating layer 123, upper wiring 63, element electrodes 5, 6,
An electron emitting portion forming thin film 2 was formed. Next, an example in which a display device is configured using the electron source created as described above will be described with reference to FIGS.

【0154】上述の作成工程を経た基板1をリアプレー
ト71上に設置した後、基板1の5mm上方に、フェー
スプレート76(ガラス基板73の内面に蛍光膜61と
メタルバック75が形成されて構成される)を支持枠7
2を介して配置し、フェースプレート76、支持枠7
2、リアプレート71の接合部にフリットガラスを塗布
し、大気中或は窒素雰囲気中で400℃ないし500℃
で10分以上焼成することで封着した(図7)。
After the substrate 1 having undergone the above-described production steps is set on the rear plate 71, a face plate 76 (the fluorescent film 61 and the metal back 75 are formed on the inner surface of the glass substrate 73, 5 mm above the substrate 1) Support frame 7
2, the face plate 76, the support frame 7
2. A frit glass is applied to the joint of the rear plate 71, and 400 to 500 ° C. in the air or a nitrogen atmosphere.
For 10 minutes or more to seal (FIG. 7).

【0155】この時同時に、フリットガラスを用いて、
リアプレート71と基板1の固定も行った。図7におい
て、61は電子放出素子、62,63はそれぞれX方向
及びY方向の素子配線である。
At the same time, using frit glass,
The rear plate 71 and the substrate 1 were also fixed. In FIG. 7, reference numeral 61 denotes an electron-emitting device, and 62 and 63 denote device wirings in the X and Y directions, respectively.

【0156】蛍光膜74は、モノクロームの場合は蛍光
体のみから成るが、本実施例では蛍光体はストライプ形
状を採用し、先にブラックストライプを形成し、その間
隙部に各色蛍光体を塗布し、蛍光膜74を作製した。ブ
ラックストライプの材料としては、通常良く用いられて
いる黒鉛を主成分とする材料を用いた。ガラス基板73
に蛍光体を塗布する方法はスラリー法を用いた。また、
蛍光膜74の内面側には通常メタルバック75が設けら
れる。メタルバックは、蛍光膜作製後、蛍光膜の内面側
表面の平滑化処理(通常フィルミングと呼ばれる)を行
い、その後Alを真空蒸着することにより作製した。
The fluorescent film 74 is made of only a fluorescent material in the case of monochrome, but in this embodiment, the fluorescent material adopts a stripe shape, a black stripe is formed first, and a fluorescent material of each color is applied to the gap. Then, a fluorescent film 74 was manufactured. As a material for the black stripe, a material mainly containing graphite, which is commonly used, was used. Glass substrate 73
The slurry method was used as a method of applying the phosphor on the substrate. Also,
Usually, a metal back 75 is provided on the inner surface side of the fluorescent film 74. The metal back was manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film after the fluorescent film was manufactured, and then vacuum-depositing Al.

【0157】フェースプレート76には、更に蛍光膜7
4の導伝性を高めるため、蛍光膜74の外面側に透明電
極(不図示)が設けられる場合もあるが、本実施例で
は、メタルバックのみで十分な導伝性が得られたので省
略した。前述の封着を行う際、カラーの場合は各色蛍光
体と電子放出素子とを対応させる必要があるため、十分
な位置合わせを行った。
The face plate 76 is further provided with a fluorescent film 7.
In some cases, a transparent electrode (not shown) is provided on the outer surface side of the fluorescent film 74 in order to enhance the conductivity of No. 4, but is omitted in this embodiment because sufficient conductivity was obtained only with the metal back. did. At the time of performing the above-mentioned sealing, in the case of color, it is necessary to make each color phosphor correspond to the electron-emitting device, so that sufficient alignment was performed.

【0158】以上のようにして完成したガラス容器内の
雰囲気を排気管(図示せず)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Dox1ない
しDoxmとDoy1ないしDoynを通じ電子放出素
子61の電極5,6間に電圧を印加し、電子放出部形成
用薄膜2をフォーミング処理することにより、電子放出
部3を作成した。
The atmosphere in the glass container completed as described above is evacuated by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, external terminals Dox1 to Doxm and Doy1 to Doyn. By applying a voltage between the electrodes 5 and 6 of the electron-emitting device 61 through the process and forming the electron-emitting portion forming thin film 2, the electron-emitting portion 3 was formed.

【0159】フォーミング処理の電圧波形は図4bと同
様であり、本実施例ではT1 を1msec、T2 を10
msecとし、約1×10-5torrの真空雰囲気下で
行った。次に、10-6torr程度の真空度まで排気
し、不図示の排気管をガスバーナーで熱することで溶着
し外囲器の封止を行った。最後に封止後の真空度を維持
するために、高周波加熱法でゲッター処理を行った。
[0159] Voltage waveform of the forming treatment is the same as Figure 4b, the T 1 in this embodiment 1 msec, T 2 10
The process was performed under a vacuum atmosphere of about 1 × 10 −5 torr. Next, the gas was evacuated to a degree of vacuum of about 10 −6 torr, and an exhaust pipe (not shown) was welded by heating with a gas burner to seal the envelope. Finally, in order to maintain the degree of vacuum after sealing, getter processing was performed by a high-frequency heating method.

【0160】以上のように完成した本発明の画像表示装
置において、各電子放出素子に容器外端子Dox1ない
しDoxmとDoy1ないしDoynを通じて、走査信
号及び変調信号を不図示の信号発生手段より、それぞれ
印加することにより電子放出させ、高圧端子Hvを通じ
て、メタルバック75、或は透明電極(不図示)に数k
V以上の高圧を印加して電子ビームを加速し、これを蛍
光膜74に衝突させて蛍光体を励起・発光させることで
画像を表示した。
In the image display device of the present invention completed as described above, the scanning signal and the modulation signal are applied to the respective electron-emitting devices through the external terminals Dox1 to Doxm and Doy1 to Doyn by the signal generating means (not shown). To emit electrons, and several k are applied to the metal back 75 or a transparent electrode (not shown) through the high voltage terminal Hv.
An image was displayed by applying a high voltage of V or more to accelerate the electron beam, and colliding the electron beam with the fluorescent film 74 to excite and emit light from the phosphor.

【0161】実施例7 図14は、実施例6で説明したSCEを電子ビーム源と
して用いたディスプレイパネルに、たとえば、テレビジ
ョン放送をはじめとする種々の画像情報源より提供され
る画像情報を表示できるように構成した表示装置の一例
を示すためのブロック図である。
Embodiment 7 FIG. 14 shows image information provided from various image information sources such as television broadcasts on a display panel using the SCE described in Embodiment 6 as an electron beam source. It is a block diagram for showing an example of the display device constituted so that it can be performed.

【0162】図中130はディスプレイパネル、131
はディスプレイパネルの駆動回路、132はディスプレ
イパネルコントローラ、133はマルチプレクサ、13
4はデコーダ、135は入出力インターフェース回路、
136はCPU、137は画像生成回路、138および
139および140は画像メモリーインターフェース回
路、141は画像入力インターフェース回路、142お
よび143はTV信号受信回路、144は入力部であ
る。
In the figure, 130 is a display panel, 131
Is a display panel drive circuit, 132 is a display panel controller, 133 is a multiplexer, 13
4 is a decoder, 135 is an input / output interface circuit,
136 is a CPU, 137 is an image generation circuit, 138 and 139 and 140 are image memory interface circuits, 141 is an image input interface circuit, 142 and 143 are TV signal receiving circuits, and 144 is an input unit.

【0163】なお、本表示装置は、たとえばテレビジョ
ン信号のように映像情報と音声情報の両方を含む信号を
受信する場合には、当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶などに関する回路
やスピーカーなどについては説明を省略する。
When the present display device receives a signal containing both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like related to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the features of the present invention are omitted.

【0164】以下、画像信号の流れに沿って各部の機能
を説明してゆく。まず、TV信号受信回路143は、た
とえば電波や空間光通信などのような無線伝送系を用い
て伝送されるTV画像信号を受信する為の回路である。
受信するTV信号の方式は特に限られるものではなく、
たとえば、NTSC方式、PAL方式、SECAM方式
などの諸方式でもよい。また、これらよりさらに多数の
走査線よりなるTV信号(たとえばMUSE方式をはじ
めとするいわゆる高品位TV)は、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。
Hereinafter, the function of each section will be described along the flow of the image signal. First, the TV signal receiving circuit 143 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication.
The type of TV signal to be received is not particularly limited,
For example, various systems such as the NTSC system, the PAL system, and the SECAM system may be used. A TV signal (for example, a so-called high-definition TV such as the MUSE system) composed of a larger number of scanning lines is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Signal source.

【0165】TV信号受信回路143で受信されたTV
信号は、デコーダ134に出力される。TV信号受信回
路142は、たとえば同軸ケーブルや光ファイバーなど
のような有線伝送系を用いて伝送されるTV画像信号を
受信するための回路であるが、前記TV信号受信回路1
43と同様に、受信するTV信号の方式は特に限られる
ものではない。本回路で受信されたTV信号もデコーダ
134に出力される。
TV received by TV signal receiving circuit 143
The signal is output to decoder 134. The TV signal receiving circuit 142 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber.
As in the case of 43, the format of the received TV signal is not particularly limited. The TV signal received by this circuit is also output to the decoder 134.

【0166】画像入力インターフェース回路141は、
たとえばTVカメラや画像読み取りスキャナーなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ134に出力さ
れる。画像メモリーインターフェース回路140は、ビ
デオテープレコーダー(以下VTRと略す)に記憶され
ている画像信号を取り込むための回路で、取り込まれた
画像信号はデコーダ134に出力される。
The image input interface circuit 141 comprises:
For example, a circuit for taking in an image signal supplied from an image input device such as a TV camera or an image reading scanner, and the taken image signal is output to the decoder 134. The image memory interface circuit 140 is a circuit for taking in an image signal stored in a video tape recorder (hereinafter abbreviated as VTR). The taken image signal is output to the decoder 134.

【0167】画像メモリーインターフェース回路139
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ13
4に出力される。画像メモリーインターフェース回路1
38は、いわゆる静止画ディスクのように、静止画像デ
ータを記憶している装置から画像信号を取り込むための
回路で、取り込まれた静止画像データはデコーダ134
に入力される。
Image memory interface circuit 139
Is a circuit for taking in an image signal stored in the video disk.
4 is output. Image memory interface circuit 1
Reference numeral 38 denotes a circuit for taking in an image signal from a device that stores still image data, such as a so-called still image disk.
Is input to

【0168】入出力インターフェース回路135は、本
表示装置と外部のコンピュータもしくはコンピュータネ
ットワークもしくはプリンターなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力を行うのはもちろんのこと、場合によっては本表
示装置の備えるCPU 136と外部との間で制御信号
や数値データの入出力などを行うことも可能である。
The input / output interface circuit 135 is a circuit for connecting the present display device to an external computer, a computer network, or an output device such as a printer. In addition to inputting and outputting image data and character / graphic information, control signals and numerical data can be input and output between the CPU 136 of the display device and the outside in some cases. .

【0169】画像生成回路137は、前記入出力インタ
ーフェース回路135を介して外部から入力される画像
データや文字・図形情報や、或はCPU 136より出
力される画像データや文字・図形情報に基づき、表示用
画像データを生成するための回路である。
The image generating circuit 137 is based on image data and character / graphic information input from the outside via the input / output interface circuit 135 or image data and character / graphic information output from the CPU 136. This is a circuit for generating display image data.

【0170】本回路の内部には、たとえば画像データや
文字・図形情報を蓄積するための書き換え可能メモリー
や、文字コードに対応する画像パターンが記憶されてい
る読み出し専用メモリーや、画像処理を行うためのプロ
セッサーなどをはじめとして画像の生成に必要な回路が
組み込まれている。
In this circuit, a rewritable memory for storing, for example, image data and character / graphic information, a read-only memory for storing an image pattern corresponding to a character code, and a memory for performing image processing Circuits necessary for generating images, such as a processor, are incorporated.

【0171】本回路により生成された表示用画像データ
はデコーダ134に出力されるが、場合によっては前記
入出力インターフェース回路135を介して、外部のコ
ンピュータネットワークやプリンターに出力することも
可能である。
The display image data generated by this circuit is output to the decoder 134, but may be output to an external computer network or printer via the input / output interface circuit 135 in some cases.

【0172】CPU 136は主として、本表示装置の
動作制御や、表示画像の選択・編集に関わる作業を行
う。一例を挙げれば、マルチプレクサ133に制御信号
を出力し、ディスプレイパネルに表示する画像信号を適
宜選択したり組み合わせたりする。また、その際には表
示する画像信号に応じて、ディスプレイパネルコントロ
ーラ132に対して制御信号を発生し、画面表示周波数
や走査方法(たとえばインターレースかノンインターレ
ースか)一画面の走査線の数など表示装置の動作を適宜
制御する。
The CPU 136 mainly performs operations related to operation control of the present display device and selection / editing of a display image. For example, a control signal is output to the multiplexer 133, and an image signal to be displayed on the display panel is appropriately selected or combined. In this case, a control signal is generated for the display panel controller 132 in accordance with the image signal to be displayed, and the display frequency and the scanning method (for example, interlaced or non-interlaced) are displayed. The operation of the device is appropriately controlled.

【0173】また、前記画像生成回路137に対して画
像データや文字・図形情報を直接出力したり、或は前記
入出力インターフェース回路135を介して外部のコン
ピュータやメモリーをアクセスして画像データや文字・
図形情報を入力する。なお、CPU 136は無論これ
ら以外の目的の作業にも関わるものであって良い。たと
えば、パーソナルコンピュータやワードプロセッサなど
のように、情報処理する機能に直接関わっても良い。或
は、前述したように入出力インターフェース回路135
を介して外部のコンピュータネットワークと接続し、た
とえば数値計算などの作業を外部機器と協同して行って
も良い。
Further, image data and character / graphic information are directly output to the image generating circuit 137, or an external computer or memory is accessed through the input / output interface circuit 135 to access the image data or character.・
Enter graphic information. Note that the CPU 136 may, of course, be involved in work for other purposes. For example, it may directly relate to a function of processing information, such as a personal computer or a word processor. Alternatively, as described above, the input / output interface circuit 135
The computer may be connected to an external computer network via a computer to perform operations such as numerical calculations in cooperation with an external device.

【0174】入力部144は、前記CPU 136に使
用者が命令やプログラム、或はデータなどを入力するた
めのものであり、たとえばキーボードやマウスのほか、
ジョイスティック、バーコードリーダー、音声認識装置
など多様な入力機器を用いる事が可能である。
The input section 144 is for the user to input commands, programs, data, and the like to the CPU 136. For example, in addition to a keyboard and a mouse,
Various input devices such as a joystick, a barcode reader, and a voice recognition device can be used.

【0175】デコーダ134は、前記137ないし14
3より入力される種々の画像信号を3原色信号、または
輝度信号とI信号、Q信号に逆変換するための回路であ
る。なお、同図中に点線で示すように、デコーダ134
は内部に画像メモリーを備えるのが望ましい。これは、
たとえばMUSE方式をはじめとして、逆変換するに際
して画像メモリーを必要とするようなテレビ信号を扱う
ためである。
The decoder 134 comprises the above 137 through 14
This is a circuit for inversely converting various image signals input from 3 into three primary color signals, or luminance signals and I signals and Q signals. As shown by the dotted line in FIG.
It is desirable to provide an image memory inside. this is,
This is because, for example, a television signal that requires an image memory when performing inverse conversion, such as the MUSE method.

【0176】また、画像メモリーを備える事により、静
止画の表示が容易になったり、或は前記画像生成回路1
37およびCPU 136と協同して画像の間引き、補
間、拡大、縮小、合成をはじめとする画像処理や編集が
容易に行えるようになるという利点が生まれるからであ
る。
The provision of the image memory facilitates the display of a still image, or the image generation circuit 1
This is because there is an advantage that image processing and editing including image thinning, interpolation, enlargement, reduction, and composition can be easily performed in cooperation with the CPU 37 and the CPU 136.

【0177】マルチプレクサ133は、前記CPU 1
36より入力される制御信号に基づき表示画像を適宜選
択するものである。すなわち、マルチプレクサ133
は、デコーダ134から入力される逆変換された画像信
号のうちから所望の画像信号を選択して駆動回路131
に出力する。その場合には、一画面表示時間内で画像信
号を切り替えて選択することにより、いわゆる多画面テ
レビのように、一画面を複数の領域に分けて領域によっ
て異なる画像を表示することも可能である。
The multiplexer 133 is connected to the CPU 1
A display image is appropriately selected based on a control signal input from the control unit 36. That is, the multiplexer 133
Selects a desired image signal from the inversely converted image signals input from the decoder 134 and
Output to In that case, by switching and selecting an image signal within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .

【0178】ディスプレイパネルコントローラ132
は、前記CPU 136より入力される制御信号に基づ
き、駆動回路131の動作を制御するための回路であ
る。その基本的動作は、例えば、ディスプレイパネルの
駆動用電源(図示せず)の動作シーケンスを制御するた
めの信号を駆動回路131に対して出力したり、画面表
示周波数や走査方法(たとえばインターレースかノンイ
ンターレースか)制御するための信号を駆動回路131
に対して出力したりするものである。また、場合によっ
ては、表示画像の輝度やコントラストや色調やシャープ
ネスといった、画質の調整に関わる制御信号を駆動回路
131に対して出力する場合もある。
Display panel controller 132
Is a circuit for controlling the operation of the drive circuit 131 based on a control signal input from the CPU 136. The basic operation includes, for example, outputting a signal for controlling an operation sequence of a display panel driving power supply (not shown) to the driving circuit 131, a screen display frequency and a scanning method (for example, interlaced or non-interlaced). The driving circuit 131 outputs a signal for controlling
Or output to In some cases, a control signal related to image quality adjustment, such as brightness, contrast, color tone, and sharpness of a display image, may be output to the drive circuit 131.

【0179】駆動回路131は、ディスプレイパネル1
30に印加する駆動信号を発生するための回路であり、
前記マルチプレクサ133から入力される画像信号と、
前記ディスプレイパネルコントローラ132より入力さ
れる制御信号に基づいて動作するものである。
The driving circuit 131 is provided for the display panel 1
30 is a circuit for generating a drive signal to be applied to 30.
An image signal input from the multiplexer 133;
It operates based on a control signal input from the display panel controller 132.

【0180】以上、各部の機能を説明したが、図14に
例示した構成により、本表示装置においては、多様な画
像情報源より入力される画像情報をディスプレイパネル
130に表示する事が可能である。すなわち、テレビジ
ョン放送をはじめとする各種の画像信号はデコーダ13
4において逆変換された後、マルチプレクサ133にお
いて適宜選択され、駆動回路131に入力される。
The function of each section has been described above. With the configuration illustrated in FIG. 14, in the present display device, image information input from various image information sources can be displayed on the display panel 130. . That is, various image signals including television broadcasting are transmitted to the decoder 13.
After the inverse conversion in step 4, the signal is appropriately selected in the multiplexer 133 and input to the drive circuit 131.

【0181】一方、デイスプレイコントローラ132
は、表示する画像信号に応じて駆動回路131の動作を
制御するための制御信号を発生する。駆動回路131
は、上記画像信号と制御信号に基づいてディスプレイパ
ネル130に駆動信号を印加する。これにより、ディス
プレイパネル130において画像が表示される。これら
の一連の動作は、CPU 136により統括的に制御さ
れる。
On the other hand, the display controller 132
Generates a control signal for controlling the operation of the drive circuit 131 according to an image signal to be displayed. Drive circuit 131
Applies a drive signal to the display panel 130 based on the image signal and the control signal. Thereby, an image is displayed on the display panel 130. A series of these operations are totally controlled by the CPU 136.

【0182】また、本表示装置においては、前記デコー
ダ134に内蔵する画像メモリや、画像生成回路137
および情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、たとえば拡大、縮小、
回転、移動、エッジ強調、間引き、補間、色変換、画像
の縦横比変換などをはじめとする画像処理や、合成、消
去、接続、入れ換え、はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施例の説明では
特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行なうための専用
回路を設けても良い。
In the present display device, an image memory built in the decoder 134 and an image generation circuit 137 are provided.
In addition to displaying the information selected from among the information, the image information to be displayed can be enlarged, reduced,
It is also possible to perform image processing such as rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, etc., and image editing such as synthesis, deletion, connection, replacement, insertion, etc. is there. Although not specifically mentioned in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【0183】したがって、本表示装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像およ
び動画像を扱う画像編集機器、コンピュータの端末機
器、ワードプロセッサをはじめとする事務用端末機器、
ゲーム機などの機能を一台で兼ね備えることが可能で、
産業用或は民生用として極めて応用範囲が広い。
Therefore, the present display device can be used as a display device for television broadcasting, a terminal device for video conference, an image editing device for handling still images and moving images, a computer terminal device, an office terminal device such as a word processor,
It is possible to combine functions such as game machines with one unit,
It has a very wide range of applications for industrial or consumer use.

【0184】なお、上記図14は、SCEを電子ビーム
源とするディスプレイパネルを用いた表示装置の構成の
一例を示したにすぎず、係る構成のみに限定されるもの
でない事は言うまでもない。たとえば、図14の構成要
素のうち使用目的上必要のない機能に関わる回路は省略
しても差し支えない。
FIG. 14 shows only an example of the configuration of a display device using a display panel using an SCE as an electron beam source, and it is needless to say that the present invention is not limited to only such a configuration. For example, among the components in FIG. 14, circuits relating to functions that are unnecessary for the intended use may be omitted.

【0185】また、これとは逆に, 使用目的によっては
さらに構成要素を追加しても良い。たとえば、本表示装
置をテレビ電話機として応用する場合には、テレビカメ
ラ、音声マイク、照明機、モデムを含む送受信回路など
を構成要素に追加するのが好適である。
On the contrary, depending on the purpose of use, additional components may be added. For example, when the present display device is applied to a videophone, it is preferable to add a television camera, an audio microphone, a lighting device, a transmission / reception circuit including a modem, and the like to the components.

【0186】本表示装置においては、とりわけSCEを
電子ビーム源とするディスプレイパネルの薄形化が容易
なため、表示装置の奥行きを小さくすることができる。
これに加えて、SCEを電子ビーム源とするディスプレ
イパネルは大画面化が容易で輝度が高く視野角特性にも
優れるため、本表示装置は臨場感にあふれ迫力に富んだ
画像を視認性良く表示する事が可能である。
In the present display device, the depth of the display device can be reduced particularly because the display panel using the SCE as the electron beam source can be easily made thin.
In addition to this, the display panel using SCE as the electron beam source is easy to enlarge the screen, has high brightness and excellent viewing angle characteristics, and therefore this display device displays images full of presence and full of power with good visibility. It is possible to do.

【0187】[0187]

【発明の効果】以上説明した様に、本発明によれば、基
体上に形成された対向する一対の素子電極と電子放出部
を有する薄膜からなる表面伝導型電子放出素子におい
て、上記電子放出部が、金属或は金属酸化物等の導電性
微粒子と、グラファイト或はアモルファスカーボン或は
それらの混合物でできており、電子放出特性の安定性並
びに、電子放出効率に優れた電子放出素子を作成できる
ようになった。
As described above, according to the present invention, there is provided a surface conduction electron-emitting device comprising a pair of opposing device electrodes formed on a substrate and a thin film having an electron-emitting portion. However, it is made of conductive fine particles such as a metal or a metal oxide, and graphite or amorphous carbon or a mixture thereof, so that an electron-emitting device excellent in stability of electron-emitting characteristics and electron-emitting efficiency can be produced. It became so.

【0188】さらには、入力信号に応じて電子を放出す
る電子源においては、上記の電子放出素子を基体上に複
数個配置した電子源とすることで、安定かつ歩どまりよ
く作成できるようになった。また、電子放出効率の向上
により消費電力が少なくなり、加えて周辺回路等の負担
も軽減され、安価な装置を提供できるに至った。
Further, in the case of an electron source that emits electrons in response to an input signal, a plurality of the above-mentioned electron-emitting devices are arranged on a substrate, so that the electron source can be manufactured stably and with high yield. Was. In addition, the power consumption is reduced due to the improvement in the electron emission efficiency, and the burden on peripheral circuits and the like is reduced, so that an inexpensive device can be provided.

【0189】また画像形成装置においては、入力信号に
もとづいて画像を形成する装置であって、少なくとも、
画像形成部材と前記電子源より構成されたことを特徴と
する画像形成装置であるため、安定で制御された電子放
出特性と電子放出効率の向上がなされ、例えば蛍光体を
画像形成部材とする画像形成装置においては、低電流で
明るい高品位な画像形成装置例えば、カラーフラットテ
レビを実現するに至った。
In the image forming apparatus, an apparatus for forming an image based on an input signal is provided.
Since the image forming apparatus comprises the image forming member and the electron source, stable and controlled electron emission characteristics and improved electron emission efficiency are achieved. As for the forming apparatus, a bright and high-quality image forming apparatus with low current, for example, a color flat television has been realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】平面型表面伝導電子放出素子を示す構成図であ
る。
FIG. 1 is a configuration diagram illustrating a planar surface conduction electron-emitting device.

【図2】表面伝導型電子放出素子の製造方法の一例を工
程図である。
FIG. 2 is a process chart showing an example of a method for manufacturing a surface conduction electron-emitting device.

【図3】表面伝導型電子放出素子の電子放出特性を測定
するための測定評価装置の概略構成図である。
FIG. 3 is a schematic configuration diagram of a measurement and evaluation device for measuring electron emission characteristics of a surface conduction electron-emitting device.

【図4】表面伝導型電子放出素子の通電処理の電圧波形
を示す図である。
FIG. 4 is a diagram showing a voltage waveform of a current supply process of the surface conduction electron-emitting device.

【図5】表面伝導型電子放出素子の基本的な特性図であ
る。
FIG. 5 is a basic characteristic diagram of the surface conduction electron-emitting device.

【図6】単純マトリックス配置により構成した電子源を
示す構成図である。
FIG. 6 is a configuration diagram showing an electron source configured by a simple matrix arrangement.

【図7】画像形成装置を示す基本構成図である。FIG. 7 is a basic configuration diagram illustrating an image forming apparatus.

【図8】蛍光膜を示す説明図である。FIG. 8 is an explanatory view showing a fluorescent film.

【図9】表面伝導型電子放出素子の基本的な特性図であ
る。
FIG. 9 is a basic characteristic diagram of the surface conduction electron-emitting device.

【図10】電子源を示す概略平面図である。FIG. 10 is a schematic plan view showing an electron source.

【図11】図10の電子源のA−A′線断面図である。FIG. 11 is a sectional view taken along line AA ′ of the electron source of FIG. 10;

【図12】電子源の製造方法の前半を示す部分工程図で
ある。
FIG. 12 is a partial process diagram showing the first half of the method for manufacturing an electron source.

【図13】電子源の製造方法の後半を示す部分工程図で
ある。
FIG. 13 is a partial process chart showing the latter half of the method for manufacturing an electron source.

【図14】表示装置の一例を示すブロック図である。FIG. 14 is a block diagram illustrating an example of a display device.

【図15】従来の電子放出素子の構成を示す概略図であ
る。
FIG. 15 is a schematic view showing a configuration of a conventional electron-emitting device.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 電子放出部形成用薄膜 3 電子放出部 4 電子放出部を含む薄膜4 5,6 素子電極 9 電子源基板 30,32 電流計 31 電源 33 高圧電源 34 アノード電極 61 電子放出部を含むSCE 62 X方向配線(下配線) 63 Y方向配線(上配線) 71 リアプレート 72 支持枠 73 ガラス基板 74 蛍光膜 75 メタルバック 76 フェースプレート 78 外囲器 81 黒色伝導材 82 蛍光体 121 Cr膜 122 PdOとポリイミドからなる膜 123 層間絶縁層 124 開口部 130 ディスプレイパネル 131 駆動回路 132 ディスプレイパネルコントローラ 133 マルチプレクサ 134 デコーダ 135 入出力インターフェース回路 136 CPU 137 画像生成回路 138,139,140 画像メモリーインターフェー
ス回路 141 画像入力インターフェース回路 142,143 TV信号受信回路 144 入力部
DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Thin film for electron emission part formation 3 Electron emission part 4 Thin film including electron emission part 4, 5, 6 Element electrode 9 Electron source substrate 30, 32 Ammeter 31 Power supply 33 High voltage power supply 34 Anode electrode 61 Electron emission part Including SCE 62 X direction wiring (lower wiring) 63 Y direction wiring (upper wiring) 71 rear plate 72 support frame 73 glass substrate 74 fluorescent film 75 metal back 76 face plate 78 envelope 81 black conductive material 82 phosphor 121 Cr film 122 Film made of PdO and polyimide 123 Interlayer insulating layer 124 Opening 130 Display panel 131 Drive circuit 132 Display panel controller 133 Multiplexer 134 Decoder 135 Input / output interface circuit 136 CPU 137 Image generation circuit 138, 139, 140 Image memory Centers face the circuit 141 an image input interface circuit 142, 143 TV signal receiving circuit 144 input unit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01J 1/316 H01J 9/02 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01J 1/316 H01J 9/02

Claims (13)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基体上に形成された対向する一対の素子
電極と電子放出部を有する薄膜からなる表面伝導型電子
放出素子において、該電子放出部を有する薄膜が導電性
微粒子とグラファイトまたは/およびアモルファスカー
ボンを含むことを特徴とする電子放出素子。
1. A surface conduction electron-emitting device comprising a pair of opposed device electrodes formed on a substrate and a thin film having an electron-emitting portion, wherein the thin film having the electron-emitting portion is made of conductive fine particles and graphite and / or graphite. An electron-emitting device comprising amorphous carbon.
【請求項2】 前記導電性微粒子が金属或は金属酸化物
である請求項1記載の電子放出素子。
2. The electron-emitting device according to claim 1, wherein said conductive fine particles are a metal or a metal oxide.
【請求項3】 前記導電性微粒子がパラジウム或は酸化
パラジウムである請求項1または2記載の電子放出素
子。
3. The electron-emitting device according to claim 1, wherein said conductive fine particles are palladium or palladium oxide.
【請求項4】 基体上に形成された対向する一対の素子
電極と、導電性微粒子とグラファイトまたは/およびア
モルファスカーボンとを含むと共に、電子放出部を有す
る薄膜からなる表面伝導型電子放出素子の製造方法
あって、少なくとも、一対の素子電極を形成する工程
と、電子放出部を設ける薄膜を形成する工程と、該薄膜
に電子放出部を形成するフォーミング工程とを有し、前
記電子放出部を設ける薄膜を形成する工程が、高分子化
合物を焼成することによりアモルファスカーボン化或い
はグラファイト化する工程を含むことを特徴とする表面
伝導型電子放出素子の製造方法。
4. A pair of opposing device electrodes formed on a base , conductive fine particles and graphite and / or aluminum.
Together and a molar amorphous carbon, in the manufacturing method of the surface conduction electron-emitting device comprising a thin film having an electron emitting portion
And at least a step of forming a pair of device electrodes, a step of forming a thin film provided with an electron emitting portion, and the thin film
And a forming step of forming the electron emitting portion, before
The process of forming a thin film for providing an electron emitting portion is a polymerization process.
Amorphous carbonization by firing compound
Is a surface characterized by including a step of graphitizing
A method for manufacturing a conduction electron-emitting device.
【請求項5】 前記高分子化合物をアモルファスカーボ
ン化或いはグラファイト化する工程は、金属、金属酸化
物若しくは有機金属化合物を含む高分子化合物からなる
薄膜を形成した後、該薄膜に含まれる高分子化合物を焼
成することによりアモルファスカーボン化或いはグラフ
ァイト化する工程を含むことを特徴とする請求項4に記
載の表面伝導型電子放出素子の製造方法。
5. The method according to claim 1, wherein the polymer compound is an amorphous carbohydrate.
Metal or metal oxide
Or high molecular compounds including organometallic compounds
After forming the thin film, the polymer compound contained in the thin film is fired.
Amorphous carbon or graph by forming
5. The method according to claim 4, further comprising the step of
A method for manufacturing the surface conduction electron-emitting device described above.
【請求項6】 前記薄膜に含まれる高分子化合物をアモ
ルファスカーボン化或いはグラファイト化する工程が、
該薄膜を600℃乃至3000℃で焼成するものである
請求項5に記載の電子放出素子の製造方法。
6. The polymer compound contained in the thin film is
The process of converting to rufus carbon or graphite is
Baking the thin film at 600 ° C. to 3000 ° C.
A method for manufacturing the electron-emitting device according to claim 5 .
【請求項7】 前記高分子化合物がポリイミドである
求項4乃至6のいずれかの項に記載の電子放出素子の製
造方法。
Wherein said polymer compound is a polyimide
A method for manufacturing an electron-emitting device according to any one of claims 4 to 6 .
【請求項8】 金属若しくは金属酸化物がパラジウム若
しくは酸化パラジウムである請求項5または6記載の電
子放出素子の製造方法。
8. The method according to claim 5 , wherein the metal or metal oxide is palladium or palladium oxide.
【請求項9】 前記600℃乃至3000℃での焼成
が、真空下あるいは窒素雰囲気下で行なわれる請求項6
記載の電子放出素子の製造方法。
9. fired at the 600 ° C. to 3000 ° C.
Is carried out under a vacuum or a nitrogen atmosphere.
A method for manufacturing the electron-emitting device according to the above.
【請求項10】 入力信号に応じて電子を放出する電子
源であって、請求項1記載の電子放出素子を基体上に複
数個配置してなることを特徴とする電子源。
10. An electron source that emits electrons in response to an input signal, wherein the electron source according to claim 1 is arranged on a substrate.
【請求項11】 基体に複数の電子放出素子を複数個並
列に配置し、個々の素子の両端を配線に接続した電子放
出素子群からなる列を複数本持ち、更に変調手段を有す
請求項10記載の電子源。
11. A plurality of electron-emitting devices are arranged in parallel on a substrate, a plurality of rows each comprising an electron-emitting device group in which both ends of each device are connected to wiring, and a modulation means is further provided. The described electron source.
【請求項12】 基体上に互いに電気的に絶縁された1
本以上のX方向配線と、これらに対して異なる方向に配
線された1本以上のY方向配線が形成されており、電子
放出素子の一対の素子電極の一方を該X方向配線に、他
方を該Y方向配線に接続せしめた電子放出素子を複数個
配列した請求項10記載の電子源。
12. An electrically insulated one on a substrate.
At least one X-directional wiring and at least one Y-directional wiring wired in different directions are formed, and one of a pair of element electrodes of the electron-emitting device is connected to the X-directional wiring and the other is connected to the X-directional wiring. 11. The electron source according to claim 10, wherein a plurality of electron-emitting devices connected to the Y-direction wiring are arranged.
【請求項13】 入力信号にもとづいて画像を形成する
装置であって、少なくとも、画像形成部材と請求項10
記載の電子源より構成されていることを特徴とする画像
形成装置。
13. An apparatus for forming an image based on the input signal, at least, the imaging member as defined in Claim 10
An image forming apparatus, comprising: the electron source according to any one of the preceding claims.
JP20938194A 1994-08-11 1994-08-11 Electron emitting element, electron source and image forming apparatus Expired - Fee Related JP3320215B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20938194A JP3320215B2 (en) 1994-08-11 1994-08-11 Electron emitting element, electron source and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20938194A JP3320215B2 (en) 1994-08-11 1994-08-11 Electron emitting element, electron source and image forming apparatus

Publications (2)

Publication Number Publication Date
JPH0855563A JPH0855563A (en) 1996-02-27
JP3320215B2 true JP3320215B2 (en) 2002-09-03

Family

ID=16571978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20938194A Expired - Fee Related JP3320215B2 (en) 1994-08-11 1994-08-11 Electron emitting element, electron source and image forming apparatus

Country Status (1)

Country Link
JP (1) JP3320215B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586872B2 (en) * 1997-09-03 2003-07-01 Canon Kabushiki Kaisha Electron emission source, method and image-forming apparatus, with enhanced output and durability
JP3102787B1 (en) 1998-09-07 2000-10-23 キヤノン株式会社 Electron emitting element, electron source, and method of manufacturing image forming apparatus
KR100498739B1 (en) 2000-09-01 2005-07-01 캐논 가부시끼가이샤 Electron-emitting device, electron source and method for manufacturing image-forming apparatus
JP3634805B2 (en) 2001-02-27 2005-03-30 キヤノン株式会社 Manufacturing method of image forming apparatus
JP3634828B2 (en) 2001-08-09 2005-03-30 キヤノン株式会社 Manufacturing method of electron source and manufacturing method of image display device
JP3902995B2 (en) 2001-10-11 2007-04-11 キヤノン株式会社 Electron emitting device, electron source, and method of manufacturing image forming apparatus
JP3902998B2 (en) 2001-10-26 2007-04-11 キヤノン株式会社 Electron source and image forming apparatus manufacturing method
JP3647436B2 (en) 2001-12-25 2005-05-11 キヤノン株式会社 Electron-emitting device, electron source, image display device, and method for manufacturing electron-emitting device
JP3902964B2 (en) 2002-02-28 2007-04-11 キヤノン株式会社 Manufacturing method of electron source
JP3884979B2 (en) 2002-02-28 2007-02-21 キヤノン株式会社 Electron source and image forming apparatus manufacturing method
JP3634852B2 (en) * 2002-02-28 2005-03-30 キヤノン株式会社 Electron emitting device, electron source, and manufacturing method of image display device
JP3634850B2 (en) * 2002-02-28 2005-03-30 キヤノン株式会社 Electron emitting device, electron source, and method of manufacturing image forming apparatus
JP3884980B2 (en) 2002-02-28 2007-02-21 キヤノン株式会社 Electron source and method of manufacturing image forming apparatus using the electron source

Also Published As

Publication number Publication date
JPH0855563A (en) 1996-02-27

Similar Documents

Publication Publication Date Title
JP3072825B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3416266B2 (en) Electron emitting device, method of manufacturing the same, and electron source and image forming apparatus using the electron emitting device
US6334801B1 (en) Electron-emitting device and electron source and image-forming apparatus using the same as well as method of manufacturing the same
JPH08273523A (en) Electron emitting element, and electron source and image forming device using it
JP3320215B2 (en) Electron emitting element, electron source and image forming apparatus
JP2836015B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3305143B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP3062987B2 (en) Manufacturing method of electron source and image forming apparatus
JP3287699B2 (en) Electron beam device and image forming device
JPH08162002A (en) Surface conductive electron emission element, electron source, image forming device using it and manufacture
JP3320299B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2866307B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3220921B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP3320245B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2854532B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP3728271B2 (en) Electron emitting device, electron source, and method of manufacturing image forming apparatus
JP3576989B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2946181B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JPH0896699A (en) Electron emitting element, electron source and image formation device
JP2961498B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2000243258A (en) Electron emission element, electron source, image forming device and manufacture of them
JP2000243248A (en) Electron emission element, electron source, image forming device and manufacture of the same
JP2000243233A (en) Electron emission element, electron source, image forming device and manufacture of them
JPH11233008A (en) Electron emitting element, electron source, image forming device and manufacture thereof
JP2000021289A (en) Electron emission element, electron source, image forming device, and their manufacture

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110621

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130621

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees