JP3319732B2 - Voltage control circuit, network device, and voltage detection method - Google Patents
Voltage control circuit, network device, and voltage detection methodInfo
- Publication number
- JP3319732B2 JP3319732B2 JP2000019637A JP2000019637A JP3319732B2 JP 3319732 B2 JP3319732 B2 JP 3319732B2 JP 2000019637 A JP2000019637 A JP 2000019637A JP 2000019637 A JP2000019637 A JP 2000019637A JP 3319732 B2 JP3319732 B2 JP 3319732B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control circuit
- comparison
- external
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えばＩＥＥＥ１
３９４規格のＣＰＳ（Cable Power Status：ケーブル給
電）機能においてケーブルを介して供給される電源電圧
のような外部供給電圧と、基準電圧との大小関係を検知
する機能を有する電圧制御回路に関する。[0001] The present invention relates to, for example, IEEE 1
The present invention relates to a voltage control circuit having a function of detecting a magnitude relationship between an external supply voltage such as a power supply voltage supplied via a cable and a reference voltage in a CPS (Cable Power Status: Cable Power Supply) function of the 394 standard.
【０００２】[0002]
【従来の技術】近年のパソコンを中心としたマルチメデ
ィア化の発展に伴い、画像データのような膨大なデータ
を高速に処理する機能が各情報機器に求められている。
これに伴い、機器間のデータ転送レートを向上させる技
術も重要になっている。このような背景から、高速デー
タ転送が可能な技術として、ＩＥＥＥ１３９４規格が提
唱され、これに従った開発が進んでいる。ＩＥＥＥ１３
９４規格は、バスの本数を従来よりも大幅に減らし、そ
の代わりに転送のための動作周波数を向上させることに
よって、転送レートを高めるシリアル転送手法を示すも
のである。2. Description of the Related Art With the recent development of multimedia, mainly personal computers, each information device is required to have a function of processing enormous data such as image data at high speed.
Along with this, technology for improving the data transfer rate between devices has also become important. Against this background, the IEEE 1394 standard has been proposed as a technology capable of high-speed data transfer, and development in accordance therewith has been progressing. IEEE13
The 94 standard describes a serial transfer method in which the number of buses is significantly reduced from the conventional one, and instead, the operating frequency for transfer is increased to thereby increase the transfer rate.
【０００３】図８はＩＥＥＥ１３９４のネットワークシ
ステムの構成の一部を示す図である。図８において、各
ネットワーク機器がケーブルを介して接続されている。
ケーブルは、４本のデータ線（データ線対およびストロ
ーブ線対）および電源・グランド線の計６本の線で構成
される。なお、ケーブルの種類によっては、電源・グラ
ンド線を有さない４本構成のものもある。FIG. 8 is a diagram showing a part of the configuration of an IEEE 1394 network system. In FIG. 8, each network device is connected via a cable.
The cable is composed of four data lines (a data line pair and a strobe line pair) and a power / ground line, for a total of six lines. Note that, depending on the type of cable, there is also a four-wire configuration having no power / ground line.
【０００４】ＩＥＥＥ１３９４準拠のＬＳＩはその機能
から、主としてデータ入出力を司るＰＨＹ部と、転送プ
ロトコルを制御するＬＩＮＫ部とに分けられる。データ
受信の場合は、信号は転送ケーブルからＰＨＹ部へ、そ
してＰＨＹ部からＬＩＮＫ部へと転送される。データ送
信の場合は、この逆方向に信号が転送される。[0004] An LSI conforming to IEEE 1394 is mainly divided into a PHY section for controlling data input / output and a LINK section for controlling a transfer protocol, according to its functions. For data reception, signals are transferred from the transfer cable to the PHY section and from the PHY section to the LINK section. In the case of data transmission, the signal is transferred in the opposite direction.
【０００５】また、ＩＥＥＥ１３９４規格では、高速デ
ータ転送の他に、データ転送用のケーブルを介して電源
を供給するＣＰＳ機能もサポートしている。ＩＥＥＥ１
３９４規格にはその転送レートに応じて、ＩＥＥＥ１３
９４＿１９９５、ＩＥＥＥ１３９４．Ａ、ＩＥＥＥ１３
９４．Ｂといった複数の規格があるが、これら全てにＣ
ＰＳ機能が規定されている。The IEEE 1394 standard also supports a CPS function for supplying power via a data transfer cable, in addition to high-speed data transfer. IEEE1
According to the IEEE 1394 standard, IEEE 13
94_1995, IEEE1394. A, IEEE13
94. There are multiple standards such as B
PS function is defined.
【０００６】すなわち、ＩＥＥＥ１３９４規格に準拠し
たＬＳＩでは、ケーブルによって供給される電源電圧が
所定範囲内にある場合に、ＣＰＳ機能を動作させる必要
がある。そして、このＣＰＳ機能はデータ入出力を司る
ＰＨＹ部の規格であるので、ＰＨＹ部では、ケーブルに
よって給電される電源電圧が所定範囲内にあるか否かを
検知する機能を持つことが必要である。That is, in an LSI conforming to the IEEE 1394 standard, it is necessary to operate the CPS function when a power supply voltage supplied by a cable is within a predetermined range. Since the CPS function is a standard of the PHY section that controls data input / output, the PHY section needs to have a function of detecting whether the power supply voltage supplied by the cable is within a predetermined range. .
【０００７】例えばＩＥＥＥ１３９４＿１９９５では、
ＣＰＳ機能において外部から供給される電圧は８〜４０
Ｖと規定されている。これは、少なくとも８〜４０Ｖの
範囲ではＣＰＳ機能が動作すべき、ということであり、
したがって、この規格に準拠したＬＳＩを開発するため
には、ケーブルから供給される電圧が８〜４０Ｖの範囲
にあるか否かを検知する機能を設ける必要がある。For example, in IEEE1394_1995,
The externally supplied voltage in the CPS function is 8 to 40
V. This means that the CPS function should operate at least in the range of 8-40V,
Therefore, in order to develop an LSI conforming to this standard, it is necessary to provide a function for detecting whether the voltage supplied from the cable is in the range of 8 to 40 V.
【０００８】図９は図８に示すようなシステムを構成す
るネットワーク機器の内部構成の一例を示す図である。
図９において、ＰＨＹ部はＣＰＳ機能を有しており、ケ
ーブルを介して供給された外部電圧ＶDD＿extが所定の
範囲内にあるか否かを判定する電圧判定部１５を備えて
いる。FIG. 9 is a diagram showing an example of the internal configuration of a network device constituting the system shown in FIG.
In FIG. 9, the PHY unit has a CPS function, and includes a voltage determination unit 15 that determines whether the external voltage VDD_ext supplied via a cable is within a predetermined range.
【０００９】[0009]
【発明が解決しようとする課題】一方、８〜４０Ｖとい
う高電圧をＬＳＩに直接印加することは、ＬＳＩの破壊
につながり、好ましくない。このため規格では、供給電
圧を４００ｋΩの電圧降下用抵抗を介して降下させてか
らＰＨＹ部に印加することとしている。よって、ＰＨＹ
部は降下後の電圧を検知して供給電圧を推測する構成と
なり、電圧検知精度に加えて電圧降下の精度が、規格順
守のためのきわめて重要な要素となる。On the other hand, directly applying a high voltage of 8 to 40 V to an LSI leads to destruction of the LSI, which is not preferable. For this reason, according to the standard, the supply voltage is reduced through a 400 kΩ voltage drop resistor and then applied to the PHY section. Therefore, PHY
The unit detects the voltage after the voltage drop and estimates the supply voltage, and the accuracy of the voltage drop in addition to the voltage detection accuracy is a very important factor for compliance with the standard.
【００１０】ところが、本願発明者が調査した範囲で
は、上記のような規格をみたす回路構成は未だ提案され
ていない。However, within the scope investigated by the inventor of the present invention, a circuit configuration meeting the above-mentioned standards has not yet been proposed.
【００１１】図１０は本願発明者が考案した、上記の規
格を満たす電圧判定部１５の回路構成を示す図である。
図１０では、ケーブル１２は電圧降下用抵抗１１（抵抗
値Ｒ０）を介して電圧制御回路５０の入力端子５１と接
続されており、また電圧制御回路５０内部では、抵抗素
子５２（抵抗値Ｒ１）が、抵抗１１と直列に配置される
ように入力端子５１に接続されている。ケーブル１２か
らグランドＶssに電流Ｉcps が流れ、外部電圧ＶDD＿ex
tは電圧制御回路５０において電圧Ｖａに変換される。
コンパレータ５３は変換電圧Ｖａと比較電圧Ｖｂとを比
較し、この比較結果を示す信号Ｖcps を出力する。信号
Ｖcps は変換電圧Ｖａが比較電圧Ｖｂよりも高いとき
“Ｈ”になり、これにより、外部電圧ＶDD＿extとして
ケーブル給電可能な電圧が供給されていることが検知さ
れる。FIG. 10 is a diagram showing a circuit configuration of the voltage determining unit 15 devised by the inventor of the present application and meeting the above-mentioned standards.
In FIG. 10, the cable 12 is connected to the input terminal 51 of the voltage control circuit 50 via the voltage drop resistor 11 (resistance value R0), and inside the voltage control circuit 50, a resistance element 52 (resistance value R1). Are connected to the input terminal 51 so as to be arranged in series with the resistor 11. The current Icps flows from the cable 12 to the ground Vss, and the external voltage VDD_ex
t is converted into a voltage Va in the voltage control circuit 50.
The comparator 53 compares the converted voltage Va with the comparison voltage Vb, and outputs a signal Vcps indicating the result of the comparison. The signal Vcps becomes “H” when the converted voltage Va is higher than the comparison voltage Vb, and thereby, it is detected that a voltage which can be supplied to the cable is supplied as the external voltage VDD_ext.
【００１２】図１１は図１０の回路構成における外部電
圧ＶDD＿extと変換電圧Ｖａとの関係を示すグラフであ
る。図１１では、電圧制御回路５０の電源電圧ＶDD＿in
tを３．３Ｖ、最大耐電圧Ｖmax を３．６Ｖとしてい
る。図１１に示すように、図１０の回路構成では、外部
電圧ＶDD＿extと変換電圧Ｖａとは終始比例関係にあ
る。そして、抵抗素子５２の抵抗値Ｒ１は、外部電圧Ｖ
DD＿extとして４０Ｖが与えられた場合であっても変換
電圧Ｖａが最大耐電圧Ｖmax である３．６Ｖを越えない
ような値に設定する。すなわち、 ３．６／Ｒ１＝４０／（Ｒ０＋Ｒ１） から Ｒ１＝３．６・Ｒ０／（４０−３．６） ＝０．０９８９・４００ｋ＝３９．５６ｋΩ また、マージンをみて変換電圧Ｖａの最大値を３．３Ｖ
と設定すると、 Ｒ１＝３．３・Ｒ０／（４０−３．３） ＝０．０８９９・Ｒ０＝３５．９５ｋΩ したがって、抵抗素子５２の抵抗値Ｒ１は３５ｋΩ〜４
０ｋΩの範囲に設定するのが好ましい。もちろん、ケー
ブル給電電圧や最大耐電圧、あるいは電圧降下用抵抗の
抵抗値に応じて、抵抗素子５２の抵抗値Ｒ１は変わる。FIG. 11 is a graph showing the relationship between the external voltage VDD_ext and the converted voltage Va in the circuit configuration of FIG. In FIG. 11, the power supply voltage VDD_in of the voltage control circuit 50 is shown.
It is assumed that t is 3.3 V and the maximum withstand voltage Vmax is 3.6 V. As shown in FIG. 11, in the circuit configuration of FIG. 10, the external voltage VDD_ext and the converted voltage Va are in a proportional relationship from time to time. The resistance value R1 of the resistance element 52 is equal to the external voltage V
Even if 40 V is given as DD_ext, the conversion voltage Va is set to a value that does not exceed the maximum withstand voltage Vmax of 3.6 V. That is, from 3.6 / R1 = 40 / (R0 + R1) to R1 = 3.6 · R0 / (40−3.6) = 0.0989 · 400k = 39.56 kΩ Further, the maximum value of the conversion voltage Va is considered in view of the margin. 3.3V
R1 = 3.3 · R0 / (40−3.3) = 0.0899 · R0 = 35.95 kΩ Therefore, the resistance value R1 of the resistance element 52 is 35 kΩ to 4
It is preferable to set the range to 0 kΩ. Of course, the resistance value R1 of the resistance element 52 changes according to the cable power supply voltage, the maximum withstand voltage, or the resistance value of the voltage drop resistor.
【００１３】また、外部電圧ＶDD＿extの判定の基準と
なる基準電圧は８Ｖであるが、マージンを持たせて５Ｖ
〜７．５Ｖ程度に設定することが一般的であるので、こ
こでは基準電圧を７Ｖとし、比較電圧Ｖｂを０．６３Ｖ
に設定している。この比較電圧Ｖｂは、基準電圧と、電
圧降下用抵抗１１および抵抗素子５２の抵抗値の比とに
基づいて、設定すればよい。The reference voltage which is used as a reference for determining the external voltage VDD_ext is 8 V, but 5 V with a margin.
In general, the reference voltage is set to 7 V, and the comparison voltage Vb is set to 0.63 V
Is set to The comparison voltage Vb may be set based on the reference voltage and the ratio of the resistance values of the voltage drop resistor 11 and the resistance element 52.
【００１４】しかしながら、図１０のような回路構成で
は、外部電圧ＶDD＿extと変換電圧Ｖａとは比例関係に
あり、しかも変換電圧Ｖａは外部電圧ＶDD＿extのほぼ
１／１０となるので、外部電圧ＶDD＿extが大きく変化
しても変換電圧Ｖａはその１／１０程度しか変化しな
い。逆に言うと、外部電圧ＶDD＿extの検知に対し、比
較電圧Ｖｂやコンパレータ５３の検知精度のばらつきは
その１０倍に増幅されて効くことになる。また、抵抗５
２の抵抗値のばらつきも外部電圧ＶDD＿extの検知精度
に大きな影響を与える。However, in the circuit configuration shown in FIG. 10, the external voltage VDD_ext and the converted voltage Va are in a proportional relationship, and the converted voltage Va is almost 1/10 of the external voltage VDD_ext. Even if it changes, the conversion voltage Va changes only about 1/10 of that. Conversely, the variation in the detection accuracy of the comparison voltage Vb and the comparator 53 with respect to the detection of the external voltage VDD_ext is amplified to 10 times that of the external voltage VDD_ext. The resistance 5
The variation in the resistance value of 2 also greatly affects the detection accuracy of the external voltage VDD_ext.
【００１５】さらに、コンパレータの入力は、感度の面
から、電源電圧の１／２程度に設定するのが望ましいと
されている。図１０の回路構成では、コンパレータ５３
の入力信号のレベルはグランド電位Ｖssに近い値になっ
ており、このことは検出精度の面で好ましくない。Further, it is considered that the input of the comparator is desirably set to about 1/2 of the power supply voltage in terms of sensitivity. In the circuit configuration of FIG.
Is close to the ground potential Vss, which is not preferable in terms of detection accuracy.
【００１６】前記の問題に鑑み、本発明は、例えばＣＰ
Ｓ機能を実現するための電圧制御回路として、外部電圧
と基準電圧との比較を精度良く実現可能にすることを目
的とする。In view of the above problems, the present invention provides, for example, a CP
It is an object of the present invention to accurately compare an external voltage with a reference voltage as a voltage control circuit for realizing the S function.
【００１７】[0017]
【課題を解決するための手段】前記の課題を解決するた
めに、本発明は、外部電圧が基準電圧の近傍にある領域
において、変換電圧の範囲を広げ、かつ、この範囲をよ
り高電圧側にシフトさせることによって、外部電圧と基
準電圧との比較の精度を高めるものである。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention expands the range of the conversion voltage in a region where the external voltage is near the reference voltage and increases the range of the conversion voltage on the higher voltage side. , The accuracy of the comparison between the external voltage and the reference voltage is improved.
【００１８】具体的には、請求項１の発明が講じた解決
手段は、外部から供給された外部電圧と、その比較基準
となる基準電圧との大小関係を検知する電圧制御回路と
して、外部電圧が電圧降下用抵抗を介して印加可能な入
力端子と、前記入力端子に印加された外部電圧を前記電
圧降下用抵抗と併せて外部電圧よりも低い電圧に変換す
る電圧変換手段と、前記電圧変換手段から出力された変
換電圧を所定の比較電圧と比較し、この比較結果を示す
信号を、外部電圧と基準電圧との大小関係を示す信号と
して出力する比較手段とを備え、前記電圧変換手段は、
外部電圧と変換電圧との関係において、外部電圧の増分
に対する変換電圧の増分の比が、外部電圧が基準電圧の
近傍にある比較領域においては、相対的に高く、前記比
較領域よりも高電圧側の領域においては、相対的に低く
なるように、電圧変換を行うものである。More specifically, the present invention provides a voltage control circuit for detecting a magnitude relationship between an externally supplied external voltage and a reference voltage as a reference for comparison. An input terminal that can be applied via a voltage dropping resistor, voltage conversion means for converting an external voltage applied to the input terminal to a voltage lower than the external voltage together with the voltage dropping resistance, Comparing means for comparing the converted voltage output from the means with a predetermined comparison voltage, and outputting a signal indicating the result of the comparison as a signal indicating the magnitude relationship between the external voltage and the reference voltage; and ,
In the relationship between the external voltage and the conversion voltage, the ratio of the increment of the conversion voltage to the increment of the external voltage is relatively high in the comparison region where the external voltage is near the reference voltage, and is higher on the higher voltage side than the comparison region. In this area, voltage conversion is performed so as to be relatively low.
【００１９】請求項１の発明によると、外部電圧は、電
圧変換手段によって、外部電圧の増分に対する変換電圧
の増分の比が、比較領域においては、相対的に高く、比
較領域よりも高電圧側の領域においては、相対的に低く
なるように、変換される。このため、比較領域よりも高
電圧側の領域において、変換電圧が回路の耐電圧を越え
ないようにしつつ、比較領域における変換電圧の範囲を
広く設定することができる。したがって、比較電圧や、
比較手段の検知精度のばらつきが、外部電圧の判定に対
して与える影響を、低く抑えることができるので、外部
電圧と基準電圧との比較の精度を高めることができる。According to the first aspect of the present invention, the ratio of the increment of the converted voltage to the increment of the external voltage is relatively high in the comparison region by the voltage conversion means, and is higher on the high voltage side than in the comparison region. Are converted to be relatively low in the region of. For this reason, the range of the conversion voltage in the comparison region can be set wide while the conversion voltage does not exceed the withstand voltage of the circuit in the region on the higher voltage side than the comparison region. Therefore, the comparison voltage,
Since the influence of the variation in the detection accuracy of the comparing means on the determination of the external voltage can be suppressed low, the accuracy of the comparison between the external voltage and the reference voltage can be improved.
【００２０】そして、請求項２の発明では、前記請求項
１の電圧制御回路における電圧変換手段は、前記電圧降
下用抵抗と直列に配置されるように前記入力端子と接続
された，ダイオード、またはダイオード接続されたトラ
ンジスタを備えているものとする。According to a second aspect of the present invention, in the voltage control circuit of the first aspect, the voltage conversion means is connected to the input terminal so as to be arranged in series with the voltage dropping resistor. It is assumed that a diode-connected transistor is provided.
【００２１】さらに、請求項３の発明では、前記請求項
２の電圧制御回路における比較手段は、前記比較電圧を
生成する比較電圧生成手段を備え、前記比較電圧生成手
段は、定電流源と、前記定電流源と直列に配置された，
ダイオード、またはダイオード接続されたトランジスタ
とを備えているものとする。Further, in the invention according to claim 3, the comparison means in the voltage control circuit according to claim 2 includes comparison voltage generation means for generating the comparison voltage, wherein the comparison voltage generation means comprises: a constant current source; Placed in series with said constant current source,
A diode or a diode-connected transistor.
【００２２】また、請求項４の発明では、前記請求項１
の電圧制御回路における電圧変換手段は、前記電圧降下
用抵抗と直列に配置されるように前記入力端子と接続さ
れた電圧降下素子と、前記電圧降下素子の、前記入力端
子側の電圧が、所定の制限電圧を越えないように制限を
かけるクランプ回路とを備えたものとする。Further, in the invention of claim 4, according to claim 1,
The voltage control means in the voltage control circuit of (1) includes: a voltage drop element connected to the input terminal so as to be arranged in series with the voltage drop resistor; and a voltage on the input terminal side of the voltage drop element being a predetermined voltage. And a clamp circuit for limiting the voltage so as not to exceed the limit voltage.
【００２３】そして、請求項５の発明では、前記請求項
４の電圧制御回路におけるクランプ回路は、前記電圧降
下素子と並列に設けられたトランジスタと、前記トラン
ジスタのドレイン電圧を一方の入力とするとともに、前
記制限電圧を他方の入力とし、その出力が前記トランジ
スタのゲート入力となるコンパレータとを備えているも
のとする。According to a fifth aspect of the present invention, in the voltage control circuit according to the fourth aspect, the clamp circuit includes a transistor provided in parallel with the voltage drop element and a drain voltage of the transistor as one input. , And a comparator whose other input is the limited voltage and whose output is the gate input of the transistor.
【００２４】また、請求項６の発明では、前記請求項４
の電圧制御回路におけるクランプ回路は、前記電圧降下
素子と並列に設けられた、１つまたは直列に配置された
複数のダイオードまたはダイオード接続されたトランジ
スタを備えているものとする。According to the sixth aspect of the present invention, the fourth aspect is provided.
It is assumed that the clamp circuit in the voltage control circuit includes one or a plurality of diodes or a diode-connected transistor arranged in parallel with the voltage drop element.
【００２５】また、請求項７の発明では、前記請求項４
の電圧制御回路における電圧降下素子は、抵抗、ダイオ
ード、またはダイオード接続されたトランジスタである
ものとする。According to the seventh aspect of the present invention, in the fourth aspect,
It is assumed that the voltage drop element in the voltage control circuit is a resistor, a diode, or a diode-connected transistor.
【００２６】また、請求項８の発明は、ケーブルが接続
可能に構成されたネットワーク機器として、ケーブルを
介して供給された外部供給電圧が、所定の範囲内にある
か否かを判定する電圧判定部を備え、前記電圧判定部
は、前記請求項１の電圧制御回路と、一端がこの電圧制
御回路の前記入力端子に接続され、他端に前記外部供給
電圧が与えられる電圧降下用抵抗とを備えているもので
ある。According to the present invention, as a network device to which a cable is connectable, a voltage judgment for judging whether or not an external supply voltage supplied via the cable is within a predetermined range. Wherein the voltage determination unit includes the voltage control circuit according to claim 1 and a voltage drop resistor having one end connected to the input terminal of the voltage control circuit and the other end supplied with the external supply voltage. It is equipped.
【００２７】また、請求項９の発明が講じた解決手段
は、外部から供給された外部電圧とその比較基準となる
基準電圧との大小関係を検知する電圧制御回路として、
外部電圧が電圧降下用抵抗を介して印加可能な入力端子
と、一端が前記入力端子に接続され、他端が接地された
抵抗素子と、前記抵抗素子の前記一端の電圧を、前記基
準電圧と対応する所定の比較電圧と比較し、この比較結
果を示す信号を外部電圧と基準電圧との大小関係を示す
信号として出力するコンパレータとを備えたものであ
る。According to a ninth aspect of the present invention, there is provided a voltage control circuit for detecting a magnitude relationship between an external voltage supplied from the outside and a reference voltage as a reference for comparison.
An input terminal to which an external voltage can be applied via a voltage drop resistor, one end of which is connected to the input terminal, the other end of which is grounded, and a voltage of the one end of the resistance element, A comparator for comparing with a corresponding predetermined comparison voltage and outputting a signal indicating the result of the comparison as a signal indicating the magnitude relation between the external voltage and the reference voltage.
【００２８】また、請求項１０の発明では、前記請求項
９の電圧制御回路における前記電圧降下用抵抗の抵抗値
は４００ＫΩであり、前記抵抗素子の抵抗値は３５ｋΩ
〜４０ｋΩであるものとする。According to a tenth aspect of the present invention, in the voltage control circuit of the ninth aspect, the resistance value of the voltage drop resistor is 400 KΩ, and the resistance value of the resistance element is 35 kΩ.
４０40 kΩ.
【００２９】さらに、請求項１１の発明では、前記請求
項９の電圧制御回路における所定の比較電圧は、前記基
準電圧と、前記電圧降下用抵抗および前記抵抗素子の抵
抗値の比とに基づいて設定されるものとする。Further, in the invention according to claim 11, the predetermined comparison voltage in the voltage control circuit according to claim 9 is based on the reference voltage and the ratio between the resistance of the voltage drop resistor and the resistance element. Shall be set.
【００３０】また、請求項１２の発明が講じた解決手段
は、ネットワーク機器において、ケーブルを介して供給
された外部供給電圧とその比較基準となる基準電圧との
大小関係を検知する方法として、前記外部供給電圧をこ
れよりも低い電圧に変換するステップと、前記電圧変換
ステップにおいて得られた変換電圧を前記基準電圧と対
応する所定の比較電圧と比較するステップとを備え、前
記電圧変換ステップは、外部供給電圧と変換電圧との関
係において、外部供給電圧の増分に対する変換電圧の増
分の比が、外部供給電圧が基準電圧の近傍にある比較領
域においては相対的に高く、前記比較領域よりも高電圧
側の領域においては相対的に低くなるように、電圧変換
を行うものである。In a twelfth aspect of the present invention, a network device detects a magnitude relationship between an externally supplied voltage supplied via a cable and a reference voltage serving as a comparison reference in a network device. Converting the external supply voltage to a lower voltage, and comparing the converted voltage obtained in the voltage conversion step with a predetermined comparison voltage corresponding to the reference voltage, wherein the voltage conversion step includes: In the relationship between the external supply voltage and the conversion voltage, the ratio of the increment of the conversion voltage to the increment of the external supply voltage is relatively high in the comparison region where the external supply voltage is near the reference voltage, and is higher than in the comparison region. The voltage conversion is performed so that the voltage becomes relatively low in the voltage side region.
【００３１】[0031]
【発明の実施の形態】以下、本発明の実施形態につい
て、ＩＥＥＥ１３９４規格のＣＰＳ機能に対する構成を
例にとって、図面を参照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings, taking as an example a configuration for the CPS function of the IEEE 1394 standard.
【００３２】（第１の実施形態）図１は本発明の第１の
実施形態に係る電圧制御回路の回路構成を示す図であ
る。図１では、電圧制御回路１０において、ケーブルを
介して供給される外部電圧ＶDD＿extと基準電圧との比
較を行うための構成のみを示している。図１において、
２はダイオード接続されたＮ型ＭＯＳトランジスタであ
る。ＭＯＳトランジスタ２は、ドレインおよびゲートが
入力端子１と接続され、ソースがグランドＶssと接続さ
れており、入力端子１に接続された外付けの電圧降下用
抵抗１１と直列に配置されるように構成されている。こ
のＭＯＳトランジスタ２によって、電圧変換手段が構成
されている。３は変換電圧としてのＭＯＳトランジスタ
２のドレイン電圧Ｖａを比較電圧Ｖｂと比較し、この比
較結果を示す信号Ｖcps を外部電圧ＶDD＿extと基準電
圧との大小関係を示す信号として出力する比較手段とし
てのコンパレータである。(First Embodiment) FIG. 1 is a diagram showing a circuit configuration of a voltage control circuit according to a first embodiment of the present invention. FIG. 1 shows only a configuration in the voltage control circuit 10 for comparing the external voltage VDD_ext supplied via a cable with a reference voltage. In FIG.
Reference numeral 2 denotes a diode-connected N-type MOS transistor. The MOS transistor 2 has a drain and a gate connected to the input terminal 1, a source connected to the ground Vss, and is arranged in series with an external voltage drop resistor 11 connected to the input terminal 1. Have been. The MOS transistor 2 constitutes a voltage converter. A comparator 3 compares the drain voltage Va of the MOS transistor 2 as a conversion voltage with a comparison voltage Vb, and outputs a signal Vcps indicating the comparison result as a signal indicating the magnitude relationship between the external voltage VDD_ext and the reference voltage. It is.
【００３３】図２は図１の回路構成における外部電圧Ｖ
DD＿extと変換電圧Ｖａとの関係を示すグラフである。
ＭＯＳトランジスタ２はダイオード接続されているの
で、変換電圧Ｖａはダイオード特性すなわち２乗特性
（飽和特性）を示す。したがって、図２に示すように、
外部電圧ＶDD＿extが低い領域ではグラフの傾きは急峻
になり、一方、外部電圧ＶDD＿extが高くなるにつれ
て、変換電圧Ｖａの上昇カーブは鈍くなっていく。この
ダイオード特性の曲線は、ＭＯＳトランジスタ２のサイ
ズによって決定される。FIG. 2 shows the external voltage V in the circuit configuration of FIG.
6 is a graph showing a relationship between DD_ext and a conversion voltage Va.
Since MOS transistor 2 is diode-connected, converted voltage Va shows diode characteristics, that is, square characteristics (saturation characteristics). Therefore, as shown in FIG.
In the region where the external voltage VDD_ext is low, the slope of the graph becomes steep, while as the external voltage VDD_ext increases, the rising curve of the converted voltage Va becomes dull. The curve of the diode characteristic is determined by the size of the MOS transistor 2.
【００３４】回路の検知性能の面からいうと、外部電圧
ＶDD＿extが基準電圧の近傍にある低電圧側の比較領域
Ａにおける曲線の傾きは大きい方が望ましいが、比較領
域Ａにおける傾きを大きくすればするほど、高電圧側の
変換電圧Ｖａが高くなるので、場合によっては、変換電
圧Ｖａが耐電圧Ｖmax を越えてしまう。よって、外部電
圧ＶDD＿extが４０Ｖのときに変換電圧Ｖａが耐電圧Ｖm
ax すなわち３．６Ｖを越えない範囲で、ＭＯＳトラン
ジスタ２のサイズを最適化するのが望ましい。なお、規
格の上限電圧４０Ｖは、回路保護の観点から目安として
定められたものであり、４０Ｖを越えると回路を動作不
可にする必要は必ずしもない。したがって、外部電圧Ｖ
DD＿extが４０Ｖのときに変換電圧Ｖａが耐電圧Ｖmax
を越えないようにすればよいので、外部電圧ＶDD＿ext
と４０Ｖとの大小関係を判別する必要は必ずしもない。In terms of the detection performance of the circuit, it is desirable that the slope of the curve in the comparison region A on the low voltage side where the external voltage VDD_ext is near the reference voltage is large. The higher the conversion voltage Va, the higher the conversion voltage Va on the high voltage side. In some cases, the conversion voltage Va exceeds the withstand voltage Vmax. Therefore, when the external voltage VDD_ext is 40 V, the conversion voltage Va becomes the withstand voltage Vm.
It is desirable to optimize the size of the MOS transistor 2 within the range not exceeding ax, that is, 3.6V. Note that the upper limit voltage 40V of the standard is determined as a guide from the viewpoint of circuit protection, and it is not always necessary to disable the circuit when it exceeds 40V. Therefore, the external voltage V
When the DD_ext is 40 V, the conversion voltage Va becomes the withstand voltage Vmax.
, The external voltage VDD_ext
It is not always necessary to determine the magnitude relationship between the voltage and 40V.
【００３５】すなわち、本実施形態によると、１）外部
電圧ＶDD＿extが基準電圧の近傍にある比較領域Ａにお
いては、外部電圧ＶDD＿extの増分に対する変換電圧Ｖ
ａの増分の比（曲線の傾き）を大きくすることができる
ので、検知精度が高まる。また、比較電圧Ｖｂをより高
く、内部電源電圧ＶDD＿intの１／２程度に設定するこ
とが可能になる。そして、これとともに、２）比較領域
Ａよりも高電圧側の領域Ｂにおいては、変換電圧Ｖａが
最大耐電圧Ｖmax を超えないように制御できる。本実施
形態では、ダイオード特性を利用して、１個のトランジ
スタ２によって、領域Ａと領域Ｂにおける特性を実現し
ている。That is, according to the present embodiment, 1) In the comparison region A where the external voltage VDD_ext is near the reference voltage, the conversion voltage V for the increment of the external voltage VDD_ext
Since the ratio of the increment of a (the slope of the curve) can be increased, the detection accuracy is increased. Further, it is possible to set the comparison voltage Vb to be higher and set to about 1/2 of the internal power supply voltage VDD_int. 2) In the region B on the higher voltage side than the comparison region A, the control can be performed so that the converted voltage Va does not exceed the maximum withstand voltage Vmax. In the present embodiment, the characteristics in the region A and the region B are realized by one transistor 2 using the diode characteristics.
【００３６】例えば課題の項で示した図１１では、外部
電圧ＶDD＿extが５Ｖ〜１０Ｖの範囲で変化したとき、
変換電圧Ｖａは０．４５Ｖ〜０．９Ｖの範囲で変化す
る。これに対して、図２では、外部電圧ＶDD＿extが５
Ｖ〜１０Ｖの範囲で変化したとき、変換電圧Ｖａは１．
１Ｖ〜１．６２Ｖの範囲で変化する。すなわち、外部電
圧ＶDD＿extが基準電圧近傍の所定の範囲にあるとき、
変換電圧Ｖａは、変化する範囲が大きく、かつ、レベル
が高くなっている。これによって、比較電圧Ｖｂやコン
パレータ３の検知精度のばらつきの影響が小さくなり、
かつ、コンパレータの検知感度も向上する。したがっ
て、検知精度を向上させることが可能となる。For example, in FIG. 11 shown in the problem section, when the external voltage VDD_ext changes in a range of 5V to 10V,
The conversion voltage Va changes in the range of 0.45V to 0.9V. On the other hand, in FIG. 2, the external voltage VDD_ext is 5
When changed in the range of V to 10 V, the conversion voltage Va becomes 1.
It changes in the range of 1V to 1.62V. That is, when the external voltage VDD_ext is in a predetermined range near the reference voltage,
The conversion voltage Va has a large range of change and a high level. Thereby, the influence of the variation of the comparison voltage Vb and the detection accuracy of the comparator 3 is reduced,
In addition, the detection sensitivity of the comparator is improved. Therefore, the detection accuracy can be improved.
【００３７】（第１の実施形態の変形例）図３は本発明
の第１の実施形態の変形例を示す回路図である。図３に
示す電圧制御回路１０Ａは、比較電圧Ｖｂを生成する比
較電圧生成手段として、定電流源４およびダイオード接
続されたＮ型ＭＯＳトランジスタ５を備えている。この
比較電圧生成手段とコンパレータ３とによって、比較手
段が構成されている。(Modification of First Embodiment) FIG. 3 is a circuit diagram showing a modification of the first embodiment of the present invention. The voltage control circuit 10A shown in FIG. 3 includes a constant current source 4 and a diode-connected N-type MOS transistor 5 as comparison voltage generation means for generating a comparison voltage Vb. The comparison voltage generating means and the comparator 3 constitute a comparing means.
【００３８】第１の実施形態では、図１０の構成に比べ
て、外部電圧ＶDD＿extが基準電圧の近傍にあるときの
変換電圧Ｖａの範囲を拡大することができた。ところ
が、トランジスタ２の特性がプロセスや温度のばらつき
によって変化したとき、これに伴い、変換電圧Ｖａも変
動してしまうおそれがある。本変形例は、トランジスタ
２の特性のばらつきに対しても、さらに方策を施したも
のである。In the first embodiment, the range of the converted voltage Va when the external voltage VDD_ext is near the reference voltage can be expanded as compared with the configuration of FIG. However, when the characteristics of the transistor 2 change due to variations in process or temperature, the conversion voltage Va may also change accordingly. In the present modification, further measures are taken against variations in the characteristics of the transistor 2.
【００３９】図３において、トランジスタ５は、トラン
ジスタ２と同様にドレインとゲートとが接続されたダイ
オード接続になっており、そのドレインには定電流源４
が接続されている。このため、トランジスタ５には定電
流源４から常に一定の電流が供給され、トランジスタ５
のゲート電圧が比較電圧Ｖｂとして出力される。In FIG. 3, the transistor 5 has a diode connection in which the drain and the gate are connected similarly to the transistor 2, and the drain thereof has a constant current source 4
Is connected. Therefore, a constant current is always supplied from the constant current source 4 to the transistor 5, and the transistor 5
Is output as the comparison voltage Vb.
【００４０】図３の構成では、コンパレータ３は、トラ
ンジスタ２によって制御された変換電圧Ｖａとトランジ
スタ５によって制御された比較電圧Ｖｂとを比較する。
このため、トランジスタ２の特性の変化に起因して変換
電圧Ｖａが変動しても、比較電圧Ｖｂもまたトランジス
タ５の特性の変化に起因して同様に変動し、かつ、電圧
Ｖａ，Ｖｂの変動方向は同一であるので、その差には、
電圧変動の影響は現れない。したがって、トランジスタ
２の特性変化に起因する誤検知を防止することができ、
検知性能を向上させることができる。In the configuration shown in FIG. 3, the comparator 3 compares the converted voltage Va controlled by the transistor 2 with the comparison voltage Vb controlled by the transistor 5.
Therefore, even if the converted voltage Va fluctuates due to a change in the characteristics of the transistor 2, the comparison voltage Vb also fluctuates similarly due to a change in the characteristics of the transistor 5, and the fluctuations in the voltages Va and Vb. Since the directions are the same, the difference is
The effect of voltage fluctuation does not appear. Therefore, erroneous detection due to a change in the characteristics of the transistor 2 can be prevented,
Detection performance can be improved.
【００４１】（第２の実施形態）第１の実施形態におい
て、トランジスタ２のサイズをこれに流れる電流Ｉ１が
さらに少なくなるように調整すれば、図２の曲線が全体
的に上昇し、比較領域Ａにおける曲線の傾きが大きくな
る。これにより、外部電圧ＶDD＿extが基準電圧の近傍
にあるときの変換電圧Ｖａの範囲がさらに拡大されるの
で、検知精度をさらに高めることができる。ところがこ
の場合、比較領域Ａよりも高電圧側の領域Ｂにおいて、
変換電圧Ｖａが耐電圧Ｖmax を越えてしまうおそれが生
じる。(Second Embodiment) In the first embodiment, if the size of the transistor 2 is adjusted so that the current I1 flowing through the transistor 2 is further reduced, the curve of FIG. The slope of the curve at A increases. Thereby, the range of the converted voltage Va when the external voltage VDD_ext is near the reference voltage is further expanded, so that the detection accuracy can be further improved. However, in this case, in the region B on the higher voltage side than the comparison region A,
The conversion voltage Va may exceed the withstand voltage Vmax.
【００４２】そこで、本発明の第２の実施形態では、変
換電圧Ｖａが所定の制限電圧を越えないように制限をか
けるクランプ回路を設ける。これにより、外部電圧ＶDD
＿extが基準電圧の近傍にある比較領域Ａにおいて、外
部電圧ＶDD＿extの増分に対する変換電圧Ｖａの増分の
比をさらに高めることができる。Therefore, in the second embodiment of the present invention, a clamp circuit for limiting the converted voltage Va so as not to exceed a predetermined limit voltage is provided. As a result, the external voltage VDD
In the comparison region A where _ext is near the reference voltage, the ratio of the increment of the conversion voltage Va to the increment of the external voltage VDD_ext can be further increased.
【００４３】図４は本発明の第２の実施形態に係る電圧
制御回路の回路構成を示す図である。図４において、２
Ａは電圧降下素子としてのダイオード接続されたＮ型Ｍ
ＯＳトランジスタであり、図１のトランジスタ２より
も、ゲート幅が小さく、またはゲート長が大きく構成さ
れている。これにより、トランジスタ２Ａの電流Ｉ１Ａ
は図１のトランジスタ２を流れる電流Ｉ１よりも小さく
なる。２０は変換電圧Ｖａが所定の制限電圧Ｖｃを越え
ないように制限をかけるクランプ回路であって、トラン
ジスタ２Ａと並列に設けられたＮ型ＭＯＳトランジスタ
２１と、このトランジスタ２１のドレイン電圧すなわち
変換電圧Ｖａを一方の入力とするとともに、制限電圧Ｖ
ｃを他方の入力とし、その出力がトランジスタ２１のゲ
ート入力となるコンパレータ２２とを備えている。な
お、内部電源電圧ＶDD＿intは常に印加されているもの
とする。FIG. 4 is a diagram showing a circuit configuration of a voltage control circuit according to a second embodiment of the present invention. In FIG. 4, 2
A is a diode-connected N-type M as a voltage drop element
It is an OS transistor and has a smaller gate width or a larger gate length than the transistor 2 in FIG. As a result, the current I1A of the transistor 2A
Becomes smaller than the current I1 flowing through the transistor 2 in FIG. Reference numeral 20 denotes a clamp circuit for limiting the conversion voltage Va so as not to exceed a predetermined limit voltage Vc, and an N-type MOS transistor 21 provided in parallel with the transistor 2A, and a drain voltage of the transistor 21, that is, a conversion voltage Va. As one input, and the limit voltage V
c is used as the other input, and a comparator 22 whose output is the gate input of the transistor 21 is provided. It is assumed that the internal power supply voltage VDD_int is always applied.
【００４４】コンパレータ２２は変換電圧Ｖａと制限電
圧Ｖｃとを比較し、変換電圧Ｖａの方が高くなると
“Ｈ”を出力する。このとき、トランジスタ２１はゲー
ト電圧が“Ｈ”になるためオン状態になり、トランジス
タ２ＡのドレインからグランドＶｓｓに電流Ｉ２を流
す。この結果、変換電圧Ｖａは制限電圧Ｖｃを越えなく
なり、すなわち、制限電圧Ｖｃでクランプされる。The comparator 22 compares the converted voltage Va with the limit voltage Vc, and outputs "H" when the converted voltage Va becomes higher. At this time, the transistor 21 is turned on because the gate voltage becomes “H”, and the current I2 flows from the drain of the transistor 2A to the ground Vss. As a result, the converted voltage Va does not exceed the limit voltage Vc, that is, is clamped at the limit voltage Vc.
【００４５】図５は図４の回路構成における外部電圧Ｖ
DD＿extと変換電圧Ｖａとの関係を示すグラフである。
図５に示すように、比較領域Ａにおいては、トランジス
タ２Ａのサイズ調整によって、曲線の傾きが大きくな
り、外部電圧ＶDD＿extが基準電圧の近傍にあるときの
変換電圧Ｖａの範囲が図２よりも拡大されている。一
方、領域Ｂにおいては、クランプ回路２０によって、変
換電圧Ｖａはその上限が制限電圧Ｖｃに抑制されるの
で、変換電圧Ｖａが耐電圧Ｖmax を越えることはない。FIG. 5 shows the external voltage V in the circuit configuration of FIG.
6 is a graph showing a relationship between DD_ext and a conversion voltage Va.
As shown in FIG. 5, in the comparison area A, the slope of the curve increases due to the size adjustment of the transistor 2A, and the range of the conversion voltage Va when the external voltage VDD_ext is near the reference voltage is larger than that in FIG. Have been. On the other hand, in the region B, the upper limit of the conversion voltage Va is suppressed to the limit voltage Vc by the clamp circuit 20, so that the conversion voltage Va does not exceed the withstand voltage Vmax.
【００４６】（第２の実施形態の変形例）図６は第２の
実施形態の変形例を示す回路図である。図６に示す電圧
制御回路１０Ｃは、図４のトランジスタ２Ａの代わりに
電圧降下素子としての抵抗６を備え、また、抵抗６と並
列に設けられ、かつ、直列に配置された３個のダイオー
ド接続されたＮ型ＭＯＳトランジスタ２３ａ，２３ｂ，
２３ｃを有するクランプ回路２３を、クランプ回路２０
の代わりに備えている。クランプ回路２３の各トランジ
スタ２３ａ，２３ｂ，２３ｃは、変換電圧Ｖａが３Ｖｔ
（ＶｔはＮ型ＭＯＳトランジスタのしきい値電圧）を越
えるとオン状態になり、抵抗６の入力端子側の端からグ
ランドＶｓｓに電流Ｉ２Ａを流す。この結果、変換電圧
Ｖａは３Ｖｔを越えなくなり、すなわち、所定の制限電
圧としての３Ｖｔでクランプされる。(Modification of Second Embodiment) FIG. 6 is a circuit diagram showing a modification of the second embodiment. The voltage control circuit 10C shown in FIG. 6 includes a resistor 6 as a voltage drop element in place of the transistor 2A of FIG. 4, and includes three diode connections provided in parallel with the resistor 6 and arranged in series. N-type MOS transistors 23a, 23b,
The clamp circuit 23 having the
Instead of Each of the transistors 23a, 23b, and 23c of the clamp circuit 23 has a conversion voltage Va of 3 Vt.
When (Vt exceeds the threshold voltage of an N-type MOS transistor), the transistor is turned on, and a current I2A flows from the input terminal side end of the resistor 6 to the ground Vss. As a result, the converted voltage Va does not exceed 3 Vt, that is, is clamped at 3 Vt as a predetermined limit voltage.
【００４７】図７は図６の回路構成における外部電圧Ｖ
DD＿extと変換電圧Ｖａとの関係を示すグラフである。
図７に示すように、比較領域Ａにおいては、抵抗６によ
って、外部電圧ＶDD＿extと変換電圧Ｖａとは比例関係
になる。また、コンパレータ３の入力となる比較電圧Ｖ
ｂが電源電圧のほぼ１／２程度に設定されるので、コン
パレータ３の感度の面からみて検出精度が改善される。
一方、領域Ｂにおいては、クランプ回路２３によって、
変換電圧Ｖａはその上限が３Ｖｔに抑制されるので、変
換電圧Ｖａが耐電圧Ｖmax を越えることはない。FIG. 7 shows the external voltage V in the circuit configuration of FIG.
6 is a graph showing a relationship between DD_ext and a conversion voltage Va.
As shown in FIG. 7, in the comparison area A, the external voltage VDD_ext and the converted voltage Va are in a proportional relationship due to the resistance 6. In addition, the comparison voltage V input to the comparator 3
Since b is set to about 1/2 of the power supply voltage, the detection accuracy is improved in terms of the sensitivity of the comparator 3.
On the other hand, in the region B, the clamp circuit 23
Since the upper limit of the converted voltage Va is suppressed to 3 Vt, the converted voltage Va does not exceed the withstand voltage Vmax.
【００４８】なお、図６の構成では、クランプ回路２３
はＮ型ＭＯＳトランジスタによって構成されているが、
Ｐ型トランジスタによって構成してもかまわない。この
場合、各トランジスタにおいて、基板電位をソース電位
と共通にすることによって、基板効果の影響を少なくす
ることもできる。In the configuration of FIG. 6, the clamp circuit 23
Is composed of N-type MOS transistors,
It may be constituted by a P-type transistor. In this case, by making the substrate potential common to the source potential in each transistor, the influence of the substrate effect can be reduced.
【００４９】また、図６の構成では、クランプ回路２３
を構成するトランジスタの個数を３としたが、このトラ
ンジスタの個数は、クランプをかける制限電圧に応じて
任意に設定可能であり、３に限定されるものではない。
また、この個数は、耐電圧Ｖmax とトランジスタのしき
い値電圧Ｖｔに基づいて、適宜設定すればよい。In the configuration shown in FIG. 6, the clamp circuit 23
Is set to three, but the number of transistors can be arbitrarily set according to the limiting voltage to be clamped, and is not limited to three.
The number may be appropriately set based on the withstand voltage Vmax and the threshold voltage Vt of the transistor.
【００５０】さらに、図６の構成では、クランプ回路２
３を構成するトランジスタ２３ａ，２３ｂ，２３ｃの特
性のばらつきによって、クランプをかける制限電圧にば
らつきが生じることが予想される。ところがこの場合で
も、クランプをかける制限電圧が、比較電圧Ｖｂよりも
充分高く、耐電圧Ｖmax よりも充分低い範囲にあれば、
回路動作上、特に問題は生じない。Further, in the configuration of FIG.
It is anticipated that variations in the characteristics of the transistors 23a, 23b, and 23c constituting the third transistor will cause variations in the clamped voltage to be clamped. However, even in this case, if the limiting voltage to be clamped is sufficiently higher than the comparison voltage Vb and sufficiently lower than the withstand voltage Vmax,
There is no particular problem in circuit operation.
【００５１】また、図４の構成において、クランプ回路
２０の代わりに、図６のクランプ回路２３を設けてもよ
い。また、図４の構成において、トランジスタ２Ａの代
わりに抵抗６を設けてもかまわない。さらに、図４およ
び図６の構成において、トランジスタ２Ａまたは抵抗６
の代わりに、電圧降下素子として、ゲートに所定電圧が
印加されたトランジスタを設けてもかまわない。このト
ランジスタを、非飽和の線形領域で動作させることによ
って、比較領域Ａにおける曲線の傾きを急峻にすること
も可能である。In the configuration of FIG. 4, a clamp circuit 23 of FIG. 6 may be provided instead of the clamp circuit 20. In the configuration of FIG. 4, a resistor 6 may be provided instead of the transistor 2A. 4 and 6, the transistor 2A or the resistor 6
Alternatively, a transistor having a gate to which a predetermined voltage is applied may be provided as a voltage drop element. By operating this transistor in the unsaturated linear region, the slope of the curve in the comparison region A can be made steep.
【００５２】また、図４または図６の構成において、図
３に示すような比較電圧生成手段を併せて設けてもかま
わない。Further, in the configuration of FIG. 4 or FIG. 6, a comparison voltage generating means as shown in FIG. 3 may be additionally provided.
【００５３】また、図１のダイオード接続されたトラン
ジスタ２、図４のダイオード接続されたトランジスタ２
Ａの代わりに、ダイオードを設けてもかまわない。ま
た、図３のダイオード接続されたトランジスタ２，５の
代わりに、ダイオードを設けてもよい。さらに、図６の
クランプ回路２３を構成するダイオード接続されたトラ
ンジスタ２３ａ，２３ｂ，２３ｃの代わりに、ダイオー
ドを設けてもかまわない。The diode-connected transistor 2 of FIG. 1 and the diode-connected transistor 2 of FIG.
A diode may be provided instead of A. A diode may be provided instead of the diode-connected transistors 2 and 5 in FIG. Further, a diode may be provided instead of the diode-connected transistors 23a, 23b and 23c constituting the clamp circuit 23 of FIG.
【００５４】そして図９に示すネットワーク機器におい
て、課題の項で示した電圧制御回路５０の代わりに、各
実施形態または各変形例に係る電圧制御回路１０，１０
Ａ，１０Ｂ，１０Ｃを用いて電圧判定部１５を構成する
ことによって、ＰＨＹ部のＣＰＳ機能をより精度よく実
現することができる。In the network device shown in FIG. 9, instead of the voltage control circuit 50 described in the section of the subject, the voltage control circuits 10 and 10 according to each embodiment or each modification are provided.
By configuring the voltage determination unit 15 using A, 10B, and 10C, it is possible to more accurately realize the CPS function of the PHY unit.
【００５５】[0055]
【発明の効果】以上のように本発明によると、比較領域
よりも高電圧側の領域において、変換電圧が回路の耐電
圧を越えないようにしつつ、比較領域における変換電圧
の範囲を広く設定することができる。したがって、比較
電圧や、比較手段の検知精度のばらつきが外部電圧の判
定に対して与える影響を、低く抑えることができるの
で、外部電圧と基準電圧との比較の精度を高めることが
できる。As described above, according to the present invention, the range of the conversion voltage in the comparison region is set wide while the conversion voltage does not exceed the withstand voltage of the circuit in the region on the higher voltage side than the comparison region. be able to. Therefore, the influence of the comparison voltage and the variation in the detection accuracy of the comparison means on the determination of the external voltage can be suppressed low, so that the accuracy of the comparison between the external voltage and the reference voltage can be improved.
【００５６】そして、本発明に係る電圧制御回路を用い
ることによって、ＩＥＥＥ１３９４規格を満足するＰＨ
Ｙ部の開発が可能になる。By using the voltage control circuit according to the present invention, a PH satisfying the IEEE 1394 standard is satisfied.
The development of Y section becomes possible.
【図１】本発明の第１の実施形態に係る電圧制御回路の
回路構成を示す図である。FIG. 1 is a diagram illustrating a circuit configuration of a voltage control circuit according to a first embodiment of the present invention.
【図２】図１の回路構成における外部電圧と変換電圧と
の関係を示すグラフである。FIG. 2 is a graph showing a relationship between an external voltage and a converted voltage in the circuit configuration of FIG.
【図３】本発明の第１の実施形態の変形例を示す回路図
である。FIG. 3 is a circuit diagram showing a modification of the first embodiment of the present invention.
【図４】本発明の第２の実施形態に係る電圧制御回路の
回路構成を示す図である。FIG. 4 is a diagram illustrating a circuit configuration of a voltage control circuit according to a second embodiment of the present invention.
【図５】図４の回路構成における外部電圧と変換電圧と
の関係を示すグラフである。FIG. 5 is a graph showing a relationship between an external voltage and a converted voltage in the circuit configuration of FIG.
【図６】本発明の第２の実施形態の変形例を示す回路図
である。FIG. 6 is a circuit diagram showing a modification of the second embodiment of the present invention.
【図７】図６の回路構成における外部電圧と変換電圧と
の関係を示すグラフである。FIG. 7 is a graph showing a relationship between an external voltage and a converted voltage in the circuit configuration of FIG.
【図８】ネットワークシステムの構成の一部を示す図で
ある。FIG. 8 is a diagram showing a part of the configuration of a network system.
【図９】図８に示すようなシステムを構成するネットワ
ーク機器の内部構成の一例を示す図である。FIG. 9 is a diagram showing an example of an internal configuration of a network device constituting the system as shown in FIG. 8;
【図１０】本願発明者が考案した、ＩＥＥＥ１３９４規
格を満たす回路構成図である。FIG. 10 is a circuit diagram satisfying the IEEE 1394 standard, devised by the inventor of the present application.
【図１１】図１０の回路構成における外部電圧と内部電
圧との関係を示すグラフである。11 is a graph showing a relationship between an external voltage and an internal voltage in the circuit configuration of FIG.
ＶDD＿ext 外部電圧 Ｖａ 変換電圧 Ｖｂ 比較電圧 Ｖcps 外部電圧と基準電圧との大小関係を示す信号 Ａ 比較領域 １ 入力端子 ２ ダイオード接続されたトランジスタ（電圧変換手
段） ２Ａ ダイオード接続されたトランジスタ（電圧降下素
子） ３ コンパレータ（比較手段） ４ 定電流源 ５ ダイオード接続されたトランジスタ ６ 抵抗（電圧降下素子） １０，１０Ａ，１０Ｂ，１０Ｃ 電圧制御回路 １１ 電圧降下用抵抗 １２ ケーブル １５ 電圧判定部 ２０ クランプ回路 ２１ トランジスタ ２２ コンパレータ ２３ クランプ回路 ２３ａ，２３ｂ，２３ｃ トランジスタ ５１ 抵抗素子VDD_ext External voltage Va Conversion voltage Vb Comparison voltage Vcps Signal indicating magnitude relationship between external voltage and reference voltage A Comparison area 1 Input terminal 2 Diode-connected transistor (voltage conversion means) 2A Diode-connected transistor (voltage drop element) Reference Signs List 3 Comparator (comparing means) 4 Constant current source 5 Diode-connected transistor 6 Resistance (voltage drop element) 10, 10A, 10B, 10C Voltage control circuit 11 Voltage drop resistance 12 Cable 15 Voltage determination unit 20 Clamp circuit 21 Transistor 22 Comparator 23 Clamp circuit 23a, 23b, 23c Transistor 51 Resistive element
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０３Ｋ 5/08 (72)発明者 吉田 忠弘 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 高橋 学志 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 平田 貴史 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 有馬 幸生 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 小松 義英 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平10−79192（ＪＰ，Ａ) 特開 平10−214122（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/10 G01R 19/165 G05F 3/24 H01L 21/822 H01L 27/04 H03K 5/08 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI H03K 5/08 (72) Inventor Tadahiro Yoshida 1006 Oojidoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor Takahashi Gakushi 1006, Kazuma, Kazuma, Kazuma, Osaka, Japan Matsushita Electric Industrial Co., Ltd. (72) Inventor Takashi Hirata 1006, Kazuma, Kazuma, Kazuma, Osaka, Japan Matsushita Electric Industrial Co., Ltd. 1006 Oaza Kadoma, Matsushita Electric Industrial Co., Ltd. (72) Inventor Yoshihide Komatsu 1006 Oaza Kadoma, Kadoma, Osaka Pref. Matsushita Electric Industrial Co., Ltd. (56) References JP-A 10-79192 (JP, A) Kaihei 10-214122 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G05F 1/10 G01R 19/165 G05F 3/24 H01L 21/822 H01L 27/04 H03K 5/08
Claims (12)
較基準となる基準電圧との大小関係を検知する電圧制御
回路であって、 外部電圧が、電圧降下用抵抗を介して印加可能な入力端
子と、 前記入力端子に印加された外部電圧を、前記電圧降下用
抵抗と併せて、外部電圧よりも低い電圧に変換する電圧
変換手段と、 前記電圧変換手段から出力された変換電圧を、前記基準
電圧と対応する所定の比較電圧と比較し、この比較結果
を示す信号を、外部電圧と基準電圧との大小関係を示す
信号として出力する比較手段とを備え、 前記電圧変換手段は、 外部電圧と変換電圧との関係において、外部電圧の増分
に対する変換電圧の増分の比が、外部電圧が基準電圧の
近傍にある比較領域においては、相対的に高く、前記比
較領域よりも高電圧側の領域においては、相対的に低く
なるように、電圧変換を行うものであることを特徴とす
る電圧制御回路。1. A voltage control circuit for detecting a magnitude relation between an external voltage supplied from the outside and a reference voltage as a comparison reference, wherein the external voltage is an input that can be applied via a voltage drop resistor. A voltage conversion unit that converts an external voltage applied to the input terminal into a voltage lower than the external voltage, together with the voltage drop resistance, and a conversion voltage output from the voltage conversion unit. Comparing means for comparing the reference voltage with a predetermined comparison voltage corresponding thereto, and outputting a signal indicating the result of the comparison as a signal indicating the magnitude relationship between the external voltage and the reference voltage; In the relationship between the conversion voltage and the conversion voltage, the ratio of the increment of the conversion voltage to the increment of the external voltage is relatively high in the comparison region where the external voltage is near the reference voltage, and is higher on the higher voltage side than the comparison region. Oite a voltage control circuit, characterized in that as relatively low, and performs voltage conversion.
端子と接続された，ダイオード、またはダイオード接続
されたトランジスタを備えていることを特徴とする電圧
制御回路。2. The voltage control circuit according to claim 1, wherein said voltage conversion means is connected to said input terminal so as to be arranged in series with said voltage dropping resistor, or is a diode-connected transistor. A voltage control circuit, comprising:
手段を備え、 前記比較電圧生成手段は、 定電流源と、 前記定電流源と直列に配置された，ダイオード、または
ダイオード接続されたトランジスタとを備えていること
を特徴とする電圧制御回路。3. The voltage control circuit according to claim 2, wherein the comparison means includes comparison voltage generation means for generating the comparison voltage, wherein the comparison voltage generation means includes a constant current source, and the constant current source. A voltage control circuit, comprising: a diode or a diode-connected transistor arranged in series.
端子と接続された電圧降下素子と、 前記電圧降下素子の、前記入力端子側の電圧が、所定の
制限電圧を越えないように制限をかけるクランプ回路と
を備えたものであることを特徴とする電圧制御回路。4. The voltage control circuit according to claim 1, wherein said voltage conversion means is connected to said input terminal so as to be arranged in series with said voltage drop resistor; and said voltage drop element. And a clamp circuit for limiting the voltage on the input terminal side so as not to exceed a predetermined limit voltage.
ともに、前記制限電圧を他方の入力とし、その出力が前
記トランジスタのゲート入力となるコンパレータとを備
えていることを特徴とする電圧制御回路。5. The voltage control circuit according to claim 4, wherein the clamp circuit has a transistor provided in parallel with the voltage drop element, a drain voltage of the transistor as one input, and the limit voltage is set to A voltage control circuit comprising: a comparator having the other input and an output serving as a gate input of the transistor.
に配置された複数の、ダイオードまたはダイオード接続
されたトランジスタを備えていることを特徴とする電圧
制御回路。6. The voltage control circuit according to claim 4, wherein the clamp circuit includes one or a plurality of diodes or diode-connected transistors provided in parallel with the voltage drop element and arranged in series. A voltage control circuit, comprising:
ジスタであることを特徴とする電圧制御回路。7. The voltage control circuit according to claim 4, wherein the voltage drop element is a resistor, a diode, or a diode-connected transistor.
ワーク機器であって、 ケーブルを介して供給された外部供給電圧が、所定の範
囲内にあるか否かを判定する電圧判定部を備え、 前記電圧判定部は、 請求項１記載の電圧制御回路と、 一端がこの電圧制御回路の前記入力端子に接続され、他
端に前記外部供給電圧が与えられる電圧降下用抵抗とを
備えているネットワーク機器。8. A network device configured to be connectable to a cable, comprising: a voltage determination unit that determines whether an external supply voltage supplied via the cable is within a predetermined range, 2. A network device comprising: the voltage control circuit according to claim 1; and a voltage drop resistor having one end connected to the input terminal of the voltage control circuit and the other end supplied with the external supply voltage. .
較基準となる基準電圧との大小関係を検知する電圧制御
回路であって、 外部電圧が、電圧降下用抵抗を介して印加可能な入力端
子と、 一端が前記入力端子に接続され、他端が接地された抵抗
素子と、 前記抵抗素子の前記一端の電圧を、前記基準電圧と対応
する所定の比較電圧と比較し、この比較結果を示す信号
を外部電圧と基準電圧との大小関係を示す信号として出
力するコンパレータとを備えたことを特徴とする電圧制
御回路。9. A voltage control circuit for detecting a magnitude relationship between an external voltage supplied from the outside and a reference voltage as a comparison reference, wherein the external voltage is an input that can be applied via a voltage drop resistor. A resistance element having one end connected to the input terminal and the other end grounded; comparing a voltage at the one end of the resistance element with a predetermined comparison voltage corresponding to the reference voltage; A voltage control circuit comprising: a comparator that outputs a signal indicating the magnitude as a signal indicating a magnitude relationship between an external voltage and a reference voltage.
て、 前記電圧降下用抵抗の抵抗値は、４００ｋΩであり、 前記抵抗素子の抵抗値は、３５ｋΩ〜４０ｋΩであるこ
とを特徴とする電圧制御回路。10. The voltage control circuit according to claim 9, wherein a resistance value of the voltage dropping resistor is 400 kΩ, and a resistance value of the resistance element is 35 kΩ to 40 kΩ. .
て、 前記所定の比較電圧は、 前記基準電圧と、前記電圧降下用抵抗および前記抵抗素
子の抵抗値の比とに基づいて、設定されることを特徴と
する電圧制御回路。11. The voltage control circuit according to claim 9, wherein the predetermined comparison voltage is set based on a ratio between the reference voltage and a resistance value of the voltage drop resistance and the resistance element. A voltage control circuit characterized by the following.
を介して供給された外部供給電圧と、その比較基準とな
る基準電圧との大小関係を検知する方法であって、 前記外部供給電圧を、これよりも低い電圧に変換するス
テップと、 前記電圧変換ステップにおいて得られた変換電圧を、前
記基準電圧と対応する所定の比較電圧と比較するステッ
プとを備え、 前記電圧変換ステップは、 外部供給電圧と変換電圧との関係において、外部供給電
圧の増分に対する変換電圧の増分の比が、外部供給電圧
が基準電圧の近傍にある比較領域においては相対的に高
く、前記比較領域よりも高電圧側の領域においては相対
的に低くなるように、電圧変換を行うものであることを
特徴とする電圧検知方法。12. A method for detecting, in a network device, a magnitude relationship between an external supply voltage supplied via a cable and a reference voltage serving as a comparison reference, the external supply voltage being lower than the reference voltage. Converting the voltage into a voltage, and comparing the converted voltage obtained in the voltage converting step with a predetermined comparison voltage corresponding to the reference voltage, wherein the voltage converting step includes the steps of: In the relationship, the ratio of the increment of the conversion voltage to the increment of the external supply voltage is relatively high in the comparison region where the external supply voltage is near the reference voltage, and is relatively high in the region on the higher voltage side than the comparison region. A voltage detection method characterized by performing voltage conversion so as to be as low as possible.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000019637A JP3319732B2 (en) | 1999-02-05 | 2000-01-28 | Voltage control circuit, network device, and voltage detection method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2852099 | 1999-02-05 | ||
| JP11-28520 | 1999-02-05 | ||
| JP2000019637A JP3319732B2 (en) | 1999-02-05 | 2000-01-28 | Voltage control circuit, network device, and voltage detection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000293240A JP2000293240A (en) | 2000-10-20 |
| JP3319732B2 true JP3319732B2 (en) | 2002-09-03 |
Family
ID=26366628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000019637A Expired - Fee Related JP3319732B2 (en) | 1999-02-05 | 2000-01-28 | Voltage control circuit, network device, and voltage detection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3319732B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5646943B2 (en) * | 2010-10-12 | 2014-12-24 | ラピスセミコンダクタ株式会社 | Charging control system and charging control device |
| JP5829099B2 (en) * | 2011-10-27 | 2015-12-09 | ルネサスエレクトロニクス株式会社 | Semiconductor integrated circuit, receiving device including the same, and wireless communication terminal |
| KR102022547B1 (en) * | 2015-07-02 | 2019-09-18 | 에스케이하이닉스 주식회사 | Device for measuring threshold voltage |
| JP7131965B2 (en) * | 2018-05-25 | 2022-09-06 | エイブリック株式会社 | voltage detector |
| KR102664818B1 (en) * | 2021-11-05 | 2024-05-08 | 주식회사 현대케피코 | Freewheeling diode open fault diagnosis system and open fault diagnosis method |
-
2000
- 2000-01-28 JP JP2000019637A patent/JP3319732B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000293240A (en) | 2000-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7268592B2 (en) | Input/output buffer for protecting a circuit from signals received from external devices | |
| US7586336B2 (en) | Method and circuit for squelch detection in serial communications | |
| KR100744131B1 (en) | Memory integrated circuit device for improving operation speed at cold temperature | |
| JP5059515B2 (en) | Detection circuit and electronic device using the detection circuit | |
| US20210055166A1 (en) | Temperature sensor based on different wire temperature coeffcient of resistance (tcr) | |
| US7525348B1 (en) | Differential voltage comparator | |
| US5530395A (en) | Supply voltage level control using reference voltage generator and comparator circuits | |
| JP3319732B2 (en) | Voltage control circuit, network device, and voltage detection method | |
| US7999582B2 (en) | Apparatus for supplying voltage free from noise and method of operation the same | |
| US6970387B2 (en) | System and method for determining the value of a memory element | |
| KR20040038601A (en) | Level determination circuit determining logic level of input signal | |
| US20020105357A1 (en) | Digital data coincidence determining circuit | |
| US6265932B1 (en) | Substrate control voltage circuit of a semiconductor memory | |
| US7281151B2 (en) | Method of stopping data communication of a communication apparatus based on a detection of a power supply voltage drop | |
| US6498519B1 (en) | Voltage control circuit network device and method of detecting voltage | |
| JPS61107171A (en) | Peak detection circuit | |
| US6333880B1 (en) | Semiconductor memory device capable of detecting high-voltage test command signal | |
| JP2812074B2 (en) | Semiconductor device | |
| US10725089B1 (en) | Semiconductor device and operating method thereof | |
| US10581420B2 (en) | Semiconductor device | |
| US11621711B2 (en) | Low area and high speed termination detection circuit with voltage clamping | |
| US8476934B2 (en) | Circuitry and method for differential signal detection with integrated reference voltage | |
| JPS6385369A (en) | Power source voltage detection circuit | |
| TW202416655A (en) | Circuit and method for increasing a slew-rate of an operational amplifier | |
| JP3031223B2 (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |