JP3319231B2 - Test equipment for semiconductor modules - Google Patents

Test equipment for semiconductor modules

Info

Publication number
JP3319231B2
JP3319231B2 JP16874795A JP16874795A JP3319231B2 JP 3319231 B2 JP3319231 B2 JP 3319231B2 JP 16874795 A JP16874795 A JP 16874795A JP 16874795 A JP16874795 A JP 16874795A JP 3319231 B2 JP3319231 B2 JP 3319231B2
Authority
JP
Japan
Prior art keywords
semiconductor module
test
power supply
probe pin
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16874795A
Other languages
Japanese (ja)
Other versions
JPH0921844A (en
Inventor
敏則 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16874795A priority Critical patent/JP3319231B2/en
Publication of JPH0921844A publication Critical patent/JPH0921844A/en
Application granted granted Critical
Publication of JP3319231B2 publication Critical patent/JP3319231B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、例えばMOSトラン
ジスタを内蔵した半導体モジュールのスイッチングタイ
ムや短絡耐量等の動特性測定に使用する半導体モジュー
ル用試験装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor module test apparatus used for measuring dynamic characteristics such as switching time and short-circuit tolerance of a semiconductor module having a built-in MOS transistor.

【0002】[0002]

【従来の技術】従来のこの種の試験装置を第4図乃至第
6図に基づき説明する。第4図は被試験体となる半導体
モジュール100の回路構成部101で、MOSFET
101aのエミッタとMOSFET101bのコレクタ
とを接続し直列回路を構成し、MOSFET101aの
コレクタ端子C1とMOSFET101bのエミッタ端
子E2とで主回路端子を、またMOSFET101aの
エミッタとMOSFET101bのコレクタとの接続部
から出力電極C2E1を、またMOSFET101aか
らエミッタ端子E1F、MOSFET101bからエミ
ッタ端子E2Fをそれぞれ取り出し、またMOSFET
101aにダイオードD1を、MOSFET101bに
ダイオードD2とを夫々逆並列に接続し構成されてなる
もので、G1はMOSFET101aのゲート端子、G
2はMOSFET101bのゲート端子である。
2. Description of the Related Art A conventional test apparatus of this type will be described with reference to FIGS. FIG. 4 shows a circuit component 101 of a semiconductor module 100 to be tested, which is a MOSFET.
An emitter of the MOSFET 101a and a collector of the MOSFET 101b are connected to form a series circuit, and a main circuit terminal is formed by a collector terminal C1 of the MOSFET 101a and an emitter terminal E2 of the MOSFET 101b. C2E1, an emitter terminal E1F from the MOSFET 101a, an emitter terminal E2F from the MOSFET 101b, respectively.
A diode D1 is connected to the diode 101a and a diode D2 is connected to the MOSFET 101b in anti-parallel. G1 is a gate terminal of the MOSFET 101a,
2 is a gate terminal of the MOSFET 101b.

【0003】第5図は第4図の回路を内蔵した半導体モ
ジュール100の外観図で、ケース102には取り付け
孔102a、102b、102c、102dが配設され
てなるものである。
FIG. 5 is an external view of a semiconductor module 100 incorporating the circuit of FIG. 4, in which mounting holes 102a, 102b, 102c and 102d are provided in a case 102.

【0004】第6図は半導体モジュール100を試験装
置200に接続した回路図で、201は単相交流電源、
202は整流ユニット、203は整流ユニット202の
出力電圧を所定の定電圧に調整する電圧調整器、204
は電圧調整器203の出力電圧により充電される電解コ
ンデンサ、205、206は電解コンデンサ204の端
子間電圧が半導体モジュール100の主回路端子コレク
タC1、エミッタE2間に印加されるように接続するケ
ーブル、207は試験用負荷、208〜211は半導体
モジュール100の主回路端子コレクタC1、エミッタ
E2間と出力電極C2E1に試験用負荷207を接続す
るケーブル、212は負荷の接続を切り替える切り替え
スイッチ、213はケーブル205に流れるコレクタ電
流IC、即ち主回路電流を検出する周知のCTからなる
電流検出器、214はMOSFET101aのゲートG
1とエミッタ端子E1Fとに接続されたゲート駆動回
路、215はMOSFET101bのゲートG2とエミ
ッタ端子E2Fとに接続されたゲート駆動回路、216
は半導体モジュール100のゲートG1、G2とエミッ
タ端子E1F、E2F間、コレクタC1とエミッタE2
間、出力電極C2E1に切り替えスイッチ217、21
8を介し、また電流検出器213に夫々接続されたオッ
シロスコープで、ゲート・エミッタ間電圧VGEやコレク
タ・エミッタ間電圧VCEや電流検出器213検出電流を
測定するためのものである。
FIG. 6 is a circuit diagram in which the semiconductor module 100 is connected to a test apparatus 200, where 201 is a single-phase AC power supply,
202, a rectifier unit; 203, a voltage regulator for adjusting the output voltage of the rectifier unit 202 to a predetermined constant voltage;
Is an electrolytic capacitor charged by the output voltage of the voltage regulator 203; 205 and 206 are cables for connecting the terminal voltage of the electrolytic capacitor 204 between the main circuit terminal collector C1 and the emitter E2 of the semiconductor module 100; 207 is a test load; 208 to 211 are cables connecting the test load 207 between the main circuit terminal collector C1 and the emitter E2 of the semiconductor module 100 and to the output electrode C2E1; 212 is a switch for switching connection of the load; A current detector 214 composed of a well-known CT for detecting a collector current IC flowing through a current 205, that is, a main circuit current, and 214 is a gate G of the MOSFET 101a
1 and a gate drive circuit 215 connected to the emitter terminal E1F, and a gate drive circuit 215 connected to the gate G2 of the MOSFET 101b and the emitter terminal E2F.
Is between the gates G1, G2 of the semiconductor module 100 and the emitter terminals E1F, E2F, the collector C1 and the emitter E2.
Switch 217, 21 to output electrode C2E1
8 for measuring the gate-emitter voltage VGE, the collector-emitter voltage VCE, and the current detected by the current detector 213 using oscilloscopes connected to the current detector 213 via the reference numeral 8.

【0005】なお、ケーブル205、206、208〜
210の半導体モジュール100の前記端子への接続は
ねじ(図示せず)にて固定してなるものである。
The cables 205, 206, 208 to
The connection of the semiconductor module 100 to the terminal 210 is fixed by screws (not shown).

【0006】従来の試験装置は以上のように構成され、
例えばスイッチングテスト(ターンオン、ターンオフ時
間測定)においては、ゲート・エミッタ間電圧VGEとコ
レクタ電流ICを、また短絡SOA試験、逆バイアスS
OA試験においてはコレクタ電流ICとコレクタ・エミ
ッタ間電圧VCEやゲート・エミッタ間電圧VGEを測定
する。
[0006] The conventional test apparatus is configured as described above.
For example, in a switching test (turn-on, turn-off time measurement), a gate-emitter voltage VGE and a collector current IC are measured, and a short-circuit SOA test, a reverse bias S
Measures collector current IC, collector-emitter voltage VCE and gate-emitter voltage VGE in OA test
I do.

【0007】また、ケーブル205、206、208〜
210の半導体モジュール100の前記端子への接続は
ねじにて接続される。
The cables 205, 206, 208-
The terminal 210 is connected to the terminal of the semiconductor module 100 with a screw.

【0008】[0008]

【発明が解決しようとする課題】以上のような従来の試
験装置では、電源やゲート駆動回路等の半導体モジュー
ルの端子への接続がねじであるため、試験装置に対する
半導体モジュールの接続及び取り外しに時間を要し、試
験作業の作業性が悪く生産性が悪いだけでなく、ケーブ
ルに生じるインダクタンスのため、半導体モジュールの
ターンオフ時にサージ電圧が発生し半導体モジュールに
内蔵されているMOSFETを破壊させる等の問題があ
った。
In the conventional test apparatus as described above, since the connection to the terminals of the semiconductor module such as the power supply and the gate drive circuit is a screw, it takes time to connect and disconnect the semiconductor module to and from the test apparatus. In addition to the poor workability of the test work and poor productivity, surge voltage is generated when the semiconductor module is turned off and the MOSFET built in the semiconductor module is destroyed due to the inductance generated in the cable. was there.

【0009】この発明は、かかる従来の問題を解決する
ためになされたもので、試験装置に対する半導体モジュ
ールの接続、取り外しを簡単にし、試験作業の作業性向
上、即ち、生産性を向上させるだけでなく、被試験体の
半導体モジュールに接続されたケーブルに生じるインダ
クタンスを低減し、前記半導体モジュールのターンオフ
時のサージ電圧によるを破損を防止することを目的とす
るものである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and it simplifies connection and detachment of a semiconductor module to and from a test apparatus and improves workability of test work, that is, productivity only. It is another object of the present invention to reduce inductance generated in a cable connected to a semiconductor module of a device under test, and to prevent damage due to a surge voltage when the semiconductor module is turned off.

【0010】[0010]

【課題を解決するための手段】この発明に係わる半導体
モジュール用試験装置は、半導体モジュールを支持位置
決めする半導体モジュール支持体、絶縁板を挟みそれら
の一端が電源に接続されるとともに、他端の一側面に前
記半導体モジュールの主回路端子が対向する一対の電源
リード板、試験用負荷が接続されると共に、前記電源リ
ード板を挟み前記主回路端子と対向するように配設さ
れ、前記電源リード板の他側面に対向する負荷用プロー
ブピン、前記半導体モジュールの入力端子と前記主回路
端子とに対応対向する試験用プローブピン、及び前記半
導体モジュールを押圧し前記電源リード板の一側面に前
記主回路端子を、前記電源リード板の他側面に前記負荷
用プローブピンと前記試験用プローブピンを、前記入力
端子に前記試験用プローブピンを夫々圧接させるプレス
ユニットを備えたものである。
SUMMARY OF THE INVENTION A semiconductor module test apparatus according to the present invention includes a semiconductor module support for supporting and positioning a semiconductor module, one end of which is connected to a power supply with an insulating plate interposed therebetween, and one end of which is connected to a power supply. A pair of power supply lead plates and a test load are connected to side surfaces of the main circuit terminals of the semiconductor module, and the test load is connected to the main circuit terminals. A load probe pin facing the other side, a test probe pin facing the input terminal of the semiconductor module and the main circuit terminal, and the main circuit on one side of the power supply lead plate by pressing the semiconductor module. A terminal is provided with the load probe pin and the test probe pin on the other side of the power supply lead plate, and the input terminal is provided with the test probe pin. Bupin those having a pressing unit for respectively pressing a.

【0011】また、別の発明として、プローブピンをそ
の圧接方向及び反圧接方向の両方に個々に移動自在と
し、個々に圧接するように構成したものである。
Further, as another invention, the probe pins are individually movable in both the press-contact direction and the counter-press direction, and are individually press-contacted.

【0012】[0012]

【作用】このように構成された半導体モジュール用試験
装置によると、半導体モジュール支持体にて半導体モジ
ュールを支持し、プレスユニットで前記半導体モジュー
ルをプレスするだけで、前記半導体モジュールが試験装
置に接続される。その後、前記半導体モジュールに接続
された周知のゲート駆動回路からの信号により前記半導
体モジュールがターンオン、ターンオフすると共に、ス
イッチングテスト(ターンオン、ターンオフ時間測
定)、短絡SOA試験、逆バイアスSOA試験等の所謂
動特性試験が行われる。
According to the semiconductor module test apparatus thus constructed, the semiconductor module is supported by the semiconductor module support, and the semiconductor module is connected to the test apparatus only by pressing the semiconductor module with the press unit. You. Thereafter, the semiconductor module is turned on and off by a signal from a well-known gate drive circuit connected to the semiconductor module, and a so-called operation such as a switching test (turn-on and turn-off time measurement), a short-circuit SOA test, a reverse bias SOA test, and the like. A characteristic test is performed.

【0013】また、別の発明として、プローブピンが圧
接対象部に対し、圧接方向、反圧接方向に移動自在であ
るため、前記プローブピンそれぞれの前記圧接が確実と
なる。
According to another aspect of the present invention, since the probe pins are movable in the pressure contact direction and the counter pressure contact direction with respect to the pressure contact target portion, the pressure contact of each of the probe pins is ensured.

【0014】[0014]

【実施例】【Example】

実施例1.図1はこの発明の一実施例の回路構成を示す
図、図2はこの一実施例の試験装置の機構部を示す平面
図で、219は可撓性を有するフイルム状絶縁板219
a(後述の第3図に記載)と、該絶縁板219aを挟ん
で互いに平行に配設された板厚0.3mmの一対の銅板
リード板219b、219Cとで構成される電源リード
板で、その一端がコンデンサ204に、他端のそれぞれ
の一側面が半導体モジュール100の主回路端子コレク
タC1、エミッタE2に対応接続されてなるものであ
る。
Embodiment 1 FIG. FIG. 1 is a diagram showing a circuit configuration of one embodiment of the present invention, and FIG. 2 is a plan view showing a mechanical portion of a test apparatus of this embodiment, and 219 is a flexible film-like insulating plate 219.
a (described later in FIG. 3) and a pair of copper plate lead plates 219b and 219C having a thickness of 0.3 mm disposed in parallel with each other with the insulating plate 219a interposed therebetween. One end is connected to the capacitor 204, and the other end is connected to the main circuit terminal collector C1 and the emitter E2 of the semiconductor module 100, respectively.

【0015】また、220はリード板219bに流れる
電流を検出するCTからなる電流検出器で、オッシロス
コープ216に接続されてなるものである。
Reference numeral 220 denotes a CT current detector for detecting a current flowing through the lead plate 219b, which is connected to the oscilloscope 216.

【0016】また、221と222は電源リード板21
9の他端の他側面に当接し、試験用負荷207を接続す
るプローブピン、223はケーブル209の一端に装着
され、半導体モジュール100の出力電極に当接し、試
験用負荷207を接続するプローブピン、224、22
5は半導体モジュール100の入力端子ゲートG1とエ
ミッタE1F間にゲート駆動回路214とオッシロスコ
ープ216を接続するプローブピン、226、227は
半導体モジュール100の入力端子ゲートG2とエミッ
タE2F間にゲート駆動回路215とオッシロスコープ
216を接続するプローブピン、228と229は電源
リード板219の他端の他側面にリード板219bと2
19cとに対応当接しオッシロスコープ216を接続す
るプローブピン、また230は半導体モジュール100
の出力電極C2E1に当接しオッシロスコープ216を
接続するプローブピンである。
221 and 222 are power supply lead plates 21
A probe pin 223 is attached to one end of the cable 209 and abuts on the other side of the other end of the cable 9 and is connected to the output electrode of the semiconductor module 100 to connect the test load 207. , 224, 22
Reference numeral 5 denotes a probe pin connecting the gate drive circuit 214 and the oscilloscope 216 between the input terminal gate G1 and the emitter E1F of the semiconductor module 100. Reference numerals 226 and 227 denote gate drive circuits 215 between the input terminal gate G2 and the emitter E2F of the semiconductor module 100. The probe pins 228 and 229 for connecting the oscilloscope 216 are connected to the lead plates 219 b and 2 on the other side of the other end of the power supply lead plate 219.
The probe pin 230 abuts on the oscilloscope 216 and abuts on the oscilloscope 216.
And a probe pin for contacting the oscilloscope 216 in contact with the output electrode C2E1.

【0017】なお、プローブピン224、225はゲー
ト駆動回路214を構成する基板214aを貫通し該基
板214aに半田付け支持されると共に、該基板214
aに形成されたゲート駆動回路214の回路パターン
(図示せず)と接続されてなるものである。また、プロ
ーブピン226、227はゲート駆動回路215を構成
する基板215aを貫通し該基板215aに半田付け支
持されると共に、該基板215aに形成されたゲート駆
動回路215の回路パターン(図示せず)と接続されて
なるものである。
The probe pins 224 and 225 penetrate a substrate 214a constituting the gate drive circuit 214, are supported by soldering on the substrate 214a, and
The circuit is connected to a circuit pattern (not shown) of the gate drive circuit 214 formed in FIG. The probe pins 226 and 227 penetrate the substrate 215a constituting the gate drive circuit 215, are supported by soldering on the substrate 215a, and have a circuit pattern (not shown) of the gate drive circuit 215 formed on the substrate 215a. It is connected with.

【0018】また、図3は図2のIII−III線における断
面を矢印方向に見た図である。図において231は定
盤、232は定盤231上に載置固定されたベース板、
233及び234はベース板232上に植設された支柱
(他の2本は図示せず)、235は支柱233及び23
4等に支持された中板で、図1で説明したプローブピン
221〜223、及び228〜230を鉛直方向に上下
動自在に支承するもので、プローブピン221〜223
はコイルばね236〜238により、また、プローブピ
ン228〜230は図示しないコイルばねにより上方へ
付勢されてなるものである。
FIG. 3 is a sectional view taken along line III-III of FIG. In the figure, 231 is a base plate, 232 is a base plate placed and fixed on the base plate 231,
233 and 234 are columns (other two are not shown) planted on the base plate 232, and 235 is columns 233 and 23
4 and supports the probe pins 221 to 223 and 228 to 230 described in FIG. 1 so as to be vertically movable in the vertical direction.
Are urged upward by coil springs 236 to 238, and probe pins 228 to 230 are urged upward by a coil spring (not shown).

【0019】また、239は中板235の上部に該中板
235と間隔をおいて対向し配設された上板、240〜
243は上板239に、その下側に突出するように一体
的に装着され、且つその下端が中板235に上、下摺動
可能に貫通遊嵌するガイドピンで、244、245は該
ガイドピン240、241に対応遊嵌するコイルばね
で、他の2本のガイドピン242、243は図示しない
コイルばねにより上方付勢されてなるものである。
Reference numeral 239 denotes an upper plate which is disposed above the middle plate 235 so as to be opposed to the middle plate 235 at an interval.
A guide pin 243 is integrally mounted on the upper plate 239 so as to protrude downward, and a lower end of the guide pin slidably fits through the middle plate 235 so as to be slidable up and down. The other two guide pins 242 and 243 are biased upward by a coil spring (not shown).

【0020】なお、上板239の周縁部上面には基板2
14a、215aがそれぞれ固定されてなるものであ
る。
The upper surface of the upper plate 239 has a substrate 2
14a and 215a are respectively fixed.

【0021】また、246、247はガイドピン24
0、241が中板235から上方へ抜け出るの防止する
軸用C形止め輪で、ガイドピン242、243にも同様
に設け(図示せず)構成されてなるものである。
246 and 247 are guide pins 24
Shaft C-shaped retaining rings for shafts that prevent 0 and 241 from coming out of the middle plate 235 upward, and are similarly provided (not shown) on the guide pins 242 and 243.

【0022】また、248〜251は上板239の上面
に鉛直に植設された支持ピンで、半導体モジュール10
0の端子C1、C2E1、E2、G1、E1F、G2、
E2Fが下側を向くように、そのケース102の脚部取
り付け孔102a〜102d(図5に記載)に対応嵌入
し半導体モジュール100を支持するものである。
Reference numerals 248 to 251 denote support pins vertically implanted on the upper surface of the upper plate 239.
0 terminals C1, C2E1, E2, G1, E1F, G2,
The semiconductor module 100 is supported by fitting into the leg mounting holes 102a to 102d (shown in FIG. 5) of the case 102 so that the E2F faces downward.

【0023】また、252は定盤231上に配設された
シリンダで、支持ピン248〜251に支持された半導
体モジュール100をプレスするプレス板253を上下
動をさせるためのものである。
Reference numeral 252 denotes a cylinder disposed on the surface plate 231 for vertically moving a press plate 253 for pressing the semiconductor module 100 supported by the support pins 248 to 251.

【0024】なお、プレス板253で半導体モジュール
100をプレスすると半導体モジュール100の主回路
端子C1、E2とプローブピン221、222、22
8、229とで電源リード板219の他端を挟み接続さ
れ、また出力電極C2E1とプローブピン223、23
0とが接続され、また半導体モジュール100の入力端
子G1、E1F、G2、E2Fにプローブピン224〜
226が対応圧接接続されるよう構成されてなるもので
ある。
When the semiconductor module 100 is pressed by the press plate 253, the main circuit terminals C1, E2 of the semiconductor module 100 and the probe pins 221, 222, 22
8 and 229, the other end of the power supply lead plate 219 is sandwiched therebetween, and the output electrode C2E1 and the probe pins 223 and 23 are connected.
0 are connected to the input terminals G1, E1F, G2, and E2F of the semiconductor module 100.
226 are configured to be connected by corresponding pressure contact.

【0025】また、プレス板253はシリンダ252の
ストロークの上端を原点位置とし、試験しない時は前記
原点位置に自動復帰するように構成されてなるものであ
る。
The press plate 253 has an origin at the upper end of the stroke of the cylinder 252, and is configured to automatically return to the origin when the test is not performed.

【0026】なお、その他の符号は、図4乃至図5の符
号と同一につき、説明を省略する。
The other reference numerals are the same as those in FIGS. 4 and 5, and a description thereof will be omitted.

【0027】このように構成された試験装置において
は、先ず、支持ピン248〜251にて半導体モジュー
ル100を支持し、プレス板253をシリンダ252で
下降させることで、図1の回路が構成され、スイッチ2
12、217、218を適宜スイッチングオン、オフす
ることで従来と同様の試験を行うことができる。
In the test apparatus configured as described above, first, the semiconductor module 100 is supported by the support pins 248 to 251 and the press plate 253 is lowered by the cylinder 252, whereby the circuit of FIG. Switch 2
By switching on and off the switches 12, 217 and 218 as appropriate, a test similar to the conventional one can be performed.

【0028】なお、支持ピン248〜251にて半導体
モジュール100を支持し、プレス板253をシリンダ
252にて下降させ半導体モジュール100をプレスす
るだけで半導体モジュール100を試験装置200に接
続することができ、また、プレス板253をシリンダ2
52にて上昇させ支持ピン248〜251にて支持され
た半導体モジュール100を支持ピン248〜251か
ら引き抜くだけで半導体モジュール100を取り外すこ
とができる。
The semiconductor module 100 can be connected to the test apparatus 200 only by supporting the semiconductor module 100 with the support pins 248 to 251, lowering the press plate 253 with the cylinder 252 and pressing the semiconductor module 100. And press plate 253 to cylinder 2
The semiconductor module 100 can be removed simply by lifting the semiconductor module 100 raised at 52 and supported by the support pins 248 to 251 from the support pins 248 to 251.

【0029】また、プローブピン221〜230が圧接
に際し互いに個々に移動するので、一体のものに比し前
記移動の自由度が増える。
Further, since the probe pins 221 to 230 move independently of each other during the pressure contact, the degree of freedom of the movement is increased as compared with the case where the probe pins are integrated.

【0030】また、電流の流れる方向が互いに異なる電
源リード板219のリード板219bと219cとが互
いに近接し平行をなすため、従来に比し、給電回路のイ
ンダクタンスが低減する。
Further, since the lead plates 219b and 219c of the power supply lead plate 219 having different current flowing directions are close to and parallel to each other, the inductance of the power supply circuit is reduced as compared with the related art.

【0031】なお、実施例1の半導体モジュール100
は、MOSFET2個内蔵のものについて例示したがM
OSTET以外の半導体素子でもよく、しかも、該半導
体素子を複数個用いたものでもよいことは言うまでもな
い。
The semiconductor module 100 of the first embodiment
Is an example of a device with two built-in MOSFETs.
It goes without saying that a semiconductor element other than OSETET may be used, and a plurality of such semiconductor elements may be used.

【0032】[0032]

【発明の効果】この発明は、以上のように構成されてい
るので、以下に記載されるような効果を奏する。
Since the present invention is configured as described above, it has the following effects.

【0033】請求項1の発明によれば、半導体モジュー
ルを試験装置の支持部に載置し、それをプレス板で単に
押すだけで試験装置に接続することができるので、試験
作業の作業性が向上し生産性を従来に比し高めることが
できる。
According to the first aspect of the present invention, the semiconductor module can be mounted on the supporting portion of the test device and connected to the test device simply by pressing it with the press plate. The productivity can be improved as compared with the conventional case.

【0034】また、請求項2の発明によれば、プローブ
ピンが個々に圧接方向に移動するので、一体のものに比
し前記移動の自由度が増え前記圧接の均一化、適正化を
図ることができる。
According to the second aspect of the present invention, since the probe pins individually move in the pressure contact direction, the degree of freedom of the movement is increased as compared with an integrated one, and the pressure contact is made uniform and proper. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の一実施例の回路構成図FIG. 1 is a circuit diagram of an embodiment of the present invention.

【図2】 この発明の一実施例の機構部の平面図FIG. 2 is a plan view of a mechanism according to an embodiment of the present invention.

【図3】 この発明の一実施例の機構部の縦断面図FIG. 3 is a longitudinal sectional view of a mechanism according to an embodiment of the present invention.

【図4】 半導体モジュールの回路図FIG. 4 is a circuit diagram of a semiconductor module.

【図5】 半導体モジュールの外観図FIG. 5 is an external view of a semiconductor module.

【図6】 従来試験装置の構成図FIG. 6 is a configuration diagram of a conventional test apparatus.

【符号の説明】[Explanation of symbols]

100 半導体モジュール 200 試験装置 204 コンデンサ 207 試験用負
荷 214 ゲート駆動回路 215 ゲート駆
動回路 216 オッシロスコープ 219 電源リー
ド板 220 電流検出器 221 負荷用プ
ローブピン 222 負荷用プローブピン 223 負荷用プ
ローブピン 224 入力用プローブピン 225 入力用プ
ローブピン 226 入力用プローブピン 227 入力用プ
ローブピン 228 試験用プローブピン 229 試験用プ
ローブピン 230 試験用プローブピン 248 支持ピン 249 支持ピン 250 支持ピン 251 支持ピン 252 シリンダ 253 プレス板
REFERENCE SIGNS LIST 100 semiconductor module 200 test apparatus 204 capacitor 207 test load 214 gate drive circuit 215 gate drive circuit 216 oscilloscope 219 power supply lead plate 220 current detector 221 load probe pin 222 load probe pin 223 load probe pin 224 input probe pin 225 Input probe pin 226 Input probe pin 227 Input probe pin 228 Test probe pin 229 Test probe pin 230 Test probe pin 248 Support pin 249 Support pin 250 Support pin 251 Support pin 252 Cylinder 253 Press plate

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01R 31/26 G01R 31/28 - 31/3193 H01L 21/66 Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) G01R 31/26 G01R 31/28-31/3193 H01L 21/66

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体モジュールを支持位置決めする半導
体モジュール支持体、絶縁板を挟みそれらの一端が電源
に接続されるとともに、他端の一側面に前記半導体モジ
ュールの主回路端子が対向する一対の電源リード板、試
験用負荷が接続されると共に、前記電源リード板を挟み
前記主回路端子と対向するように配設され、前記電源リ
ード板の他側面に対向する負荷用プローブピン、前記半
導体モジュールの入力端子と前記主回路端子とに対応対
向する試験用プローブピン、及び前記半導体モジュール
を押圧し前記電源リード板の一側面に前記主回路端子
を、前記電源リード板の他側面に前記負荷用プローブピ
ンと前記試験用プローブピンを、前記入力端子に前記試
験用プローブピンをそれぞれ圧接させるプレスユニット
を備えた半導体モジュール用試験装置。
A pair of power supplies, one end of which is connected to a power supply with an insulating plate interposed therebetween and a main circuit terminal of the semiconductor module facing one side of the other end. A lead plate, a test load connected thereto, a load probe pin disposed to face the main circuit terminal with the power supply lead plate interposed therebetween, and a load probe pin facing the other side surface of the power supply lead plate; A test probe pin corresponding to an input terminal and the main circuit terminal, and the main circuit terminal on one side of the power supply lead plate which presses the semiconductor module, and the load probe on the other side of the power supply lead plate. A semiconductor module having a press unit for pressing a pin and the test probe pin against the input terminal, respectively. Lumpur for test equipment.
【請求項2】 プローブピンをその圧接方向及び反圧接
方向の両方に個々に移動自在とし、個々に圧接するよう
にしたことを特徴とする請求項1記載の半導体モジュー
ル用試験装置。
2. The semiconductor module test apparatus according to claim 1, wherein the probe pins are individually movable in both the pressure contact direction and the counter pressure contact direction, and are individually pressed.
JP16874795A 1995-07-04 1995-07-04 Test equipment for semiconductor modules Expired - Lifetime JP3319231B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16874795A JP3319231B2 (en) 1995-07-04 1995-07-04 Test equipment for semiconductor modules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16874795A JP3319231B2 (en) 1995-07-04 1995-07-04 Test equipment for semiconductor modules

Publications (2)

Publication Number Publication Date
JPH0921844A JPH0921844A (en) 1997-01-21
JP3319231B2 true JP3319231B2 (en) 2002-08-26

Family

ID=15873677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16874795A Expired - Lifetime JP3319231B2 (en) 1995-07-04 1995-07-04 Test equipment for semiconductor modules

Country Status (1)

Country Link
JP (1) JP3319231B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013160644A (en) * 2012-02-06 2013-08-19 Mitsubishi Electric Corp Semiconductor module test jig
JP6451097B2 (en) * 2014-06-19 2019-01-16 富士電機株式会社 Semiconductor test equipment
CN104865483A (en) * 2015-05-25 2015-08-26 河南芯睿电子科技有限公司 Device testing special-purpose junction type field effect transistor

Also Published As

Publication number Publication date
JPH0921844A (en) 1997-01-21

Similar Documents

Publication Publication Date Title
JP6702429B2 (en) Semiconductor test circuit, semiconductor test apparatus, and semiconductor test method
KR101835680B1 (en) Probe card for power device
JPH0884483A (en) Inverter unit and inverter
TWI702406B (en) Inspection device and inspection method
TW201202720A (en) Probe apparatus
CN108520870B (en) Power device packaging structure
JP3319231B2 (en) Test equipment for semiconductor modules
Bragard et al. The integrated emitter turn-off thyristor (IETO)—An innovative thyristor-based high power semiconductor device using MOS assisted turn-off
US9759762B2 (en) Probe device
JP6369151B2 (en) Semiconductor chip test apparatus, test method, and test circuit
CN115561601A (en) Crimping type IGBT submodule group test adapter and test equipment
JP2012225867A (en) Inspection device
CN215415735U (en) Electrical characteristic testing device for switch component on wafer
CN216749899U (en) IGBT layout structure with built-in adjustable grid resistor
KR20030025839A (en) Apparatus and method for measuring electronic parts
CN113655242B (en) Clamp and method for dynamic test of IGBT device
Omura et al. Electrical and mechanical package design for 4.5 kV ultra high power IEGT with 6kA turn-off capability
JP2013124996A (en) Semiconductor test device
CN215728602U (en) One set of static test fixture of IGBT device suitable for multiple encapsulation
Zhang et al. Internal pressure distributions of press-pack IGBT modules under two contact methods
CN117031227B (en) Nondestructive on-line monitoring circuit for conduction voltage drop of power semiconductor device
CN218824401U (en) Power switch module test fixture
JPH05333098A (en) Device for evaluating characteristics of semiconductor equipment
CN110208677B (en) Device for measuring blocking voltage of power device with vertical structure
CN216462397U (en) Electric welding detection device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110621

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130621

Year of fee payment: 11

EXPY Cancellation because of completion of term