JP2013160644A - Semiconductor module test jig - Google Patents

Semiconductor module test jig Download PDF

Info

Publication number
JP2013160644A
JP2013160644A JP2012023150A JP2012023150A JP2013160644A JP 2013160644 A JP2013160644 A JP 2013160644A JP 2012023150 A JP2012023150 A JP 2012023150A JP 2012023150 A JP2012023150 A JP 2012023150A JP 2013160644 A JP2013160644 A JP 2013160644A
Authority
JP
Japan
Prior art keywords
semiconductor module
conductive member
test jig
probe
probe pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012023150A
Other languages
Japanese (ja)
Inventor
Toyokazu Yonemori
豊和 米盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012023150A priority Critical patent/JP2013160644A/en
Publication of JP2013160644A publication Critical patent/JP2013160644A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor module test jig capable of performing a test while suppressing damages to an element in a module caused by a surge voltage generated in the semiconductor module test jig.SOLUTION: A semiconductor module test jig according to the present invention performs a test on electrical characteristics of a semiconductor module 3 by pressing a probe pin against the module terminal of the semiconductor module 3 and applying a predetermined electrical pattern. The semiconductor module test jig includes a set of probe pins 1a and 1b whose bottoms are electrically connected and a conductive member 20 electrically joined in the vicinity of the tip of the probe pins between the probe pins 1a and 1b.

Description

本発明は半導体モジュール試験用治具に関し、特に、半導体モジュールの端子に、プローブピンを圧接して所定の電気パターンを印加することにより、半導体モジュールの電気的特性の試験を行う半導体モジュール試験用治具に関する。   The present invention relates to a semiconductor module test jig, and in particular, a semiconductor module test jig for testing electrical characteristics of a semiconductor module by applying a predetermined electrical pattern by pressing a probe pin to a terminal of the semiconductor module. Concerning ingredients.

一般に、IGBT等の半導体素子が含まれる半導体モジュールの製造工程の終盤において、製造された半導体モジュールが設計通りの性能を有するか否かの試験が行われ、基準を満たす半導体モジュールのみが製品として出荷される。   Generally, at the end of the manufacturing process of a semiconductor module including semiconductor elements such as IGBTs, a test is performed to determine whether the manufactured semiconductor module has the performance as designed, and only semiconductor modules that meet the standards are shipped as products. Is done.

半導体モジュールの試験を行う場合、例えば、プローブにより半導体モジュールの各端子と接続し、所定の電気パターンを印加することにより、動作試験を行う。   When testing a semiconductor module, for example, the operation test is performed by connecting each terminal of the semiconductor module with a probe and applying a predetermined electrical pattern.

具体的には、モジュールに備わる半導体素子のゲート電圧を、例えば、IC等で制御することによって各半導体素子のオン、オフを行い、適切にスイッチングが行われるかを調査する。この際、プローブ等を含む、試験治具側でサージ電圧が発生し、このサージ電圧が半導体素子に印加されることで、半導体素子の性能が損なわれる。特に、耐圧を超えるサージ電圧が印加される場合には、素子自体を破壊してしまう問題があった。   More specifically, each semiconductor element is turned on and off by controlling the gate voltage of the semiconductor element included in the module, for example, with an IC or the like, and it is investigated whether switching is performed appropriately. At this time, a surge voltage is generated on the test jig side including the probe and the like, and the surge voltage is applied to the semiconductor element, thereby impairing the performance of the semiconductor element. In particular, when a surge voltage exceeding the withstand voltage is applied, there is a problem that the element itself is destroyed.

特許文献1には、サージ電圧を抑制する構造の半導体モジュールが記載されている。特許文献1によると、直列に接続されたパワートランジスタを含むモジュールにおいて、パワートランジスタの直列接続部分をインダクタンスの低い配線材料でバイパスすることにより、パワートランジスタがオン、オフする際に直列接続部分で発生するサージ電圧を抑制している。   Patent Document 1 describes a semiconductor module having a structure for suppressing a surge voltage. According to Patent Document 1, in a module including power transistors connected in series, the power transistor is connected to the series connection portion when the power transistor is turned on and off by bypassing the serial connection portion of the power transistor with a wiring material having low inductance. Suppresses surge voltage.

特開平5−041474号公報Japanese Patent Laid-Open No. 5-044744

上述した特許文献1に記載の技術は、半導体モジュール内部の構造によって、半導体デバイスがオン、オフする際にモジュール内部で発生するサージ電圧を抑制するものであり、モジュール外部から印加されるサージ電圧を抑制する技術ではない。従って、半導体のオン、オフに伴って試験用治具側で発生するサージ電圧に対するダメージから半導体モジュールを保護するためには、別の方策が必要である。   The technique described in Patent Document 1 described above suppresses a surge voltage generated inside the module when the semiconductor device is turned on / off by the structure inside the semiconductor module, and suppresses the surge voltage applied from the outside of the module. It is not a technology to suppress. Therefore, another measure is required to protect the semiconductor module from damage to the surge voltage generated on the test jig side when the semiconductor is turned on and off.

本発明は上記の問題を解決するためになされたものであり、半導体モジュール試験用治具で発生するサージ電圧がモジュール内部の素子に与えるダメージを抑制しつつ試験を行うことが可能な半導体モジュール試験用治具の提供を目的とする。   The present invention has been made to solve the above-described problem, and a semiconductor module test capable of performing a test while suppressing damage to a device inside a module caused by a surge voltage generated by a semiconductor module test jig. The purpose is to provide jigs.

本発明に係る半導体モジュール試験用治具は、半導体モジュールの端子に、プローブピンを圧接して所定の電気パターンを印加することにより、半導体モジュールの電気的特性の試験を行う半導体モジュール試験用治具であって、プローブピンの根元が電気的に相互に接続されているプローブピンの組と、前記プローブピンの組の間に当該プローブピンの先端近傍において電気的に接合された導電性部材とを備える。   A semiconductor module test jig according to the present invention is a semiconductor module test jig for testing electrical characteristics of a semiconductor module by applying a predetermined electrical pattern by pressing a probe pin against a terminal of the semiconductor module. A pair of probe pins in which the bases of the probe pins are electrically connected to each other, and a conductive member electrically joined in the vicinity of the tip of the probe pin between the pair of probe pins. Prepare.

本発明に係る半導モジュール体試験用治具を用いて半導体モジュールの電気的特性の試験を行うことによって、半導体試験用治具で発生するサージ電圧がモジュール内部の素子に与えるダメージを抑制しつつ試験を行うことが可能である。よって、半導体モジュールの耐久性等の品質を損なうことがなく、また、半導体モジュールの製造における歩留まりも向上する。   By conducting a test of the electrical characteristics of the semiconductor module using the semiconductor module test jig according to the present invention, the surge voltage generated by the semiconductor test jig is suppressed from damaging the elements inside the module. A test can be performed. Therefore, quality such as durability of the semiconductor module is not impaired, and the yield in manufacturing the semiconductor module is improved.

また、半導体モジュール試験に用いられる一般的な試験用治具の一部を変更することで上記の効果を得ることが可能であり、低コストでサージ電圧抑制の効果を得ることができる。   Moreover, it is possible to acquire said effect by changing a part of common test jig | tool used for a semiconductor module test, and the effect of surge voltage suppression can be acquired at low cost.

実施の形態1に係る半導体モジュール試験用治具の回路図を示す図である。4 is a circuit diagram of a semiconductor module test jig according to Embodiment 1. FIG. 実施の形態1に係るプローブピンの構造を示す図である。3 is a diagram showing a structure of a probe pin according to Embodiment 1. FIG. 実施の形態3に係る導電性部材の接合部分を示す図である。FIG. 6 is a diagram showing a joint portion of a conductive member according to Embodiment 3. 実施の形態4に係る導電性部材の接合部分を示す図である。It is a figure which shows the junction part of the electroconductive member which concerns on Embodiment 4. FIG. 実施の形態5および実施の形態6に係る導電性部材の接合部分を示す図である。It is a figure which shows the junction part of the electroconductive member which concerns on Embodiment 5 and Embodiment 6. FIG. 実施の形態7に係る導電性部材の接合部を示す図である。It is a figure which shows the junction part of the electroconductive member which concerns on Embodiment 7. FIG.

<実施の形態1>
<回路構成>
図1に本実施の形態に係る半導体モジュール試験用治具の回路図を示す。試験対象の半導体モジュール3に半導体モジュール試験用治具が接続され、所定の電気パターンを印加することにより試験が行われる。ここで、半導体モジュール3は、半導体素子4と半導体素子6、および半導体素子5と半導体素子7がそれぞれ2段直列に接続された回路が並列に配置された構造である。ここで、半導体素子4,5,6,7は、例えば、IGBTに還流ダイオードが接続されたものである。
<Embodiment 1>
<Circuit configuration>
FIG. 1 shows a circuit diagram of a semiconductor module test jig according to the present embodiment. A semiconductor module test jig is connected to the semiconductor module 3 to be tested, and a test is performed by applying a predetermined electrical pattern. Here, the semiconductor module 3 has a structure in which a semiconductor element 4 and a semiconductor element 6 and a circuit in which the semiconductor element 5 and the semiconductor element 7 are connected in series in two stages are arranged in parallel. Here, the semiconductor elements 4, 5, 6, and 7 are, for example, those in which a reflux diode is connected to an IGBT.

半導体モジュール3のハイサイド側のモジュール端子2eと、ローサイド側のモジュール端子2a,2bの間に、電力供給用の電源14と平滑用電解コンデンサ13がそれぞれプローブピン1e,1a,1bを介して接続される。プローブピン1aとプローブピン1bはプローブピン1a,1b根元の接続点16において相互に接続されている。   Between the high-side module terminal 2e and the low-side module terminals 2a and 2b of the semiconductor module 3, a power supply 14 and a smoothing electrolytic capacitor 13 are connected via probe pins 1e, 1a and 1b, respectively. Is done. The probe pin 1a and the probe pin 1b are connected to each other at a connection point 16 at the base of the probe pins 1a and 1b.

また、半導体モジュール3の中段からそれぞれ引き出されたモジュール端子2c、2dの間には、負荷10がプローブピン1c,1dを介して接続される。ここで、負荷10は、例えば、2相駆動モータである。   A load 10 is connected between the module terminals 2c and 2d drawn from the middle stage of the semiconductor module 3 via probe pins 1c and 1d. Here, the load 10 is, for example, a two-phase drive motor.

半導体モジュール3に備わる半導体素子4,5,6,7のゲート端子は、ゲート制御用IC11と接続される。ゲート制御用IC11は電源15で駆動される。また、モジュール端子2a,2bはプローブピン1f,1gと、切り替えリレー12を介して、ゲート制御用IC11の電源15のグランドと接続される。   The gate terminals of the semiconductor elements 4, 5, 6, 7 included in the semiconductor module 3 are connected to the gate control IC 11. The gate control IC 11 is driven by a power supply 15. The module terminals 2a and 2b are connected to the ground of the power source 15 of the gate control IC 11 through the probe pins 1f and 1g and the switching relay 12.

図2に、導電性部材20の接続部分の詳細を示す。プローブピン1a,1bはプローブソケット3に挿入されて支持されている。プローブソケット3は、プレート4に固定されている。プローブソケット3にはバネが内蔵され、このバネの弾性によりプローブピン1a,1bは、モジュール端子2a,2bに圧接される。   In FIG. 2, the detail of the connection part of the electroconductive member 20 is shown. The probe pins 1a and 1b are inserted into the probe socket 3 and supported. The probe socket 3 is fixed to the plate 4. A spring is built in the probe socket 3, and the probe pins 1a and 1b are pressed against the module terminals 2a and 2b by the elasticity of the spring.

プローブピン1aとプローブピン1bは、プローブピン1a,1bの根元の配線5の接続点16において電気的に相互に接続されている。導電性部材20は、プローブピン1a、1bの先端近傍に接合される。ここで、導電性部材20としては、例えば、銅線を撚り合わせたツイスト線や銅編み線等を用い、ハンダ付けにより、プローブピン1a,1bと接合されている。   The probe pin 1a and the probe pin 1b are electrically connected to each other at the connection point 16 of the wiring 5 at the base of the probe pins 1a and 1b. The conductive member 20 is joined in the vicinity of the tips of the probe pins 1a and 1b. Here, as the conductive member 20, for example, a twisted wire obtained by twisting a copper wire, a copper braided wire, or the like is used, and is joined to the probe pins 1a and 1b by soldering.

なお、図1に示した半導体モジュール3は一例であり、半導体素子4,5,6,7は他の種類のパワーデバイスであってもよく、また、モジュールの構造は、例えば、2段3列であってもよい。   Note that the semiconductor module 3 shown in FIG. 1 is an example, and the semiconductor elements 4, 5, 6, and 7 may be other types of power devices. It may be.

<半導体モジュールの試験およびサージ電圧>
本実施の形態では、半導体モジュール3のローサイド側の半導体素子4、5のオン、オフ試験を行うことを考える。例えば、半導体素子4の試験を行う際は、切り替えリレーは図1のようにプローブピン1eと接続された状態で、ゲート制御用IC11によって半導体素子4のゲート電圧を制御することにより、半導体素子4のオン、オフを切り替える。なお、半導体素子6,7は常にオンの状態であるとする。
<Semiconductor module test and surge voltage>
In the present embodiment, it is considered that the on / off test of the semiconductor elements 4 and 5 on the low side of the semiconductor module 3 is performed. For example, when testing the semiconductor element 4, the switching relay is connected to the probe pin 1 e as shown in FIG. 1, and the gate voltage of the semiconductor element 4 is controlled by the gate control IC 11. Toggle on / off. It is assumed that the semiconductor elements 6 and 7 are always on.

まず、導電性部材20がない場合を考える。   First, consider the case where there is no conductive member 20.

半導体素子4の試験を行う場合、半導体素子4をオンすると、半導体素子4のコレクタ−エミッタ間を通過した電流(i)はモジュール端子2aからプローブピン1aを介して接続点16の方向へ流れる。この際、プローブピン1aおよびプローブピン1aから接続点16までの配線のインダクタンス(L)と、電流(i)の時間変化によって、サージ電圧(V=L×di/dt)が発生し、このサージ電圧はグランドを基準として、試験を行っていない側の半導体素子5のゲート−エミッタ間に印加される。また、半導体素子4をオフした際には、半導体素子5のゲート−エミッタ間に、オンした場合とは逆方向にサージ電圧が印加される。   When testing the semiconductor element 4, when the semiconductor element 4 is turned on, the current (i) that has passed between the collector and the emitter of the semiconductor element 4 flows from the module terminal 2a to the connection point 16 via the probe pin 1a. At this time, a surge voltage (V = L × di / dt) is generated due to the time variation of the inductance (L) of the wiring from the probe pin 1a and the probe pin 1a to the connection point 16 and the current (i). The voltage is applied between the gate and the emitter of the semiconductor element 5 on the untested side with respect to the ground. Further, when the semiconductor element 4 is turned off, a surge voltage is applied between the gate and the emitter of the semiconductor element 5 in the direction opposite to that when the semiconductor element 4 is turned on.

また、トランジスタ5を試験する際には、同様のサージ電圧が半導体素子4のゲート−エミッタ間に印加される。   Further, when testing the transistor 5, a similar surge voltage is applied between the gate and the emitter of the semiconductor element 4.

前述したように、このサージ電圧がゲート−エミッタ間の耐圧を超えると、半導体素子4,5がダメージを受け、性能の劣化につながる。また、半導体モジュール3に流す電流を大きくすると、サージ電圧は大きくなる。従って、試験の際に発生するサージ電圧を抑制する必要がある。   As described above, when the surge voltage exceeds the breakdown voltage between the gate and the emitter, the semiconductor elements 4 and 5 are damaged and the performance is deteriorated. Further, when the current passed through the semiconductor module 3 is increased, the surge voltage is increased. Therefore, it is necessary to suppress the surge voltage generated during the test.

そこで、本実施の形態では、プローブピン1a,1bの先端付近に、導電性部材20を接続することで、上述した問題を解決する。半導体素子4の試験を行う場合、導電性部材20がないときは、電流は、先述のようにプローブピン1aから接続点16の間を流れていたが、導電性部材20によってプローブピン1a,1b間をバイパスすることで、電流は導電性部材20を通って、プローブピン1bに分流される。従って、電流が分流されることにより、プローブピン1本あたりに流れる電流が小さくなることで、電流の時間変化量も小さくなり、トランジスタ5に印加されるサージ電圧が抑制される。これは、半導体素子5の試験を行う場合も同様である。   Therefore, in the present embodiment, the above-described problem is solved by connecting the conductive member 20 near the tips of the probe pins 1a and 1b. When the semiconductor element 4 is tested, when the conductive member 20 is not present, the current flows between the probe pin 1a and the connection point 16 as described above. However, the conductive member 20 causes the probe pins 1a and 1b to flow. By bypassing the gap, the current passes through the conductive member 20 and is shunted to the probe pin 1b. Therefore, when the current is shunted, the current flowing per probe pin is reduced, so that the amount of time change of the current is also reduced, and the surge voltage applied to the transistor 5 is suppressed. The same applies to the test of the semiconductor element 5.

なお、導電性部材20として、インダクタンスの低い部材を用いることにより、上述したサージ電圧を抑制する効果をより高めることができる。また、導電性部材20は、プローブピン1a,1bのなるべく先端に近い位置に接合されたほうが、プローブピン1a,1bのインダクタンスの影響を受けないので、サージ電圧をより低く抑えることができ、好ましい。   In addition, the effect which suppresses the surge voltage mentioned above can be heightened more by using a member with low inductance as the conductive member 20. In addition, it is preferable that the conductive member 20 be joined as close to the tip of the probe pins 1a and 1b as possible because it is not affected by the inductance of the probe pins 1a and 1b, and the surge voltage can be suppressed lower. .

<効果>
本実施の形態における半導体モジュール試験用治具は、半導体モジュール3のモジュール端子に、プローブピンを圧接して所定の電気パターンを印加することにより、半導体モジュール3の電気的特性の試験を行う半導体モジュール試験用治具であって、プローブピン1a,1bの根元が電気的に相互に接続されているプローブピン1a,1bの組と、プローブピン1a,1bの組の間にプローブピン1a,1bの先端近傍において電気的に接合された導電性部材20とを備える。
<Effect>
The semiconductor module testing jig in the present embodiment is a semiconductor module that tests the electrical characteristics of the semiconductor module 3 by applying a predetermined electrical pattern by pressing a probe pin to the module terminal of the semiconductor module 3. It is a test jig, and the probe pins 1a, 1b are connected between a set of probe pins 1a, 1b and probe pins 1a, 1b, where the bases of the probe pins 1a, 1b are electrically connected to each other. And a conductive member 20 electrically joined in the vicinity of the tip.

従って、導電性部材20によって、半導体素子4または半導体素子5から接続点16の間に流れる電流が分流されるので、プローブピン1本あたりに流れる電流が小さくなることで、電流の時間変化も小さくなり、半導体素子4または半導体素子5に印加されるサージ電圧が抑制される。よって、サージ電圧により半導体素子4,5が受けるダメージが軽減されるので、半導体素子4,5の耐久性、即ち、半導体モジュール3の耐久性を向上させることができる。また、半導体モジュール3を製造する際の歩留まりも向上する。   Therefore, since the current flowing between the semiconductor element 4 or the semiconductor element 5 and the connection point 16 is shunted by the conductive member 20, the current flowing per probe pin is reduced, so that the time change of the current is also reduced. Thus, the surge voltage applied to the semiconductor element 4 or the semiconductor element 5 is suppressed. Therefore, damage to the semiconductor elements 4 and 5 due to the surge voltage is reduced, so that the durability of the semiconductor elements 4 and 5, that is, the durability of the semiconductor module 3 can be improved. Moreover, the yield at the time of manufacturing the semiconductor module 3 is also improved.

また、一般的に使用されている半導体モジュール試験用治具の一部を変更するだけで、本実施の形態における半導体モジュール試験用治具を実現できるので、低コストで上記の効果を得ることが可能である。   Moreover, since the semiconductor module test jig in the present embodiment can be realized only by changing a part of the commonly used semiconductor module test jig, the above-described effects can be obtained at low cost. Is possible.

また、本実施の形態における半導体モジュール試験用治具に備わる導電性部材20は、ハンダ付けにより接合されていることを特徴とする。従って、ハンダ付けで接合を行うことにより、接合部の導電性を確保しつつ容易に接合を行うことができる。   Further, the conductive member 20 provided in the semiconductor module test jig in the present embodiment is characterized by being joined by soldering. Therefore, by joining by soldering, it can join easily, ensuring the electroconductivity of a junction part.

<実施の形態2>
本実施の形態においては、導電性部材20を溶接によってプローブピン1a,1bと接合する点が、実施の形態1と異なる。その他の回路構成、動作は実施の形態1と同じであるので、説明を省略する。
<Embodiment 2>
The present embodiment is different from the first embodiment in that the conductive member 20 is joined to the probe pins 1a and 1b by welding. Since other circuit configurations and operations are the same as those of the first embodiment, description thereof is omitted.

本実施の形態における半導体モジュール試験用治具に備わる導電性部材20は、溶接により接合されていることを特徴とする。従って、実施の形態1に比べて、より強い接合強度で接合を行うことができる。   The conductive member 20 provided in the semiconductor module test jig in the present embodiment is characterized by being joined by welding. Therefore, it is possible to perform bonding with stronger bonding strength than in the first embodiment.

<実施の形態3>
本実施の形態において、導電性部材20は、プローブピン1a、1bが独立して摺動可能な部材であり、図3に示すように、銅線を撚り合わせたツイスト線や銅編み線等の導電性部材20にたわみを持たせた状態で、プローブピン1a、1bと接合させる。接合は、ハンダ付けまたは溶接により行う。その他の回路構造、動作は実施の形態1と同様であるので、説明を省略する。
<Embodiment 3>
In the present embodiment, the conductive member 20 is a member on which the probe pins 1a and 1b can slide independently. As shown in FIG. 3, a twisted wire or a copper braided wire formed by twisting copper wires is used. The conductive member 20 is joined to the probe pins 1a and 1b in a state where the conductive member 20 is bent. Joining is performed by soldering or welding. Since other circuit structures and operations are the same as those of the first embodiment, description thereof is omitted.

本実施の形態における半導体モジュール試験用治具に備わる導電性部材20は、プローブピン1a,1bの組の各プローブピンが独立して摺動可能な部材であることを特徴とする。従って、導電性部材20にたわみを持たせた状態で、プローブピン1a,1bと接合することで、プローブピン1a,1bが独立して摺動可能となるので、半導体モジュール3の端子2a,2bの高さが異なる場合でも、安定したコンタクト荷重で端子2a,2bへの圧接が可能である。   The conductive member 20 provided in the semiconductor module test jig in the present embodiment is characterized in that each probe pin of the set of probe pins 1a and 1b is a member that can slide independently. Therefore, the probe pins 1a and 1b can be independently slid by joining with the probe pins 1a and 1b in a state where the conductive member 20 is bent, so that the terminals 2a and 2b of the semiconductor module 3 can be slid. Even when the heights of the terminals 2a and 2b are different, it is possible to press the terminals 2a and 2b with a stable contact load.

また、本実施の形態における半導体モジュール試験用治具に備わる導電性部材20は、たわんだ状態で接合されていることを特徴とする。従って、銅線を撚り合わせたツイスト線や銅編み線等をたわんだ状態で接合することにより、プローブピン1a,1bを簡易に摺動可能とすることができる。   Further, the conductive member 20 provided in the semiconductor module test jig in the present embodiment is characterized by being joined in a bent state. Accordingly, the probe pins 1a and 1b can be easily slidable by joining twisted wires or copper braided wires twisted with copper wires in a bent state.

<実施の形態4>
本実施の形態において、導電性部材20は、プローブピン1a,1bが独立して摺動可能な部材であり、例えば、図4に示すように、実施の形態1で述べた導電性部材20として、銅バネ等のバネ材20aを用いる。バネ材20aの両端は、ハンダ付けまたは溶接によりプローブピン1a,1bの先端近傍に接合される。その他の回路構造、動作は実施の形態1と同様であるので、説明を省略する。
<Embodiment 4>
In the present embodiment, the conductive member 20 is a member on which the probe pins 1a and 1b can slide independently. For example, as shown in FIG. 4, the conductive member 20 is the conductive member 20 described in the first embodiment. A spring material 20a such as a copper spring is used. Both ends of the spring material 20a are joined to the vicinity of the tips of the probe pins 1a and 1b by soldering or welding. Since other circuit structures and operations are the same as those of the first embodiment, description thereof is omitted.

本実施の形態における半導体モジュール試験用治具に備わる導電性部材20は、バネ材20aであることを特徴とする。従って、導電性部材20が弾性を有するので、実施の形態3よりも滑らかに、プローブピン1a,1bが独立して摺動することが可能である。   The conductive member 20 provided in the semiconductor module test jig in the present embodiment is a spring material 20a. Therefore, since the conductive member 20 has elasticity, the probe pins 1a and 1b can slide independently of each other more smoothly than in the third embodiment.

<実施の形態5>
本実施の形態における、導電性部材20の接続構造を図5に示す。プローブピン1a,1bの先端近傍には穴が形成され、導電性部材20は、この穴に通されて、ハンダ付けまたは溶接により接合される。ここで、導電性部材20を、実施の形態4で述べた銅バネ等のバネ材20aとすると、プローブピン1a,1bが独立して滑らかに摺動可能となるので好ましい。
<Embodiment 5>
FIG. 5 shows a connection structure of the conductive member 20 in the present embodiment. Holes are formed in the vicinity of the tips of the probe pins 1a and 1b, and the conductive member 20 is passed through these holes and joined by soldering or welding. Here, when the conductive member 20 is the spring material 20a such as the copper spring described in the fourth embodiment, the probe pins 1a and 1b can be slid independently and smoothly, which is preferable.

その他の回路構成および回路動作は実施の形態1と同様であるので、説明を省略する。   Since other circuit configurations and circuit operations are the same as those in the first embodiment, description thereof is omitted.

本実施の形態における半導体モジュール試験用治具において、プローブピン1a,1bの組の各プローブピンは、ピン先端近傍に穴をさらに備え、導電性部材20はこの穴に通され、ハンダ付けまたは溶接により接合されていることを特徴とする。   In the semiconductor module testing jig according to the present embodiment, each probe pin of the set of probe pins 1a and 1b further includes a hole near the tip of the pin, and the conductive member 20 is passed through this hole and soldered or welded. It is characterized by being joined by.

従って、導電性部材20取りつけの際に、プローブピン1a,1bのピン先端近傍に設けられた穴に通すことによって、導電性部材を保持しながらハンダ付けまたは溶接による接合が行えるため取り付けが用意であり、また、穴に通して接合することで接合強度が向上する。   Therefore, when the conductive member 20 is attached, it can be attached by soldering or welding while holding the conductive member by passing it through the hole provided near the tip of the probe pin 1a, 1b. In addition, the bonding strength is improved by bonding through the hole.

<実施の形態6>
本実施の形態において、プローブピン1a,1bの穴に通された導電性部材20が、圧接により接合される点が、実施の形態5と異なる。その他の点は実施の形態5と同じであるので、説明を省略する。
<Embodiment 6>
The present embodiment is different from the fifth embodiment in that the conductive member 20 passed through the holes of the probe pins 1a and 1b is joined by pressure welding. Since other points are the same as those of the fifth embodiment, the description thereof is omitted.

本実施の形態における半導体モジュール試験用治具において、プローブピン1a,1bの組の各プローブピンは、ピン先端近傍に穴をさらに備え、導電性部材20はこの穴に通され、圧接により接合されていることを特徴とする。従って、ハンダ付けまたは溶接により接合を行う実施の形態5と比較して、導電性部材20の取り付けが容易である。   In the semiconductor module test jig according to the present embodiment, each probe pin of the set of probe pins 1a and 1b further includes a hole in the vicinity of the tip of the pin, and the conductive member 20 is passed through this hole and joined by pressure welding. It is characterized by. Therefore, the conductive member 20 can be easily attached as compared with the fifth embodiment in which joining is performed by soldering or welding.

<実施の形態7>
本実施の形態において、図6に示すように、導電性部材20は、その両端にクリップ20bを備える。このクリップ20bによりプローブピン1a,1bの先端近傍を挟むことにより、導電性部材20を接合する。その他の回路構成および回路動作は実施の形態1と同じであるので、説明を省略する。なお、実施の形態4で述べたように、導電性部材20を銅バネ等のバネ材20aとすると、プローブピン1a,1bが独立して滑らかに摺動可能となるので好ましい。
<Embodiment 7>
In this Embodiment, as shown in FIG. 6, the electroconductive member 20 is equipped with the clip 20b at the both ends. The conductive member 20 is joined by sandwiching the vicinity of the tips of the probe pins 1a and 1b with the clip 20b. Since other circuit configurations and circuit operations are the same as those of the first embodiment, description thereof is omitted. As described in the fourth embodiment, it is preferable that the conductive member 20 is a spring material 20a such as a copper spring because the probe pins 1a and 1b can be slid independently and smoothly.

本実施の形態における半導体モジュール試験用治具に備わる導電性部材20は、両端にクリップ20bをさらに備え、クリップ20bで挟むことにより接合されることを特徴とする。従って、導電性部材20の取りつけ、取り外しが容易であり、プローブピン1a,1bの交換時などに便利であるので、メンテナンス性が向上する。   The conductive member 20 provided in the semiconductor module test jig in the present embodiment further includes clips 20b at both ends, and is joined by being sandwiched between the clips 20b. Therefore, the conductive member 20 can be easily attached and detached, and is convenient when the probe pins 1a and 1b are exchanged, so that the maintainability is improved.

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。   It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.

1a,1b,1c,1d,1e,1f プローブピン、2a,2b,2c,2d,2c モジュール端子、3 半導体モジュール、4,5,6,7 半導体素子、10 負荷、11 ゲート制御用IC、12 切り替えリレー、13 平滑用電解コンデンサ、14,15 電源、16 接続点、20 導電性部材、20a バネ材、20b クリップ。   1a, 1b, 1c, 1d, 1e, 1f Probe pin, 2a, 2b, 2c, 2d, 2c Module terminal, 3 Semiconductor module, 4, 5, 6, 7 Semiconductor element, 10 Load, 11 Gate control IC, 12 Switching relay, 13 Smoothing electrolytic capacitor, 14, 15 Power supply, 16 Connection point, 20 Conductive member, 20a Spring material, 20b Clip.

Claims (9)

半導体モジュールの端子に、プローブピンを圧接して所定の電気パターンを印加することにより、前記半導体モジュールの電気的特性の試験を行う半導体モジュール試験用治具であって、
前記プローブピンの根元が電気的に相互に接続されている前記プローブピンの組と、
前記プローブピンの前記組の間に当該プローブピンの先端近傍において電気的に接合された導電性部材と、
を備える、
半導体モジュール試験用治具。
A semiconductor module testing jig for testing electrical characteristics of the semiconductor module by applying a predetermined electrical pattern by pressing a probe pin to a terminal of the semiconductor module,
A set of probe pins in which the bases of the probe pins are electrically connected to each other;
A conductive member electrically joined in the vicinity of the tip of the probe pin between the set of the probe pins;
Comprising
Semiconductor module test jig.
前記導電性部材は、前記プローブピンの前記組の各プローブピンが独立して摺動可能な部材であることを特徴とする、
請求項1に記載の半導体モジュール試験用治具。
The conductive member is a member in which each probe pin of the set of the probe pins can slide independently,
The semiconductor module test jig according to claim 1.
前記導電性部材は、たわんだ状態で接合されることを特徴とする、
請求項2に記載の半導体モジュール試験用治具。
The conductive member is bonded in a bent state,
The jig for testing a semiconductor module according to claim 2.
前記導電性部材は、バネ材であることを特徴とする、
請求項2に記載の半導体モジュール試験用治具。
The conductive member is a spring material,
The jig for testing a semiconductor module according to claim 2.
前記導電性部材は、ハンダ付けにより接合されていることを特徴とする、
請求項1〜4のいずれかに記載の半導体モジュール試験用治具。
The conductive member is bonded by soldering,
The semiconductor module test jig according to claim 1.
前記導電性部材は、溶接により接合されていることを特徴とする、
請求項1〜4のいずれかに記載の半導体モジュール試験用治具。
The conductive member is joined by welding,
The semiconductor module test jig according to claim 1.
前記プローブピンの前記組の各プローブピンは、ピン先端近傍に穴をさらに備え、
前記導電性部材は、前記穴に通され、ハンダ付けまたは溶接により接合されていることを特徴とする、
請求項1〜4のいずれかに記載の半導体モジュール試験用治具。
Each probe pin of the set of probe pins further comprises a hole near the tip of the pin,
The conductive member is passed through the hole and joined by soldering or welding,
The semiconductor module test jig according to claim 1.
前記プローブピンの前記組の各プローブピンは、ピン先端近傍に穴をさらに備え、
前記導電性部材は、前記穴に通され、圧接により接合されていることを特徴とする、
請求項1〜4のいずれかに記載の半導体モジュール試験用治具。
Each probe pin of the set of probe pins further comprises a hole near the tip of the pin,
The conductive member is passed through the hole and joined by pressure welding,
The semiconductor module test jig according to claim 1.
前記導電性部材は、両端にクリップをさらに備え、
前記クリップで挟むことにより接合されることを特徴とする、
請求項1〜4のいずれかに記載の半導体モジュール試験用治具。
The conductive member further includes clips at both ends,
It is joined by sandwiching with the clip,
The semiconductor module test jig according to claim 1.
JP2012023150A 2012-02-06 2012-02-06 Semiconductor module test jig Pending JP2013160644A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012023150A JP2013160644A (en) 2012-02-06 2012-02-06 Semiconductor module test jig

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012023150A JP2013160644A (en) 2012-02-06 2012-02-06 Semiconductor module test jig

Publications (1)

Publication Number Publication Date
JP2013160644A true JP2013160644A (en) 2013-08-19

Family

ID=49172999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012023150A Pending JP2013160644A (en) 2012-02-06 2012-02-06 Semiconductor module test jig

Country Status (1)

Country Link
JP (1) JP2013160644A (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541474A (en) * 1991-08-06 1993-02-19 Fuji Electric Co Ltd Semiconductor device
JPH08226934A (en) * 1995-02-22 1996-09-03 Nippon Telegr & Teleph Corp <Ntt> Probe
JPH0921844A (en) * 1995-07-04 1997-01-21 Mitsubishi Electric Corp Testing device for semiconductor module
JP2001153886A (en) * 1999-11-26 2001-06-08 Mitsubishi Electric Corp Probe card, and tester provided with same
JP2003075468A (en) * 2001-09-04 2003-03-12 Sony Corp Probe and semiconductor inspection device
JP2005207861A (en) * 2004-01-22 2005-08-04 Fuji Electric Device Technology Co Ltd Testing device for power semiconductor element, and test method using it
JP2008026122A (en) * 2006-07-20 2008-02-07 Fujifilm Corp Maintenance method for semiconductor element inspecting apparatus
JP2008241681A (en) * 2007-03-28 2008-10-09 Nanya Sci & Technol Co Ltd Branch type probe and low signal attenuation tester
JP2010133763A (en) * 2008-12-03 2010-06-17 Yokogawa Electric Corp Coaxial probe structure

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541474A (en) * 1991-08-06 1993-02-19 Fuji Electric Co Ltd Semiconductor device
JPH08226934A (en) * 1995-02-22 1996-09-03 Nippon Telegr & Teleph Corp <Ntt> Probe
JPH0921844A (en) * 1995-07-04 1997-01-21 Mitsubishi Electric Corp Testing device for semiconductor module
JP2001153886A (en) * 1999-11-26 2001-06-08 Mitsubishi Electric Corp Probe card, and tester provided with same
JP2003075468A (en) * 2001-09-04 2003-03-12 Sony Corp Probe and semiconductor inspection device
JP2005207861A (en) * 2004-01-22 2005-08-04 Fuji Electric Device Technology Co Ltd Testing device for power semiconductor element, and test method using it
JP2008026122A (en) * 2006-07-20 2008-02-07 Fujifilm Corp Maintenance method for semiconductor element inspecting apparatus
JP2008241681A (en) * 2007-03-28 2008-10-09 Nanya Sci & Technol Co Ltd Branch type probe and low signal attenuation tester
JP2010133763A (en) * 2008-12-03 2010-06-17 Yokogawa Electric Corp Coaxial probe structure

Similar Documents

Publication Publication Date Title
US9905482B2 (en) Method of manufacturing a semiconductor device and inspecting an electrical characteristic thereof using test socket terminals
TWI522630B (en) Probe device
US9291645B2 (en) Probe unit
CN105144376A (en) Semiconductor device and method of manufacture thereof
JP2012068076A (en) Probe unit
JP2017163016A (en) Semiconductor device and semiconductor device manufacturing method
JP2009213272A (en) Power conversion device
JPWO2016024445A1 (en) Semiconductor device
JP2008234935A (en) Assembling method of bus bar wiring type circuit device
CN109698180A (en) Semiconductor devices and manufacturing method
CN105277865B (en) Semiconductor test instruments
US9880229B2 (en) Measurement of bonding resistances
JP6369151B2 (en) Semiconductor chip test apparatus, test method, and test circuit
US11037867B2 (en) Semiconductor module
KR20150003019A (en) Tester for semiconductor device and method thereof
JP2013160644A (en) Semiconductor module test jig
JP2012225867A (en) Inspection device
JP2011247616A (en) Test apparatus for power device
DE102017212595A1 (en) Inverter for an electric machine
JP2013124996A (en) Semiconductor test device
CN108028230A (en) Semiconductor equipment
US20140021640A1 (en) Method for electrically connecting vertically positioned substrates
JP2015173147A (en) semiconductor device
US10018667B2 (en) Method for testing semiconductor dies
JP5626567B2 (en) Assembling method of device mounting board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150707