JP3319173B2

JP3319173B2 - センサ

Info

Publication number: JP3319173B2
Application number: JP22295394A
Authority: JP
Inventors: 嶋田　　智; 征一鵜飼; 幸夫 ▲高▼橋; 昭佐瀬; 道隆島添; 泰男丸山; 朋之飛田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-09-19
Filing date: 1994-09-19
Publication date: 2002-08-26
Anticipated expiration: 2017-08-26
Also published as: JPH0886671A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】自動車，化学，石油産業などの圧
力，流量，濃度などを計測するセンサ。

【０００２】

【従来の技術】剛性が大きい大型のセンサの場合は、問
題とならなかったが、センサを小型化した場合、構成材
料の物理定数の違いによって熱ヒステリシスが生じる問
題があった。たとえばピエゾ抵抗型センサの場合、シリ
コン基板と酸化膜（ＳｉＯ₂）及び電極膜（Ａｌ）との
熱膨張係数の差によって４個の抵抗値に差が生じブリッ
ジのオフセット電圧が大きくなり、この変動が問題とな
っていた。

【０００３】

【発明が解決しようとする課題】本発明はこのような小
型化センサの特性を改善するものである。上記の問題を
改善するため酸化膜及び電極膜を極力薄くする必要があ
る。一方ゲージ抵抗の安定性を確保するにはシールド膜
の電位を所定の値に制御保持することが必須である。こ
のためにセンサ独自の課題として薄いシールド膜断線防
止構造と熱ヒステリシス低減を同時に満たす必要があ
る。

【０００４】半導体プロセスやマイクロマシン技術を用
いたセンサ小型化に伴ってその表面には絶縁薄膜を介し
て浅い接合をもつ導電層や薄く微細な配線膜が複雑に形
成されており、これらの導電層，配線膜間の段差構造に
おける電気的接続を確保することがセンサや集積回路な
どマイクロデバイスの信頼性向上のうえで重要な技術的
課題となっている。

【０００５】特に小型化された抵抗や容量などを検出素
子として用いる半導体センサデバイスでは外来水分やイ
オンの影響を受けやすい。ＩＳＦＥＴなどの能動素子
は、表面にセンサ膜を形成しこの影響を積極的に利用し
ている。しかし、半導体基板上に形成した抵抗や容量な
どを検出素子とする圧力，加速度センサのシールド膜は
は、表面イオンや水分の影響を防止することが目的であ
り、極力薄い導電性膜が望ましい。シールド膜が厚いと
シリコン基板や酸化膜との間で熱歪が発生し検出素子の
特性に悪い影響を与えるからである。

【０００６】一方、複数の検出素子間を結線する配線膜
は電気抵抗を小さくする必要があるため１μｍと比較的
厚く形成しなければならない。このように段差構造をも
つセンサデバイスでは、両者間の電気的接続をとるため
に、経験的に薄い膜の厚さを段差の約１／３以上にすれ
ばよいことが判っている。ところが、センサデバイスの
小型化によって、酸化膜の厚さが０.１から０.２μｍと
薄くなってくると、シールド膜の厚さが０.３μｍでは
熱歪が発生して検出素子の特性に悪い影響を与えること
が実験により確かめられている。例えば周囲温度を変化
させて、センサの出力電圧を測定すると、温度上昇から
室温に戻した時の値と，温度下降から室温に戻した時の
値とが異なる現象が生じる（これを熱ヒステリシスとよ
ぶ）。これを解析した結果、シリコン基板上に形成した
酸化膜との間に発生する熱応力が、Ａｌの降伏点を超え
クリープしたために生じることが判った。

【０００７】シールド膜と配線の段差部接続を確実にし
てシールド膜電位を所定の値に制御保持することによっ
てセンサの特性安定化を図り、同時に熱ヒステリシスの
無いセンサを提供する。

【０００８】

【課題を解決するための手段】上記目的は、一つの導電
型を有するシリコン基板（１）と、前記シリコン基板
（１）の一部を加工して形成された薄肉部と、前記導電
型とは異なる導電型を有する検出素子群（２１，２２）
と、前記検出素子群（２１，２２）から前記シリコン基
板（１）の厚肉部まで延びる低抵抗部（２３）と、前記
検出素子群（２１，２２）と前記低抵抗部（２３）とブ
リッジ回路を形成する配線部(４)と、前記検出素子群
（２１，２２）上に絶縁膜（９）を介して形成したシー
ルド薄膜(６)とを備え、前記シリコン基板（１）を電源
電圧の最高電位かそれ以上の電位に接続し、前記シール
ド薄膜（６）を前記シリコン基板（１）の厚肉部上に延
長形成して接続膜（７）を介して前記シリコン基板
（１）の電位に接続したセンサであって、前記接続膜
（７）の端面傾斜角が７０度以下に形成され、前記シー
ルド薄膜（６）が前記端面に接続されたことを特徴とす
るセンサによって達成される。また、上記目的は、一つ
の導電型を有するシリコン基板（１）と、前記シリコン
基板（１）の一部を加工して形成された薄肉部と、前記
導電型とは異なる導電型を有する検出素子群（２１，２
２）と、前記検出素子群（２１，２２）から前記シリコ
ン基板（１）の厚肉部まで延びる低抵抗部（２３）と、
前記検出素子群（２１，２２）と前記低抵抗部（２３）
とブリッジ回路を形成する配線部(４)と、前記検出素子
群（２１，２２）上に絶縁膜（９）を介して形成したシ
ールド薄膜（６）とを備え、前記シリコン基板（１）を
電源電圧の最高電位かそれ以上の電位に接続し、前記シ
ールド薄膜（６）を前記シリコン基板（１）の厚肉部上
に延長形成して接続膜（７）を介して前記シリコン基板
（１）の電位に接続したセンサであって、前記接続膜
（７）の端面傾斜角が８０度以下に形成され、前記シー
ルド薄膜（６）が、前記接続膜（７）の二つまたは三つ
の沿面をカバーし、前記端面に接続されたことを特徴と
するセンサによって達成される。

【実施例】図３に示すように半導体基板に形成するピエ
ゾ抵抗ゲージは、その断面構造がＭＯＳ構造となってお
り、基板電位と酸化膜上に形成したシールド膜の電位に
よって抵抗値が変化する。これは誘電体としての酸化膜
に帯電する電荷によってキャリアの通路が変化させられ
るためである。したがって抵抗の安定化のため両者の電
位を所定の値に制御保持することが必要である。まず、
基板の導電型がｎ型で抵抗がｐ型の場合、ｐｎ接合が逆
バイアスされゲージ抵抗の絶縁を確保するため基板電位
は、電源電圧の最高電位かそれ以上にすることが必要で
ある。シールド膜の電位については、基本的には図５に
示すように基板電位と同じにする。

【０００９】しかし、センサを小型化した場合、シリコ
ン基板と酸化膜（ＳｉＯ₂）及び電極膜（Ａｌ）との熱
膨張係数の差によって４個の抵抗値に差が生じブリッジ
のオフセット電圧が大きくなる問題がある。この問題を
小さくするため酸化膜及び電極膜を極力薄くするが残る
オフセット電圧については、図４に示した抵抗のシール
ド膜電圧依存性を積極的に利用し、少なくとも１個の抵
抗値を変化させこれを打ち消すように動作させる。更
に、上記オフセット電圧が温度変化によって変動する場
合は、シリコン基板の厚肉部に設けた温度ゲージの抵抗
変化を増幅器で電圧に変換し、シールド膜に与えこれを
補正する手段を持たせる。このアイデアを実現するには
シールド膜を所定電位に制御保持することが必要であ
る。同時に熱ヒステリシスを低減するためＡｌシールド
膜の厚さ依存性を調べた。Ａｌシールド膜の厚さを変え
たサンプルを作り、熱ヒステリシスを測定したところ、
０.１μｍより薄くなると急激に低減した。これは、材
料的にＡｌ膜の結晶粒が急激に微細化し、更に薄くなる
とついにはアモルファス状態になる遷移領域であるこ
と、また、シリコン単結晶基板上に形成した酸化膜はＳ
ｉＯ₂のアモルファスであり、シリコン単結晶に比べて
縦弾性係数が小さい、さらに熱膨張係数が小さくＡｌ膜
との間で温度変化によるクリープを生じやすいというこ
とに起因していると考えられる。以上の検討結果から酸
化膜の上に形成したＡｌシールド膜の厚さは、ほぼ酸化
膜の厚さと同じか、これより薄くすればその下に熱応力
が伝わりにくくなることが考えられる。すなわちこの条
件を満たせば、酸化膜の下に形成した検出素子に及ぼす
熱応力が急に小さくなるので、検出素子の特性に与える
悪影響を防止することができる。

【００１０】しかし、前記のように、Ａｌシールド膜６
の厚さが０.１μｍと薄いと接続膜７との間に段差がで
きて電気的接続をとることが難しい。そこで、シリコン
基板にピエゾ抵抗検出素子を拡散しこの上に０.１μｍ
の絶縁膜を形成し、この上に１μｍ厚さのＡｌ電流供給
端子とＡｌ配線膜を形成し、０.１μｍのシールド薄膜
を形成し接続抵抗を調べた。この結果を図９に示す。端
面傾斜角を小さくすることによって、非導通の確率が減
少し７０度以下とすることによって全数の電気的接続を
確保することができた。

【００１１】図６に示すように配線膜形成後二つまたは
三つの沿面をカバーする形でシールド薄膜を蒸着形成し
た複数沿面接続構造の場合、端面傾斜角が大きくても、
非導通の確率が減少し８０度の場合でも全数の電気的接
続を確保することができた。これは蒸着法で成膜する場
合は蒸着ソースと試料ウェハの位置関係による方向依存
性があるため一つの沿面で接続できないことがあるが、
別の沿面で接続できるため導通の確率が高くなるためで
ある。

【００１２】また図７に示すように０.１μｍ厚さのシ
ールド薄膜と１μｍの配線膜の中間の厚みをもつ０.３
μｍ厚さの中継膜を設けた３重接続構造の場合、端面
傾斜角が大きくても、非導通の確率が減少し９０度の場
合でも全数の電気的接続を確保することができた。

【００１３】さらに図８に示すように、薄いシールド薄
膜を形成後、これと異なる材料で、シールド薄膜より厚
い接続膜をその上に重ねて形成した。この構造でも全数
の電気的接続を確保することができるようになる。シー
ルド薄膜と接続膜の材質が同じ場合、後で行う接続膜の
ホトエッチングプロセス時に先に形成したシールド薄膜
がエッチングされてしまうのでこの構造を実現できない
のでＡｌとＷ，Ｐｔ，poli−Ｓｉなど異なる材料で構成
する。

【００１４】シールド膜を所定電位に制御保持すること
により、抵抗値の安定化を図りブリッジ出力電圧のドリ
フトがなくなる。

【００１５】ブリッジオフセット電圧については、抵抗
値のシールド膜電圧依存性を利用し、少なくとも１個の
ゲージ抵抗の値を変化させ、これを打ち消す。更に、上
記オフセット電圧が温度変化によって変動する場合は、
シリコン基板の厚肉部に設けた温度ゲージの抵抗変化を
増幅器で電圧に変換し、シールド膜にこの電圧を与えこ
れを補正する。

【００１６】図１に本発明を圧力センサに実施した一例
を示す。（ａ）はシリコンチップの平面図、（ｂ）は局
部断面図、図２（ａ）は部組図そして図２（ｂ）はブリ
ッジ結線図である。

【００１７】１は（１００）の結晶方位をもつシリコン
基板、２１，２２は薄肉部１２に形成した２種類のピエ
ゾ抵抗で上面から圧力が加わると２１は抵抗が増加し、
２２は抵抗が減少するように配列配置されており、基板
の厚肉部１１まで延びた低抵抗部２３の一部で配線部４
によって４個の抵抗がブリッジ回路に結線されている。
５はボンディングパッドで電源の最高電位が接続される
パッドに基板とのコンタクト部８が設けられる。６は抵
抗をカバーするように絶縁膜９の上に設けたシールド薄
膜で、基板の厚肉部で低抵抗層１３上の接続膜７によっ
て基板電位に接続される。２はガラス板でシリコン基板
に静電接合されている。３はガラス板に接着した導圧穴
つき補強板である。

【００１８】例えば（ｂ）の局部断面図に示すように、
シリコン基板上１上に形成した複数の検出素子間を結線
する配線部４は、電気抵抗を小さくする必要があるため
１μｍと比較的厚く形成している。ところが熱ヒステリ
シスを低減するためシールド膜６は０.１μｍ以下と薄
くする必要がある。このように段差構造をもつセンサデ
バイスでは、両者間の電気的接続をとるために、経験的
に薄い膜の厚さを段差の約１／３以上にすればよいが、
この場合発生する熱ヒステリシスが大きく問題であっ
た。

【００１９】そこで、０.１μｍ以下のシールド膜６で
電気的接続をとるために、厚さ１μｍの接続膜７の端面
傾斜角を変えた試料の、電気的接続の良否を調べた。こ
の結果、端面傾斜角が９０度に近い試料では図３（ｂ）
のように矢印で示すシールド膜６と接続膜７の境界部に
導通不良が発生しこの試料はブリッジ出力電圧が通電時
に（ｂ）図の非導通のように変化した。端面傾斜角が７
０度以下とすることによって非導通の確率が減少し全数
の電気的接続を確保することができた。この試料は
（ｂ）図の導通のように安定であった。これは次のよう
に解釈することができる。シールド膜６と接続膜７は、
一般的には蒸着法またはスパッタ法で成膜する。この成
膜量は、蒸着ソースと試料ウェハの位置関係による方向
依存性があり、直角に配置された面に付着する厚さに比
べて、並行に置かれた面に付着する厚さは半分以下であ
る。端面傾斜角が７０度以下では付着量が十分で電気的
接続が確保されるが、７０度以上になると前記の方向依
存性によって傾斜面への付着量が少なくなる上、成膜量
が薄い場合は、蒸着装置やスパッタ装置内部の吸着ガス
が同時に膜中に取り込まれるため膜質が悪くなる。また
０.１μｍのシールド膜６と厚さ１μｍの接続膜７の境
界部にストレスマイグレーションによる欠陥が生じ導通
不良の確率が増える。

【００２０】図４に示すように半導体基板に形成するピ
エゾ抵抗ゲージは、その断面構造がＭＯＳ構造となって
おり、基板電位と酸化膜上に形成したシールド膜の電位
によって抵抗値が変化する。これは誘電体としての酸化
膜に帯電する電荷によってキャリアの通路が変化させら
れるためである。したがって抵抗の安定化のため両者の
電位を所定の値に制御保持することが必要である。ま
ず、基板の導電型がｎ型で抵抗がｐ型の場合、ｐｎ接合
が逆バイアスされゲージ抵抗の絶縁を確保するため基板
電位は、電源電圧の最高電位にする。シールド膜の電位
については、基本的には図２（ｂ）に示すように基板電
位と同じにする。前述の端面傾斜角が７０度以下とした
試料は、シールド膜と基板電位が一定値に制御保持され
るため抵抗が安定であり、ブリッジの出力も図３（ａ）
の導通のように安定である。

【００２１】図６（ａ）に本発明の別の実施例を示す平
面図と（ｂ）にシールド膜と接続膜の接続部拡大断面を
示す。導通不良の確率をさらに減らすため接続膜７を形
成後二つまたは三つの沿面をカバーする形でシールド膜
６を蒸着形成した複数沿面接続構造を採用した。この場
合、端面傾斜角が大きくても、非導通の確率が減少し８
０度の場合でも全数の電気的接続を確保することができ
た。これは蒸着法で成膜する場合は蒸着ソースと試料ウ
ェハの位置関係による方向依存性があるため一つの沿面
で接続できないことがあるが、別の沿面で接続できるた
め導通の確率が高くなるためである。

【００２２】図７に本発明のさらに別の実施例を示す。
（ａ）に平面図と（ｂ）にシールド膜と接続膜の部分拡
大断面図を示す。０.１μｍ厚さのシールド膜６と接続
膜７の中間の厚みをもつ０.３μｍ厚さの中継膜６７を
設けた３重接続構造とした場合、端面傾斜角が大きくて
も、非導通の確率が減少しほぼ９０度の場合でも全数の
電気的接続を確保することができた。

【００２３】図８に本発明のさらに別の実施例を示す。
（ａ）に平面図と（ｂ）にシールド膜と接続膜の部分拡
大断面図を示す。薄いシールド膜６を形成後、これと異
なる材料で、シールド薄膜より厚い接続膜７をその上に
重ねて形成した。シールド膜６と接続膜７の材質が同じ
場合、後で行う接続膜７のホトエッチングプロセス時に
先に形成したシールド膜６がエッチングされてしまうの
でこの構造を実現できない。そこでシールド膜６をＡｌ
で形成しＷ，Ｐｔ，poli−Ｓｉなど異なる材料で接続膜
７を構成する。この構造でも全数の電気的接続を確保す
ることができた。

【００２４】図９に本発明の接続部構造の効果説明図を
示す。前記した接続膜端面の角度,複数沿面，中間接続
体構造をとることによって０.１μｍ厚さでも接続不良
は無い。したがって熱ヒステリシスを防止でき特性の安
定なセンサを提供することができる。

【００２５】以上、本発明の一実施例を説明したが、対
象となるシールド部は高電位側，低電位側どちらの電極
に接続しても同様の効果が得られる。

【００２６】

【発明の効果】高精度，分解能力，安定な特性の改善さ
れたセンサが提供できる。

【００２７】本発明は、抵抗や容量を検出素子として用
いる小型センサの特性改善法に関し、特にシールド膜の
電位を所定の値に制御保持し安定性を図る。配線膜に接
続する段差部分の膜構造を工夫することにより、小型検
出素子の特性に悪影響を与えることなくシールド膜を所
定電位に接続保持する。これにより抵抗値を制御しブリ
ッジのオフセットを補償し、また表面イオンや水分の影
響を防止することによって検出素子の特性安定化を図る
ものである。ドリフトの発生原因は酸化膜表面の電位が
変動することにある。しかるに、表面電位の安定化を図
ればドリフトを低減できる。電源の高電位側に接続し、
その電位を一定にしたアルミシールドを行い、ゲージ抵
抗のドリフトを測定した結果、シールドの無い場合に比
べ極めて安定していることが確認できた。以上の効果を
含めまとめると（１）ブリッジ回路の電源の最高電位を基板電位に接続
し、シールド薄膜の電位を制御することによってオフセ
ット電圧を補償できる。

【００２８】（２）シールド薄膜の厚さを絶縁膜の厚さ
より薄くしたことにより熱ヒステリシスを防止できる。

【００２９】（３）シールド薄膜との非導通を無くしシ
ールド薄膜の電位を一定に保持しドリフトを防止する。

【００３０】接続膜部の端面傾斜角を７０度以下接続膜部の二つの沿面をカバーする構造中継膜（６７）を形成した構造シールド薄膜を形成後、異なる材料で、接続膜をその上
に重ねて形成（４）低抵抗接続層を介してオーミック接続し、基板電
位を一定に保持しドリフトを防止する。

【００３１】（５）接続膜と配線膜を基板の厚肉部に形
成し熱ヒステリシスを防止できる。

【図面の簡単な説明】

【図１】本発明を圧力センサに実施した一実施例。

【図２】本発明を圧力センサに実施した一実施例。

【図３】ドリフトの説明モデル図。

【図４】シールド膜の作用効果説明図。

【図５】シールド膜の作用効果説明図。

【図６】本発明の別の実施例を示す平面図と接続部拡大
断面図。

【図７】本発明の別の実施例を示す平面図と接続部拡大
断面図。

【図８】本発明のさらに別の実施例を示す平面図と接続
部拡大断面図。

【図９】本発明の接続部導通効果を示す説明図。

【符号の説明】

１…シリコン基板、２…ガラス板、３…補強板、４…配
線部、５…ボンディングパッド、６…シールド膜、７…
接続膜、８…コンタクト部、９…絶縁膜、１１…厚肉
部、１２…薄肉部、１３…低抵抗層、２１，２２…抵
抗、２３…低抵抗部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐瀬昭茨城県勝田市大字市毛882番地株式会社日立製作所計測器事業部内 (72)発明者島添道隆茨城県勝田市大字市毛882番地株式会社日立製作所計測器事業部内 (72)発明者丸山泰男東京都千代田区神田駿河台四丁目６番地株式会社日立製作所内 (72)発明者飛田朋之茨城県勝田市大字市毛882番地株式会社日立製作所計測器事業部内 (56)参考文献特開平７−103837（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01L 9/04 101 H01L 29/84

Claims

(57)【特許請求の範囲】

【請求項１】一つの導電型を有するシリコン基板（１）
と、前記シリコン基板（１）の一部を加工して形成された薄
肉部と、前記導電型とは異なる導電型を有する検出素子群（２
１，２２）と、前記検出素子群（２１，２２）から前記シリコン基板
（１）の厚肉部まで延びる低抵抗部（２３）と、前記検出素子群（２１，２２）と前記低抵抗部（２３）
とブリッジ回路を形成する配線部(４)と、前記検出素子群（２１，２２）上に絶縁膜（９）を介し
て形成したシールド薄膜（６）とを備え、前記シリコン基板（１）を電源電圧の最高電位かそれ以
上の電位に接続し、前記シールド薄膜（６）を前記シリコン基板（１）の厚
肉部上に延長形成して接続膜（７）を介して前記シリコ
ン基板（１）の電位に接続したセンサであって、前記接続膜（７）の端面傾斜角が７０度以下に形成さ
れ、前記シールド薄膜（６）が前記端面に接続されたこ
とを特徴とするセンサ。
【請求項２】請求項１に記載のセンサにおいて、前記シールド薄膜（６）の厚さを前記薄肉部に形成した
絶縁膜の厚さより薄くしたことを特徴とするセンサ。
【請求項３】請求項１または２に記載のセンサにおい
て、前記シールド薄膜（６）の厚さを０.１μｍ以上とした
ことを特徴とするセンサ。
【請求項４】一つの導電型を有するシリコン基板（１）
と、前記シリコン基板（１）の一部を加工して形成された薄
肉部と、前記導電型とは異なる導電型を有する検出素子群（２
１，２２）と、前記検出素子群（２１，２２）から前記シリコン基板
（１）の厚肉部まで延びる低抵抗部（２３）と、前記検出素子群（２１，２２）と前記低抵抗部（２３）
とブリッジ回路を形成する配線部(４)と、前記検出素子群（２１，２２）上に絶縁膜（９）を介し
て形成したシールド薄膜（６）とを備え、前記シリコン基板（１）を電源電圧の最高電位かそれ以
上の電位に接続し、前記シールド薄膜（６）を前記シリコン基板（１）の厚
肉部上に延長形成して接続膜（７）を介して前記シリコ
ン基板（１）の電位に接続したセンサであって、前記接続膜（７）の端面傾斜角が８０度以下に形成さ
れ、前記シールド薄膜（６）が、前記接続膜（７）の二つま
たは三つの沿面をカバーし、前記端面に接続されたこと
を特徴とするセンサ。