JP3314355B2 - 表面形状認識用センサ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、人間の指紋や動物
の鼻紋等の微細な凹凸を有する表面形状を認識する表面
形状認識用センサ回路に関する。

【０００２】

【従来の技術】表面形状を認識するセンサとして、特に
指紋検出をターゲットとしたものが報告されている。ま
た、指紋のパターンを検出する技術として、ＬＳＩ製造
技術を用いた容量検出形のセンサが提案されている。こ
れは例えば、’ＩＳＳＣＣ ＤＩＧＥＳＴ ＯＦ ＴＥ
ＣＨＮＩＣＡＬ ＰＡＰＥＲＳ’ ＦＥＢＲＵＡＲＹ１
９９８ ｐｐ．２８４〜２８５に記載されている。容量
検出形のセンサは、ＬＳＩチップ上に２次元に配列され
た小さなセンスユニットの電極と絶縁膜を介して触れた
指の皮膚との間に形成される静電容量を検出して、指紋
の凹凸パターンを感知するものである。指紋の凹凸によ
り形成される容量の値が異なるため、この容量差を検出
することで指紋の凹凸を感知することができる。

【０００３】図２０は、この原理を用いた従来の表面形
状認識用センサ回路の基本構成を示すブロック図であ
る。すなわち、従来の表面形状認識用センサ回路は、電
極と絶縁膜を介して触れた指の皮膚との間に形成される
静電容量からなる検出素子１１０と、検出素子１１０の
静電容量の値に応じた電圧信号を発生する信号発生回路
１２０と、信号発生回路１２０による電圧信号を変換し
て出力する出力回路１４０とにより構成されている。

【０００４】図２１は、従来の表面形状認識用センサ回
路の配置図である。この表面形状認識用センサ回路は、
上記検出素子１１０、信号発生回路１２０及び出力回路
１４０をそれぞれ複数個づつ有している。このうち、検
出素子１１０及び信号発生回路１２０各１個づつで一組
のセンスユニット１０１が構成され、各センスユニット
１０１はＬＳＩチップ上に２次元配列されてセンサアレ
イ１０２を形成している。また、各出力回路１４０はセ
ンサアレイ１０２の周辺に配置されて、出力部１０４を
形成している。

【０００５】検出素子１１０の静電容量の値はセンスユ
ニット１０１の電極と指の皮膚との距離によって決まる
ため、指紋の凹凸によって検出素子１１０の静電容量の
値は異なる。したがって、指をセンサアレイ１０２上に
押下すると、各センスユニット１０１から指紋の凹凸に
応じた電圧信号が出力される。この電圧信号は出力部１
０４で指紋の凹凸を反映した所望の信号に変換され、指
紋パターンが検出される。

【０００６】引き続き、図２０に示した表面形状認識用
センサ回路の構成及び動作について更に詳しく説明す
る。図２２は、この表面形状認識用センサ回路の回路図
である。図２２において、Ｃｆはセンスユニット１０１
の電極と絶縁膜を介して触れた指の皮膚との間に形成さ
れる静電容量である。センスユニット１０１の電極は、
ＮchＭＯＳトランジスタＱ３を介して、電流Ｉの電流源
１２１の入力側に接続されている。また、電極とトラン
ジスタＱ３との節点Ｎ１には、出力回路１４０の入力側
が接続されている。また、節点Ｎ１にはＰchＭＯＳトラ
ンジスタＱ１を介して、電源電圧ＶDDが印加される。こ
の節点Ｎ１は寄生容量Ｃｐ１を有している。さらに、ト
ランジスタＱ１，Ｑ３のゲート端子にはそれぞれ信号Ｐ
ＲＥ（バー），ＲＥが印加される。容量Ｃｆにより検出
素子１１０が構成され、電流源１２１とトランジスタＱ
３とにより信号発生回路１２０が構成される。

【０００７】図２３は、図２２に示した表面形状認識用
センサ回路の動作を説明するためのタイミングチャート
である。最初、トランジスタＱ１のゲート端子にはＨｉ
ｇｈレベル（ＶDD）の信号ＰＲＥ（バー）が与えられ、
トランジスタＱ３のゲート端子にはＬｏｗレベル（ＧＮ
Ｄ）の信号ＲＥが与えられている。したがって、このと
きトランジスタＱ１，Ｑ３はともに導通していない。こ
の状態で信号ＰＲＥ（バー）がＨｉｇｈレベルからＬｏ
ｗレベルに変化すると、トランジスタＱ１が導通状態に
なる。このときトランジスタＱ３は非導通状態のままで
あるから、節点Ｎ１の電位がＶDDにプリチャージされ
る。

【０００８】プリチャージが終了した後、信号ＰＲＥ
（バー）がＨｉｇｈレベルに変化すると同時に信号ＲＥ
がＨｉｇｈレベルに変化する。これによりトランジスタ
Ｑ１が非導通状態に、トランジスタＱ２が導通状態にな
り、電流源１２１により節点Ｎ１に充電された電荷が引
き抜かれる。この結果、節点Ｎ１の電位が低下する。信
号ＲＥをＨｉｇｈレベルにする期間をΔｔとすると、Δ
ｔ経過後の節点Ｎ１の電位低下ΔＶはＩΔｔ／（Ｃｆ＋
Ｃｐ１）になる。

【０００９】電流Ｉ、期間Δｔ及び寄生容量Ｃｐ１はそ
れぞれ一定であるから、電位低下ΔＶは容量Ｃｆによっ
て決定される。センスユニット１０１はセンサの電極と
指の皮膚との距離によって決まるので、指紋の凹凸によ
って容量Ｃｆの値は異なる。このことから、指紋の凹凸
を反映して低下電位ΔＶの大きさが変化する。この電位
低下ΔＶが入力信号として出力回路１４０に供給される
ので、出力回路１でΔＶの大小が識別され、指紋の凹凸
を反映した信号が出力される。

【００１０】

【発明が解決しようとする課題】しかしながら、従来の
表面形状認識用センサ回路の場合、節点Ｎ１の寄生容量
Ｃｐ１が大きいと電位低下ΔＶが小さくなってしまう。
実際に図２２に示した回路をＬＳＩ製造技術を用いて実
現すると、容量Ｃｆよりも大きな寄生容量Ｃｐ１が形成
されてしまう。電流源１２１の電流Ｉ又は信号ＲＥをＨ
ｉｇｈレベルにする期間Δｔを大きくすることで、電位
低下ΔＶを大きくすることも可能である。しかし、電流
Ｉが大きいと製造ばらつきをもつ各センスユニット１０
１の制御が困難となるので、検出精度を高めるには電流
Ｉはむしろ小さいほうが望ましい。また、検出時間の関
係から期間Δｔもあまり大きくすることはできない。

【００１１】この結果、出力回路１４０に入力される信
号としてのΔＶが減少し、ノイズマージンや製造ばらつ
き等により出力結果が変動して、表面形状の検出精度が
低下してしまう。したがって、上記したように、製造過
程で形成される寄生容量Ｃｐ１ような寄生素子の影響に
より、指紋の凹凸を反映した信号変化が減少し、表面形
状認識用センサ回路の検出精度が低下してしまうという
問題があった。

【００１２】本発明はこのような課題を解決するために
なされたものであり、その目的は、表面形状認識用セン
サ回路の検出精度を向上させることにある。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明の表面形状認識用センサ回路は、二次元的に
配置されかつ認識対象の接触により電気量が変化する複
数の検出手段と、検出手段の電気量に応じた信号を発生
する第１の信号発生手段と、第１の信号発生手段による
信号を変換して出力する出力手段とを備え、出力手段の
出力信号に基づき認識対象の表面形状が認識される表面
形状認識用センサ回路において、基準信号を発生する基
準信号発生手段と、出力手段の入力側に接続されかつ第
１の信号発生手段による信号のレベルを増幅して出力手
段に出力するとともにその増幅度を第１の信号発生手段
による信号のレベルと基準信号のレベルの大小に基づき
変化させる増幅手段とを備え、基準信号発生手段は、所
定電気量をもつ基準手段と、基準手段の所定電気量に対
応した基準信号を発生する第２の信号発生手段とを備
え、増幅手段は、１個の入力端子と２個の出力端子とを
有しかつ入力端子と一方の出力端子との電位差の絶対値
がしきい値の絶対値より大きい場合に２個の出力端子の
間が導通状態となる第１及び第２の素子と、第１の素子
は、一方の出力端子が検出手段に接続されるとともに入
力端子が第２の素子の他方の出力端子に接続され、第２
の素子は、一方の出力端子が基準手段に接続されるとと
もに入力端子が第１の素子の他方の出力端子に接続さ
れ、第１及び第２の素子それぞれの他方の出力端子に接
続されかつ第１及び第２の信号発生手段の停止時に第１
及び第２の素子それぞれの入力端子及び一方の出力端子
の電位差の絶対値がしきい値の絶対値以下になるように
各他方の出力端子に電圧を印加して第１及び第２の信号
発生手段の動作時に電圧の印加を停止する第１のスイッ
チ手段とを備え、第１及び第２の素子それぞれの他方の
出力端子の少なくとも一方に出力手段が接続されている
ことを特徴とする。また、本発明の表面形状認識用セン
サ回路は、二次元的に配置されかつ認識対象の接触によ
り電気量が変化する複数の検出手段と、検出手段の電気
量に応じた信号を発生する第１の信号発生手段と、第１
の信号発生手段による信号を変換して出力する出力手段
とを備え、出力手段の出力信号に基づき認識対象の表面
形状が認識される表面形状認識用センサ回路において、
基準信号を発生する基準信号 発生手段と、出力手段の入
力側に接続されかつ第１の信号発生手段による信号のレ
ベルを増幅して出力手段に出力するとともに、増幅度を
第１の信号発生手段による信号のレベルと基準信号のレ
ベルの大小に基づき変化させる増幅手段とを備え、基準
信号発生手段は、所定電気量をもつ基準手段と、基準手
段の所定電気量に対応した基準信号を発生する第２の信
号発生手段とを有し、増幅手段は、１個の入力端子と２
個の出力端子とを有しかつ入力端子と一方の出力端子と
の電位差の絶対値がしきい値の絶対値より大きい場合に
２個の出力端子の間が導通状態となる第１及び第２の素
子と、第１の素子は、一方の出力端子が検出手段に接続
されるとともに入力端子が第２の素子の他方の出力端子
に接続され、第２の素子は、一方の出力端子が基準手段
に接続されるとともに入力端子が第１の素子の他方の出
力端子に接続され、第１及び第２の素子それぞれの他方
の出力端子に接続されかつ第１及び第２の信号発生手段
の停止時に第１及び第２の素子それぞれの入力端子及び
一方の出力端子の電位差の絶対値がしきい値の絶対値以
下になるように各他方の出力端子に電圧を印加して第１
及び第２の信号発生手段の動作時に電圧の印加を停止す
る第１のスイッチ手段とを備え、出力手段は、第１及び
第２の素子それぞれの他方の出力端子の両方に接続され
た差動形の出力手段であることを特徴とする。また、上
述した表面形状認識用センサ回路において、増幅手段
は、さらに、第１及び第２の素子それぞれの他方の出力
端子の間に接続されかつ第１及び第２の信号発生手段の
停止時に前記他方の出力端子の間を短絡するとともに第
１及び第２の信号発生手段の動作時に前記他方の出力端
子の間を開放する第２のスイッチ手段を備えていてもよ
い。ここで、基準信号発生手段は、対応する増幅手段の
近傍に配置されていてもよい。また、基準信号発生手段
は、互いに近接する複数の増幅手段により共用されてい
てもよいし、増幅手段毎に設けられていてもよい。ま
た、上述した表面形状認識用センサ回路において、検出
手段は、容量であり、増幅手段の入力側が検出手段と第
１の信号発生手段との節点に接続されている構成として
もよい。また、検出手段は、認識対象の接触により抵抗
値が変化する可変抵抗素子であり、第１の信号発生手
段、検出手段及び増幅手段がこの順に直列接続されてい
る構成としてもよい。また、検出手段は、マイクロマシ
ン技術により形成されかつ認識対象の接触に基づき回路
を開閉するスイッチ素子であり、第１の信号発生手段、
検出手段及び増幅手段がこの順に直列接続されている構
成としてもよい。

【００１４】検出手段の電気量に応じた信号のレベルを
増幅手段で増幅してから出力手段に供給することによ
り、出力手段の入力信号の減衰を抑制することができ
る。また、基準信号発生手段を設け、検出手段の電気量
に応じた信号と基準信号それぞれの信号レベルの大小に
基づき、増幅手段の増幅度を変化させることにより、検
出手段の電気量に応じた信号のレベルの大小を増長させ
ることができる。

【００１５】

【発明の実施の形態】（第１の参考例） 図１は、本発明による表面形状認識用センサ回路に関連
する第１の参考例の全体を示す斜視図である。この表面
形状認識用センサ回路はセンスユニット１を構成単位と
している。各センスユニット１はＬＳＩチップ上に互い
に離間して格子状に配置され、センサアレイ２を形成し
ている。

【００１６】図２は、図１に示したセンスユニット１の
構成を示すブロック図である。すなわちセンスユニット
１は、人間の指３などの認識対象の接触により電気量が
変化する検出素子１０と、この検出素子１０の電気量に
応じた信号を発生する第１の信号発生回路２０と、この
信号発生回路２０による信号のレベルを増幅して出力す
る信号増幅回路３０と、この信号増幅回路３０の出力信
号を所望の信号に変換して出力する出力回路４０とによ
って構成されている。図２は、後述するセンスユニット
１のセンサ電極と指３の皮膚との間に形成される静電容
量からなる検出素子１０を用いた表面形状認識用センサ
回路を示しており、この場合、検出素子１０と信号発生
回路２０との節点に信号増幅回路３０の入力側が接続さ
れ、この信号増幅回路３０の出力側に出力回路４０が接
続される。

【００１７】図３は、図２における検出素子１０の構成
を示す断面図である。すなわち、ＬＳＩ等の形成された
半導体基板１１上に下層絶縁膜１２が形成され、この下
層絶縁膜１２上に配線１３が形成されている。さらに配
線１３及び下層絶縁膜１２上に層間絶縁膜１４が形成さ
れており、この層間絶縁膜１４上に例えば平面形状が矩
形のセンサ電極１６が形成されている。このセンサ電極
１６は、層間絶縁膜１４に形成されたスルーホール内の
プラグ１５を介して、配線１３に接続されている。そし
て、層間絶縁膜１４上にパシベーション膜１７がセンサ
電極１６を覆うように形成されている。なお、図示しな
いが、配線１３には図２における信号発生回路２０及び
信号増幅回路３０が接続されている。

【００１８】このような構成において、指紋検出対象の
指３がセンサアレイ２に押下されてパシベーション膜１
７に接触すると、センサ電極１６上ではパシベーション
膜１７に触れた指３の皮膚が電極として機能して、セン
サ電極１６との間に静電容量が形成される。指先の指紋
は、皮膚の凹凸により形成されている。このため、指３
をパシベーション膜１７に接触させた場合、電極として
の皮膚とセンサ電極１６との距離は、指紋を形成してい
る凹部と凸部とで異なることになる。そして、この距離
の違いは、容量の違いとしてあらわれる。

【００１９】各センスユニット１では、検出素子１０の
容量に応じた信号が信号発生装置２０から出力される。
この信号は、信号増幅回路３０でレベル増幅された後、
出力回路４０で所望の信号に変換されて、各センスユニ
ット１から出力される。各センスユニット１から出力さ
れた信号は指紋の凹凸を反映した信号である。したがっ
て、これらの信号を基に指紋パターンを検出することが
できる。

【００２０】図１に示した表面形状認識用センサ回路
は、照合のための指紋データが格納された記憶部と、記
憶部に用意されている指紋データと表面形状認識用セン
サ回路によって検出された指紋とを比較照合する認識処
理部とが集積されたＬＳＩチップ上に搭載されてもよ
い。このように、１つのＬＳＩチップ上に構成すること
で、データ転送時における情報の改竄などが困難にな
り、機密保持性能を向上させることができる。

【００２１】次に、図２に示したセンスユニット１につ
いて更に詳しく説明する。図４は、このセンスユニット
１の回路図である。図４において、Ｃｆは図３における
センサ電極１６と指３の皮膚との間に形成される静電容
量である。容量Ｃｆを形成するセンサ電極１６はＮchＭ
ＯＳトランジスタＱ３ａのドレイン端子に接続されてお
り、このトランジスタＱ３ａのソース端子は電流Ｉの電
流源２１ａの入力側に接続されている。また、センサ電
極１６とトランジスタＱ３ａとの節点Ｎ１ａには、Ｎch
ＭＯＳトランジスタ（第１の素子）Ｑ２ａのソース端子
が接続されている。このトランジスタＱ２ａのドレイン
端子には、ソース端子に電源電圧ＶDDが印加されたＰch
ＭＯＳトランジスタＱ１ａのドレイン端子と、ドレイン
端子に電源電圧ＶDDが印加されソース端子が抵抗Ｒａを
介して接地に接続されたＮchＭＯＳトランジスタＱ４ａ
のゲート端子とが接続されている。このトランジスタＱ
４ａのソース端子にインバータゲート４１が接続されて
いる。

【００２２】各トランジスタＱ１ａ，Ｑ３ａのゲート端
子にはそれぞれ信号ＰＲＥ（バー），ＲＥが印加され
る。また、トランジスタＱ２ａのゲート端子には定電圧
源からバイアス電圧ＶＧが印加される。ここで、トラン
ジスタＱ２ａが非導通状態になるゲート−ソース間のし
きい値電圧をＶthとすると、ＶDD＞ＶＧ−Ｖthとなるよ
うに電圧ＶDD，ＶＧが設定される。また、節点Ｎ１ａ，
Ｎ２ａはそれぞれ寄生容量Ｃｐ１ａ，Ｃｐ２ａを有して
いる。

【００２３】容量Ｃｆにより検出素子１０が構成され、
電流源２１ａとトランジスタＱ３ａとにより信号発生回
路２０が構成され、トランジスタＱ１ａ，Ｑ２ａにより
信号増幅回路３０が構成され、トランジスタＱ４ａと抵
抗Ｒａとインバータゲート４１とにより出力回路４０が
構成される。図４に示した表面形状認識用センサ回路
は、節点Ｎ１ａ，Ｎ２ａ間にトランジスタＱ２ａが付加
されている点で、図２２に示した従来の表面形状認識用
センサ回路と異なる。

【００２４】図５は、図４に示したセンスユニット１の
動作を説明するためのタイミングチャートであり、図５
（ａ）はトランジスタＱ１ａを制御する信号ＰＲＥ（バ
ー）の電位変化を示し、図５（ｂ）はトランジスタＱ３
ａを制御する信号ＲＥの電位変化を示し、図５（ｃ）は
節点Ｎ１ａ，Ｎ２ａそれぞれの電位変化を示している。
最初、トランジスタＱ１ａのゲート端子にはＨｉｇｈレ
ベル（ＶDD）の信号ＰＲＥ（バー）が与えられ、トラン
ジスタＱ３ａのゲート端子にはＬｏｗレベル（ＧＮＤ）
の信号ＲＥが与えられている。したがって、このときト
ランジスタＱ１ａ，Ｑ３ａはともに導通していない。

【００２５】この状態で信号ＰＲＥ（バー）がＨｉｇｈ
レベルからＬｏｗレベルに変化すると、トランジスタＱ
１ａが導通状態になる。このときトランジスタＱ３ａは
非導通状態のままであり、信号発生回路２０は停止状態
にあるから、節点Ｎ２ａの電位がＶDDにプリチャージさ
れる。また、トランジスタＱ２ａのゲート−ソース間電
圧がしきい値電圧Ｖthに達してトランジスタＱ２ａが非
導通状態になるまで、節点Ｎ１ａが充電される。これに
より、節点Ｎ１ａの電位がＶＧ−Ｖthにプリチャージさ
れる。

【００２６】プリチャージが終了した後、信号ＰＲＥ
（バー）がＨｉｇｈレベルに変化すると、トランジスタ
Ｑ１ａが非導通状態になる。これと同時に信号ＲＥがＨ
ｉｇｈレベルに変化すると、トランジスタＱ３ａが導通
状態になり、信号発生回路２０が動作状態に変化する。
そして、電流源２１ａにより節点Ｎ１ａに充電された電
荷が引き抜かれ、節点Ｎ１ａの電位がわずかに低下する
と、トランジスタＱ２ａのゲート−ソース間電圧がしき
い値電圧Ｖthより大きくなり、トランジスタＱ２ａが導
通状態に変化する。これにより節点Ｎ２ａの電荷も引き
抜かれ、節点Ｎ２ａの電位低下が開始する。

【００２７】ところで、寄生容量Ｃｐ２ａはトランジス
タＱ１ａ，Ｑ２ａそれぞれのドレイン端子の寄生容量と
トランジスタＱ４ａのゲート端子の寄生容量とが主であ
る。この寄生容量Ｃｐ２ａについては、実際のレイアウ
トにより、図２２に示した従来の表面形状認識用センサ
回路における寄生容量Ｃｐ１に比べてかなり小さくする
ことができる。このため、上述したように節点Ｎ２ａで
電位低下が開始すると、節点Ｎ２ａの電位は急激に低下
する。そして、節点Ｎ２ａの電位が節点Ｎ１ａの電位と
同電位になると、その後節点Ｎ２ａの電位低下は緩やか
になる。

【００２８】信号ＲＥをＨｉｇｈレベルにする期間をΔ
ｔとすると、Δｔ経過後の節点Ｎ１ａの電位低下ΔＶは
ＶDD−（ＶＧ−Ｖth）＋ＩΔｔ／（Ｃｆ＋Ｃｐ１ａ）に
なる。ここで、寄生容量Ｃｐ２ａは寄生容量Ｃｐ１ａに
対して十分小さいとしている。したがって、図４に示し
た表面形状認識用センサ回路では、従来の表面形状認識
用センサ回路に比べて電位低下ΔＶの大きさをＶDD−
（ＶＧ−Ｖth）だけ大きくすることができる。これによ
り、節点Ｎ１ａの寄生容量Ｃｐ１ａが大きくても、電位
低下ΔＶが大きくなる。

【００２９】出力回路４０では、入力信号としての電位
低下ΔＶに応じて、トランジスタＱ４ａのソース−ドレ
イン間に流れる電流が変化する。この電流変化は抵抗Ｒ
ａにより電圧変化に変換される。インバータゲート４１
は、所定の論理しきい値により信号をデジタル信号に変
換するものである。すなわち、インバータゲート４１の
入力電圧がしきい値よりも小さければ、センスユニット
１に凹部が接触したことを意味する信号がインバータゲ
ート４１から出力される。逆に、インバータゲート４１
の入力電圧がしきい値よりも大きければ、センスユニッ
ト１に凸部が接触したことを意味する信号が出力され
る。

【００３０】節点Ｎ２ａの電位低下ΔＶがＶDD−（ＶＧ
−Ｖth）だけ大きくなれば、インバータゲート４１のし
きい値を設定できる幅が広がる。これにより、インバー
タゲート４１がノイズにより誤動作しないようにしきい
値を設定することができるので、表面形状認識用センサ
回路の検出精度を向上させることができる。

【００３１】さらに、図４に示したセンスユニット１で
は、検出素子１０と信号発生回路２０と信号増幅回路３
０と出力回路４０によってセンスユニット１が形成され
ている。すなわち、信号発生回路２０と信号増幅回路３
０とが、対応する検出素子１０の近傍に配置されている
ので、検出素子１０に接続する寄生容量Ｃｐ１ａ等の寄
生素子が小さくなる。また、出力回路４０が、対応する
信号増幅回路３０の近傍に配置されているので、信号増
幅回路３０，出力回路４０間の寄生容量Ｃｐ２ａが小さ
くなる。したがって、製造過程で形成され信号減衰に寄
与する寄生素子を抑制することができるので、出力回路
４０の入力信号（ΔＶ）を更に大きくすることができ
る。

【００３２】なお、必要に応じてインバータゲート４１
の代わりに他の素子を使用してもよい。例えば、出力回
路４０から検出素子１０の電気量に応じたアナログ信号
を出力する場合には、アナログ増幅回路が適用される。
また、検出素子１０の電気量に応じた信号をデジタル多
値に変換する場合には、Ａ／Ｄ変換器が用いられる。ま
た、クロック信号により制御されるラッチ回路等によっ
てデータをサンプリングすることで、信号量を時間軸に
対応させることもできる。また、絶縁膜を介して対向配
置された一対のセンサ電極を有し、指紋の凹凸に応じて
上部電極が上下に変位することにより値が変化する容量
Ｃｆを検出素子１０として用いてもよい。

【００３３】また、電流源２１ａを用いて構成された信
号発生回路２０に代えて、図６に示すように容量Ｃｓを
用いて構成された第１の信号発生回路２２を使用するこ
ともできる。この信号発生回路２２では、スイッチＳＷ
１の一方の固定端子が検出素子１０に接続され、他方の
固定端子が接地に接続され、可動端子が容量Ｃｓに接続
されている。信号発生回路２２では、図４におけるトラ
ンジスタＱ１ａの導通時にスイッチＳＷ１が容量Ｃｓを
接地に接続して、事前に容量Ｃｓの電荷を放電してお
く。そして、トランジスタＱ１ａの非導通時にスイッチ
ＳＷ１が容量Ｃｓを検出素子１０に接続して、一定の電
荷を容量Ｃｓに充電させることで、検出素子１０の電気
量に応じた信号を発生させることができる。

【００３４】（第１の実施の形態） 図７は、本発明による表面形状認識用センサ回路の第１
の実施の形態のセンスユニット１の構成を示すブロック
図である。図７において、図２と同一部分は同一符号を
もって示し、その説明を適宜省略する。図７に示したセ
ンスユニット１は、基準信号を発生する基準信号発生回
路５０を備えるとともに、信号増幅回路３１が信号発生
回路２０による信号のレベルと基準信号のレベルの大小
に基づき増幅度を変化させる手段を含んでおり、この点
で図２に示したセンスユニット１と異なる。

【００３５】図８は、図７に示したセンスユニット１の
回路図である。図８において、図４と同一部分は同一符
号をもって示し、その説明を適宜省略する。図８に示し
たセンスユニット１は、図４に示したセンスユニット１
に、基準素子５１と、第２の信号発生回路５２と、Ｎch
ＭＯＳトランジスタ（第２の素子）Ｑ２ｂと、ＰchＭＯ
ＳトランジスタＱ１ｂとを付加して形成される。基準素
子５１は検出素子１０を模擬する素子である。図８に示
したセンスユニット１の場合、検出素子１０が容量Ｃｆ
により構成されるので、基準素子５１は容量Ｃｒで構成
される。

【００３６】容量Ｃｒは、センスユニット１に指紋の凸
部が触れたか凹部が触れたかを区別するしきい値として
利用される。この容量Ｃｒの値は、指紋の凸部が触れた
ときに形成される容量Ｃｆと、凹部が触れたときに形成
される容量Ｃｆとの間の値に設定される。なお、指紋の
凹部が触れたときに形成される容量Ｃｆの値に容量Ｃｒ
の値が設定されても、上記しきい値として有効に機能す
る。容量Ｃｒは配線を用いて形成される素子又は半導体
素子により形成される。したがって例えば、ＭＩＭ（me
tal-insulator-metal ）容量及びＰＩＰ（polysilicon-
insulator-polysilicon ）容量などのように配線間に絶
縁膜が挿入されて形成された容量や、ＭＯＳ容量により
容量Ｃｒを実現することができる。

【００３７】信号発生回路５２は容量Ｃｒに対応した基
準信号を発生するものであり、信号発生回路２０と同じ
回路構成をしている。すなわち、信号発生回路５２は電
流源２１ｂとＮchＭＯＳトランジスタＱ３ｂとによって
構成されており、これらはそれぞれ信号発生回路２０を
構成する電流源２１ａ，ＮchＭＯＳトランジスタＱ３ａ
と同じ特性を有している。基準信号発生回路５０は上記
基準素子５１と信号発生回路５２とによって構成されて
いる。よって、この基準信号発生回路５０が発生する基
準信号は、検出素子１０が上記しきい値として設定され
た容量を有している場合に信号発生回路２０より発生す
る信号と同じレベルの信号となる。

【００３８】基準素子５１と信号発生回路５２との節点
Ｎ１ｂには、ＮchＭＯＳトランジスタＱ２ｂのソース端
子が接続されている。このトランジスタＱ２ｂのドレイ
ン端子には、ソース端子に電源電圧ＶDDが印加されたＰ
chＭＯＳトランジスタＱ１ｂのドレイン端子が接続され
ている。図４に示したセンスユニット１では、トランジ
スタＱ２ａのゲート端子は定電圧源に接続されていた
が、図８に示したセンスユニット１ではトランジスタＱ
２ａのゲート端子はトランジスタＱ２ｂのドレイン端子
に接続されている。また、トランジスタＱ２ｂのゲート
端子はトランジスタＱ２ａのドレイン端子に接続されて
いる。なお、トランジスタＱ１ｂ，Ｑ２ｂはそれぞれト
ランジスタＱ１ａ，Ｑ２ａと同じ特性を有している。

【００３９】各トランジスタＱ１ｂ，Ｑ３ｂのゲート端
子にはそれぞれ信号ＰＲＥ（バー），ＲＥが印加され
る。また、節点Ｎ１ｂ，Ｎ２ｂはそれぞれ寄生容量Ｃｐ
１ｂ，Ｃｐ２ｂを有している。トランジスタＱ１ａ，Ｑ
１ｂにより第１のスイッチ手段が構成され、この第１の
スイッチ手段とトランジスタＱ２ａ，Ｑ２ｂにより信号
増幅回路３１が構成される。

【００４０】図９は、図８に示したセンスユニット１の
動作を説明するためのタイミングチャートであり、図８
（ａ）はトランジスタＱ１ａ，Ｑ１ｂを制御する信号Ｐ
ＲＥ（バー）の電位変化を示し、図８（ｂ）はトランジ
スタＱ３ａ，Ｑ３ｂを制御する信号ＲＥの電位変化を示
し、図８（ｃ）は節点Ｎ２ａの電位変化を示している。
最初、トランジスタＱ１ａ，Ｑ１ｂのゲート端子にはＨ
ｉｇｈレベル（ＶDD）の信号ＰＲＥ（バー）が与えら
れ、トランジスタＱ３ａ，Ｑ３ｂのゲート端子にはＬｏ
ｗレベル（ＧＮＤ）の信号ＲＥが与えられている。した
がって、このときトランジスタＱ１ａ，Ｑ１ｂ，Ｑ３
ａ，Ｑ３ｂのいずれも導通していない。

【００４１】この状態で信号ＰＲＥ（バー）がＨｉｇｈ
レベルからＬｏｗレベルに変化すると、トランジスタＱ
１ａ，Ｑ１ｂが導通状態になる。このときトランジスタ
Ｑ３ａ，Ｑ３ｂは非導通状態のままであり、信号発生回
路２０，５２は停止状態にあるから、節点Ｎ２ａ，Ｎ２
ｂの電位がＶDDにプリチャージされる。また、トランジ
スタＱ２ａ，Ｑ２ｂのゲート−ソース間電圧がしきい値
電圧Ｖthに達してトランジスタＱ２ａ，Ｑ２ｂが非導通
状態になるまで、節点Ｎ１ａ，Ｑ１ｂが充電される。こ
のときトランジスタＱ２ａ，Ｑ２ｂのゲート端子には電
圧ＶDDが印加されているので、節点Ｎ１ａ，Ｎ１ｂの電
位がＶDD−Ｖthにプリチャージされる。

【００４２】プリチャージが終了した後、信号ＰＲＥ
（バー）がＨｉｇｈレベルに変化すると、トランジスタ
Ｑ１ａ，Ｑ１ｂが非導通状態になる。これと同時に信号
ＲＥがＨｉｇｈレベルに変化すると、トランジスタＱ３
ａ，Ｑ３ｂが導通状態になり、信号発生回路２０，５２
が動作状態に変化する。そして、電流源２１ａ，２１ｂ
により節点Ｎ１ａ，Ｎ１ｂに充電された電荷が引き抜か
れ、節点Ｎ１ａ，Ｎ１ｂの電位がわずかに低下すると、
トランジスタＱ２ａ，Ｑ２ｂのゲート−ソース間電圧が
しきい値電圧Ｖthより大きくなり、トランジスタＱ２
ａ，Ｑ２ｂが導通状態に変化する。これにより節点Ｎ２
ａ，Ｎ２ｂの電荷も引き抜かれ、節点Ｎ２ａ，Ｎ２ｂの
電位低下が開始する。

【００４３】ここで、容量Ｃｆ＞容量Ｃｒの場合、節点
Ｎ１ｂの電位の方がＮ１ａの電位よりも低くなる。これ
により、トランジスタＱ２ｂの導通抵抗がトランジスタ
Ｑ２ａの導通抵抗よりも小さくなるので、節点Ｎ２ｂの
電位が節点Ｎ２ａよりも早く低下する。この節点Ｎ２ｂ
の電位低下はＮchＭＯＳトランジスタＱ２ａのゲート端
子に入力されるので、トランジスタＱ２ａの導通抵抗が
大きくなる。このため、節点Ｎ２ａの電位低下ΔＶが小
さく抑えられる。

【００４４】一方、この節点Ｎ２ａの電位はＮchＭＯＳ
トランジスタＱ２ｂのゲート端子に入力されるので、ト
ランジスタＱ２ｂの導通抵抗の変化は小さい。この結
果、節点Ｎ２ｂの電位は更に低下するので、トランジス
タＱ２ａの導通抵抗が更に大きくなる。このように、ト
ランジスタＱ２ａ，Ｑ２ｂが交差接続されていることに
より、これらの動作は増長され、結果としてＮ２ａの電
位低下ΔＶは小さく抑えられる。

【００４５】逆に、容量Ｃｆ＜容量Ｃｒの場合は、各節
点Ｎ２ａ，Ｎ２ｂの電位変化が反対になる。すなわち、
節点Ｎ２ｂの電位はプリチャージされた当初の電位ＶDD
からあまり変化しない。このため、節点Ｎ２ａの電位
は、図４に示したセンスユニット１の場合と同様に、大
きく低下する。したがって、容量Ｃｒの値を上述したよ
うに設定することにより、この値を境にして信号増幅回
路３１の増幅度を変化させることができる。これによ
り、指紋の凸部が触れたときにはレベルの大きい信号
（ΔＶ）が出力回路４０に入力され、指紋の凹部が触れ
たときにはレベルの小さい信号（ΔＶ）が入力されるの
で、出力回路４０が指紋の凹凸を明確に判定することが
できる。

【００４６】さらに、図８に示したセンスユニット１
は、節点Ｎ２ａのリーク電流によって電荷が引き抜かれ
ることによる電位低下を、節点Ｎ２ｂのリーク電流によ
る電位変化によって相殺することができるので、リーク
電流による誤動作を防ぐという効果も有している。な
お、図８に示したセンスユニット１では、出力回路４０
が節点Ｎ２ａに接続されているが、この出力回路４０は
節点Ｎ２ｂに接続されてもよい。この場合、出力回路４
０の出力の極性が反転するだけであり、出力回路４０が
節点Ｎ２ａに接続されている場合と同じ効果が得られ
る。

【００４７】（第２の実施の形態） 図１０は、本発明による表面形状認識用センサ回路の第
２の実施の形態のセンスユニット１の回路図である。図
１０において、図８と同一部分は同一符号をもって示
し、その説明を適宜省略する。図１０に示したセンスユ
ニット１は、出力回路４０の代わりに、節点Ｎ２ａ，Ｎ
２ｂにおける電位低下ΔＶが相補信号として入力される
出力回路４２を用いる点で、図８に示したセンスユニッ
ト１と異なる。

【００４８】出力回路４２は差動形の電圧増幅回路を用
いることで実現できる。図１０における出力回路４２
は、ＮchＭＯＳトランジスタＱ４ａ及び抵抗Ｒａと、こ
れらと同じ特性を有するＮchＭＯＳトランジスタＱ４ｂ
及び抵抗Ｒｂと、カレントミラー形増幅回路を構成する
ＰchＭＯＳトランジスタＱ４，Ｑ５及びＮchＭＯＳトラ
ンジスタＱ７，Ｑ８とによって構成されている。図１０
に示したセンスユニット１の動作は、基本的に図８に示
したセンスユニット１と同じである。しかし、出力回路
４２に相補信号を入力することにより、電源変動等に対
するノイズマージンを大きくすることができる。

【００４９】（第３の実施の形態） 図１１は、本発明による表面形状認識用センサ回路の第
３の実施の形態のセンスユニット１の回路図である。図
１１において、図８と同一部分は同一符号をもって示
し、その説明を適宜省略する。図１１に示したセンスユ
ニット１は、信号増幅回路３１に代えて、各節点Ｎ２
ａ，Ｎ２ｂ間に接続された第２のスイッチ手段を備えた
信号増幅回路３２を用いる点で、図８に示したセンスユ
ニット１と異なる。第２のスイッチ手段は、ソース端子
及びドレイン端子が各節点Ｎ２ａ，Ｎ２ｂ間に接続さ
れ、ゲート端子に信号ＰＲＥ（バー）が印加されるＰch
ＭＯＳトランジスタＱ９によって構成される。

【００５０】図８に示したセンスユニット１の場合、ト
ランジスタＱ１ａ，Ｑ１ｂに特性のばらつきがあると、
節点Ｎ２ａ，Ｎ２ｂを電源電位ＶDDにプリチャージする
際に、節点Ｎ２ａ，Ｎ２ｂ間に電位差が発生する可能性
がある。節点Ｎ２ａ，Ｎ２ｂがともに同電位にプリチャ
ージされていないと、節点Ｎ２ａ，Ｎ２ｂそれぞれの電
位降下速度が変化してしまう。

【００５１】図１１に示したセンスユニット１の動作
は、基本的に図８に示したセンスユニット１と同じであ
る。しかし、図１１に示したセンスユニット１の場合、
信号発生回路２０，５２の停止時に、トランジスタＱ９
で節点Ｎ２ａ，Ｎ２ｂ間を短絡することにより、節点Ｎ
２ａ，Ｎ２ｂを同電位にプリチャージすることができ
る。また、信号検出時すなわち信号発生回路２０，５２
の動作時には、トランジスタＱ９は節点Ｎ２ａ，Ｎ２ｂ
間を開放する。これにより、節点Ｎ２ａ，Ｎ２ｂそれぞ
れの電位降下速度の変化を抑えることができるので、表
面形状の検出精度の低下を防止することができる。

【００５２】なお、図１１に示したセンスユニット１で
は、出力回路４０が節点Ｎ２ａに接続されているが、こ
の出力回路４０は節点Ｎ２ｂに接続されてもよい。この
場合、出力回路４０の出力の極性が反転するだけであ
り、出力回路４０が節点Ｎ２ａに接続されている場合と
同じ効果が得られる。

【００５３】（第４の実施の形態） 図１２は、本発明による表面形状認識用センサ回路の第
４の実施の形態のセンスユニット１の回路図である。図
１２において、図１０及び図１１と同一部分は同一符号
をもって示し、その説明を適宜省略する。図１２に示し
たセンスユニット１は、図１０に示したセンスユニット
１に対して、信号増幅回路３１に代えて、図１１におけ
る信号増幅回路３２を用いたものである。

【００５４】図１２に示したセンスユニット１は、節点
Ｎ２ａ，Ｎ２ｂを電源電位ＶDDにプリチャージする際
に、トランジスタＱ１ａ及びＱ１ｂの特性のばらつきに
よる各節点Ｎ２ａ，Ｎ２ｂ間の電位差を無くすことがで
きる。このため、図１０に示したセンスユニット１に比
べて、この電位差によって差動形増幅回路の相補入力に
オフセット電圧が生じてしまうことや、節点Ｎ２ａ，Ｎ
２ｂそれぞれの電位降下速度が変化してしまうことによ
る検出精度の低下を防止することができる。

【００５５】（第５の実施の形態） 図１３は、本発明による表面形状認識用センサ回路の第
５の実施の形態のセンスユニット１の回路図である。図
１３において、図４と同一部分は同一符号をもって示
し、その説明を適宜省略する。図１３に示したセンスユ
ニット１は、図４におけるトランジスタＱ１ａ〜Ｑ４ａ
と異なる極性をもつトランジスタＱ１ｃ，Ｑ２ｃ，Ｑ３
ｃ，Ｑ４ｃを用いて構成したものである。図１３におい
て、Ｑ１ｃはＮchＭＯＳトランジスタ、Ｑ２ｃ〜Ｑ４ｃ
はＰchＭＯＳトランジスタである。また、トランジスタ
Ｑ１ｃ，Ｑ３ｃにはそれぞれ、信号ＰＲＥ（バー），Ｒ
Ｅの極性が反転した信号ＰＲＥ，ＲＥ（バー）が印加さ
れる。また、電流源２１ａの入力側に電源電圧ＶDDが印
加され、トランジスタＱ１ｃのソース端子が接地に接続
されている。Ｎ１ｃ，Ｎ２ｃは寄生容量である。

【００５６】図１４は、図１３に示したセンスユニット
１の動作を説明するためのタイミングチャートである。
このセンスユニット１の動作は図４に示したセンスユニ
ット１と同じで、信号の極性が反転し、信号（ΔＶ）の
変化の方向が逆向きになっているだけであり、図４に示
したセンスユニット１と同じ効果が得られる。なお、Δ
ｔ経過後の節点Ｎ２ｃの電位上昇ΔＶは、ＶＧ＋Ｖth＋
ＩΔｔ／（Ｃｆ＋Ｃｐ１ｃ）となる。なお、図８、図１
０〜図１２のそれぞれに示したセンスユニット１につい
ても同様に、トランジスタＱ１ｂ〜Ｑ４ｂ，Ｑ９と異な
る極性をもつトランジスタを用いて、同じ効果を得るこ
とができる。

【００５７】（第２の参考例） 図１５は、本発明による表面形状認識用センサ回路に関
連する第２の参考例の構成を示すブロック図である。図
１５において、図２と同一部分は同一符号をもって示
し、その説明を適宜省略する。図２に示した表面形状認
識用センサ回路では、検出素子１０毎に信号発生回路２
０、信号増幅回路３０及び出力回路４０を設け、これら
を１組のセンスユニット１とし、複数のセンスユニット
１を２次元配列してセンサアレイ２を形成する。この場
合、検出動作を並列に処理できるので、検出処理を高速
化できる。

【００５８】これに対して、信号発生回路２０、信号増
幅回路３０及び出力回路４０のうちの少なくとも１つ
を、複数の検出素子１０により共用することもできる。
信号発生回路２０を共用する場合には、図１５（ａ）に
示すように、複数の検出素子１０にスイッチＳＷ２で１
個の信号発生回路２０を選択的に接続する。また、信号
増幅回路３０を共用する場合には、図１５（ｂ）に示す
ように、複数の信号発生回路２０及び出力回路４０間に
１個の信号増幅回路３０をスイッチＳＷ３，ＳＷ４で選
択的に接続する。このとき、各スイッチＳＷ３，ＳＷ４
は連動して動作する。また、出力回路４０を共用する場
合には、図１５（ｃ）に示すように、複数の信号増幅回
路３０にスイッチＳＷ５で１個の出力回路４０を選択的
に接続する。

【００５９】このように信号発生回路２０、信号増幅回
路３０及び出力回路４０のうちの少なくとも１つを、複
数の検出素子１０で共用することにより、回路規模や動
作電力の低減をはかることができる。なお、互いに近接
配置された複数の検出素子１０で信号発生回路２０、信
号増幅回路３０及び出力回路４０を共用すれば、製造の
過程で形成される寄生素子による影響は小さい。また、
図８、図１０〜図１２のそれぞれに示したセンスユニッ
ト１でも、複数の検出素子１０で、信号発生回路２０、
信号増幅回路３１，３２及び出力回路４０，４２のうち
の少なくとも１つを共用することができる。

【００６０】（第６の実施の形態） 図１６は、本発明による表面形状認識用センサ回路の第
６の実施の形態の構成を示すブロック図である。図１６
において、図７と同一部分は同一符号をもって示し、そ
の説明を適宜省略する。図７における基準信号発生回路
５０を複数の信号増幅回路３１により共用することもで
きる。この場合、図１６に示すように、複数の信号増幅
回路３１にスイッチＳＷ６，ＳＷ７で１個の信号増幅回
路３１を選択的に接続する。これにより、回路規模や動
作電力の低減をはかることができる。また、図１０〜図
１２のそれぞれに示したセンスユニット１でも、基準信
号発生回路５０を複数の信号増幅回路３１，３２で共用
することができる。

【００６１】（第７の実施の形態） 図１７は、本発明による表面形状認識用センサ回路の第
７の実施の形態のセンスユニット１の構成を示すブロッ
ク図である。図１７において、図４と同一部分は同一符
号をもって示し、その説明を適宜省略する。図４に示し
たセンスユニット１では、センサ電極１６と指３の皮膚
との間に形成された静電容量Ｃｆからなる検出素子１０
を用いていたが、これに代えて、弾性特性をもつ可変抵
抗素子ＶＲからなる検出素子１８を用いてセンスユニッ
ト１を構成することができる。

【００６２】この場合、図１７（ａ）に示すように、第
１の信号発生回路２２と検出素子１８と信号増幅回路３
０と出力回路４０とがこの順に直列接続されて、センス
ユニット１が構成される。ここで、信号発生回路２２は
図６における容量Ｃｓによって構成された信号発生回路
２２である。また、信号増幅回路３０は図４における電
荷転送形の信号増幅回路３０である。可変抵抗素子ＶＲ
は、指３などの認識対象が接触したときの変形に応じ
て、抵抗値が変化する素子である。この可変抵抗素子Ｖ
Ｒの抵抗値の変化に応じて、プリチャージされた電荷が
容量Ｃｓにより引き抜かれる速度が変化する。この変化
を電圧信号として捉えることにより、指紋の凹凸を検出
することができる。この他の動作は、基本的に図４に示
したセンスユニット１と同様である。

【００６３】なお、図１７（ｂ）に示すように、信号発
生回路２２に代えて、電圧源２４とスイッチＳＷ８とに
よって構成された第１の信号発生回路２３を用いてもよ
い。スイッチＳＷ８は、可変抵抗素子ＶＲと電圧源２４
との間に接続されている。ただし、電圧源２４の電圧Ｖ
は、電流が信号増幅回路３０から信号発生回路２３の方
向に流れるように、正から負までの任意の値に設定され
る。

【００６４】図１８は、図１７に示したセンスユニット
１の他の構成を示すブロック図である。図１８（ａ）に
示すように、検出素子１９として、マイクロマシン技術
を用いて形成されたスイッチ素子ＳＷを用いることもで
きる。この場合、信号発生回路２３と検出素子１９と信
号増幅回路３０と出力回路４０とがこの順に直列接続さ
れて、センスユニット１が構成される。

【００６５】スイッチ素子ＳＷは、指３などの認識対象
の接触に基づき回路を開閉する。すなわち、スイッチ素
子ＳＷが指紋の凸部により押下されると、信号発生回路
２３と信号増幅回路３０との間を接続するので、プリチ
ャージされた電荷が電圧源２４により引き抜かれる。こ
れにより、出力回路４０の入力側の電位が低下する。逆
に、スイッチ素子ＳＷが指紋の凹部により押下されて
も、信号発生回路２３と信号増幅回路３０との間は開放
されたままであるから、出力回路４０の入力側の電位は
低下しない。この電位低下を基に、指紋の凹凸を検出す
ることができる。この他の動作は、基本的に図４に示し
たセンスユニット１と同様である。また、図１８
（ｂ），（ｃ）に示すように、信号発生回路２３に代え
て、電流源２１ａを含む信号発生回路２０又は容量Ｃｓ
を含む信号発生回路２２を用いるもよい。

【００６６】なお、図８、図１０〜図１３のそれぞれに
示したセンスユニット１に、図１７及び図１８における
検出素子１８，１９を、対応する信号発生回路２０，２
２，２３とともに適用することもできる。ただし、図１
３に示したセンスユニット１の場合、信号発生回路２
０，２２，２３から信号増幅回路３０の方向に電流が流
れるように、信号発生回路２０，２２，２３を設定する
必要がある。

【００６７】（第３の参考例） 図１９は、図２における信号増幅回路３０の他の実現例
を示す回路図である。信号増幅回路３０は、図１９
（ａ）に示すように、電圧信号を増幅する反転増幅器３
３を用いて実現することができる。Ｇは電圧増幅度であ
る。また、信号増幅回路３０は、図１９（ｂ）に示すよ
うに、電流信号を増幅するカレントミラー回路３４を用
いて実現することもできる。ｎは電流増幅度である。図
１９（ｂ）では、ＰchＭＯＳトランジスタＱ１０，Ｑ１
１のゲート幅Ｗを用いて電流増幅するカレントミラー回
路３４を示したが、これに限定するものではない。ま
た、図７における差動型の信号増幅回路３１も、カレン
トミラー回路を用いて実現することができる。なお、本
発明による表面形状認識用センサ回路は、人間の指紋に
限らず、例えば動物の鼻紋等の微細な凹凸を有する表面
形状の認識に適用される。

【００６８】

【発明の効果】以上説明したように本発明では、検出手
段の電気量に応じた信号のレベルを増幅手段で増幅して
から出力手段に供給することにより、出力手段の入力信
号の減衰を抑制することができる。これにより、ノイズ
マージンや製造ばらつき等の影響を抑制することができ
るので、表面形状の検出精度を向上させることができ
る。したがって、ＬＳＩ製造技術を用いた指紋センサに
本発明による表面形状認識用センサ回路を適用すれば、
指紋の凹凸を反映した微小な信号変化を検出できるの
で、指紋の凹凸パターンの認識を高精度化できる効果が
ある。特に、指紋の凹凸パターンを高解像度化するため
に、２次元配列した検出手段を小型化する場合に効果大
である。

【００６９】

【００７０】

【００７１】また、本発明では、基準信号発生手段を設
け、検出手段の電気量に応じた信号と基準信号それぞれ
の信号レベルの大小に基づき、増幅手段の増幅度を変化
させる。例えば、前者が後者より小さい場合には増幅度
を小さくし、前者が後者より大きい場合には増幅度を大
きくする。これにより、検出手段の電気量に応じた信号
のレベルの大小を増長させることができる。例えば指紋
センサでは、指紋の凹凸を反映した微小な信号が検出対
象になる。しかし、この発明によれば、表面形状の凹部
と凸部の区別が明確になるので、表面形状の検出精度を
向上させることができる。

【００７２】また、第１及び第２の素子を交差接続して
増幅手段を構成することにより、リーク電流による信号
変化を相殺できるので、リーク電流による誤動作を防止
できるという利点もある。また、差動形の出力手段を用
いることにより、電源変動等に対するノイズマージンを
大きくすることができる。また、第１及び第２の素子そ
れぞれの他方の出力端子間を接断する第２のスイッチ手
段を用いることにより、第１のスイッチ手段を構成する
素子の特性のばらつきに基づく表面形状の検出精度の低
下を抑制することができる。

【００７３】また、基準信号発生手段を増幅手段に近接
配置することにより、寄生容量等の寄生素子を小さくす
ることができるので、表面形状の検出精度を向上させる
ことができる。また、基準信号発生手段を複数の増幅手
段で共用することにより、回路規模及び動作電力の低減
をはかることができる。

【図面の簡単な説明】

【図１】 本発明による表面形状認識用センサ回路に関
連する第１の参考例の全体を示す斜視図である。

【図２】 図１に示したセンスユニットの構成を示すブ
ロック図である。

【図３】 図２に示した検出素子の構成を示す断面図で
ある。

【図４】 図２に示したセンスユニットの回路図であ
る。

【図５】 図４に示したセンスユニットの動作を説明す
るためのタイミングチャートである。

【図６】 図２に示したセンスユニットの他の構成を示
す回路図である。

【図７】 本発明による表面形状認識用センサ回路の第
１の実施の形態のセンスユニットの構成を示すブロック
図である。

【図８】 図７に示したセンスユニットの回路図であ
る。

【図９】 図８に示したセンスユニットの動作を説明す
るためのタイミングチャートである。

【図１０】 本発明による表面形状認識用センサ回路の
第２の実施の形態のセンスユニットの回路図である。

【図１１】 本発明による表面形状認識用センサ回路の
第３の実施の形態のセンスユニットの回路図である。

【図１２】 本発明による表面形状認識用センサ回路の
第４の実施の形態のセンスユニットの回路図である。

【図１３】 本発明による表面形状認識用センサ回路の
第５の実施の形態のセンスユニットの回路図である。

【図１４】 図１３に示したセンスユニットの動作を説
明するためのタイミングチャートである。

【図１５】 本発明による表面形状認識用センサ回路に
関連する第２の参考例の構成を示すブロック図である。

【図１６】 本発明による表面形状認識用センサ回路の
第６の実施の形態の構成を示すブロック図である。

【図１７】 本発明による表面形状認識用センサ回路の
第７の実施の形態のセンスユニットの構成を示すブロッ
ク図である。

【図１８】 図１７に示したセンスユニットの他の構成
を示すブロック図である。

【図１９】 図２における信号増幅回路の他の実現例を
示す回路図である。

【図２０】 従来の表面形状認識用センサ回路の１ユニ
ットの構成を示すブロック図である。

【図２１】 図２０に示した表面形状認識用センサ回路
の配置図である。

【図２２】 図２０に示した表面形状認識用センサ回路
の回路図である。

【図２３】 図２２に示した表面形状認識用センサ回路
の動作を説明するためのタイミングチャートである。

【符号の説明】

１…センスユニット、２…センサアレイ、３…指、１
０，１８，１９…検出素子、１１…半導体基板、１２，
１４…絶縁膜、１３…配線、１５…プラグ、１６…セン
サ電極、１７…パシベーション膜、２０，２２，２３，
５２…信号発生回路、２１ａ…電流源、２４…電圧源、
３０〜３２…信号増幅回路、３３…電圧増幅器、３４…
カレントミラー回路、４０，４２…出力回路、４１…イ
ンバータゲート、５０…基準信号発生回路、５１…基準
素子、Ｃｆ，Ｃｒ，Ｃｓ，…容量、Ｃｐ１ａ，Ｃｐ２
ａ，Ｃｐ１ｂ，Ｃｐ２ｂ，Ｃｐ１ｃ，Ｃｐ２ｃ…寄生容
量、Ｎ１ａ，Ｎ２ａ，Ｎ１ｂ，Ｎ２ｂ，Ｎ１ｃ，Ｎ２ｃ
…節点、ＰＲＥ，ＲＥ…信号、Ｒａ，Ｒｂ…抵抗、Ｑ１
ａ〜Ｑ４ａ，Ｑ１ｂ〜Ｑ４ｂ，Ｑ１ｃ〜Ｑ４ｃ，Ｑ５〜
Ｑ１１…ＭＯＳトランジスタ、ＳＷ…スイッチ素子、Ｓ
Ｗ１〜ＳＷ９…スイッチ、ＶDD，ＶＧ…電圧、ＶＲ…可
変抵抗素子、Ｖth…しきい値電圧、Δｔ…期間、ΔＶ…
電位低下。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 枚田 明彦 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (56)参考文献 特開 平５−61965（ＪＰ，Ａ) 特開 平11−118415（ＪＰ，Ａ) 特開 平11−261015（ＪＰ，Ａ) 特開 昭52−97646（ＪＰ，Ａ) 特開 昭53−31181（ＪＰ，Ａ) 特開 平11−204002（ＪＰ，Ａ) 特開2000−5151（ＪＰ，Ａ) 特開 平４−231803（ＪＰ，Ａ) 特表2000−513839（ＪＰ，Ａ) 米国特許5778089（ＵＳ，Ａ) 米国特許3781855（ＵＳ，Ａ) 国際公開97／40744（ＷＯ，Ａ１) 英国特許出願公開2312514（ＧＢ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01B 7/28 G06T 1/00

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 二次元的に配置されかつ認識対象の接触
   により電気量が変化する複数の検出手段と、 前記検出手段の電気量に応じた信号を発生する第１の信
   号発生手段と、 前記第１の信号発生手段による信号を変換して出力する
   出力手段とを備え、 前記出力手段の出力信号に基づき前記認識対象の表面形
   状が認識される表面形状認識用センサ回路において、基準信号を発生する基準信号発生手段と、 前記出力手段の入力側に接続されかつ前記第１の信号発
   生手段による信号のレベルを増幅して前記出力手段に出
   力するとともに、その増幅度を前記第１の信号発生手段
   による信号のレベルと前記基準信号のレベルの大小に基
   づき変化させる増幅手段とを備え、 前記基準信号発生手段は、 所定電気量をもつ基準手段と、 前記基準手段の前記所定電気量に対応した前記基準信号
   を発生する第２の信号発生手段とを備え、 前記増幅手段は、 １個の入力端子と２個の出力端子とを有しかつ前記入力
   端子と一方の出力端子との電位差の絶対値がしきい値の
   絶対値より大きい場合に前記２個の出力端子の間が導通
   状態となる第１及び第２の素子と、 前記第１の素子は、前記一方の出力端子が前記検出手段
   に接続されるとともに前記入力端子が前記第２の素子の
   他方の出力端子に接続され、 前記第２の素子は、前記一方の出力端子が前記基準手段
   に接続されるとともに前記入力端子が前記第１の素子の
   他方の出力端子に接続され、 前記第１及び第２の素子それぞれの前記他方の出力端子
   に接続されかつ前記第１及び第２の信号発生手段の停止
   時に前記第１及び第２の素子それぞれの前記入力端子及
   び前記一方の出力端子の電位差の絶対値が前記しきい値
   の絶対値以下になるように前記各他方の出力端子に電圧
   を印加して前記第１及び第２の信号発生手段の動作時に
   前記電圧の印加を停止する第１のスイッチ手段とを備
   え、 前記第１及び第２の素子それぞれの前記他方の出力端子
   の少なくとも一方に前記出力手段が接続されている こと
   を特徴とする表面形状認識用センサ回路。
2. 【請求項２】 二次元的に配置されかつ認識対象の接触
   により電気量が変化する複数の検出手段と、 前記検出手段の電気量に応じた信号を発生する第１の信
   号発生手段と、 前記第１の信号発生手段による信号を変換して出力する
   出力手段とを備え、 前記出力手段の出力信号に基づき前記認識対象の表面形
   状が認識される表面形状認識用センサ回路において、 基準信号を発生する基準信号発生手段と、 前記出力手段の入力側に接続されかつ前記第１の信号発
   生手段による信号のレベルを増幅して前記出力手段に出
   力するとともに、増幅度を前記第１の信号発生手段によ
   る信号のレベルと前記基準信号のレベルの大小に基づき
   変化させる増幅手段とを備え、 前記基準信号発生手段は、 所定電気量をもつ基準手段と、 前記基準手段の前記所定電気量に対応した前記基準信号
   を発生する第２の信号発生手段とを有し、 前記増幅手段は、 １個の入力端子と２個の出力端子とを有しかつ前記入力
   端子と一方の出力端子との電位差の絶対値がしきい値の
   絶対値より大きい場合に前記２個の出力端子の間が導通
   状態となる第１及び第２の素子と、 前記第１の素子は、前記一方の出力端子が前記検出手段
   に接続されるとともに前記入力端子が前記第２の素子の
   他方の出力端子に接続され、 前記第２の素子は、前記一方の出力端子が前記基準手段
   に接続されるとともに前記入力端子が前記第１の素子の
   他方の出力端子に接続され、 前記第１及び第２の素子それぞれの前記他方の出力端子
   に接続されかつ前記第１及び第２の信号発生手段の停止
   時に前記第１及び第２の素子それぞれの前記入力端子及
   び前記一方の出力端子の電位差の絶対値が前記しきい値
   の絶対値以下になるように前記各他方の出力端子に電圧
   を印加して前記第１及び第２の信号発生 手段の動作時に
   前記電圧の印加を停止する第１のスイッチ手段とを備
   え、 前記出力手段は、前記第１及び第２の素子それぞれの前
   記他方の出力端子の両方に接続された差動形の出力手段
   である ことを特徴とする表面形状認識用センサ回路。
3. 【請求項３】 請求項１又は２において、前記増幅手段は、さらに、前記第１及び第２の素子それ
   ぞれの前記他方の出力端子の間に接続されかつ前記第１
   及び第２の信号発生手段の停止時に前記他方の出力端子
   の間を短絡するとともに前記第１及び第２の信号発生手
   段の動作時に前記他方の出力端子の間を開放する第２の
   スイッチ手段を備えた ことを特徴とする表面形状認識用
   センサ回路。
4. 【請求項４】 請求項１〜３何れか１項において、前記基準信号発生手段は、対応する増幅手段の近傍に配
   置されている ことを特徴とする表面形状認識用センサ回
   路。
5. 【請求項５】 請求項１〜４何れか１項において、前記基準信号発生手段は、互いに近接する複数の増幅手
   段により共用される ことを特徴とする表面形状認識用セ
   ンサ回路。
6. 【請求項６】 請求項１〜４何れか１項において、前記基準信号発生手段は、前記増幅手段毎に設けられて
   いる ことを特徴とする表面形状認識用センサ回路。
7. 【請求項７】 請求項１〜６何れか１項において、前記検出手段は、容量であり、 前記増幅手段の入力側が前記検出手段と前記第１の信号
   発生手段との節点に接続されている ことを特徴とする表
   面形状認識用センサ回路。
8. 【請求項８】 請求項１〜６何れか１項において、前記検出手段は、認識対象の接触により抵抗値が変化す
   る可変抵抗素子であり、 前記第１の信号発生手段、前記検出手段及び前記増幅手
   段がこの順に直列接続されている ことを特徴とする表面
   形状認識用センサ回路。
9. 【請求項９】 請求項１〜６何れか１項において、前記検出手段は、マイクロマシン技術により形成されか
   つ認識対象の接触に基づき回路を開閉するスイッチ素子
   であり、 前記第１の信号発生手段、前記検出手段及び前記増幅手
   段がこの順に直列接続されている ことを特徴とする表面
   形状認識用センサ回路。