JP3312040B2 - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method

Info

Publication number
JP3312040B2
JP3312040B2 JP07708192A JP7708192A JP3312040B2 JP 3312040 B2 JP3312040 B2 JP 3312040B2 JP 07708192 A JP07708192 A JP 07708192A JP 7708192 A JP7708192 A JP 7708192A JP 3312040 B2 JP3312040 B2 JP 3312040B2
Authority
JP
Japan
Prior art keywords
region
film
electrode
polysilicon
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07708192A
Other languages
Japanese (ja)
Other versions
JPH05283360A (en
Inventor
泰之 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP07708192A priority Critical patent/JP3312040B2/en
Priority to DE4309898A priority patent/DE4309898B4/en
Publication of JPH05283360A publication Critical patent/JPH05283360A/en
Priority to US08/170,896 priority patent/US5407857A/en
Application granted granted Critical
Publication of JP3312040B2 publication Critical patent/JP3312040B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製法に関す
る。さらに詳しくは、電極コンタクトの抵抗値を調整し
て安全動作領域を拡大するため、半導体領域と電極用金
属配線膜とのあいだにポリシリコン膜を介在させた半導
体装置の製法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. More specifically, the present invention relates to a method of manufacturing a semiconductor device in which a polysilicon film is interposed between a semiconductor region and a metal wiring film for an electrode in order to expand a safe operation region by adjusting a resistance value of an electrode contact.

【0002】[0002]

【従来の技術】半導体基板にn型領域および/またはp
型領域が形成され、半導体回路が形成されると共に、そ
のn型またはp型の各領域で外部から電気的接続の必要
がある半導体領域に電極用金属材料が付着されて各電極
が形成され、半導体装置が構成されている。
2. Description of the Related Art A semiconductor substrate has an n-type region and / or a p-type region.
A mold region is formed, a semiconductor circuit is formed, and a metal material for an electrode is attached to a semiconductor region that needs to be electrically connected from the outside in each of the n-type or p-type regions to form respective electrodes. A semiconductor device is configured.

【0003】たとえば、npnバイポーラトランジスタ
の断面説明図を図6に示す。図6において、n型のシリ
コン半導体基板1にボロンなどの不純物が拡散されてp
型領域が形成されベース領域2とし、さらにベース領域
2にリンなどの不純物が拡散されてn型領域のエミッタ
領域3が形成されている。さらに半導体基板1の表面保
護膜4である、たとえば二酸化ケイ素膜が全面に形成さ
れ、ベース領域2およびエミッタ領域3の電極形成場所
の保護膜4が目抜かれて、コンタクト孔5、6が形成さ
れ、アルミニウムなどの電極材料がスパッタ法などで全
面に形成され、エッチングにより配線パターンが保護膜
4上に形成され、コンタクト孔5、6の部分はそれぞれ
ベース領域2およびエミッタ領域3に直接アルミニウム
が被着されてベース電極7、エミッタ電極8が形成され
ている。また半導体基板1のn型半導体結晶層はコレク
タ領域として動作し、半導体基板1の裏面に金などの金
属材料が被着されてコレクタ電極9が形成されている。
[0003] For example, FIG. 6 is a sectional explanatory view of an npn bipolar transistor. In FIG. 6, impurities such as boron are diffused into an n-type silicon
A base region is formed with a mold region, and an impurity such as phosphorus is diffused into the base region 2 to form an emitter region 3 of an n-type region. Further, a surface protective film 4, for example, a silicon dioxide film, which is a surface protective film of the semiconductor substrate 1, is formed on the entire surface, and the protective films 4 at the electrode formation locations of the base region 2 and the emitter region 3 are cut out to form contact holes 5, 6. , An electrode material such as aluminum is formed on the entire surface by sputtering or the like, a wiring pattern is formed on the protective film 4 by etching, and the contact holes 5 and 6 are directly covered with aluminum on the base region 2 and the emitter region 3 respectively. The base electrode 7 and the emitter electrode 8 are formed by being attached. The n-type semiconductor crystal layer of the semiconductor substrate 1 operates as a collector region, and a metal material such as gold is applied to the back surface of the semiconductor substrate 1 to form a collector electrode 9.

【0004】また、ICなどでは、電極材料であるアル
ミニウムが直接半導体領域に形成されると、材料の相異
による接触の不完全さのため接触抵抗が増え、特性劣化
の原因になり、接触抵抗を減らすため、電極形成場所の
半導体領域を部分的に高濃度領域に形成する方法が一般
にとられている。
In addition, in the case of an IC or the like, if aluminum as an electrode material is directly formed on a semiconductor region, contact resistance increases due to imperfect contact due to a difference in material, which causes deterioration of characteristics. In order to reduce the density, a method of forming a semiconductor region at an electrode formation location partially in a high-concentration region is generally adopted.

【0005】[0005]

【発明が解決しようとする課題】しかし一方、バイポー
ラICのような半導体装置においては、一般に拡散深さ
が浅いため、ベース抵抗、エミッタ抵抗が小さく、バラ
スト抵抗として働く部分がないので、大電流時に電流が
集中しやすくなり、安全動作領域(以下、ASOとい
う)が狭い、ひいては破壊耐量が弱いという問題があ
る。
On the other hand, in a semiconductor device such as a bipolar IC, on the other hand, since the diffusion depth is generally shallow, the base resistance and the emitter resistance are small, and there is no portion acting as a ballast resistance. There is a problem that the current is easily concentrated, the safe operation area (hereinafter, referred to as ASO) is narrow, and the breakdown strength is weak.

【0006】このASOを広くして破壊耐量を向上させ
るため、半導体領域と電極用金属配線膜とのあいだにポ
リシリコン膜を介在させて、ポリシリコン膜への不純物
導入によりバラスト抵抗として機能させる半導体装置が
本発明者により別途提案されている。しかしこの電極コ
ンタクトの形成場所は、たとえばトランジスタのベース
領域とエミッタ領域のように異なった導電型(n型領域
とp型領域)の両方に形成するばあいが多い。このばあ
い、異なった不純物を導入しなければならないため、相
互に反対側をマスキングして拡散またはイオン注入をし
なければならず、製造工数が増加してコストアップにな
るという問題がある。
In order to widen the ASO and improve the breakdown strength, a semiconductor film is provided between a semiconductor region and a metal wiring film for an electrode, and a semiconductor film which functions as a ballast resistor by introducing impurities into the polysilicon film. A device has been separately proposed by the inventor. However, this electrode contact is often formed in both different conductivity types (n-type region and p-type region), such as a base region and an emitter region of a transistor. In this case, since different impurities have to be introduced, the opposite sides must be masked and diffusion or ion implantation must be performed, resulting in a problem that the number of manufacturing steps increases and the cost increases.

【0007】本発明は製造コストを余り増加させない
で、半導体領域と電極用金属配線膜とのあいだにバラス
ト抵抗として機能するポリシリコン膜が介在されること
により、ASOが改善され、破壊耐量が向上した半導体
装置の製法を提供することを目的とする。
According to the present invention, the polysilicon film functioning as a ballast resistor is interposed between the semiconductor region and the metal wiring film for the electrode without significantly increasing the manufacturing cost. It is an object of the present invention to provide a method for manufacturing a semiconductor device.

【0008】[0008]

【課題を解決するための手段】本発明による半導体装置
の製法は、半導体基板に不純物を拡散させることにより
ベース領域とする第1導電型領域およびエミッタ領域と
する第2導電型領域の半導体領域をそれぞれ形成する工
程、前記半導体基板の表面に形成した保護膜に、前記ベ
ース領域およびエミッタ領域の一部を露出させるコンタ
クト孔を形成する工程、該コンタクト孔により露出した
前記ベース領域およびエミッタ領域上にポリシリコン電
極膜を形成する工程、熱処理により前記ベース領域およ
びエミッタ領域の不純物を前記ベース領域上のポリシリ
コン電極膜および前記エミッタ領域上のポリシリコン電
極膜のそれぞれに同時に拡散する工程、および前記ポリ
シリコン電極膜上に電極用金属配線膜を形成する工程か
らなり、前記ポリシリコン電極膜の抵抗がバラスト抵抗
として働く所定の抵抗値になるように、前記ベース領域
およびエミッタ領域の不純物濃度および前記拡散工程の
条件を設定して行うことを特徴とするものである。
According to a method of manufacturing a semiconductor device according to the present invention, a first conductivity type region serving as a base region and a second conductivity type region serving as an emitter region are formed by diffusing impurities into a semiconductor substrate. forming semiconductor regions, respectively, the protective film formed on the surface of the semiconductor substrate, forming a contact hole exposing a portion of the base region and the emitter region, said base region and exposed by the contact hole Forming a polysilicon electrode film on the emitter region, and performing heat treatment to remove impurities in the base region and the emitter region from the polysilicon electrode film on the base region and the polysilicon electrode on the emitter region.
Step diffused simultaneously into the respective electrode film, and consists step of forming an electrode metal wiring layer on the polysilicon electrode film, so that the resistance of the polysilicon electrode film becomes a predetermined resistance value that acts as a ballast resistor In addition, the impurity concentration of the base region and the emitter region and the conditions of the diffusion step are set.

【0009】[0009]

【作用】本発明によれば、半導体領域に導入した不純物
を不純物源として該半導体領域上に形成したポリシリコ
ン電極膜に逆に拡散しているため、p型領域とn型領域
が混在しているところにそれぞれの電極を形成するばあ
いでも一工程でポリシリコン電極膜が形成され、一度の
熱処理で全部の電極のポリシリコン電極膜に不純物を拡
散でき、半導体領域の不純物濃度と熱処理の時間の調整
により、任意の抵抗値のポリシリコン電極膜を形成でき
る。
According to the present invention, since the impurity introduced into the semiconductor region is diffused as an impurity source into the polysilicon electrode film formed on the semiconductor region, the p-type region and the n-type region are mixed. Even if each electrode is formed at a location, a polysilicon electrode film is formed in one step, and impurities can be diffused into the polysilicon electrode films of all the electrodes by a single heat treatment. , A polysilicon electrode film having an arbitrary resistance value can be formed.

【0010】また、通常半導体領域の不純物濃度を1018
/cm3 より小さく形成することは難かしいが、本発明の
方法によれば、半導体領域の不純物がポリシリコン膜に
逆拡散されるため、半導体領域の不純物濃度は小さくな
り、ASOを改善できる。
Further, the impurity concentration of the semiconductor region is usually set at 10 18
/ Cm 3 to than smaller rather formed Kashii flame, but according to the method of the present invention, since the impurity semiconductor region is despread into the polysilicon film, the impurity concentration of the semiconductor region small no longer, improving the ASO it can.

【0011】[0011]

【実施例】つぎに図面を参照しながら本発明について詳
細に説明する。図1〜5は本発明の一実施例であるバイ
ポーラnpnトランジスタの各製造工程の断面構造を示
す説明図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described in detail with reference to the drawings. 1 to 5 are explanatory views showing a cross-sectional structure of each manufacturing process of a bipolar npn transistor according to one embodiment of the present invention.

【0012】まず、図1に示すように、半導体基板1に
n型、p型の各半導体領域を形成する。すなわち、n型
のコレクタ領域とすべきシリコン半導体基板1にボロン
などの不純物を拡散してベース領域2となるp型領域を
形成する。さらにそのp型領域にリンなどの不純物を拡
散してn型領域とし、エミッタ領域3を形成する。
First, as shown in FIG. 1, n-type and p-type semiconductor regions are formed on a semiconductor substrate 1. That is, an impurity such as boron is diffused into the silicon semiconductor substrate 1 to be an n-type collector region to form a p-type region to be a base region 2. Further, an impurity such as phosphorus is diffused into the p-type region to form an n-type region, and an emitter region 3 is formed.

【0013】具体例としては、半導体基板1の表面に酸
化ケイ素膜などの保護膜12を形成し、ベース領域2の形
成場所の保護膜12を目抜き、3塩化ボロン(BCl3
ガスの雰囲気のもとで、約1100℃の熱処理を約120 分間
行ってボロンを拡散させ、ベース領域2とすべきp型領
域を形成する。さらに表面に保護膜を形成してエミッタ
領域形成場所の保護膜を目抜き、オキシ塩化リン(PO
Cl3 )のガス雰囲気のもとで、約1000℃の熱処理を約
40分間行ってリンを拡散させ、エミッタ領域3とすべき
n型領域を形成した。
As a specific example, a protective film 12 such as a silicon oxide film is formed on the surface of the semiconductor substrate 1, and the protective film 12 where the base region 2 is to be formed is cut out to form boron trichloride (BCl 3 ).
In a gas atmosphere, a heat treatment at about 1100 ° C. is performed for about 120 minutes to diffuse boron, thereby forming a p-type region to be the base region 2. Further, a protective film is formed on the surface, and the protective film at the place where the emitter region is formed is cut out.
Under atmosphere of Cl 3), a heat treatment at about 1000 ° C. to about
The process was performed for 40 minutes to diffuse phosphorus to form an n-type region to be the emitter region 3.

【0014】つぎに、図2に示すように、電極膜形成場
所にコンタクト孔5、6を形成する。具体例としては、
半導体基板1の表面に酸化ケイ素膜などの保護膜4を形
成し直してホトレジストによりマスクをし、ホトリソグ
ラフィ工程によりエッチングすることによりコンタクト
孔5、6を形成した。
Next, as shown in FIG. 2, contact holes 5 and 6 are formed at the locations where the electrode films are to be formed. As a specific example,
The protective film 4 such as a silicon oxide film was formed again on the surface of the semiconductor substrate 1, masked with a photoresist, and etched by a photolithography process to form contact holes 5 and 6.

【0015】つぎに、半導体基板1の表面全面にポリシ
リコン膜を形成し、パターニングによりポリシリコン電
極膜10、11を形成する。具体例としては、モノシラン
(SiH4 )、チッ素ガスのもとで、約700 ℃で約30分
間の熱処理をすることにより約1μm厚のポリシリコン
膜が半導体基板1の表面全面に堆積された。このポリシ
リコン膜をホトレジストによりマスクをしてエッチング
し、電極形成場所のみにポリシリコン膜を残し、他の不
要部分を除去し、図3に示すようなポリシリコン電極膜
10、11を形成した。
Next, a polysilicon film is formed on the entire surface of the semiconductor substrate 1, and polysilicon electrode films 10 and 11 are formed by patterning. As a specific example, a polysilicon film having a thickness of about 1 μm is deposited on the entire surface of the semiconductor substrate 1 by performing a heat treatment at about 700 ° C. for about 30 minutes under monosilane (SiH 4 ) and nitrogen gas. . This polysilicon film is etched using a photoresist as a mask, leaving the polysilicon film only at the electrode formation location and removing other unnecessary portions, thereby forming a polysilicon electrode film as shown in FIG.
10, 11 were formed.

【0016】つぎに、この半導体基板1を熱処理して、
ポリシリコン電極膜10、11に下面の半導体領域から不純
物を拡散させる。具体例として、約1000℃で約30分間の
熱処理を行うことにより、図4に示すようにベース領域
2から不純物のボロンがポリシリコン電極膜10に、また
エミッタ領域3から不純物のリンがポリシリコン電極膜
11に逆拡散した。その結果ポリシリコン電極膜10にはボ
ロンのp型不純物が濃度1018/cm3 くらいに拡散し、比
抵抗として0.1 Ω・cmになり、一方、ポリシリコン電極
膜11にはリンのn型不純物が濃度1020/cm3 くらいに拡
散し、比抵抗として10-3Ω・cm位になる。
Next, the semiconductor substrate 1 is heat-treated,
Impurities are diffused into the polysilicon electrode films 10 and 11 from the lower semiconductor region. As a specific example, a heat treatment is performed at about 1000 ° C. for about 30 minutes, so that boron as an impurity from the base region 2 becomes the polysilicon electrode film 10 and phosphorus as an impurity from the emitter region 3 becomes polysilicon as shown in FIG. Electrode film
Back-diffused to 11. As a result, the p-type impurity of boron diffuses into the polysilicon electrode film 10 to a concentration of about 10 18 / cm 3 to have a specific resistance of 0.1 Ω · cm, while the n-type impurity of phosphorus Diffuses to a concentration of about 10 20 / cm 3 , reaching a specific resistance of about 10 −3 Ω · cm.

【0017】つぎに、電極用金属配線膜をポリシリコン
電極膜10、11上に形成する。具体例としては、スパッタ
法によりアルミニウムを半導体基板1の表面全面に堆積
し、マスキングしてエッチングし、配線膜として必要な
部分だけを残しベース電極7、エミッタ電極8を形成し
た。同様に半導体基板1の裏面にアルミニウム金属膜を
形成してコレクタ電極9を形成した。
Next, an electrode metal wiring film is formed on the polysilicon electrode films 10 and 11. As a specific example, aluminum was deposited on the entire surface of the semiconductor substrate 1 by a sputtering method, masked and etched, and a base electrode 7 and an emitter electrode 8 were formed except for a portion required as a wiring film. Similarly, an aluminum metal film was formed on the back surface of the semiconductor substrate 1 to form a collector electrode 9.

【0018】前述の半導体領域の不純物をポリシリコン
電極膜に逆拡散させるばあい、半導体領域の不純物濃度
と拡散温度および拡散時間によりポリシリコン膜の濃度
を調整でき、抵抗値を調整できる。すなわち、比抵抗が
0.1 Ω・cm位のp型ポリシリコン膜を1μmの厚さで形
成するためには、半導体領域の不純物濃度を5×1018
cm3 位に形成し、約1000℃で約30分間の熱処理をするこ
とによりえられ、また、比抵抗が10-3Ω・cm位のn型ポ
リシリコン膜を1μmの厚さ形成するためには、半導体
領域の不純物濃度を1021/cm3 位に形成し、約1000℃で
約30分間の熱処理をすることによりえられる。
When the impurity in the semiconductor region is back-diffused into the polysilicon electrode film, the concentration of the polysilicon film can be adjusted by the impurity concentration of the semiconductor region, the diffusion temperature and the diffusion time, and the resistance value can be adjusted. That is, the specific resistance is
In order to form a p-type polysilicon film of about 0.1 Ω · cm with a thickness of 1 μm, the impurity concentration of the semiconductor region is set to 5 × 10 18 / cm.
formed in cm 3 position, are example by a heat treatment at about 1000 ° C. for about 30 minutes, also, the n-type polysilicon film resistivity 10 -3 Ω · cm position to form a thickness of 1μm Can be obtained by forming the impurity concentration of the semiconductor region at about 10 21 / cm 3 and performing a heat treatment at about 1000 ° C. for about 30 minutes.

【0019】また、前述の実施例では、npnトランジ
スタの例で説明したが、pnpトランジスタでも同じで
あり、また、前述の実施例では、エミッタ電極およびベ
ース電極の両方にポリシリコン電極膜が形成される例で
説明したが、エミッタまたはベースのいずれか一方だけ
にポリシリコン電極膜が形成されるばあいでも効果があ
る。さらに、トランジスタのみでなくダイオードや半導
体集積回路の各電極の一部においても同様に適用でき
る。また半導体領域への不純物導入を拡散の例で説明し
たが、イオン注入法で行っても同様にできることはいう
迄もない。
Further, in the above-described embodiment, an example of an npn transistor has been described. However, the same applies to a pnp transistor. In the above-described embodiment, a polysilicon electrode film is formed on both the emitter electrode and the base electrode. As described above, the present invention is effective even when the polysilicon electrode film is formed only on one of the emitter and the base. Further, the present invention can be similarly applied to not only a transistor but also a part of each electrode of a diode or a semiconductor integrated circuit. In addition, although the introduction of impurities into the semiconductor region has been described by way of example of diffusion, it goes without saying that the same can be achieved by ion implantation.

【0020】[0020]

【発明の効果】本発明によれば、半導体領域と電極用金
属のあいだにポリシリコン電極膜が介在されており、ポ
リシリコン膜の不純物を半導体領域からの逆拡散により
導入し、抵抗値が調整できるようにされているため、少
ない工程で簡単に安価に形成でき、低コストで電極部の
抵抗値を調整した半導体装置を形成できる。
According to the present invention, a polysilicon electrode film is interposed between a semiconductor region and a metal for an electrode, and impurities in the polysilicon film are introduced by back diffusion from the semiconductor region to adjust the resistance value. Therefore, the semiconductor device can be formed easily and inexpensively with a small number of steps, and a semiconductor device in which the resistance value of the electrode portion is adjusted at low cost can be formed.

【0021】その結果、ポリシリコン電極膜がバラスト
抵抗として機能し、ASOが広くなり、破壊に強い高性
能の半導体装置がえられる。
As a result, the polysilicon electrode film functions as a ballast resistor, the ASO is widened, and a high-performance semiconductor device resistant to destruction can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例である半導体装置のnpnト
ランジスタ部分の製造工程を示す断面説明図である。
FIG. 1 is an explanatory sectional view showing a manufacturing process of an npn transistor portion of a semiconductor device according to one embodiment of the present invention.

【図2】本発明の一実施例である半導体装置のnpnト
ランジスタ部分の製造工程を示す断面説明図である。
FIG. 2 is an explanatory sectional view showing a manufacturing process of an npn transistor portion of the semiconductor device according to one embodiment of the present invention;

【図3】本発明の一実施例である半導体装置のnpnト
ランジスタ部分の製造工程を示す断面説明図である。
FIG. 3 is an explanatory sectional view showing a manufacturing process of an npn transistor portion of the semiconductor device according to one embodiment of the present invention;

【図4】本発明の一実施例である半導体装置のnpnト
ランジスタ部分の製造工程を示す断面説明図である。
FIG. 4 is an explanatory sectional view showing a manufacturing step of an npn transistor portion of the semiconductor device according to one embodiment of the present invention;

【図5】本発明の一実施例である半導体装置のnpnト
ランジスタ部分の最終の製造工程を示す断面説明図であ
る。
FIG. 5 is an explanatory sectional view showing a final manufacturing step of an npn transistor portion of the semiconductor device according to one embodiment of the present invention;

【図6】従来のnpnトランジスタ部分の断面説明図で
ある。
FIG. 6 is an explanatory sectional view of a conventional npn transistor portion.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 ベース領域(p型領域) 3 エミッタ領域(n型領域) 4 保護膜 5、6 コンタクト孔 7 ベース電極 8 エミッタ電極 10、11 ポリシリコン電極膜 Reference Signs List 1 semiconductor substrate 2 base region (p-type region) 3 emitter region (n-type region) 4 protective film 5, 6 contact hole 7 base electrode 8 emitter electrode 10, 11 polysilicon electrode film

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/311 H01L 21/28 301 H01L 29/732 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/311 H01L 21/28 301 H01L 29/732

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板に不純物を拡散させることに
よりベース領域とする第1導電型領域およびエミッタ領
域とする第2導電型領域の半導体領域をそれぞれ形成す
る工程、 前記半導体基板の表面に形成した保護膜に、前記ベース
領域およびエミッタ領域の一部を露出させるコンタクト
孔を形成する工程、 該コンタクト孔により露出した前記ベース領域およびエ
ミッタ領域上にポリシリコン電極膜を形成する工程、 熱処理により前記ベース領域およびエミッタ領域の不純
物を前記ベース領域上のポリシリコン電極膜および前記
エミッタ領域上のポリシリコン電極膜のそれぞれに同時
に拡散する工程、および前記ポリシリコン電極膜上に電
極用金属配線膜を形成する工程からなり、前記ポリシリ
コン電極膜の抵抗がバラスト抵抗として働く所定の抵抗
値になるように、前記ベース領域およびエミッタ領域の
不純物濃度および前記拡散工程の条件を設定して行う半
導体装置の製法。
An impurity is diffused into a semiconductor substrate.
Forming a semiconductor region of a second conductivity type region to the first conductivity type region and the emitter region to more base region, respectively, the protective film formed on the surface of the semiconductor substrate, a part of the base region and the emitter region Forming a polysilicon electrode film on the base region and the emitter region exposed by the contact hole; and removing impurities of the base region and the emitter region by heat treatment to form a polysilicon on the base region. Silicon electrode film and the above
A step of simultaneously diffusing each of the polysilicon electrode films on the emitter region and a step of forming a metal wiring film for an electrode on the polysilicon electrode film, wherein the resistance of the polysilicon electrode film is ballasted. A method of manufacturing a semiconductor device, wherein an impurity concentration of the base region and the emitter region and a condition of the diffusion step are set so as to have a predetermined resistance value acting as a resistance.
JP07708192A 1992-03-30 1992-03-31 Semiconductor device manufacturing method Expired - Fee Related JP3312040B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP07708192A JP3312040B2 (en) 1992-03-31 1992-03-31 Semiconductor device manufacturing method
DE4309898A DE4309898B4 (en) 1992-03-30 1993-03-26 A method of fabricating a bipolar transistor having a polysilicon layer between a semiconductor region and a surface electrode metal
US08/170,896 US5407857A (en) 1992-03-30 1993-12-21 Method for producing a semiconductor device with a doped polysilicon layer by updiffusion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07708192A JP3312040B2 (en) 1992-03-31 1992-03-31 Semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JPH05283360A JPH05283360A (en) 1993-10-29
JP3312040B2 true JP3312040B2 (en) 2002-08-05

Family

ID=13623833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07708192A Expired - Fee Related JP3312040B2 (en) 1992-03-30 1992-03-31 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP3312040B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5566272B2 (en) * 2010-11-26 2014-08-06 三菱電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JPH05283360A (en) 1993-10-29

Similar Documents

Publication Publication Date Title
JPS62588B2 (en)
JPS6187368A (en) Self-matching metal silicide process for ic having self-matching polycrystalline silicon electrode
US4412378A (en) Method for manufacturing semiconductor device utilizing selective masking, etching and oxidation
JPS6318673A (en) Manufacture of semiconductor device
US4949153A (en) Semiconductor IC device with polysilicon resistor
EP0193934B1 (en) Semiconductor integreated circuit device and method of manufacturing the same
US4740482A (en) Method of manufacturing bipolar transistor
US4883772A (en) Process for making a self-aligned silicide shunt
JP3312040B2 (en) Semiconductor device manufacturing method
JP3923620B2 (en) Manufacturing method of semiconductor substrate
US5407857A (en) Method for producing a semiconductor device with a doped polysilicon layer by updiffusion
JP3113202B2 (en) Semiconductor device
JPH05275681A (en) Semiconductor device
JPH0420263B2 (en)
JPS6246072B2 (en)
JPS6145392B2 (en)
JPS63146466A (en) Bipolar transistor with polycrystalline silicon vertical base contact
JP3068733B2 (en) Method for manufacturing semiconductor device
JPH05218306A (en) Semiconductor integrated circuit and manufacture thereof
JPS63114261A (en) Self-aligning base shunt for transistor
JPH0130310B2 (en)
JPH0418461B2 (en)
JPH0436576B2 (en)
JPH02159035A (en) Integrated circuit device
JPH0636415B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees