JP3308857B2 - Manufacturing method of LED chip - Google Patents
Manufacturing method of LED chipInfo
- Publication number
- JP3308857B2 JP3308857B2 JP14812097A JP14812097A JP3308857B2 JP 3308857 B2 JP3308857 B2 JP 3308857B2 JP 14812097 A JP14812097 A JP 14812097A JP 14812097 A JP14812097 A JP 14812097A JP 3308857 B2 JP3308857 B2 JP 3308857B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- manufacturing
- insulating portion
- led chip
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Device Packages (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、PN接合面を有す
るLED(発光ダイオード)の製造方法に関し、特にP
N接合面がユニット基板に対して垂直になるように横置
き搭載されるLEDチップの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an LED (light emitting diode) having a PN junction surface, and more particularly to a method for manufacturing an LED having a PN junction surface.
The present invention relates to a method for manufacturing an LED chip which is mounted horizontally so that an N-joint surface is perpendicular to a unit substrate.
【0002】[0002]
【従来の技術】複数のLEDチップを備えたユニットと
して、ドットマトリクスLED表示装置が古くから商品
化されており、LEDチップは一般的にPN接合面がユ
ニット基板に対して水平になるようにダイボンドされ、
更にワイヤボンドすることによって搭載されるが、最
近、実装密度を上げるために、横置き型のLED表示装
置が開発されている。2. Description of the Related Art A dot matrix LED display device has been commercialized for a long time as a unit having a plurality of LED chips, and an LED chip is generally die-bonded so that a PN junction surface is horizontal to a unit substrate. And
Further, the LED display device is mounted by wire bonding. Recently, a horizontal LED display device has been developed to increase the mounting density.
【0003】図13は従来のLEDチップ1を示す斜視
図であり、図14(a)はその良好な横置き型実装例を
示す断面図であり、図14(b)はその不良な実装例を
示す断面図である。図13に示すように、LEDチップ
1は、接合したP型半導体層2およびN型半導体層3を
両側からそれぞれ薄膜電極5および薄膜電極6で挟んだ
ものである。図14に示すように、予めユニット基板1
1のP型電極用およびN型電極用の配線12,13の間
にバンプ16を設ける。LEDチップ1は、バンプ16
上にPN接合面4がユニット基板11に垂直になるよう
に横置き固定され、薄膜電極5,6と配線12,13と
は、半田14,15によって電気的に接続される。FIG. 13 is a perspective view showing a conventional LED chip 1, FIG. 14 (a) is a cross-sectional view showing a good horizontal mounting example thereof, and FIG. 14 (b) is a defective mounting example thereof. FIG. As shown in FIG. 13, the LED chip 1 has a bonded P-type semiconductor layer 2 and N-type semiconductor layer 3 sandwiched between thin film electrodes 5 and 6 from both sides. As shown in FIG.
A bump 16 is provided between the wirings 12 and 13 for the P-type electrode and the N-type electrode. The LED chip 1 has a bump 16
The PN junction surface 4 is horizontally fixed so as to be perpendicular to the unit substrate 11, and the thin film electrodes 5, 6 and the wirings 12, 13 are electrically connected by solders 14, 15.
【0004】なお、LEDチップ1のようなタイプのチ
ップは、たとえば特開平6−177435、特公昭56
−44591、特開昭54−22186などにその内容
が開示されている。Note that a chip of the type such as the LED chip 1 is disclosed in, for example, Japanese Patent Application Laid-Open No.
No.-44591, JP-A-54-22186, and the like.
【0005】[0005]
【発明が解決しようとする課題】薄膜電極5,6は蒸着
によって形成されて非常に薄く、P型半導体層2もエピ
タキシャル成長によって形成されて非常に薄く、薄膜電
極5とP型半導体層2とを合わせても数μm〜数十μm
程度である。また、P型半導体層2およびN型半導体層
3は側面に露出している。このため、両層が短絡しない
ように、薄膜電極5,6をユニット基板11上の配線1
2,13にそれぞれ電気的に導通させるには、図14
(a)に示すように、電極5,6を配線12,13から
充分な間隔を置いて、大きめの半田14,15を介在さ
せて、配置しなければならない。それでも、図14
(b)に示すように、LEDチップ1の搭載精度が悪
く、短絡してしまうことがある。The thin-film electrodes 5 and 6 are formed by vapor deposition and are very thin, and the P-type semiconductor layer 2 is also formed by epitaxial growth and is very thin. Several μm to several tens μm
It is about. Further, the P-type semiconductor layer 2 and the N-type semiconductor layer 3 are exposed on the side surfaces. For this reason, the thin film electrodes 5 and 6 are connected to the wiring 1 on the unit substrate 11 so as not to short-circuit both layers.
In order to electrically connect to each other, FIG.
As shown in (a), the electrodes 5 and 6 must be arranged at a sufficient distance from the wirings 12 and 13 with large solders 14 and 15 interposed therebetween. Still, FIG.
As shown in (b), the mounting accuracy of the LED chip 1 is poor, and a short circuit may occur.
【0006】本発明の目的は、LEDチップの実装時の
短絡を確実に防止して、動作の信頼性を向上できるLE
Dチップの製造方法を提供することである。SUMMARY OF THE INVENTION It is an object of the present invention to provide a LE which can reliably prevent a short circuit at the time of mounting an LED chip and improve operation reliability.
An object of the present invention is to provide a method for manufacturing a D chip.
【0007】[0007]
【課題を解決するための手段】本発明は、第1電極層お
よび第2電極層と、該第1電極層および第2電極層に挟
持されてかつ表面に平行なPN接合面を有する複数の半
導体結晶と、該半導体結晶同士の隙間に形成された電気
絶縁部と、を有するLEDウエハを形成した後、LED
ウエハを分断して、半導体結晶ごとにその側面が電気絶
縁部に覆われたLEDチップを製造するLEDチップの
製造方法において、前記各PN接合面は第2電極層より
も第1電極層に近く、前記半導体結晶のPN接合面から
遠い表面側から塗布した樹脂を硬化することによって、
前記LEDウエハの電気絶縁部を形成することを特徴と
するLEDチップの製造方法である。According to the present invention, there are provided a first electrode layer and a second electrode layer, and a plurality of electrode layers sandwiched between the first electrode layer and the second electrode layer and having a PN junction surface parallel to the surface. After forming an LED wafer having a semiconductor crystal and an electrical insulating portion formed in a gap between the semiconductor crystals,
In the LED chip manufacturing method of manufacturing an LED chip in which a wafer is divided and a side surface of each semiconductor crystal is covered with an electrical insulating portion, each of the PN junction surfaces is closer to the first electrode layer than to the second electrode layer. By curing the resin applied from the surface far from the PN junction surface of the semiconductor crystal,
A method of manufacturing an LED chip, comprising forming an electrically insulating portion of the LED wafer.
【0008】本発明に従えば、上記LEDウエハを分断
するので、半導体結晶ごとにその側面が電気絶縁部に覆
われた複数のLEDチップを一度に簡単に製造すること
ができる。また、PN接合面から遠い表面側から樹脂を
塗布するので、硬化された樹脂の体積変化などがあって
も、PN接合の側面を確実に覆うことができる。よっ
て、LEDチップの実装時に短絡を防止し、動作の信頼
性を向上することができる。特に、PN接合面が第2導
電層に比べて著しく第1導電層に近い場合に効果的であ
る。According to the present invention, since the above-mentioned LED wafer is divided, a plurality of LED chips whose side surfaces are covered with an electrical insulating portion for each semiconductor crystal can be easily manufactured at once. Further, since the resin is applied from the surface side far from the PN junction surface, the side surface of the PN junction can be reliably covered even if the volume of the cured resin changes. Therefore, a short circuit can be prevented when the LED chip is mounted, and the reliability of operation can be improved. This is particularly effective when the PN junction surface is significantly closer to the first conductive layer than the second conductive layer.
【0009】また本発明は、前記電気絶縁部の形成前
に、第1電極層を形成し、電気絶縁部の形成後に、第2
電極層を形成することを特徴とする。The present invention also provides a method for forming a first electrode layer before forming the electrical insulating portion, and forming a second electrode layer after forming the electrical insulating portion.
It is characterized by forming an electrode layer.
【0010】本発明に従えば、第1電極層、電気絶縁
部、第2電極層の順に形成するので、塗布された樹脂を
硬化することで形成される電気絶縁部は、第1電極層お
よび半導体結晶によって型どられる。したがって、型を
とるための特別の工程を省略でき、製造工程を簡略化す
ることができる。According to the present invention, since the first electrode layer, the electric insulating portion, and the second electrode layer are formed in this order, the electric insulating portion formed by curing the applied resin is formed by the first electrode layer and the electric insulating portion. Shaped by semiconductor crystals. Therefore, a special process for forming a mold can be omitted, and the manufacturing process can be simplified.
【0011】また本発明は、第1電極層および第2電極
層と、該第1電極層および第2電極層に挟持されてかつ
表面に平行なPN接合面を有する複数の半導体結晶と、
該半導体結晶同士の隙間に形成された電気絶縁部と、を
有するLEDウエハを形成した後、LEDウエハを分断
して、半導体結晶ごとにその側面が電気絶縁部に覆われ
たLEDチップを製造するLEDチップの製造方法にお
いて、前記各PN接合面は第2電極層よりも第1電極層
に近く、表面に平行なPN接合面を有する結晶ウエハの
所定の領域を除去して複数の半導体結晶を形成した後、
除去された領域を樹脂で充填して硬化することによって
電気絶縁部を形成することを特徴とするLEDチップの
製造方法である。The present invention also provides a first electrode layer and a second electrode layer, and a plurality of semiconductor crystals sandwiched between the first electrode layer and the second electrode layer and having a PN junction plane parallel to the surface.
After forming an LED wafer having an electric insulating portion formed in a gap between the semiconductor crystals, the LED wafer is divided, and an LED chip whose side is covered with the electric insulating portion for each semiconductor crystal is manufactured. In the method for manufacturing an LED chip, each of the PN junction surfaces is closer to the first electrode layer than the second electrode layer, and a predetermined region of a crystal wafer having a PN junction surface parallel to the surface is removed to form a plurality of semiconductor crystals. After forming
A method for manufacturing an LED chip, characterized in that an electric insulating portion is formed by filling a cured area with a resin and curing the resin.
【0012】本発明に従えば、上記LEDウエハを分断
するので、半導体結晶ごとにその側面が電気絶縁部に覆
われた複数のLEDチップを一度に簡単に製造すること
ができる。また、結晶ウエハの除去領域にそのまま電気
絶縁部を形成するので、電気絶縁部の寸法の精度が良
く、LEDウエハの分断によって半導体結晶の側面が再
び露出してしまうことがない。よって、確実にPN接合
の側面を電気絶縁部で覆うことができ、LEDウエハの
実装時に短絡を防止し、動作の信頼性を向上することが
できる。According to the present invention, since the above-mentioned LED wafer is divided, a plurality of LED chips whose side surfaces are covered with an electrical insulating portion for each semiconductor crystal can be easily manufactured at once. Further, since the electrical insulating portion is formed as it is in the removal region of the crystal wafer, the dimensional accuracy of the electrical insulating portion is good, and the side surface of the semiconductor crystal is not exposed again due to the division of the LED wafer. Therefore, the side surface of the PN junction can be surely covered with the electrical insulating portion, and a short circuit can be prevented at the time of mounting the LED wafer, and the reliability of operation can be improved.
【0013】また本発明は、前記半導体結晶の形成前
に、第1電極層を形成し、電気絶縁部の形成後に、第2
電極層を形成することを特徴とする。Further, according to the present invention, a first electrode layer is formed before the formation of the semiconductor crystal, and a second electrode layer is formed after the formation of the electrical insulating portion.
It is characterized by forming an electrode layer.
【0014】本発明に従えば、第1電極層、半導体結
晶、電気絶縁部、第2電極層の順に形成するので、結晶
ウエハを第1電極層に固定した状態でその一部を除去す
ることができ、その後に形成される電気絶縁部の寸法精
度をさらに向上することができる。According to the present invention, since the first electrode layer, the semiconductor crystal, the electrical insulating portion, and the second electrode layer are formed in this order, a part of the crystal wafer is removed while the crystal wafer is fixed to the first electrode layer. Thus, the dimensional accuracy of the subsequently formed electrical insulating portion can be further improved.
【0015】また本発明は、所定の厚さの第1ブレード
で結晶ウエハの前記領域を削り取って半導体結晶を形成
し、第1ブレードよりも薄い第2ブレードでLEDウエ
ハを分断することを特徴とする。Further, the present invention is characterized in that the above-mentioned region of the crystal wafer is shaved by a first blade having a predetermined thickness to form a semiconductor crystal, and the LED wafer is divided by a second blade thinner than the first blade. I do.
【0016】本発明に従えば、厚さの異なるブレードを
用いることで、簡単で確実にLEDチップに、所定寸法
の電気絶縁部を確保することができる。つまり、比較的
厚めの第1ブレードで結晶ウエハの一部を除去し、除去
した領域に樹脂を塗布、硬化した後、比較的薄めの第2
ブレードでLEDウエハを分断するので、樹脂をすべて
削り取ってしまうことなく、電気絶縁部を残留させるこ
とができる。According to the present invention, by using the blades having different thicknesses, it is possible to simply and reliably secure an electrically insulating portion of a predetermined size on the LED chip. That is, after removing a part of the crystal wafer with the relatively thick first blade, applying and curing the resin in the removed area, the relatively thin second blade is used.
Since the LED wafer is divided by the blade, the electric insulating portion can be left without removing all the resin.
【0017】また本発明は、前記第1ブレードで、第1
電極層の一部までをも削り取ることを特徴とする。Further, according to the present invention, the first blade includes a first blade.
It is characterized in that even part of the electrode layer is scraped off.
【0018】本発明に従えば、第1ブレードで結晶ウエ
ハの一部を除去するとともに、第1電極層の一部までを
も削り取ることによって、第1電極層の削り取られた部
分にも樹脂が拡がるので、さらに確実にPN接合の側面
を覆うことができる。According to the present invention, by removing a part of the crystal wafer with the first blade and also removing a part of the first electrode layer, the resin is also removed from the removed part of the first electrode layer. Because of the expansion, the side surface of the PN junction can be more reliably covered.
【0019】また本発明は、前記第1電極層の形成後で
かつ半導体結晶の形成前に、第1電極層を硬質の土台に
接着固定することを特徴とする。Further, the present invention is characterized in that the first electrode layer is bonded and fixed to a hard base after the formation of the first electrode layer and before the formation of the semiconductor crystal.
【0020】本発明に従えば、結晶ウエハを固定した第
1電極層をさらに硬質の土台に固定するので、結晶ウエ
ハをさらに強固に固定した状態でその一部を除去するこ
とができ、その後に形成される電気絶縁部の寸法精度を
さらになお向上することができる。According to the present invention, since the first electrode layer to which the crystal wafer is fixed is fixed to a harder base, a part of the crystal wafer can be removed with the crystal wafer fixed more firmly. The dimensional accuracy of the formed electrically insulating portion can be further improved.
【0021】また本発明は、前記第1電極層を紫外線硬
化型の両面粘着シートを介して土台に接着固定し、LE
Dウエハの分断前または分断後に両面粘着シートに紫外
線を照射することを特徴とする。Further, according to the present invention, the first electrode layer is adhered and fixed to a base via an ultraviolet-curable double-sided pressure-sensitive adhesive sheet.
The double-sided pressure-sensitive adhesive sheet is irradiated with ultraviolet light before or after the D wafer is divided.
【0022】本発明に従えば、半導体結晶や電気絶縁部
の形成時など、必要なときだけ第1電極層を両面粘着シ
ートに接着固定しておき、LEDウエハを分断して粘着
の必要が無くなったときに、紫外線を照射して両面粘着
シートを硬化させることで、その粘着力を奪ってシート
を剥がし易くすることができる。このように、必要に応
じて両面粘着シートの粘着力を制御できる。According to the present invention, the first electrode layer is bonded and fixed to the double-sided pressure-sensitive adhesive sheet only when necessary, such as when forming a semiconductor crystal or an electrical insulating portion, and the LED wafer is divided to eliminate the need for the pressure-sensitive adhesive. At this time, by irradiating ultraviolet rays to cure the double-sided pressure-sensitive adhesive sheet, the pressure-sensitive adhesive strength can be removed and the sheet can be easily peeled off. Thus, the adhesive strength of the double-sided adhesive sheet can be controlled as needed.
【0023】また本発明は、前記樹脂をスキージを用い
て塗布することを特徴とする。Further, the present invention is characterized in that the resin is applied using a squeegee.
【0024】本発明に従えば、塗布面に凹凸があっても
その隅々まで樹脂を行き渡らせることができ、内部を均
一かつ表面を平滑に仕上げることができる。よって、樹
脂を硬化したときに、内部応力によるクラックの発生を
防止でき、動作の信頼性を向上することができる。According to the present invention, even if the coating surface has irregularities, the resin can be spread to every corner, and the inside can be made uniform and the surface can be finished smoothly. Therefore, when the resin is cured, the occurrence of cracks due to internal stress can be prevented, and the reliability of operation can be improved.
【0025】また本発明は、導電性ペーストをスキージ
を用いて塗布することによって、前記第1電極層および
第2電極層を形成することを特徴とする。Further, the present invention is characterized in that the first electrode layer and the second electrode layer are formed by applying a conductive paste using a squeegee.
【0026】本発明に従えば、塗布面に凹凸があっても
その隅々まで樹脂を行き渡らせることができ、内部を均
一かつ表面を平滑に仕上げることができる。特に、第2
電極層を形成するときにスキージを用いると、それ以前
の工程において各層の厚みの精度が良くなかったとして
も、LEDチップの高さ、すなわち第1電極層から第2
電極層までを含めた高さを複数のLEDチップに対して
精度良く一致させることができる。これによって、ドッ
トマトリクス表示装置などではその表示面を平たくで
き、表示むらを解消することができる。According to the present invention, even if there are irregularities on the application surface, the resin can be spread to all corners, and the inside can be made uniform and the surface can be finished smoothly. In particular, the second
If a squeegee is used when forming the electrode layer, the height of the LED chip, that is, from the first electrode layer to the second
The height including the electrode layer can be accurately matched with the plurality of LED chips. As a result, the display surface of a dot matrix display device or the like can be flattened, and display unevenness can be eliminated.
【0027】本発明は、前記導電性ペーストを塗布する
面に、予め樹脂粒を形成することを特徴とする。The present invention is characterized in that resin particles are previously formed on the surface to which the conductive paste is applied.
【0028】本発明に従えば、導電性ペーストの塗布面
に対する粘着力を向上することができ、かつ第1電極層
および第2電極層内で発生する応力によるストレスを解
消することができる。According to the present invention, it is possible to improve the adhesive strength to the surface to which the conductive paste is applied, and to eliminate the stress caused by the stress generated in the first electrode layer and the second electrode layer.
【0029】[0029]
【発明の実施の形態】図1(a)は本発明の一実施形態
であるLEDチップの製造方法によって作成されたLE
Dチップ21を示す斜視図であり、図1(b)はその断
面図である。LEDチップ21は、P型半導体層22お
よびN型半導体層23から成る半導体結晶30と、P側
薄膜コンタクト層25と、N側薄膜コンタクト層26
と、P側厚膜電極28と、N側厚膜電極29と、電気絶
縁部27とを備える。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 (a) shows an LE manufactured by a method for manufacturing an LED chip according to an embodiment of the present invention.
FIG. 1B is a perspective view showing the D chip 21, and FIG. 1B is a sectional view thereof. The LED chip 21 includes a semiconductor crystal 30 including a P-type semiconductor layer 22 and an N-type semiconductor layer 23, a P-side thin film contact layer 25, and an N-side thin film contact layer 26.
, A P-side thick film electrode 28, an N-side thick film electrode 29, and an electrical insulating section 27.
【0030】P型半導体層22は厚さW1でP型不純物
を含む半導体材料から成り、N型半導体層23は厚さW
2でN型不純物を含む半導体材料から成り、両層はPN
接合面24で接合する。N型半導体層23に対向する側
のP型半導体層22上には、全面にわたってAuから成
る厚さW3のP側薄膜コンタクト層25が形成され、P
型半導体層22に対向する側のN型半導体層23上に
は、その一部にAuから成る厚さW4のN側薄膜コンタ
クト層26が形成されている。なお、両コンタクト層2
5,26は、図13における薄膜電極5,6に相当する
ものである。The P-type semiconductor layer 22 is formed of a semiconductor material having a thickness W1 and containing a P-type impurity, and the N-type semiconductor layer 23 is formed of a thickness W.
2 made of a semiconductor material containing an N-type impurity,
The bonding is performed at the bonding surface 24. On the P-type semiconductor layer 22 on the side facing the N-type semiconductor layer 23, a P-side thin film contact layer 25 made of Au is formed over the entire surface and made of Au.
On the N-type semiconductor layer 23 on the side facing the type semiconductor layer 22, an N-side thin film contact layer 26 made of Au and having a thickness of W4 is formed on a part thereof. Note that both contact layers 2
Reference numerals 5 and 26 correspond to the thin film electrodes 5 and 6 in FIG.
【0031】電気絶縁部27は厚さW5の透光性の樹脂
から成り、P型半導体層22、N型半導体層23および
P側薄膜コンタクト層25の側面を覆って形成されてい
る。P側薄膜コンタクト層25およびこれに隣接する電
気絶縁部27上には、厚さW6のP型厚膜電極28が形
成され、N側薄膜コンタクト層26、N型半導体層23
およびこれに隣接する電気絶縁部27上には、厚さW7
のN側厚膜電極29が形成されている。The electrical insulating portion 27 is made of a translucent resin having a thickness of W5, and is formed to cover the side surfaces of the P-type semiconductor layer 22, the N-type semiconductor layer 23 and the P-side thin film contact layer 25. A P-type thick film electrode 28 having a thickness of W6 is formed on the P-side thin film contact layer 25 and the electric insulating portion 27 adjacent thereto, and the N-side thin film contact layer 26 and the N-type semiconductor layer 23 are formed.
And a thickness W7 on the electrically insulating portion 27 adjacent thereto.
N-side thick film electrode 29 is formed.
【0032】各部の厚さは、たとえばW1=数μm〜数
十μm,W2=200μm,W3=W4=0.2μm,
W5=25μm,W6=W7=50μmなどである。The thickness of each part is, for example, W1 = several μm to several tens μm, W2 = 200 μm, W3 = W4 = 0.2 μm,
W5 = 25 μm, W6 = W7 = 50 μm, and the like.
【0033】このように、電気絶縁部27は、P型半導
体層22およびN型半導体層23を保護しており、両層
の短絡や破損を防止できる構造になっている。As described above, the electrical insulating portion 27 protects the P-type semiconductor layer 22 and the N-type semiconductor layer 23, and has a structure capable of preventing short-circuit and breakage of both layers.
【0034】図2は図1のLEDチップ21の実装構造
を示す斜視図である。LEDチップ21は、PN接合面
24がユニット基板31に垂直になるように、ユニット
基板31上に横置き搭載されて実装される。つまり、ユ
ニット基板31上の配線32とP側厚膜電極28とが、
その間に介在する半田34によって接着され、配線33
とN側厚膜電極29とが、その間に介在する半田35に
よって接着される。FIG. 2 is a perspective view showing a mounting structure of the LED chip 21 of FIG. The LED chip 21 is mounted horizontally on the unit substrate 31 so that the PN junction surface 24 is perpendicular to the unit substrate 31. That is, the wiring 32 on the unit substrate 31 and the P-side thick film electrode 28
The wiring 33 is bonded by a solder 34 interposed therebetween.
And the N-side thick film electrode 29 are bonded by the solder 35 interposed therebetween.
【0035】このように、比較的薄いP側薄膜コンタク
ト層25およびN側薄膜コンタクト層26には、それぞ
れ比較的厚いP側厚膜電極28およびN側厚膜電極29
が接続されており、チップを横置き搭載するときに、P
側厚膜電極28およびN側厚膜電極29のそれぞれの側
面が、配線33,34に接着されるので、接着面積が大
きく、接着させ易く、また接着の強度も向上する。As described above, the relatively thin P-side thick film electrode 28 and the relatively thick N-side thick film electrode 29 are provided on the relatively thin P-side thin film contact layer 25 and N-side thin film contact layer 26, respectively.
Is connected, and when the chip is mounted horizontally, P
Since the side surfaces of the side thick film electrode 28 and the N side thick film electrode 29 are bonded to the wirings 33 and 34, the bonding area is large, the bonding is easy, and the bonding strength is improved.
【0036】(第1実施形態)図3〜図6は、本発明の
第1実施形態であるLEDチップ21の製造方法を段階
的に示す断面図である。まず図3(a)において、N型
半導体基板の表面にN型半導体をエピタキシャル成長さ
せ、さらにその上に厚さW1のP型半導体層42をエピ
タキシャル成長させる。なお、N型半導体基板と、その
表面にエピタキシャル成長させたN型半導体とを合わせ
て、厚さW2のN型半導体層43とする。エピタキシャ
ル層はP,N型ともに、N型半導体基板に比べて非常に
薄い。(First Embodiment) FIGS. 3 to 6 are sectional views showing step by step a method of manufacturing an LED chip 21 according to a first embodiment of the present invention. First, in FIG. 3A, an N-type semiconductor is epitaxially grown on the surface of an N-type semiconductor substrate, and a P-type semiconductor layer 42 having a thickness W1 is epitaxially grown thereon. The N-type semiconductor substrate 43 and the N-type semiconductor epitaxially grown on its surface are combined to form an N-type semiconductor layer 43 having a thickness of W2. The epitaxial layer is much thinner for both P and N types than for an N type semiconductor substrate.
【0037】次に、P型半導体層42の裏面全面にP側
薄膜コンタクト層45を形成し、N型半導体層43の表
面にパターン形成された複数のN側薄膜コンタクト層2
6を形成する。パターン形成は、各N側薄膜コンタクト
層26のピッチが幅W8となるように行われる。W8
は、たとえば300μmである。これによって、厚さW
9の基板41が形成されたものとする。W9は、上記の
W1〜W4を足し合わせたものであるが、W1,W3,
W4は合わせてもW2より著しく薄く、W9はほぼW2
に等しい。Next, a P-side thin film contact layer 45 is formed on the entire back surface of the P-type semiconductor layer 42, and a plurality of N-side thin film contact layers 2 patterned on the surface of the N-type semiconductor layer 43.
6 is formed. The pattern formation is performed so that the pitch of each N-side thin film contact layer 26 has a width W8. W8
Is, for example, 300 μm. Thereby, the thickness W
It is assumed that nine substrates 41 are formed. W9 is the sum of the above W1 to W4, but W1, W3,
W4 is significantly thinner than W2 when combined, and W9 is approximately W2
be equivalent to.
【0038】次に図3(b)において、基板41のP側
薄膜コンタクト層45の裏面に伸縮自在の片面粘着シー
ト50を張り付ける。次に基板41の表面側から、つま
りN側薄膜コンタクト層26側から、厚さW10のブレ
ード201を用いて、基板41をフルダイシングする。
図3(c)に示すように、フルダイシングによって、基
板41はそれぞれN側薄膜コンタクト層26を一個ずつ
有する各チップ51に分断される。Next, in FIG. 3B, an extensible single-sided adhesive sheet 50 is attached to the back surface of the P-side thin film contact layer 45 of the substrate 41. Next, the substrate 41 is fully diced from the surface side of the substrate 41, that is, from the N-side thin film contact layer 26 side, using the blade 201 having a thickness of W10.
As shown in FIG. 3C, the substrate 41 is divided into chips 51 each having one N-side thin film contact layer 26 by full dicing.
【0039】このときのフルダイシングによって、P型
半導体層42、N型半導体層43およびP側薄膜コンタ
クト層45はそれぞれ、P型半導体層22、N型半導体
層23およびP側薄膜コンタクト層25に分断される。
また、チップ51の幅はW12であり、各チップ51の
間隔はW11でありる。W11は、切断のぶれによって
W10よりもやや大きくなる。たとえば、W10=40
μm,W11=50μm,W12=250μmである。By the full dicing at this time, the P-type semiconductor layer 42, the N-type semiconductor layer 43, and the P-side thin-film contact layer 45 become the P-type semiconductor layer 22, the N-type semiconductor layer 23, and the P-side thin-film contact layer 25, respectively. Be divided.
The width of the chip 51 is W12, and the interval between the chips 51 is W11. W11 is slightly larger than W10 due to the fluctuation of cutting. For example, W10 = 40
μm, W11 = 50 μm, and W12 = 250 μm.
【0040】次に図3(d)において、粘着シート50
を延伸させて、チップ51同士の間隔をW13まで拡大
し、チップ51同士のピッチをW14まで拡大する。た
とえばW13=100μm,W14=350μmであ
る。なお、粘着シート50の延伸は、図5とともに後述
するチップ間隔拡大装置による。Next, referring to FIG.
Is extended, the interval between the chips 51 is increased to W13, and the pitch between the chips 51 is increased to W14. For example, W13 = 100 μm and W14 = 350 μm. The stretching of the pressure-sensitive adhesive sheet 50 is performed by a chip spacing enlarging device described later with reference to FIG.
【0041】次に図4(a)において、各チップ51の
間を埋めて、かつ各N側薄膜コンタクト層26および各
N型半導体層23を覆うように、電気絶縁性かつ透光性
の樹脂52をスキージ53によって塗布する。樹脂52
は、たとえば住友金属鉱山株式会社製UV−80Dであ
る。図4(b)に示すように、スキージ53が予め盛ら
れた樹脂52に対して平行移動することによって、N側
薄膜コンタクト層26の表面からの高さがW15、たと
えば20μmになるように、樹脂52を平らに延ばして
塗布する。これによって、基板61が形成されたものと
する。次に図4(c)において、フォトマスク62で基
板61に塗布された樹脂52を覆った状態で、樹脂52
に紫外線を照射する。ただし、フォトマスク62は、N
型薄膜コンタクト層26およびN型半導体層23への光
を遮光部63によって遮り、チップ51同士の間への光
を透過させる。Next, in FIG. 4A, an electrically insulating and translucent resin is filled so as to fill the space between each chip 51 and cover each N-side thin film contact layer 26 and each N-type semiconductor layer 23. 52 is applied by a squeegee 53. Resin 52
Is, for example, UV-80D manufactured by Sumitomo Metal Mining Co., Ltd. As shown in FIG. 4B, the squeegee 53 is moved in parallel with the pre-filled resin 52 so that the height from the surface of the N-side thin film contact layer 26 becomes W15, for example, 20 μm. The resin 52 is spread flat and applied. Thus, it is assumed that the substrate 61 is formed. Next, in FIG. 4C, while the resin 52 applied to the substrate 61 is covered with the photomask 62, the resin 52
Is irradiated with ultraviolet light. However, the photomask 62
The light to the thin-film contact layer 26 and the N-type semiconductor layer 23 is blocked by the light-shielding portion 63, and the light between the chips 51 is transmitted.
【0042】紫外線照射の後にアセトンなどの有機溶剤
を用いて基板61の表面を洗うと、図5(a)に示すよ
うに、樹脂52のうちのチップ51の間の部分だけが、
硬化されて残り、残りの樹脂52は洗い流される。な
お、チップ51の間の樹脂52は、紫外線によって縦方
向に圧縮されることで、N側薄膜コンタクト層26の表
面からの高さをW15から0へ降下させ、電気絶縁部4
7となる。この電気絶縁部47の形成によって、基板6
1は基板64になったものとする。When the surface of the substrate 61 is washed with an organic solvent such as acetone after the ultraviolet irradiation, only the portion of the resin 52 between the chips 51 becomes, as shown in FIG.
After being cured, the remaining resin 52 is washed away. The resin 52 between the chips 51 is compressed in the vertical direction by ultraviolet rays, so that the height from the surface of the N-side thin film contact layer 26 drops from W15 to 0, and the electrical insulating portion 4
It becomes 7. The formation of the electric insulating portion 47 allows the substrate 6
1 is assumed to be the substrate 64.
【0043】次に図5(b)において、スキージ65で
Agペースト66を基板64全面に塗布して熱硬化する
ことによって、N側厚膜電極層73を形成する。Agペ
ースト66は、たとえば東芝ケミカル株式会社製CT2
25Kである。このN型厚膜電極層73の形成によっ
て、図5(c)に示すように、基板64は基板71にな
ったものとする。Next, in FIG. 5B, an N-side thick film electrode layer 73 is formed by applying an Ag paste 66 over the entire surface of the substrate 64 with a squeegee 65 and thermosetting. Ag paste 66 is, for example, CT2 manufactured by Toshiba Chemical Corporation.
25K. By forming the N-type thick film electrode layer 73, it is assumed that the substrate 64 becomes the substrate 71 as shown in FIG.
【0044】次に図6(a)において、基板71を片面
粘着シート50から剥がして、基板71の裏面、つまり
P側薄膜コンタクト層25および電気絶縁部47上に、
N側厚膜電極層73と同様にして、厚さW6のP側厚膜
電極層72を形成する。これによって、基板71をLE
Dウエハ74とする。Next, in FIG. 6A, the substrate 71 is peeled off from the single-sided adhesive sheet 50, and the back surface of the substrate 71, that is, on the P-side thin film contact layer 25 and the electrical insulating portion 47, is removed.
The P-side thick film electrode layer 72 having a thickness W6 is formed in the same manner as the N-side thick film electrode layer 73. As a result, the substrate 71 is
D wafer 74 is assumed.
【0045】次に図6(b)において、基板74のP側
厚膜電極層72を再び片面粘着シート50に貼り付けた
後、再び厚さW10のブレード201でLEDウエハ7
4をフルダイシングして、幅W16の複数のLEDチッ
プ21に分断する。W16はW12+2×W5であり、
たとえば300μmである。なお、このフルダイシング
によって、P側厚膜電極層72、N側厚膜電極層73お
よび電気絶縁部47は、それぞれP側厚膜電極層28、
N側厚膜電極層29および電気絶縁部27に分断され
る。Next, referring to FIG. 6B, after the P-side thick film electrode layer 72 of the substrate 74 is again adhered to the single-sided adhesive sheet 50, the LED wafer 7 is again urged by the blade 201 having a thickness of W10.
4 is fully diced into a plurality of LED chips 21 having a width W16. W16 is W12 + 2 × W5,
For example, it is 300 μm. By this full dicing, the P-side thick-film electrode layer 72, the N-side thick-film electrode layer 73, and the electrical insulating portion 47 become the P-side thick-film electrode layer 28, respectively.
It is divided into an N-side thick film electrode layer 29 and an electric insulating portion 27.
【0046】図7(a)は図3のチップ間隔拡大のため
に用いるチップ間隔拡大装置を示す断面図であり、図7
(b)は拡大された状態を示す断面図である。チップ間
隔拡大装置は、可動部81および固定筒82から成るシ
リンダ80と係止部材83とを備える。固定筒82の端
部には粘着シート50が張り渡され、係止部材83によ
って係止される。可動部81は固定筒82の軸に沿って
可動である。図7(b)に示すように、可動部81が粘
着シート50を押し上げることによって、粘着シートが
延伸して、チップ51の間隔が拡大される。FIG. 7A is a sectional view showing a chip interval enlarging device used for expanding the chip interval shown in FIG.
(B) is a sectional view showing an enlarged state. The chip interval enlarging device includes a cylinder 80 including a movable portion 81 and a fixed cylinder 82, and a locking member 83. An adhesive sheet 50 is stretched over the end of the fixed cylinder 82 and locked by a locking member 83. The movable section 81 is movable along the axis of the fixed cylinder 82. As shown in FIG. 7B, when the movable portion 81 pushes up the adhesive sheet 50, the adhesive sheet is stretched, and the interval between the chips 51 is increased.
【0047】このように第1製造方法によれば、厚さW
10のブレード201で基板41を分断した後、片面粘
着シート50を延伸させてチップ51同士の間隔を拡大
し、さらに電気絶縁部47の形成後に同じく厚さW10
のブレード201でLEDウエハ74を分断するので、
延伸した分だけ電気絶縁部27として確保できる。ま
た、N型半導体層23に比べて薄いP型半導体層22を
下にして、N型半導体層23側から樹脂52を塗布する
ので、紫外線照射によって樹脂52が過剰に縮小して
も、電気絶縁部47がP型半導体層22を覆えなくなる
可能性が無くなり、確実に覆うことができる。As described above, according to the first manufacturing method, the thickness W
After the substrate 41 is cut by the blade 201, the single-sided adhesive sheet 50 is stretched to increase the distance between the chips 51, and the thickness W10
Since the LED wafer 74 is divided by the blade 201 of
The extended portion can be secured as the electrical insulating portion 27. In addition, since the resin 52 is applied from the N-type semiconductor layer 23 side with the P-type semiconductor layer 22 thinner than the N-type semiconductor layer 23 facing down, even if the resin 52 is excessively reduced by the irradiation of ultraviolet rays, the electric insulation is prevented. There is no possibility that the portion 47 cannot cover the P-type semiconductor layer 22 and the portion can be surely covered.
【0048】(第2実施形態)図8〜図12は、本発明
の第2実施形態であるLEDチップ21の製造方法を段
階的に示す断面図である。まず図8(a)において、N
型半導体基板の表面にN型半導体をエピタキシャル成長
させ、さらにその上に厚さW1のP型半導体層142を
エピタキシャル成長させる。なお、N型半導体基板と、
その表面にエピタキシャル成長させたN型半導体とを合
わせて、厚さW2のN型半導体層143とする。(Second Embodiment) FIGS. 8 to 12 are sectional views showing step by step a method of manufacturing an LED chip 21 according to a second embodiment of the present invention. First, in FIG.
An N-type semiconductor is epitaxially grown on the surface of the type semiconductor substrate, and a P-type semiconductor layer 142 having a thickness of W1 is epitaxially grown thereon. In addition, an N-type semiconductor substrate,
The N-type semiconductor layer 143 having a thickness W2 is formed by combining the N-type semiconductor epitaxially grown on the surface thereof.
【0049】次に、P型半導体層142の裏面に厚さW
3のP側薄膜コンタクト層145を形成し、N型半導体
層143の表面に厚さW4の複数のN側薄膜コンタクト
層26を形成する。各N側薄膜コンタクト層26はパタ
ーン形成されており、各N側薄膜コンタクト層26のピ
ッチはW21、たとえば400μmとなる。これによっ
て、基板141が形成されたものとする。Next, the thickness W is formed on the back surface of the P-type semiconductor layer 142.
3 P-side thin film contact layers 145 are formed, and a plurality of N-side thin film contact layers 26 having a thickness of W4 are formed on the surface of the N-type semiconductor layer 143. Each N-side thin-film contact layer 26 is patterned, and the pitch of each N-side thin-film contact layer 26 is W21, for example, 400 μm. Thus, it is assumed that the substrate 141 is formed.
【0050】次に図8(b)において、基板141の表
裏面全体にわたって、0.1μm程の細かな合成樹脂の
粒である樹脂粒151を多数形成する。なお、樹脂粒1
51は、基板141の各表面に対して、後述するAgペ
ーストの粘着力を向上させるためのものであり、また、
応力によるストレスを解消するためでもある。次に図8
(c)において、P側薄膜コンタクト層145の裏面に
Agペーストを塗布して熱硬化することによって、厚さ
W6のP側厚膜電極層155を形成する。これによっ
て、基板146を形成したものとする。Next, in FIG. 8B, a large number of resin particles 151, which are fine synthetic resin particles of about 0.1 μm, are formed over the entire surface of the substrate 141. In addition, resin particle 1
Numeral 51 is for improving the adhesive strength of the Ag paste described below to each surface of the substrate 141,
This is also to eliminate stress caused by stress. Next, FIG.
In (c), a P-side thick film electrode layer 155 having a thickness W6 is formed by applying an Ag paste to the back surface of the P-side thin film contact layer 145 and thermally curing the paste. Thus, the substrate 146 is formed.
【0051】次に図9(a)において、両面粘着シート
150の一方の面に土台を貼り付け、もう他方の面に基
板146のP側厚膜電極層155を貼り付ける。両面粘
着シート150は、たとえば粘着力150g/25mm
程度のものである。Next, in FIG. 9A, the base is attached to one surface of the double-sided pressure-sensitive adhesive sheet 150, and the P-side thick film electrode layer 155 of the substrate 146 is attached to the other surface. The double-sided adhesive sheet 150 has, for example, an adhesive strength of 150 g / 25 mm.
Of the degree.
【0052】次に図9(b)において、厚さW22の第
1ブレード202でN側薄膜コンタクト層26同士の間
から、P側厚膜電極層155の途中までハーフダイシン
グを行い、溝部158を形成する。厚さW22の第1ブ
レード202によるダイシングでは、ぶれによって、溝
部158の幅はW22よりも広いW23になる。たとえ
ばW22=140μm、W23=150μmである。こ
のときのハーフダイシングによって、P型半導体層14
2、N型半導体層143およびP側薄膜コンタクト層1
45は、それぞれP型半導体層22、N型半導体層23
およびP型薄膜コンタクト層25に、それぞれ分断され
る。Next, in FIG. 9B, half dicing is performed with a first blade 202 having a thickness of W22 from between the N-side thin film contact layers 26 to a point in the middle of the P-side thick film electrode layer 155 to form a groove 158. Form. In the dicing by the first blade 202 having a thickness of W22, the width of the groove 158 becomes W23 wider than W22 due to blur. For example, W22 = 140 μm and W23 = 150 μm. At this time, the P-type semiconductor layer 14 is formed by half dicing.
2. N-type semiconductor layer 143 and P-side thin film contact layer 1
45 denotes a P-type semiconductor layer 22 and an N-type semiconductor layer 23, respectively.
And a P-type thin film contact layer 25.
【0053】次に図10(a)において、溝部158を
埋めて、かつN側薄膜コンタクト層26およびN型半導
体層23を覆うように、電気絶縁性かつ透光性の樹脂1
52をスキージ153によって塗布する。樹脂152
は、たとえば住友金属鉱山株式会社製UV−80Dであ
る。図10(b)に示すように、スキージ153は予め
盛られた樹脂152に対して平行移動することによっ
て、N側薄膜コンタクト層26の表面からの高さがW1
5になるように、樹脂152を平らに延ばして塗布す
る。これによって、基板161が形成されたものとす
る。Next, in FIG. 10A, the electrically insulating and translucent resin 1 is filled so as to fill the groove 158 and cover the N-side thin film contact layer 26 and the N-type semiconductor layer 23.
52 is applied with a squeegee 153. Resin 152
Is, for example, UV-80D manufactured by Sumitomo Metal Mining Co., Ltd. As shown in FIG. 10B, the squeegee 153 is moved in parallel with the resin 152 placed in advance so that the height from the surface of the N-side thin film contact layer 26 is W1.
Then, the resin 152 is spread flat so as to be 5 and is applied. Thus, it is assumed that the substrate 161 has been formed.
【0054】次に図10(c)において、フォトマスク
162で基板161に塗布された樹脂152を覆った状
態で、樹脂152に紫外線を照射する。ただし、フォト
マスク162は、N側薄膜コンタクト層26およびN型
半導体層23への光を遮光部163によって遮り、溝部
158への光を透過させる。Next, in FIG. 10C, the resin 152 is irradiated with ultraviolet rays while the resin 152 applied to the substrate 161 is covered with the photomask 162. However, the photomask 162 blocks the light to the N-side thin-film contact layer 26 and the N-type semiconductor layer 23 by the light shielding portion 163 and transmits the light to the groove 158.
【0055】紫外線照射の後にアセトンなどの有機溶剤
を用いて基板161の表面を洗うと、図11(a)に示
すように、樹脂152のうちの溝部158を覆う部分だ
けが、硬化されて残り、それ以外の樹脂152は洗い流
される。なお、溝部158を覆う樹脂152は、紫外線
によって縦方向に圧縮されることで、N側薄膜コンタク
ト層26の表面からの高さをW15から0へ降下させ、
電気絶縁部147となる。この電気絶縁部147の形成
によって、基板161は基板164になったものとす
る。When the surface of the substrate 161 is washed with an organic solvent such as acetone after ultraviolet irradiation, as shown in FIG. 11A, only the portion of the resin 152 that covers the groove 158 is cured and the remaining portion is hardened. The other resin 152 is washed away. The resin 152 covering the groove 158 is vertically compressed by ultraviolet rays, so that the height from the surface of the N-side thin film contact layer 26 drops from W15 to 0,
It becomes the electrical insulation part 147. It is assumed that the substrate 161 has become the substrate 164 by the formation of the electric insulating portion 147.
【0056】次に図11(b)において、スキージ16
5でAgペースト166を基板164全面に塗布して熱
硬化することによって、厚さW7のN側厚膜電極層17
2を形成する。Agペースト166は、たとえば東芝ケ
ミカル株式会社製CT225Kである。このN型厚膜電
極層172の形成によって、図11(c)に示すよう
に、基板164をLEDウエハ171とする。Next, in FIG. 11B, the squeegee 16
5, the Ag paste 166 is applied to the entire surface of the substrate 164 and thermally cured to form the N-side thick film electrode layer 17 having a thickness W7.
Form 2 The Ag paste 166 is, for example, CT225K manufactured by Toshiba Chemical Corporation. By forming the N-type thick film electrode layer 172, the substrate 164 is used as the LED wafer 171 as shown in FIG.
【0057】次に図12(a)において、W22よりも
薄い厚さW24の第2ブレード203で、LEDウエハ
171を各LEDチップ121ごとにフルダイシングす
る。第2ブレード203はLEDウエハ171の電気絶
縁部147およびP側厚膜電極層155をすべて分断
し、各LEDチップ121の間隔は、ぶれによってW2
4よりもやや広いW25となる。Next, in FIG. 12A, the LED wafer 171 is fully diced for each LED chip 121 by the second blade 203 having a thickness W24 smaller than W22. The second blade 203 divides all of the electrical insulating portion 147 and the P-side thick film electrode layer 155 of the LED wafer 171, and the interval between the LED chips 121 is shifted by W2
W25 which is slightly wider than 4.
【0058】次に図12(b)において、土台156の
LEDウエハ171に対向する側から紫外線を照射し
て、両面粘着シート150に紫外線を当てる。紫外線を
受けた両面粘着シート150は硬化されて、剥がれやす
くなる。次に図12(c)において、まず土台156を
粘着シート150から引き剥がした後、すべてのLED
チップ121を粘着シート150から剥がすと、複数の
LEDチップ21が形成する。Next, in FIG. 12B, ultraviolet rays are irradiated from the side of the base 156 facing the LED wafer 171 to irradiate the double-sided adhesive sheet 150 with ultraviolet rays. The double-sided pressure-sensitive adhesive sheet 150 that has received the ultraviolet rays is hardened and easily peels off. Next, in FIG. 12C, after the base 156 is first peeled off from the adhesive sheet 150, all the LEDs
When the chip 121 is peeled off from the adhesive sheet 150, a plurality of LED chips 21 are formed.
【0059】上述のような第2製造方法によれば、第1
製造方法と同様にP型半導体層22よりも著しく厚いN
型半導体層23側から樹脂152を塗布するので、LE
Dチップ21内部において、電気絶縁部27はP型半導
体層22を確実に覆うことができる。また、結晶ウエハ
の一部を除去して形成された溝部158に、そのまま樹
脂152を充填して電気絶縁部147を形成するので、
電気絶縁部147の寸法の精度が良く、LEDウエハ1
71の分断によって半導体結晶30の側面が再び露出し
てしまうことがない。According to the second manufacturing method as described above, the first
N, which is significantly thicker than P-type semiconductor layer 22, as in the manufacturing method
Since the resin 152 is applied from the mold semiconductor layer 23 side, LE
Inside the D chip 21, the electric insulating portion 27 can reliably cover the P-type semiconductor layer 22. In addition, since the resin 152 is directly filled in the groove 158 formed by removing a part of the crystal wafer to form the electric insulating portion 147,
The dimensional accuracy of the electrical insulating portion 147 is good, and the LED wafer 1
The side surface of the semiconductor crystal 30 is not exposed again due to the division of 71.
【0060】なお、本発明の実施形態では、各半導体層
の導電型P,Nを入れ替えた構造および製造方法も可能
である。この場合、N型半導体層がP型半導体層に比べ
て非常に薄くなり、樹脂の塗布およびダイシングはすべ
てP型半導体層側から行われることになる。In the embodiment of the present invention, a structure and a manufacturing method in which the conductivity types P and N of each semiconductor layer are exchanged are also possible. In this case, the N-type semiconductor layer is much thinner than the P-type semiconductor layer, and the application and dicing of the resin are all performed from the P-type semiconductor layer side.
【0061】[0061]
【発明の効果】以上のように本発明によれば、半導体結
晶ごとにその側面が電気絶縁部に覆われた複数のLED
チップを一度に簡単に製造することができる。また、半
導体結晶の側面を確実に覆うことで、LEDチップの実
装時に短絡を防止し、動作の信頼性を向上することがで
きる。As described above, according to the present invention, a plurality of LEDs whose side surfaces are covered with an electric insulating portion for each semiconductor crystal are provided.
Chips can be easily manufactured at once. In addition, by reliably covering the side surface of the semiconductor crystal, a short circuit can be prevented when mounting the LED chip, and the reliability of operation can be improved.
【0062】また本発明によれば、塗布された樹脂を硬
化することで形成される電気絶縁部は、第1電極層およ
び半導体結晶によって型どられ、型をとるための特別の
工程を省略できる。Further, according to the present invention, the electric insulating portion formed by curing the applied resin is molded by the first electrode layer and the semiconductor crystal, and a special process for taking the mold can be omitted. .
【0063】また本発明によれば、結晶ウエハの除去領
域にそのまま電気絶縁部を形成するので、電気絶縁部の
寸法の精度が良く、LEDウエハの分断によって半導体
結晶の側面が再び露出してしまうことがない。Further, according to the present invention, since the electrical insulating portion is formed as it is in the removal region of the crystal wafer, the dimensional accuracy of the electrical insulating portion is good, and the side surface of the semiconductor crystal is exposed again by cutting the LED wafer. Nothing.
【0064】また本発明によれば、結晶ウエハを第1電
極層に固定した状態でその一部を除去することができ、
その後に形成される電気絶縁部の寸法精度をさらに向上
することができる。According to the present invention, a part of the crystal wafer can be removed while being fixed to the first electrode layer.
The dimensional accuracy of the subsequently formed electrical insulating portion can be further improved.
【0065】また本発明によれば、厚さの異なるブレー
ドを用いることで、簡単で確実にLEDチップに、所定
寸法の電気絶縁部を確保することができる。Further, according to the present invention, by using the blades having different thicknesses, it is possible to simply and reliably secure an electrically insulating portion having a predetermined size on the LED chip.
【0066】また本発明によれば、第1電極層の削り取
られた部分にも樹脂が拡がるので、さらに確実にPN接
合の側面を覆うことができる。Further, according to the present invention, since the resin also spreads to the shaved portion of the first electrode layer, the side surface of the PN junction can be more reliably covered.
【0067】また本発明によれば、硬質の土台を用い
て、結晶ウエハをさらに強固に固定し、その一部を除去
するので、その後に形成される電気絶縁部の寸法精度を
さらになお向上することができる。Further, according to the present invention, the crystal wafer is more firmly fixed using the hard base, and a part of the crystal wafer is removed, so that the dimensional accuracy of the subsequently formed electrical insulating portion is further improved. be able to.
【0068】また本発明によれば、必要に応じて両面粘
着シートの粘着力を制御できる。Further, according to the present invention, the adhesive strength of the double-sided adhesive sheet can be controlled as required.
【0069】また本発明によれば、スキージを用いるこ
とで、塗布面に凹凸があってもその隅々まで樹脂を行き
渡らせることができ、内部を均一かつ表面を平滑に仕上
げることができる。Further, according to the present invention, by using a squeegee, even if the coating surface has irregularities, the resin can be spread to every corner, and the inside can be finished uniformly and the surface can be finished smoothly.
【0070】また本発明によれば、導電性ペーストの塗
布面に対する粘着力を向上することができ、かつ第1電
極層および第2電極層内で発生する応力によるストレス
を解消することができる。Further, according to the present invention, it is possible to improve the adhesive strength to the surface to which the conductive paste is applied, and to eliminate the stress caused by the stress generated in the first electrode layer and the second electrode layer.
【図1】図1(a)は本発明の一実施形態であるLED
チップの製造方法によって作成されたLEDチップ21
を示す斜視図であり、図1(b)はその断面図である。FIG. 1A is an LED according to an embodiment of the present invention.
LED chip 21 prepared by a method for manufacturing a chip
FIG. 1B is a cross-sectional view of FIG.
【図2】図1のLEDチップ21の実装の状態を示す斜
視図である。FIG. 2 is a perspective view showing a mounting state of the LED chip 21 of FIG. 1;
【図3】本発明の第1実施形態であるLEDチップ21
の製造方法を段階的に示す断面図である。FIG. 3 is an LED chip 21 according to the first embodiment of the present invention.
FIG. 5 is a cross-sectional view showing a stepwise manufacturing method.
【図4】本発明の第1実施形態であるLEDチップ21
の製造方法を段階的に示す断面図である。FIG. 4 is an LED chip 21 according to the first embodiment of the present invention.
FIG. 5 is a cross-sectional view showing a stepwise manufacturing method.
【図5】本発明の第1実施形態であるLEDチップ21
の製造方法を段階的に示す断面図である。FIG. 5 is an LED chip 21 according to the first embodiment of the present invention.
FIG. 5 is a cross-sectional view showing a stepwise manufacturing method.
【図6】本発明の第1実施形態であるLEDチップ21
の製造方法を段階的に示す断面図である。FIG. 6 is an LED chip 21 according to the first embodiment of the present invention.
FIG. 5 is a cross-sectional view showing a stepwise manufacturing method.
【図7】図3で使用されるチップ間隔拡大装置を示す断
面図である。FIG. 7 is a cross-sectional view showing a chip interval enlarging device used in FIG.
【図8】本発明の第2実施形態であるLEDチップ21
の製造方法を段階的に示す断面図である。FIG. 8 shows an LED chip 21 according to a second embodiment of the present invention.
FIG. 5 is a cross-sectional view showing a stepwise manufacturing method.
【図9】本発明の第2実施形態であるLEDチップ21
の製造方法を段階的に示す断面図である。FIG. 9 shows an LED chip 21 according to a second embodiment of the present invention.
FIG. 5 is a cross-sectional view showing a stepwise manufacturing method.
【図10】本発明の第2実施形態であるLEDチップ2
1の製造方法を段階的に示す断面図である。FIG. 10 is an LED chip 2 according to a second embodiment of the present invention.
FIG. 4 is a cross-sectional view showing stepwise the manufacturing method of No. 1;
【図11】本発明の第2実施形態であるLEDチップ2
1の製造方法を段階的に示す断面図である。FIG. 11 is an LED chip 2 according to a second embodiment of the present invention.
FIG. 4 is a cross-sectional view showing stepwise the manufacturing method of No. 1;
【図12】本発明の第2実施形態であるLEDチップ2
1の製造方法を段階的に示す断面図である。FIG. 12 is an LED chip 2 according to a second embodiment of the present invention.
FIG. 4 is a cross-sectional view showing stepwise the manufacturing method of No. 1;
【図13】従来のLEDチップ1を示す斜視図である。FIG. 13 is a perspective view showing a conventional LED chip 1.
【図14】図14(a)はLEDチップ1の良好な実装
例を示す断面図であり、図14(b)はその不良な実装
例を示す断面図である。FIG. 14A is a cross-sectional view showing a good example of mounting the LED chip 1, and FIG. 14B is a cross-sectional view showing a bad example of mounting.
21 LEDチップ 24 PN接合面 27,47 電気絶縁部 30 半導体結晶 52,152 樹脂 53,153,165 スキージ 72,155 P側厚膜電極層 73,172 N側厚膜電極層 74,171 LEDウエハ 150 両面粘着シート 156 土台 Reference Signs List 21 LED chip 24 PN junction surface 27, 47 Electrical insulating part 30 Semiconductor crystal 52, 152 Resin 53, 153, 165 Squeegee 72, 155 P-side thick film electrode layer 73, 172 N-side thick film electrode layer 74, 171 LED wafer 150 Double-sided adhesive sheet 156 base
Claims (11)
電極層および第2電極層に挟持されてかつ表面に平行な
PN接合面を有する複数の半導体結晶と、該半導体結晶
同士の隙間に形成された電気絶縁部と、を有するLED
ウエハを形成した後、LEDウエハを分断して、半導体
結晶ごとにその側面が電気絶縁部に覆われたLEDチッ
プを製造するLEDチップの製造方法において、 前記各PN接合面は第2電極層よりも第1電極層に近
く、 前記半導体結晶のPN接合面から遠い表面側から塗布し
た樹脂を硬化することによって、前記LEDウエハの電
気絶縁部を形成することを特徴とするLEDチップの製
造方法。A first electrode layer and a second electrode layer;
An LED having a plurality of semiconductor crystals sandwiched between an electrode layer and a second electrode layer and having a PN junction plane parallel to the surface, and an electrical insulating portion formed in a gap between the semiconductor crystals.
In the method for manufacturing an LED chip, in which after the wafer is formed, the LED wafer is divided and the side surface of each of the semiconductor crystals is covered with an electrical insulating portion, each of the PN junction surfaces is formed by a second electrode layer. A method of manufacturing an LED chip, comprising: forming an electric insulating portion of the LED wafer by curing a resin applied from a surface side near the first electrode layer and far from the PN junction surface of the semiconductor crystal.
を形成し、電気絶縁部の形成後に、第2電極層を形成す
ることを特徴とする請求項1記載のLEDチップの製造
方法。2. The LED chip according to claim 1, wherein a first electrode layer is formed before the formation of the electric insulating portion, and a second electrode layer is formed after the formation of the electric insulating portion. Method.
電極層および第2電極層に挟持されてかつ表面に平行な
PN接合面を有する複数の半導体結晶と、該半導体結晶
同士の隙間に形成された電気絶縁部と、を有するLED
ウエハを形成した後、LEDウエハを分断して、半導体
結晶ごとにその側面が電気絶縁部に覆われたLEDチッ
プを製造するLEDチップの製造方法において、 前記各PN接合面は第2電極層よりも第1電極層に近
く、 表面に平行なPN接合面を有する結晶ウエハの所定の領
域を除去して複数の半導体結晶を形成した後、除去され
た領域を樹脂で充填して硬化することによって電気絶縁
部を形成することを特徴とするLEDチップの製造方
法。3. A first electrode layer and a second electrode layer;
An LED having a plurality of semiconductor crystals sandwiched between an electrode layer and a second electrode layer and having a PN junction plane parallel to the surface, and an electrical insulating portion formed in a gap between the semiconductor crystals.
In the method for manufacturing an LED chip, in which after the wafer is formed, the LED wafer is divided and the side surface of each of the semiconductor crystals is covered with an electrical insulating portion, each of the PN junction surfaces is formed by a second electrode layer. Also, a plurality of semiconductor crystals are formed by removing a predetermined region of a crystal wafer having a PN junction plane parallel to the surface, which is close to the first electrode layer, and then filling the removed region with a resin and curing the semiconductor crystal. A method for manufacturing an LED chip, comprising forming an electrical insulating portion.
を形成し、電気絶縁部の形成後に、第2電極層を形成す
ることを特徴とする請求項3記載のLEDチップの製造
方法。4. The method for manufacturing an LED chip according to claim 3, wherein a first electrode layer is formed before forming the semiconductor crystal, and a second electrode layer is formed after forming an electrical insulating portion. .
の前記領域を削り取って半導体結晶を形成し、第1ブレ
ードよりも薄い第2ブレードでLEDウエハを分断する
ことを特徴とする請求項4記載のLEDチップの製造方
法。5. The semiconductor device according to claim 1, wherein said semiconductor wafer is formed by shaving said region of said crystal wafer with a first blade having a predetermined thickness, and dividing said LED wafer with a second blade thinner than said first blade. 5. The method for manufacturing an LED chip according to item 4.
までをも削り取ることを特徴とする請求項5記載のLE
Dチップの製造方法。6. The LE according to claim 5, wherein the first blade also cuts off a part of the first electrode layer.
D chip manufacturing method.
晶の形成前に、第1電極層を硬質の土台に接着固定する
ことを特徴とする請求項4記載のLEDチップの製造方
法。7. The method for manufacturing an LED chip according to claim 4, wherein the first electrode layer is bonded and fixed to a hard base after forming the first electrode layer and before forming the semiconductor crystal.
着シートを介して土台に接着固定し、LEDウエハの分
断前または分断後に両面粘着シートに紫外線を照射する
ことを特徴とする請求項7記載のLEDチップの製造方
法。8. The method according to claim 1, wherein the first electrode layer is adhered and fixed to a base via an ultraviolet-curable double-sided pressure-sensitive adhesive sheet, and the double-sided pressure-sensitive adhesive sheet is irradiated with ultraviolet light before or after the LED wafer is divided. 8. The method for manufacturing an LED chip according to item 7.
とを特徴とする請求項1または3記載のLEDチップの
製造方法。9. The method according to claim 1, wherein the resin is applied using a squeegee.
布することによって、前記第1電極層および第2電極層
を形成することを特徴とする請求項1または3記載のL
EDチップの製造方法。10. The L according to claim 1, wherein the first electrode layer and the second electrode layer are formed by applying a conductive paste using a squeegee.
Manufacturing method of ED chip.
予め樹脂粒を形成することを特徴とする請求項10記載
のLEDチップの製造方法。11. A surface on which the conductive paste is applied,
The method for manufacturing an LED chip according to claim 10, wherein resin particles are formed in advance.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14812097A JP3308857B2 (en) | 1997-06-05 | 1997-06-05 | Manufacturing method of LED chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14812097A JP3308857B2 (en) | 1997-06-05 | 1997-06-05 | Manufacturing method of LED chip |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10335707A JPH10335707A (en) | 1998-12-18 |
JP3308857B2 true JP3308857B2 (en) | 2002-07-29 |
Family
ID=15445714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14812097A Expired - Fee Related JP3308857B2 (en) | 1997-06-05 | 1997-06-05 | Manufacturing method of LED chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3308857B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150249069A1 (en) * | 2012-09-25 | 2015-09-03 | Sharp Kabushiki Kaisha | Display device and method for manufacturing display device |
-
1997
- 1997-06-05 JP JP14812097A patent/JP3308857B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10335707A (en) | 1998-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100296202B1 (en) | Light emitting display device | |
US20100084748A1 (en) | Thin foil for use in packaging integrated circuits | |
HUT73312A (en) | Method and apparatus for producing integrated circuit devices, and integrated circuit device | |
JP2004179622A (en) | Method for manufacturing semiconductor device | |
JP2001210743A (en) | Semiconductor device and its manufacturing method | |
US20050121781A1 (en) | Semiconductor device and manufacturing method thereof | |
US9444021B2 (en) | Film wiring substrate and light emitting device | |
JP2000182995A (en) | Manufacture of semiconductor device | |
US20020039811A1 (en) | A method of manufacturing a semiconductor device | |
US20060209514A1 (en) | Semiconductor device and manufacturing method therefor | |
US7838396B2 (en) | Bonding method of semiconductor substrate and sheet, and manufacturing method of semiconductor chips using the same | |
JP3604108B2 (en) | Manufacturing method of chip type optical semiconductor | |
US20010038150A1 (en) | Semiconductor device manufactured by package group molding and dicing method | |
KR100637819B1 (en) | Hybrid integrated circuit device and method of manufacturing the same | |
TW201344994A (en) | Semiconductor laser chip package with encapsulated recess molded on substrate and method for forming same | |
JP3308857B2 (en) | Manufacturing method of LED chip | |
JP2001267470A (en) | Semiconductor device and its manufacturing method | |
US20190189675A1 (en) | Chip packaging method and chip package | |
JP2004158739A (en) | Resin sealed semiconductor device and manufacturing method therefor | |
JP3308870B2 (en) | Manufacturing method of LED chip | |
WO2000009341A1 (en) | Thermal head, thermal head unit, and method of manufacture thereof | |
JP2006289999A (en) | Thermal head and method for manufacturing thermal head | |
JP2001077266A (en) | Manufacture of resin sealed semiconductor device | |
JP7407360B2 (en) | Manufacturing method of light emitting device | |
WO2021261061A1 (en) | Electronic component and method for manufacturing electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |