JP3303011B2 - 半導体メモリ装置 - Google Patents

半導体メモリ装置

Info

Publication number
JP3303011B2
JP3303011B2 JP22040396A JP22040396A JP3303011B2 JP 3303011 B2 JP3303011 B2 JP 3303011B2 JP 22040396 A JP22040396 A JP 22040396A JP 22040396 A JP22040396 A JP 22040396A JP 3303011 B2 JP3303011 B2 JP 3303011B2
Authority
JP
Japan
Prior art keywords
physical block
physical
logical address
area
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22040396A
Other languages
English (en)
Other versions
JPH1049447A (ja
Inventor
修一 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Device Ltd
Original Assignee
Tokyo Electron Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Device Ltd filed Critical Tokyo Electron Device Ltd
Priority to JP22040396A priority Critical patent/JP3303011B2/ja
Publication of JPH1049447A publication Critical patent/JPH1049447A/ja
Application granted granted Critical
Publication of JP3303011B2 publication Critical patent/JP3303011B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、メモリ領域を複数
の物理ブロックに分割してなる半導体メモリ、例えばフ
ラッシュメモリと、主制御部で管理している論理アドレ
スに基づいて物理アドレスを検索するメモリ制御部とを
備えた半導体メモリ装置に関する。
【0002】
【従来の技術】メカニカルハードディスクに代えて半導
体ハードディスクを使用する試みがなされている。価格
及び容量の点ではメカニカルハードディスクの方に分が
あるが、スピード、消費電力、耐衝撃性、耐震動性、重
量、サイズ及び騒音の点では半導体ハードディスクの方
に分がある。半導体ハードディスクとしては、DRAM
やSRAMを使用することも検討されているが、最近に
おいてフラッシュメモリ(EEPROM:Electr
ically Erasable Programab
le ROM)が注目されている。その理由はフラッシ
ュメモリはバッテリーバックアップが不要であり、また
素子構造が簡単であるので集積度を上げやすく、安価に
量産できるなどの利点を持っているからである。
【0003】フラッシュメモリはメモリ領域を複数のブ
ロック(エリア)に分割し、各ブロックにはデータ領域
と冗長領域とが含まれる。データ領域はデータが書き込
まれる領域であり、冗長領域は、ブロックの良否を示す
情報やデータに発生したエラーを検出、修正するための
ECCコードなどの管理情報が書き込まれる領域であ
る。またフラッシュメモリは一括消去型電気的書き換え
可能素子であるため、上書きができず、消去済みのブロ
ックでなければ書き込むことができない。例えば書き込
み単位は264バイト〜528バイトであり、消去単位
は528バイト〜64kバイトである。
【0004】更にブロック群の中には製造時から不良で
あるものが含まれている他、消去、書き込む回数が有限
であることから後天不良になることもあり、そのため各
ブロックの冗長領域に既述のように良、否の情報が格納
される。ブロック群の中には予備ブロックが用意されて
いて、あるブロックが不良になると、今までそのブロッ
クに割り当てられていた論理アドレスが予備ブロックに
振り替えられることになる。このようにフラッシュメモ
リは不良ブロックを許容しているため、ホストコンピュ
ータ例えばパーソナルコンピュータ側で管理している論
理アドレスの数の方が、フラッシュメモリの物理アドレ
ス(物理ブロックの位置情報)の数よりも少ない関係に
あること、及び寿命となったブロックの代替え機能を持
っていることが必要である。
【0005】こうしたことから論理アドレスに基づいて
物理ブロックをアクセスする手法として次のような手法
が知られている。
【0006】(1)一つの方法として、図8に示すよう
に、論理アドレスを、不良ブロックを避けて使用可能な
ブロックに係る物理アドレスに変換するためのテーブル
11を用いる。即ちメモリディスク1に設けられたメモ
リコントローラ12は、フラッシュメモリ13内の物理
ブロックにデータを書き込むときにその物理ブロックの
冗長領域に、当該物理ブロックに割り当てられた論理ア
ドレスを書き込み、このメモリディスク1が適用される
コンピュータを立上げるときに、各物理ブロックの冗長
領域を参照してその物理ブロックがいずれの論理アドレ
スと対応しているのかを把握して物理アドレスと論理ア
ドレスとの対応関係を示すテーブル11を作成する。従
ってある物理ブロックが不良となってその物理ブロック
の代替えの物理ブロックが使用されていてもこのテーブ
ル11を参照すれば、論理アドレスに対応する物理アド
レスが直ちに分かるので論理アドレスと物理アドレスと
の変換を高速に行うことができる。
【0007】(2)他の方法として、図9の概念図に示
すように論理アドレスと物理アドレスとを1対1で対応
させる。先天不良及び後天不良のいずれの不良物理ブロ
ックについても代替えの物理ブロックを使用し、論理ア
ドレスに対応する物理ブロックに一旦アクセスし、不良
である場合には、代替えの物理ブロックを順次検索す
る。
【0008】
【発明が解決しようとする課題】アドレスの大容量化に
よりブロック数が増大する傾向にあるため、上記(1)
に記載した変換テーブル方式の場合、変換テーブルを格
納するための大容量のRAMを必要とし、またコンピュ
ータを立ち上げる度毎に変換テーブルの書き込みを行わ
なければならず、テーブルサイズが大型化するとその書
き込みに長い時間を要するので待ち時間が長くなってし
まう。
【0009】また上記(2)に記載したいわばリニアア
ドレス方式は、ブロックが多くても大容量のRAMを用
いなくて済むという利点はあるが、割り当てられた物理
ブロックが不良のときには予備ブロックを逐次検索して
代替えブロックを探さなければならず、アクセス時間が
極端に長くなる場合があり、例えばカメラの連写時のデ
ータ転送スピードに追いつかない場合が発生し得る。
【0010】本発明は、このような事情の下になされた
ものであり、その目的は論理アドレスと物理アドレスと
の変換に必要なメモリが小型なもので済み、また最長ア
クセス時間が短い半導体メモリ装置を提供することを目
的とする。
【0011】
【課題を解決するための手段】本発明は、メモリ領域を
複数の物理ブロックに分割し、各物理ブロックにはデ−
タ領域と冗長領域とが含まれる半導体メモリと、主制御
部で管理される論理アドレスに対応する物理ブロックを
前記冗長領域を参照して検索するメモリ制御部と、を有
する半導体メモリ装置において、以下のように構成され
たことを特徴とするものである。 a.物理ブロックの冗長領域には当該物理ブロックに割
り当てられる論理アドレスが書き込まれる第1領域と後
述の位置情報が書き込まれる第2領域とが含まれる。 b.論理アドレスを複数の系統に分け、同じ系統に属す
る論理アドレスが割り当てられる物理ブロックの集団を
連鎖集団として形成する。 c.物理ブロックの各連鎖集団においてはk(kは1以
上の整数)番目の物理ブロックの前記第2領域に、(k
+1)番目の物理ブロックの位置情報が書き込まれる。 d.メモリ制御部は検索対象となっている論理アドレス
がどの系統に属するのかを求め、その系統に対応する物
理ブロックの連鎖集団の1番目の物理ブロックから順に
論理アドレスを検索し、k番目の物理ブロックに当該論
理アドレスが割り当てられていればその物理ブロックに
対してアクセスを行い、割り当てられていなければ当該
k番目の物理ブロックの第2領域を参照して(k+1)
番目の物理ブロックを検索する機能を有する。
【0012】
【発明の実施の形態】本発明の実施の形態に係る半導体
メモリ装置は、主制御部例えばホストコンピュータで管
理している論理アドレスを複数の系統に分け、各系統の
論理アドレスを半導体メモリ例えばフラッシュメモリの
良品ブロック(良品の物理ブロック)に割り当てると共
に、同じ系統に属する論理アドレスが割り当てられる物
理ブロックの集団を連鎖集団として形成する点に特徴が
ある。例えばm個の論理アドレスを一つの系統にまと
め、第1系統、第2系統…第n系統に分けたとすると、
各系統に対応するフラッシュメモリのm個の物理ブロッ
クにおいて、1番目のブロックには2番目のブロックの
位置情報が書かれ、2番目のブロックには3番目のブロ
ックの位置情報が書かれ、…m−1番目のブロックには
m番目のブロックの位置情報が書かれ、こうして1番目
のブロックの位置情報が分かれば、順次ブロックをたど
っていくことができるように連鎖している。
【0013】以下に全ブロック数が例えば16384、
最大不良ブロック数が例えば327であるフラッシュメ
モリを用い、論理アドレス数を例えば16000とした
半導体メモリ装置を例にとって説明する。フラッシュメ
モリにおいては、フラッシュメモリの良品ブロックを、
1000個を1グループとして16グループに分け、残
った良品ブロックは代替えのための予備ブロックとして
残しておく。図1はフラッシュメモリの各ブロックに論
理アドレスが割り当てられた状態を概念的に示す説明図
であり、論理アドレスの0〜999を第1グループに割
り当て、論理アドレスの1000から1999を第2グ
ループに割り当て、論理アドレスの2000から299
9を第3グループに割り当て、…論理アドレスの150
00から15999を第16グループに割り当てる。図
1において実線の枠は物理ブロック、枠内の数字は論理
アドレスを夫々示す。
【0014】この例においては論理アドレスの横の並び
が同一系統の論理アドレスに相当する。即ち0、100
0、2000、3000、…15000の論理アドレス
は第1系統に属し、1、1001、2001、3001
…15001の論理アドレスは第2系統に属し、…99
9、1999、2999、…15999は第1000系
統に属する。そして同じ系統に属する論理アドレスが割
り当てられた物理ブロック群、例えば第1系統の論理ア
ドレスが割り当てられた16個の物理ブロックにおいて
は、1グループの物理ブロックには2グループの物理ブ
ロックの位置を示す位置情報(物理アドレス)が予め書
き込まれ、2グループの物理ブロックには3グループの
物理アドレスが予め書き込まれ、…15グループの物理
ブロックには16グループの物理アドレスが予め書き込
まれている。これは他の系統についても同様である。
【0015】このような物理ブロックの連鎖について、
図2に示すようにフラッシュメモリの構成と共に説明す
ると、フラッシュメモリの各物理ブロックは、データを
書き込むためのデータ領域とその物理ブロックの管理情
報を書き込むための冗長領域とを備えている。冗長領域
は、その物理ブロックに割り当てられた論理アドレスを
書き込むための第1領域と、当該物理ブロックに係るグ
ループの次のグループに属する物理ブロックの位置情報
(物理アドレス)を書き込むための第2領域とを備え、
更にデータ読み出し時のエラー検出のためのECCなど
を書き込む領域や物理ブロックの良否の情報を書き込む
領域などを含んでいる。
【0016】図2において便宜上先頭に「A」を付した
符号を物理アドレスとすると、良品の物理ブロックの冗
長領域の第1領域には、予めその物理ブロックに割り当
てられた論理アドレスが書き込まれている。この例では
物理アドレスがA0から始まってA15999までの物
理ブロックを主メモリ領域とし、A0には論理アドレス
0を、A1には論理アドレス1を、…A15999には
論理アドレス15999を夫々割り当てると共に、A1
6000以降の物理ブロックを予備ブロックとしてい
る。
【0017】そして論理アドレス0が割り当てられた第
1グループの物理ブロック(A0)の冗長領域の第2領
域には、第2グループの論理アドレス1000が割り当
てられた物理アドレスつまりA1000が書き込まれて
おり、論理アドレス1000が割り当てられた第2グル
ープの物理ブロック(A1000)の冗長領域の第2領
域には、論理アドレス2000が割り当てられた第3グ
ループの物理アドレスつまりA2000が書き込まれて
いる。即ち論理アドレス0、1000、2000…15
000は第1系統に属するので、この第1系統の論理ア
ドレスが割り当てられた物理ブロックA0、A100
0、A2000…A15000の冗長領域の第2領域に
は、各物理ブロックの次の物理ブロックのアドレスが書
き込まれる。
【0018】ここで、後述のメモリコントローラ側で
は、第1系統に係る物理アドレスは把握していないが、
先頭の物理ブロックのアドレスがA0であることが分か
れば、後は第2領域を順次たどっていくことにより連鎖
集団をなす16個の物理ブロックの位置を把握すること
ができる。第1系統を例にとって述べたが、第2系統以
降の各系統についても同様である。
【0019】次に本実施の形態に係る半導体メモリ装置
のハード構成について図3を参照しながら説明すると、
2は半導体メモリ装置に相当するメモリディスクであ
り、このメモリディスク2は、上述のように構成された
複数のフラッシュメモリ3、メモリ制御部であるメモリ
コントローラ4及びアドレステーブル5を備えている。
メモリコントローラ4はインターフェイス21を介して
主制御部であるホストコンピュータ6に接続されてお
り、ホストコンピュータ6から送られたデータを、その
データに係る論理アドレスに対応するフラッシュメモリ
3の物理ブロックに書き込み、またホストコンピュータ
6にて指定された論理アドレスに対応するフラッシュメ
モリ3内のデータを読み出してホストコンピュータ6に
送る機能を有している。
【0020】メモリコントローラ4は、機能的なブロッ
クとして捉えると演算部41、検索部42及び処理部4
3を備えている。演算部41は、ホストコンピュータ6
側から指定された論理アドレスがいずれの系統に属する
のかを演算により求める機能を有し、図1及び図2に示
した例でいえば、論理アドレス番号を系統数で割り算
し、その余りを求めることにより系統番号が得られるよ
うに構成されている。例えば論理アドレス番号が500
9であれば、系統数1000で割り算することによりそ
の余りが9であるから、系統番号は9となる。
【0021】アドレステーブル5は論理アドレスの系統
番号がいずれのフラッシュメモリ3の1グループのいず
れの物理ブロックのアドレスに対応するのかを示すテー
ブルであり、例えばRAM内に格納されている。ただし
前記検索部42は、演算部41で求めた系統番号に対応
するフラッシュメモリ3の1グループの物理ブロックの
アドレスをアドレステーブル5を参照して求め、その物
理ブロックのアドレスから順に論理アドレスを検索する
機能を有する。この検索は、既述したように1グループ
の物理ブロックから順に第2領域の位置情報をたどって
いくことにより、論理アドレスに割り当てられた物理ブ
ロックを見つける処理である。
【0022】また前記処理部43は、検索部42により
論理アドレスに対応する物理ブロックが探し当てられた
後、その物理ブロックのデータ領域に、ホストコンピュ
ータ6から送られてきたデータを書き込んだりあるいは
物理ブロックのデータ領域からデータを読み出したりす
る機能を有する。
【0023】このような半導体メモリ装置の動作につい
て述べる。フラッシュメモリ3の良品の物理ブロックの
第1領域にはそのブロックに割り当てられる論理アドレ
スを、第2領域には次の物理ブロックの位置情報(物理
アドレス)を夫々予め書き込んでおく。コンピュータを
用いて制御を行う場合、データの書き込み速度よりも読
み出し速度が問題であり、本実施の形態では読み出しの
高速化を図れる点が一つの利点であるが、読み出し動作
についてふれる前に、データの書き込み動作について図
4及び図5を参照しながら述べておく。
【0024】今図4のステップS1で示すようにホスト
コンピュータ6からある論理アドレスnに対してデータ
の書き込み命令がメモリディスク2に送られたとする
と、ステップS2にて演算部41により論理アドレスn
がどの系統に属するのかを演算により求める。例えば図
1の例でnが2002であれば、2002を系統数10
00で割った余りは2であり、この論理アドレスnは系
統番号2に属していることが分かる。
【0025】そして検索部42によりアドレステーブル
5を参照して系統番号に対応するフラッシュメモリ3の
第1グループの物理ブロックのアドレスを求める(ステ
ップS3)。なお実際にはフラッシュメモリ3は複数設
けられているので、論理アドレスの系統番号に対応する
フラッシュメモリとそのフラッシュメモリ内の物理ブロ
ックのアドレスとが求まるのであるが、この動作説明で
は便宜上フラッシュメモリが1個であるとして取り扱
う。そして前記系統番号に対応する物理ブロックの連鎖
集団の1番目の物理ブロックから順に冗長領域の第1領
域を参照して、論理アドレスnが割り当てられている物
理ブロックを検索する。この検索は、ステップS4〜S
7に相当する。
【0026】図2に示すように例えばnが2002であ
れば、対応する物理ブロックの連鎖集団の1番目の物理
ブロックの位置(アドレス)はA2であり、先ずA2の
第1領域を参照する。ここに書かれている論理アドレス
は2であるから、A2の第2領域を参照して2番目の物
理ブロックの位置を把握する。次に2番目の物理ブロッ
クA1002に対しても同様の検索を行い、連鎖してい
る物理ブロックを順次たどっていくと、この例では3番
目のA2002の物理ブロックにて論理アドレス200
2が割り当てられており、この物理ブロックにデータを
書き込む(ステップS8)。
【0027】そしてデータが書き込めたか否かを判断し
て(図5に示すステップS9)、書き込めればフローを
終了し、書き込めなければその物理ブロックは不良であ
るから「書き込み」のフラグを立てず、予備ブロックの
空きブロックに代替させて当該空きブロックのデータ領
域にデータを書き込むと共に、割り当てられている論理
アドレスを第1領域に書き込み、更に第2領域に次の
(k+1番目の)物理ブロックのアドレスを書き込む
(ステップS10)。
【0028】ただしこのままでは次の検索のときに、こ
の空きブロックの位置を見つけることができないので、
kが1であるか否か(物理ブロックが先頭であるか否
か)を判断し(ステップS11)、kが1でなければ、
一つ前の(k−1番目の)物理ブロックの第2領域に、
当該空きブロックの位置を書き込み、連鎖が途切れない
ようにしておく(ステップS12)。kが1であればア
ドレステーブル5における、対応する物理ブロックの位
置情報を予備ブロックの位置情報に書き換える(ステッ
プS13)。
【0029】図6は、論理アドレス2002を物理ブロ
ックA2002に書き込もうとしたところ、不良になっ
ていた場合を示し、予備ブロックの例えばA16000
のブロックが代替使用されている。この場合には不良ブ
ロックA2002の1つ前の物理ブロックA1002の
第2領域に書かれている位置情報がA2002からA1
6000に書き換えられる。
【0030】またフラッシュメモリ3からデータを読み
出す場合にも図4のステップS1〜S8と同様にしてメ
モリコントローラ4が論理アドレスに対応する物理ブロ
ックを検索し、対応する物理ブロックからデータを読み
出す。例えば図5に示したように予備メモリ領域のA1
6000に割り当てられた論理アドレスのデータを読み
出す場合、1グループのA2の物理ブロックから順にた
どっていき、第2グループのA1002の物理ブロック
の第2領域には、A16000が既に書き込まれている
ので(図6の状態はA16000に書き換えられる前で
ある)、A16000の物理ブロックにたどり着くこと
ができる。なお上述の説明では便宜上物理ブロックのア
ドレスは連続番号としてあるが、先天不良の物理ブロッ
クが含まれている場合には、そのブロックは使用されな
いので欠番とされる。
【0031】上述実施の形態によれば、論理アドレスと
物理アドレスとの変換にテーブルを必要とするが、従来
の変換テーブル法(図8の方法)のようにすべての論理
アドレスと物理アドレスとの対応付けを行うのではな
く、論理アドレスが属する系統番号と物理ブロックの連
鎖集団の先頭の物理アドレスとの対応付けを行うもので
あるから、RAMのサイズが変換テーブル法に比べて例
えば約1/17程度で済む。変換テーブル法のメモリ
は、例えば16個のフラッシュメモリを管理するだけで
3,670,016ビット必要となる。これは4Mビッ
トSRAM1個に相当する。
【0032】これに比べ、連鎖法では256,000ビ
ットで済み、256kビットSRAM1個で足りる。そ
してアクセスについては、予備ブロック領域を使用して
いるか否かにかかわらず、最大でも16回、平均で8回
であり、変換テーブル法よりは長いが、十分な高速性を
確保できる。従来のリニアアドレス法(図8の方法)で
は確率的には少ないが、既述のように非常に長い場合が
起こり得る。本実施の形態では最低転送スピードが保証
されているので、カメラの転写時のデータ転送スピード
に追いつかなくなるといったおそれもない。
【0033】本実施の形態(連鎖法)と従来方法とにつ
いて、上述の例に基づき、性能比較を行うと次のように
表わせる。
【0034】 変換テーブル法 リニアアドレス法 連鎖法 最大読出回数 1 384 16 RAMサイズ 16384w/14bit 0 1000w/10bit 以上において上述の実施の形態では、連鎖集団の先頭の
物理ブロックから一つ一つ論理アドレスが割り当てられ
ている物理ブロックであるか否かを検索しているが、メ
モリコントローラ4にて、ホストコンピュータ6から指
定された論理アドレスがどの系統に属するかのみなら
ず、連鎖集団の何番目の物理ブロックに対応するのかを
も求め、一つ一つの物理ブロックに対して論理アドレス
のマッチングを判定することなく、その順番位置の物理
ブロックまで一気にたどっていって当該物理ブロックの
データを読み出す、あるいは当該物理ブロックにデータ
を書き込むようにしてもよい。
【0035】上述の例でいえば、演算部41にて論理ア
ドレスの番号を系統数で割った商に1を加えた値が順番
位置となる。例えば論理アドレスが2002であれば系
統数1000で割った商は2であるから、物理ブロック
の順番位置は3番となる。このような手法でデータを読
み出す場合のフローチャートを図6に示す。即ち論理ア
ドレスnの読み出し命令に基づき(ステップS1)、そ
の論理アドレスnの連鎖集団の順番位置を求める(ステ
ップS2)と共に、アドレステーブルを参照して第1グ
ループの物理ブロックアドレスを求め(ステップS
3)、連鎖集団の物理ブロックを前記順番位置までたど
っていって(ステップS4)、その物理ブロックのデー
タを読み出す(ステップS5)。
【0036】以上において論理アドレスは主制御部例え
ばホストコンピュータで管理されるものであるが、メモ
リディスク装置に対するデータのアクセスは、CPUを
介在させることに限られるものではなく、例えばダイレ
クトアクセスメモリ(DMA)との間で行う場合も本発
明に含まれる。なお半導体メモリとしては不良ブロック
を許容するものであればフラッシュメモリに限られな
い。
【0037】
【発明の効果】以上のように本発明の半導体メモリ装置
は、論理アドレスと物理アドレスとの交換に必要なメモ
リが小型なもので済み、また最長アクセス時間が短いと
いう効果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るフラッシュメモリの
各物理ブロックに論理アドレスが割り当てられた状態を
概念的に示す説明図である。
【図2】フラッシュメモリの構成と物理ブロックが連鎖
している状態とを示す説明図である。
【図3】本発明の実施の形態に係る半導体メモリ装置の
ハード構成について示すブロック図である。
【図4】フラッシュメモリにデータを書き込むときの動
作を示すフローチャートである。
【図5】フラッシュメモリにデータを書き込むときの動
作を示すフローチャートである。
【図6】フラッシュメモリの構成と物理ブロックが連鎖
している状態とを示す説明図である。
【図7】本発明の他の実施の形態においてフラッシュメ
モリからデータを読み出すときの動作を示すフローチャ
ートである。
【図8】従来の半導体メモリ装置において物理アドレス
を検索する手法の一例を示す説明図である。
【図9】従来の半導体メモリ装置において物理アドレス
を検索する手法の他の例を示す説明図である。
【符号の説明】
2 メモリディスク 3 フラッシュメモリ 4 メモリコントローラ 41 演算部 42 検索部 43 処理部 5 アドレステーブル 6 ホストコンピュータ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−182240(JP,A) 特開 平8−115175(JP,A) 特開 平10−11355(JP,A) 特開 平7−64851(JP,A) 特開 昭59−158443(JP,A) 特開 平7−281951(JP,A) 特開 平7−191892(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 12/16 G06F 12/02 G06F 12/00 G11C 16/02 G11C 29/00

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 メモリ領域を複数の物理ブロックに分割
    し、各物理ブロックにはデ−タ領域と冗長領域とが含ま
    れる半導体メモリと、主制御部で管理される論理アドレ
    スに対応する物理ブロックを前記冗長領域を参照して検
    索するメモリ制御部と、を有する半導体メモリ装置にお
    いて、 以下のように構成されたことを特徴とする半導体メモリ
    装置。 a.物理ブロックの冗長領域には当該物理ブロックに割
    り当てられる論理アドレスが書き込まれる第1領域と後
    述の位置情報が書き込まれる第2領域とが含まれる。 b.論理アドレスを複数の系統に分け、同じ系統に属す
    る論理アドレスが割り当てられる物理ブロックの集団を
    連鎖集団として形成する。 c.物理ブロックの各連鎖集団においてはk(kは1以
    上の整数)番目の物理ブロックの前記第2領域に、(k
    +1)番目の物理ブロックの位置情報が書き込まれる。 d.メモリ制御部は検索対象となっている論理アドレス
    がどの系統に属するのかを求め、その系統に対応する物
    理ブロックの連鎖集団の1番目の物理ブロックから順に
    論理アドレスを検索し、k番目の物理ブロックに当該論
    理アドレスが割り当てられていればその物理ブロックに
    対してアクセスを行い、割り当てられていなければ当該
    k番目の物理ブロックの第2領域を参照して(k+1)
    番目の物理ブロックを検索する機能を有する。
JP22040396A 1996-08-02 1996-08-02 半導体メモリ装置 Expired - Fee Related JP3303011B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22040396A JP3303011B2 (ja) 1996-08-02 1996-08-02 半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22040396A JP3303011B2 (ja) 1996-08-02 1996-08-02 半導体メモリ装置

Publications (2)

Publication Number Publication Date
JPH1049447A JPH1049447A (ja) 1998-02-20
JP3303011B2 true JP3303011B2 (ja) 2002-07-15

Family

ID=16750577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22040396A Expired - Fee Related JP3303011B2 (ja) 1996-08-02 1996-08-02 半導体メモリ装置

Country Status (1)

Country Link
JP (1) JP3303011B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3694501B2 (ja) * 2002-10-30 2005-09-14 松下電器産業株式会社 記憶装置
JP2007164318A (ja) * 2005-12-12 2007-06-28 Renesas Technology Corp 記憶装置
JP2008204155A (ja) 2007-02-20 2008-09-04 Megachips Lsi Solutions Inc メモリシステム、コンピュータシステム及びメモリ

Also Published As

Publication number Publication date
JPH1049447A (ja) 1998-02-20

Similar Documents

Publication Publication Date Title
US6584579B1 (en) Method of writing, erasing, and controlling memory for memory device
US5973964A (en) Flash memory control method and information processing system therewith
US6078520A (en) Flash memory control method and information processing system therewith
US7856528B1 (en) Method and apparatus for protecting data using variable size page stripes in a FLASH-based storage system
USRE45222E1 (en) Method of writing of writing to a flash memory including data blocks and log blocks, using a logical address having a block address portion and page identifying portion, a block address table and a page table
US6105103A (en) Method for mapping in dynamically addressed storage subsystems
US6172906B1 (en) Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
KR0128218B1 (ko) 일괄 소거형 비휘발성 메모리
JP4960705B2 (ja) マルチブロック単位へのブロックの適応決定論的グループ化
KR100308173B1 (ko) 부분불량메모리를탑재한반도체기억장치
US6865658B2 (en) Nonvolatile data management system using data segments and link information
US20040085849A1 (en) Flash memory, and flash memory access method and apparatus
US20020069314A1 (en) Semiconductor storage device
US6839798B1 (en) Flash memory capable of storing frequently rewritten data
KR100526178B1 (ko) 플래시 메모리 액세스 장치 및 방법
JP3122201B2 (ja) メモリカード装置
JP3122222B2 (ja) メモリカード装置
WO2011019794A2 (en) Method and apparatus for addressing actual or predicted failures in a flash-based storage system
JP3303011B2 (ja) 半導体メモリ装置
US6772289B1 (en) Methods and apparatus for managing cached CRC values in a storage controller
JP3808842B2 (ja) 書き換え可能な不揮発性メモリを備えた記憶装置及び記憶装置用不揮発性メモリの制御方法
JP3609739B2 (ja) 半導体記憶装置
JP3769395B2 (ja) 不揮発性メモリを使用した外部記憶装置
JPH0863397A (ja) ディスクキャッシュ制御方法
CN1311367C (zh) 用于提高存取数据请求的处理速度的方法、装置和系统

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees