JP3295108B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3295108B2
JP3295108B2 JP22990791A JP22990791A JP3295108B2 JP 3295108 B2 JP3295108 B2 JP 3295108B2 JP 22990791 A JP22990791 A JP 22990791A JP 22990791 A JP22990791 A JP 22990791A JP 3295108 B2 JP3295108 B2 JP 3295108B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
barrier metal
contact
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22990791A
Other languages
Japanese (ja)
Other versions
JPH0567585A (en
Inventor
寿哉 鈴木
隆之 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22990791A priority Critical patent/JP3295108B2/en
Publication of JPH0567585A publication Critical patent/JPH0567585A/en
Application granted granted Critical
Publication of JP3295108B2 publication Critical patent/JP3295108B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、TiN等のバリアメタル層のコンタクト
ホール内へのカバレッジを良好にすることができる半導
体装置の製造方法に関する。近年、配線構造には、Al
のような低抵抗な配線層と、そのAl配線の下層部にバ
リアメタル層と呼ばれるAlに比べ比較的抵抗の高い層
と、更にそのバリアメタル層下のコンタクトメタル層と
の3層配線が用いられている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device capable of improving the coverage of a barrier metal layer such as TiN into a contact hole. In recent years, the wiring structure has
A three-layer wiring of a low-resistance wiring layer as described above, a layer called a barrier metal layer having a relatively higher resistance than Al, and a contact metal layer below the barrier metal layer are used below the Al wiring. Have been.

【0002】このため、下層バリアメタルのステップカ
バレッジが上層配線のカバレッジに大きな影響を与えて
いる。
For this reason, the step coverage of the lower barrier metal has a great influence on the coverage of the upper wiring.

【0003】[0003]

【従来の技術】図2は従来の半導体装置の製造方法を説
明する図である。図示例はMOSトランジスタ、バイポ
ーラトランジスタ等の半導体装置の製造方法に適用する
ことができる。図2において、31はSi基板であり、こ
のSi基板31には拡散層32が形成されており、更にこの
Si基板31上にはコンタクトホール33を有するSiO2
等からなる絶縁膜34が形成されている。そして、この絶
縁膜34に形成されたコンタクトホール33内の拡散層32と
コンタクトするようにTi等のコンタクトメタル層35、
AlとSiの相互拡散によるAl・Si反応を防止する
ためのTiN等のバリアメタル層36及びAl等の配線層
37が形成されている。
2. Description of the Related Art FIG. 2 is a view for explaining a conventional method for manufacturing a semiconductor device. The illustrated example can be applied to a method of manufacturing a semiconductor device such as a MOS transistor and a bipolar transistor. In FIG. 2, reference numeral 31 denotes a Si substrate, on which a diffusion layer 32 is formed, and further on this Si substrate 31, SiO 2 having a contact hole 33 is provided.
An insulating film 34 made of, for example, is formed. Then, a contact metal layer 35 of Ti or the like is formed so as to contact the diffusion layer 32 in the contact hole 33 formed in the insulating film 34.
A barrier metal layer 36 of TiN or the like and a wiring layer of Al or the like for preventing an Al-Si reaction due to interdiffusion of Al and Si.
37 are formed.

【0004】次に、その半導体装置の製造方法について
説明する。まず、図2(a)に示すように、Si基板31
にイオン注入、アニール処理等により拡散層32を形成
し、CVD法等により拡散層32上にSiO2 を堆積して
絶縁膜34を形成した後、RIE等により絶縁膜34をエッ
チングして拡散層32が露出されたコンタクトホール33を
形成する。なお、拡散層32はコンタクトホール33形成後
に形成してもよい。
Next, a method of manufacturing the semiconductor device will be described. First, as shown in FIG.
A diffusion layer 32 is formed by ion implantation, annealing, or the like, SiO 2 is deposited on the diffusion layer 32 by a CVD method or the like to form an insulating film 34, and then the insulating film 34 is etched by RIE or the like to form a diffusion layer. A contact hole 33 with the exposed 32 is formed. Note that the diffusion layer 32 may be formed after the formation of the contact hole 33.

【0005】次に、図2(b)に示すように、コンタク
トホール33内の拡散層32とコンタクトするようにTiタ
ーゲットを用いてTiのみを常温でスパッタしてコンタ
クトメタル層35を形成した後、チャンバー内に更にN2
ガスを導入して常温で反応性のスパッタを生じさせてT
iNからなるバリアメタル層36を形成する。そして、ス
パッタ法によりバリアメタル層36を覆うようにAlを堆
積して配線層37を形成することにより、図2(c)に示
すような配線構造を得ることができる。
[0005] Next, as shown in FIG. 2 (b), a contact metal layer 35 is formed by sputtering only Ti at room temperature using a Ti target so as to contact the diffusion layer 32 in the contact hole 33. , Additional N 2 in the chamber
A gas is introduced to generate reactive spatter at room temperature, and T
A barrier metal layer 36 made of iN is formed. Then, by depositing Al so as to cover the barrier metal layer 36 by the sputtering method and forming the wiring layer 37, a wiring structure as shown in FIG. 2C can be obtained.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置の製造方法では、Tiターゲットを
用いて常温下でスパッタ法によりSi基板1上に比較的
高抵抗なTiのみを堆積させてTiコンタクトメタル層
5を形成していたため、更に厳しい低抵抗化による高速
化の要求に応えきれなくなる恐れがあった。
However, in the above-described conventional method for manufacturing a semiconductor device, only a relatively high-resistance Ti is deposited on the Si substrate 1 by a sputtering method at room temperature using a Ti target. Since the contact metal layer 5 was formed, there was a possibility that the demand for a higher speed due to a stricter lower resistance could not be met.

【0007】また、TiNバリアメタル層36の形成を、
Tiターゲットを用いて常温下でN 2 ガスをチャンバー
内に導入し、反応性のスパッタを生じさせることにより
形成していたため、図3に示すように、特にコンタクト
ホール33側壁でのTiNバリアメタル層36のカバレッジ
が悪くなってしまい、この状態でAl配線層37を形成す
ると、Al配線層37表面に段差が生じて表面平坦化を行
い難いという問題があった。これは素子微細化に伴い顕
著になる傾向があった。
Further, the formation of the TiN barrier metal layer 36
N at room temperature using Ti target TwoGas chamber
By introducing reactive spatter
As shown in FIG.
Coverage of TiN barrier metal layer 36 on side wall of hole 33
And the Al wiring layer 37 is formed in this state.
Then, a step is formed on the surface of the Al wiring layer 37, and the surface is flattened.
There was a problem that it was difficult. This is apparent with miniaturization of devices.
There was a tendency to be written.

【0008】そこで、本発明は、半導体装置の製造方法
に関し、コンタクトメタル層の低抵抗化を行って素子高
速化を実現することができ、しかも、コンタクトホール
内でのバリアメタル層のカバレッジを良好にすることが
でき、バリアメタル層上の配線層の表面平坦化を実現す
ることができる半導体装置の製造方法を提供することを
目的としている。
Therefore, the present invention relates to a method of manufacturing a semiconductor device, which can realize a high-speed element by lowering the resistance of a contact metal layer and achieve good coverage of a barrier metal layer in a contact hole. It is an object of the present invention to provide a method of manufacturing a semiconductor device capable of realizing surface flattening of a wiring layer on a barrier metal layer.

【0009】[0009]

【課題を解決するための手段】本発明による半導体装置
の製造方法は、上記目的達成のため、シリコン基板上に
開口部を有する絶縁膜を形成する工程と、次いで、該シ
リコン基板を加熱するとともにメタルソースガスをチャ
ンバー内に導入し、化学気相成長法により該開口部内の
底部の該シリコン基板上に選択的にメタルシリサイドか
らなるコンタクトメタル層を形成する工程と、次いで、
更にチャンバー内にバリアメタルソースガスを導入し、
化学気相成長法により該コンタクトメタル層と該絶縁膜
の側壁とを覆うようにバリアメタルを堆積してバリアメ
タル層を形成する工程と、次いで、該バリアメタル層を
覆うように配線層を形成する工程とを含むものである。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises the steps of forming an insulating film having an opening on a silicon substrate, and then heating the silicon substrate. A metal source gas is introduced into the chamber, and the inside of the opening is formed by chemical vapor deposition.
Selectively forming a contact metal layer made of metal silicide on the bottom silicon substrate;
Furthermore, a barrier metal source gas is introduced into the chamber,
The contact metal layer and the insulating film are formed by chemical vapor deposition.
Forming a barrier metal layer by depositing a barrier metal so as to cover the side wall of the semiconductor device, and then forming a wiring layer so as to cover the barrier metal layer.

【0010】本発明においては、前記コンタクトメタル
層がTiSi 2 であり、前記バリアメタル層がチタン
ナイドライド層であるように形成する。本発明に係る配
線層にはアルミニウム層、タングステン層等が挙げられ
る。
In the present invention, the contact metal layer is formed to be a TiSi 2 layer , and the barrier metal layer is formed to be a titanium hydride layer . Examples of the wiring layer according to the present invention include an aluminum layer and a tungsten layer.

【0011】[0011]

【作用】本発明では、図1に示すように、Si基板1を
加熱するとともに、メタルソースガスとしてTiCl4
ガスをチャンバー内に導入し、CVD法によりコンタク
トホール3内のSi基板1上にTiを堆積させ、このT
iとSi基板のSiを反応させてTiよりも低抵抗な
iSi 2 からなるコンタクトメタル層5を形成したた
め、従来の常温でのスパッタ法によりTiコンタクトメ
タル層を形成する場合よりもSi基板1とコンタクトメ
タル層6間のコンタクト容量を低減することができる。
そして、Si基板1を更に加熱するとともに、TiCl
4ガスをチャンバー内に導入している状態で更にチャン
バー内にバリアメタルソースガスとしてNH3ガスを導
入し、スパッタ方よりもカバレッジの点で優れたCVD
法によりコンタクトメタル層5を覆うようにTiNを堆
積してバリアメタル層6を形成したため、従来の常温で
も反応性スパッタによりTiNコンタクトメタル層を形
成する場合よりもコンタクトホール3内の特にコンタク
トホール3側壁でのバリアメタル層6のカバレッジを良
好にすることができる。
According to the present invention, as shown in FIG. 1, while heating a Si substrate 1, TiCl 4 is used as a metal source gas.
A gas is introduced into the chamber, and Ti is deposited on the Si substrate 1 in the contact hole 3 by the CVD method.
i, which reacts with Si on the Si substrate, has a lower T than Ti.
Since the contact metal layer 5 made of iSi 2 is formed, the contact capacitance between the Si substrate 1 and the contact metal layer 6 can be reduced as compared with the case where a Ti contact metal layer is formed by a conventional normal temperature sputtering method.
Then, while further heating the Si substrate 1, TiCl
4 With the gas introduced into the chamber, NH 3 gas is further introduced as a barrier metal source gas into the chamber, and CVD is superior in terms of coverage compared to the sputtering method.
The barrier metal layer 6 is formed by depositing TiN so as to cover the contact metal layer 5 by the method. Therefore, the contact hole 3 in the contact hole 3 is particularly smaller than the conventional case where the TiN contact metal layer is formed by reactive sputtering even at normal temperature. The coverage of the barrier metal layer 6 on the side wall can be improved.

【0012】[0012]

【実施例】以下、本発明を図面に基づいて説明する。図
1は本発明の一実施例に則した半導体装置の製造方法を
説明する図である。図示例はMOSトランジスタ、バイ
ポーラトランジスタ等の半導体装置の製造方法に適用す
ることができる。図1において、1はSi基板であり、
このSi基板1には拡散層2が形成されており、更にこ
のSi基板1上には拡散層2が露出されたコンタクトホ
ール3を有するSiO2 等からなる絶縁膜4が形成され
ている。そして、この絶縁膜4に形成されたコンタクト
ホール3内の拡散層2とコンタクトするようにTi等の
コンタクトメタル層5、TiN等のバリアメタル層6及
びAl等の配線層7が形成されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 is a diagram for explaining a method of manufacturing a semiconductor device according to one embodiment of the present invention. The illustrated example can be applied to a method of manufacturing a semiconductor device such as a MOS transistor and a bipolar transistor. In FIG. 1, 1 is a Si substrate,
A diffusion layer 2 is formed on the Si substrate 1, and an insulating film 4 made of SiO 2 or the like having a contact hole 3 where the diffusion layer 2 is exposed is formed on the Si substrate 1. A contact metal layer 5 such as Ti, a barrier metal layer 6 such as TiN, and a wiring layer 7 such as Al are formed so as to be in contact with the diffusion layer 2 in the contact hole 3 formed in the insulating film 4. .

【0013】次に、その半導体装置の製造方法を説明す
る図ずある。まず、図1(a)に示すように、Si基板
1にイオン注入、アニール処理等により拡散層2を形成
し、CVD法等によりSiO2 を堆積して膜厚が6000Å
程度の絶縁膜4を形成した後、RIE等により絶縁膜4
をエッチングして拡散層2が露出されたコンタクトホー
ル3を形成する。なお、拡散層2はコンタクトホール3
形成後に形成してもよい。
Next, there is a diagram illustrating a method of manufacturing the semiconductor device. First, as shown in FIG. 1A, a diffusion layer 2 is formed on a Si substrate 1 by ion implantation, annealing, or the like, and SiO 2 is deposited by a CVD method or the like to have a film thickness of 6000 Å.
After forming the insulating film 4 to a degree, the insulating film 4 is formed by RIE or the like.
Is etched to form a contact hole 3 where the diffusion layer 2 is exposed. Note that the diffusion layer 2 is formed in the contact hole 3
It may be formed after formation.

【0014】次に、図1(b)に示すように、チャンバ
ー内の圧力を1〜 100mTorr程度にし、Si基板1
を60〜 700℃程度まで加熱し、コンタクトホール3内の
Si基板1上にメタルソースとしてTiCl4ガスを2
〜200sccm 程度導入してCVD法によりTiを堆積さ
せ、このTiとSi基板1のSiを反応させてコンタク
トホール3底部のSi基板1上に選択的に膜厚500〜150
0Å程度のTiSi2からなるコンタクトメタル層5を形
成する。なお、本実施形態には対応しないが、TiSi
2はSi2H6(ジシラン)を2〜200sccm程度TiCl4
に混ぜることで、直接形成することもできる。但し、こ
の場合、図1(b)に点線で示すように、コンタクトホ
ール3底部だけでなく絶縁膜4も覆うようにコンタクト
メタル層5が形成される。次いで、Si基板1を350 〜
800 ℃程度まで更に加熱し、NH3ガスを導入した状態
で更にバリアメタルソースガスとしてTiCl4ガスを
2〜200sccm 程度チャンバー内に導入し、CVD法によ
りコンタクトメタル層5上と絶縁膜4の側壁とを覆うよ
うにTiNを堆積して膜厚200〜2000Å程度のバリアメ
タル層6を形成する。
Next, as shown in FIG. 1B, the pressure in the chamber is set to about 1 to 100 mTorr,
Is heated to about 60 to 700 ° C., and TiCl 4 gas is supplied as a metal source onto the Si substrate 1 in the contact hole 3.
About 200 sccm is introduced, Ti is deposited by the CVD method, and this Ti reacts with Si of the Si substrate 1 to selectively form a film having a thickness of 500 to 150 on the Si substrate 1 at the bottom of the contact hole 3.
A contact metal layer 5 of TiSi 2 of about 0 ° is formed. Although it does not correspond to the present embodiment, TiSi
2 2~200sccm about TiCl 4 Si2H 6 a (disilane)
Can be formed directly by mixing with However, in this case, as shown by a dotted line in FIG. 1B , the contact metal layer 5 is formed so as to cover not only the bottom of the contact hole 3 but also the insulating film 4. Next, the Si substrate 1 is
Further heating to about 800 ° C., while introducing NH 3 gas, further introducing TiCl 4 gas as a barrier metal source gas into the chamber at about 2 to 200 sccm, and the CVD method is applied to the contact metal layer 5 and the side wall of the insulating film 4. depositing a TiN to cover the door to form a barrier metal layer 6 having a thickness of about 200~2000A.

【0015】そして、スパッタ法等によりバリアメタル
層6を覆うようにAlを堆積して膜厚5000Å程度の配線
層7を形成することにより、図1(c)に示すような配
線構造を得ることができる。このように、本実施例で
は、Si基板1を加熱するとともに、メタルソースガス
としてTiCl4 ガスをチャンバー内に導入し、CVD
法によりコンタクトホール3内のSi基板1上にTiを
堆積させ、このTiとSi基板1のSiとを反応させて
TiSi2 からなるコンタクトメタル層5を形成した
り、ポリシランとの直接反応によりシリサイドを形成す
ることで、Si基板1とバリアメタル層6間のコンタク
ト容量を低減することができる。このため、素子高速化
を実現することができる。そして、Si基板1を更に加
熱するとともに、TiCl4 ガスをチャンバー内に導入
した状態で更にチャンバー内にバリアメタルソースガス
としてNH3 ガスを導入してスパッタ方よりもカバレッ
ジの点で優れたCVD法によりコンタクトメタル層5を
覆うようにTiNを堆積してバリアメタル層6を形成し
たため、従来の常温での反応性スパッタによりTiNコ
ンタクトメタル層を形成する場合よりもコンタクトホー
ル3内の特にコンタクトホール3側壁でのバリアメタル
層6のカバレッジを良好にすることができる。このた
め、バリアメタル層6上にAl配線層7を形成した際、
Al配線層7表面に段差を生じ難くすることができ、A
l配線層7の表面平坦化を実現することができる。
By depositing Al so as to cover the barrier metal layer 6 by a sputtering method or the like and forming a wiring layer 7 having a thickness of about 5000 °, a wiring structure as shown in FIG. Can be. As described above, in the present embodiment, the Si substrate 1 is heated, and at the same time, the TiCl 4 gas is introduced into the chamber as the metal source gas, and the CVD is performed.
Ti is deposited on the Si substrate 1 in the contact hole 3 by a method, and the Ti and Si of the Si substrate 1 are reacted to form a contact metal layer 5 made of TiSi 2 or silicide by a direct reaction with polysilane. Is formed, the contact capacitance between the Si substrate 1 and the barrier metal layer 6 can be reduced. For this reason, high-speed operation of the element can be realized. Then, the Si substrate 1 is further heated, and an NH 3 gas is further introduced as a barrier metal source gas into the chamber in a state where the TiCl 4 gas is introduced into the chamber. The barrier metal layer 6 is formed by depositing TiN so as to cover the contact metal layer 5 by the method described above. The coverage of the barrier metal layer 6 on the side wall can be improved. Therefore, when the Al wiring layer 7 is formed on the barrier metal layer 6,
A step can be made hardly to occur on the surface of the Al wiring layer 7, and A
The surface flatness of the l wiring layer 7 can be realized.

【0016】なお、本実施例では、TiNバリアメタル
層6をSi基板1とAlからなる配線層7間のバリアメ
タル層として形成する場合について説明したが、Wから
なる配線層7とSi基板1間にTiNバリアメタル層6
を形成してもよい。この場合、TiNバリアメタル層6
はバリアメタル層として機能する他、密着層としても機
能させることができる。
In this embodiment, the case where the TiN barrier metal layer 6 is formed as a barrier metal layer between the Si substrate 1 and the wiring layer 7 made of Al has been described. TiN barrier metal layer 6 between
May be formed. In this case, the TiN barrier metal layer 6
Can function not only as a barrier metal layer but also as an adhesion layer.

【0017】[0017]

【発明の効果】本発明によれば、コンタクトメタル層の
低抵抗化を行って素子高速化を実現することができ、し
かもコンタクトホール内でのバリアメタル層のカバレッ
ジを良好にすることができ、バリアメタル層上の配線層
の表面平坦化を実現することができるという効果があ
る。
According to the present invention, the resistance of the contact metal layer can be reduced to realize a high-speed device, and the coverage of the barrier metal layer in the contact hole can be improved. There is an effect that the surface of the wiring layer on the barrier metal layer can be flattened.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例に則した半導体装置の製造方
法を説明する図である。
FIG. 1 is a diagram illustrating a method for manufacturing a semiconductor device according to one embodiment of the present invention.

【図2】従来例の半導体装置の製造方法を説明する図で
ある。
FIG. 2 is a diagram illustrating a method for manufacturing a conventional semiconductor device.

【図3】従来例の課題を説明する図である。FIG. 3 is a diagram illustrating a problem of a conventional example.

【符号の説明】[Explanation of symbols]

1 Si基板 2 拡散層 3 コンタクトホール 4 絶縁膜 5 コンタクトメタル層 6 バリアメタル 7 配線層 DESCRIPTION OF SYMBOLS 1 Si substrate 2 Diffusion layer 3 Contact hole 4 Insulating film 5 Contact metal layer 6 Barrier metal 7 Wiring layer

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−229814(JP,A) 特開 平2−83978(JP,A) 特開 平3−286527(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-229814 (JP, A) JP-A-2-83978 (JP, A) JP-A-3-286527 (JP, A) (58) Survey Field (Int.Cl. 7 , DB name) H01L 21/28-21/288 H01L 21/3205-21/3213 H01L 21/768

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】シリコン基板上に開口部を有する絶縁膜を
形成する工程と、次いで、該シリコン基板を加熱すると
ともにメタルソースガスをチャンバー内に導入し、化学
気相成長法により該開口部内の底部の該シリコン基板上
に選択的にメタルシリサイドからなるコンタクトメタル
層を形成する工程と、次いで、更にチャンバー内にバリ
アメタルソースガスを導入し、化学気相成長法により該
コンタクトメタル層と該絶縁膜の側壁とを覆うようにバ
リアメタルを堆積してバリアメタル層を形成する工程
と、次いで、該バリアメタル層を覆うように配線層を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。
An insulating film having an opening is formed on a silicon substrate.
Forming and then heating the silicon substrate
In both cases, metal source gas is introduced into the chamber,
On the silicon substrate at the bottom in the opening by vapor deposition
Metal consisting of metal silicide selectively
Forming a layer and then further burr into the chamber
A metal source gas is introduced, and the
A cover is formed to cover the contact metal layer and the side wall of the insulating film.
Step of depositing rear metal and forming barrier metal layer
Then, a wiring layer is formed so as to cover the barrier metal layer.
Manufacturing a semiconductor device, comprising:
Method.
【請求項2】前記コンタクトメタル層がTiSi 2
あり、前記バリアメタル層がチタンナイドライド層であ
ることを特徴とする請求項1記載の半導体装置の製造方
法。
2. The method according to claim 1, wherein said contact metal layer is a TiSi 2 layer , and said barrier metal layer is a titanium hydride layer.
【請求項3】前記配線層がアルミニウム層またはタング
ステン層であることを特徴とする請求項1乃至2記載の
半導体装置の製造方法。
3. The method according to claim 1, wherein said wiring layer is an aluminum layer or a tungsten layer.
JP22990791A 1991-09-10 1991-09-10 Method for manufacturing semiconductor device Expired - Fee Related JP3295108B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22990791A JP3295108B2 (en) 1991-09-10 1991-09-10 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22990791A JP3295108B2 (en) 1991-09-10 1991-09-10 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0567585A JPH0567585A (en) 1993-03-19
JP3295108B2 true JP3295108B2 (en) 2002-06-24

Family

ID=16899604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22990791A Expired - Fee Related JP3295108B2 (en) 1991-09-10 1991-09-10 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3295108B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5608350B2 (en) * 2009-09-29 2014-10-15 東京エレクトロン株式会社 Selective silicide formation method and semiconductor device
JP6426893B2 (en) 2013-12-25 2018-11-21 東京エレクトロン株式会社 Method of forming contact layer

Also Published As

Publication number Publication date
JPH0567585A (en) 1993-03-19

Similar Documents

Publication Publication Date Title
US5525543A (en) Method of making a semiconductor device using a titanium-rich silicide film
US6830820B2 (en) Chemical vapor deposition of titanium
US5635765A (en) Multi-layer gate structure
JPH0732156B2 (en) Method for manufacturing refractory metal contact structure
JPH0777206B2 (en) Method for forming TiN barrier layer having selectively (111) crystal orientation
JPH0736403B2 (en) How to attach refractory metal
KR20010029842A (en) Method of titanium/titanium nitride integration
JP3295108B2 (en) Method for manufacturing semiconductor device
JPH0922907A (en) Forming method for buried conductive layer
JP3328359B2 (en) Method for manufacturing semiconductor device
US6087259A (en) Method for forming bit lines of semiconductor devices
JP3018383B2 (en) Wiring formation method
JP2542617B2 (en) Method for manufacturing semiconductor device
JP3328358B2 (en) Method for manufacturing semiconductor device
JP3361971B2 (en) Metal nitride conversion method and semiconductor device manufacturing method
JP2932484B2 (en) Refractory metal multilayer film formation method
KR19990006062A (en) Bit line of semiconductor device and manufacturing method thereof
JP3328357B2 (en) Method for filling micro holes and method for manufacturing semiconductor device
JP3109269B2 (en) Method for manufacturing semiconductor device
JP2803676B2 (en) Method for manufacturing semiconductor device
JP3085745B2 (en) Method for manufacturing semiconductor device
KR0156126B1 (en) Formation method of contact hole in semiconductor device
JP2768967B2 (en) Semiconductor device thin film forming method
JP2904165B2 (en) Method for manufacturing semiconductor device
JP2725919B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080405

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees