JP3292808B2 - 信号伝送回路及び信号伝送方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は信号伝送回路及び信
号伝送方法に関し、特に、１個の半導体チップの内部、
又は２個の半導体チップの相互間で所定のクロックに同
期して並列に多数の信号を伝送するメモリー回路又はマ
イクロプロセッサー等において、信号を伝送する場合の
改良に関する。

【０００２】

【従来の技術】従来、並列信号処理を行うマイクロプロ
セッサー、又は、メモリー回路、例えば画像メモリー、
シンクロナス・ダイナミック・ランダム・アクセス・メ
モリー（ＳＤＲＡＭ）、スタティック・ランダム・アク
セス・メモリー（ＳＲＡＭ）等では、信号線の駆動、即
ち信号の伝送について次の基本構成が採用される。

【０００３】この基本構成を図３６に示す。同図におい
て、１００及び１０１は各々単線で構成される信号線、
１０２及び１０３は前記各信号線に信号を伝送するため
の例えばインバーターで構成されたドライバー、１０４
及び１０５は各信号線の信号を受ける例えばインバータ
ーで構成されたレシーバーである。

【０００４】前記従来の構成の動作を図３７に基いて説
明する。クロック信号ＭＣＬＫに同期して並列信号を伝
送する場合、前記クロック信号ＭＣＬＫの立上りエッジ
又は立下りエッジ（図３７では立上りエッジ）で入力信
号Ａｉｎ、Ｂｉｎを取り込みむと共に、このタイミング
で同時にドライバー１０２、１０３を活性化させて各信
号線１００、１０１を駆動し、これにより前記信号Ａｉ
ｎ、Ｂｉｎを各々信号線１００、１０１に伝送する。ま
た、前記各信号線１００、１０１の信号を、クロック信
号ＭＣＬＫの立上りエッジ又は立下りエッジ（同図では
立上りエッジ）で各レシーバー１０４、１０５の入力に
取り込むと共に、そのタイミングで同時に、各レシーバ
ー１０４、１０５を活性化させて、その信号線の信号を
検知し、レシーバー１０４、１０５から検知信号Ａｏｕ
ｔ、Ｂｏｎｔを得る。

【０００５】しかしながら、前記従来の構成では，各信
号線１００、１０１が単線であるため、その信号線の信
号としての情報は、各信号線の変化後の電位と、対応す
るレシーバーの信号識別用の基準閾値電圧との電位差で
あり、従って、電源ノイズ等を考慮すると、前記各信号
線の電位振幅は大きく設定する必要があり、その結果、
信号の伝送に多くの消費電力を要する。また、各信号線
の配線容量と抵抗との積で決定される配線遅延の影響を
強く受ける。従って、前記従来の構成では、低速である
にも拘らず、大電力を消費する欠点があった。

【０００６】そこで、従来、前記構成の欠点を解消する
ために、各信号線１００、１０１の数と同数の他の信号
線を設け、各信号線の信号の伝送時には、対応する他の
信号線との間で信号を差動伝送する構成が採用されてい
る。

【０００７】

【発明が解決しようとする課題】しかしながら、前記の
構成では、信号線の電位振幅を小さくできるので、低消
費電力化(POWER SAVING)が可能である反面、信号線本数
が増加し、従って、画像メモリ等において並列ビット数
が「６４」、「１２８」等に増大すると、チップ面積の
増加及びコスト高を招くため、小型で低価格を目標とす
る回路には適用できない欠点があった。

【０００８】本発明は、前記従来の欠点に鑑みてなされ
たものであり、その目的は、信号線本数が多い信号伝送
回路においても、信号線を共用すること(WIRE SHARING)
により、信号線の本数の増大を招かずに省領域化(AREA
SAVING) しつつ差動伝送を実現すると共に、この差動伝
送の際に、差動伝送する信号の内容が変化しない場合に
は、信号内容が変化する他の信号を選択して差動伝送す
る等、伝送すべき信号を選択できる構成を採用すること
により、小振幅伝送による低消費電力化 (POWER SAVIN
G)、及び伝送すべき信号の選択による信号伝送レートの
高率化を小型で低価格を確保しつつ達成する信号伝送回
路及び信号伝送方法を提供することにある。

【０００９】また、本発明の他の目的は、信号線の共用
(WIRE SHARING)の観点から、単線伝送の場合にも、１本
の信号線に信号を伝送している際に、その信号の内容が
変化した時には、この信号を他の空き信号線を利用して
伝送できる構成を採用して、信号伝送レートの高率化を
達成する信号伝送回路及び信号伝送方法を提供すること
にある。

【００１０】

【課題を解決するための手段】前記の目的を達成するた
め、本発明では、２本の信号線において、この両信号線
に対応する２つの信号を同時には伝送せず、クロックの
１周期内の前半で一方の信号を前記２本の信号線を用い
て差動伝送し、後半で他方の信号を前記２本の信号線を
用いて伝送する構成を基本とし、その場合に、２つの信
号を交互に、又は一方の信号のみを時間的に連続に指定
選択して伝送する。

【００１１】また、前記他の目的を達成するため、本発
明では、信号を単線伝送する場合に、伝送する信号の内
容が変化しない場合には、その信号に対応する信号線
（空き信号線）を利用して、他の内容が変化した信号を
伝送できる構成を採用する。

【００１２】すなわち、請求項１記載の発明の信号伝送
回路は、伝送すべき第１及び第２の信号が伝送される第
１及び第２の信号線と、前記第１及び第２の信号のうち
少くとも一方の信号に対し、その信号と差動信号を形成
するための信号であって且つ前記一方の信号とは時間的
に一致しない不一致信号を生成する信号生成回路と、前
記信号生成回路により生成された不一致信号、及びこの
不一致信号と差動信号を形成する前記一方の信号を受
け、この両信号を差動信号として前記第１及び第２の信
号線に伝送する制御手段とを単位回路として備え、前記
信号生成回路は、前記第１の信号と差動信号を形成する
ための信号であって且つ前記第１の信号とは時間的に一
致しない第１の不一致信号を生成する第１の信号生成回
路と、前記第２の信号と差動信号を形成するための信号
であって且つ前記第２の信号とは時間的に一致しない第
２の不一致信号を生成する第２の信号生成回路とを備
え、前記制御手段は、前記第１及び第２の信号並びに前
記第１及び第２の信号生成手段により各々生成された第
１及び第２の不一致信号を受け、前記第１の信号及び第
１の不一致信号の組より成る第１の差動信号、及び前記
第２の信号及び第２の不一致信号の組より成る第２の差
動信号のうち何れか一方を選択し、この選択した差動信
号を前記第１及び第２の信号線に伝送する選択手段と、
前記第１及び第２の差動信号のうち何れを前記選択手段
が選択すべきかを指定する指定手段とを備え、前記指定
手段は、第１及び第２の信号の時間に対する遷移確率に
依存して、選択手段が選択すべき差動信号を指定するこ
とを特徴とする。

【００１３】請求項２記載の発明は、前記請求項１記載
の信号伝送回路において、指定手段は、第１及び第２の
信号の時間に対する遷移確率のうち、遷移確率が高い側
の信号を含む差動信号を選択するよう指定することを特
徴とする。

【００１４】請求項３記載の発明は、前記請求項１記載
の信号伝送回路において、指定手段は、第１及び第２の
信号の時間に対する遷移確率を検出する遷移確率検出回
路を備え、前記遷移確率検出回路は第１及び第２の複数
ビットの排他的論理和回路を有し、前記第１の排他的論
理和回路は、前記第１の信号が交互に入力される第１及
び第２の入力端子を有し、前記第２の排他的論理和回路
は、前記第２の信号が交互に入力される第１及び第２の
入力端子を有することを特徴とする。

【００１５】請求項４記載の発明は、前記請求項３記載
の信号伝送回路において、指定手段は、第１及び第２の
信号のうち遷移確率が高い方を判定する判定回路を備
え、この判定回路は、前記第１及び第２の排他的論理和
回路の出力の対応するビット同志を比較する比較回路を
有することを特徴とする。

【００１６】請求項５記載の発明は、伝送すべき第１及
び第２の信号が伝送される第１及び第２の信号線と、前
記第１及び第２の信号のうち少くとも一方の信号に対
し、その信号と差動信号を形成するための信号であって
且つ前記一方の信号とは時間的に一致しない不一致信号
を生成する信号生成回路と、前記信号生成回路により生
成された不一致信号、及びこの不一致信号と差動信号を
形成する前記一方の信号を受け、この両信号を差動信号
として前記第１及び第２の信号線に伝送する制御手段と
を備え、前記信号生成回路は、前記第１の信号と差動信
号を形成するための信号であって且つ前記第１の信号と
は時間的に一致しない第１の不一致信号を生成する第１
の信号生成回路と、前記第２の信号と差動信号を形成す
るための信号であって且つ前記第２の信号とは時間的に
一致しない第２の不一致信号を生成する第２の信号生成
回路とを備え、前記制御手段は、前記第１及び第２の信
号並びに前記第１及び第２の信号生成手段により各々生
成された第１及び第２の不一致信号を受け、前記第１の
信号及び第１の不一致信号の組より成る第１の差動信
号、及び前記第２の信号及び第２の不一致信号の組より
成る第２の差動信号のうち何れか一方を選択し、この選
択した差動信号を前記第１及び第２の信号線に伝送する
選択手段と、前記第１及び第２の差動信号のうち何れを
前記選択手段が選択すべきかを指定する指定手段とを備
え、前記指定手段は、予め設定された複数の信号出力パ
ターンのうち何れか１つを選択し、この選択した信号出
力パターンに基いて、選択手段が選択すべき差動信号を
指定することを特徴とする。

【００１７】請求項６記載の発明は、前記請求項５記載
の信号伝送回路において、指定手段は、第１及び第２の
信号の各遷移確率が同程度で高い場合にクロック信号の
１周期内に前記第１及び第２の差動信号を１個づつ差動
伝送する信号出力パターンを有することを特徴とする。

【００１８】請求項７記載の発明は、前記請求項５記載
の信号伝送回路において、指定手段は、第１及び第２の
信号の各遷移確率が同程度で低い場合にクロック信号の
１周期毎に交互に前記第１及び第２の差動信号を差動伝
送する信号出力パターンを有することを特徴とする。

【００１９】請求項８記載の発明は、前記請求項５記載
の信号伝送回路において、指定手段は、一方の信号の遷
移確率が他方の信号の遷移確率よりも高いが所定値未満
の場合に前記一方の信号を含む差動信号のみをクロック
信号の１周期毎に１個づつ差動伝送する信号出力パター
ンを有することを特徴とする。

【００２０】請求項９記載の発明は、前記請求項５記載
の信号伝送回路において、指定手段は、一方の信号の遷
移確率が他方の信号の遷移確率よりも所定値以上に高い
場合に前記一方の信号を含む差動信号のみをクロック信
号の１周期内に２個づつ差動伝送する信号出力パターン
を有することを特徴とする。

【００２１】請求項１０記載の発明は、伝送すべき第１
及び第２の信号が伝送される第１及び第２の信号線と、
前記第１及び第２の信号のうち少くとも一方の信号に対
し、その信号と差動信号を形成するための信号であって
且つ前記一方の信号とは時間的に一致しない不一致信号
を生成する信号生成回路と、前記信号生成回路により生
成された不一致信号、及びこの不一致信号と差動信号を
形成する前記一方の信号を受け、この両信号を差動信号
として前記第１及び第２の信号線に伝送する制御手段と
を備え、前記信号生成回路は、前記第１の信号と差動信
号を形成するための信号であって且つ前記第１の信号と
は時間的に一致しない第１の不一致信号を生成する第１
の信号生成回路と、前記第２の信号と差動信号を形成す
るための信号であって且つ前記第２の信号とは時間的に
一致しない第２の不一致信号を生成する第２の信号生成
回路とを備え、前記制御手段は、前記第１及び第２の信
号並びに前記第１及び第２の信号生成手段により各々生
成された第１及び第２の不 一致信号を受け、前記第１の
信号及び第１の不一致信号の組より成る第１の差動信
号、及び前記第２の信号及び第２の不一致信号の組より
成る第２の差動信号のうち何れか一方を選択し、この選
択した差動信号を前記第１及び第２の信号線に伝送する
選択手段と、前記第１及び第２の差動信号のうち何れを
前記選択手段が選択すべきかを指定する指定手段とを備
え、前記指定手段は、システムの使用状態の情報を含む
モード情報に依存して、選択手段が選択すべき差動信号
を指定することを特徴とする。

【００２２】請求項１１記載の発明は、伝送すべき第１
及び第２の信号が伝送される第１及び第２の信号線と、
前記第１及び第２の信号のうち少くとも一方の信号に対
し、その信号と差動信号を形成するための信号であって
且つ前記一方の信号とは時間的に一致しない不一致信号
を生成する信号生成回路と、前記信号生成回路により生
成された不一致信号、及びこの不一致信号と差動信号を
形成する前記一方の信号を受け、この両信号を差動信号
として前記第１及び第２の信号線に伝送する制御手段と
を備え、前記信号生成回路は、前記第１の信号と差動信
号を形成するための信号であって且つ前記第１の信号と
は時間的に一致しない第１の不一致信号を生成する第１
の信号生成回路と、前記第２の信号と差動信号を形成す
るための信号であって且つ前記第２の信号とは時間的に
一致しない第２の不一致信号を生成する第２の信号生成
回路とを備え、前記制御手段は、前記第１及び第２の信
号並びに前記第１及び第２の信号生成手段により各々生
成された第１及び第２の不一致信号を受け、前記第１の
信号及び第１の不一致信号の組より成る第１の差動信
号、及び前記第２の信号及び第２の不一致信号の組より
成る第２の差動信号のうち何れか一方を選択し、この選
択した差動信号を前記第１及び第２の信号線に伝送する
選択手段と、前記第１及び第２の差動信号のうち何れを
前記選択手段が選択すべきかを指定する指定手段とを備
え、前記指定手段は、第１及び第２の信号の時間に対す
る遷移確率を検出する遷移確率検出回路と、システムの
使用状態の情報を含むモード情報を検出するモード情報
検出回路と、前記両検出回路の出力のうち何れか一方
を、予め決定される優先順位に応じて選定する優先順位
判定回路とを有し、前記選定した遷移確率又はモード情
報に依存して、選択手段が選択すべき差動信号を指定す
ることを特徴とする。

【００２３】請求項１２記載の発明は、前記請求項１記
載の信号伝送回路において、第１及び第２の信号は、時
間に対する遷移確率分布特性が相互に大きく異なる２つ
の信号であることを特徴とする。

【００２４】請求項１３記載の発明は、前記請求項１２
記載の信号伝送回路において、第１及び第２の信号は、
共に画像データであり、前記第１及び第２の信号のうち
何れか一方は輝度信号情報であり、他方は色信号情報で
あることを特徴とする。

【００２５】請求項１４記載の発明は、前記請求項１２
記載の信号伝送回路において、第１及び第２の信号は、
共に画像データであり、前記第１及び第２の信号のうち
何れか一方は文字専用のウインドウ情報であり、他方は
画像表示のウインドウ情報であることを特徴とする。

【００２６】請求項１５記載の発明は、前記請求項１２
記載の信号伝送回路において、第１及び第２の信号は、
共に画像データであり、前記第１及び第２の信号のうち
何れか一方は偶数フィールド情報であり、他方は奇数フ
ィールド情報であることを特徴とする。

【００２７】請求項１６記載の発明は、前記請求項１、
５、１０又は１１記載の信号伝送回路において、指定手
段は、同期信号であるクロック信号の１周期内に選択手
段が差動信号を何回選択すべきかの回数を指定する回数
指定手段を有することを特徴とする。

【００２８】請求項１７記載の発明は、前記請求項１、
５、１０又は１１記載の信号伝送回路において、第１及
び第２の信号生成手段は、各々、不一致信号として、伝
送すべき信号に対して相補の信号を生成するインバータ
より成ることを特徴とする。

【００２９】請求項１８記載の発明は、前記請求項１、
５、１０又は１１記載の信号伝送回路において、第１及
び第２の信号生成手段は、各々、不一致信号として、伝
送すべき信号を時間的に遅延した信号を生成する第１及
び第２の遅延信号生成回路より成ることを特徴とする。

【００３０】請求項１９記載の発明は、前記請求項１８
記載の信号伝送回路において、第１及び第２の遅延信号
生成回路は、各々、前記第１及び第２の信号線に直列に
配置された遅延素子より成ることを特徴とする。

【００３１】請求項２０記載の発明は、前記請求項１、
５、１０又は１１記載の信号伝送回路において、第１及
び第２の信号生成手段は、各々、不一致信号として、伝
送すべき信号の電流量を変更した信号を生成する第１及
び第２の電流量変更回路より成ることを特徴とする。

【００３２】請求項２１記載の発明は、前記請求項２０
記載の信号伝送回路において、第１及び第２の電流量変
更回路は、各々、前記第１及び第２の信号線のインピー
ダンスを変更するインピーダンス変更回路より成ること
を特徴とする。

【００３３】請求項２２記載の発明の信号伝送回路は、
前記請求項１、５、１０又は１１記載の単位回路を複数
備えることを特徴とする。

【００３４】請求項２３記載の発明の信号伝送方法は、
伝送すべき第１及び第２の信号を第１及び第２の信号線
を用いて伝送する信号伝送方法であって、前記第１及び
第２の信号を受ける第１ステップと、前記第１及び第２
の信号のうち少くとも一方の信号に対し、その信号と差
動信号を形成するための信号であって且つ前記一方の信
号とは時間的に一致しない信号を生成する第２ステップ
と、前記生成された不一致信号、及びこの不一致信号と
差動信号を形成する前記一方の信号を差動信号として前
記第１及び第２の信号線に伝送する第３ステップとを有
し、前記第２ステップは、前記第１及び第２の信号のう
ち時間に対する遷移確率の高い信号に対し、不一致信号
を生成することを特徴とする。

【００３５】請求項２４記載の発明は、前記請求項２３
記載の信号伝送方法において、遷移確率の高い信号を含
む差動信号を選択する際には、同期信号であるクロック
信号の１周期内に前記差動信号を複数個時間的に連続し
て第１及び第２の信号線に送出することを特徴とする。

【００３６】請求項２５記載の発明は、前記請求項２３
記載の信号伝送方法において、第２ステップは、前記第
１及び第２の信号と各々時間的に一致しない第１及び第
２の不一致信号を生成するステップを有し、前記第３ス
テップは、前記第１及び第２の信号の時間に対する遷移
確率を検出するステップと、前記検出した遷移確率に依
存して前記第１の信号及び前記第１の不一致信号より成
る第１の差動信号、及び前記第２の信号及び第２の不一
致信号より成る第２の差動信号のうち何れか一方を選択
するステップと、前記選択した差動信号を前記第１及び
第２の信号線に送出するステップとを有することを特徴
とする。

【００３７】請求項２６記載の発明は、前記請求項２３
記載の信号伝送方法において、第２ステップは、前記第
１及び第２の信号と各々時間的に一致しない第１及び第
２の不一致信号を生成するステップを有し、前記第３ス
テップは、システムの使用状態の情報を含むモード情報
を検出するステップと、前記検出したモード情報に依存
して前記第１の信号及び前記第１の不一致信号より成る
第１の差動信号、及び前記第２の信号及び第２の不一致
信号より成る第２の差動信号のうち何れか一方を選択す
るステップと、前記選択した差動信号を前記第１及び第
２の信号線に送出するステップとを有することを特徴と
する。

【００３８】請求項２７記載の発明の信号伝送回路は、
伝送すべき第１及び第２の信号を第１及び第２の信号線
を用いて伝送する信号伝送回路であって、第１の信号を
入力して第１の信号線に与える第１のスイッチ手段と、
第２の信号を入力して第２の信号線に与える第２のスイ
ッチ手段とを備えると共に、第１の信号を入力して第２
の信号線に与える第３のスイッチ手段と、第２の信号を
入力して第１の信号線に与える第４のスイッチ手段と、
前記第１のスイッチ手段により第１の信号が第１の信号
線に与えられている際に、前記第２のスイッチ手段によ
り第２の信号が第２の信号線に与えられない時、前記第
３のスイッチ手段により次の第１の信号を第２の信号線
に与える第１の制御手段と、前記第２のスイッチ手段に
より第２の信号が第２の信号線に与えられている際に、
前記第１のスイッチ手段により第１の信号が第１の信号
線に与えられない時、前記第４のスイッチ手段により次
の第２の信号を第１の信号線に与える第２の制御手段と
を単位回路として備えたことを特徴とする。

【００３９】請求項２８記載の発明の信号伝送回路は、
前記請求項２７記載の単位回路を複数個備えることを特
徴とする。

【００４０】請求項２９記載の発明は、前記請求項２７
又は請求項２８記載の信号伝送回路において、複数個の
第１の信号及び複数個の第２の信号を各々連続してラッ
チする第１及び第２のラッチ回路を備え、前記第１のラ
ッチ回路の出力が前記第１及び第３のスイッチ手段に与
えられ、前記第２のラッチ回路の出力が前記第２及び第
４のスイッチ手段に与えられることを特徴とする。

【００４１】請求項３０記載の発明は、前記請求項２７
又は請求項２８記載の信号伝送回路において、第１及び
第２の制御手段は、各々、第１及び第２の信号の時間に
対する遷移確率を検出する遷移確率検出手段を備え、そ
の検出した遷移確率により、前記第１又は第２の信号が
各々前記第１又は第２の信号線に与えられないことを検
出することを特徴とする。

【００４２】請求項３１記載の発明は、前記請求項２７
又は請求項２８記載の信号伝送回路において、第１及び
第２の制御手段は、各々、システムの使用状態の情報を
含むモード情報を検出するモード検出手段を備え、その
検出したモード情報により、前記第１又は第２の信号が
各々前記第１又は第２の信号線に与えられないことを検
出することを特徴とする。

【００４３】請求項３２記載の発明は、前記請求項２７
又は請求項２８記載の信号伝送回路において、別途、第
１及び第２の信号の時間に対する遷移確率を検出する遷
移確率検出手段と、システムの使用状態の情報を含むモ
ード情報を検出するモード検出手段と、前記遷移確率検
出手段の出力及び前記モード検出手段の出力の何れか一
方を、予め決定される優先順位に応じて選定する選定手
段とを備え、前記第１及び第２の制御手段は、前記選定
手段により選定された遷移確率又はモード情報により、
前記第１又は第２の信号が各々第１又は第２の信号線に
与えられないことを検出することを特徴とする。

【００４４】請求項３３記載の発明は、前記請求項２７
又は請求項２８記載の信号伝送回路において、第１及び
第２の信号は、時間に対する遷移確率分布特性が相互に
大きく異なる２つの信号であることを特徴とする。

【００４５】請求項３４記載の発明は、前記請求項３３
記載の信号伝送回路において、第１及び第２の信号は、
共に画像データであり、前記第１及び第２の信号のうち
何れか一方は輝度信号情報であり、他方は色信号情報で
あることを特徴とする。

【００４６】請求項３５記載の発明は、前記請求項３３
記載の信号伝送回路において、第１及び第２の信号は、
共に画像データであり、前記第１及び第２の信号のうち
何れか一方は文字専用のウインドウ情報であり、他方は
画像表示のウインドウ情報であることを特徴とする。

【００４７】請求項３６記載の発明の信号伝送方法は、
伝送すべき第１及び第２の信号を第１及び第２の信号線
を用いて伝送する信号伝送方法であって、前記第１及び
第２の信号を受け、前記第１の信号を前記第１の信号線
に送出し、一方、前記入力した第２の信号の時間に対す
る遷移確率を検出し、前記検出した遷移確率が低いと
き、前記送出した第１の信号に時間的に続く次の第１の
信号を前記第２の信号線に送出することを特徴とする。

【００４８】請求項３７記載の発明の信号伝送方法は、
伝送すべき第１及び第２の信号を第１及び第２の信号線
を用いて伝送する信号伝送方法であって、前記第１及び
第２の信号を受け、前記第１の信号を前記第１の信号線
に送出し、一方、システムの使用状態の情報を含むモー
ド情報を検出し、前記検出したモード情報が前記入力し
た第２の信号の送出を要求しない時、前記送出した第１
の信号に時間的に続く次の第１の信号を前記第２の信号
線に送出することを特徴とする。

【００４９】以上の構成により、請求項１ないし請求項
２６記載の信号伝送回路及び信号伝送方法では、第１及
び第２の信号を各々１本の信号線を用いて単線伝送する
構成や、第１及び第２の信号を各々差動信号として各信
号線用の各２本の信号線を用いて差動伝送する構成を基
本としつつ、必要に応じて第１及び第２の信号のうち一
方を、自己の信号伝送用の信号線と他方の信号伝送用の
信号線とを利用して差動伝送するので、２つの信号を各
々専用の各２本の信号線を用いて差動伝送する場合に比
べて、物理的に信号線本数の倍増を招かずに差動伝送が
実現されて、画像メモリ自体や、並列信号処理を行う２
個のマイクロプロセッサ間の信号伝送系の面積が有効に
縮小される。しかも、第１及び第２の信号の何れを差動
伝送するかを、その各信号の遷移確率やモード情報に基
いて指定選択するので、例えば第２の信号の内容（情
報）が変化しない状況（遷移確率の低い状況）では、内
容が変化する（即ち、遷移確率の高い）第１の信号を時
間的に連続して差動伝送でき、信号転送レートが高くな
る。

【００５０】また、請求項２７ないし請求項３７記載の
信号伝送回路及び信号伝送方法では、単線伝送の場合
に、第１及び第２の信号線に各々第１及び第２の信号を
単線伝送している際、次に続く第１及び第２の信号を入
力して、例えば第１の信号の内容は変化し且つ第２の信
号の内容は変化しない状況では、空き状態の第２の信号
線を利用して、前記次に続く第１の信号がこの第２の信
号線に単線伝送される。従って、単線伝送の場合であっ
ても、信号線本数の倍増を招かずに信号伝送レートが高
くなる。

【００５１】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基いて説明する。

【００５２】（第１の実施の形態） 図１及び図４は本発明の第１の実施の形態の信号伝送回
路を示し、図１は信号の伝送側の回路を、図４は信号の
受信側の回路を示す。

【００５３】図１において、Ａｉｎは伝送すべき第１の
信号、Ｂｉｎは伝送すべき第２の信号である。１は第１
の信号線、２は第２の信号線であって、信号伝送を差動
伝送で行う組を構成する。

【００５４】また、４は４個のスイッチ回路５、６、７
及び８を有するスイッチ群、９はラッチ回路である。前
記ラッチ回路９は、前記スイッチ回路５が閉じた時に第
１の信号Ａｉｎを端子Ｏ（ｎ）に入力し、スイッチ回路
６が閉じた時に第２の信号Ｂｉｎを端子Ｅ（ｎ）に入力
し、スイッチ回路７が閉じた時に第１の信号Ａｉｎを端
子Ｅ（ｎ）に入力し、スイッチ回路８が閉じた時に第２
の信号Ｂｉｎを端子Ｏ（ｎ）に入力する。尚、ラッチ回
路９は前記スイッチ群４の前段に配置してもよい。

【００５５】１０はインバータ（第１の信号生成回
路）、１１もインバータ（第２の信号生成回路）であっ
て、インバータ１０は、前記ラッチ回路９の端子Ｏ
（ｎ）からのラッチ信号を反転して第１の信号Ａｉｎと
は時間的に一致しない第１の不一致信号を生成する。他
方のインバータ１１は、前記ラッチ回路９の端子Ｅ
（ｎ）からのラッチ信号を反転して第２の信号Ｂｉｎと
は時間的に一致しない第２の不一致信号を生成する。

【００５６】１２、１３はマルチプレクサ（選択手段）
であって、マルチプレクサ１２は、ラッチ回路９の端子
Ｏ（ｎ）のラッチ信号を入力する端子Ｏ(n) と、インバ
ータ１１からの反転信号を入力する端子／Ｅ(n) とを有
し、その両端子のうち何れか一方の信号を後述する選択
スイッチ２０の制御信号ｆ、ｅに応じて選択し、その選
択した信号を出力端子Ｐから出力する。他方のマルチプ
レクサ１３は、ラッチ回路９の端子Ｅ（ｎ）のラッチ信
号を入力する端子Ｅ(n) と、インバータ１０からの反転
信号を入力する端子／Ｏ(n) とを有し、その両信号のう
ち何れか一方の信号を後述する選択スイッチ２０の制御
信号ｆ、ｅに応じて選択し、その選択した信号を出力端
子Ｐから出力する。

【００５７】１５は前記マルチプレクサ１２の出力端子
Ｐから出力される信号を第１の信号線１に送出する差動
ドライバー、１６は前記マルチプレクサ１３の出力端子
Ｐから出力される信号を第２の信号線２に送出する差動
ドライバーである。前記両ドライバー１５、１６は、各
々、電源電圧Ｖｄｄ以下の高電圧Ｖｕを有する高電圧端
子１５ａ、１６ａと、接地電圧Ｖｓｓ以上の低電圧Ｖｂ
（Ｖｂ＜Ｖｕ）を有する低電圧端子１５ｂ、１６ｂとを
有し、入力される信号が高電位レベルの時に高電圧端子
の高電圧Ｖｕを信号線１、２に出力し、入力される信号
が低電位レベルの時に低電圧端子の低電圧Ｖｂを信号線
１、２に出力する。前記高電圧Ｖｕと低電圧Ｖｂとの電
位差Ｖｕ−Ｖｂは、後述するレシーバー回路３０の受信
感度に依存するが、概ね５ミリボルト以上で且つ電源電
圧Ｖｃｃよりも小さい電位差であることが必要である。

【００５８】２０は選択スイッチ（指定手段及び回数指
定手段）であって、クロック信号ＣＬＫ、及びこれをイ
ンバータ２１で反転した信号／ＣＬＫを１対の信号ｉ、
ｈとして入力すると共に、前記クロック信号ＣＬＫ及び
接地電位の信号を他の１対の信号ｋ、ｊとして入力し、
更にクロック信号ＣＬＫの１周期内に何回各マルチプレ
クサ１２、１３が信号を選択すべきかを制御する回数指
定信号ｇを入力する。そして、選択スイッチ２０は、前
記回路制御信号ｇの値が“１”のとき、前記１対の信号
ｉ、ｈを制御信号ｆ、ｅとする一方、回路制御信号ｇの
値が“０”のとき、前記他の１対の信号ｋ、ｊを制御信
号ｆ、ｅとして、この制御信号ｆ、ｅを前記マルチプレ
クサ１２、１３に出力する。

【００５９】前記両マルチプレクサ１２、１３は、前記
選択スイッチ２０からの制御信号ｆ、ｅを受け、この制
御信号ｆ、ｅの何れか一方の立上りエッジ毎に２つの入
力端子の何れか一方の選択を交互に切換える。具体的に
は、図２に示すように、制御信号ｆ、ｅが１対の信号
ｉ、ｈの場合には、信号ｉの立上りエッジ毎にマルチプ
レクサ１２は順次信号Ｏ(n) 、Ｏ(n+1) …を出力すると
共にマルチプレクサ１３は順次信号／Ｏ(n) 、／Ｏ(n+
1) …を出力し、一方、信号ｈの立上りエッジ毎にマル
チプレクサ１２は順次信号／Ｅ(n) 、／Ｅ(n+1) …を出
力すると共にマルチプレクサ１３は順次信号Ｅ(n) 、Ｅ
(n+1) …を出力する。これに対し、図３に示すように、
制御信号ｆ、ｅが他の１対の信号ｋ、ｊの場合には、両
マルチプレクサ１２、１３は信号ｋの立上りエッジのみ
に同期して出力信号を切り換え、その結果、他の１対の
信号ｋ、ｊが制御信号ｆ、ｅとなる図３の場合には、図
２に示した１対の信号ｉ、ｈが制御信号ｆ、ｅとなる場
合の周期の倍の周期で出力信号が切り換わる。

【００６０】前記マルチプレクサ１２、１３及び選択ス
イッチ２０により制御手段２２を構成する。この制御手
段２２は、マルチプレクサ１２の端子Ｏ(n) からの第１
の信号Ａｉｎと他方のマルチプレクサ１３の端子／Ｏ
(n) からの第１の信号の反転信号／Ａｉｎとから成る第
１の差動信号と、前記他方のマルチプレクサ１３の端子
Ｅ(n) からの第２の信号Ｂｉｎとマルチプレクサ１２の
端子／Ｅ(n) からの第２の信号の反転信号／Ｂｉｎとか
ら成る第２の差動信号との何れを選択して、その選択し
た差動信号を前記２個の差動ドライバー１５、１６から
２本の信号線１、２に送出するかを制御する。

【００６１】また、前記選択スイッチ２０は、前記入力
される各種信号に基いて、前記４個のスイッチ回路５〜
８に対しその開閉を制御する信号ａ、ｂ、ｃ、ｄを出力
する。その具体例を図１１〜図１６に記載するが、その
詳細な説明は後述する。

【００６２】また、図４において、Ａｔ、Ｂｔは各々前
記第１及び第２の信号線１、２に順次送出された差動信
号、３０は前記差動信号Ａｔ、Ｂｔを順次受信する差動
レシーバー回路、１７、１８は前記差動レシーバー回路
３０の出力である差動信号が送出される出力信号線であ
る。前記差動レシーバー回路３０の内部構成は図５に示
される。図５の差動レシーバー回路３０は、前記第１及
び第２の信号線１、２に接続された２個のスイッチ回路
３０ａ、３０ｂと、このスイッチ回路に各々接続された
２個の差動入力・差動出力型のレシーバー３０ｃ、３０
ｄとを備える。前記一方のスイッチ回路３０ａはクロッ
ク信号ＣＬＫの“Ｈ”レベル時に閉じ、他方のスイッチ
回路３０ｂはクロック信号の反転信号／ＣＬＫの“Ｈ”
レベル時、即ちクロック信号ＣＬＫの“Ｌ”レベル時に
閉じる。従って、両レシーバー３０ｃ、３０ｄは図６に
示すようにインターリーブで動作する。各レシーバー３
０ｃ、３０ｄは同一構成であり、その内部構成は一方の
レシーバー３０ｃにつき詳示するように、電源電圧Ｖｃ
ｃが印加されると共に、接地され（図中記号“▽”で示
す）、また電圧−電流変換回路３０ｅと、フリップフロ
ップ回路３０ｆとを有し、前記第１及び第２の信号線
１、２間の電位差を電源電圧Ｖｃｃと接地電圧Ｖｓｓと
の電位差にレベル変換する。尚、レシーバー３０ｃにお
いて、３０ｇ、３０ｈは各々スイッチであって、クロッ
ク信号の反転信号／ＣＬＫの“Ｈ”レベル時に閉じて、
第１及び第２の信号線１、２からの信号の非入力時に２
本の差動出力線１７、１８を同一電位にプリチャージす
る。

【００６３】更に、図４において、１９は４個のスイッ
チ回路（受信側選択手段）３２、３３、３４及び３５を
有する出力側のスイッチ群、３６は信号Ａｉｎを専用に
記憶するＦＩＦＯメモリ（第１の記憶手段）、３７は信
号Ｂｉｎを専用に記憶するＦＩＦＯメモリ（第２の記憶
手段）である。前記スイッチ群１９は選択スイッチ回路
３８により各スイッチ回路３２〜３５の開閉が制御され
る。その開閉制御の概略を説明すると、差動信号、例え
ば入力信号Ａｉｎとその反転信号／Ａｉｎより成る差動
信号Ａｔでは、両信号線１７、１８のうち入力信号Ａｉ
ｎが送られている側の信号線を信号Ａｉｎビット専用の
ＦＩＦＯメモリ３６に接続し、差動信号Ｂｔでは、入力
信号Ｂｉｎが送られている側の信号線を信号Ｂｉｎビッ
ト専用のＦＩＦＯメモリ３７に接続するように制御す
る。前記開閉の制御の具体例を図１１〜図１６に示す
が、その詳細な説明は後述する。両ＦＩＦＯメモリ３
６、３７は、信号が入力されない限り、出力中の信号の
出力をそのまま維持する。

【００６４】次に、前記図１及び図４に示す回路（選択
スイッチ２０を除く）を制御する制御回路の全体構成を
図７に示す。

【００６５】同図において、４０は信号伝送回路であっ
て、図１に示す回路（選択スイッチ２０を除く）より成
る。４１は前記選択スイッチ２０を含む制御回路であっ
て、前記４個のスイッチ回路５〜８への信号ａ〜ｄ、及
び両マルチプレクサ１２、１３への制御信号ｆ、ｅを出
力する。

【００６６】更に、４２は遷移確率検出回路（遷移確率
検出手段）、４３はモード検出回路（モード検出手
段）、４４は優先順位判定回路（選定手段）である。

【００６７】遷移確率検出回路４２は、図８に示すよう
に、第１の検出回路４２ａと、第２の検出回路４２ｂ
と、ｍビット比較回路（判定回路及び比較回路）４２ｃ
とから成る。前記第１及び第２の検出回路４２ａ、４２
ｂは同一構成であるので、以下、第１の検出回路４２ａ
についてのみ説明する。

【００６８】前記第１の検出回路４２ａは、伝送すべき
第１の信号Ａｉｎを受けるスイッチ回路５２、５３を有
し、この両スイッチ回路５２、５３は交互に閉じる。一
方のスイッチ回路５２の閉動作により第１の信号Ａｉｎ
は２入力型の排他的論理和回路（第１の排他的論理和回
路）５０の第１の入力端子５０ａに入力され、その後の
他方のスイッチ回路５３の閉動作により次の第１の信号
Ａｉｎが前記排他的論理和回路５０の第２の入力端子５
０ｂに入力される。前記排他的論理和回路５０は、第１
の信号Ａｉｎの前回値と今回値とが異なるとき“１“出
力となり、同一値のとき“０”出力となる。前記排他的
論理和回路５０の出力はｍビットシフトレジスタ５１に
入力される。従って、第１の信号Ａｉｎの遷移確率が高
い場合には、ｍビットシフトレジスタ５１に記憶された
各ビットの値は“１”であることが多くなる。

【００６９】前記ｍビット比較回路４２ｃは、所定周期
毎に、各検出回路４２ａ、４２ｂのｍビットシフトレジ
スタ５１が記憶するｍビットの情報を減算して比較す
る。前記の比較結果について、第１の検出回路４２ａの
ｍビットシフトレジスタ５１の出力を「Ａ」とし、第２
の検出回路４２ｂのｍビットシフトレジスタ５１の出力
を「Ｂ」とすると、Ａ＞＞Ｂの場合には、図９（ｂ）に
示すように、第１の信号Ａｉｎの遷移確率が第２の信号
Ｂｉｎの遷移確率よりも所定値以上大きい期間Ｃ−１で
あると判断でき、Ａ＞Ｂの場合には、第１の信号Ａｉｎ
の遷移確率が第２の信号Ｂｉｎの遷移確率よりも大きい
が所定値以下である期間Ｃ−２であると判断でき、逆
に、Ａ＜＜Ｂの場合には、第２の信号Ｂｉｎの遷移確率
が第１の信号Ａｉｎの遷移確率よりも所定値以上に大き
い期間Ｄ−１であると判断でき、Ａ＜Ｂの場合には、第
２の信号Ｂｉｎの遷移確率が第１の信号Ａｉｎの遷移確
率よりも大きいが所定値以下である期間Ｄ−２であると
判断でき、また、Ａ＝Ｂの場合には、同図（ａ）に示す
ように、第１及び第２の信号Ａｉｎ、Ｂｉｎの両遷移確
率が共に同程度で大きい期間Ａであると判断できる。

【００７０】尚、前記ｍビット比較回路４２ｃが行う比
較の周期は、ｍ個の遷移検出結果が蓄積される期間に限
らず、これよりも長い期間に設定してもよい。また、こ
の比較の周期をモード情報等に応じて時間的に変化させ
てもよい。

【００７１】前記図７のモード検出回路４３は、外部か
ら、システムの使用状態の情報を含むモード情報を受
け、現在のモードを検出する。このモード検出回路４３
が設けられる理由は、伝送される信号の遷移確率が予め
予想可能な場合には、実際のその遷移確率を前記遷移確
率検出回路４２で検出してモニターする必要がないの
で、前記入力されるモード情報に基いて遷移確率の高い
信号の伝送を高密度で高速に行う点にある。前記入力さ
れるモード情報としては、例えば使用中のソフトウェア
の種類、又はモニターの画面に開かれているウィンドウ
の数等の情報がある。即ち、画像を扱うソフトウェア
や、ワープロソフトの如き文字情報のみ処理するソフト
ウェア等の使用状況をモード情報として入力し、文字情
報のみを処理する際には、画像プロセッサは動作せず、
このプロセッサ専用に割り当てられた複数本の配線は不
使用状態となるので、これ等の配線を前記文字情報の伝
送に利用できる。また、開いているウィンドウの数が多
いほど信号の遷移確率は高くなるので、この情報をモー
ド情報として入力できる。

【００７２】また、図７において、前記優先順位判定回
路４４は、予め設定される優先順位を示す信号を受け、
その優先順位に基いて、遷移確率検出回路４２の出力及
びモード検出回路４３の出力の何れか一方を選択して制
御回路４１に出力する。

【００７３】前記制御回路４１は、前記遷移確率検出回
路４２で第１及び第２の信号Ａｉｎ、Ｂｉｎの一方又は
双方の遷移確率が所定値以上に高いと検出された場合に
は、図１に示した選択スイッチ２０に与える回数指定信
号ｇの値を“１”に、即ち、クロック信号ＣＬＫの１周
期内に２回信号を伝送するように設定する一方、それ以
外の場合には回数指定信号ｇの値を“０”に設定する。
また、制御回路４１は、前記モード検出回路４３の出力
に応じて、例えば現在のモードが画像を扱うソフトウェ
アの実行モードである場合には回数指定信号ｇの値を
“１”に、文字情報のみ処理するソフトウェアの実行モ
ードである場合には回数指定信号ｇの値を“０”に各々
設定する。

【００７４】次に、本実施の形態の動作を説明する。

【００７５】優先順位判定回路４４が遷移確率検出回路
４２の出力を選択している場合を説明する。

【００７６】遷移確率検出回路４２内のｍビット比較回
路４２ｃの比較結果は制御回路４１に入力される。制御
回路４１は、前記ｍビット比較回路４２ｃの比較結果が
図９（ａ）に示す期間Ａ、同図（ｂ）に示す期間Ｂ、期
間Ｃ−１、期間Ｃ−２、期間Ｄ−１又は期間Ｄ−２を示
す時、各々、図１０の真理値表及び図１１〜図１６に示
すような内容の信号ａ〜ｇを出力する。ここで、信号ａ
〜ｄ、Ｋａ〜Ｋｄにおいて「ＯＮ」はスイッチ回路を閉
に、「ＯＦＦ」はスイッチ回路を開にする内容を示し、
信号ｅ、ｆにおいて「ｈ」、「ｉ」「ｊ」、「ｋ」は信
号ｅ、ｆの内容が図１に示すこれ等の信号ｈ、ｉ、ｊ、
ｋであることを示し、信号ｇで「１」はクロック信号Ｃ
ＬＫの１周期内に２回信号を選択すべき内容を、「０」
はクロック信号ＣＬＫの１周期内に１回信号を選択すべ
き内容を各々示す。即ち、制御回路４１は、図１０に示
す真理値表及び図１１〜図１６に示すＣａｓｅ- １〜-
５のうち何れか１つの信号出力パターンを選択する。

【００７７】前記制御回路４１からの制御信号ａ〜ｇに
より、前記各期間では、第１及び第２の信号線１、２に
順次差動伝送される信号は、図１１〜図１６の通りとな
る。

【００７８】両信号の遷移確率が同程度で高い期間Ａで
は、図１１に示すように、第１及び第２の信号Ａｉｎ、
Ｂｉｎがクロック信号ＣＬＫの１周期内に合計２個伝送
され、クロック信号の１周期内での信号の選択は合計２
回である。即ち、伝送側のスイッチ回路５、６が閉じ
て、一方のマルチプレクサ１２にはその端子Ｏ(n) に信
号Ａｉｎが、その端子／Ｅ(n) に反転信号／Ｂｉｎが入
力されると共に、他方のマルチプレクサ１３にはその端
子Ｅ(n) に信号Ｂｉｎが、その端子／Ｏ(n) に反転信号
／Ａｉｎが入力される。クロック信号ＣＬＫの立上りエ
ッジで両マルチプレクサ１２、１３は各々端子Ｏ(n) 、
／Ｏ(n) の信号、即ちＡｉｎ、／Ａｉｎを選択し、この
両信号から成る差動信号が第１及び第２の信号線１、２
に伝送される。前記前記伝送された差動信号は差動レシ
ーバー回路３０で受信され、信号線１７、１８に出力さ
れる。受信側のスイッチ回路３２が閉じて、信号線１７
の信号、即ち、前記差動信号Ａｉｎ、／Ａｉｎのうち入
力信号Ａｉｎが信号Ａｉｎビット専用のＦＩＦＯメモリ
３６に格納される。その後、クロック信号ＣＬＫの立下
りエッジで両マルチプレクサ１２、１３は信号の選択を
切換えて各々端子／Ｅ(n) 、Ｅ(n) の信号、即ち／Ｂｉ
ｎ、Ｂｉｎを出力し、この両信号から成る差動信号が第
１及び第２の信号線１、２に伝送される。前記前記伝送
された差動信号は差動レシーバー回路３０を経て信号線
１７、１８に出力される。今度は受信側のスイッチ回路
３３が閉じて、信号線１８の信号、即ち、前記差動信号
／Ｂｉｎ、Ｂｉｎのうち入力信号Ｂｉｎが信号Ｂｉｎビ
ット専用のＦＩＦＯメモリ３６に格納される。以後の動
作は前記の動作の繰返しである。

【００７９】また、両信号の遷移確率が同程度で低い期
間Ｂでは、図１２に示すように、第１及び第２の信号Ａ
ｉｎ、Ｂｉｎがクロック信号ＣＬＫの１周期内に１個伝
送され、クロック信号の１周期内での信号の選択は１回
である。即ち、伝送側のスイッチ回路５が閉じて、一方
のマルチプレクサ１２の端子Ｏ(n) に信号Ａｉｎが入力
され、他方のマルチプレクサ１３の端子／Ｏ(n) に反転
信号／Ａｉｎが入力される。クロック信号ＣＬＫの立上
りエッジで両マルチプレクサ１２、１３は各々端子Ｏ
(n) 、／Ｏ(n) の信号、即ちＡｉｎ、／Ａｉｎを選択
し、この両信号が第１及び第２の信号線１、２に伝送さ
れ、差動レシーバー回路３０で受信され、信号線１７、
１８に出力される。受信側のスイッチ回路３２が閉じ
て、信号線１７の信号、即ち入力信号Ａｉｎが信号Ａｉ
ｎビット専用のＦＩＦＯメモリ３６に格納される。その
後のクロック信号ＣＬＫの立下りでは、両マルチプレク
サ１２、１３は前記の信号の選択を維持する。次のクロ
ック信号ＣＬＫの立上りエッジで伝送側のスイッチ回路
６が閉じて、一方のマルチプレクサ１２の端子／Ｅ(n)
に反転信号／Ｂｉｎが入力され、他方のマルチプレクサ
１３の端子Ｅ(n) に信号Ｂｉｎが入力される。クロック
信号ＣＬＫの立上りエッジで両マルチプレクサ１２、１
３は信号の選択を切換えて、各々端子／Ｅ(n) 、Ｅ(n)
の信号、即ち／Ｂｉｎ、Ｂｉｎを選択し、この両信号が
第１及び第２の信号線１、２に伝送され、差動レシーバ
ー回路３０で受信され、信号線１７、１８に出力され
る。受信側では、スイッチ回路３３が閉じて、信号線１
８の信号、即ち入力信号Ｂｉｎが信号Ｂｉｎビット専用
のＦＩＦＯメモリ３７に格納される。その後のクロック
信号ＣＬＫの立下りでは、両マルチプレクサ１２、１３
は前記の信号の選択を維持する。

【００８０】更に、図９の期間Ｃ−２では、図１３に示
すように、第１の信号Ａｉｎのみが連続してクロック信
号の１周期当り１回づつ差動伝送される。この場合の動
作は前記図１２の場合の動作と同様である。異なる点は
次の点である。つまり、同図において入力信号Ａｉｎ
(0) を伝送した後は、続けて次の入力信号Ａｉｎ(1) を
伝送する関係上、スイッチ回路の制御が異なる。即ち、
伝送側のスイッチ回路５を閉じると共に受信側のスイッ
チ回路３２を閉じて入力信号Ａｉｎ(0) を伝送した後
は、クロック信号ＣＬＫの次の立上りエッジでマルチプ
レクサ１２、１３が信号の選択を切換えて、各々、端子
Ｏ(n) から端子／Ｅ(n) に、端子／Ｏ(n) から端子Ｅ
(n) に切換えるので、この切換えに対応するように、伝
送側のスイッチ回路７を閉じて入力信号Ａｉｎ(1) をマ
ルチプレクサ１３の端子Ｅ(n) に入力すると共に、反転
信号／Ａｉｎ(1) をマルチプレクサ１２の端子／Ｅ(n)
に入力する。更に、受信側のスイッチ回路３５を閉じ
て、信号線１８の入力信号Ａｉｎ(1) を信号Ａｉｎビッ
ト専用のＦＩＦＯメモリ３６に格納する。

【００８１】加えて、図９の期間Ｄ−２では、図１４に
示すように、第２の信号Ｂｉｎのみが連続してクロック
信号の１周期当り１回づつ差動伝送される。この場合の
動作は第１の信号Ａｉｎを伝送する前記図１３の場合の
動作と同様であるので、その説明を省略する。

【００８２】また、第１の信号Ａｉｎの遷移確率のみが
極めて高い期間Ｃ−１では、図１５に示すように、第１
の信号Ａｉｎのみが連続してクロック信号の１周期当り
２回づつ差動伝送される。この場合の動作は前記図１３
の場合の動作と同様である。異なる点は、第１の信号Ａ
ｉｎを１周期当り２回伝送するので、前記図１３の場合
に比して倍周期でスイッチ回路を切換制御する点であ
る。

【００８３】更に、図９の期間Ｄ−１では、図１６に示
すように、第２の信号Ｂｉｎのみが連続してクロック信
号の１周期当り２回づつ差動伝送される。この場合の動
作は第１の信号Ａｉｎを伝送する前記図１５の場合の動
作と同様であるので、その説明を省略する。

【００８４】従って、本実施の形態では、信号線本数を
増倍やすことなく、伝送すべき信号Ａｉｎ、Ｂｉｎを時
間差を付けて差動伝送できるので、小振幅伝送による低
消費電力化を小型で低価格で達成できる。しかも、一方
の信号の伝送が不要な状況では、伝送すべき他方の信号
（遷移確率の高い側の信号）を選択し、この信号を連続
して差動伝送できるので、信号伝送レートを高めること
ができる。

【００８５】尚、遷移確率の高い一方の信号（例えばＡ
ｉｎ）の伝送時において、遷移確率の低い他方の信号
（例えばＢｉｎ）の伝送については次のように対処す
る。この対象の方法は２通りある。第１番目の方法は次
の通りである。即ち、遷移確率をｍ- ｂｉｔ（例えばｍ
＝１６）毎に検出している場合を説明すると、図１７
（ａ）に示すように、信号Ａｉｎの連続伝送時に信号Ｂ
ｉｎが遷移した場合には、その信号ＢｉｎのデータをＦ
ＩＦＯメモリ等で保持しつつ、前記信号Ａｉｎの１６ビ
ット分の連続伝送の完了を待ち、その完了後、次の信号
Ａｉｎの連続伝送の前に、前記保持しておいた信号Ｂｉ
ｎのデータ（図では３ビット分のデータ）を伝送する。
第２番目の方法は次の通りである。即ち、同図（ｂ）に
示すように、信号Ａｉｎの連続伝送時に信号Ｂｉｎが遷
移した場合には、その信号Ｂｉｎのデータを順次ＦＩＦ
Ｏメモリ等で保持していき、その遷移回数（図では３
回）が所定回数を越えた時点で、前記信号Ａｉｎの連続
伝送に割り込みをかけ、その信号Ａｉｎの連続伝送を途
中で一旦停止して前記信号Ｂｉｎの３ビットの連続転送
を実行し、その実行の完了後に、前記信号Ａｉｎの残り
の分の連続伝送を行う。

【００８６】本実施の形態では、２個のインバータ１
０、１１を用いて各々入力信号Ａｉｎ、Ｂｉｎの反転信
号／Ａｉｎ、／Ｂｉｎを生成すると共に、遷移確率検出
回路４２を用いて前記両信号Ａｉｎ、Ｂｉｎの時間に対
する遷移確率を検出し、その後、この検出した遷移確率
に応じて前記２組の差動信号（Ａｉｎ，／Ａｉｎ）、
（（Ｂｉｎ，／Ｂｉｎ）の何れの組を第１及び第２の信
号線１、２に伝送するかをマルチプレクサ１２、１３で
選択したが、本発明はこの構成に限定されない。即ち、
例えば、先ず、最初に両信号Ａｉｎ、Ｂｉｎの遷移確率
を検出し、その後、前記両信号のうち遷移確率の高い信
号について反転信号を生成して、その信号及び反転信号
を差動信号として伝送する構成とする場合も含む。

【００８７】また、本実施の形態では、図１１に示した
伝送ｃａｓｅ- １、即ちクロック信号ＣＬＫの１周期内
の前半で信号Ａｉｎを２本の信号線１、２を用いて差動
伝送し、後半で他の信号Ｂｉｎを同様に差動伝送した
が、通常通り、クロック信号ＣＬＫの１周期で信号Ａｉ
ｎを第１の信号線１を用いて単相伝送し、他方の信号Ｂ
ｉｎを第２の信号線２を用いて単相伝送してもよい。即
ち、本発明の要点は、２本の信号線１、２のうち一方の
信号線が空き状態の際にはこの信号線をも利用すること
として、伝送すべき信号を２本の信号線を用いて差動伝
送する点にある。

【００８８】（変形例） 図１８は前記第１の実施の形態の変形例を示す。前記実
施の形態では、クロック信号の１周期内に何回信号を選
択するかを指定する回数指定信号ｇの内容を、遷移確率
の差が所定値以上か否かで決定したが、これに代え、本
変形例では、回数指定信号ｇの内容をモード検出回路４
３の出力に応じて決定するようにしている。

【００８９】即ち、図１８の構成では、制御回路が第１
の制御回路４１ａと第２の制御回路４１ｂとに分割され
る。前記第１の制御回路４１ａでは、遷移確率検出回路
４２の出力に応じてスイッチ回路への制御信号ａ〜ｄを
生成し、第２の制御回路４１ｂでは、モード検出回路４
３の出力に応じて回数指定信号ｇの内容を決定する。例
えば、画像処理時には、その画像処理モードの検出によ
り、クロック信号の１周期内に２回信号を選択するよう
に回数指定信号ｇの内容を決定して、１対の信号ｈ、ｉ
を選択するよう制御信号ｅ、ｆを作成して、信号転送レ
ートを高める。一方、文書作成時には、逆に、クロック
信号の１周期内に１回信号を選択するように回数指定信
号ｇの内容を決定して、１対の信号ｊ、ｋを選択するよ
う制御信号ｅ、ｆを作成して、信号転送レートを通常転
送レートとする。

【００９０】（第２の実施の形態） 図１９は本発明の第２の実施の形態を示す。

【００９１】同図は、図１に示す信号伝送回路（選択ス
イッチ２０を除く）を１ブロックとして、複数ブロック
BLOCK(0)…BLOCK(3)…備えたものを示す。

【００９２】前記各ブロックBLOCK(0)…は、前記第１の
実施の形態で示した選択スイッチ２０から制御信号ａ、
ｂ、ｃ、ｄ、ｅ、ｆを共通に受けて、共通に制御され
る。

【００９３】図２０は伝送すべき信号の遷移を示し、Ａ
グループの信号群とＢグループの信号群とに大別され
る。これ等の信号群は、画像データより成り、各グルー
プＡ、Ｂの信号群は、例えば図９（ｂ）に示すような遷
移確率の分布特性が大きく異なる２つの信号群である。
前記各グループの信号群は複数ビット（図では４ビッ
ト）の信号より成り、各グループの対応するビット目同
志の信号が第１の信号Ａｉｎと第２の信号Ｂｉｎとして
伝送される。ここで、この各信号においてｋビット目の
信号をＡｉｎｋ、Ｂｉｎｋと表記すると、例えば、図２
０に示すように、１ビット目の第１及び第２の信号Ａｉ
ｎ１、Ｂｉｎ１が図１９のブロックBLOCK(0)を用いて差
動伝送され、３ビット目の第１及び第２の信号Ａｉｎ
３、Ｂｉｎ３が図１９のブロックBLOCK(3)を用いて差動
伝送される。尚、同図中において、例えばＡｉｎ１(3)
、Ｂｉｎ３(n) 等の括弧内の数字は、各々、第３番
目、第ｎ番目の信号を示す。

【００９４】図２０（ａ）に示す信号群は、Ｂグループ
の信号の遷移確率の方が高い期間Ｄ−１又はＤ−２（図
９参照）を示し、同図（ｂ）はＡ、Ｂ両グループ間で遷
移確率が同程度の期間Ａを示し、同図（ｃ）はＡグルー
プの信号の遷移確率の方が高い期間Ｃ−１又はＣ−２を
示している。尚、信号群がＡ、Ｂの２グループでなくて
多グループの場合には、これ等を２グループより成る組
に分け、その各組毎に制御信号ａ〜ｇを個別に設定す
る。

【００９５】前記Ａ、Ｂのグループを構成する信号は、
図２１に示すように、共に画像データであって、その一
方のグループは文字専用のウインドウ情報、他方のグル
ープは動画像表示のウインドウ情報であってもよい。ま
た、図２２に示すように、一方のグループは輝度信号情
報、他方のグループは色信号情報であってもよいし、一
方のグループは偶数フィールド情報、他方のグループは
奇数フィールド情報であってもよい。

【００９６】（信号生成手段の第１の変形の形態） 以上の説明では、伝送する各信号Ａｉｎ、Ｂｉｎとは時
間的に一致しない不一致信号を生成する信号生成手段と
して、インバータ１１、１２を用いて、伝送する信号Ａ
ｉｎ、Ｂｉｎの反転信号／Ａｉｎ、／Ｂｉｎを生成した
が、本変形の形態では、遅延素子を設けて、伝送すべき
信号を時間的に遅延した遅延信号を生成するようにした
ものである。

【００９７】図２３は本変形の形態の信号生成手段を示
す。同図において、信号線１、２には各々、遅延素子
（第１及び第２の遅延信号生成回路）Ｄ１、Ｄ２が直列
に配置されると共に、前記各遅延素子Ｄ１、Ｄ２を迂回
する他の信号線１ａ、２ａが並列に接続される。前記他
の信号線１ａ、２ａには各々インバータ９２、９３が配
置される。信号線１において、Ｎチャネル型トランジス
タ９４，９５は伝送すべき信号Ａ（ｎ）が“１”の時に
ＯＮし、遅延素子Ｄ１を信号線１に接続する。他のＮチ
ャネル型トランジスタ９６，９７は信号Ａ（ｎ）が
“０”の時、その値を反転したインバータ９８、９９の
出力によりＯＮし、前記インバータ９２を信号線１に接
続する。信号線２において、Ｎチャネル型トランジスタ
１０７，１０８は伝送すべき信号Ａ（ｎ）が“０”の
時、その値を反転したインバータ１０９の出力によりＯ
Ｎし、遅延素子Ｄ２を信号線２に接続する。他のＮチャ
ネル型トランジスタ１１０，１１１は、前記インバータ
１０９の出力を反転する他のインバータ１１２、１１３
の出力を受けて、伝送すべき信号Ａ（ｎ）が“１”の時
にＯＮし、インバータ９３を信号線２に接続する。

【００９８】従って、本変形の形態では、図２４に示す
ように、伝送すべき信号Ａ（ｎ）が“１”の時には、信
号線１では信号Ａ（ｎ）が遅延素子Ｄ１を通って伝送さ
れ、信号線２では２個のインバータ１０９、９３を通っ
て伝送されるので、信号線１上の信号は信号線２上の信
号Ａ（ｎ）に対して時間的に遅延した信号となる。一
方、伝送すべき信号Ａ（ｎ）が“０”の時には、信号線
１では信号Ａ（ｎ）がインバータ９２を通って伝送さ
れ、信号線２ではインバータ１０９及び遅延素子Ｄ２を
通って伝送されるので、信号線２上の信号は信号線１上
の信号／Ａ（ｎ）に対して時間的に遅延した信号とな
る。

【００９９】（信号生成手段の第２の変形の形態） 図２５は信号生成回路の第２の変形の形態を示し、不一
致信号として、伝送すべき信号の電流量を変更した信号
を生成するインピーダンス変更回路を設けたものであ
る。

【０１００】即ち、信号線１には、常時ＯＮしているＮ
チャネル型トランジスタＱｅ、Ｑｃにより微小値の電流
Ｉ（Ａ）が流れる。同様に、信号線２にも、常時ＯＮし
ているＮチャネル型トランジスタＱｆ、Ｑｄにより微小
値の電流Ｉ（Ａ）' が流れる。信号線１において、Ｎチ
ャネル型トランジスタＱａは、伝送すべき信号Ａ（ｎ）
が“１”の時にＯＮし、信号線１を接地する。信号線２
において、Ｎチャネル型トランジスタＱｂは、伝送すべ
き信号Ａ（ｎ）が“０”の時にその値をインバータ１２
０で反転した信号によりＯＮし、信号線２を接地する。
前記トランジスタＱａ、Ｑｂの容量は大きく、トランジ
スタＱｃ、Ｑｄの容量は小さい。前記トランジスタＱ
ａ、Ｑｂにより、各々、信号線１、２のインピーダンス
を変更するインピーダンス変更回路（第１及び第２の電
流量変更回路）１１４を構成する。

【０１０１】従って、本変形の形態では、図２６に示す
ように、伝送すべき信号Ａ（ｎ）が“１”の時には、信
号線２ではこの信号線２を流れる電流Ｉ（Ａ）' の値は
小さいのに対し、信号線１では、トランジスタＱａがＯ
Ｎする分、この信号線１を流れる電流Ｉ（Ａ）の電流量
が大きくなる。一方、伝送すべき信号Ａ（ｎ）が“０”
の時には、信号線１ではこの信号線１を流れる電流Ｉ
（Ａ）の値は小さいのに対し、信号線２では、トランジ
スタＱｂがＯＮする分、この信号線２を流れる電流Ｉ
（Ａ）' の電流量が大きくなる。２つの電流Ｉ（Ａ）、
Ｉ（Ａ）' 間の電流差は、レシーバー回路の受信感度に
依存するが、概ね０．１マイクロアンペア以上必要であ
る。

【０１０２】尚、信号生成回路は、前記の変形の形態に
限らず、その他、例えば伝送する信号の電位の変化方向
又は電流の方向とは逆の信号を生成してもよい。

【０１０３】（第３の実施の形態） 図２７は本発明の第３の実施の形態を示す。本実施の形
態は、信号の単線伝送の場合であっても、他の信号線を
共用化して、信号転送レートを高めるものである。

【０１０４】即ち、通常の考えでは、図３４に示すよう
に、第１の信号Ａｉｎに対応する第１の信号線２００
と、第２の信号Ｂｉｎに対応する第２の信号線２０１と
を有する場合に、更に、第１の信号Ａｉｎ用に第３の信
号線２０２を、第２の信号Ｂｉｎ用に第４の信号線２０
３を各々設ける。そして、図３５に示すように、クロッ
ク信号ＣＬＫの倍周期のクロック信号ＤＣＬＫを生成
し、このクロック信号ＤＣＬＫの立上りエッジでスイッ
チＳＷ−１を閉じて第１の信号Ａｉｎ（０）を第１の信
号線２００に送出した後、クロック信号ＤＣＬＫの立下
りエッジでスイッチＳＷ−１を開き且つスイッチＳＷ−
２を閉じて次の第１の信号Ａｉｎ（１）を第３の信号線
２０２に送出することを繰返す。第２の信号Ｂｉｎにつ
いても同様である。この考えでは、信号転送レートは高
まるが、信号線本数が倍増する欠点を生じる。本実施の
形態は、信号線本数の倍増を招かずに信号転送レートを
高めるものである。

【０１０５】本実施の形態を示す図２７において、信号
線は第１及び第２の信号線１、２の２本に限定される。
第１の信号線１は第１のドライバー７０により駆動さ
れ、第２の信号線２は第２のドライバー７１により駆動
される。第１のドライバー７０は、駆動信号ｇｏを受
け、その駆動信号ｇｏの立上りエッジで第１の信号線１
を駆動し、第２のドライバー７１は、他の駆動信号ｇ１
を受け、その駆動信号ｇ１の立上りエッジで第２の信号
線２を駆動する。

【０１０６】また、図２７において、４個のスイッチ回
路ＳＷ−１〜ＳＷ−４が設けられている。第１のスイッ
チ回路（第１のスイッチ手段）ＳＷ−１は第１の信号Ａ
ｉｎを第１のドライバー７０に送り、第２のスイッチ回
路（第２のスイッチ手段）ＳＷ−２は第２の信号Ｂｉｎ
を第２のドライバー７１に送り、第３のスイッチ回路
（第３のスイッチ手段）ＳＷ−３は第１の信号Ａｉｎを
第２のドライバー７１に送り、第４のスイッチ回路（第
４のスイッチ手段）ＳＷ−４は第２の信号Ｂｉｎを第１
のドライバー７０に送る。

【０１０７】従って、例えば第１の信号Ａｉｎの伝送に
ついては、第２の信号Ｂｉｎの伝送が要求されない状況
のとき、図２８に示すように、駆動信号ｇｏをクロック
信号ＣＬＫの倍周期のクロック信号ＤＣＬＫとし、他の
駆動信号ｇ１を前記倍周期のクロック信号の反転信号／
ＤＣＬＫとすると共に、第１及び第３のスイッチ回路Ｓ
Ｗ−１、ＳＷ−３を閉じれば、前記倍周期のクロック信
号ＤＣＬＫの立上りエッジで第１の信号Ａｉｎ（０）が
第１の信号線１に送出され、倍周期のクロック信号ＤＣ
ＬＫの立下りエッジで次に続く第１の信号Ａｉｎ（１）
が第２の信号線２に送出される。第２の信号Ｂｉｎの伝
送についても同様である。よって、第１の信号線１と第
２の信号線２とを第１の信号Ａｉｎ及び第２の信号Ｂｉ
ｎで共用して、信号転送レートを高めつつ、これ等信号
Ａｉｎ、Ｂｉｎを単線伝送することができる。

【０１０８】尚、図２８では、連続する複数個の第１の
信号Ａ(0) 、Ａ(1) 、Ａ(2) 、Ａ(3) …をその順番通り
に順次伝送する場合を記載しているが、その他、複数個
の第１の信号Ａ(0) 、Ａ(1) …の伝送順序をその入力順
序とは異ならせる場合、例えば第１番目に信号Ａ(1)
を、第２番目に信号Ａ(0) を、第３番目に信号Ａ(3)
を、第４番目に信号Ａ(2) を伝送すると決定した場合に
は、その決定した順序で第１の信号を伝送すればよい。

【０１０９】次に、第１及び第２の信号Ａｉｎ、Ｂｉｎ
の伝送の形態の種類を図２９に示す。同図のケースＯ
は、第１の信号Ａｉｎと第２の信号Ｂｉｎとの各内容が
同程度の高い遷移確率で変化する場合を示し、ケースＰ
は、両信号の内容が同程度の低い遷移確率で変化する場
合を、ケースＱは、第１の信号Ａｉｎ（又は第２の信号
Ｂｉｎ）のみの遷移確率が所定値以上に高くて、第２の
信号Ｂｉｎ（又は第１の信号Ａｉｎ）の伝送が要求され
ない場合を、ケースＲは、第１の信号Ａｉｎ（又は第２
の信号Ｂｉｎ）のみの遷移確率が高いが所定値未満であ
って、第２の信号Ｂｉｎ（又は第１の信号Ａｉｎ）の伝
送が要求されない場合を各々示す。

【０１１０】前記各ケースの場合に、図２７に示した４
個のスイッチＳＷ−１〜ＳＷ−４及び第１及び第２のド
ライバー７０、７１を制御する回路を図３０に示す。同
図において、２１０は前記図２７に示した信号伝送回路
である。４２、４３及び４４は前記第１の実施の形態と
同一構成の遷移確率検出回路、モード検出回路及び優先
順位判定回路である。また、２２０は前記信号伝送回路
２１０に備える図２７の４個のスイッチ回路ＳＷ−１〜
ＳＷ−４への各制御信号ａ、ｂ、ｃ、ｄ及び第１及び第
２のドライバー７０、７１への駆動信号ｇｏ、ｇ１を生
成し、出力する制御回路である。この制御回路２２０
は、前記遷移確率検出回路４２の出力又はモード検出回
路４３の出力に基いて前記図２９に示したケースＯ（２
個の信号の遷移確率が同程度で高い場合）、ケースＰ
（２個の信号の遷移確率が同程度で低い場合）、ケース
Ｑ（一方の信号の遷移確率が所定値以上高く且つ他方の
信号の伝送が不要な場合）、及びケースＲ（一方の信号
の遷移確率が所定値未満で且つ他方の信号の伝送が不要
な場合）について各々コード信号ｚｏ、ｚ１を生成す
る。このコード信号ｚｏ、ｚ１は、図３２に示すよう
に、前記ケースＯの場合は“０，０”に、ケースＰの場
合は“０，１”に、ケースＱの場合は“１，０”に、ケ
ースＲの場合は“１，１”に各々設定される。

【０１１１】前記制御回路２２０は選択スイッチ８０を
内蔵する。この選択スイッチ８０は、前記制御回路２２
０からコード信号ｚｏ、ｚ１を受ける。この選択スイッ
チ８０の構成は図３１に示される。同図において、選択
スイッチ８０は、クロック信号ＣＬＫ、その反転信号／
ＣＬＫ、接地電位を各々信号ｎ、ｕ、ｓとして入力し、
倍周期のクロック信号ＤＣＬＫ、その反転信号／ＤＣＬ
Ｋ、接地電位を各々信号ｊ、ｍ、ｋとして入力する。そ
して、選択スイッチ８０は、前記入力したコード信号ｚ
ｏ、ｚ１に応じて、前記入力した信号ｊ〜ｕのうち何れ
か２つを選択し、この両信号を駆動信号ｇｏ、ｇ１とし
て図２７の第１及び第２のドライバー７０、７１に出力
する。具体的には、図３２の真理値表に示すように、
“ｚｏ、ｚ１”＝“０，０”のケースＯの場合には“ｇ
ｏ、ｇ１”＝“ｊ，ｊ”に設定して、第１及び第２の信
号Ａ、Ｂを共に倍周期のクロック信号ＤＣＬＫに応じて
伝送させる。“ｚｏ、ｚ１”＝“０，１”のケースＰの
場合には“ｇｏ、ｇ１”＝“ｎ，ｎ”に設定して、第１
及び第２の信号Ａ、Ｂを共にクロック信号ＣＬＫに応じ
て伝送させる。“ｚｏ、ｚ１”＝“１，０”のケースＱ
の場合には“ｇｏ、ｇ１”＝“ｊ，ｍ”に設定して、第
１の信号Ａ（又は第２の信号Ｂ）を倍周期のクロック信
号ＤＣＬＫとその反転信号／ＤＣＬＫとに応じて伝送さ
せる。また、“ｚｏ、ｚ１”＝“１，１”のケースＲの
場合には“ｇｏ、ｇ１”＝“ｎ，ｕ”に設定して、第１
の信号Ａ（又は第２の信号Ｂ）をクロック信号ＣＬＫと
その反転信号／ＣＬＫとに応じて伝送させる。

【０１１２】また、前記制御回路２２０は、前記コード
信号ｚｏ、ｚ１をデコードして、図２７の４個のスイッ
チ回路ＳＷ−１〜ＳＷ−４に対する制御信号ａ〜ｄを生
成する。具体的には、図３２の真理値表に示すように、
ケースＯ及びＰの場合には、第１及び第２のスイッチ回
路ＳＷ−１、ＳＷ−２を閉じて第１及び第２の信号Ａ、
Ｂを各々第１及び第２の信号線１、２から伝送する。ケ
ースＱ及びＲの場合には、例えば第１の信号Ａを伝送す
る際は、第１及び第３のスイッチ回路ＳＷ−１、ＳＷ−
３を閉じて連続する２個の第１の信号Ａを順次第１及び
第２の信号線１、２から伝送する。

【０１１３】尚、図２９において、ケースＱ及びケース
Ｒでは、第２の信号線２に伝送される信号は、第１の信
号線１に伝送される信号よりも１／４周期遅れている
が、この１／４周期の遅延が問題になる場合には、次の
ように対処可能である。

【０１１４】即ち、図３３に示すように、連続する２個
の第１の信号Ａｉを２つの駆動信号ｇｏ、ｇ１により時
間的に順次ラッチする第１のラッチ回路９０を設け、そ
のラッチ回路９０の出力を２ポートとして、各々スイッ
チ回路ＳＷ−１、ＳＷ−３に接続する。同様に、連続す
る２個の第２の信号Ｂｉをラッチする前記と同様の第２
のラッチ回路９１を設け、その２つの出力ポートを各々
スイッチ回路ＳＷ−２、ＳＷ−４に接続する。この構成
により、連続する第１の信号Ａｉｎ（ｎ）、Ａｉｎ（ｎ
＋１）をラッチ回路９０から同時に各々信号線１、２に
伝送し、また連続する第２の信号Ｂｉｎ（ｎ）、Ｂｉｎ
（ｎ＋１）をラッチ回路９１から同時に各々第１及び第
２の信号線１、２から伝送することができる。

【０１１５】

【発明の効果】以上説明したように、請求項１ないし請
求項２６記載の信号伝送回路及び信号伝送方法によれ
ば、第１及び第２の信号を各々１本の信号線を用いて単
線伝送する構成や、第１及び第２の信号を各々差動信号
として各信号専用の各２本の信号線を用いて差動伝送す
る構成を基本としつつ、必要に応じて第１及び第２の信
号のうち一方を、自己の信号伝送用の信号線と他方の信
号伝送用の信号線とを利用して差動伝送したので、２つ
の信号を各々専用の各２本の信号線を用いて差動伝送す
る場合に比べて、物理的に信号線本数の倍増を招かずに
差動伝送を実現できる。従って、画像メモリ自体や、並
列信号処理を行う２個のマイクロプロセッサ間の信号伝
送系の面積を有効に縮小することが可能である。しか
も、第１及び第２の信号の何れを差動伝送するかを、そ
の各信号の遷移確率やモード情報に基いて指定選択した
ので伝送すべき必要のある信号を時間的に連続して差動
伝送でき、信号転送レートが高くなる。

【０１１６】また、請求項２７ないし請求項３７記載の
信号伝送回路及び信号伝送方法によれば、単線伝送の場
合に、第１及び第２の信号線に各々第１及び第２の信号
を単線伝送している際、次に続く第１及び第２の信号を
入力して、その何れか一方の信号の内容が変化しないと
きには、その内容が変化しない信号伝送用の空き状態の
信号線を利用して、前記次に続く他方の信号を前記空き
状態の信号線に単線伝送する。従って、単線伝送の場合
であっても、信号線本数の倍増を招かずに信号伝送レー
トが高くなる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の信号伝送回路の構
成を示す図である。

【図２】同形態の信号伝送回路におけるマルチプレクサ
の信号の選択の様子を示す図である。

【図３】同信号伝送回路におけるマルチプレクサの信号
の他の選択の様子を示す図である。

【図４】本発明の第１の実施の形態における信号受信側
回路の構成を示す図である。

【図５】同信号受信側回路における差動レシーバー回路
の具体的構成を示す図である。

【図６】同差動レシーバー回路の動作の説明図である。

【図７】本発明の第１の実施の形態における信号伝送回
路を制御する制御回路の構成を示す図である。

【図８】本発明の第１の実施の形態の信号伝送回路にお
ける遷移検出回路の内部構成を示す図である。

【図９】伝送すべき２つの信号の遷移確率分布特性を示
す図である。

【図１０】本発明の第１の実施の形態の信号伝送回路に
おける制御回路の真理値表を示す図である。

【図１１】同信号伝送回路における信号伝送の様子の第
１のケースを示す図である。

【図１２】同信号伝送回路における信号伝送の様子の第
２のケースを示す図である。

【図１３】同信号伝送回路における信号伝送の様子の第
３のケースを示す図である。

【図１４】同信号伝送回路における信号伝送の様子の第
４のケースを示す図である。

【図１５】同信号伝送回路における信号伝送の様子の第
５のケースを示す図である。

【図１６】同信号伝送回路における信号伝送の様子の第
６のケースを示す図である。

【図１７】同信号伝送回路において遷移確率の低い信号
の伝送の処理を示す図である。

【図１８】本発明の第１の実施の形態の制御回路の変形
例を示す回路図である。

【図１９】本発明の第２の実施の形態の信号伝送回路の
構成を示す図である。

【図２０】本発明の第２の実施の形態の信号伝送回路に
おける信号の遷移の様子を示す図である。

【図２１】本発明の第２の実施の形態の信号伝送回路に
おける文字ウィンドウと動画像ウィンドウを示す説明図
である。

【図２２】本発明の第２の実施の形態の信号伝送回路に
おける信号のグループの種類の説明図である。

【図２３】本発明の信号伝送回路における信号生成回路
の構成の第１の変形例を示す図である。

【図２４】同信号生成回路の動作の説明図である。

【図２５】本発明の信号伝送回路における信号生成回路
の構成の第２の変形例を示す図である。

【図２６】同信号生成回路の動作の説明図である。

【図２７】本発明の第３の実施の形態の信号伝送回路の
構成を示す図である。

【図２８】本発明の第３の実施の形態の信号伝送回路に
おける信号伝送の基本形態を示す図である。

【図２９】本発明の第３の実施の形態の信号伝送回路に
おける信号伝送の各種形態を示す図である。

【図３０】本発明の第３の実施の形態の信号伝送回路の
全体概略構成を示す図である。

【図３１】本発明の第３の実施の形態の信号伝送回路に
おける制御回路の構成を示す図である。

【図３２】本発明の第３の実施の形態の信号伝送回路に
おける制御回路の真理値表を示す図である。

【図３３】本発明の第３の実施の形態の信号伝送回路の
一部を変更した回路を示す図である。

【図３４】単線伝送で信号転送レートを高める場合の提
案例を示す図である。

【図３５】図３４に示す提案例における信号伝送の形態
を示す図である。

【図３６】単線伝送の従来例を示す構成図である。

【図３７】図３６に示す単線伝送の従来例の動作を示す
図である。

【符号の説明】

Ａｉｎ 第１の信号 Ｂｉｎ 第２の信号 １ 第１の信号線 ２ 第２の信号線 １０ インバータ（第１の信号生成回路） １１ インバータ（第２の信号生成回路） １２、１３ マルチプレクサ（選択手段） ２０ 選択スイッチ（指定手段及び回数指定
手段） ２２ 制御手段 ３０、３１ レシーバ回路 ３２〜３５ スイッチ回路（受信側選択手段） ３６ Ａｉｎ用ＦＩＦＯメモリ（第１の記憶
手段） ３７ Ｂｉｎ用ＦＩＦＯメモリ（第２の記憶
手段） ４１ 制御回路 ４２ 遷移確率検出回路 ４２ｃ ｍビット比較回路（判定回路及び比較
回路） ４３ モード検出回路 ４４ 優先順位判定回路 ５０ 排他的論理和回路（第１の排他的論理
和回路） ５０ａ 第１の入力端子 ５０ｂ 第２の入力端子 ＳＷ−１ 第１のスイッチ回路（第１のスイッチ
手段） ＳＷ−２ 第２のスイッチ回路（第２のスイッチ
手段） ＳＷ−３ 第３のスイッチ回路（第３のスイッチ
手段） ＳＷ−４ 第４のスイッチ回路（第４のスイッチ
手段） ８０ 選択スイッチ ８１ 制御回路（第１及び第２の制御回路） ９０ 第１のラッチ回路 ９１ 第２のラッチ回路 Ｄ１、Ｄ２ 遅延素子（第１及び第２の遅延信号生
成回路） １１４ インピーダンス変更回路（第１及び第
２の電流量変更回路）

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 3/00 H04L 25/02

Claims (37)

(57)【特許請求の範囲】
1. 【請求項１】 伝送すべき第１及び第２の信号が伝送さ
   れる第１及び第２の信号線と、 前記第１及び第２の信号のうち少くとも一方の信号に対
   し、その信号と差動信号を形成するための信号であって
   且つ前記一方の信号とは時間的に一致しない不一致信号
   を生成する信号生成回路と、 前記信号生成回路により生成された不一致信号、及びこ
   の不一致信号と差動信号を形成する前記一方の信号を受
   け、この両信号を差動信号として前記第１及び第２の信
   号線に伝送する制御手段とを単位回路として備え、 前記信号生成回路は、 前記第１の信号と差動信号を形成するための信号であっ
   て且つ前記第１の信号とは時間的に一致しない第１の不
   一致信号を生成する第１の信号生成回路と、 前記第２の信号と差動信号を形成するための信号であっ
   て且つ前記第２の信号とは時間的に一致しない第２の不
   一致信号を生成する第２の信号生成回路とを備え、 前記制御手段は、 前記第１及び第２の信号並びに前記第１及び第２の信号
   生成手段により各々生成された第１及び第２の不一致信
   号を受け、前記第１の信号及び第１の不一致信号の組よ
   り成る第１の差動信号、及び前記第２の信号及び第２の
   不一致信号の組より成る第２の差動信号のうち何れか一
   方を選択し、この選択した差動信号を前記第１及び第２
   の信号線に伝送する選択手段と、 前記第１及び第２の差動信号のうち何れを前記選択手段
   が選択すべきかを指定する指定手段とを備え、 前記指定手段は、第１及び第２の信号の時間に対する遷
   移確率に依存して、選択手段が選択すべき差動信号を指
   定する ことを特徴とする信号伝送回路。
2. 【請求項２】 指定手段は、 第１及び第２の信号の時間に対する遷移確率のうち、遷
   移確率が高い側の信号を含む差動信号を選択するよう指
   定することを特徴とする請求項１記載の信号伝送回路。
3. 【請求項３】 指定手段は、 第１及び第２の信号の時間に対する遷移確率を検出する
   遷移確率検出回路を備え、 前記遷移確率検出回路は第１及び第２の複数ビットの排
   他的論理和回路を有し、 前記第１の排他的論理和回路は、前記第１の信号が交互
   に入力される第１及び第２の入力端子を有し、 前記第２の排他的論理和回路は、前記第２の信号が交互
   に入力される第１及び第２の入力端子を有することを特
   徴とする請求項１記載の信号伝送回路。
4. 【請求項４】 指定手段は、 第１及び第２の信号のうち遷移確率が高い方を判定する
   判定回路を備え、 この判定回路は、 前記第１及び第２の排他的論理和回路の出力の対応する
   ビット同志を比較する比較回路を有することを特徴とす
   る請求項３記載の信号伝送回路。
5. 【請求項５】 伝送すべき第１及び第２の信号が伝送さ
   れる第１及び第２の信号線と、 前記第１及び第２の信号のうち少くとも一方の信号に対
   し、その信号と差動信号を形成するための信号であって
   且つ前記一方の信号とは時間的に一致しない不一致信号
   を生成する信号生成回路と、 前記信号生成回路により生成された不一致信号、及びこ
   の不一致信号と差動信号を形成する前記一方の信号を受
   け、この両信号を差動信号として前記第１及び第２の信
   号線に伝送する制御手段とを備え、 前記信号生成回路は、 前記第１の信号と差動信号を形成するための信号であっ
   て且つ前記第１の信号 とは時間的に一致しない第１の不
   一致信号を生成する第１の信号生成回路と、 前記第２の信号と差動信号を形成するための信号であっ
   て且つ前記第２の信号とは時間的に一致しない第２の不
   一致信号を生成する第２の信号生成回路とを備え、 前記制御手段は、 前記第１及び第２の信号並びに前記第１及び第２の信号
   生成手段により各々生成された第１及び第２の不一致信
   号を受け、前記第１の信号及び第１の不一致信号の組よ
   り成る第１の差動信号、及び前記第２の信号及び第２の
   不一致信号の組より成る第２の差動信号のうち何れか一
   方を選択し、この選択した差動信号を前記第１及び第２
   の信号線に伝送する選択手段と、 前記第１及び第２の差動信号のうち何れを前記選択手段
   が選択すべきかを指定する指定手段とを備え、 前記 指定手段は、予め設定された複数の信号出力パター
   ンのうち何れか１つを選択し、この選択した信号出力パ
   ターンに基いて、選択手段が選択すべき差動信号を指定
   することを特徴とする信号伝送回路。
6. 【請求項６】 指定手段は、 第１及び第２の信号の各遷移確率が同程度で高い場合に
   クロック信号の１周期内に前記第１及び第２の差動信号
   を１個づつ差動伝送する信号出力パターンを有すること
   を特徴とする請求項５記載の信号伝送回路。
7. 【請求項７】 指定手段は、 第１及び第２の信号の各遷移確率が同程度で低い場合に
   クロック信号の１周期毎に交互に前記第１及び第２の差
   動信号を差動伝送する信号出力パターンを有することを
   特徴とする請求項５記載の信号伝送回路。
8. 【請求項８】 指定手段は、 一方の信号の遷移確率が他方の信号の遷移確率よりも高
   いが所定値未満の場合に前記一方の信号を含む差動信号
   のみをクロック信号の１周期毎に１個づつ差動伝送する
   信号出力パターンを有することを特徴とする請求項５記
   載の信号伝送回路。
9. 【請求項９】 指定手段は、 一方の信号の遷移確率が他方の信号の遷移確率よりも所
   定値以上に高い場合に前記一方の信号を含む差動信号の
   みをクロック信号の１周期内に２個づつ差動伝送する信
   号出力パターンを有することを特徴とする請求項５記載
   の信号伝送回路。
10. 【請求項１０】 伝送すべき第１及び第２の信号が伝送
    される第１及び第２の信号線と、 前記第１及び第２の信号のうち少くとも一方の信号に対
    し、その信号と差動信号を形成するための信号であって
    且つ前記一方の信号とは時間的に一致しない不一致信号
    を生成する信号生成回路と、 前記信号生成回路により生成された不一致信号、及びこ
    の不一致信号と差動信号を形成する前記一方の信号を受
    け、この両信号を差動信号として前記第１及び第２の信
    号線に伝送する制御手段とを備え、 前記信号生成回路は、 前記第１の信号と差動信号を形成するための信号であっ
    て且つ前記第１の信号とは時間的に一致しない第１の不
    一致信号を生成する第１の信号生成回路と、 前記第２の信号と差動信号を形成するための信号であっ
    て且つ前記第２の信号とは時間的に一致しない第２の不
    一致信号を生成する第２の信号生成回路とを備え、 前記制御手段は、 前記第１及び第２の信号並びに前記第１及び第２の信号
    生成手段により各々生成された第１及び第２の不一致信
    号を受け、前記第１の信号及び第１の不一致信号の組よ
    り成る第１の差動信号、及び前記第２の信号及び第２の
    不一致信号の組より成る第２の差動信号のうち何れか一
    方を選択し、この選択した差動信号を前記第１及び第２
    の信号線に伝送する選択手段と、 前記第１及び第２の差動信号のうち何れを前記選択手段
    が選択すべきかを指定する指定手段とを備え、 前記 指定手段は、システムの使用状態の情報を含むモー
    ド情報に依存して、選択手段が選択すべき差動信号を指
    定することを特徴とする信号伝送回路。
11. 【請求項１１】 伝送すべき第１及び第２の信号が伝送
    される第１及び第２の信号線と、 前記第１及び第２の信号のうち少くとも一方の信号に対
    し、その信号と差動信号を形成するための信号であって
    且つ前記一方の信号とは時間的に一致しない不一致信号
    を生成する信号生成回路と、 前記信号生成回路により生成された不一致信号、及びこ
    の不一致信号と差動信号を形成する前記一方の信号を受
    け、この両信号を差動信号として前記第１及び第２の信
    号線に伝送する制御手段とを備え、 前記信号生成回路は、 前記第１の信号と差動信号を形成するための信号であっ
    て且つ前記第１の信号とは時間的に一致しない第１の不
    一致信号を生成する第１の信号生成回路と、 前記第２の信号と差動信号を形成するための信号であっ
    て且つ前記第２の信号とは時間的に一致しない第２の不
    一致信号を生成する第２の信号生成回路とを備え、 前記制御手段は、 前記第１及び第２の信号並びに前記第１及び第２の信号
    生成手段により各々生成された第１及び第２の不一致信
    号を受け、前記第１の信号及び第１の不一致信号の組よ
    り成る第１の差動信号、及び前記第２の信号及び第２の
    不一致信号の組より成る第２の差動信号のうち何れか一
    方を選択し、この選択した差動信号を前記第１及び第２
    の信号線に伝送する選択手段と、 前記第１及び第２の差動信号のうち何れを前記選択手段
    が選択すべきかを指定する指定手段とを備え、 前記 指定手段は、 第１及び第２の信号の時間に対する遷移確率を検出する
    遷移確率検出回路と、 システムの使用状態の情報を含むモード情報を検出する
    モード情報検出回路と、 前記両検出回路の出力のうち何れか一方を、予め決定さ
    れる優先順位に応じて選定する優先順位判定回路とを有
    し、 前記選定した遷移確率又はモード情報に依存して、選択
    手段が選択すべき差動信号を指定することを特徴とする
    信号伝送回路。
12. 【請求項１２】 第１及び第２の信号は、 時間に対する遷移確率分布特性が相互に大きく異なる２
    つの信号であることを特徴とする請求項１記載の信号伝
    送回路。
13. 【請求項１３】 第１及び第２の信号は、 共に画像データであり、前記第１及び第２の信号のうち
    何れか一方は輝度信号情報であり、他方は色信号情報で
    あることを特徴とする請求項１２記載の信号伝送回路。
14. 【請求項１４】 第１及び第２の信号は、 共に画像データであり、前記第１及び第２の信号のうち
    何れか一方は文字専用のウインドウ情報であり、他方は
    画像表示のウインドウ情報であることを特徴とする請求
    項１２記載の信号伝送回路。
15. 【請求項１５】 第１及び第２の信号は、 共に画像データであり、前記第１及び第２の信号のうち
    何れか一方は偶数フィールド情報であり、他方は奇数フ
    ィールド情報であることを特徴とする請求項１２記載の
    信号伝送回路。
16. 【請求項１６】 指定手段は、 同期信号であるクロック信号の１周期内に選択手段が差
    動信号を何回選択すべきかの回数を指定する回数指定手
    段を有することを特徴とする請求項１、５、１０又は１
    １記載の信号伝送回路。
17. 【請求項１７】 第１及び第２の信号生成手段は、各
    々、 不一致信号として、伝送すべき信号に対して相補の信号
    を生成するインバータより成ることを特徴とする請求項
    １、５、１０又は１１記載の信号伝送回路。
18. 【請求項１８】 第１及び第２の信号生成手段は、各
    々、 不一致信号として、伝送すべき信号を時間的に遅延した
    信号を生成する第１及び第２の遅延信号生成回路より成
    ることを特徴とする請求項１、５、１０又は１１記載の
    信号伝送回路。
19. 【請求項１９】第１及び第２の遅延信号生成回路は、各
    々、 前記第１及び第２の信号線に直列に配置された遅延素子
    より成ることを特徴とする請求項１８記載の信号伝送回
    路。
20. 【請求項２０】 第１及び第２の信号生成手段は、各
    々、 不一致信号として、伝送すべき信号の電流量を変更した
    信号を生成する第１及び第２の電流量変更回路より成る
    ことを特徴とする請求項１、５、１０又は１１記載の信
    号伝送回路。
21. 【請求項２１】 第１及び第２の電流量変更回路は、各
    々、 前記第１及び第２の信号線のインピーダンスを変更する
    インピーダンス変更回路より成ることを特徴とする請求
    項２０記載の信号伝送回路。
22. 【請求項２２】 請求項１、５、１０又は１１記載の単
    位回路を複数備える ことを特徴とする信号伝送回路。
23. 【請求項２３】 伝送すべき第１及び第２の信号を第１
    及び第２の信号線を用いて伝送する信号伝送方法であっ
    て、 前記第１及び第２の信号を受ける第１ステップと、 前記第１及び第２の信号のうち少くとも一方の信号に対
    し、その信号と差動信号を形成するための信号であって
    且つ前記一方の信号とは時間的に一致しない信号を生成
    する第２ステップと、 前記生成された不一致信号、及びこの不一致信号と差動
    信号を形成する前記一方の信号を差動信号として前記第
    １及び第２の信号線に伝送する第３ステップとを有し、 前記第２ステップは、前記第１及び第２の信号のうち時
    間に対する遷移確率の高い信号に対し、不一致信号を生
    成する ことを特徴とする信号伝送方法。
24. 【請求項２４】 遷移確率の高い信号を含む差動信号を
    選択する際には、同期信号であるクロック信号の１周期
    内に前記差動信号を複数個時間的に連続して第１及び第
    ２の信号線に送出することを特徴とする請求項２３記載
    の信号伝送方法。
25. 【請求項２５】 第２ステップは、 前記第１及び第２の信号と各々時間的に一致しない第１
    及び第２の不一致信号を生成するステップを有し、 前記第３ステップは、 前記第１及び第２の信号の時間に対する遷移確率を検出
    するステップと、 前記検出した遷移確率に依存して前記第１の信号及び前
    記第１の不一致信号より成る第１の差動信号、及び前記
    第２の信号及び第２の不一致信号より成る第２の差動信
    号のうち何れか一方を選択するステップと、 前記選択した差動信号を前記第１及び第２の信号線に送
    出するステップとを有することを特徴とする請求項２３
    記載の信号伝送方法。
26. 【請求項２６】 第２ステップは、 前記第１及び第２の信号と各々時間的に一致しない第１
    及び第２の不一致信号を生成するステップを有し、 前記第３ステップは、 システムの使用状態の情報を含むモード情報を検出する
    ステップと、 前記検出したモード情報に依存して前記第１の信号及び
    前記第１の不一致信号より成る第１の差動信号、及び前
    記第２の信号及び第２の不一致信号より成る第２の差動
    信号のうち何れか一方を選択するステップと、 前記選択した差動信号を前記第１及び第２の信号線に送
    出するステップとを有することを特徴とする請求項２３
    記載の信号伝送方法。
27. 【請求項２７】 伝送すべき第１及び第２の信号を第１
    及び第２の信号線を用いて伝送する信号伝送回路であっ
    て、 第１の信号を入力して第１の信号線に与える第１のスイ
    ッチ手段と、 第２の信号を入力して第２の信号線に与える第２のスイ
    ッチ手段とを備えると共に、第１の信号を入力して第２
    の信号線に与える第３のスイッチ手段と、 第２の信号を入力して第１の信号線に与える第４のスイ
    ッチ手段と、 前記第１のスイッチ手段により第１の信号が第１の信号
    線に与えられている際に、前記第２のスイッチ手段によ
    り第２の信号が第２の信号線に与えられない時、前記第
    ３のスイッチ手段により次の第１の信号を第２の信号線
    に与える第１の制御手段と、 前記第２のスイッチ手段により第２の信号が第２の信号
    線に与えられている際に、前記第１のスイッチ手段によ
    り第１の信号が第１の信号線に与えられない時、前記第
    ４のスイッチ手段により次の第２の信号を第１の信号線
    に与える第２の制御手段とを単位回路として備えたこと
    を特徴とする信号伝送回路。
28. 【請求項２８】 請求項２７記載の単位回路を複数個備
    えることを特徴とする信号伝送回路。
29. 【請求項２９】 複数個の第１の信号及び複数個の第２
    の信号を各々連続してラッチする第１及び第２のラッチ
    回路を備え、 前記第１のラッチ回路の出力が前記第１及び第３のスイ
    ッチ手段に与えられ、前記第２のラッチ回路の出力が前
    記第２及び第４のスイッチ手段に与えられることを特徴
    とする請求項２７又は請求項２８記載の信号伝送回路。
30. 【請求項３０】 第１及び第２の制御手段は、各々、第
    １及び第２の信号の時間に対する遷移確率を検出する遷
    移確率検出手段を備え、 その検出した遷移確率により、前記第１又は第２の信号
    が各々前記第１又は第２の信号線に与えられないことを
    検出することを特徴とする請求項２７又は請求項２８記
    載の信号伝送回路。
31. 【請求項３１】 第１及び第２の制御手段は、各々、 システムの使用状態の情報を含むモード情報を検出する
    モード検出手段を備え、 その検出したモード情報により、前記第１又は第２の信
    号が各々前記第１又は第２の信号線に与えられないこと
    を検出することを特徴とする請求項２７又は請求項２８
    記載の信号伝送回路。
32. 【請求項３２】 別途、第１及び第２の信号の時間に対
    する遷移確率を検出する遷移確率検出手段と、 システムの使用状態の情報を含むモード情報を検出する
    モード検出手段と、 前記遷移確率検出手段の出力及び前記モード検出手段の
    出力の何れか一方を、予め決定される優先順位に応じて
    選定する選定手段とを備え、 前記第１及び第２の制御手段は、 前記選定手段により選定された遷移確率又はモード情報
    により、前記第１又は第２の信号が各々第１又は第２の
    信号線に与えられないことを検出することを特徴とする
    請求項２７又は請求項２８記載の信号伝送回路。
33. 【請求項３３】 第１及び第２の信号は、 時間に対する遷移確率分布特性が相互に大きく異なる２
    つの信号であることを特徴とする請求項２７又は請求項
    ２８記載の信号伝送回路。
34. 【請求項３４】 第１及び第２の信号は、 共に画像データであり、前記第１及び第２の信号のうち
    何れか一方は輝度信号情報であり、他方は色信号情報で
    あることを特徴とする請求項３３記載の信号伝送回路。
35. 【請求項３５】 第１及び第２の信号は、 共に画像データであり、前記第１及び第２の信号のうち
    何れか一方は文字専用のウインドウ情報であり、他方は
    画像表示のウインドウ情報であることを特徴とする請求
    項３３記載の信号伝送回路。
36. 【請求項３６】 伝送すべき第１及び第２の信号を第１
    及び第２の信号線を用いて伝送する信号伝送方法であっ
    て、 前記第１及び第２の信号を受け、 前記第１の信号を前記第１の信号線に送出し、 一方、前記入力した第２の信号の時間に対する遷移確率
    を検出し、 前記検出した遷移確率が低いとき、前記送出した第１の
    信号に時間的に続く次の第１の信号を前記第２の信号線
    に送出することを特徴とする信号伝送方法。
37. 【請求項３７】 伝送すべき第１及び第２の信号を第１
    及び第２の信号線を用いて伝送する信号伝送方法であっ
    て、 前記第１及び第２の信号を受け、 前記第１の信号を前記第１の信号線に送出し、 一方、システムの使用状態の情報を含むモード情報を検
    出し、 前記検出したモード情報が前記入力した第２の信号の送
    出を要求しない時、前記送出した第１の信号に時間的に
    続く次の第１の信号を前記第２の信号線に送出すること
    を特徴とする信号伝送方法。