JP3284738B2

JP3284738B2 - 印刷装置

Info

Publication number: JP3284738B2
Application number: JP04920094A
Authority: JP
Inventors: 雅一滑川
Original assignee: Hitachi Koki Co Ltd
Current assignee: Koki Holdings Co Ltd
Priority date: 1994-03-18
Filing date: 1994-03-18
Publication date: 2002-05-20
Anticipated expiration: 2017-05-20
Also published as: JPH07256901A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は印刷装置、更に詳細に
は、複数の印刷素子を有する印刷装置の故障検出回路の
改良に関する。

【０００２】

【従来の技術】一般にトランジスタのショート破壊、及
びオープン破壊の検出は、トランジスタの入力電圧と出
力電圧とを比較して行なわれる。トランジスタの入力電
圧がオフ状態で、出力電圧がオン状態の場合にトランジ
スタのショート破壊を、トランジスタの入力電圧がオン
状態で、出力電圧がオフ状態の場合にトランジスタのオ
ープン破壊を検出する。しかし、この方式は、ノイズや
急激な電圧レベルの変動の影響による誤検出が問題とな
るため、従来から様々な誤検出防止策が実施されてき
た。

【０００３】図２に従来のトランジスタの故障検出装
置、及び誤検出防止策の一例を示す。

【０００４】図２において、制御回路１は、印刷データ
に基づいて印刷を行なうために、トランジスタ１０と１
１とをオン・オフさせる。

【０００５】トランジスタ１０は、ハンマ駆動用のコイ
ル２０を介して電源に接続されており、トランジスタ１
０がオンすると、コイル２０に電流が流れ、印刷用のハ
ンマ９０が駆動されて印刷が行なわれる。トランジスタ
１０の入力電圧すなわちベース電圧Ｖｂと、出力電圧す
なわちコレクタ電圧とを、抵抗器３０と３１とで分圧し
た分圧電圧Ｖｃは、排他的論理和回路４０で排他的論理
和をとられる。排他的論理和回路４０は、二つの入力電
圧が”１”と”１”、または”０”と”０”のように論
理的に一致した場合は”０”を出力し、”１”と”
０”、または”０”と”１”のように論理的に一致しな
い場合は”１”を出力する。トランジスタ１０は、ＮＰ
Ｎ型トランジスタであるため、トランジスタが正常な場
合は、ベース電圧Ｖｂが”１”のときにトランジスタが
オンして分圧電圧Ｖｃが”０”となり、ベース電圧Ｖｂ
が”０”のときにトランジスタがオフして分圧電圧Ｖｃ
が”１”となり、排他的論理和回路４０の出力は常に”
１”となる。

【０００６】トランジスタがショート破壊した場合は、
ベース電圧Ｖｂが”０”にもかかわらず、分圧電圧Ｖｃ
が”０”となり、排他的論理和回路４０の出力は”０”
となる。

【０００７】トランジスタがオープン破壊した場合は、
ベース電圧Ｖｂが”１”にもかかわらず、分圧電圧Ｖｃ
が”１”となり、排他的論理和回路４０の出力は”０”
となる。つまり、排他的論理和回路４０の出力が”０”
のときにトランジスタが故障したと判断できる。

【０００８】トランジスタ１１の故障検出も同様に行な
い、排他的論理和回路４０の出力と、排他的論理和回路
４１の出力との論理和を論理和回路５０でとる。論理和
回路５０の出力がＤフリップ・フロップ６０によってラ
ッチされることにより故障検出が行なわれる。このとき
の動作を図３のタイムチャートに示す。

【０００９】図３において、ＶｂとＶｃはトランジスタ
１０の入力電圧と分圧電圧を、Ｖｂ’とＶｃ’はトラン
ジスタ１１の入力電圧と分圧電圧をそれぞれ表す。ベー
ス電圧が変化してから、実際にトランジスタがオン・オ
フするまでには時間的にずれがあるため、チェック信号
はトランジスタの分圧電圧が確定してから出力される。
例えば、トランジスタ１０のオンが確定したとのタ
イミングでトランジスタ１０のオープン破壊の検出を、
トランジスタ１０のオフが確定したとのタイミング
でトランジスタ１０のショート破壊の検出をそれぞれ行
なう。

【００１０】トランジスタ１１についても、と、
とのタイミングで同様の故障検出が行なわれる。

【００１１】Ｖｂが”１”にもかかわらず、Ｖｃが”
１”であった場合、のタイミングでトランジスタ１０
のオープン破壊が検出される。また、Ｖｂ’が”０”に
もかかわらず、Ｖｃ’が”０”であった場合、のタイ
ミングでトランジスタ１１のショート破壊が検出され
る。しかし、この場合、図４のタイムチャートに示すよ
うに、電源電圧の急激な変動によってＶｃが不安定にな
った場合に、トランジスタのショート破壊を誤検出す
る。

【００１２】また、図５のタイムチャートに示すよう
に、Ｖｃが確定する前に、チェック信号がノイズ等によ
って変動した場合は、トランジスタのオープン破壊を誤
検出する。

【００１３】このため、従来の誤検出防止策として、図
２のように、Ｄフリップ・フロップ６０の出力にカウン
タ７０を接続し、一定回数以上の故障が検出されたなら
ば、初めて実際の故障と判断する方式を採用するものが
ある。カウンタ７０を電源のオン・オフの度にリセット
すれば、１回の電源のオンからオフまでの間に、あらか
じめ定めた回数以上故障か検出されなければ、実際の故
障とは判断されない。

【００１４】

【発明が解決しようとする課題】しかし、前記方式で
は、故障発生から故障検出までの時間を短くするために
カウンタ７０で数える回数を少なくし過ぎると、大きな
電圧変動や連続したノイズによる誤検出を防止できな
い。また、前記した誤検出を防止するために、カウンタ
７０で数える回数を多くし過ぎると、故障発生から故障
検出までの時間が長くなり過ぎ、トランジスタのショー
ト破壊による発煙等の二次障害が発生する危険があると
いう問題があった。

【００１５】本発明の目的は、トランジスタの故障を確
実に検出し、かつ誤検出を防止することにより、高信頼
性とした印刷装置を提供することにある。

【００１６】

【課題を解決するための手段】前記目的は、故障検出回
路が故障を検出した印刷素子の番地を順次二つ以上記憶
する回路を設け、前記故障検出回路が故障を検出した最
新の印刷素子の番地と、その直前に故障が検出された印
刷素子の番地とを比較し、両方の番地が一致したときに
のみ、実際にトランジスタが故障したと判断することに
より達成される。

【００１７】

【作用】本発明によれば、故障検出回路が故障を検出し
た最新の印刷素子の番地と、その直前に故障が検出され
た印刷素子の番地とが比較され、二つの番地が一致した
ときに実際に故障と認識される。従って、同じトランジ
スタの故障の誤検出が２回続けて発生しない限り実際に
誤検出は発生しない。

【００１８】

【実施例】以下、本発明を、図示実施例に基づいて説明
する。

【００１９】図１に本発明の一実施例を示す。図１にお
いて、制御回路１は、印刷データに基づいて印刷を行な
うために、トランジスタ１０と１１とをオン・オフさせ
る。

【００２０】トランジスタ１０には番地”１”が、トラ
ンジスタ１１には番地”２”が割り当てられており、制
御回路１は、トランジスタ１０をオンさせたときには、
メモリ８０の現在動作中のトランジスタの番地を書き込
むエリア８１に”１”を書き込む。同様に、トランジス
タ１１をオンさせたときには、メモリ８０のエリア８１
に”２”を書き込む。また、メモリ８０のエリア８２
は、故障が発生したトランジスタの番地を書き込むエリ
アであり、電源オンの直後には、実際に存在しない番
地、例えば”０”を書き込んでおく。

【００２１】トランジスタ１０は、ハンマ駆動用のコイ
ル２０を介して電源に接続されており、トランジスタ１
０がオンすると、コイル２０に電流が流れ、印刷用のハ
ンマ９０が駆動されて印刷が行なわれる。トランジスタ
１０の入力電圧すなわちベース電圧Ｖｂと、出力電圧す
なわちコレクタ電圧とを、抵抗器３０と３１とで分圧し
た分圧電圧Ｖｃは、排他的論理和回路４０で排他的論理
和をとられる。排他的論理和回路４０は、二つの入力電
圧が”１”と”１”、または”０”と”０”のように論
理的に一致した場合は”０”を出力し、”１”と”
０”、または”０”と”１”のように論理的に一致しな
い場合は”１”を出力する。トランジスタ１０は、ＮＰ
Ｎ型トランジスタであるため、トランジスタが正常な場
合は、ベース電圧Ｖｂが”１”のときにトランジスタが
オンして分圧電圧Ｖｃが”０”となり、ベース電圧Ｖｂ
が”０”のときにトランジスタがオフして分圧電圧Ｖｃ
が”１”となり、排他的論理和回路４０の出力は常に”
１”となる。

【００２２】トランジスタがショート破壊した場合は、
ベース電圧Ｖｂが”０”にもかかわらず、分圧電圧Ｖｃ
が”０”となり、排他的論理和回路４０の出力は”０”
となる。

【００２３】トランジスタがオープン破壊した場合は、
ベース電圧Ｖｂが”１”にもかかわらず、分圧電圧Ｖｃ
が”１”となり、排他的論理和回路４０の出力は”０”
となる。つまり、排他的論理和回路４０の出力が”０”
のときにトランジスタが故障したと判断できる。

【００２４】トランジスタ１１の故障検出も同様に行な
い、排他的論理和回路４０の出力と、排他的論理和回路
４１の出力との論理和を論理和回路５０でとる。論理和
回路５０の出力がＤフリップ・フロップ６０によってラ
ッチされることにより故障検出が行なわれ、その出力が
制御回路１にフィードバックされる。

【００２５】今仮に、トランジスタ１０にショート破壊
が発生した場合、Ｄフリップフロップ６０の出力によっ
て故障の発生を知った制御回路１は、メモリ８０のエリ
ア８１からトランジスタ１０の番地”１”を読み出し、
更に、エリア８２から先に故障が検出されたトランジス
タの番地を読み出し、二つの番地を比較する。今発生し
た故障が電源オンの後の最初の故障であれば、エリア８
２には番地”０”が書き込まれているので、二つの番地
は一致せず、制御回路１は、エリア８２に故障が検出さ
れたトランジスタの番地”１”を書き込み、印刷制御を
続ける。トランジスタ１０が真にオープン破壊していれ
ば、次の故障検出のタイミングで、再びトランジスタ１
０のオープン破壊が検出される。このときは、メモリ８
０のエリア８１とエリア８２とに書き込まれた番地が一
致するため、制御回路１は真に故障が発生したと判断す
る。

【００２６】ラインプリンタには、通常数十から１００
個以上の印刷素子駆動用のトランジスタがあるため、ト
ランジスタ１０の故障が誤検出であった場合、２回続け
て同じトランジスタの故障を誤検出する可能性は極めて
少ない。また、実際に故障が発生した場合、２回の故障
検出で実際の故障と判断できるので、発煙等の二次障害
が発生する危険もない。

【００２７】

【発明の効果】以上詳述したように、本発明によれば、
故障が検出されたトランジスタの番地と、その直前に故
障が検出されたトランジスタの番地とを比較することに
より、誤検出がなく、かつ短時間で確実にトランジスタ
の故障が検出できるため、高信頼性とした印刷装置を得
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す電気回路図である。

【図２】従来技術の一例を示す電気回路図である。

【図３】図２の動作を示すタイムチャートである。

【図４】トランジスタのショート破壊誤検出の一例を
示すタイムチャートである。

【図５】トランジスタのオープン破壊誤検出の一例を
示すタイムチャートである。

【符号の説明】

１は制御回路、１０、１１はトランジスタ、２０、２１
はコイル、３０、３１、３２、３３は抵抗器、４０、４
１は排他的論理和回路、５０は論理和回路、６０はＤフ
リップ・フロップ、７０はカウンタ、８０はメモリ、８
１、８２はメモリ８０のデータ書き込みエリア、９０、
９１はハンマである。

Claims

(57)【特許請求の範囲】

【請求項１】複数の印刷素子と、印刷素子を駆動する
ためのコイルと、前記コイルに電流を流すためのトラン
ジスタと、前記トランジスタの入力電圧と出力電圧とを
比較することにより当該トランジスタのショート破壊及
びオープン破壊を検出する故障検出回路とを有する印刷
装置において、前記故障検出回路が故障を検出した印刷素子の番地を順
次二つ以上記憶する回路を設け、前記故障検出回路が故
障を検出した最新の印刷素子の番地と、その直前に故障
が検出された印刷素子の番地とを比較し、両方の番地が
一致したときにのみ、実際にトランジスタが故障したと
判断するよう構成したことを特徴とした印刷装置。