JP3277957B2 - Method for manufacturing SOI semiconductor device - Google Patents

Method for manufacturing SOI semiconductor device

Info

Publication number
JP3277957B2
JP3277957B2 JP02731193A JP2731193A JP3277957B2 JP 3277957 B2 JP3277957 B2 JP 3277957B2 JP 02731193 A JP02731193 A JP 02731193A JP 2731193 A JP2731193 A JP 2731193A JP 3277957 B2 JP3277957 B2 JP 3277957B2
Authority
JP
Japan
Prior art keywords
element isolation
isolation region
semiconductor substrate
oxide film
soi layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02731193A
Other languages
Japanese (ja)
Other versions
JPH06224395A (en
Inventor
直史 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP02731193A priority Critical patent/JP3277957B2/en
Publication of JPH06224395A publication Critical patent/JPH06224395A/en
Application granted granted Critical
Publication of JP3277957B2 publication Critical patent/JP3277957B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、SOI半導体装置の製
造方法、特に第1の半導体基板の表面部の素子分離領域
を選択的にエッチングし、該第1の半導体基板表面上に
絶縁膜を形成し、該絶縁膜上に第2の半導体基板を接着
し、上記第1の半導体基板の裏面を素子分離領域内を埋
める上記絶縁膜をストッパとしてエッチングすることに
より第1の半導体基板からなり上記素子分離領域により
囲繞されたSOI層を形成し、該SOI層の表面に犠牲
酸化膜を形成し、該犠牲酸化膜を除去し、該SOI層上
にゲート絶縁膜を形成し、その後SOI層及び素子分離
領域上にゲート電極となる層を形成するSOI半導体装
置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an SOI semiconductor device, and more particularly to a method for selectively etching an element isolation region on a surface of a first semiconductor substrate and forming an insulating film on the surface of the first semiconductor substrate. Forming a first semiconductor substrate by bonding a second semiconductor substrate on the insulating film, and etching the back surface of the first semiconductor substrate with the insulating film filling the element isolation region as a stopper. Forming an SOI layer surrounded by the element isolation region, forming a sacrificial oxide film on the surface of the SOI layer, removing the sacrificial oxide film, forming a gate insulating film on the SOI layer, and then forming the SOI layer and The present invention relates to a method for manufacturing an SOI semiconductor device in which a layer serving as a gate electrode is formed over an element isolation region.

【0002】[0002]

【従来の技術】半導体装置の製造方法として第1と第2
の半導体基板を貼り合せをし、第1の半導体基板からな
るSOI層に素子を形成するSOI半導体装置の製造方
法があり、図2及び図3はSOI半導体装置の製造方法
の従来例を工程順に示すものであり、図2(A)乃至
(E)は前半を、図3(A)乃至(D)は後半を示す。
先ず図2に従って前半についての説明を行う。
2. Description of the Related Art There are first and second methods for manufacturing a semiconductor device.
There is a method of manufacturing an SOI semiconductor device in which semiconductor substrates are bonded together and elements are formed in an SOI layer formed of a first semiconductor substrate. FIGS. 2 and 3 show a conventional example of a method of manufacturing an SOI semiconductor device in the order of steps. 2A to 2E show the first half, and FIGS. 3A to 3D show the second half.
First, the first half will be described with reference to FIG.

【0003】 (A)第1の半導体基板1の表面部の素子分離領域を選
択的にエッチングし(エッチング深さ例えば100n
m)、その後、熱酸化によりシリコン酸化膜(厚さ例え
ば20〜60nm)10を形成する。図2(A)はシリ
コン酸化膜10形成後の状態を示す。 (B)次に、図2(B)に示すように素子分離領域の凹
部を完全に埋める厚さ(例えば300〜400nm)の
シリコン酸化膜2を形成する。 (C)次に、図2(C)に示すようにシリコン酸化膜2
上にポリシリコン層(厚さ例えば5ミクロン)3を例え
ばCVDにより形成し、その表面を研磨して平坦な貼り
合せ面とする。
(A) An element isolation region on the surface of the first semiconductor substrate 1 is selectively etched (etching depth, for example, 100 n)
m) Then, a silicon oxide film (thickness, for example, 20 to 60 nm) 10 is formed by thermal oxidation. FIG. 2A shows a state after the silicon oxide film 10 is formed. (B) Next, as shown in FIG. 2B, a silicon oxide film 2 having a thickness (for example, 300 to 400 nm) that completely fills the concave portion of the element isolation region is formed. (C) Next, as shown in FIG.
A polysilicon layer (thickness, for example, 5 microns) 3 is formed thereon by, for example, CVD, and its surface is polished to form a flat bonding surface.

【0004】 (D)次に、上記ポリシリコン層3の上記表面を台とな
る第2の半導体基板4の表面に貼り合せ、図2(D)に
示すように、第1の半導体基板1を上下逆さに、即ち第
1の半導体基板1の裏面が上向きになるようにする。 (E)次に、第1の半導体基板1の裏面を素子分離領域
上のシリコン酸化膜10をストッパとして研磨すること
によりSOI層5を形成する。この研磨は研磨液(シリ
コンに対する溶剤)を使用しながらの、謂わば化学的研
磨を併用した物理的研磨により行うので、図2(E)に
示すように素子分離領域の表面よりもSOI層5の表面
(とりも直さず半導体基板1の研磨された裏面)が凹ん
でいるのが普通である。SOI層5の厚さは例えば80
〜10nmであり、少なくとも現在の技術ではそれより
も薄くすることは難しい。
(D) Next, the surface of the polysilicon layer 3 is bonded to the surface of a second semiconductor substrate 4 serving as a base, and as shown in FIG. The first semiconductor substrate 1 is turned upside down, that is, the back surface of the first semiconductor substrate 1 faces upward. (E) Next, the SOI layer 5 is formed by polishing the back surface of the first semiconductor substrate 1 using the silicon oxide film 10 on the element isolation region as a stopper. Since this polishing is performed by physical polishing using so-called chemical polishing in combination with a polishing liquid (solvent for silicon), as shown in FIG. (The polished rear surface of the semiconductor substrate 1 without any modification) is generally concave. The thickness of the SOI layer 5 is, for example, 80
-10 nm, and it is difficult to make it thinner at least with current technology.

【0005】次に、図3(A)乃至(D)に従ってSO
I半導体装置の製造方法の従来例の後半について説明す
る。 (A)SOI層5の表面部を熱酸化することにより図3
(A)に示すように犠牲酸化膜11を形成する。 (B)次に、図3(B)に示すように犠牲酸化膜11を
フッ酸によるエッチングする。
Next, according to FIGS. 3A to 3D, the SO
The latter half of the conventional example of the method of manufacturing the I semiconductor device will be described. (A) By thermally oxidizing the surface of the SOI layer 5, FIG.
A sacrificial oxide film 11 is formed as shown in FIG. (B) Next, as shown in FIG. 3B, the sacrificial oxide film 11 is etched with hydrofluoric acid.

【0006】このように、SOI層5の表面部に犠牲酸
化膜11を形成し、その形成した犠牲酸化膜11をウェ
ットエッチングにより除去するのは、第1にSOI層5
の表面の凹凸を小さくし、次に形成するゲート絶縁膜
(12)の信頼度を高くできるようにするためであり、
第2にパンチスルー防止のためSOI層5を薄膜化する
必要があるためである。この点について詳しく説明する
と、SOI層5形成のための第1の半導体基板1の裏面
の研磨は、機械的研磨と化学的研磨の併用により行わ
れ、従って、SOI層5表面は通常の半導体基板表面に
比較して凹凸が大きい。そのため、このままSOI層5
表面部にトランジスタを形成するとゲート酸化膜の信頼
性を高くすることが難しい。そこで、一旦SOI層5の
表面部を酸化(犠牲酸化)し、その後、それにより生じ
た犠牲酸化膜11をウェットエッチングするのである。
すると、表面の凹凸が小さなSOI層5が現われ、そこ
に信頼度の高いゲート絶縁膜12を形成することができ
るのである。
As described above, the sacrificial oxide film 11 is formed on the surface of the SOI layer 5 and the formed sacrificial oxide film 11 is removed by wet etching.
In order to reduce the irregularities on the surface of the gate insulating film (12) and increase the reliability of the gate insulating film (12) to be formed next.
Second, it is necessary to reduce the thickness of the SOI layer 5 in order to prevent punch-through. To explain this point in detail, the back surface of the first semiconductor substrate 1 for forming the SOI layer 5 is polished by a combination of mechanical polishing and chemical polishing. The irregularities are larger than the surface. Therefore, the SOI layer 5
If a transistor is formed on the surface, it is difficult to increase the reliability of the gate oxide film. Therefore, the surface portion of the SOI layer 5 is once oxidized (sacrificial oxidation), and then the sacrificial oxide film 11 formed by the oxidation is wet-etched.
Then, the SOI layer 5 with small surface irregularities appears, and the highly reliable gate insulating film 12 can be formed there.

【0007】また、犠牲酸化膜11の形成及びその除去
によりSOI層5を薄くすることができるのである。即
ち、ICの高集積化の要請に応えるべくトランジスタを
微細化するとパンチスルー防止のためにSOI層5の薄
膜化の必要性が高まるが、貼り合せ法によるSOI層5
の薄膜化は、上述したように少なくとも現在の技術では
80〜100nmが限界であり、それ以上薄くすること
は非常に困難である。しかし、犠牲酸化膜11の形成、
その後の犠牲酸化膜11のウェットエッチングによる除
去によりSOI層5を80〜100nmよりも薄くする
ことが可能である。これ等が犠牲酸化膜11の形成及び
その除去を行う理由である。
Further, the SOI layer 5 can be made thinner by forming and removing the sacrificial oxide film 11. That is, if transistors are miniaturized to meet the demand for high integration of ICs, the necessity of reducing the thickness of the SOI layer 5 to prevent punch-through increases.
As described above, at least the current technology has a limit of 80 to 100 nm as described above, and it is very difficult to reduce the thickness further. However, the formation of the sacrificial oxide film 11,
Subsequent removal of the sacrificial oxide film 11 by wet etching can make the SOI layer 5 thinner than 80 to 100 nm. These are the reasons for forming the sacrificial oxide film 11 and removing it.

【0008】 (C)その後、図3(C)に示すようにSOI層5の表
面部に加熱酸化によりゲート絶縁膜12を形成する。 (D)しかる後、図3(D)に示すように例えばポリシ
リコンからなるゲート電極を形成する。
(C) Thereafter, as shown in FIG. 3C, a gate insulating film 12 is formed on the surface of the SOI layer 5 by thermal oxidation. (D) Thereafter, as shown in FIG. 3D, a gate electrode made of, for example, polysilicon is formed.

【0009】[0009]

【発明が解決しようとする課題】ところで、図2、図3
に示した従来のSOI半導体装置の製造方法には、図3
の最下部において拡大して示すように、素子分離領域と
SOI層の境界部に電界集中が生じる場合があるという
問題があった。その原因を追究したところ、SOI層5
の表面に形成した犠牲酸化膜11をフッ酸により除去す
るときに素子分離領域のシリコン酸化膜10もエッチン
グされ、そのシリコン酸化膜10が若しオーバーエッチ
ングになると、SOI層5が素子分離領域のシリコン酸
化膜10よりも上側に出っ張り、ゲート絶縁膜12に角
部ができてしまい、SOI層5とゲート電極13との間
に電圧が加わったときにその角部に電界が集中すること
となることが判明した。これは当然にゲート絶縁膜12
の劣化、絶縁破壊を招くので好ましくない。
FIGS. 2 and 3 show an embodiment of the present invention.
The method for manufacturing the conventional SOI semiconductor device shown in FIG.
There is a problem that the electric field concentration may occur at the boundary between the element isolation region and the SOI layer as shown in an enlarged manner at the lowermost portion of FIG. When the cause was investigated, the SOI layer 5
When the sacrificial oxide film 11 formed on the surface of the device is removed with hydrofluoric acid, the silicon oxide film 10 in the element isolation region is also etched, and if the silicon oxide film 10 is over-etched, the SOI layer 5 is removed from the element isolation region. The protrusion protrudes above the silicon oxide film 10, and a corner is formed in the gate insulating film 12. When a voltage is applied between the SOI layer 5 and the gate electrode 13, an electric field is concentrated on the corner. It has been found. This is, of course, the gate insulating film 12
Degradation and dielectric breakdown are undesirable.

【0010】本発明はこのような問題点を解決すべく為
されたものであり、SOI半導体装置の製造方法におい
て、犠牲酸化膜のウェットエッチングによって素子分離
領域の表面部までエッチングされてSOI層と素子分離
領域との境界部においてゲート絶縁膜に電界集中部が生
じるという虞れをなくすことを目的とする。
The present invention has been made to solve such a problem. In a method of manufacturing an SOI semiconductor device, the surface of an element isolation region is etched by wet etching of a sacrificial oxide film to form an SOI layer. It is an object of the present invention to eliminate a possibility that an electric field concentration portion is generated in a gate insulating film at a boundary portion with an element isolation region.

【0011】[0011]

【課題を解決するための手段】請求項1のSOI半導体
装置の製造方法は、第1の半導体基板の表面部の素子分
離領域を選択的にエッチングした後、前記第1の半導体
基板の表面部に対して窒素のイオン注入を行ってシリコ
ン窒化物を形成させ、該シリコン窒化物を素子分離領域
の少なくとも表面部を成さしめることを特徴とする。
According to a first aspect of the present invention, there is provided a method for manufacturing an SOI semiconductor device, comprising: selectively etching an element isolation region on a surface of a first semiconductor substrate; Nitrogen ions are implanted into the silicon nitride to form silicon nitride, and the silicon nitride forms at least the surface of the element isolation region.

【0012】[0012]

【作用】請求項1のSOI半導体装置の製造方法によれ
ば、素子分離領域の表面部がシリコン窒化物からなり、
そのシリコン窒化物は犠牲酸化膜よりもフッ酸の如きシ
リコン酸化物用エッチング液によるエッチングレートが
低いので、犠牲酸化膜のウェットエッチングによって素
子分離領域が犠牲酸化膜以上にエッチングされて素子分
離領域表面がSOI層の表面よりも低くなることを防止
することができる。そして、素子分離領域の奥部はシリ
コン窒化物ではないので、表面準位を少なくでき、信頼
度を高くできる。
According to the method for manufacturing an SOI semiconductor device of the first aspect, the surface of the element isolation region is made of silicon nitride,
Since the silicon nitride has a lower etching rate with a silicon oxide etchant such as hydrofluoric acid than the sacrificial oxide film, the element isolation region is etched more than the sacrificial oxide film by wet etching of the sacrificial oxide film, and the surface of the element isolation region is etched. Can be prevented from being lower than the surface of the SOI layer. Since the inner part of the element isolation region is not made of silicon nitride, the surface level can be reduced and the reliability can be increased.

【0013】そして、窒素のイオン打込みにより半導体
基板の表面部を犠牲酸化膜よりもフッ酸によるエッチン
グレートが低いシリコン窒化物にすることができ、従っ
て、犠牲酸化膜のウェットエッチングによって素子分離
領域が犠牲酸化膜以上にエッチングされて素子分離領域
表面がSOI層の表面よりも低くなることを防止するこ
とができる。そして、奥部は窒化しないのでSOI層の
下部の表面準位を少なくできる。
The surface of the semiconductor substrate can be made into silicon nitride having a lower etching rate by hydrofluoric acid than the sacrificial oxide film by ion implantation of nitrogen. Therefore, the element isolation region is formed by wet etching of the sacrificial oxide film. It can be prevented that the surface of the element isolation region becomes lower than the surface of the SOI layer by being etched more than the sacrificial oxide film. And since the back part is not nitrided, the surface level of the lower part of the SOI layer can be reduced.

【0014】[0014]

【実施例】以下、本発明SOI半導体装置の製造方法を
図示実施例に従って詳細に説明する。図1(A)乃至
(E)は本発明SOI半導体装置の製造方法の第1の実
施例の要部を工程順に示す断面図である。 (A)第1の半導体基板1の表面部をレジスト膜7をマ
スクとして素子分離領域をエッチングすることによりS
OI層となる島状の部分を形成した後、上記マスクとし
て用いたレジスト膜7をそのまま残存させ、図1(A)
に示すように、その状態で窒素をイオン注入することに
より素子分離領域15となる凹部の内面にシリコン窒化
物8を形成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for manufacturing an SOI semiconductor device according to the present invention will be described in detail with reference to the illustrated embodiments. FIGS. 1A to 1E are cross-sectional views showing a main part of a first embodiment of a method of manufacturing an SOI semiconductor device according to the present invention in the order of steps. (A) The surface of the first semiconductor substrate 1 is etched by using the resist film 7 as a mask to etch the element isolation region.
After forming an island-shaped portion to be an OI layer, the resist film 7 used as the mask is left as it is, and FIG.
As shown in FIG. 6, in this state, nitrogen is ion-implanted to form silicon nitride 8 on the inner surface of the concave portion serving as element isolation region 15.

【0015】 (B)次に、図1(B)に示すように、レジスト膜7を
除去し、第1の半導体基板1の表面部に加熱酸化により
シリコン酸化膜9を形成する。 (C)次に、図1(C)に示すように、第1の半導体基
板1の表面にシリコン酸化膜3をCVDにより形成す
る。 (D)次いで、ポリシリコン膜3の表面を第2の半導体
基板4の表面に貼り合せ、その後、図1(D)に示すよ
うに、半導体基板を上下逆さにする。
(B) Next, as shown in FIG. 1B, the resist film 7 is removed, and a silicon oxide film 9 is formed on the surface of the first semiconductor substrate 1 by thermal oxidation. (C) Next, as shown in FIG. 1C, a silicon oxide film 3 is formed on the surface of the first semiconductor substrate 1 by CVD. (D) Next, the surface of the polysilicon film 3 is bonded to the surface of the second semiconductor substrate 4, and then the semiconductor substrate is turned upside down as shown in FIG.

【0016】(E)その後、第1の半導体基板1の裏面
を素子分離領域のシリコン窒化物8をストッパとして研
磨することによりSOI層5を形成する。尚、その後は
犠牲酸化、犠牲酸化膜の除去、ゲート絶縁膜の形成及び
ゲートの形成を行うが、その図示、説明は省略する。
(E) Thereafter, the back surface of the first semiconductor substrate 1 is polished using the silicon nitride 8 in the element isolation region as a stopper to form the SOI layer 5. After that, sacrificial oxidation, removal of the sacrificial oxide film, formation of the gate insulating film, and formation of the gate are performed, but illustration and description thereof are omitted.

【0017】本実施例においては電界集中部が生じない
ことは、素子分離領域15の表面部がフッ酸によるエッ
チングレートがシリコン酸化膜よりも小さなシリコン窒
化物8からなることから明らかであるが、更に素子間分
離膜が薄いシリコン窒化物8とシリコン酸化膜2からな
るので、素子間分離膜をシリコン窒化物14のみで構成
した場合と比較してSOI層5の下部に発生する表面準
位の量を少なくすることができる。従って、SOI層5
に形成されるトランジスタの特性の安定性をより高める
ことができる。
In the present embodiment, the fact that no electric field concentration portion occurs is apparent from the fact that the surface of the element isolation region 15 is made of silicon nitride 8 whose etching rate by hydrofluoric acid is smaller than that of the silicon oxide film. Further, since the inter-element isolation film is composed of the thin silicon nitride 8 and the silicon oxide film 2, the surface level generated below the SOI layer 5 is lower than that in the case where the inter-element isolation film is formed only of the silicon nitride 14. The amount can be reduced. Therefore, the SOI layer 5
The stability of the characteristics of the transistor formed on the substrate can be further improved.

【0018】[0018]

【発明の効果】請求項1のSOI半導体装置の製造方法
は、第1の半導体基板の表面部の素子分離領域を選択的
にエッチングした後、前記第1の半導体基板の表面部に
対して窒素のイオン注入を行ってシリコン窒化物を形成
させ、該シリコン窒化物を素子分離領域の少なくとも表
面部を成さしめることを特徴とする。
According to the method of manufacturing an SOI semiconductor device of the first aspect, after selectively etching an element isolation region on the surface of the first semiconductor substrate, nitrogen is applied to the surface of the first semiconductor substrate. Is performed to form a silicon nitride, and the silicon nitride forms at least a surface portion of the element isolation region.

【0019】従って、請求項1のSOI半導体装置の製
造方法によれば、素子分離領域の表面部がシリコン窒化
物からなり、そのシリコン窒化物は犠牲酸化膜よりもフ
ッ酸の如きシリコン酸化物用エッチング液によるエッチ
ングレートが低いので、犠牲酸化膜のウェットエッチン
グによって素子分離領域が犠牲酸化膜以上にエッチング
されて素子分離領域表面がSOI層の表面よりも低くな
ることを防止することができる。そして、素子分離領域
の奥部はシリコン窒化物ではないので、表面準位を少な
くでき、信頼度を高くできる。
Therefore, according to the method of manufacturing an SOI semiconductor device of the first aspect, the surface of the element isolation region is made of silicon nitride, and the silicon nitride is more suitable for silicon oxide such as hydrofluoric acid than the sacrificial oxide film. Since the etching rate by the etchant is low, it is possible to prevent the element isolation region from being etched more than the sacrificial oxide film by the wet etching of the sacrificial oxide film, so that the surface of the element isolation region becomes lower than the surface of the SOI layer. Since the inner part of the element isolation region is not made of silicon nitride, the surface level can be reduced and the reliability can be increased.

【0020】そして、窒素のイオン打込みにより半導体
基板の表面部を犠牲酸化膜よりもフッ酸によるエッチン
グレートが低いシリコン窒化物にすることができ、従っ
て、犠牲酸化膜のウェットエッチングによって素子分離
領域が犠牲酸化膜以上にエッチングされて素子分離領域
表面がSOI層の表面よりも低くなることを防止するこ
とができる。そして、奥部は窒化しないのでSOI層の
下部の表面準位を少なくできる。
The surface portion of the semiconductor substrate can be made of silicon nitride having a lower etching rate by hydrofluoric acid than the sacrificial oxide film by ion implantation of nitrogen. It can be prevented that the surface of the element isolation region becomes lower than the surface of the SOI layer by being etched more than the sacrificial oxide film. Since the back portion is not nitrided, the surface level at the lower portion of the SOI layer can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)乃至(E)は本発明SOI半導体装置の
製造方法の第1の実施例の要部を工程順に示す断面図で
ある。
FIGS. 1A to 1E are cross-sectional views showing a main part of a first embodiment of a method for manufacturing an SOI semiconductor device of the present invention in the order of steps.

【図2】(A)乃至(E)はSOI半導体装置の製造方
法の従来例の前半を工程順に示す断面図である。
FIGS. 2A to 2E are sectional views showing the first half of a conventional example of a method of manufacturing an SOI semiconductor device in the order of steps.

【図3】(A)乃至(D)は上記従来例の後半を工程順
に示す断面図である。
FIGS. 3A to 3D are cross-sectional views showing the latter half of the conventional example in the order of steps.

【符号の説明】[Explanation of symbols]

1 第1の半導体基板 2 素子分離領域の下部を成すシリコン酸化膜 4 第2の半導体基板 5 SOI層 6 素子分離領域の表面部を成すシリコン窒化物 10 素子分離領域の表面部を成すシリコン窒化物 DESCRIPTION OF SYMBOLS 1 1st semiconductor substrate 2 Silicon oxide film which forms the lower part of an element isolation region 4 2nd semiconductor substrate 5 SOI layer 6 Silicon nitride which forms the surface of an element isolation region 10 Silicon nitride which forms the surface of an element isolation region

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 27/12 H01L 21/265 H01L 21/318 H01L 21/762 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 27/12 H01L 21/265 H01L 21/318 H01L 21/762

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1の半導体基板の表面部の素子分離領
域を選択的にエッチングし、該第1の半導体基板表面上
に絶縁膜を形成し、該絶縁膜上に第2の半導体基板を接
着し、上記第1の半導体基板の裏面を素子分離領域内を
埋める上記絶縁膜をストッパとしてエッチングすること
により第1の半導体基板からなり上記素子分離領域によ
り囲繞されたSOI層を形成し、該SOI層の表面に犠
牲酸化膜を形成し、該犠牲酸化膜を除去し、該SOI層
上にゲート絶縁膜を形成し、その後SOI層及び素子分
離領域上にゲート電極となる層を形成するSOI半導体
装置の製造方法において、前記第1の半導体基板の表面部の素子分離領域を選択的
にエッチングした後、前記第1の半導体基板の表面部に
対して窒素のイオン注入を行ってシリコン窒化物を形成
させ、該シリコン窒化物を素子分離領域の少なくとも表
面部を成さしめる ことを特徴とするSOI半導体装置の
製造方法。
An element isolation region on a surface portion of a first semiconductor substrate is selectively etched, an insulating film is formed on the surface of the first semiconductor substrate, and a second semiconductor substrate is formed on the insulating film. The SOI layer made of the first semiconductor substrate and surrounded by the element isolation region is formed by bonding and etching the back surface of the first semiconductor substrate using the insulating film filling the element isolation region as a stopper. Forming a sacrificial oxide film on the surface of the SOI layer, removing the sacrificial oxide film, forming a gate insulating film on the SOI layer, and then forming a gate electrode layer on the SOI layer and the element isolation region; In the method of manufacturing a semiconductor device, an element isolation region on a surface portion of the first semiconductor substrate is selectively formed.
After etching, the surface of the first semiconductor substrate is
Nitrogen ion implantation to form silicon nitride
And the silicon nitride is applied to at least the surface of the element isolation region.
A method for manufacturing an SOI semiconductor device, comprising forming a surface portion .
JP02731193A 1993-01-24 1993-01-24 Method for manufacturing SOI semiconductor device Expired - Fee Related JP3277957B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02731193A JP3277957B2 (en) 1993-01-24 1993-01-24 Method for manufacturing SOI semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02731193A JP3277957B2 (en) 1993-01-24 1993-01-24 Method for manufacturing SOI semiconductor device

Publications (2)

Publication Number Publication Date
JPH06224395A JPH06224395A (en) 1994-08-12
JP3277957B2 true JP3277957B2 (en) 2002-04-22

Family

ID=12217545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02731193A Expired - Fee Related JP3277957B2 (en) 1993-01-24 1993-01-24 Method for manufacturing SOI semiconductor device

Country Status (1)

Country Link
JP (1) JP3277957B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0154292B1 (en) * 1995-06-20 1998-12-01 김주용 Method of element isolating film for semiconductor device
JP2005203685A (en) * 2004-01-19 2005-07-28 Oki Electric Ind Co Ltd Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JPH06224395A (en) 1994-08-12

Similar Documents

Publication Publication Date Title
US5766823A (en) Method of manufacturing semiconductor devices
US5882981A (en) Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material
US20020053709A1 (en) Semiconductor device and fabrication method thereof
JPH11121607A (en) Manufacture of semiconductor device
JP3127893B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP3277957B2 (en) Method for manufacturing SOI semiconductor device
JPH07273330A (en) Semiconductor device and its manufacture
JP2910762B2 (en) Method of manufacturing device isolation film for semiconductor device and semiconductor device using the same
JP2001185612A (en) Manufacturing method of soi wafer
JPH09283614A (en) Trench element isolation structure and its forming method
JPH10308448A (en) Isolation film of semiconductor device and formation method thereof
JPH07226433A (en) Manufacture of semiconductor device
JPH10242264A (en) Manufacture of semiconductor device
US6846721B2 (en) Manufacturing method of semiconductor device
JP3053009B2 (en) Method for manufacturing semiconductor device
JPH10199875A (en) Manufacture of semiconductor device
JP3190144B2 (en) Manufacturing method of semiconductor integrated circuit
JPH11251318A (en) Semiconductor device and manufacture therefor
JP2000031489A (en) Manufacturing semiconductor device
JPH0521592A (en) Manufacture of semiconductor device and semiconductor device
JP2002100670A (en) Semiconductor device and its manufacturing method
JPH07283300A (en) Semiconductor device and manufacture thereof
JP3000130B2 (en) Method for manufacturing semiconductor device
TW516173B (en) Manufacturing method for self-align contact with removable spacer
JPH01158759A (en) Manufacture of semiconductor memory

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100215

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees