JP3277097B2 - Manufacturing method of ferroelectric thin film - Google Patents

Manufacturing method of ferroelectric thin film

Info

Publication number
JP3277097B2
JP3277097B2 JP16812095A JP16812095A JP3277097B2 JP 3277097 B2 JP3277097 B2 JP 3277097B2 JP 16812095 A JP16812095 A JP 16812095A JP 16812095 A JP16812095 A JP 16812095A JP 3277097 B2 JP3277097 B2 JP 3277097B2
Authority
JP
Japan
Prior art keywords
thin film
ferroelectric
film
ferroelectric thin
bismuth titanate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16812095A
Other languages
Japanese (ja)
Other versions
JPH08340086A (en
Inventor
健 木島
咲子 佐藤
宏典 松永
正義 木場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP16812095A priority Critical patent/JP3277097B2/en
Publication of JPH08340086A publication Critical patent/JPH08340086A/en
Application granted granted Critical
Publication of JP3277097B2 publication Critical patent/JP3277097B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、強誘電体メモリ素子、
焦電センサ素子、圧電素子等に用いられる強誘電体薄
膜、その製造方法、及び前記強誘電体薄膜を用いたキャ
パシタ構造素子に関するものである。
The present invention relates to a ferroelectric memory device,
The present invention relates to a ferroelectric thin film used for a pyroelectric sensor element, a piezoelectric element, and the like, a method for manufacturing the same, and a capacitor structure element using the ferroelectric thin film.

【0002】[0002]

【従来の技術】強誘電体は、自発分極、高誘電率、電気
光学効果、圧電効果及び焦電効果等の多くの機能をもつ
ことから、コンデンサ、発振器、光変調器あるいは赤外
線センサ等の広範なデバイス開発に応用されている。従
来、これらの応用は、強誘電体材料である硫酸グリシン
(TGS)、LiNbO3、LiTaO3等の単結晶やB
aTiO3、PbTiO3、Pb(Zr1-XTiX)O3
(PZT)、PLZT等の焼結体セラミックスを切断、
研磨により50μm程度の厚さまで加工して用いてい
た。しかし、大型の単結晶は作製が困難で高価であり、
また劈開性のために加工が困難である。また、セラミッ
クスは、一般に脆く、加工工程でのひび割れ等により5
0μm以下の厚さまで加工することは困難であるため、
多くの手間を要し、生産コストも高くなる。
2. Description of the Related Art Ferroelectric materials have many functions such as spontaneous polarization, high dielectric constant, electro-optic effect, piezoelectric effect and pyroelectric effect, and are widely used in capacitors, oscillators, optical modulators and infrared sensors. It is applied to the development of various devices. Conventionally, these applications are based on ferroelectric materials such as single crystals such as glycine sulfate (TGS), LiNbO 3 , LiTaO 3 and the like.
aTiO 3 , PbTiO 3 , Pb (Zr 1-x Ti x ) O 3
(PZT), cutting sintered ceramics such as PLZT,
It was processed to a thickness of about 50 μm by polishing. However, large single crystals are difficult and expensive to make,
In addition, processing is difficult due to cleavage. In addition, ceramics are generally brittle, and may be cracked during the processing process.
Since it is difficult to process to a thickness of 0 μm or less,
It takes a lot of time and increases production costs.

【0003】一方、薄膜形成技術の進展に伴って、現在
これらの強誘電体薄膜の応用分野が広がっている。その
一つとして、高誘電率特性をDRAM等の各種半導体素
子のキャパシタに適用することにより、キャパシタ面積
の縮小化による素子高集積化や、信頼性の向上が図られ
ている。また、特に最近では、DRAM等の半導体メモ
リ素子との組み合わせにより、高密度でかつ高速に動作
する強誘電体不揮発性メモリ(FRAM)の開発が盛ん
に行われている。強誘電体不揮発性メモリは、強誘電体
の強誘電特性(ヒステリシス効果)を利用してバックア
ップ電源不要とするものである。このようなデバイス開
発には、残留自発分極(Pr)が大きくかつ抗電場(E
c)が小さく、低リーク電流であり、分極反転の繰り返
し耐性が大きい等の特性をもつ材料が必要である。さら
には、動作電圧の低減と半導体微細加工プロセスに適合
するために、膜厚200nm以下の薄膜で上記の特性を
実現することが望まれる。
On the other hand, with the development of thin film forming technology, application fields of these ferroelectric thin films are currently expanding. As one of them, by applying the high dielectric constant characteristics to capacitors of various semiconductor devices such as DRAMs, high integration of devices and improvement of reliability by reducing the capacitor area are being attempted. In particular, in recent years, ferroelectric nonvolatile memories (FRAMs) that operate at high density and at high speed have been actively developed in combination with semiconductor memory elements such as DRAMs. The ferroelectric nonvolatile memory uses a ferroelectric characteristic (hysteresis effect) of a ferroelectric to eliminate the need for a backup power supply. To develop such a device, the residual spontaneous polarization (Pr) is large and the coercive electric field (E
It is necessary to use a material having characteristics such as low c), low leakage current, and high resistance to repetition of polarization reversal. Furthermore, in order to reduce the operating voltage and adapt to the semiconductor microfabrication process, it is desired to realize the above characteristics with a thin film having a thickness of 200 nm or less.

【0004】現在、FRAM等への応用を目的として、
PbTiO3、PZT、PLZT等のペロブスカイト構
造を有する酸化物強誘電体の薄膜化が、スパッタリング
法、蒸着法、ゾル−ゲル法、MOCVD法等の薄膜形成
方法により試みられている。
At present, for the purpose of application to FRAM and the like,
Attempts have been made to reduce the thickness of oxide ferroelectrics having a perovskite structure such as PbTiO 3 , PZT, and PLZT by a thin film forming method such as a sputtering method, a vapor deposition method, a sol-gel method, and an MOCVD method.

【0005】上述の強誘電体材料のうち、Pb(Zr
1-XTiX)O3 (PZT)は、最近最も集中的に研究さ
れているものであり、スパッタリング法やゾル−ゲル法
により強誘電特性の良好な薄膜が得られており、例え
ば、残留自発分極Prが10μC/cm2から26μC
/cm2と大きな値をもつものも得られている。しかし
ながら、PZTの強誘電特性は、組成xに大きく依存す
るにも拘わらず、蒸気圧の高いPbを含むため、成膜時
や熱処理時等での膜組成変化が起こり易いことや、ピン
ホールの発生、下地電極PtとPbの反応による低誘電
率層の発生等の結果、膜厚の低減(薄膜化)に伴い、リ
ーク電流や分極反転耐性の劣化が起こるという問題点が
ある。この為、強誘電特性、分極反転耐性に優れた他の
材料の開発が望まれている。また、集積デバイスへの応
用を考えた場合、微細加工に対応できるような薄膜の緻
密性も必要となる。
Of the above ferroelectric materials, Pb (Zr
1-X Ti x ) O 3 (PZT) has been most intensively studied recently, and a thin film having good ferroelectric properties has been obtained by a sputtering method or a sol-gel method. Spontaneous polarization Pr is 10 μC / cm 2 to 26 μC
Some have a large value of / cm 2 . However, despite the fact that the ferroelectric properties of PZT largely depend on the composition x, it contains Pb having a high vapor pressure, so that the film composition tends to change during film formation, heat treatment, etc. As a result, generation of a low dielectric constant layer due to the reaction between the underlying electrodes Pt and Pb, and the like, there is a problem that a reduction in film thickness (thinning) results in deterioration of leakage current and polarization inversion resistance. For this reason, the development of another material having excellent ferroelectric properties and polarization reversal resistance has been desired. In addition, in consideration of application to an integrated device, the thin film must be dense enough to cope with microfabrication.

【0006】強誘電特性が良好であり、また、分極反転
耐性に優れている材料として、SrBi2Ta29で示
されるBi系の層状酸化物材料が注目を浴びている。こ
のSrBi2Ta29の薄膜はMOD法によって製造さ
れるものである。このMOD法とは、以下の工程を含む
成膜方法である。すなわち、ゾル−ゲル法と同様に有機
金属原料を所定の膜組成になるように混合し、濃度及び
粘度を調整した塗布用の原料溶液を作製する。これを基
板上にスピンコートし乾燥し、さらに有機成分の除去の
ために仮焼結を行う。これを所定の膜厚になるまで繰り
返し、最後に本焼結による結晶化を行う。したがって、
膜厚の制御は、1回の塗布膜の厚さに制限される。(1
994年秋期応用物理学会予稿集20p−M−19参
照) 強誘電体材料としてのSrBi2Ta29の最も大きい
問題は、焼結温度が750℃から800℃と極めて高
く、更に1時間以上という長い焼結時間が必要なことで
ある。それは、このように製造工程において、650℃
以上の温度で長時間の成膜や熱処理等の工程が行われる
と、下地の白金電極と強誘電体間の相互拡散反応や更に
は下地電極の下のシリコンや酸化シリコンと電極や強誘
電体との反応が起こり、また強誘電体薄膜からの構成元
素の揮発による膜組成の変化が発生し、実際のデバイス
作製プロセスへの適用は困難となるからである。また、
現在のところ、表面モフォロジーが0.3μm程度の粒
子径の大きい膜しか得られていないことから、高集積デ
バイスの開発に必要なサブミクロンの微細加工に適用で
きない。さらに、塗布成膜であるため、段差部の被覆性
が悪く、配線断線等の問題がある。したがって、SrB
2Ta29は強誘電特性及び分極反転耐性には優れて
いるものの、強誘電体薄膜材料としては、なお大きな問
題をもっている。
As a material having good ferroelectric properties and excellent polarization reversal resistance, a Bi-based layered oxide material represented by SrBi 2 Ta 2 O 9 has attracted attention. This thin film of SrBi 2 Ta 2 O 9 is manufactured by the MOD method. The MOD method is a film forming method including the following steps. That is, as in the case of the sol-gel method, the organometallic raw materials are mixed so as to have a predetermined film composition, and a raw material solution for coating whose concentration and viscosity are adjusted is prepared. This is spin-coated on a substrate, dried, and then temporarily sintered to remove organic components. This is repeated until a predetermined film thickness is reached, and finally crystallization by main sintering is performed. Therefore,
The control of the film thickness is limited to the thickness of one coating film. (1
The most important problem of SrBi 2 Ta 2 O 9 as a ferroelectric material is that the sintering temperature is extremely high, from 750 ° C. to 800 ° C., and more than one hour. That is, a long sintering time is required. It is thus 650 ° C. in the manufacturing process
When processes such as film formation and heat treatment are performed at the above temperatures for a long time, the interdiffusion reaction between the underlying platinum electrode and the ferroelectric, and furthermore, the silicon or silicon oxide under the underlying electrode and the electrode or the ferroelectric This causes a change in the film composition due to the volatilization of the constituent elements from the ferroelectric thin film, which makes application to an actual device fabrication process difficult. Also,
At present, only a film having a surface morphology of about 0.3 μm and a large particle diameter is obtained, so that it cannot be applied to sub-micron fine processing required for development of a highly integrated device. Further, since the film is formed by coating, the step coverage is poor and there is a problem such as disconnection of the wiring. Therefore, SrB
Although i 2 Ta 2 O 9 is excellent in ferroelectric properties and polarization inversion resistance, it still has a serious problem as a ferroelectric thin film material.

【0007】また、現在、強誘電体不揮発メモリの高集
積化を実現するために、MOSトランジスタと強誘電体
キャパシタとの間の配線に多結晶シリコンを用いること
が検討されているが、上記SrBi2Ta29のような
長時間の高温プロセスで強誘電体薄膜を作製するもので
は、配線用の多結晶シリコンと強誘電体薄膜の間での相
互拡散による特性劣化が起こるという問題がある。この
ような問題を解消するために各種の拡散バリア層を挿入
した構造が検討されているが、それでも、強誘電体薄膜
の成膜温度は650℃までが許容範囲であり、他の熱処
理工程においても短時間であれば700℃程度が限界と
考えられる。しかしながら、現状では、上記のSrBi
2Ta29や他の強誘電体薄膜では、一般的に成膜温度
が高いほど、結晶性と共に強誘電特性も向上するので、
成膜温度を下げると、結晶性や強誘電特性が劣化してし
まい、強誘電体薄膜における強誘電特性の向上と低温成
膜を両立させることは困難である。
At present, in order to realize high integration of a ferroelectric nonvolatile memory, the use of polycrystalline silicon for a wiring between a MOS transistor and a ferroelectric capacitor has been studied. In the case of producing a ferroelectric thin film by a long-time high-temperature process such as 2 Ta 2 O 9 , there is a problem that characteristic deterioration occurs due to mutual diffusion between polycrystalline silicon for wiring and the ferroelectric thin film. . In order to solve such a problem, a structure in which various diffusion barrier layers are inserted has been studied. However, the film formation temperature of the ferroelectric thin film is still within an allowable range up to 650 ° C. If the time is short, about 700 ° C. is considered to be the limit. However, at present, the aforementioned SrBi
In the case of 2 Ta 2 O 9 and other ferroelectric thin films, generally, the higher the film formation temperature, the better the crystallinity and the ferroelectric characteristics.
If the film forming temperature is lowered, the crystallinity and the ferroelectric properties deteriorate, and it is difficult to achieve both the improvement of the ferroelectric properties of the ferroelectric thin film and the low-temperature film forming.

【0008】他方、リーク電流や分極反転耐性に悪影響
を及ぼすPbを含まない酸化物強誘電体として、層状ペ
ロブスカイト構造を有するBi4Ti312がある。この
Bi4Ti312は、異方性の強い層状ペロブスカイト構
造(斜方晶系/格子定数:a=5.411Å、b=5.
448Å、c=32.83Å)をもつ強誘電体であり、
その単結晶の強誘電性はa軸方向に残留自発分極Pr=
50μC/cm2、抗電場Ec=50kV/cmと、上
記のビスマス系酸化物強誘電体の中でも最も大きい自発
分極をもち、優れた特性を示すものである。したがっ
て、このBi4Ti312のもつ大きな自発分極を強誘電
体不揮発性メモリ等に応用するためには、基板に垂直方
向に結晶のa軸成分を多くもつようにすることが望まし
い。
On the other hand, Bi 4 Ti 3 O 12 having a layered perovskite structure is an oxide ferroelectric containing no Pb that adversely affects leakage current and polarization reversal resistance. This Bi 4 Ti 3 O 12 has a layered perovskite structure with strong anisotropy (orthogonal system / lattice constant: a = 5.411Å, b = 5.
448 °, c = 32.83 °)
The ferroelectricity of the single crystal is based on the residual spontaneous polarization Pr =
It has the largest spontaneous polarization among the above-mentioned bismuth-based oxide ferroelectrics at 50 μC / cm 2 and coercive electric field Ec = 50 kV / cm, and shows excellent characteristics. Therefore, in order to apply the large spontaneous polarization of Bi 4 Ti 3 O 12 to a ferroelectric nonvolatile memory or the like, it is desirable to have a large number of a-axis components of the crystal in a direction perpendicular to the substrate.

【0009】Bi4Ti312の薄膜化は、これまでに
も、MOCVD法やゾル−ゲル法により試みられている
が、それらのほとんどが、a軸配向膜よりも自発分極が
小さいc軸配向膜である。また、従来のゾルーゲル法で
は、良好な強誘電特性を得るために650℃以上の熱処
理が必要であり、更に膜表面モフォロジーは0.5μm
程度の結晶粒からなるので、微細加工を必要とする高集
積デバイスには適用するのは困難である。一方、MOC
VD法により、c軸配向のBi4Ti312薄膜が基板温
度600℃以上で、Pt/SiO2/Si基板やPt基
板上に作製されているが、これらの基板は、そのまま実
際のデバイス構造に適用できるものではない。すなわ
ち、Pt/Ti/SiO2/Si基板のように、Pt電
極層とその下のSiO2との接着強度を確保するための
Ti膜等の接着層が必要である。ところが、このような
接着層を設けたPt電極基板上に、Bi4Ti312薄膜
をMOCVD法により作製した場合、その膜表面モフォ
ロジーは、粗大結晶粒からなると共に、パイロクロア相
(Bi2Ti27)が発生し易くなることが報告されて
いる(Jpn.J.Appl.Phys.,32,19
93,pp.4086、及びJ.Ceramic So
c.Japan,102,1994,pp.512参
照)。膜表面モフォロジーが粗大結晶粒からなると、微
細加工を必要とする高集積デバイスには適用できないば
かりか、薄い膜厚ではピンホールの原因となり、リーク
電流の発生をもたらことになる。したがって、このよう
な従来技術では、200nm以下の薄い膜厚で良好な強
誘電特性を有する強誘電体薄膜を実現することは困難な
状況である。
Although thinning of Bi 4 Ti 3 O 12 has been attempted by the MOCVD method or the sol-gel method, most of them have a c-axis whose spontaneous polarization is smaller than that of the a-axis oriented film. It is an alignment film. Further, in the conventional sol-gel method, a heat treatment at 650 ° C. or more is required to obtain good ferroelectric properties, and the film surface morphology is 0.5 μm
It is difficult to apply to a highly integrated device requiring fine processing because it is composed of crystal grains of the order of magnitude. On the other hand, MOC
By the VD method, a c-axis oriented Bi 4 Ti 3 O 12 thin film is formed on a Pt / SiO 2 / Si substrate or a Pt substrate at a substrate temperature of 600 ° C. or higher. It is not applicable to the structure. That is, like a Pt / Ti / SiO 2 / Si substrate, an adhesive layer such as a Ti film for securing the adhesive strength between the Pt electrode layer and the underlying SiO 2 is required. However, when a Bi 4 Ti 3 O 12 thin film is formed by MOCVD on a Pt electrode substrate provided with such an adhesive layer, the film surface morphology is composed of coarse crystal grains and a pyrochlore phase (Bi 2 Ti 2 O 7 ) is reported to be more likely to occur (Jpn. J. Appl. Phys., 32, 19).
93, p. 4086; Ceramic So
c. Japan, 102, 1994 pp. 512). If the film surface morphology is composed of coarse crystal grains, it cannot be applied to a highly integrated device requiring fine processing, and if the film thickness is small, it causes a pinhole and causes a leakage current. Therefore, it is difficult to realize a ferroelectric thin film having good ferroelectric properties with a thin film thickness of 200 nm or less in such a conventional technique.

【0010】[0010]

【発明が解決しようとする課題】以上のように、上記従
来技術では、強誘電体薄膜を高集積デバイスに適用する
のに、微細加工や低リーク電流のために必要な薄膜表面
の緻密性や平坦性、大きな残留自発分極、低温成膜プロ
セス等の様々な条件を十分に満たすものが得られていな
いという課題を有している。
As described above, in the above prior art, in order to apply a ferroelectric thin film to a highly integrated device, the fineness of the surface of the thin film required for fine processing and low leakage current is reduced. There is a problem that one that sufficiently satisfies various conditions such as flatness, large residual spontaneous polarization, and low-temperature film forming process has not been obtained.

【0011】本発明は、上記のような課題を解決するた
めになされたものであって、薄膜の表面が緻密で平坦で
リーク電流特性にに優れ、かつ十分に大きな残留自発分
極を示す強誘電体薄膜を低温プロセスで作製可能な強誘
電薄膜基板、その製造方法、及び前記強誘電体薄膜を用
いたキャパシタ構造素子を提供することを目的としてい
る。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a ferroelectric thin film having a dense and flat surface, excellent leakage current characteristics, and exhibiting a sufficiently large residual spontaneous polarization. It is an object of the present invention to provide a ferroelectric thin film substrate capable of producing a body thin film by a low-temperature process, a method of manufacturing the same, and a capacitor structure element using the ferroelectric thin film.

【0012】[0012]

【課題を解決するための手段】上記課題を解決するた
め、本発明では、強誘電体薄膜を、強誘電体と常誘電体
とを混在させた膜によって構成している。
In order to solve the above-mentioned problems, in the present invention, the ferroelectric thin film is constituted by a film in which a ferroelectric and a paraelectric are mixed.

【0013】さらに、本発明では、上記の強誘電体薄膜
において、強誘電体をペロブスカイト構造又は層状ペロ
ブスカイト構造を有するものとしている。
Further, according to the present invention, in the above-mentioned ferroelectric thin film, the ferroelectric has a perovskite structure or a layered perovskite structure.

【0014】さらに、本発明では、上記の強誘電体薄膜
において、常誘電体の構成元素を前記強誘電体の構成元
素の一部又は全部と同一元素としている。
Further, in the present invention, in the above ferroelectric thin film, the constituent elements of the paraelectric are the same as some or all of the constituent elements of the ferroelectric.

【0015】さらに、本発明では、上記の強誘電体薄膜
において、強誘電体薄膜を構成する材料の組成が、強誘
電体材料の化学量論組成からずれているものを用いてい
る。
Further, in the present invention, in the above-mentioned ferroelectric thin film, the composition of the material constituting the ferroelectric thin film is different from the stoichiometric composition of the ferroelectric material.

【0016】本発明では、強誘電体と常誘電体とが混在
してなる強誘電体薄膜において、前記強誘電体がチタン
酸ビスマスBi4Ti312から成り、前記常誘電体がパ
イロクロア構造のチタン酸ビスマスBi2Ti27 及び
アモルファス構造のチタン酸ビスマスの混在から成るこ
とを特徴とする。
[0016] In the present invention, the strength in the ferroelectric thin film and the dielectric and paraelectric become mixed, the ferroelectric is made of bismuth titanate Bi 4 Ti 3 0 12, wherein the paraelectric pyrochlore structure this made from mixed bismuth titanate of bismuth titanate Bi 2 Ti 2 O 7 and <br/> amorphous structure
And features.

【0017】また、本発明では、MOCVD法を用い基
板温度を400℃から500℃として基板上に強誘電体
と常誘電体とが混在して成る強誘電体薄膜を形成する工
程を含んだ強誘電体薄膜の製造方法としている。
In the present invention, a ferroelectric thin film including a ferroelectric substance and a paraelectric substance is formed on a substrate at a substrate temperature of 400 ° C. to 500 ° C. by MOCVD. It is a method of manufacturing a dielectric thin film.

【0018】また、本発明にかかる強誘電体薄膜の製造
方法は、第1の原料を用いたMOCVD法により、基板
温度を500℃から650℃として基板上にペロブスカ
イト構造又は層状ペロブスカイト構造の強誘電体薄膜を
形成した後、該強誘電体薄膜上に第1の原料と同一原料
を用いたMOCVD法により、基板温度を400℃から
500℃としてペロブスカイト構造又は層状ペロブスカ
イト構造の強誘電体と、パイロクロア構造またはアモル
ファス構造の常誘電体とが混在して成る強誘電体薄膜を
形成する工程を含むことを特徴とする
Further, the production of the ferroelectric thin film according to the present invention.
The method uses the MOCVD method using the first raw material,
The temperature was set from 500 ° C to 650 ° C,
A ferroelectric thin film with a site structure or layered perovskite structure
After forming, the same material as the first material is formed on the ferroelectric thin film.
Substrate temperature from 400 ° C by MOCVD method using
Perovskite structure or layered perovska at 500 ° C
And ferroelectric with pyrochlore or
A ferroelectric thin film composed of a mixture of
It is characterized by including the step of forming .

【0019】また、基板上に導電性材料から成る下部電
極を配置し、その下部電極上に上記の強誘電体薄膜を配
置し、その強誘電体薄膜上に導電性材料から成る上部電
極を配置して、キャパシタ構造素子を構成している。
Further, a lower electrode made of a conductive material is arranged on a substrate, the ferroelectric thin film is arranged on the lower electrode, and an upper electrode made of a conductive material is arranged on the ferroelectric thin film. Thus, a capacitor structure element is formed.

【0020】[0020]

【作用】本発明の強誘電体薄膜によれば、強誘電体と常
誘電体とを混在させることにより、十分な強誘電性を保
ち、かつ、薄膜の平滑性・緻密性に優れた強誘電体薄膜
を得ることができる。
According to the ferroelectric thin film of the present invention, by mixing a ferroelectric and a paraelectric, sufficient ferroelectricity is maintained, and the ferroelectric thin film has excellent smoothness and denseness. A body thin film can be obtained.

【0021】すなわち、通常の強誘電体のみから成る強
誘電体薄膜では、その形成時、強誘電体の成長におい
て、結晶粒の粗大化に伴い、結晶粒子間に隙間が発生
し、これが原因となり、薄膜の平滑性や緻密性を劣化さ
せる。そして、このような強誘電体薄膜をもちいた素子
では、強誘電体薄膜においてピンホールが発生し、リー
ク電流増大の要因となっている。そこで、このような強
誘電体の結晶粒子間の隙間を緻密な常電導体で埋めるよ
うに、強誘電体中に常誘電体を介在させることにより、
強誘電体薄膜の強誘電性を劣化させることなく、薄膜の
平滑性や緻密性を改善することができ、リーク電流特性
に優れた素子を実現することができる。
That is, in a ferroelectric thin film made of only a normal ferroelectric substance, a gap is generated between the crystal grains during the formation of the ferroelectric substance in the growth of the ferroelectric substance due to the coarsening of the crystal grains. This deteriorates the smoothness and denseness of the thin film. In an element using such a ferroelectric thin film, pinholes occur in the ferroelectric thin film, which causes an increase in leak current. Therefore, by interposing a paraelectric substance in the ferroelectric substance so as to fill the gap between the crystal grains of the ferroelectric substance with a dense normal conductor,
The smoothness and denseness of the thin film can be improved without deteriorating the ferroelectricity of the ferroelectric thin film, and an element having excellent leakage current characteristics can be realized.

【0022】このように本発明の強誘電体薄膜によれ
ば、薄膜の平滑性・緻密性に優れているので、微細加工
が可能になり、様々な高集積デバイスへの応用が可能に
なる。さらに、薄膜の平滑性・緻密性に優れているの
で、本発明の強誘電体薄膜を用いてデバイス素子を構成
すれば、リーク電流特性に優れた素子を実現できる。
As described above, according to the ferroelectric thin film of the present invention, since the thin film is excellent in smoothness and denseness, it can be finely processed and can be applied to various highly integrated devices. Furthermore, since the thin film is excellent in smoothness and denseness, if a device element is formed using the ferroelectric thin film of the present invention, an element having excellent leakage current characteristics can be realized.

【0023】本発明の強誘電体薄膜は、MOCVD法を
用いた成膜において、基板温度を従来よりも低温の40
0℃から500℃とするという製造方法により、実現す
ることができる。
The film thickness of the ferroelectric thin film of the present invention is set to a value lower than that of the conventional one by 40.degree.
This can be realized by a manufacturing method in which the temperature is set from 0 ° C to 500 ° C.

【0024】すなわち、MOCVD法による成膜におい
て、従来よりも低温の基板温度とすることにより、強誘
電体と常誘電体とが混在した強誘電体薄膜を形成するこ
とができるが、この際に、基板温度が低温であるため常
誘電体相が粗大結晶粒を形成することはない。また、常
誘電体相としては、微小な結晶粒のほかに、アモルファ
ス構造のものも含まれることが考えられる。
That is, in film formation by the MOCVD method, a ferroelectric thin film in which a ferroelectric substance and a paraelectric substance are mixed can be formed by setting the substrate temperature lower than the conventional one. Since the substrate temperature is low, the paraelectric phase does not form coarse crystal grains. The paraelectric phase may include not only fine crystal grains but also an amorphous structure.

【0025】このような本発明の強誘電体薄膜の製造方
法によれば、500℃以下という、低温プロセスで強誘
電体薄膜を形成できるので、複数の素子を備えた高集積
デバイスにおいて、他の素子を損傷することがなく、高
集積デバイスへの応用が可能になるばかりか、設計の自
由度を著しく向上させることができる。
According to such a method of manufacturing a ferroelectric thin film of the present invention, a ferroelectric thin film can be formed by a low-temperature process of 500 ° C. or less. The device can be applied to a highly integrated device without damaging the element, and the degree of freedom in design can be significantly improved.

【0026】また、MOCVD法を用いた成膜におい
て、MOCVD法を用い基板温度を500℃から650
℃として基板上に強誘電体薄膜を形成した後、その強誘
電体薄膜上にMOCVD法を用い基板温度を400℃か
ら500℃として強誘電体と常誘電体とが混在して成る
強誘電体薄膜を形成するという製造方法によっても、上
記の本発明の強誘電体薄膜を得ることができる。
In the film formation using the MOCVD method, the substrate temperature is raised from 500 ° C. to 650 using the MOCVD method.
After forming a ferroelectric thin film on a substrate at a temperature of 400 ° C., a ferroelectric material comprising a mixture of a ferroelectric and a paraelectric is formed on the ferroelectric thin film by MOCVD using a substrate temperature of 400 ° C. to 500 ° C. The above-described ferroelectric thin film of the present invention can also be obtained by a manufacturing method of forming a thin film.

【0027】この本発明の製造方法によれば、上述の製
造方法よりも強誘電体薄膜の強誘電性を高めることがで
きるが、これは、上述の製造方法よりもやや高い基板温
度で強誘電体薄膜の一部を形成しているので、強誘電体
の成長を促進させて、強誘電体薄膜の強誘電性を更に高
めることができるものと考えられる。
According to the manufacturing method of the present invention, the ferroelectric thin film can have higher ferroelectricity than the above-described manufacturing method. It is considered that since a part of the body thin film is formed, the growth of the ferroelectric can be promoted, and the ferroelectricity of the ferroelectric thin film can be further enhanced.

【0028】また、この製造方法の基板温度は、上述の
ものよりもやや高いが、十分に高集積デバイスへの応用
が可能なものであるので、この温度域での強誘電体薄膜
形成プロセスが許容され、より高い強誘電性が求められ
るものに有効である。
Although the substrate temperature of this manufacturing method is slightly higher than that described above, it can be applied to a sufficiently highly integrated device. Acceptable and effective for those requiring higher ferroelectricity.

【0029】[0029]

【実施例】以下、本発明の一実施例について、図面を参
照して説明する。図1は、本発明の第1の実施例である
キャパシタ構造素子の構造を示す図である。図1に示す
ように、このキャパシタ構造素子は、シリコン(Si)
基板1上に、酸化シリコン(SiO2)層2、接着層
3、下部電極4、強誘電体と常誘電体と混在した強誘電
体薄膜5、上部電極6が、それぞれ順次形成されている
ものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a view showing the structure of a capacitor element according to a first embodiment of the present invention. As shown in FIG. 1, this capacitor structure element is made of silicon (Si).
On a substrate 1, a silicon oxide (SiO 2 ) layer 2, an adhesive layer 3, a lower electrode 4, a ferroelectric thin film 5 in which a ferroelectric and a paraelectric are mixed, and an upper electrode 6 are sequentially formed, respectively. It is.

【0030】第1の実施例では、シリコン基板1として
はシリコン単結晶ウエハを用い、SiO2層2としては
シリコン単結晶ウエハ表面を熱酸化して得られる酸化シ
リコン薄膜を用いていた。また、接着層3としてはタン
タル(Ta)薄膜を、下部電極4としては白金(Pt)
薄膜を、強誘電体と常誘電体とが混在した強誘電体薄膜
5としてはチタン酸ビスマス薄膜を、上部電極6として
は白金(Pt)薄膜をそれぞれ用いた。
In the first embodiment, a silicon single crystal wafer was used as the silicon substrate 1, and a silicon oxide thin film obtained by thermally oxidizing the surface of the silicon single crystal wafer was used as the SiO 2 layer 2. A tantalum (Ta) thin film is used as the adhesive layer 3, and platinum (Pt) is used as the lower electrode 4.
As the thin film, a bismuth titanate thin film was used as the ferroelectric thin film 5 in which a ferroelectric substance and a paraelectric substance were mixed, and a platinum (Pt) thin film was used as the upper electrode 6.

【0031】次に、図1に示した第1の実施例のキャパ
シタ素子の製造方法について説明する。まず、Pt/T
a/SiO2/Si基板の作製について説明する。シリ
コン基板1であるシリコン単結晶ウエハ(100)面の
表面を熱酸化することにより、膜厚200nmのSiO
2層2を形成する。そして、接着層3であるTa薄膜を
膜厚30nmで、そして、下部電極層4であるPt(1
11)薄膜を膜厚200nmで、それぞれスパッタ法に
より形成した。
Next, a method of manufacturing the capacitor element of the first embodiment shown in FIG. 1 will be described. First, Pt / T
The fabrication of the a / SiO 2 / Si substrate will be described. The surface of the silicon single crystal wafer (100), which is the silicon substrate 1, is thermally oxidized to form a 200 nm-thick SiO 2 film.
Two layers 2 are formed. Then, a Ta thin film serving as the adhesive layer 3 is formed to have a thickness of 30 nm, and Pt (1
11) A thin film having a thickness of 200 nm was formed by a sputtering method.

【0032】なお、ここで、これらの材料や膜厚は、本
実施例に限定されるものではなく、シリコン単結晶基板
の代わりに多結晶シリコン基板やGaAs基板等を用い
ても良い。また、接着層は、成膜中に基板と下部電極層
との熱膨張率が異なることに起因する膜の剥離を防止す
るものであり、膜厚は膜の剥離を防止できる程度であれ
ば良く、材料についてもTa以外にチタン(Ti)等を
用いることできるが、本実施例の場合、TiとPtとの
合金が形成されるのでTaを用いるのが好ましい。ま
た、絶縁層に用いたSiO2層は、熱酸化により作製さ
れたものでなくても良く、スパッタ法、真空蒸着法、M
OCVD法等により形成されたSiO2膜や窒化シリコ
ン膜等を用いることができ、材料も膜厚も充分に絶縁性
を有するものであれば良い。
Here, these materials and film thickness are not limited to the present embodiment, and a polycrystalline silicon substrate or a GaAs substrate may be used instead of the silicon single crystal substrate. In addition, the adhesive layer is for preventing peeling of the film due to a difference in the coefficient of thermal expansion between the substrate and the lower electrode layer during film formation, and the film thickness only needs to be large enough to prevent peeling of the film. As for the material, titanium (Ti) or the like can be used other than Ta, but in the case of this embodiment, it is preferable to use Ta because an alloy of Ti and Pt is formed. Further, the SiO 2 layer used for the insulating layer may not be formed by thermal oxidation, but may be formed by a sputtering method, a vacuum deposition method,
An SiO 2 film, a silicon nitride film, or the like formed by an OCVD method or the like can be used, and any material and thickness may be used as long as they have sufficient insulating properties.

【0033】また、下部電極についても、膜厚は充分に
電極層として機能できる程度あれば良く、材料はPtに
限定されるものでなく、通常の電極材料に用いられる導
電性材料で良いが、他の薄膜との関連で適宜選択でき得
るものである。また、成膜方法も、ここまでは、シリコ
ン熱酸化やスパッタ法に限定されるものでなく、真空蒸
着法等の通常の薄膜形成技術を用いて行っても良い。ま
た、基板構造も上記のものに限定されるものではない。
The lower electrode may have a thickness sufficient to function as an electrode layer. The material is not limited to Pt, but may be a conductive material used for ordinary electrode materials. It can be appropriately selected in relation to other thin films. Further, the film formation method is not limited to the silicon thermal oxidation or the sputtering method so far, but may be performed by using a normal thin film forming technique such as a vacuum evaporation method. Further, the substrate structure is not limited to the above.

【0034】次いで、このようにして作製したPt/T
a/SiO2/Si基板の上に、強誘電体と常誘電体が
混在した強誘電体薄膜であるチタン酸ビスマス薄膜をM
OCVD法により形成した。このときのMOCVD法に
よる成膜における原料の供給条件を表1に示す。
Next, the thus prepared Pt / T
On a / SiO 2 / Si substrate, a bismuth titanate thin film, which is a ferroelectric thin film in which a ferroelectric
It was formed by the OCVD method. Table 1 shows the supply conditions of the raw materials in the film formation by the MOCVD method at this time.

【0035】[0035]

【表1】 [Table 1]

【0036】チタン酸ビスマス薄膜の成膜は、表1に示
すようにビスマス原料としてトリオルトトリルビリルビ
スマス(Bi(o−OC773)を、チタン原料とし
てチタンイソプロポキサイド(Ti(i−OC
374)をそれぞれ用いて、これらの原料を表1に示
す原料温度にそれぞれ加熱気化して(ビスマス原料16
0℃、チタン原料50℃)、キャリアガスであるアルゴ
ン(Ar)ガスと反応ガスである酸素(O2)ガスと共
に成膜室内に供給した。ここで、Arガス供給時の流量
はBi原料に対して200sccm、Ti原料に対して
50sccmとし、O2ガス供給時の流量は1000s
ccmとした。なお、これらの成膜工程において、成膜
室内の真空度は、10Torr以上であると気相反応が
起こりやすくなるので、5Torrとした。
As shown in Table 1, the bismuth titanate thin film was formed by using triortho tolyl bilyl bismuth (Bi (o-OC 7 H 7 ) 3 ) as a bismuth raw material and titanium isopropoxide (Ti ( i-OC
Using 3 H 7 ) 4 ), these raw materials were heated and vaporized to the raw material temperatures shown in Table 1, respectively (bismuth raw material 16).
(0 ° C., titanium raw material 50 ° C.), an argon (Ar) gas as a carrier gas, and an oxygen (O 2 ) gas as a reaction gas were supplied into the film formation chamber. Here, the flow rate at the time of supplying the Ar gas was set to 200 sccm for the Bi raw material and 50 sccm for the Ti raw material, and the flow rate at the time of supplying the O 2 gas was 1000 s.
ccm. Note that, in these film forming steps, the degree of vacuum in the film forming chamber is set to 5 Torr because a gas phase reaction easily occurs when the pressure is 10 Torr or more.

【0037】このような条件で、成膜温度即ち基板温度
を420℃に設定し、約1時間成膜を行い、200nm
の膜厚のチタン酸ビスマス薄膜を形成した。
Under these conditions, the film formation temperature, that is, the substrate temperature is set to 420 ° C., and the film formation is performed for about 1 hour.
A bismuth titanate thin film having the following film thickness was formed.

【0038】このようにして形成したチタン酸ビスマス
薄膜について、X線回折による結晶性の観察と、SEM
(走査型電子顕微鏡)による表面モフォロジーの観察を
行った。このときのX線回折による観察結果を図2に、
SEMによる観察結果を図3にそれぞれ示す。
Observation of the crystallinity of the bismuth titanate thin film thus formed by X-ray diffraction and SEM
The surface morphology was observed by (scanning electron microscope). FIG. 2 shows the observation result by X-ray diffraction at this time.
FIG. 3 shows the results of observation by SEM.

【0039】図2において、縦軸はX線回折強度(a.
u.)であり、横軸は回折角度2θ(deg)である。
そして、(00n)(nは整数)はBi4Ti312のc
軸配向による回折ピークを表し、(117)はBi4
312のa軸成分を含むランダムな配向による回折ピ
ークであり、(nnn)は(111)配向のBi2Ti2
7(パイロクロア相)による回折ピークを表し、2θ
=40度(deg)付近の回折ピークは下部電極のPt
によるものである。なお、Bi4Ti312は層状ペロブ
スカイト構造の強誘電体であり、パイロクロア相のBi
2Ti27は常誘電体である。
In FIG. 2, the vertical axis represents the X-ray diffraction intensity (a.
u.), and the horizontal axis is the diffraction angle 2θ (deg).
(00n) (n is an integer) is the c of Bi 4 Ti 3 O 12
(117) indicates a Bi 4 T
It is a diffraction peak due to random orientation including the a-axis component of i 3 O 12 , and (nnn) is Bi 2 Ti 2 of (111) orientation.
Represents a diffraction peak due to O 7 (pyrochlore phase), and represents 2θ
= The diffraction peak around 40 degrees (deg) is the Pt of the lower electrode.
It is due to. Note that Bi 4 Ti 3 O 12 is a ferroelectric material having a layered perovskite structure, and Bi 4 Ti 3 O 12 has a pyrochlore phase of Bi.
2 Ti 2 O 7 is a paraelectric.

【0040】図2に示したX線回折パターンによれば、
本実施例によって作製されたチタン酸ビスマス薄膜の中
には、c軸配向やランダムな配向、即ちランダム配向の
強誘電体Bi4Ti312と、(111)配向の常誘電体
(パイロクロア)Bi2Ti27との両方が混在してい
ることがわかる。
According to the X-ray diffraction pattern shown in FIG.
Among the bismuth titanate thin films prepared according to the present embodiment, there are a ferroelectric Bi 4 Ti 3 O 12 having a c-axis orientation and a random orientation, ie, a random orientation, and a paraelectric (pyrochlore) having a (111) orientation. It can be seen that both Bi 2 Ti 2 O 7 are present.

【0041】なお、組成分析装置EPMAによる組成分
析の結果、Bi/Ti組成比は、強誘電体Bi4Ti3
12の化学量論組成であれば1.3、常誘電体(パイロク
ロア)Bi2Ti27の化学量論組成であれば1.0と
なるはずであるが、本実施例のチタン酸ビスマス薄膜の
Bi/Ti組成比では、強誘電体Bi4Ti312の化学
量論組成からずれた0.8となった。このように、Bi
/Ti比が、強誘電体Bi4Ti312の1.3と常誘電
体(パイロクロア)Bi2Ti27の1.0のいずれよ
りも小さくなっているのは、強誘電体Bi4Ti312
他に常誘電体Bi2Ti27が混在しているだけでな
く、常誘電性を示す非晶質のチタン酸ビスマスも混在し
ていることが考えられる。
As a result of the composition analysis by the composition analyzer EPMA, the Bi / Ti composition ratio was changed to the ferroelectric Bi 4 Ti 3 O.
The stoichiometric composition of the stoichiometric composition should be 1.3 for the stoichiometric composition of 12 and 1.0 for the stoichiometric composition of the paraelectric (pyrochlore) Bi 2 Ti 2 O 7. The Bi / Ti composition ratio of the thin film was 0.8, which was shifted from the stoichiometric composition of the ferroelectric Bi 4 Ti 3 O 12 . Thus, Bi
The reason why the / Ti ratio is smaller than 1.3 of the ferroelectric Bi 4 Ti 3 O 12 and 1.0 of the paraelectric (pyrochlore) Bi 2 Ti 2 O 7 is that the ferroelectric Bi It is conceivable that not only the paraelectric substance Bi 2 Ti 2 O 7 but also amorphous bismuth titanate exhibiting paraelectric property is mixed in addition to 4 Ti 3 O 12 .

【0042】また、図3によれば、このチタン酸ビスマ
ス薄膜の表面は、粒径が約0.1μmと、非常に平滑性
に優れた緻密な薄膜になっていることがわかる。これ
は、後述する比較例との比較すれば明らかである。
FIG. 3 shows that the surface of this bismuth titanate thin film is a dense thin film having a particle size of about 0.1 μm, which is extremely excellent in smoothness. This is clear from comparison with a comparative example described later.

【0043】次いで、上記のようにして、Pt/Ta/
SiO2/Si基板の上に形成したチタン酸ビスマス強
誘電体薄膜の上に、上部電極6としてPt電極(100
μm)を真空蒸着法により形成して、図1に示すような
キャパシタ構造素子を作製し、その電気特性の評価を行
った。なお、ここで形成した上部電極6についても、下
部電極2と同様、膜厚は充分に電極として機能できる程
度であれば良く、材料はPtに限定されるものでなく、
通常の電極材料に用いられる導電性材料で良く、また成
膜方法も真空蒸着法の他スパッタ法等を用いることがで
きる。
Next, as described above, Pt / Ta /
On a bismuth titanate ferroelectric thin film formed on a SiO 2 / Si substrate, a Pt electrode (100
μm) was formed by a vacuum evaporation method to produce a capacitor structure element as shown in FIG. 1, and its electrical characteristics were evaluated. Note that the upper electrode 6 formed here also needs to have a thickness enough to function as an electrode similarly to the lower electrode 2, and the material is not limited to Pt.
A conductive material used for a normal electrode material may be used, and a film forming method such as a vacuum evaporation method and a sputtering method can be used.

【0044】図1に示した下部電極4と上部電極6との
間に電圧を印加して強誘電特性を評価した結果、図4の
(a)に示すような強誘電性ヒステリシス曲線を示し
た。すなわち、本実施例のキャパシタ構造素子では、3
V印加において、残留自発分極Pr=7.5μC/cm
2、抗電場Ec=70kV/cmという特性を示した。
このPrの値は、Bi4Ti312単結晶(バルク)で報
告されているc軸方向におけるPr=4μC/cm2
比較して、2倍近くの大きい値が得られている。
A voltage was applied between the lower electrode 4 and the upper electrode 6 shown in FIG. 1 to evaluate the ferroelectric characteristics. As a result, a ferroelectric hysteresis curve as shown in FIG. 4A was obtained. . That is, in the capacitor structure element of the present embodiment, 3
When V is applied, the residual spontaneous polarization Pr = 7.5 μC / cm
2. The characteristic of coercive electric field Ec = 70 kV / cm was shown.
The value of Pr is almost twice as large as Pr = 4 μC / cm 2 in the c-axis direction reported for the Bi 4 Ti 3 O 12 single crystal (bulk).

【0045】これは、Bi4Ti312のa軸方向のPr
の値がc軸方向のものより大きいことが知られており、
また本実施例のX線回折観察からランダム配向の強誘電
体Bi4Ti312を示したことから、この7.5μC/
cm2という大きな本実施例のPrは、Bi4Ti312
強誘電体のa軸配向成分が大きく寄与しているためと考
えられる。
This is because Pr 4 in the a-axis direction of Bi 4 Ti 3 O 12
Is known to be larger than that in the c-axis direction,
Further, since the ferroelectric material Bi 4 Ti 3 O 12 of random orientation was shown from the X-ray diffraction observation of this example, this 7.5 μC /
The large Pr of the present embodiment of cm 2 is Bi 4 Ti 3 O 12
It is considered that the a-axis orientation component of the ferroelectric greatly contributed.

【0046】また、この試料において、リーク電流密度
Ilを測定した結果、印加電圧依存性は図5に示すよう
になり、印加電圧3Vで、Il=8×10-7A/cm2
と小さな良好な値が得られた。これは、上述したよう
に、平滑性に優れた緻密なチタン酸ビスマス薄膜となっ
ているので、ピンホールの発生を抑えて、リーク電流特
性を大きく改善できたものと考えられる。
Further, as a result of measuring the leak current density Il of this sample, the applied voltage dependency becomes as shown in FIG. 5, and at an applied voltage of 3 V, Il = 8 × 10 −7 A / cm 2
And small good values were obtained. It is considered that, as described above, since a dense bismuth titanate thin film having excellent smoothness was obtained, pinholes were suppressed, and the leakage current characteristics were greatly improved.

【0047】なお、上記実施例では、MOCVD法によ
るチタン酸ビスマス薄膜の成膜時の基板温度を420℃
としたが、このときの基板温度は400℃〜500℃の
範囲で、上記実施例と同様な良好な結果が得られた。
In the above embodiment, the substrate temperature was 420 ° C. when the bismuth titanate thin film was formed by MOCVD.
However, in this case, when the substrate temperature was in the range of 400 ° C. to 500 ° C., the same good results as in the above example were obtained.

【0048】次に、上記実施例ではMOCVD法による
チタン酸ビスマス薄膜の形成時の基板温度420℃とし
たが、このときの基板温度を600℃として、その他は
上記実施例と同様にして作製した比較例について、チタ
ン酸ビスマス薄膜の観察と電気特性の測定を行った結果
を説明する。なお、比較例のチタン酸ビスマス薄膜の成
膜時間は、上記実施例よりも基板温度が高かったので、
同じ200nmの膜厚を得るのに、約40分間と上記実
施例より短い成膜時間であった。
Next, in the above embodiment, the substrate temperature was 420 ° C. when the bismuth titanate thin film was formed by the MOCVD method. However, the substrate temperature at this time was 600 ° C., and the others were manufactured in the same manner as in the above embodiment. The results of observation of a bismuth titanate thin film and measurement of electrical characteristics will be described for a comparative example. In addition, since the film formation time of the bismuth titanate thin film of the comparative example was higher than the substrate temperature in the above example,
In order to obtain the same film thickness of 200 nm, the film formation time was about 40 minutes, which was shorter than that of the above example.

【0049】図6に比較例のチタン酸ビスマスのX線回
折の観察結果を、図7に比較例のチタン酸ビスマス薄膜
のSEMによる観察結果をそれぞれ示す。
FIG. 6 shows the results of X-ray diffraction of the bismuth titanate of the comparative example, and FIG. 7 shows the results of SEM observation of the bismuth titanate thin film of the comparative example.

【0050】図6によれば、比較例のチタン酸ビスマス
薄膜のX線回折パターンは、c軸配向やランダムな配
向、即ちランダム配向の強誘電体Bi4Ti312のみの
回折ピークしか示しておらず、常誘電体(パイロクロ
ア)Bi2Ti27の存在は確認できない。また、組成
分析装置EPMAによる組成分析の結果、Bi/Ti組
成比は、強誘電体Bi4Ti312の化学量論組成であれ
ば1.3、常誘電体(パイロクロア)Bi2Ti27
化学量論組成であれば1.0となるはずであるが、比較
例のチタン酸ビスマス薄膜のBi/Ti組成比では、強
誘電体Bi4Ti312の化学量論組成と一致した1.3
となり、強誘電体Bi4Ti312のみが存在しており、
常誘電体(パイロクロア)Bi2Ti27が混在してい
ないと考えられる。
According to FIG. 6, the X-ray diffraction pattern of the bismuth titanate thin film of the comparative example shows only the diffraction peak of the ferroelectric Bi 4 Ti 3 O 12 having c-axis orientation or random orientation, that is, random orientation. No existence of paraelectric (pyrochlore) Bi 2 Ti 2 O 7 can be confirmed. As a result of the composition analysis by the composition analyzer EPMA, the Bi / Ti composition ratio is 1.3 if the stoichiometric composition of the ferroelectric Bi 4 Ti 3 O 12 , and the paraelectric (pyrochlore) Bi 2 Ti 2 If the stoichiometric composition of O 7 is supposed to be 1.0, the Bi / Ti composition ratio of the bismuth titanate thin film of the comparative example indicates the stoichiometric composition of the ferroelectric Bi 4 Ti 3 O 12. 1.3 matched
And only the ferroelectric Bi 4 Ti 3 O 12 is present,
It is considered that paraelectric (pyrochlore) Bi 2 Ti 2 O 7 is not mixed.

【0051】そして、図7によれば、比較例のチタン酸
ビスマス薄膜の表面は、粒径が約0.5μm以上の粗大
結晶粒子からなるものであった。これと比較すると、上
記実施例の薄膜では、その表面が粒径約0.1μmの結
晶粒からなり、非常に平滑性に優れた緻密な薄膜になっ
ていることわかる。
According to FIG. 7, the surface of the bismuth titanate thin film of the comparative example was composed of coarse crystal grains having a particle size of about 0.5 μm or more. In comparison with this, it can be seen that the surface of the thin film of the above example is formed of crystal grains having a grain size of about 0.1 μm, and is a dense thin film having extremely excellent smoothness.

【0052】また、比較例のキャパシタ構造素子におい
て、上記実施例と同様の条件で、電気特性を測定した結
果、比較例では、印加電圧は3Vでリーク電流密度が1
-4A/cm2台と大きな値となった。これと比較する
と、上記実施例のキャパシタ構造素子が、比較例のもの
より3桁もリーク電気特性に優れていることがわかる。
The electrical characteristics of the capacitor element of the comparative example were measured under the same conditions as in the above example. As a result, in the comparative example, the applied voltage was 3 V and the leak current density was 1
The value was as large as 0 -4 A / cm 2 . In comparison with this, it can be seen that the capacitor structure element of the above example is superior to the comparative example by three orders of magnitude in leakage electric characteristics.

【0053】次に、第2の実施例について説明する。第
2の実施例では、第1の実施例と同様の基板を用い、こ
の上に、MOCVD法によって、チタン酸ビスマス薄膜
を形成した。ただし、上記の第1の実施例では基板温度
を420℃として200nmのチタン酸ビスマス薄膜を
成膜したが、第2の実施例では、基板温度600℃とし
て50nmのチタン酸ビスマスを成膜した後、引き続き
基板温度を420℃として50nmのチタン酸ビスマス
を成膜して、総膜厚100nmのチタン酸ビスマス薄膜
を成膜した。
Next, a second embodiment will be described. In the second embodiment, the same substrate as in the first embodiment was used, and a bismuth titanate thin film was formed thereon by MOCVD. However, in the above-described first embodiment, the substrate temperature was set to 420 ° C. and the 200-nm bismuth titanate thin film was formed. Subsequently, the substrate temperature was set to 420 ° C., and a 50 nm-thick bismuth titanate film was formed to form a 100 nm-thick bismuth titanate thin film.

【0054】第2の実施例のチタン酸ビスマス薄膜につ
いて、X線回折による結晶性の観察と、SEM(走査型
電子顕微鏡)による表面モフォロジーの観察を行った。
このときのX線回折による観察結果を図8に、SEMに
よる観察結果を図9にそれぞれ示す。
With respect to the bismuth titanate thin film of the second embodiment, the crystallinity was observed by X-ray diffraction and the surface morphology was observed by SEM (scanning electron microscope).
FIG. 8 shows an observation result by X-ray diffraction and FIG. 9 shows an observation result by SEM at this time.

【0055】図8のX線回折パターンによれば、第2の
実施例のチタン酸ビスマス薄膜の中には、第1の実施例
と同様、c軸配向やランダムな配向、即ちランダム配向
の強誘電体Bi4Ti312と、(111)配向の常誘電
体(パイロクロア)Bi2Ti27との両方が混在して
いることがわかる。また、それぞれの回折ピークを第1
の実施例と比較すると、第2の実施例では、強誘電体B
4Ti312によるものが大きくなっており、常誘電体
(パイロクロア)Bi2Ti27によるものが小さくな
っている。これは、強誘電体Bi4Ti312と常誘電体
(パイロクロア)Bi2Ti27との混合比が、強誘電
体Bi4Ti312の方が多くなっているためと考えられ
る。
According to the X-ray diffraction pattern of FIG. 8, the bismuth titanate thin film of the second embodiment has c-axis orientation and random orientation, that is, high intensity of random orientation, as in the first embodiment. It can be seen that both dielectric Bi 4 Ti 3 O 12 and (111) oriented paraelectric (pyrochlore) Bi 2 Ti 2 O 7 are mixed. In addition, each diffraction peak is set to the first
As compared with the embodiment of the present invention, in the second embodiment, the ferroelectric B
The thickness due to i 4 Ti 3 O 12 is large, and the thickness due to paraelectric (pyrochlore) Bi 2 Ti 2 O 7 is small. This is because the mixing ratio between the ferroelectric Bi 4 Ti 3 O 12 and the paraelectric (pyrochlore) Bi 2 Ti 2 O 7 is larger in the ferroelectric Bi 4 Ti 3 O 12. Can be

【0056】そして、組成分析装置EPMAによる組成
分析の結果、Bi/Ti組成比は、第2の実施例のチタ
ン酸ビスマス薄膜のBi/Ti組成比では1.0とな
り、第1の実施例の0.8よりも大きい値となった。こ
れは、常誘電体Bi2Ti27又は常誘電体を示す非晶
質のチタン酸ビスマスの混合比が少なくなっているため
と考えられ、X線回折の観察結果と一致する。
As a result of the composition analysis by the composition analyzer EPMA, the Bi / Ti composition ratio was 1.0 in the Bi / Ti composition ratio of the bismuth titanate thin film of the second embodiment. The value was larger than 0.8. This is considered to be because the mixing ratio of the paraelectric Bi 2 Ti 2 O 7 or the amorphous bismuth titanate showing the paraelectric is small, which is consistent with the observation result of the X-ray diffraction.

【0057】また、図3によれば、このチタン酸ビスマ
ス薄膜の表面は、第1の実施例と同様に粒径が約0.1
μmと、非常に平滑性に優れた緻密な薄膜になっている
ことがわかる。
According to FIG. 3, the surface of this bismuth titanate thin film has a particle size of about 0.1 as in the first embodiment.
It can be seen that a dense thin film having an excellent smoothness of μm was formed.

【0058】次いで、第1の実施例と同様に、上部電極
6を形成して、図1に示すようなキャパシタ構造素子と
して、その電気特性の評価を行った。
Next, similarly to the first embodiment, the upper electrode 6 was formed, and the electrical characteristics of the capacitor element as shown in FIG. 1 were evaluated.

【0059】第2の実施例のキャパシタ構造素子の強誘
電特性を、第1の実施例と同様に測定した結果、図4の
(b)に示すような強誘電性ヒステリシス曲線を示し
た。すなわち、第2の実施例のキャパシタ構造素子で
は、3V印加において、残留自発分極Pr=5μC/c
2、抗電場Ec=100kV/cmという特性を示し
た。このPrの値は、チタン酸ビスマス薄膜の膜厚が第
1の実施例の200nmであるのに対して、第2の実施
例では全体で100nmと第1の実施例のものの半分で
あるにもかかわらず、十分に大きな値を示すものであ
る。これは、前述のとおり、強誘電体Bi4Ti312
混合比が多くなり、強誘電性が高められたものと考えら
れる。
The ferroelectric characteristics of the capacitor element of the second embodiment were measured in the same manner as in the first embodiment. As a result, a ferroelectric hysteresis curve as shown in FIG. 4B was shown. That is, in the capacitor structure element of the second embodiment, the residual spontaneous polarization Pr = 5 μC / c when 3 V is applied.
m 2 and coercive electric field Ec = 100 kV / cm. The value of Pr is 200 nm in the second embodiment, whereas the thickness of the bismuth titanate thin film in the first embodiment is 100 nm, which is half of that in the first embodiment. Regardless, it shows a sufficiently large value. This is presumably because the mixing ratio of the ferroelectric Bi 4 Ti 3 O 12 was increased and the ferroelectricity was enhanced, as described above.

【0060】また、リーク電気特性についても、第1の
実施例と同様に、測定を行った結果、リーク電流密度の
Ilの印加電圧依存性は図5に示すようになり、印加電
圧3Vで、Il=6×10-8A/cm2と、第1の実施
例のものより小さな良好な値が得られた。
As for the leakage electric characteristics, as in the first embodiment, as a result of the measurement, the dependency of the leakage current density Il on the applied voltage is as shown in FIG. A good value of Il = 6 × 10 −8 A / cm 2 , which is smaller than that of the first embodiment, was obtained.

【0061】なお、上記第2の実施例では、MOCVD
法によるチタン酸ビスマス薄膜の成膜時の基板温度を、
初めに強誘電体薄膜の一部を形成するときには600℃
とし、その後の強誘電体と常誘電体とが混在した強誘電
体薄膜を形成するときには420℃とした。しかしなが
ら、これらの基板温度は、初めに強誘電体薄膜の一部を
形成するときに500℃〜650℃の範囲とし、また後
の強誘電体と常誘電体とが混在した強誘電体薄膜を形成
するときに400℃〜500℃の範囲としたもので上記
実施例と同様の良好な効果が得られてた。
In the second embodiment, the MOCVD
The substrate temperature at the time of forming the bismuth titanate thin film by the method
600 ° C. when forming a part of the ferroelectric thin film first
The temperature was set to 420 ° C. when a ferroelectric thin film in which a ferroelectric substance and a paraelectric substance were mixed was formed thereafter. However, these substrate temperatures are in the range of 500 ° C. to 650 ° C. when a part of the ferroelectric thin film is first formed, and the ferroelectric thin film in which the ferroelectric and paraelectric are mixed later is used. When forming the film, the temperature was in the range of 400 ° C. to 500 ° C., and the same good effects as in the above example were obtained.

【0062】なお、チタン酸ビスマス薄膜のBi/Ti
組成比については、強誘電体Bi4Ti312の化学量論
組成からずれた0.5から1.1において、本発明の効
果により、良好な特性が得られた。
The bismuth titanate thin film Bi / Ti
Regarding the composition ratio, when the stoichiometric composition of the ferroelectric Bi 4 Ti 3 O 12 was shifted from 0.5 to 1.1, good characteristics were obtained by the effect of the present invention.

【0063】なお、上記実施例では強誘電体としてチタ
ン酸ビスマスBi4Ti312を用いたが、これに限定さ
れるものではなく、PZTやPLZT等のペロブスカイ
ト構造のものでも同様の結果が得られており、また、層
状ペロブスカイト構造として、上記実施例のBi4Ti3
12以外に、SrBi2Nb29、SrBi2Ta29
BaBi2Nb29、BaBi2Ta29、Pb2Bi2
29、PbBi2Ta29、SrBi4Ti415、B
aBi4Ti415、PbBi4Ti415、Na0.5Bi
4.5Ti415、K0.5Bi4.5Ti415、Sr2Bi4
518、Ba2Bi4Ti518、Pb2Bi4Ti518
等の強誘電体も本発明に適用可能である。
In the above embodiment, bismuth titanate Bi 4 Ti 3 O 12 was used as the ferroelectric substance. However, the present invention is not limited to this, and the same result can be obtained with a perovskite structure such as PZT or PLZT. Obtained, and as a layered perovskite structure, the Bi 4 Ti 3
O 12 addition, SrBi 2 Nb 2 O 9, SrBi 2 Ta 2 O 9,
BaBi 2 Nb 2 O 9 , BaBi 2 Ta 2 O 9 , Pb 2 Bi 2 N
b 2 O 9 , PbBi 2 Ta 2 O 9 , SrBi 4 Ti 4 O 15 , B
aBi 4 Ti 4 O 15 , PbBi 4 Ti 4 O 15 , Na 0.5 Bi
4.5 Ti 4 O 15 , K 0.5 Bi 4.5 Ti 4 O 15 , Sr 2 Bi 4 T
i 5 O 18, Ba 2 Bi 4 Ti 5 O 18, Pb 2 Bi 4 Ti 5 O 18
Are also applicable to the present invention.

【0064】なお、上記実施例では、基板としてPt/
Ta/SiO2/Si基板を用いたキャパシタ構造素子
としたが、これに限定されるるものではい。例えば、S
iやGaAs基板に集積回路が形成され、その集積回路
の表面に酸化シリコンや窒化シリコン等の層間絶縁膜が
被覆され、この層間絶縁膜の一部に形成されたコンタク
トホールを介して、集積回路の要素と電気的に接続され
た電極層が層間絶縁膜上に形成され、その電極層上に本
発明の強誘電体薄膜を形成するような構成にしても良
い。即ち、本発明は、上記実施例のキャパシタ構造やト
ランジスタ構造を初めとした集積回路の要素と電気的に
接続した集積回路素子や、様々な高集積デバイスに適用
可能なものである。
In the above embodiment, Pt /
Although a capacitor structure element using a Ta / SiO 2 / Si substrate is used, the invention is not limited to this. For example, S
An integrated circuit is formed on an i or GaAs substrate, the surface of the integrated circuit is covered with an interlayer insulating film such as silicon oxide or silicon nitride, and the integrated circuit is formed through a contact hole formed in a part of the interlayer insulating film. An electrode layer electrically connected to the element may be formed on the interlayer insulating film, and the ferroelectric thin film of the present invention may be formed on the electrode layer. That is, the present invention is applicable to an integrated circuit element electrically connected to the elements of the integrated circuit such as the capacitor structure and the transistor structure of the above embodiment, and various highly integrated devices.

【0065】[0065]

【発明の効果】以上のように、本発明の強誘電体薄膜に
よれば、200μm以下の膜厚においても、十分な強誘
電特性を確保し、かつ平滑性・緻密性に優れた強誘電体
薄膜を実現できるので、リーク電流特性を大幅に向上さ
せることができる。さらに、様々な微細加工プロセスに
対応でき、高集積デバイスに応用するのに有効なもので
ある。
As described above, according to the ferroelectric thin film of the present invention, a ferroelectric film having sufficient ferroelectric properties and excellent in smoothness and denseness even at a film thickness of 200 μm or less. Since a thin film can be realized, the leak current characteristics can be greatly improved. Further, it is applicable to various microfabrication processes and is effective for application to highly integrated devices.

【0066】また、本発明の強誘電体薄膜の製造方法に
よれば、低温プロセスで強誘電体薄膜を形成できるの
で、高集積デバイスに応用することがことが可能とな
る。さらに、従来のMOD法やゾル−ゲル法等の塗布成
膜でなく、MOCVD法を用いているので、大面積の薄
膜を膜厚制御性良く、高速に製造することができるの
で、生産性を著しく向上させることができる。
Further, according to the method of manufacturing a ferroelectric thin film of the present invention, a ferroelectric thin film can be formed by a low-temperature process, so that it can be applied to a highly integrated device. Furthermore, since the MOCVD method is used instead of the conventional MOD method or the sol-gel method for coating and film formation, a large-area thin film can be manufactured with good film thickness controllability and high speed. It can be significantly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の強誘電体薄膜を用いたキャパシタ構造
素子の構造を示す断面概略図である。
FIG. 1 is a schematic sectional view showing the structure of a capacitor structure element using a ferroelectric thin film of the present invention.

【図2】第1の実施例のチタン酸ビスマス薄膜のX線回
折による観察結果を示す図である。
FIG. 2 is a view showing an observation result of a bismuth titanate thin film of a first example by X-ray diffraction.

【図3】第1の実施例のチタン酸ビスマス薄膜表面のS
EMによる観察結果を示す写真である。
FIG. 3 shows S of the bismuth titanate thin film surface of the first embodiment.
It is a photograph which shows the observation result by EM.

【図4】第1の実施例のキャパシタ構造素子の強誘電ヒ
ステリシス曲線(a)及び第2の実施例のキャパシタ構
造素子の強誘電ヒステリシス曲線(b)を示す図であ
る。
FIG. 4 is a diagram showing a ferroelectric hysteresis curve (a) of the capacitor structure element of the first embodiment and a ferroelectric hysteresis curve (b) of the capacitor structure element of the second embodiment.

【図5】第1の実施例のキャパシタ構造素子のリーク電
流密度Ilの印加電圧依存性を示す図である。
FIG. 5 is a diagram showing the applied voltage dependence of the leakage current density Il of the capacitor structure element of the first embodiment.

【図6】比較例のチタン酸ビスマス薄膜のX線回折によ
る観察結果を示す図である。
FIG. 6 is a diagram showing observation results by X-ray diffraction of a bismuth titanate thin film of a comparative example.

【図7】比較例のチタン酸ビスマス薄膜表面のSEMに
よる観察結果を示す写真である。
FIG. 7 is a photograph showing the result of observation of the bismuth titanate thin film surface of the comparative example by SEM.

【図8】第2の実施例のチタン酸ビスマス薄膜のX線回
折による観察結果を示す図である。
FIG. 8 is a diagram showing an observation result by X-ray diffraction of a bismuth titanate thin film of a second example.

【図9】第2の実施例のチタン酸ビスマス薄膜表面のS
EMによる観察結果を示す写真である。
FIG. 9 shows S of the bismuth titanate thin film surface of the second embodiment.
It is a photograph which shows the observation result by EM.

【図10】第2の実施例のキャパシタ構造素子のリーク
電流密度Ilの印加電圧依存性を示す図である。
FIG. 10 is a diagram showing the applied voltage dependency of the leak current density Il of the capacitor structure element of the second embodiment.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 酸化シリコン層 3 接着層 4 下部電極 5 強誘電体薄膜 6 上部電極 Reference Signs List 1 silicon substrate 2 silicon oxide layer 3 adhesive layer 4 lower electrode 5 ferroelectric thin film 6 upper electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/04 H01L 27/04 C 27/10 451 (72)発明者 木場 正義 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平4−132615(JP,A) 特開 平3−141146(JP,A) 特開 平6−329497(JP,A) 特開 平6−29462(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 27/04 H01L 21/822 C01G 29/00 C30B 29/32 H01L 21/31 H01L 21/316 H01L 27/10 451 ────────────────────────────────────────────────── ─── Continued on the front page (51) Int.Cl. 7 Identification symbol FI H01L 27/04 H01L 27/04 C 27/10 451 (72) Inventor Masayoshi Kiba 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka, Sharp JP-A-4-132615 (JP, A) JP-A-3-141146 (JP, A) JP-A-6-329497 (JP, A) JP-A-6-29462 (JP, A A) (58) Field surveyed (Int. Cl. 7 , DB name) H01L 27/04 H01L 21/822 C01G 29/00 C30B 29/32 H01L 21/31 H01L 21/316 H01L 27/10 451

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1の原料を用いたMOCVD法によ
り、基板温度を500℃から650℃として基板上に
ロブスカイト構造又は層状ペロブスカイト構造の強誘電
体薄膜を形成した後、該強誘電体薄膜上に第1の原料と
同一原料を用いたMOCVD法により、基板温度を40
0℃から500℃としてペロブスカイト構造又は層状ペ
ロブスカイト構造の強誘電体と、パイロクロア構造また
はアモルファス構造の常誘電体とが混在して成る強誘電
体薄膜を形成する工程を含むことを特徴とする強誘電体
薄膜の製造方法。
An MOCVD method using a first raw material .
Ri, Bae on the substrate at a substrate temperature of 650 ° C. from 500 ° C.
After forming a ferroelectric thin film having a lobskite structure or a layered perovskite structure, a first raw material is formed on the ferroelectric thin film.
The substrate temperature was set to 40 by the MOCVD method using the same raw material.
Perovskite structure or layered
A ferroelectric with a lobskite structure and a pyrochlore structure or
A method of manufacturing a ferroelectric thin film, comprising a step of forming a ferroelectric thin film in which a paraelectric having an amorphous structure is mixed.
JP16812095A 1995-06-09 1995-06-09 Manufacturing method of ferroelectric thin film Expired - Fee Related JP3277097B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16812095A JP3277097B2 (en) 1995-06-09 1995-06-09 Manufacturing method of ferroelectric thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16812095A JP3277097B2 (en) 1995-06-09 1995-06-09 Manufacturing method of ferroelectric thin film

Publications (2)

Publication Number Publication Date
JPH08340086A JPH08340086A (en) 1996-12-24
JP3277097B2 true JP3277097B2 (en) 2002-04-22

Family

ID=15862228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16812095A Expired - Fee Related JP3277097B2 (en) 1995-06-09 1995-06-09 Manufacturing method of ferroelectric thin film

Country Status (1)

Country Link
JP (1) JP3277097B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010031913A (en) * 1997-11-10 2001-04-16 가나이 쓰토무 Dielectric element and manufacturing method therefor
US7008669B2 (en) 2001-06-13 2006-03-07 Seiko Epson Corporation Ceramic and method of manufacturing the same, dielectric capacitor, semiconductor device, and element
CN1269215C (en) * 2001-09-05 2006-08-09 精工爱普生株式会社 Ferroelectric memory device and method of manufacturing the same

Also Published As

Publication number Publication date
JPH08340086A (en) 1996-12-24

Similar Documents

Publication Publication Date Title
JP3133922B2 (en) Ferroelectric thin film coated substrate, method of manufacturing the same, and capacitor structure element
JP3480624B2 (en) Ferroelectric thin film coated substrate, method of manufacturing the same, and capacitor structure element
US5821005A (en) Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate
JP3188179B2 (en) Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element
US6608383B2 (en) Semiconductor device including capacitor with lower electrode including iridium and iridium oxide layers
JP3476932B2 (en) Ferroelectric thin film, substrate coated with ferroelectric thin film, and method of manufacturing ferroelectric thin film
US6162293A (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
JP2004214569A (en) Ferroelectric capacitor, method for manufacturing same, and semiconductor device
JP3891603B2 (en) Ferroelectric thin film coated substrate, capacitor structure element, and method for manufacturing ferroelectric thin film coated substrate
JPH10313097A (en) Ferroelectric thin film, manufacture thereof, and device provided therewith
US20040048455A1 (en) Method of making layered superlattice material with improved microstructure
JP2001007299A (en) Lead germanate ferroelectric structure of multilayer electrode and deposition method thereof
JPH10200059A (en) Ferroelectric thin film element and its manufacturing method
JP3299909B2 (en) Multilayer structure electrode using oxide conductor
JP3277097B2 (en) Manufacturing method of ferroelectric thin film
US6890768B2 (en) Method of making layered superlattice material with ultra-thin top layer
JP3292795B2 (en) Method for manufacturing semiconductor memory device
JPH09260516A (en) Substrate covered with ferroelectric thin film and capacitor structure device using the same
JPH11233734A (en) Semiconductor memory element and its manufacture
JPH1012833A (en) Ferroelectric film covered base and its usage
JPH09321234A (en) Ferroelectric thin film device, manufacture thereof and ferroelectric memory device
WO2002073680A2 (en) Method of making layered superlattice material with ultra-thin top layer
JPH1197630A (en) Manufacture of ferroelectric thin film and ferroelectric memory device
JPH10214945A (en) Ferroelectric thin film coated substrate, capacitor structure element and method for manufacturing ferroelectric thin film coated substrate
JP2015053437A (en) Semiconductor device and semiconductor device manufacturing method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees