JP3272931B2 - 液晶駆動回路 - Google Patents
液晶駆動回路Info
- Publication number
- JP3272931B2 JP3272931B2 JP01017796A JP1017796A JP3272931B2 JP 3272931 B2 JP3272931 B2 JP 3272931B2 JP 01017796 A JP01017796 A JP 01017796A JP 1017796 A JP1017796 A JP 1017796A JP 3272931 B2 JP3272931 B2 JP 3272931B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- capacitor
- charge pump
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶素子による表
示部を備えた携帯情報機器等で使用される半導体集積回
路に係り、特に所謂「コンデンサのチャージポンプ方
式」を採用した低消費電力型の液晶駆動回路に関するも
のである。
示部を備えた携帯情報機器等で使用される半導体集積回
路に係り、特に所謂「コンデンサのチャージポンプ方
式」を採用した低消費電力型の液晶駆動回路に関するも
のである。
【０００２】
【従来の技術】従来、例えばページャや携帯電話、電子
手帳等に代表される携帯情報機器の表示手段には、低消
費電力の液晶素子が使用されている。かかる液晶素子の
表示の為の駆動方式としては、数字やアルファベットな
どの低デューティでは、コンデンサを用いた昇降圧回路
を用いた低消費電力方式が主に採用されている。
手帳等に代表される携帯情報機器の表示手段には、低消
費電力の液晶素子が使用されている。かかる液晶素子の
表示の為の駆動方式としては、数字やアルファベットな
どの低デューティでは、コンデンサを用いた昇降圧回路
を用いた低消費電力方式が主に採用されている。
【０００３】これに対して、漢字や文字などの高デュー
ティでは、オペアンプを使用した方式が主に採用されて
いる。従って、かかる高デューティでは、低消費電力化
を実現することが困難である。今日、携帯機器の多機能
化に伴い液晶の大画面化、即ち高デューティ化が進んで
おり、この高デューティについて低消費電力化を実現す
るための技術は嘱望されている。
ティでは、オペアンプを使用した方式が主に採用されて
いる。従って、かかる高デューティでは、低消費電力化
を実現することが困難である。今日、携帯機器の多機能
化に伴い液晶の大画面化、即ち高デューティ化が進んで
おり、この高デューティについて低消費電力化を実現す
るための技術は嘱望されている。
【０００４】ここで、図４には従来技術に係る液晶駆動
回路の構成を示し説明する。同図に於いて、液晶電源生
成用の供給電位Ｖddと基準電位Ｖssとの間には、分割抵
抗４９〜５１と抵抗３５〜３８のいずれか１つ、抵抗５
２，５３が直列に接続されており、各抵抗値に応じた中
間電位を生成する。特に、抵抗４９は液晶の温度補正用
の抵抗であり、一般的にはソフトウェアの制御により、
その抵抗値ＲA を可変させるものである。一般的に、Ｔ
Ｎ(twisted nematic) 及びＳＴＮ(super twisted nemat
ic) の適性バイアスは、
回路の構成を示し説明する。同図に於いて、液晶電源生
成用の供給電位Ｖddと基準電位Ｖssとの間には、分割抵
抗４９〜５１と抵抗３５〜３８のいずれか１つ、抵抗５
２，５３が直列に接続されており、各抵抗値に応じた中
間電位を生成する。特に、抵抗４９は液晶の温度補正用
の抵抗であり、一般的にはソフトウェアの制御により、
その抵抗値ＲA を可変させるものである。一般的に、Ｔ
Ｎ(twisted nematic) 及びＳＴＮ(super twisted nemat
ic) の適性バイアスは、
【０００５】
【数１】 で表され、液晶の材質及びデューティにより選択され
る。
る。
【０００６】上記バイアス選択用の抵抗３５〜３８の選
択は、２ビットの信号Ｒ1 ，Ｒ2 を公知技術のデコーダ
５４によりデコードし、その出力信号に基づいてアナロ
グスイッチ３１〜３４のいずれかをオンすることで行
う。
択は、２ビットの信号Ｒ1 ，Ｒ2 を公知技術のデコーダ
５４によりデコードし、その出力信号に基づいてアナロ
グスイッチ３１〜３４のいずれかをオンすることで行
う。
【０００７】通常、抵抗５０〜５３は同一抵抗値ＲB と
し、バイアス選択用抵抗３５〜３８はＲB のＮ倍（Ｎ＝
２〜５）の抵抗値とする。従って、抵抗３８（＝２ＲB
）を選択したときは１／６バイアス、抵抗３７（＝３
ＲB ）を選択したときは１／７バイアス、抵抗３６（＝
４ＲB ）を選択したときは１／８バイアス、抵抗３５
（＝５ＲB ）を選択したときは１／９バイアスとなる。
し、バイアス選択用抵抗３５〜３８はＲB のＮ倍（Ｎ＝
２〜５）の抵抗値とする。従って、抵抗３８（＝２ＲB
）を選択したときは１／６バイアス、抵抗３７（＝３
ＲB ）を選択したときは１／７バイアス、抵抗３６（＝
４ＲB ）を選択したときは１／８バイアス、抵抗３５
（＝５ＲB ）を選択したときは１／９バイアスとなる。
【０００８】上記分割抵抗はＤＣ電流を極力抑えるため
に高抵抗になっている。この分割抵抗で生成された中間
電位はオペアンプ回路３９〜４３で増幅され、大きな液
晶を駆動するのに十分な電流を流すように設計されてい
る。このオペアンプ回路３９〜４３の出力は安定化の為
にコンデンサ４４〜４８により保持される。
に高抵抗になっている。この分割抵抗で生成された中間
電位はオペアンプ回路３９〜４３で増幅され、大きな液
晶を駆動するのに十分な電流を流すように設計されてい
る。このオペアンプ回路３９〜４３の出力は安定化の為
にコンデンサ４４〜４８により保持される。
【０００９】いま、アナログスイッチ３４をオンし、上
記バイアス選択用の抵抗３８（＝２ＲB ）を選択し、１
／６バイアスとしたときのコモンバイアス電圧ＣＯＭ１
及びセグメントバイアス電圧ＳＥＧ１の様子は図５に示
される。
記バイアス選択用の抵抗３８（＝２ＲB ）を選択し、１
／６バイアスとしたときのコモンバイアス電圧ＣＯＭ１
及びセグメントバイアス電圧ＳＥＧ１の様子は図５に示
される。
【００１０】即ち、セグメントバイアス電圧ＳＥＧ１は
コモンバイアス電圧ＣＯＭ１がＶLCの期間のみ点燈状態
となり、その他の期間は非実燈状態となる。この場合の
コモンバイアス電圧ＣＯＭ１を基準としたセグメントバ
イアス電圧ＳＥＧ１の電位差は、点燈期間が±ＶLCであ
り、非実燈期間がＶLC3 −ＶLC4 又はＶLC2 −ＶLC1で
あり、この非点燈期間の電位差が±ＶLC／６となってい
る。
コモンバイアス電圧ＣＯＭ１がＶLCの期間のみ点燈状態
となり、その他の期間は非実燈状態となる。この場合の
コモンバイアス電圧ＣＯＭ１を基準としたセグメントバ
イアス電圧ＳＥＧ１の電位差は、点燈期間が±ＶLCであ
り、非実燈期間がＶLC3 −ＶLC4 又はＶLC2 −ＶLC1で
あり、この非点燈期間の電位差が±ＶLC／６となってい
る。
【００１１】
【発明が解決しようとする課題】しかしながら、前述し
た従来技術では、オペアンプ回路を使用する事により消
費電力が増大し低消費電力が困難であると共に、回路構
成も複雑となり、チップサイズが大型化し、更には価格
面でも高コストとなるといった問題がある。本発明は上
記問題に鑑みてなされたもので、その目的とするところ
は、低消費電力で且つ製造価格を低減できる液晶駆動回
路を提供することにある。
た従来技術では、オペアンプ回路を使用する事により消
費電力が増大し低消費電力が困難であると共に、回路構
成も複雑となり、チップサイズが大型化し、更には価格
面でも高コストとなるといった問題がある。本発明は上
記問題に鑑みてなされたもので、その目的とするところ
は、低消費電力で且つ製造価格を低減できる液晶駆動回
路を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の液晶駆動装置は、チャージポンプ用コンデ
ンサと、複数の外部端子相互間に接続される複数のコン
デンサと、複数の時分割信号を発生する論理回路と、上
記時分割信号に基づいて上記チャージポンプ用コンデン
サの接続を切り換えるアナログスイッチ回路と、を具備
し、上記チャージポンプ用コンデンサに電荷を供給し、
次のタイミングで上記時分割信号に基づいて上記アナロ
グスイッチ回路を制御して当該チャージポンプ用コンデ
ンサを上記複数のコンデンサのいずれかに並列に接続し
て、当該コンデンサに電荷を供給することにより、液晶
駆動用の中間電位を生成することを特徴とする。
に、本発明の液晶駆動装置は、チャージポンプ用コンデ
ンサと、複数の外部端子相互間に接続される複数のコン
デンサと、複数の時分割信号を発生する論理回路と、上
記時分割信号に基づいて上記チャージポンプ用コンデン
サの接続を切り換えるアナログスイッチ回路と、を具備
し、上記チャージポンプ用コンデンサに電荷を供給し、
次のタイミングで上記時分割信号に基づいて上記アナロ
グスイッチ回路を制御して当該チャージポンプ用コンデ
ンサを上記複数のコンデンサのいずれかに並列に接続し
て、当該コンデンサに電荷を供給することにより、液晶
駆動用の中間電位を生成することを特徴とする。
【００１３】即ち、この液晶駆動回路では、デコードの
信号によりアナログスイッチ回路のいずれかをオンして
バイアス選択用の抵抗のいずれかを選択し、所望とする
バイアスを設定した後、チャージポンプ用のコンデンサ
に電荷を供給し、次のタイミングで、時分割信号に基づ
いて各アナログスイッチ回路のオン／オフを制御してチ
ャージポンプ用のコンデンサを複数のコンデンサのいず
れかに並列に接続して電荷を供給し、こうして液晶駆動
用の中間電位を生成する。
信号によりアナログスイッチ回路のいずれかをオンして
バイアス選択用の抵抗のいずれかを選択し、所望とする
バイアスを設定した後、チャージポンプ用のコンデンサ
に電荷を供給し、次のタイミングで、時分割信号に基づ
いて各アナログスイッチ回路のオン／オフを制御してチ
ャージポンプ用のコンデンサを複数のコンデンサのいず
れかに並列に接続して電荷を供給し、こうして液晶駆動
用の中間電位を生成する。
【００１４】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。図１は本発明の実施の形
態に係る液晶駆動回路の構成を示す図である。同図に示
されるように、液晶電源生成用の供給電位Ｖddと基準電
位Ｖssとの間には、温度補正用の抵抗７と抵抗１，２及
びバイアス選択用の抵抗３〜６のいずれか１つが直列に
接続される。２ビットの信号Ｒ1 ，Ｒ2 の入力ポートを
有するデコーダ１０の出力は、アナログスイッチ２６〜
２９を介して抵抗３（＝ＲD ），抵抗４（＝２ＲD ），
抵抗５（＝３ＲD ），抵抗６（＝４ＲD ）にそれぞれ接
続されている。上記温度補正用の抵抗７と抵抗１の接続
端はオペアンプ回路８に接続されており、当該オペアン
プ回路８の出力はアナログスイッチ２４を介して端子Ｖ
a に接続されている。上記抵抗１と抵抗２の接続端はオ
ペアンプ回路９に接続されており、当該オペアンプ回路
９の出力はアナログスイッチ２５を介して端子Ｖｂに接
続されている。そして、この端子Ｖa と端子Ｖb の間に
はチャージポンプ用のコンデンサ１１が接続されてい
る。
実施の形態について説明する。図１は本発明の実施の形
態に係る液晶駆動回路の構成を示す図である。同図に示
されるように、液晶電源生成用の供給電位Ｖddと基準電
位Ｖssとの間には、温度補正用の抵抗７と抵抗１，２及
びバイアス選択用の抵抗３〜６のいずれか１つが直列に
接続される。２ビットの信号Ｒ1 ，Ｒ2 の入力ポートを
有するデコーダ１０の出力は、アナログスイッチ２６〜
２９を介して抵抗３（＝ＲD ），抵抗４（＝２ＲD ），
抵抗５（＝３ＲD ），抵抗６（＝４ＲD ）にそれぞれ接
続されている。上記温度補正用の抵抗７と抵抗１の接続
端はオペアンプ回路８に接続されており、当該オペアン
プ回路８の出力はアナログスイッチ２４を介して端子Ｖ
a に接続されている。上記抵抗１と抵抗２の接続端はオ
ペアンプ回路９に接続されており、当該オペアンプ回路
９の出力はアナログスイッチ２５を介して端子Ｖｂに接
続されている。そして、この端子Ｖa と端子Ｖb の間に
はチャージポンプ用のコンデンサ１１が接続されてい
る。
【００１５】この端子Ｖa はアナログスイッチ１６〜２
２を介して端子ＶLC〜ＶLC4 に接続されており、上記端
子Ｖb はアナログスイッチ１７〜２３を介して端子ＶLC
1 〜Ｖssに接続されている。そして、端子ＶLCと端子Ｖ
LC1 の間にはコンデンサ１２が接続されており、端子Ｖ
LC1 と端子ＶLC2 の間にはコンデンサ１３が接続されて
おり、端子ＶLC3 と端子ＶLC4 の間にはコンデンサ１４
が接続されており、端子ＶLC4 と端子Ｖssの間にはコン
デンサ１５が接続されている。さらに、各アナログスイ
ッチ１６〜２５には、時分割信号（φA 〜φE ）を入力
するための端子がそれぞれ接続されている。
２を介して端子ＶLC〜ＶLC4 に接続されており、上記端
子Ｖb はアナログスイッチ１７〜２３を介して端子ＶLC
1 〜Ｖssに接続されている。そして、端子ＶLCと端子Ｖ
LC1 の間にはコンデンサ１２が接続されており、端子Ｖ
LC1 と端子ＶLC2 の間にはコンデンサ１３が接続されて
おり、端子ＶLC3 と端子ＶLC4 の間にはコンデンサ１４
が接続されており、端子ＶLC4 と端子Ｖssの間にはコン
デンサ１５が接続されている。さらに、各アナログスイ
ッチ１６〜２５には、時分割信号（φA 〜φE ）を入力
するための端子がそれぞれ接続されている。
【００１６】このような構成において、２ビットの信号
Ｒ1 ，Ｒ2 を公知技術のデコーダ１０によりデコード
し、その出力信号に基づいてアナログスイッチ２６〜２
９のいずれかをオンすることで、バイアス選択用の抵抗
３〜６のいずれかを選択することができる。この実施の
形態では、このバイアス選択用の抵抗３〜６を抵抗値Ｒ
D のＮ倍（Ｎ＝１〜４）としている。従って、抵抗３
（＝ＲD ）を選択したときは１／６バイアス、抵抗４
（＝２ＲD ）を選択したときは１／７バイアス、抵抗５
（＝３ＲD ）を選択したときは１／８バイアス、抵抗６
（＝４ＲD ）を選択したときは１／９バイアスとなる。
こうしてバイアス選択用の抵抗３〜６のいずれかが選択
されると、上記抵抗１と抵抗７との接続端に接続されて
いる上記オペアンプ回路８を介して液晶駆動電圧ＶLCが
生成される。
Ｒ1 ，Ｒ2 を公知技術のデコーダ１０によりデコード
し、その出力信号に基づいてアナログスイッチ２６〜２
９のいずれかをオンすることで、バイアス選択用の抵抗
３〜６のいずれかを選択することができる。この実施の
形態では、このバイアス選択用の抵抗３〜６を抵抗値Ｒ
D のＮ倍（Ｎ＝１〜４）としている。従って、抵抗３
（＝ＲD ）を選択したときは１／６バイアス、抵抗４
（＝２ＲD ）を選択したときは１／７バイアス、抵抗５
（＝３ＲD ）を選択したときは１／８バイアス、抵抗６
（＝４ＲD ）を選択したときは１／９バイアスとなる。
こうしてバイアス選択用の抵抗３〜６のいずれかが選択
されると、上記抵抗１と抵抗７との接続端に接続されて
いる上記オペアンプ回路８を介して液晶駆動電圧ＶLCが
生成される。
【００１７】以下、アナログスイッチ２６がオンされて
バイアス選択用の抵抗３（＝ＲD ）が選択された場合、
即ち１／６バイアス時を例に挙げて動作を説明する。こ
の液晶駆動回路は、図２に示されるような複数の時分割
信号φA ，φB ，φC ，φD ，φE に基づいて、各タイ
ミングＴ1 〜Ｔ8 で時分割制御を行う。尚、この時分割
信号φA ，φB ，φC ，φD ，φE は、公知技術に係る
論理回路により生成することができるので、ここでは詳
細な説明は省略する。
バイアス選択用の抵抗３（＝ＲD ）が選択された場合、
即ち１／６バイアス時を例に挙げて動作を説明する。こ
の液晶駆動回路は、図２に示されるような複数の時分割
信号φA ，φB ，φC ，φD ，φE に基づいて、各タイ
ミングＴ1 〜Ｔ8 で時分割制御を行う。尚、この時分割
信号φA ，φB ，φC ，φD ，φE は、公知技術に係る
論理回路により生成することができるので、ここでは詳
細な説明は省略する。
【００１８】図２のタイミングＴ1 ，Ｔ3 ，Ｔ5 ，Ｔ7
（φA ＝０）では、アナログスイッチ２４，２５がオン
し、オペアンプ１０の出力がチャージポンプ用のコンデ
ンサ１１の端子Ｖa に接続され、オペアンプ回路９の出
力が端子Ｖb に接続され、電位差ＶLC／６がコンデンサ
１１にチャージされる。また、このタイミングでは、保
持用のコンデンサ１２〜１５の各端子に接続されるスイ
ッチ１６〜２３は全てオフしており、従って、チャージ
ポンプ用コンデンサ１１からいずれのコンデンサ１２〜
１５にも電荷の供給は無い（図３（ａ）参照）。
（φA ＝０）では、アナログスイッチ２４，２５がオン
し、オペアンプ１０の出力がチャージポンプ用のコンデ
ンサ１１の端子Ｖa に接続され、オペアンプ回路９の出
力が端子Ｖb に接続され、電位差ＶLC／６がコンデンサ
１１にチャージされる。また、このタイミングでは、保
持用のコンデンサ１２〜１５の各端子に接続されるスイ
ッチ１６〜２３は全てオフしており、従って、チャージ
ポンプ用コンデンサ１１からいずれのコンデンサ１２〜
１５にも電荷の供給は無い（図３（ａ）参照）。
【００１９】そして、図２のタイミングＴ2 （φB ＝
１）では、アナログスイッチ２４，２５がオフし、端子
ＶLC，ＶLC1 に接続されているアナログスイッチ１６，
１７がオンし、チャージポンプ用のコンデンサ１１と保
持用コンデンサ１２とが並列に接続され、チャージポン
プ用コンデンサ１１からコンデンサ１２に電荷が供給さ
れる（図３（ｂ）参照）。
１）では、アナログスイッチ２４，２５がオフし、端子
ＶLC，ＶLC1 に接続されているアナログスイッチ１６，
１７がオンし、チャージポンプ用のコンデンサ１１と保
持用コンデンサ１２とが並列に接続され、チャージポン
プ用コンデンサ１１からコンデンサ１２に電荷が供給さ
れる（図３（ｂ）参照）。
【００２０】さらに、図２のタイミングＴ4 （φC ＝
１）では、アナログスイッチ２４，２５がオフし、端子
ＶLC4 ，Ｖssに接続されているアナログスイッチ２２，
２３がオンし、チャージポンプ用コンデンサ１１と保持
用コンデンサ１５とが並列に接続され、チャージポンプ
用コンデンサ１１からコンデンサ１５に電荷が供給され
る（図３（ｃ）参照）。
１）では、アナログスイッチ２４，２５がオフし、端子
ＶLC4 ，Ｖssに接続されているアナログスイッチ２２，
２３がオンし、チャージポンプ用コンデンサ１１と保持
用コンデンサ１５とが並列に接続され、チャージポンプ
用コンデンサ１１からコンデンサ１５に電荷が供給され
る（図３（ｃ）参照）。
【００２１】そして、図２のタイミングＴ6 （φD ＝
１）では、アナログスイッチ２４，２５がオフし、端子
ＶLC1 ，ＶLC2 に接続されているアナログスイッチ１
８，１９がオンし、チャージポンプ用コンデンサ１１と
保持用コンデンサ１３とが並列に接続され、チャージポ
ンプ用コンデンサ１１からコンデンサ１３に電荷が供給
される（図３（ｄ）参照）。
１）では、アナログスイッチ２４，２５がオフし、端子
ＶLC1 ，ＶLC2 に接続されているアナログスイッチ１
８，１９がオンし、チャージポンプ用コンデンサ１１と
保持用コンデンサ１３とが並列に接続され、チャージポ
ンプ用コンデンサ１１からコンデンサ１３に電荷が供給
される（図３（ｄ）参照）。
【００２２】さらに、図２のタイミングＴ8 （φE ＝
１）では、アナログスイッチ２４，２５がオフし、端子
ＶLC3 ，ＶLC4 に接続されているアナログスイッチ２
０，２１がオンし、チャージポンプ用コンデンサ１１と
保持用コンデンサ１４とが並列に接続され、チャージポ
ンプ用コンデンサ１１からコンデンサ１４に電荷が供給
される（図３（ｅ）参照）。
１）では、アナログスイッチ２４，２５がオフし、端子
ＶLC3 ，ＶLC4 に接続されているアナログスイッチ２
０，２１がオンし、チャージポンプ用コンデンサ１１と
保持用コンデンサ１４とが並列に接続され、チャージポ
ンプ用コンデンサ１１からコンデンサ１４に電荷が供給
される（図３（ｅ）参照）。
【００２３】このようなタイミングＴ1 〜Ｔ8 のサイク
ルを繰り返すことにより、各端子ＶLC1 〜ＶLC4 の電位
は、 ＶLC4 ＝ＶLC／６ ＶLC3 ＝ＶLC／３ ＶLC2 ＝２・ＶLC／３ ＶLC1 ＝５・ＶLC／６ となり、こうして液晶駆動用の中間電位が生成される。
ルを繰り返すことにより、各端子ＶLC1 〜ＶLC4 の電位
は、 ＶLC4 ＝ＶLC／６ ＶLC3 ＝ＶLC／３ ＶLC2 ＝２・ＶLC／３ ＶLC1 ＝５・ＶLC／６ となり、こうして液晶駆動用の中間電位が生成される。
【００２４】従って、これと同様の考え方によりデュー
ティをＮとした場合には、 ＶLC4 ＝ＶLC／Ｎ ＶLC3 ＝２・ＶLC／Ｎ ＶLC2 ＝ＶLC・（１−２／Ｎ）＝ＶLC・（Ｎ−２）／Ｎ ＶLC1 ＝ＶLC・（１−１／Ｎ）＝ＶLC・（Ｎ−１）／Ｎ で示された液晶駆動用の中間電位を生成することができ
る。
ティをＮとした場合には、 ＶLC4 ＝ＶLC／Ｎ ＶLC3 ＝２・ＶLC／Ｎ ＶLC2 ＝ＶLC・（１−２／Ｎ）＝ＶLC・（Ｎ−２）／Ｎ ＶLC1 ＝ＶLC・（１−１／Ｎ）＝ＶLC・（Ｎ−１）／Ｎ で示された液晶駆動用の中間電位を生成することができ
る。
【００２５】以上詳述したように、本発明の液晶駆動回
路は、チャージポンプ用コンデンサと、複数の外部端子
相互間に接続される複数のコンデンサと、複数の時分割
信号を発生する論理回路と、上記時分割信号に基づいて
上記チャージポンプ用コンデンサの接続を切り換えるア
ナログスイッチ回路と、を具備し、上記チャージポンプ
用コンデンサに電荷を供給し、次のタイミングで上記時
分割信号に基づいて上記アナログスイッチ回路を制御し
て当該チャージポンプ用コンデンサを上記複数のコンデ
ンサのいずれかに並列に接続して、当該コンデンサに電
荷を供給することにより、液晶駆動用の中間電位を生成
することを特徴とする。
路は、チャージポンプ用コンデンサと、複数の外部端子
相互間に接続される複数のコンデンサと、複数の時分割
信号を発生する論理回路と、上記時分割信号に基づいて
上記チャージポンプ用コンデンサの接続を切り換えるア
ナログスイッチ回路と、を具備し、上記チャージポンプ
用コンデンサに電荷を供給し、次のタイミングで上記時
分割信号に基づいて上記アナログスイッチ回路を制御し
て当該チャージポンプ用コンデンサを上記複数のコンデ
ンサのいずれかに並列に接続して、当該コンデンサに電
荷を供給することにより、液晶駆動用の中間電位を生成
することを特徴とする。
【００２６】特に、上記複数のコンデンサは、液晶電源
生成用の供給電位を生成する端子と外部端子との間に接
続されたコンデンサと、基準電位を生成する端子と外部
端子との間に接続されたコンデンサとで分割構成されて
いる。
生成用の供給電位を生成する端子と外部端子との間に接
続されたコンデンサと、基準電位を生成する端子と外部
端子との間に接続されたコンデンサとで分割構成されて
いる。
【００２７】このような本発明の液晶駆動回路によれ
ば、コンデンサの昇圧・降圧回路によるチャージポンプ
方式を採用する事により、消費電力を大幅に低減するこ
とができる。さらに、この液晶駆動回路では、アナログ
スイッチ及び時分割回路等のデジタル系で回路が構成さ
れている為に回路が単純であり、チップサイズを小型化
することができ、価格面でも大幅にコストを削減するこ
とができる。
ば、コンデンサの昇圧・降圧回路によるチャージポンプ
方式を採用する事により、消費電力を大幅に低減するこ
とができる。さらに、この液晶駆動回路では、アナログ
スイッチ及び時分割回路等のデジタル系で回路が構成さ
れている為に回路が単純であり、チップサイズを小型化
することができ、価格面でも大幅にコストを削減するこ
とができる。
【００２８】
【発明の効果】本発明によれば、低消費電力で且つ製造
価格を低減することが可能な液晶駆動回路を提供するこ
とができる。
価格を低減することが可能な液晶駆動回路を提供するこ
とができる。
【図１】本発明の実施の形態に係る液晶駆動回路の構成
を示す図である。
を示す図である。
【図２】時分割信号φA 〜φE により制御される各タイ
ミングＴ1 〜Ｔ8 を示したタイムチャートである。
ミングＴ1 〜Ｔ8 を示したタイムチャートである。
【図３】時分割信号φA 〜φE に基づいてチャージ用コ
ンデンサが各端子に接続される様子を示した図である。
ンデンサが各端子に接続される様子を示した図である。
【図４】従来技術に係る液晶駆動回路の構成を示す図で
ある。
ある。
【図５】図４の液晶駆動回路のコモンバイアス電圧ＣＯ
Ｍ１及びセグメントバイアス電圧ＳＥＧ１、及びその電
位差を示す図である。
Ｍ１及びセグメントバイアス電圧ＳＥＧ１、及びその電
位差を示す図である。
１，２，５０〜５３ 抵抗 ３〜６，３５〜２８ バイアス選択用の抵抗 ７，４９ 液晶の温度補正用の抵抗 ８，９，３９〜４３ オペアンプ回路 １０，５４ デコーダ １１ チャージポンプ用のコンデンサ １２〜１５，４４〜４８ コンデンサ １６〜２５，３１〜３４ アナログスイッチ。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 520 G09G 3/18 H02M 3/07
Claims (2)
- 【請求項１】 チャージポンプ用コンデンサと、複数の
外部端子相互間に接続される複数のコンデンサと、複数
の時分割信号を発生する論理回路と、上記時分割信号に
基づいて上記チャージポンプ用コンデンサの接続を切り
換えるアナログスイッチ回路と、を具備し、 上記チャージポンプ用コンデンサに電荷を供給し、次の
タイミングで上記時分割信号に基づいて上記アナログス
イッチ回路を制御して当該チャージポンプ用コンデンサ
を上記複数のコンデンサのいずれかに並列に接続して、
当該コンデンサに電荷を供給することにより、液晶駆動
用の中間電位を生成することを特徴とする液晶駆動回
路。 - 【請求項２】 上記複数のコンデンサは、液晶電源生成
用の供給電位を生成する端子と外部端子との間に接続さ
れたコンデンサと、基準電位を生成する端子と外部端子
との間に接続されたコンデンサとで分割構成されている
ことを特徴とする請求項１に記載の液晶駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01017796A JP3272931B2 (ja) | 1996-01-24 | 1996-01-24 | 液晶駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01017796A JP3272931B2 (ja) | 1996-01-24 | 1996-01-24 | 液晶駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09197366A JPH09197366A (ja) | 1997-07-31 |
| JP3272931B2 true JP3272931B2 (ja) | 2002-04-08 |
Family
ID=11743013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01017796A Expired - Fee Related JP3272931B2 (ja) | 1996-01-24 | 1996-01-24 | 液晶駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3272931B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11231279A (ja) | 1998-02-12 | 1999-08-27 | Toshiba Corp | 液晶駆動回路 |
| TWI238375B (en) * | 2000-05-31 | 2005-08-21 | Toshiba Corp | Pumping circuit and flat panel display device |
| JP4541332B2 (ja) * | 2006-08-04 | 2010-09-08 | 株式会社日立製作所 | 表示装置 |
| KR101022106B1 (ko) * | 2008-08-06 | 2011-03-17 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 |
-
1996
- 1996-01-24 JP JP01017796A patent/JP3272931B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09197366A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271816B1 (en) | Power saving circuit and method for driving an active matrix display | |
| JP3572473B2 (ja) | 液晶表示制御装置 | |
| US20060267901A1 (en) | Reference clock signal generation circuit, power supply circuit, driver circuit, and electro-optical device | |
| KR20070043863A (ko) | 전하 펌프를 포함하는 장치 및 ｌｃｄ 구동기 | |
| US7230471B2 (en) | Charge pump circuit of LCD driver including driver having variable current driving capability | |
| US5218352A (en) | Liquid crystal display circuit | |
| US6229530B1 (en) | Liquid crystal driving circuit | |
| US7289116B2 (en) | Electric power unit for driving a display and a display utilizing such power unit | |
| JP3272931B2 (ja) | 液晶駆動回路 | |
| US20090140779A1 (en) | Method and apparatus for driving capacitive load, and lcd | |
| JP4277449B2 (ja) | 液晶装置の駆動方法並びに液晶装置及び電子機器 | |
| US10643568B2 (en) | Multi-mode low current dual voltage self-regulated LCD pump system | |
| JP4039414B2 (ja) | 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器 | |
| US5642126A (en) | Driving circuit for driving a display apparatus and a method for the same | |
| US5614923A (en) | Drive apparatus for a liquid crystal display screen | |
| JPH07325556A (ja) | 液晶表示装置の階調電圧生成回路 | |
| JPH06237162A (ja) | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の信号配線駆動回路 | |
| US20150154897A1 (en) | Controller and Display Apparatus with Improved Performance and Associated Methods | |
| EP0599622B1 (en) | A driving circuit for driving a display apparatus and a method for the same | |
| JP2005137066A (ja) | 電源回路 | |
| JP3299678B2 (ja) | Ｌｃｄ駆動電源回路及びｌｃｄ表示装置 | |
| JPH09197368A (ja) | 液晶表示素子駆動回路 | |
| JPH0862570A (ja) | 液晶表示素子駆動回路 | |
| JPH07288972A (ja) | チャージポンプ式昇圧回路 | |
| JP2004004816A (ja) | 液晶表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |