JP3271211B2 - Switch circuit - Google Patents
Switch circuitInfo
- Publication number
- JP3271211B2 JP3271211B2 JP15285193A JP15285193A JP3271211B2 JP 3271211 B2 JP3271211 B2 JP 3271211B2 JP 15285193 A JP15285193 A JP 15285193A JP 15285193 A JP15285193 A JP 15285193A JP 3271211 B2 JP3271211 B2 JP 3271211B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- input
- output
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、大振幅や高周波などの
信号を処理するスイッチ回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switch circuit for processing a signal having a large amplitude or a high frequency.
【０００２】[0002]
【従来の技術】図６は、従来のスイッチ回路の構成例を
示す回路図である。図６において、ＶCCは電源電圧、Ｑ
1 〜Ｑ7 はｎｐｎ型トランジスタ、Ｉ1 〜Ｉ3 は定電流
源をそれぞれ示している。2. Description of the Related Art FIG. 6 is a circuit diagram showing a configuration example of a conventional switch circuit. In FIG. 6, V CC is the power supply voltage, Q
1 to Q 7 are npn transistors, I 1 ~I 3 shows a constant current source, respectively.
【０００３】このスイッチ回路では、トランジスタＱ1
およびＱ2 のエミッタ同士が接続されて第１のトランジ
スタ差動対が構成されるとともに、トランジスタＱ3 お
よびＱ4 のエミッタ同士が接続されて第２のトランジス
タ差動対が構成され、第１のトランジスタ差動対のエミ
ッタ同士の接続中点がトランジスタＱ5 のコレクタに接
続され、第２のトランジスタ差動対のエミッタ同士の接
続中点がトランジスタＱ6 のコレクタに接続され、か
つ、トランジスタＱ5 およびＱ6 のエミッタ同士が接続
され、それらの接続中点が定電流源Ｉ1 に接続されてい
る。トランジスタＱ1 およびＱ3 のコレクタは電源電圧
ＶCCに接続され、トランジスタＱ2 およびＱ4 のコレク
タは定電流源Ｉ2 およびトランジスタＱ7 のベースに接
続されている。トランジスタＱ7 のコレクタは電源電圧
ＶCCに接続され、エミッタはトランジスタＱ2 ，Ｑ4 の
ベースおよび出力信号ＶOUT の出力端に接続され、これ
らの接続中点は定電流源Ｉ3 に接続されている。In this switch circuit, a transistor Q 1
And together with the first differential pair of transistors is configured emitters of Q 2 'is connected, a second differential pair of transistors is configured emitters of the transistors Q 3 and Q 4 are connected, the first connection point between the emitters of the differential transistor pair is connected to the collector of the transistor Q 5, the connection midpoint between the emitters of the second differential pair of transistors is connected to the collector of the transistor Q 6, and the transistor Q 5 and the emitters of Q 6 are connected, their connection point is connected to the constant current source I 1. The collector of the transistor Q 1 and Q 3 are connected to the power source voltage V CC, the collector of the transistor Q 2 and Q 4 are connected to the base of the constant current source I 2 and the transistor Q 7. The collector of the transistor Q 7 is connected to the power source voltage V CC, an emitter connected to an output end of the base and the output signal V OUT of the transistor Q 2, Q 4, these connection point is connected to the constant current source I 3 ing.
【０００４】第１のトランジスタ差動対のトランジスタ
Ｑ1 のベースが信号ＩＮ１の入力ラインに接続され、第
２のトランジスタ差動対のトランジスタＱ3 のベースが
信号ＩＮ２の入力ラインに接続されるとともに、トラン
ジスタＱ5 およびＱ6 のベースがコントロール信号ＣＴ
Ｌの入力ラインに接続されている。[0004] together with the base of the transistor to Q 1 first differential pair of transistors is connected to the input line of the signal IN1, the base of the transistor Q 3 of the second differential pair of transistors is connected to an input line of the signal IN2 the base of the transistor Q 5 and Q 6 are control signals CT
L input line.
【０００５】このような構成を有するスイッチ回路は、
コントロール信号ＣＴＬを、たとえば相補的なレベルで
トランジスタＱ5 およびＱ6 のベースに入力させること
により、第１のトランジスタ差動対および第２のトラン
ジスタ差動対のうちのいずれか一方を作動させて、出力
端から出力信号ＶOUT から信号ＩＮ１およびＩＮ２のい
ずれかを選択的に出力させるように構成されている。A switch circuit having such a configuration is
The control signal CTL, for example, by input to the base of the transistor Q 5 and Q 6 in a complementary level, and either activates the one of the first differential pair of transistors and a second differential pair of transistors , And one of the signals IN1 and IN2 is selectively output from the output terminal from the output signal VOUT .
【０００６】しかし、このスイッチ回路においては、ト
ランジスタ差動対が非選択の場合、たとえばトランジス
タＱ1 ，Ｑ2 がオフ状態にあるときに、図６に示すよう
に、トランジスタＱ1 およびＱ2 のベース・エミッタ間
容量Ｃ1 およびＣ2 を通して出力ＶOUT にクロストーク
として現れてしまうという問題がある。However, in this switch circuit, when the transistor differential pair is not selected, for example, when transistors Q 1 and Q 2 are off, as shown in FIG. 6, transistors Q 1 and Q 2 There is a problem that crosstalk appears at the output V OUT through the base-emitter capacitances C 1 and C 2 .
【０００７】そこで、この問題を解消するため、図７に
示すように、第１および第２のトランジスタ差動対のエ
ミッタ同士の接続中点と電源電圧ＶCCとの間に、大きな
抵抗値の抵抗素子Ｒ1 ，Ｒ2 を接続して、非選択側のト
ランジスタ差動対のエミッタの電位をつり上げるように
構成した回路が提案されている。[0007] In order to solve this problem, as shown in FIG. 7, between the connection point and the power supply voltage V CC of the emitters of the first and second transistor differential pair, the large resistance value A circuit has been proposed in which the resistance elements R 1 and R 2 are connected to raise the potential of the emitter of the non-selected-side transistor differential pair.
【０００８】このスイッチ回路では、非選択側のトラン
ジスタ差動対のエミッタの電位がつり上げられること
で、トランジスタのベース・エミッタ間に逆バイアスが
かかり、図８に示すように、ベース・エミッタ間容量Ｃ
1 ，Ｃ2 は小さくなる。その結果、ベース・エミッタ間
容量Ｃ1 およびＣ2 を通しての出力ＶOUT へのクロスト
ークが低減される。In this switch circuit, a reverse bias is applied between the base and the emitter of the transistor by raising the potential of the emitter of the differential pair of the non-selected transistor, and as shown in FIG. C
1 and C 2 become smaller. As a result, crosstalk to the output V OUT through the base-emitter capacitors C 1 and C 2 is reduced.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、上述し
た回路では、大振幅の信号を扱う場合や、電源電圧の差
が大きい、たとえば±５Ｖのときなどの場合には、非選
択側のトランジスタ差動対のエミッタ・ベース間に定格
以上の逆バイアスが加わることがあるため、不向きであ
る。However, in the above-described circuit, when a signal having a large amplitude is handled, or when the difference between the power supply voltages is large, for example, when the difference is ± 5 V, the transistor differential on the non-selection side is used. This is not suitable because a reverse bias exceeding the rating may be applied between the pair of emitters and the base.
【００１０】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、大振幅の信号を扱う場合や、電
源電圧の差が大きい回路などにも適用でき、しかもクロ
ストークを確実に低減できるスイッチ回路を提供するこ
とにある。The present invention has been made in view of the above circumstances, and has as its object to be applicable to a case where a signal having a large amplitude is handled, a circuit having a large difference in power supply voltage, and the like, and furthermore, the crosstalk is reliably prevented. It is to provide a switch circuit that can be reduced.
【００１１】[0011]
【課題を解決するための手段】上記目的を達成するた
め、本発明では、複数の入力回路と、選択回路と、制御
回路とを有し、上記複数の入力回路の各々は、信号入力
端子と、第１の出力端子と、エミッタが上記第１の出力
端子に接続された出力トランジスタと、エミッタ同士が
接続された２つのトランジスタを有し、一方のトランジ
スタのベースが上記信号入力端子に接続され、他方のト
ランジスタのベースが上記第１の出力端子に接続され、
当該他方のトランジスタのコレクタが上記出力トランジ
スタのベースに接続された第１のトランジスタ差動対
と、エミッタ同士が接続された２つのトランジスタを有
し、一方のトランジスタのベースが上記第１の出力端子
に接続され、他方のトランジスタのベースが基準電位に
接続され、当該他方のトランジスタのコレクタが上記出
力トランジスタのベースに接続された第２のトランジス
タ差動対と、制御信号が上記信号入力端子に入力される
信号を選択することを示す場合には上記第１のトランジ
スタ差動対のみを駆動し、当該制御信号が上記信号入力
端子に入力される信号を選択しないことを示す場合には
上記第２のトランジスタ差動対のみを駆動するスイッチ
ング部と、を含み、上記選択回路は、上記複数の入力回
路の第１の出力端子に接続された複数の入力端子と、第
２の出力端子と、エミッタが上記第２の出力端子に接続
された出力トランジスタと、エミッタ同士が接続された
２つのトランジスタを有し、一方のトランジスタのベー
スが上記対応する入力端子に接続され、他方のトランジ
スタのベースが上記第２の出力端子に接続され、当該他
方のトランジスタのコレクタが上記出力トランジスタの
ベースに接続された複数のトランジスタ差動対と、を含
み、上記制御信号を受けて、当該制御信号により選択さ
れて該当する入力回路から出力された信号が入力端子を
介して供給されるトランジスタ差動対のみを駆動し、上
記制御回路は、複数の入力信号から所定の信号を選択す
るための上記制御信号を上記複数の入力回路および選択
回路に出力する。 In order to achieve the above object, according to the present invention, a plurality of input circuits, a selection circuit, and a control circuit are provided.
And each of the plurality of input circuits has a signal input
Terminal, a first output terminal, and an emitter connected to the first output terminal.
The output transistor connected to the terminal and the emitter
With two transistors connected and one transistor
The base of the master is connected to the signal input terminal, and the other
A base of the transistor is connected to the first output terminal,
The collector of the other transistor is
First transistor differential pair connected to the base of the transistor
And two transistors with emitters connected
And the base of one of the transistors is connected to the first output terminal.
And the base of the other transistor is set to the reference potential.
And the collector of the other transistor is
Second transistor connected to the base of the force transistor
And the control signal is input to the signal input terminal.
In the case of indicating that the signal is to be selected, the first transition is performed.
Only the differential pair is driven, and the control signal is
To indicate that the signal input to the terminal is not selected
A switch for driving only the second transistor differential pair
The selection circuit includes a plurality of input circuits.
A plurality of input terminals connected to the first output terminal of the path;
2 output terminal and emitter connected to the second output terminal
Output transistor and emitter are connected
It has two transistors and one transistor base
Is connected to the corresponding input terminal, and the other
The base of the star is connected to the second output terminal.
The collector of the other transistor is
A plurality of transistor differential pairs connected to the base;
In response to the control signal, the
The signal output from the corresponding input circuit
Drive only the transistor differential pair supplied through
The control circuit selects a predetermined signal from a plurality of input signals.
The plurality of input circuits and the control signal for selecting
Output to the circuit.
【００１２】また、本発明では、上記選択回路は、エミ
ッタ同士が接続された２つのトランジスタを有し、一方
のトランジスタのベースが上記第２の出力端子に接続さ
れ、他方のトランジスタのベースが上記基準電位に接続
され、当該他方のトランジスタのコレクタが上記出力ト
ランジスタのベースに接続された非選択用トランジスタ
差動対をさらに有し、上記制御信号がいずれの入力信号
も選択しないことを示す場合には、上記非選択用トラン
ジスタ差動対のみを駆動する。 Further, according to the present invention, the selection circuit includes an emulator.
Have two transistors connected to each other,
Of the transistor is connected to the second output terminal.
And the base of the other transistor is connected to the reference potential
And the collector of the other transistor is
Non-selection transistor connected to the base of the transistor
A differential pair, wherein the control signal is any input signal
Is not selected, the non-selection
Drives only the differential pair of transistors.
【００１３】[0013]
【作用】本発明によれば、制御回路により所望の信号を
選択するための制御信号が生成され、各入力回路および
選択回路に出力される。選択すべき入力信号が入力され
る入力回路では、その出力が信号入力ラインに接続さ
れ、非選択の信号が入力される入力回路では、その出力
が定電圧源に接続され、所定の電位に保持される。選択
回路では、複数の入力回路の出力から制御信号の指示に
従い、たとえば選択信号が入力された入力回路の出力が
選択され、出力信号として出力される。According to the present invention, a control signal for selecting a desired signal is generated by the control circuit and output to each input circuit and the selection circuit. In an input circuit to which an input signal to be selected is input, its output is connected to a signal input line, and in an input circuit to which an unselected signal is input, its output is connected to a constant voltage source and held at a predetermined potential. Is done. In the selection circuit, for example, an output of the input circuit to which the selection signal has been input is selected from the outputs of the plurality of input circuits according to an instruction of the control signal, and is output as an output signal.
【００１４】また、本発明によれば、非選択の場合に
は、出力段となる選択回路の出力が所定の電位、たとえ
ば０Ｖに保持される。According to the present invention, when not selected, the output of the selection circuit serving as the output stage is held at a predetermined potential, for example, 0V.
【００１５】[0015]
【実施例】図１および図２は、本発明に係るスイッチ回
路の一実施例を示すブロック構成図で、図２は図１の回
路の機能を模式的に示している。図１において、１１〜
１３は入力回路、２０は選択回路、３０は制御回路、Ｉ
Ｎ１〜ＩＮ３は入力信号、ＳＥＬ１，ＳＥＬ２は選択信
号、ＣＴＲＬはコントロール信号、ＶOUT は出力信号を
それぞれ示している。1 and 2 are block diagrams showing one embodiment of a switch circuit according to the present invention. FIG. 2 schematically shows the function of the circuit of FIG. In FIG.
13 is an input circuit, 20 is a selection circuit, 30 is a control circuit, I
N1 to IN3 indicate input signals, SEL1 and SEL2 indicate selection signals, CTRL indicates a control signal, and VOUT indicates an output signal.
【００１６】入力回路１１〜１３は、それぞれ異なる信
号ＩＮ１〜ＩＮ３が入力され、図２に示すように、制御
回路３０によるコントロール信号ＣＴＲＬの入力に応じ
てその出力端の接続を信号入力ラインおよび定電圧源Ｖ
B 間で切り替えるスイッチング部ＳＷ11，ＳＷ12，ＳＷ
13を有する。The input circuits 11 to 13 receive different signals IN1 to IN3, respectively. As shown in FIG. 2, in response to the input of the control signal CTRL by the control circuit 30, the connection of the output terminal is connected to a signal input line and a constant. Voltage source V
Switching section SW 11 , SW 12 , SW to switch between B
With 13 .
【００１７】選択回路２０は、入力回路１１〜１３の出
力がそれぞれ入力され、図２に示すように、制御回路３
０によるコントロール信号ＣＴＲＬの入力に応じて、入
力回路１１〜１３の出力のうちの一の出力を選択するス
イッチング部ＳＷ21を有し、選択された入力回路による
入力信号ＩＮ１〜ＩＮ３のうちの一の入力信号を出力信
号ＶOUT として出力する。The selection circuit 20 receives the outputs of the input circuits 11 to 13 respectively, and as shown in FIG.
0 in response to the input of the control signal CTRL by, a switching unit SW 21 for selecting one of the outputs of the input circuit 11 to 13, one of the input signals IN1~IN3 by an input circuit selected Is output as an output signal V OUT .
【００１８】制御回路３０は、選択信号ＳＥＬ１および
ＳＥＬ２の入力レベルに応じて、３つの入力信号ＩＮ
１，ＩＮ２，ＩＮ３のうちから一の信号を選択するため
のコントロール信号ＣＴＲＬを生成し、選択回路２０お
よび入力回路１１〜１３に出力する。The control circuit 30 controls three input signals IN according to the input levels of the selection signals SEL1 and SEL2.
A control signal CTRL for selecting one signal from among IN1, IN2, and IN3 is generated and output to the selection circuit 20 and the input circuits 11 to 13.
【００１９】たとえば、選択信号ＳＥＬＩおよびＳＥＬ
２の両信号がハイレベル「Ｈ」の場合には、入力信号Ｉ
Ｎ１を選択するためのコントロール信号ＣＴＲＬ１を生
成して選択回路２０および入力回路１１に出力する。選
択信号ＳＥＬ１がハイレベル「Ｈ」で、選択信号ＳＥＬ
２がローレベル「Ｌ」の場合には、入力信号ＩＮ２を選
択するためのコントロール信号ＣＴＲＬ２を生成して選
択回路２０および入力回路１２に出力する。選択信号Ｓ
ＥＬ１がローレベル「Ｌ」で、選択信号ＳＥＬ２がハイ
レベル「Ｈ」の場合には、入力信号ＩＮ３を選択するた
めのコントロール信号ＣＴＲＬ３を生成して選択回路２
０および入力回路１３に出力する。選択信号ＳＥＬ１お
よびＳＥＬ２の両信号がローレベル「Ｌ」の場合には、
いずれの入力信号をも選択しないためのコントロール信
号ＣＴＲＬ４を生成して選択回路２０に出力する。For example, selection signals SELI and SEL
2 are high level "H", the input signal I
A control signal CTRL1 for selecting N1 is generated and output to the selection circuit 20 and the input circuit 11. When the selection signal SEL1 is at the high level “H”, the selection signal SEL is
When 2 is at a low level “L”, a control signal CTRL2 for selecting the input signal IN2 is generated and output to the selection circuit 20 and the input circuit 12. Selection signal S
When EL1 is at a low level “L” and the selection signal SEL2 is at a high level “H”, a control signal CTRL3 for selecting the input signal IN3 is generated and the selection circuit 2
0 and output to the input circuit 13. When both of the selection signals SEL1 and SEL2 are at low level “L”,
A control signal CTRL4 for not selecting any input signal is generated and output to the selection circuit 20.
【００２０】選択回路２０および入力回路１１〜１３に
入力されるコントロール信号ＣＴＲＬは、選択回路２０
のスイッチング部ＳＷ21と入力回路１１〜１３にあるス
イッチング部ＳＷ11〜ＳＷ13とを連動させ、選択された
信号が入力される入力回路においては選択回路２０の入
力と接続されている出力が信号入力ラインと接続され、
選択されない信号が入力される入力回路においては、そ
の出力は定電圧源ＶBに接続されて所定の電位に保持さ
れる。The control signal CTRL input to the selection circuit 20 and the input circuits 11 to 13 is
In conjunction with the switching section SW 21 and a switching unit SW 11 to SW 13 in the input circuit 11 to 13, the output at the input circuit is selected signal is input which is connected to the input of the selection circuit 20 signals Connected to the input line,
In the input circuit which is not selected signal is input, the output is held by being connected to a constant voltage source V B to a predetermined potential.
【００２１】次に、入力回路１１（１２，１３）、選択
回路２０および制御回路３０の具体的な構成例につい
て、図３〜図５を用いて説明する。Next, a specific configuration example of the input circuit 11 (12, 13), the selection circuit 20, and the control circuit 30 will be described with reference to FIGS.
【００２２】図３は、入力回路１１の一構成例を示す回
路図である。図３の入力回路は、ｎｐｎ型トランジスタ
Ｑ101 〜Ｑ110 、ｐｎｐ型トランジスタＰ101 〜
Ｐ104 、抵抗素子Ｒ101 〜Ｒ110 およびキャパシタＣ
101 〜Ｃ103により構成されている。また、図３におい
て、ＶCCは＋５Ｖの電源電圧、ＶEEは−５Ｖの電源電
圧、ＴINは信号ＩＮ１の入力用端子、ＴOUT は出力端
子、ＴCTRLはコントロール信号ＣＴＲＬの入力端子、Ｔ
BIASはバイアス信号ＢＩＡＳの入力端子をそれぞれ示し
ている。この回路における各素子は、以下のように接続
されている。FIG. 3 is a circuit diagram showing an example of the configuration of the input circuit 11. Input circuit of Figure 3, npn-type transistors Q 101 ~Q 110, pnp-type transistors P 101 ~
P 104, the resistance element R 101 to R 110 and capacitor C
It is constituted by 101 -C 103. In FIG. 3, V CC is a power supply voltage of +5 V, V EE is a power supply voltage of −5 V, T IN is a terminal for inputting the signal IN 1 , T OUT is an output terminal, T CTRL is an input terminal of the control signal CTRL, and T T
BIAS indicates an input terminal of the bias signal BIAS. Each element in this circuit is connected as follows.
【００２３】すなわち、トランジスタＱ101 およびＱ
102 のエミッタ同士、並びにトランジスタＱ103 および
Ｑ104 のエミッタ同士が接続されてトランジスタ差動対
が構成されている。トランジスタＱ101 のベースは入力
端子ＴINに接続され、コレクタは電源電圧ＶCCに接続さ
れ、ベースおよび入力端子ＴINの接続中点と接地ＧＮＤ
との間にはバイアス抵抗としての抵抗素子Ｒ101 が接続
されている。トランジスタＱ102 のベースはトランジス
タＱ103 のベース、トランジスタＱ107 のエミッタ、ト
ランジスタＱ108 のコレクタおよび出力端子ＴOUT に接
続され、コレクタはトランジスタＱ107 のベースに接続
されている。トランジスタＱ101 およびＱ102 のエミッ
タ同士の接続中点はトランジスタＱ105 のコレクタに接
続されている。トランジスタＱ105 のベースは端子Ｔ
CTRLに接続され、エミッタはトランジスタＱ106 のエミ
ッタに接続され、このエミッタ同士の接続中点は抵抗素
子Ｒ106 を介して電源電圧ＶEEに接続されている。That is, transistors Q 101 and Q 101
102 emitters of the, and the transistors Q 103 and Q 104 emitter connected with each other to transistor differential pair is configured. Base of the transistor Q 101 is connected to the input terminal T IN, the collector is connected to the power source voltage V CC, a base and a connection point of the input terminal T IN and the ground GND
Resistance element R 101 as a bias resistor is connected between the. The base of transistor Q 102 is connected the base of the transistor Q 103, the emitter of the transistor Q 107, to the collector and the output terminal T OUT of the transistor Q 108, the collector is connected to the base of the transistor Q 107. Connection point between the emitters of transistors Q 101 and Q 102 is connected to the collector of the transistor Q 105. The base of the transistor Q 105 is the terminal T
Connected to CTRL, the emitter is connected to the emitter of the transistor Q 106, connection point of the emitters of is connected to the power supply voltage V EE through a resistor R 106.
【００２４】トランジスタＱ103 のコレクタはトランジ
スタＱ107 のベースおよびトランジスタＰ101 のコレク
タに接続され、トランジスタＱ103 のコレクタおよびト
ランジスタＱ107 のベースの接続中点と電源電圧ＶEEと
の間には、キャパシタＣ102，Ｃ103 が並列に接続され
ている。トランジスタＱ104 のベースは接地ＧＮＤに接
続され、コレクタは電源電圧ＶCCに接続されている。そ
して、トランジスタＱ103 およびＱ104 のエミッタ同士
の接続中点はトランジスタＱ106 のコレクタに接続され
ている。トランジスタＱ106 のベースはトランジスタＱ
110 のコレクタに接続されるとともに、抵抗素子Ｒ108
を介してトランジスタＱ108 およびＱ109 のベース同士
の接続中点に接続されている。The collector of the transistor Q 103 is connected to the collector of the base and the transistor P 101 of the transistor Q 107, between the base of the connection point and the power supply voltage V EE of the collector and the transistor Q 107 of the transistor Q 103 is Capacitors C102 and C103 are connected in parallel. Base of the transistor Q 104 is is connected to the ground GND, the collector is connected to the power supply voltage V CC. The connection point between the emitters of the transistors Q 103 and Q 104 is connected to the collector of the transistor Q 106. The base of the transistor Q 106 is the transistor Q
110 and a resistor R 108
It is connected to a connection point between the base of the transistors Q 108 and Q 109 through.
【００２５】トランジスタＱ107 のコレクタは電源電圧
ＶCCに接続され、トランジスタＱ108 のエミッタは抵抗
素子Ｒ107 を介して電源電圧ＶEEに接続されている。ト
ランジスタＱ108 のベースは上述したように抵抗素子Ｒ
108 を介してトランジスタＱ106 のベースに接続される
とともに、トランジスタＱ109 のベースに接続され、ト
ランジスタＱ109 のベースは端子ＴBIASに接続されてい
る。トランジスタＱ109 のエミッタは抵抗素子Ｒ105 を
介して電源電圧ＶEEに接続され、コレクタはトランジス
タＰ103 のコレクタおよびトランジスタＰ104 のベース
に接続されている。トランジスタＱ110 のベースは抵抗
素子Ｒ109 を介して端子ＴCTRLに接続されているととも
に、抵抗素子Ｒ110 を介して電源電圧ＶEEに接続さてい
る。The collector of the transistor Q 107 is connected to the power source voltage V CC, an emitter of the transistor Q 108 is connected to a power supply voltage V EE through a resistor R 107. Resistance element R so that the base of the transistor Q 108 is described above
Is connected to the base of the transistor Q 106 through 108, it is connected to the base of the transistor Q 109, the base of the transistor Q 109 is connected to the terminal T BIAS. The emitter of the transistor Q 109 is connected to the power supply voltage V EE through a resistor R 105, the collector is connected to the base of the collector and the transistor P 104 of the transistor P 103. The base of transistor Q 110 is with is connected to the terminal T CTRL via a resistor R 109, which is connected to the power supply voltage V EE through a resistor R 110.
【００２６】トランジスタＰ101 のベースはトランジス
タＰ102 のベースに接続され、エミッタは抵抗素子Ｒ
102 を介して電源電圧ＶCCに接続されている。トランジ
スタＰ102 のベースはトランジスタＰ103 のベースに接
続され、コレクタはそのベースおよびトランジスタＰ
104 のエミッタに接続され、エミッタは抵抗素子Ｒ103
を介して電源電圧ＶCCに接続されている。トランジスタ
Ｐ103 のエミッタは抵抗素子Ｒ104 を介して電源電圧Ｖ
CCに接続されている。また、トランジスタＰ104 のベー
スはキャパシタＣ101 を介して電源電圧ＶCCに接続さ
れ、コレクタは電源電圧ＶEEに接続されている。The base of the transistor P 101 is connected to the base of the transistor P 102, the emitter resistor R
It is connected to the power supply voltage V CC via 102 . The base of transistor P 102 is connected to the base of the transistor P 103, the collector is its base and the transistor P
Are connected to 104 of the emitter, the emitter resistance element R 103
To the power supply voltage V CC via Supply voltage V emitter of transistor P 103 via a resistor R 104
Connected to CC . The base of the transistor P 104 is connected to the power source voltage V CC via the capacitor C 101, the collector is connected to the power supply voltage V EE.
【００２７】図３の入力回路においては、トランジスタ
Ｑ110 および抵抗素子Ｒ109 ，Ｒ 110 によりスイッチン
グ部ＳＷ11の要部が構成され、トランジスタＱ101 およ
びＱ102 のトランジスタ差動対により入力段が構成さ
れ、トランジスタＰ101 〜Ｐ104 、トランジスタＱ
108 ，Ｑ109 および抵抗素子Ｒ102 〜Ｒ105 ，Ｒ107 に
より定電流源が構成され、トランジスタＱ107 により出
力段が構成されている。この回路おいて、端子ＴCTRLに
入力される制御回路３０によるコントロール信号ＣＴＲ
Ｌ１はハイレベルのときは、たとえば−３．８６Ｖで入
力され、ローレベルのきには−５Ｖで入力される。ま
た、端子ＴBIASに入力されるバイアス信号ＢＩＡＳは回
路動作時は常時−３．８６Ｖのハイレベルで入力され
る。さらに、スイッチング部ＳＷ11を構成する抵抗素子
Ｒ109 およびＲ110 の抵抗値は、たとえば８ｋΩおよび
５０ｋΩに設定される。In the input circuit of FIG. 3, transistor Q 110 and resistance elements R 109 and R 110 Main part of the switching unit SW 11 is constituted by, is input stage constituted by transistor differential pair of transistors Q 101 and Q 102, transistors P 101 to P 104, the transistor Q
108, Q 109 and a constant current source by the resistance element R 102 ~R 105, R 107 is configured, the output stage by transistors Q 107 is formed. And the circuit previously, the control signal CTR by the control circuit 30 to be input to the terminal T CTRL
L1 is input at, for example, -3.86 V when it is at a high level, and is input at -5 V when it is at a low level. The bias signal BIAS is input to the terminal T BIAS during circuit operation is input at a high level at all times -3.86V. Further, resistance values of resistance elements R 109 and R 110 constituting switching unit SW 11 are set to, for example, 8 kΩ and 50 kΩ.
【００２８】次に、図３の回路のコントロール信号ＣＴ
ＲＬ１がハイレベル（−３．８６Ｖ）で入力された場合
と、ローレベル（−５Ｖ）で入力された場合、すなわち
選択時および非選択時の動作について説明する。なお、
選択時、非選択時にかかわらず、端子ＴBIASにはバイア
ス信号ＢＩＡＳは回路動作時は常時−３．８６Ｖのハイ
レベルで入力されることから、トランジスタＱ109 およ
びＱ110 には、たとえば４００μＡの電流が流れる。ま
た、入力波形は、０．７ＶPP／１．０ＶPPの２通りあ
り、いずれも帯域は、２０ＭＨｚである。Next, the control signal CT of the circuit of FIG.
Operations when RL1 is input at a high level (−3.86 V) and when RL1 is input at a low level (−5 V), that is, operations at the time of selection and non-selection will be described. In addition,
When selected, regardless of the time of non-selection, since the bias signal BIAS is that during circuit operation is input at a high level at all times -3.86V to the terminal T BIAS, the transistors Q 109 and Q 110, for example 400μA of current Flows. The input waveform, two ways of 0.7V PP /1.0V PP, both bands is 20MHz.
【００２９】選択時には、端子ＴCTRLに−３．８６Ｖの
コントロール信号ＣＴＲＬ１が入力されることから、端
子ＴCTRLに接続されるトランジスタＱ105 のベース電圧
は−３．８６Ｖとなる。一方、抵抗素子Ｒ109 を介して
端子ＴCTRLに接続されるトランジスタＱ110 のベース電
圧は、そのベース・エミッタ間電圧ＶBEを０．７５Ｖと
すると、次式で示すように−４．２５Ｖとなる。 （−５Ｖ）−（−０．７５Ｖ）＝−４．２５Ｖ したがって、抵抗素子Ｒ109 に流れる電流は、次式で示
すように、４８．７５μＡとなる。 ｛（−３．８６Ｖ）−（−４．２５Ｖ）｝／８ｋ＝４
８．７５μＡ また、抵抗素子Ｒ110 に流れる電流は、次式で示すよう
に、１５μＡとなる。 ｛（−５Ｖ）−（−４．２５Ｖ）｝／５０ｋ＝１５μＡ このため、トランジスタＱ110 のベースには３３．７５
μＡの電流が流れることから、トランジスタＱ110 はオ
ン状態となる。[0029] is selected, since the control signal CTRL1 of -3.86V is input to the terminal T CTRL, the base voltage of the transistor Q 105 is connected to the terminal T CTRL becomes -3.86V. On the other hand, assuming that the base-emitter voltage V BE is 0.75 V, the base voltage of the transistor Q 110 connected to the terminal T CTRL via the resistance element R 109 is −4.25 V as shown in the following equation. Become. (−5 V) − (− 0.75 V) = − 4.25 V Therefore, the current flowing through the resistance element R 109 is 48.75 μA as shown by the following equation. {(−3.86V) − (− 4.25V)} / 8k = 4
8.75 μA The current flowing through the resistance element R 110 is 15 μA as shown by the following equation. {(-5V) - (- 4.25V )} / 50k = 15μA Therefore, the base of the transistor Q 110 is 33.75
Since μA of current flow, the transistor Q 110 is turned on.
【００３０】トランジスタＱ110 がオン状態となったこ
とに伴い、そのコレクタ電流が流れることから、トラン
ジスタＱ110 のコレクタ電圧、すなわち、トランジスタ
Ｑ106 のベース電圧が下がる。このトランジスタＱ106
のベース電圧を、そのエミッタ同士が接続されたトラン
ジスタＱ105 のベース電圧−３．８６Ｖと比較すると、
トランジスタＱ105 のベース電圧の方が高い。したがっ
て、トランジスタＱ105 がオン状態となり、トランジス
タＱ106 はオフ状態となる。これにより、入力段を構成
するトランジスタ差動対のトランジスタＱ101 およびＱ
102 がオン状態となり、入力端子ＴINから入力された信
号ＩＮ１は、出力端子ＴOUT から信号Ｓ11として選択回
路２０に出力される。[0030] Along with the transistor Q 110 is turned on, since the flow that the collector current, the collector voltage of the transistor Q 110, i.e., the base voltage of the transistor Q 106 is lowered. This transistor Q 106
The base voltage, when compared to the base voltage -3.86V of the transistor Q 105 whose emitters connected together,
If the base voltage of the transistor Q 105 is high. Thus, the transistor Q 105 is turned on, the transistor Q 106 is turned off. Thus, the transistor differential pair constituting the input stage transistors Q 101 and Q
102 is turned on, the signal IN1 inputted from the input terminal T IN is outputted from the output terminal T OUT to the selection circuit 20 as the signal S 11.
【００３１】非選択時には、端子ＴCTRLに−５Ｖのコン
トロール信号ＣＴＲＬ１が入力されることから、端子Ｔ
CTRLに接続されるトランジスタＱ105 のベース電圧は−
５Ｖに固定される。その結果、トランジスタＱ105 はオ
フ状態となり、Ｑ106 はオン状態となる。これにより、
入力段を構成するトランジスタ差動対のトランジスタＱ
101 およびＱ102 はオフ状態、トランジスタ差動対のト
ランジスタＱ103 およびＱ104 がオン状態となる。この
とき、トランジスタＱ104 のベースが接地ＧＮＤに接続
されていることから、トランジスタＱ103 のベース電圧
も接地レベルに固定（ミュート状態と）される。このた
め、入力端子ＴINから信号ＩＮ１が入力されても、出力
端子ＴOUT のレベルは変化しない。[0031] the time of non-selection, since the -5V control signal CTRL1 is input to the terminal T CTRL, terminal T
Base voltage of the transistor Q 105 is connected to the CTRL is -
It is fixed at 5V. As a result, the transistor Q 105 is turned off and the transistor Q 106 is turned on. This allows
Transistor Q of transistor differential pair constituting input stage
101 and Q 102 are turned off, the transistor Q 103 and Q 104 of the differential transistor pair is turned on. At this time, the base of the transistor Q 104 is from the fact that is connected to the ground GND, the base voltage of the transistor Q 103 is also fixed to the ground level (muted). Therefore, even if the signal IN1 is input from the input terminal T IN , the level of the output terminal T OUT does not change.
【００３２】以上の構成および動作は、入力回路１２お
よび１３においても同様であり、その説明は省略する。The above configuration and operation are the same in input circuits 12 and 13, and the description thereof is omitted.
【００３３】次に、図４を用いて選択回路２０の構成例
について説明する。図４は、選択回路２０の一構成例を
示す回路図で、この選択回路は、ｎｐｎ型トランジスタ
Ｑ201 〜Ｑ215 、ｐｎｐ型トランジスタＰ201 〜
Ｐ204 、抵抗素子Ｒ201 〜Ｒ206 およびキャパシタＣ
201 〜Ｃ203 により構成されている。また、図４におい
て、ＶCCは＋５Ｖの電源電圧、ＶEEは−５Ｖの電源電
圧、ＴIN1 ，ＴIN2 ，ＴIN3 はそれぞれ入力回路１１，
１２，１３の出力信号Ｓ11（ＩＮ１），Ｓ12（ＩＮ
２），Ｓ13（ＩＮ３）の入力用端子、ＴOUT は出力端
子、ＴCTRL1 ，ＴCTRL2 ，ＴCTRL3 ，ＴCTRL4 はそれぞ
れコントロール信号ＣＴＲＬ１，ＣＴＲＬ２，ＣＴＲＬ
３，ＣＴＲＬ４の入力端子、ＴBIASはバイアス信号ＢＩ
ＡＳの入力端子をそれぞれ示している。この回路におけ
る各素子は、以下のように接続されている。Next, a configuration example of the selection circuit 20 will be described with reference to FIG. Figure 4 is a circuit diagram showing a structural example of the selection circuit 20, the selection circuit, npn type transistors Q 201 to Q 215, pnp-type transistors P 201 ~
P 204 , resistance elements R 201 to R 206 and capacitor C
201 to C 203 . In FIG. 4, V CC is a power supply voltage of +5 V, V EE is a power supply voltage of −5 V, and T IN1 , T IN2 , and T IN3 are input circuits 11 and 11, respectively.
The output signals S 11 (IN1) and S 12 (IN
2), S 13 (input terminal IN3), T OUT is an output terminal, T CTRL1, T CTRL2, T CTRL3, T CTRL4 each control signal CTRL1, CTRL2, CTRL
3, CTRL4 input terminal, T BIAS is bias signal BI
AS input terminals are shown. Each element in this circuit is connected as follows.
【００３４】すなわち、トランジスタＱ201 およびＱ
202 のエミッタ同士、トランジスタＱ203 およびＱ204
のエミッタ同士、トランジスタＱ205 およびＱ206 のエ
ミッタ同士、並びにトランジスタＱ207 およびＱ208 の
エミッタ同士が接続されてトランジスタ差動対が構成さ
れている。また、トランジスタＱ209 〜Ｑ212 の各エミ
ッタ同士も接続され、これらの接続中点は抵抗素子Ｒ
204 を介して電源電圧ＶEEに接続されている。That is, transistors Q 201 and Q 201
202 emitters, transistors Q 203 and Q 204
, The emitters of the transistors Q 205 and Q 206 , and the emitters of the transistors Q 207 and Q 208 are connected to form a transistor differential pair. The emitters of the transistors Q 209 to Q 212 are also connected to each other.
It is connected to the power supply voltage VEE via 204 .
【００３５】トランジスタＱ201 のベースは入力端子Ｔ
IN1 に接続され、コレクタは電源電圧ＶCCに接続されて
いる。トランジスタＱ202 のベースはトランジスタＱ
204 ，Ｑ206 ，Ｑ208 のベース、トランジスタＱ213 の
エミッタ、トランジスタＱ214 のコレクタおよび出力端
子ＴOUT に接続され、コレクタはトランジスタＱ204 ，
Ｑ206 ，Ｑ208 、Ｐ201のコレクタおよびトランジスタ
Ｑ213 のベースに接続されている。トランジスタＱ201
およびＱ202 のエミッタ同士の接続中点はトランジスタ
Ｑ209 のコレクタに接続されている。トランジスタＱ
209 のベースは端子ＴCTRL1に接続されている。The base of the transistor Q 201 is connected to the input terminal T.
Connected to IN1, the collector is connected to the power supply voltage V CC. The base of transistor Q 202 is transistor Q
204, Q 206, based Q 208, the emitter of the transistor Q 213, is connected to the collector and the output terminal T OUT of the transistor Q 214, collector transistor Q 204,
It is connected to the collectors of Q 206 , Q 208 , P 201 and the base of transistor Q 213 . Transistor Q 201
And a connection point between the emitters of Q 202 is connected to the collector of the transistor Q 209. Transistor Q
The base of 209 is connected to terminal T CTRL1 .
【００３６】トランジスタＱ203 のベースは入力端子Ｔ
IN2 に接続され、コレクタは電源電圧ＶCCに接続されて
いる。トランジスタＱ203 およびＱ204 のエミッタ同士
の接続中点はトランジスタＱ210 のコレクタに接続され
ている。トランジスタＱ210 のベースは端子ＴCTRL2に
接続されている。The base of the transistor Q 203 is an input terminal T
Connected to IN2 , the collector is connected to power supply voltage V CC . Connection point between the emitters of the transistors Q 203 and Q 204 is connected to the collector of the transistor Q 210. The base of transistor Q 210 is connected to the terminal T CTRL2.
【００３７】トランジスタＱ205 のベースは入力端子Ｔ
IN3 に接続され、コレクタは電源電圧ＶCCに接続されて
いる。トランジスタＱ205 およびＱ206 のエミッタ同士
の接続中点はトランジスタＱ211 のコレクタに接続され
ている。トランジスタＱ211 のベースは端子ＴCTRL3に
接続されている。The base of the transistor Q 205 is connected to the input terminal T.
Connected to IN3 , the collector is connected to power supply voltage V CC . The midpoint of the connection between the emitters of transistors Q 205 and Q 206 is connected to the collector of transistor Q 211 . The base of transistor Q 211 is connected to the terminal T CTRL 3.
【００３８】トランジスタＱ207 のベースは接地ＧＮＤ
に接続され、コレクタは電源電圧ＶCCに接続されてい
る。トランジスタＱ207 およびＱ208 のエミッタ同士の
接続中点はトランジスタＱ212 のコレクタに接続されて
いる。トランジスタＱ212 のベースは端子ＴCTRL4に接
続されている。The base of the transistor Q 207 is grounded GND.
, And the collector is connected to the power supply voltage V CC . Connection point between the emitters of the transistors Q 207 and Q 208 is connected to the collector of the transistor Q 212. The base of transistor Q 212 is connected to the terminal T CTRL4.
【００３９】トランジスタＱ213 のコレクタは電源電圧
ＶCCに接続され、エミッタはトランジスタＱ214 のコレ
クタに接続され、ベースは上述したようにトランジスタ
Ｑ202 ，Ｑ204 ，Ｑ206 ，Ｑ208 およびＰ201 のコレク
タに接続されているとともに、電源電圧ＶEEとの間にキ
ャパシタＣ 202 ，Ｃ 203 が並列に接続されている。トラ
ンジスタＱ214 のベースは端子ＴBIASおよびトランジス
タＱ215 のベースに接続され、エミッタは抵抗素子Ｒ
205 を介して電源電圧ＶEEに接続されている。トランジ
スタＱ215 のエミッタは抵抗素子Ｒ206 を介して電源電
圧ＶEEに接続され、コレクタはトランジスタＰ203 のコ
レクタおよびトランジスタＰ204 のベースに接続されて
いる。The collector of the transistor Q 213 is connected to the power supply voltage V CC , the emitter is connected to the collector of the transistor Q 214 , and the base is connected to the transistors Q 202 , Q 204 , Q 206 , Q 208 and P 201 as described above. together are connected to the collector, the capacitor C 20 2, C 20 3 are connected in parallel between the power supply voltage V EE. The base of transistor Q 214 is connected to the base terminal T BIAS and the transistor Q 215, an emitter resistor R
It is connected to the power supply voltage VEE via 205 . The emitter of the transistor Q 215 is connected to the power supply voltage V EE through a resistor R 206, the collector is connected to the base of the collector and the transistor P 204 of the transistor P 203.
【００４０】トランジスタＰ201 のベースはトランジス
タＰ202 のベースに接続され、エミッタは抵抗素子Ｒ
201 を介して電源電圧ＶCCに接続されている。トランジ
スタＰ202 のベースはトランジスタＰ203 のベースに接
続され、コレクタはそのベースおよびトランジスタＰ
204 のエミッタに接続され、エミッタは抵抗素子Ｒ202
を介して電源電圧ＶCCに接続されている。トランジスタ
Ｐ203 のエミッタは抵抗素子Ｒ203 を介して電源電圧Ｖ
CCに接続されている。また、トランジスタＰ204 のベー
スはキャパシタＣ201 を介して電源電圧ＶCCに接続さ
れ、コレクタは電源電圧ＶEEに接続されている。The base of the transistor P 201 is connected to the base of the transistor P 202, the emitter resistor R
It is connected to the power supply voltage V CC via 201 . The base of transistor P 202 is connected to the base of the transistor P 203, the collector is its base and the transistor P
204 connected to the emitter of the resistor R 202
To the power supply voltage V CC via Supply voltage V emitter of transistor P 203 via a resistor R 203
Connected to CC . The base of the transistor P 204 is connected to the power source voltage V CC via the capacitor C 201, the collector is connected to the power supply voltage V EE.
【００４１】図４の選択回路においては、トランジスタ
Ｑ209 〜Ｑ212 によりスイッチング部ＳＷ21が構成さ
れ、トランジスタＰ201 〜Ｐ204 、トランジスタ
Ｑ214 ，Ｑ215 および抵抗素子Ｒ201 〜Ｒ206 により定
電流源が構成され、トランジスタＱ213 により出力段が
構成されている。この回路おいても、端子ＴCTRL1 〜Ｔ
CTRL4 に入力される制御回路３０によるコントロール信
号ＣＴＲＬ１〜ＣＴＲＬ４はハイレベルのときには、た
とえば−３．８６Ｖで入力され、ローレベルのきには−
５Ｖで入力される。また、端子ＴBIASに入力されるバイ
アス信号ＢＩＡＳは回路動作時は常時−３．８６Ｖのハ
イレベルで入力される。[0041] In the selecting circuit of Figure 4, the switching unit SW 21 is constituted by the transistors Q 209 to Q 212, transistors P 201 to P 204, the transistor Q 214, Q 215 and a resistor R 201 to R 206 constant current A source is formed, and an output stage is formed by the transistor Q 213 . Also in this circuit, the terminals T CTRL1 to T CTRL1 to T
The control signals CTRL1 to CTRL4 from the control circuit 30 input to CTRL4 are input at, for example, -3.86 V when at a high level, and-at low level.
Input at 5V. The bias signal BIAS is input to the terminal T BIAS during circuit operation is input at a high level at all times -3.86V.
【００４２】この選択回路においては、制御回路３０に
よるコントロール信号ＣＴＲＬ１〜ＣＴＲＬ４のうち、
コントロール信号ＣＴＲＬ１が−３．８６Ｖで端子Ｔ
CTRL1に入力され、残りのコントロール信号ＣＴＲＬ２
〜ＣＴＲＬ４が−５Ｖで端子ＴCTRL2 〜ＴCTRL4 に入力
されると、スイッチング部ＳＷ21のトランジスタＱ209
のベース電圧が−３．８６Ｖとなり、他のトランジスタ
Ｑ210 〜Ｑ212 のベース電圧は−５Ｖとなることから、
トランジスタＱ209 のみがオン状態となり、他のトラン
ジスタＱ210 〜Ｑ212 はオフ状態となる。したがって、
トランジスタＱ201 およびＱ202 がオン状態となり、入
力端子ＴIN1 に入力された信号、すなわち入力回路１１
の出力信号Ｓ11（ＩＮ１）のみが出力端子ＴOUT に出力
され、信号ＶOUT として出力される。In this selection circuit, of the control signals CTRL1 to CTRL4 by the control circuit 30,
When the control signal CTRL1 is -3.86V and the terminal T
CTRL1 and the remaining control signal CTRL2
When ４CTRL4 is input to the terminals T CTRL2 to T CTRL4 at −5 V, the transistor Q 209 of the switching unit SW 21
Is -3.86 V, and the base voltages of the other transistors Q 210 to Q 212 are -5 V.
Only the transistor Q 209 is turned on, the other transistor Q 210 to Q 212 are turned off. Therefore,
The transistors Q 201 and Q 202 are turned on, and the signal input to the input terminal T IN1 , that is, the input circuit 11
Only the output signal S 11 (IN1) is output to the output terminal T OUT, and output as a signal V OUT.
【００４３】コントロール信号ＣＴＲＬ２が−３．８６
Ｖで端子ＴCTRL2 に入力され、残りのコントロール信号
ＣＴＲＬ１，ＣＴＲＬ３，ＣＴＲＬ４が−５Ｖで端子Ｔ
CTRL1 ，ＴCTRL3 ，ＴCTRL4 に入力されると、スイッチ
ング部ＳＷ21のトランジスタＱ210 のベース電圧が−
３．８６Ｖとなり、他のトランジスタＱ209 ，Ｑ211 ，
Ｑ212 のベース電圧は−５Ｖとなることから、トランジ
スタＱ210 のみがオン状態となり、他のトランジスタＱ
209 ，Ｑ211 ，Ｑ212 はオフ状態となる。したがって、
トランジスタＱ203 およびＱ204 がオン状態となり、入
力端子ＴIN2 に入力された信号、すなわち入力回路１２
の出力信号Ｓ12（ＩＮ２）のみが出力端子ＴOUT に出力
され、信号ＶOUT として出力される。When the control signal CTRL2 is -3.86
V is input to the terminal T CTRL2 , and the remaining control signals CTRL1, CTRL3, CTRL4 are supplied to the terminal T
CTRL1, is input to the T CTRL3, T CTRL4, the base voltage of the transistor Q 210 of the switching unit SW 21 is -
3.86 V, and the other transistors Q 209 , Q 211 ,
Base voltage of Q 212 from becoming a -5V, only the transistor Q 210 is turned on, the other transistor Q
209 , Q211 and Q212 are turned off. Therefore,
The transistors Q 203 and Q 204 are turned on, and the signal input to the input terminal T IN2 , that is, the input circuit 12
Only the output signal S 12 (IN2) is output to the output terminal T OUT, and output as a signal V OUT.
【００４４】コントロール信号ＣＴＲＬ３が−３．８６
Ｖで端子ＴCTRL3 に入力され、残りのコントロール信号
ＣＴＲＬ１，ＣＴＲＬ２，ＣＴＲＬ４が−５Ｖで端子Ｔ
CTRL1 ，ＴCTRL2 ，ＴCTRL4 に入力されると、スイッチ
ング部ＳＷ21のトランジスタＱ211 のベース電圧が−
３．８６Ｖとなり、他のトランジスタＱ209 ，Ｑ210 ，
Ｑ212 のベース電圧は−５Ｖとなることから、トランジ
スタＱ211 のみがオン状態となり、他のトランジスタＱ
209 ，Ｑ210 ，Ｑ212 はオフ状態となる。したがって、
トランジスタＱ205 およびＱ206 がオン状態となり、入
力端子ＴIN3 に入力された信号、すなわち入力回路１３
の出力信号Ｓ13（ＩＮ３）のみが出力端子ＴOUT に出力
され、信号ＶOUT として出力される。The control signal CTRL3 is -3.86.
Is input to the terminal T CTRL 3 in V, the remainder of the control signal CTRL1, CTRL2, CTRL4 is at -5V terminal T
CTRL1, is input to the T CTRL2, T CTRL4, the base voltage of the transistor Q 211 of the switching unit SW 21 is -
3.86 V, and the other transistors Q 209 , Q 210 ,
Base voltage of Q 212 from becoming a -5V, only the transistor Q 211 is turned on, the other transistor Q
209 , Q 210 and Q 212 are turned off. Therefore,
The transistors Q 205 and Q 206 are turned on, and the signal input to the input terminal T IN3 , that is, the input circuit 13
Only the output signal S 13 (IN3) is output to the output terminal T OUT, and output as a signal V OUT.
【００４５】これに対して、コントロール信号ＣＴＲＬ
４が−３．８６Ｖで端子ＴCTRL4 に入力され、残りのコ
ントロール信号ＣＴＲＬ１〜ＣＴＲＬ３が−５Ｖで端子
ＴCTRL1 〜ＴCTRL3 に入力されると、スイッチング部Ｓ
Ｗ21のトランジスタＱ212 のベース電圧が−３．８６Ｖ
となり、他のトランジスタＱ209 〜Ｑ211 のベース電圧
は−５Ｖとなることから、トランジスタＱ212 のみがオ
ン状態となり、他のトランジスタＱ209 〜Ｑ211 はオフ
状態となる。このとき、トランジスタＱ207 およびＱ
208 がオン状態となるが、トランジスタＱ207 のベース
が接地ＧＮＤに接続されていることから、トランジスタ
Ｑ208のベース電圧も接地レベルに固定（ミュート状態
と）される。したがって、出力端子ＴOUT のレベルは０
Ｖに固定され、変化しない。On the other hand, the control signal CTRL
4 is input to the terminal T CTRL4 at -3.86V, the remaining control signals CTRL1~CTRL3 is input to the terminal T CTRL1 through T CTRL 3 at -5V, the switching section S
The base voltage of the transistor Q 212 of the W 21 is -3.86V
Since the base voltages of the other transistors Q 209 to Q 211 become −5 V, only the transistor Q 212 is turned on, and the other transistors Q 209 to Q 211 are turned off. At this time, transistors Q 207 and Q
208 is turned on, since the base of the transistor Q 207 is is connected to the ground GND, the base voltage of the transistor Q 208 is also fixed to the ground level (muted). Therefore, the level of the output terminal T OUT is 0
It is fixed to V and does not change.
【００４６】次に、図５を用いて制御回路３０の構成例
について説明する。図５は、制御回路３０の一構成例を
示す回路図で、この制御回路３０は、ｎｐｎ型トランジ
スタＱ301 〜Ｑ327 、ｐｎｐ型トランジスタＰ301 〜Ｐ
314 、抵抗素子Ｒ301 〜Ｒ315 およびキャパシタＣ301
により構成されている。また、図５において、ＶCCは＋
５Ｖの電源電圧、ＶEEは−５Ｖの電源電圧、ＴSEL1は選
択信号ＳＥＬ１の入力端子、ＴSEL2は選択信号ＳＥＬ２
の入力端子、ＴCTRL1 ，ＴCTRL2 ，ＴCTRL3 ，ＴCTRL4
はそれぞれコントロール信号ＣＴＲＬ１，ＣＴＲＬ２，
ＣＴＲＬ３，ＣＴＲＬ４の出力端子、ＴBIASはバイアス
信号ＢＩＡＳの入力端子をそれぞれ示している。この回
路における各素子は、以下のように接続されている。Next, a configuration example of the control circuit 30 will be described with reference to FIG. Figure 5 is a circuit diagram showing a configuration example of a control circuit 30, the control circuit 30, npn-type transistors Q 301 to Q 327, pnp-type transistors P 301 to P
314, the resistance element R 301 to R 315 and capacitor C 301
It consists of. In FIG. 5, V CC is +
5V power supply voltage, VEE is -5V power supply voltage, T SEL1 is an input terminal of the selection signal SEL1, T SEL2 is a selection signal SEL2
Input terminal of, T CTRL1, T CTRL2, T CTRL3, T CTRL4
Are control signals CTRL1, CTRL2,
Output terminals of CTRL3 and CTRL4 and T BIAS indicate an input terminal of the bias signal BIAS, respectively. Each element in this circuit is connected as follows.
【００４７】すなわち、トランジスタＱ301 のベースは
バイアス用抵抗素子Ｒ301 を介して端子ＴSEL1に接続さ
れ、コレクタは電源電圧ＶCCに接続され、エミッタはト
ランジスタＱ303 のエミッタ、トランジスタＱ307 のコ
レクタおよびトランジスタＰ310 のベースに接続されて
いる。トランジスタＱ302 のベースはバイアス用抵抗素
子Ｒ302 を介して端子ＴSEL2に接続され、コレクタは電
源電圧ＶCCに接続され、エミッタはトランジスタＱ304
のコレクタおよびベースに接続されている。That is, the base of the transistor Q 301 is connected to the terminal T SEL1 via the bias resistor R 301 , the collector is connected to the power supply voltage V CC , the emitter is the emitter of the transistor Q 303 , and the collector of the transistor Q 307 And the base of the transistor P310 . The base of the transistor Q 302 is connected to the terminal T SEL2 via the bias resistor R 302 , the collector is connected to the power supply voltage V CC , and the emitter is the transistor Q 304
Connected to the collector and base.
【００４８】トランジスタＱ303 のベースはトランジス
タＰ309 のベースに接続され、コレクタは電源電圧ＶCC
に接続されている。トランジスタＱ304 のエミッタはト
ランジスタＱ305 のコレクタおよびベースに接続され、
トランジスタＱ305 のエミッタはトランジスタＱ306 の
コレクタに接続され、その接続中点はトランジスタＰ
312 およびＰ314 のベースにそれぞれ接続されている。The base of the transistor Q 303 is connected to the base of the transistor P 309, the collector power supply voltage V CC
It is connected to the. The emitter of the transistor Q 304 is connected to the collector and base of the transistor Q 305,
The emitter of the transistor Q 305 is connected to the collector of the transistor Q 306 , and the connection midpoint is connected to the transistor P 306.
It is connected to the bases of 312 and P 314 , respectively.
【００４９】トランジスタＱ306 のベースはトランジス
タＱ307 のベースに接続され、エミッタは抵抗素子Ｒ
315 を介して電源電圧ＶEEに接続されている。トランジ
スタＱ307 のベースはトランジスタＱ308 のベースに接
続され、エミッタは抵抗素子Ｒ314 を介して電源電圧Ｖ
EEに接続されている。トランジスタＱ308 のベースはト
ランジスタＱ309 のベースに接続され、エミッタは抵抗
素子Ｒ311 を介して電源電圧ＶEEに接続され、コレクタ
はトランジスタＰ303 のコレクタおよびトランジスタＰ
305 のベースに接続されている。トランジスタＱ309 の
ベースはトランジスタＱ310 のベースに接続され、エミ
ッタは抵抗素子Ｒ310 を介して電源電圧ＶEEに接続さ
れ、コレクタはトランジスタＱ315 のエミッタに接続さ
れ、コレクタとトランジスタＱ315 のエミッタとの接続
中点はトランジスタＰ311 のベースおよびトランジスタ
Ｐ313 のベースに接続されている。トランジスタＱ310
のベースはコレクタと接続されるとともに、トランジス
タＱ311 のベースに接続され、エミッタは抵抗素子Ｒ
309 を介して電源電圧ＶEEに接続され、ベースとコレク
タとの接続中点はトランジスタＱ312 のエミッタに接続
されている。トランジスタＱ311 のベースは端子ＴBIAS
に接続され、エミッタは抵抗素子Ｒ308 を介して電源電
圧ＶEEに接続され、コレクタはトランジスタＱ312 のベ
ースおよびトランジスタＰ302 のコレクタに接続されて
いる。トランジスタＱ312 のベースと電源電圧ＶEEとの
間にはキャパシタＣ301 が接続され、トランジスタＱ
312 のコレクタは電源電圧ＶCCに接続されている。The base of the transistor Q 306 is connected to the base of the transistor Q 307, an emitter resistor R
It is connected to the power supply voltage VEE via 315 . The base of transistor Q 307 is connected to the base of the transistor Q 308, the power supply voltage V emitter via a resistor R 314
Connected to EE . The base of transistor Q 308 is connected to the base of the transistor Q 309, the emitter is connected to the power supply voltage V EE through a resistor R 311, the collector and the transistor P of the collector transistor P 303
Connected to 305 base. The base of transistor Q 309 is connected to the base of the transistor Q 310, the emitter is connected to the power supply voltage V EE through a resistor R 310, collector connected to the emitter of the transistor Q 315, the collector and emitter of the transistor Q 315 connection point between is connected to the base of the base and the transistor P 313 of the transistor P 311. Transistor Q 310
Is connected to the base of the transistor Q 311 and the emitter is connected to the resistor R.
It is connected to the power supply voltage V EE via 309 , and the connection point between the base and the collector is connected to the emitter of the transistor Q 312 . The base of the transistor Q 311 is the terminal T BIAS
, The emitter is connected to the power supply voltage V EE via the resistor R 308 , and the collector is connected to the base of the transistor Q 312 and the collector of the transistor P 302 . A capacitor C301 is connected between the base of the transistor Q312 and the power supply voltage VEE.
The collector of 312 is connected to the power supply voltage V CC.
【００５０】トランジスタＱ313 のベースは直列に接続
された抵抗素子Ｒ303 およびＲ304の接続中点に接続さ
れ、エミッタはトランジスタＱ314 のコレクタおよびベ
ースに接続され、コレクタは電源電圧ＶCCに接続されて
いる。また、トランジスタＱ313 のエミッタとトランジ
スタＱ314 のコレクタとの接続中点はトランジスタＰ
309 のベースに接続されている。トランジスタＱ314 の
エミッタはトランジスタＱ315 のコレクタおよびベース
に接続されている。The base of the transistor Q 313 is connected to the connection point of the resistance element R 303 and R 304 are connected in series, the emitter is connected to the collector and base of the transistor Q 314, collector connected to the supply voltage V CC Have been. The connection point between the collector of the emitter and the transistor Q 314 of the transistor Q 313 is the transistor P
Connected to 309 base. The emitter of the transistor Q 314 is connected to the collector and base of the transistor Q 315.
【００５１】トランジスタＱ316 のベースはトランジス
タＱ318 およびＰ311 のコレクタに接続され、エミッタ
はトランジスタＱ317 のコレクタおよびベースに接続さ
れ、コレクタは電源電圧ＶCCに接続されている。トラン
ジスタＱ317 のベースとコレクタとの接続中点はトラン
ジスタＱ318 のベースおよび出力端子ＴCTRL1 に接続さ
れ、エミッタはトランジスタＱ321 ，Ｑ323 ，Ｑ327 の
エミッタに接続され、これらエミッタ同士の接続中点は
抵抗素子Ｒ313 を介して電源電圧ＶEEに接続されてい
る。トランジスタＱ318 のエミッタはトランジスタＱ
319 ，Ｑ324 ，Ｑ325 の接続中点に接続され、これらエ
ミッタ同士の接続中点は抵抗素子Ｒ312 を介して電源電
圧ＶEEに接続されている。Transistor Q 316 has its base connected to the collectors of transistors Q 318 and P 311 , its emitter connected to the collector and base of transistor Q 317 , and its collector connected to power supply voltage V CC . Connection point between the base and collector of the transistor Q 317 is connected to the base and the output terminal T CTRL1 of the transistor Q 318, an emitter connected to the emitter of the transistor Q 321, Q 323, Q 327 , while connecting these emitters of The point is connected to the power supply voltage VEE via the resistance element R313 . The emitter of the transistor Q 318 is the transistor Q
319 , Q 324 , and Q 325 are connected to the midpoint of connection, and the midpoint of connection between the emitters is connected to the power supply voltage VEE via the resistor R 312 .
【００５２】トランジスタＱ319 のベースはトランジス
タＱ321 のベースおよびコレクタ、並びに出力端子Ｔ
CTRL2 に接続され、コレクタはトランジスタＱ320 のベ
ースおよびトランジスタＰ312 のコレクタに接続されて
いる。トランジスタＱ320 のエミッタはトランジスタＱ
321 のべーとコレクタとの接続中点に接続され、コレク
タはトランジスタＱ322 のコレクタに接続され、これら
コレクタ同士の接続中点は電源電圧ＶCCに接続されてい
る。The base of the transistor Q 319 is the base and collector of the transistor Q 321, and the output terminal T
Connected to CTRL2, the collector is connected to the collector of the base and the transistor P 312 of the transistor Q 320. The emitter of the transistor Q 320 is the transistor Q
321 is connected to the connection point between Nobe and collector, the collector is connected to the collector of the transistor Q 322, a connection point thereof collectors each other are connected to a power supply voltage V CC.
【００５３】トランジスタＱ322 のベースはトランジス
タＱ324 およびＰ313 のコレクタに接続され、エミッタ
はトランジスタＱ323 のコレクタおよびベースに接続さ
れている。トランジスタＱ323 のベースはコレクタに接
続されるとともに、トランジスタＱ324 のベースおよび
出力端子ＴCTRL3 に接続されている。トランジスタＱ
325 のベースはトランジスタＱ327 のベースおよびコレ
クタ、並びに出力端子ＴCTRL4 に接続され、コレクタは
トランジスタＱ326 のベースおよびトランジスタＰ314
のコレクタに接続されている。トランジスタＱ326 のエ
ミッタはトランジスタＱ327 のベースとコレクタとの接
続中点に接続され、コレクタは電源電圧ＶCCに接続され
ている。The base of the transistor Q 322 is connected to the collector of the transistor Q 324 and P 313, the emitter is connected to the collector and base of the transistor Q 323. The base of transistor Q 323 is is connected to the collector is connected to the base and the output terminal T CTRL 3 of the transistor Q 324. Transistor Q
325 based being connected base and collector of the transistor Q 327, and the output terminal T CTRL4, the base and the transistor P 314 of the collector transistor Q 326
Connected to the collector. The emitter of the transistor Q 326 is connected to the connection point between the base and the collector of the transistor Q 327, the collector is connected to the power supply voltage V CC.
【００５４】トランジスタＰ301 のベースはコレクタと
接続され、エミッタは電源電圧ＶCCに接続され、ベース
とコレクタとの接続中点は抵抗素子Ｒ303 の一端に接続
されている。トランジスタＰ302 のベースは接地ＧＮＤ
に接続され、エミッタは抵抗素子Ｒ304 の一端に接続さ
れている。そして、抵抗素子Ｒ303 およびＲ304 の他端
同士の接続中点が、上述したように、トランジスタＱ
313 のベースに接続されている。The base of the transistor P 301 is connected to a collector and an emitter connected to the power source voltage V CC, a connection point between the base and the collector is connected to one end of the resistance element R 303. The base of transistor P 302 is ground GND
, And the emitter is connected to one end of the resistance element R304 . The connection point between the other ends of the resistance element R 303 and R 304 are, as described above, the transistor Q
Connected to 313 base.
【００５５】トランジスタＰ303 のベースはトランジス
タＰ304 のベースに接続され、エミッタは抵抗素子Ｒ
305 を介して電源電圧ＶCCに接続されている。トランジ
スタＰ304 のベースはコレクタと接続されるとともに、
トランジスタＰ308 のベースに接続され、コレクタとベ
ースとの接続中点はトランジスタＰ305 のエミッタに接
続され、エミッタは抵抗素子Ｒ306 を介して電源電圧Ｖ
CCに接続されいてる。トランジスタＰ305 のコレクタは
接地ＧＮＤに接続されている。トランジスタＰ308 のコ
レクタはトランジスタＰ309 およびＰ310 のエミッタに
接続され、エミッタは抵抗素子Ｒ307 を介して電源電圧
ＶCCに接続されている。トランジスタＰ309 のコレクタ
はトランジスタＰ311 およびＰ312 のエミッタに接続さ
れ、トランジスタＰ310 のコレクタはトランジスタＰ
313 およびＰ314のエミッタに接続されている。The base of the transistor P 303 is connected to the base of the transistor P 304 , and the emitter is a resistor R
It is connected to the power supply voltage V CC via 305 . The base of the transistor P 304 is connected to the collector,
Transistor P 308 is connected to the base, the middle point between the collector and the base is connected to the emitter of transistor P 305 , and the emitter is connected to power supply voltage V via resistor R 306.
Connected to CC . The collector of the transistor P 305 is connected to the ground GND. The collector of the transistor P 308 is connected to the emitter of the transistor P 309 and P 310, and the emitter is connected to the power supply voltage V CC through a resistor R 307. The collector of the transistor P 309 is connected to the emitter of the transistor P 311 and P 312, the collector of the transistor P 310 is the transistor P
313 and P 314 are connected to the emitters.
【００５６】図５の制御回路においては、電源電圧ＶCC
と接地ＧＮＤとの間に、トランジスタＰ301 およびＰ
302 は同一特性で、抵抗素子Ｒ303 ，Ｒ304 は同じ抵抗
値に設定されて接続されている。その結果、トランジス
タＱ313 のベース電圧は２．５Ｖとなっている。In the control circuit of FIG. 5, the power supply voltage V CC
Between transistors P 301 and P 301
302 has the same characteristic, and the resistance elements R 303 and R 304 are set to the same resistance value and connected. As a result, the base voltage of the transistor Q 313 has a 2.5V.
【００５７】この制御回路３０に、たとえば選択信号Ｓ
ＥＬ１，ＳＥＬ２の両信号がローレベルで入力される
と、トランジスタＱ301 およびＱ302 のベース電圧が０
Ｖとなる。トランジスタＱ301 のベース電圧が０Ｖであ
ることから、トランジスタＰ310のベース電圧は、次式
で示すように、−０．７５Ｖとなる。 ０Ｖ−０．７５Ｖ＝−０．７５Ｖ 一方、トランジスタＰ309 のベース電圧は、次式で示す
ように、０Ｖとなる。 ０Ｖ−０．７５Ｖ＋０．７５Ｖ＝０Ｖ その結果、トランジスタＰ310 がオン状態となり、トラ
ンジスタＰ309 がオフ状態となる。The control circuit 30 supplies, for example, a selection signal S
When EL1, SEL2 both signals are inputted at the low level, the base voltage of the transistor Q 301 and Q 302 is 0
V. Since the base voltage of the transistor Q 301 is 0V, the base voltage of the transistor P 310, as shown in the following equation, it becomes -0.75 V. Meanwhile 0V-0.75 V = -0.75 V, the base voltage of the transistor P 309, as shown in the following equation, becomes 0V. 0V-0.75V + 0.75V = 0V As a result, the transistor P 310 is turned on, the transistor P 309 is turned off.
【００５８】また、トランジスタＱ302 のベース電圧が
０Ｖであることから、トランジスタＰ314 のベース電圧
は、トランジスタＱ302 ，Ｑ304 ，Ｑ305 のベース・エ
ミッタ間電圧ＶBEによる電圧効果により、次式で示すよ
うに、−２．２５Ｖとなる。 ０Ｖ−０．７５Ｖ−０．７５Ｖ−０．７５Ｖ＝−２．２
５Ｖ これに対して、トランジスタＰ313 のベース電圧は、上
述したように、トランジスタＱ313 のベース電圧が２．
５Ｖに保持されていることから、トランジスタＱ313 〜
Ｑ315 のベース・エミッタ間電圧ＶBEによる電圧効果に
より、次式で示すように、０．２５Ｖとなる。 ２．５Ｖ−０．７５Ｖ−０．７５Ｖ−０．７５Ｖ＝０．
２５Ｖ その結果、トランジスタＰ314 がオン状態となり、トラ
ンジスタＰ313 がオフ状態となる。したがって、選択信
号ＳＥＬ１，ＳＥＬ２の両信号がローレベルで入力され
た場合、端子ＴCTRL4 が選択され、コントロール信号Ｃ
ＴＲＬ４が出力される。Since the base voltage of the transistor Q 302 is 0 V, the base voltage of the transistor P 314 is given by the following equation due to the voltage effect of the base-emitter voltage V BE of the transistors Q 302 , Q 304 , and Q 305. It becomes -2.25V as shown by. 0V-0.75V-0.75V-0.75V = -2.2
5V contrast, the base voltage of the transistor P 313, as described above, the base voltage of the transistor Q 313 is 2.
Since the voltage is maintained at 5 V, the transistors Q 313 to Q 313-
Due to the voltage effect of the base-emitter voltage V BE of Q 315, the voltage becomes 0.25 V as shown in the following equation. 2.5V-0.75V-0.75V-0.75V = 0.
25V As a result, the transistor P314 is turned on and the transistor P313 is turned off. Therefore, when both of the selection signals SEL1 and SEL2 are input at a low level, the terminal T CTRL4 is selected and the control signal C
TRL4 is output.
【００５９】選択信号ＳＥＬ１がローレベルで入力さ
れ、選択信号ＳＥＬ２がハイレベルで入力されると、ト
ランジスタＱ301 のベース電圧が０Ｖとなり、トランジ
スタＱ302 のベース電圧は５Ｖとなる。トランジスタＱ
301 のベース電圧が０Ｖであることから、トランジスタ
Ｐ310のベース電圧は、上述したように、−０．７５Ｖ
となり、トランジスタＰ309 のベース電圧は０Ｖとな
る。その結果、トランジスタＰ310 がオン状態となり、
トランジスタＰ309 がオフ状態となる。[0059] selection signal SEL1 is input at a low level, when the selection signal SEL2 is input at a high level, the base voltage to 0V transistor Q 301, the base voltage of the transistor Q 302 becomes 5V. Transistor Q
Since the base voltage of 301 is 0 V, the base voltage of transistor P 310 is −0.75 V, as described above.
Next, the base voltage of the transistor P 309 becomes 0V. As a result, the transistor P 310 is turned on,
The transistor P309 is turned off.
【００６０】また、トランジスタＱ302 のベース電圧が
５Ｖであることから、トランジスタＰ314 のベース電圧
は、トランジスタＱ302 ，Ｑ304 ，Ｑ305 のベース・エ
ミッタ間電圧ＶBEによる電圧効果により、次式で示すよ
うに、２．７５Ｖとなる。 ５Ｖ−０．７５Ｖ−０．７５Ｖ−０．７５Ｖ＝２．７５
Ｖ これに対して、トランジスタＰ313 のベース電圧は、上
述したように、０．２５Ｖとなる。その結果、トランジ
スタＰ314 がオフ状態となり、トランジスタＰ313 がオ
ン状態となる。したがって、選択信号ＳＥＬ１がローレ
ベルで入力され、選択信号ＳＥＬ２がハイレベルで入力
された場合、端子ＴCTRL3 が選択され、コントロール信
号ＣＴＲＬ３が出力される。Since the base voltage of the transistor Q 302 is 5 V, the base voltage of the transistor P 314 is calculated by the following equation due to the voltage effect caused by the base-emitter voltage V BE of the transistors Q 302 , Q 304 , and Q 305. It becomes 2.75V as shown by. 5V-0.75V-0.75V-0.75V = 2.75
V On the contrary, the base voltage of the transistor P 313, as described above, the 0.25 V. As a result, the transistor P314 is turned off and the transistor P313 is turned on. Therefore, when the selection signal SEL1 is input at a low level and the selection signal SEL2 is input at a high level, the terminal TCTRL3 is selected and the control signal CTRL3 is output.
【００６１】選択信号ＳＥＬ１がハイレベルで入力さ
れ、選択信号ＳＥＬ２がローレベルで入力されると、ト
ランジスタＱ301 のベース電圧が５Ｖとなり、トランジ
スタＱ302 のベース電圧は０Ｖとなる。トランジスタＱ
301 のベース電圧が５Ｖであることから、トランジスタ
Ｐ310のベース電圧は、次式で示すように、４．２５Ｖ
となる。 ５Ｖ−０．７５Ｖ＝４．２５Ｖ 一方、トランジスタＰ309 のベース電圧は、次式で示す
ように、５Ｖとなる。 ５Ｖ−０．７５Ｖ＋０．７５Ｖ＝５Ｖ その結果、トランジスタＰ310 がオフ状態となり、トラ
ンジスタＰ309 がオン状態となる。[0061] selection signal SEL1 is input at a high level, the selection signal SEL2 is input at a low level, the base voltage becomes 5V transistor Q 301, the base voltage of the transistor Q 302 becomes 0V. Transistor Q
Since the base voltage of 301 is 5 V, the base voltage of transistor P 310 is 4.25 V as shown in the following equation.
Becomes 5V-0.75 V = 4.25 V On the other hand, the base voltage of the transistor P 309, as shown in the following equation, becomes 5V. 5V-0.75V + 0.75V = 5V result, transistor P 310 is turned off, the transistor P 309 is turned on.
【００６２】また、トランジスタＱ302 のベース電圧が
０Ｖであることから、トランジスタＰ312 のベース電圧
は、トランジスタＱ302 ，Ｑ304 ，Ｑ305 のベース・エ
ミッタ間電圧ＶBEによる電圧効果により、次式で示すよ
うに、−２．２５Ｖとなる。 ０Ｖ−０．７５Ｖ−０．７５Ｖ−０．７５Ｖ＝−２．２
５Ｖ これに対して、トランジスタＰ311 のベース電圧は、上
述したように、トランジスタＱ313 のベース電圧が２．
５Ｖに保持されていることから、トランジスタＱ313 〜
Ｑ315 のベース・エミッタ間電圧ＶBEによる電圧効果に
より、０．２５Ｖとなる。その結果、トランジスタＰ
312 がオン状態となり、トランジスタＰ311 がオフ状態
となる。したがって、選択信号ＳＥＬ１がハイレベルで
入力され、選択信号ＳＥＬ２がローレベルで入力された
場合、端子ＴCTRL2 が選択され、コントロール信号ＣＴ
ＲＬ２が出力される。Since the base voltage of the transistor Q 302 is 0 V, the base voltage of the transistor P 312 is given by the following equation due to the voltage effect of the base-emitter voltage V BE of the transistors Q 302 , Q 304 , and Q 305. It becomes -2.25V as shown by. 0V-0.75V-0.75V-0.75V = -2.2
5V contrast, the base voltage of the transistor P 311, as described above, the base voltage of the transistor Q 313 is 2.
Since the voltage is maintained at 5 V, the transistors Q 313 to Q 313-
It becomes 0.25 V due to the voltage effect of the base-emitter voltage V BE of Q 315 . As a result, the transistor P
312 is turned on, and the transistor P 311 is turned off. Therefore, when the selection signal SEL1 is input at a high level and the selection signal SEL2 is input at a low level, the terminal T CTRL2 is selected and the control signal CT
RL2 is output.
【００６３】選択信号ＳＥＬ１およびＳＥＬ２の両信号
がハイレベルで入力されると、トランジスタＱ301 およ
びＱ302 のベース電圧が５Ｖとなる。トランジスタＱ
301 のベース電圧が５Ｖであることから、トランジスタ
Ｐ310のベース電圧は、上述したように４．２５Ｖとな
り、トランジスタＰ309 のベース電圧は、５Ｖとなる。
その結果、トランジスタＰ310 がオフ状態となり、トラ
ンジスタＰ309 がオン状態となる。[0063] When both signals of the selection signal SEL1 and SEL2 are input at a high level, the base voltage of the transistor Q 301 and Q 302 becomes 5V. Transistor Q
Since the base voltage of the transistor 301 is 5 V, the base voltage of the transistor P 310 is 4.25 V as described above, and the base voltage of the transistor P 309 is 5 V.
As a result, the transistor P310 is turned off, and the transistor P309 is turned on.
【００６４】また、トランジスタＱ302 のベース電圧が
５Ｖであることから、トランジスタＰ312 のベース電圧
は、トランジスタＱ302 ，Ｑ304 ，Ｑ305 のベース・エ
ミッタ間電圧ＶBEによる電圧効果により、次式で示すよ
うに、２．７５Ｖとなる。 ５Ｖ−０．７５Ｖ−０．７５Ｖ−０．７５Ｖ＝２．７５
Ｖ これに対して、トランジスタＰ311 のベース電圧は、上
述したように、０．２５Ｖとなる。その結果、トランジ
スタＰ312 がオフ状態となり、トランジスタＰ311 がオ
ン状態となる。したがって、選択信号ＳＥＬ１およびＳ
ＥＬ２の両信号がハイレベルで入力された場合、端子Ｔ
CTRL1 が選択され、コントロール信号ＣＴＲＬ１が出力
される。Since the base voltage of the transistor Q 302 is 5 V, the base voltage of the transistor P 312 is calculated by the following equation due to the voltage effect of the base-emitter voltage V BE of the transistors Q 302 , Q 304 , and Q 305. It becomes 2.75V as shown by. 5V-0.75V-0.75V-0.75V = 2.75
V On the other hand, the base voltage of the transistor P 311 is 0.25 V as described above. As a result, the transistor P 312 is turned off and the transistor P 311 is turned on. Therefore, selection signals SEL1 and S
When both signals of EL2 are input at a high level, the terminal T
CTRL1 is selected, and the control signal CTRL1 is output.
【００６５】すなわち、図１のスイッチ回路では、ま
ず、制御回路３０において、選択信号ＳＥＬ１およびＳ
ＥＬ２の入力レベルに応じて、３つの入力信号ＩＮ１，
ＩＮ２，ＩＮ３のうちから一の信号を選択するためのコ
ントロール信号ＣＴＲＬ１〜ＣＴＲＬ４が生成されて、
選択回路２０および入力回路１１〜１３に出力される。That is, in the switch circuit of FIG. 1, first, in the control circuit 30, the selection signals SEL1 and S
According to the input level of EL2, three input signals IN1,
Control signals CTRL1 to CTRL4 for selecting one signal from IN2 and IN3 are generated,
The signals are output to the selection circuit 20 and the input circuits 11 to 13.
【００６６】選択回路２０および入力回路１１〜１３に
入力されるコントロール信号ＣＴＲＬ１〜ＣＴＲＬ４
は、選択回路２０のスイッチング部ＳＷ21と入力回路１
１〜１３にあるスイッチング部ＳＷ11〜ＳＷ13とを連動
させる。したがって、選択された信号が入力される入力
回路においては、選択回路２０の入力と接続されている
出力が信号入力ラインと接続され、選択されない信号が
入力される入力回路においては、その出力は定電圧源Ｖ
B に接続されて所定の電位に保持される。そして、選択
回路２０に、入力回路１１〜１３の出力がそれぞれ入力
され、制御回路３０によるコントロール信号ＣＴＲＬ１
〜ＣＴＲＬ３の入力に応じて、入力回路１１〜１３の出
力のうちの一の出力がスイッチング部ＳＷ21により選択
されて出力信号ＶOUT として出力され、また、コントロ
ール信号ＣＴＲＬ４により出力端子ＴOUT が０Ｖに固定
される。Control signals CTRL1-CTRL4 input to selection circuit 20 and input circuits 11-13
Are the switching unit SW 21 of the selection circuit 20 and the input circuit 1
1 to 13 to interlock a switching unit SW 11 to SW 13 in. Therefore, in the input circuit to which the selected signal is input, the output connected to the input of the selection circuit 20 is connected to the signal input line, and in the input circuit to which the unselected signal is input, the output is constant. Voltage source V
Connected to B and maintained at a predetermined potential. Then, the outputs of the input circuits 11 to 13 are input to the selection circuit 20, and the control signal CTRL1
In response to an input of ～CTRL3, one of the outputs of the input circuit 11 to 13 is output as an output signal V OUT is selected by the switching unit SW 21, also the output terminal T OUT is 0V by the control signal CTRL4 Fixed to
【００６７】以上説明したように、本実施例によれば、
スイッチ回路を２段構成とし、初段のスイッチ回路とし
ての入力回路１１〜１３において、制御回路３０による
コントロール信号ＣＴＲＬ１〜ＣＴＲＬ３により選択さ
れた場合、その入力信号ＩＮ１〜ＩＮ３を通過させ、非
選択の場合には、定電圧源ＶB にその出力を接続してミ
ュート状態とし、次段のスイッチ回路としての選択回路
２０において、制御回路３０によるコントロール信号Ｃ
ＴＲＬ１〜ＣＴＲＬ３に基づいて各入力回路１１〜１３
の出力を選択して、最終的な出力信号ＶOUT を得るよう
に構成したので、クロストークは非常に小さく、クロス
トーク分離が良い。また、２段目の選択回路２０および
初段の入力回路１１〜１３を制御回路３０による同一の
コントロール信号によって制御していることから、制御
系の素子数や端子数の増加を防止できる。さらに、選択
回路２０においては、非選択時、すなわちコントロール
信号ＣＴＲＬ４を入力した場合には出力端ＴOUT を０Ｖ
に固定するように構成されているので、安定な出力状態
を保持できる。As described above, according to this embodiment,
When the switch circuit has a two-stage configuration and the input circuits 11 to 13 as the first-stage switch circuits are selected by the control signals CTRL1 to CTRL3 by the control circuit 30, the input signals IN1 to IN3 are passed and the switch circuits are not selected. the, the mute state by connecting its output to the constant voltage source V B, the selection circuit 20 as a subsequent stage of the switch circuit, the control signal C by the control circuit 30
Each of the input circuits 11 to 13 based on TRL1 to CTRL3
Is selected to obtain the final output signal V OUT , so that the crosstalk is very small and the crosstalk separation is good. Further, since the second-stage selection circuit 20 and the first-stage input circuits 11 to 13 are controlled by the same control signal from the control circuit 30, an increase in the number of elements and terminals in the control system can be prevented. Further, in the selection circuit 20, when not selected, that is, when the control signal CTRL4 is input, the output terminal T OUT is set to 0V.
, So that a stable output state can be maintained.
【００６８】[0068]
【発明の効果】以上説明したように、本発明によれば、
大振幅の信号を扱う場合や、電源電圧の差が大きい回路
などにも適用でき、クロストークを確実に低減できるス
イッチ回路を実現できる。As described above, according to the present invention,
The present invention can be applied to a case of handling a signal having a large amplitude, a circuit having a large difference in power supply voltage, and the like, and can realize a switch circuit capable of reliably reducing crosstalk.
【図１】本発明に係るスイッチ回路の一実施例を示すブ
ロック構成図である。FIG. 1 is a block diagram showing an embodiment of a switch circuit according to the present invention.
【図２】図１の回路の機能を模式的に示すブロック構成
図である。FIG. 2 is a block diagram schematically showing the function of the circuit shown in FIG. 1;
【図３】本発明に係る入力回路の具体的な構成例を示す
回路図である。FIG. 3 is a circuit diagram showing a specific configuration example of an input circuit according to the present invention.
【図４】本発明に係る選択回路の具体的な構成例を示す
回路図である。FIG. 4 is a circuit diagram showing a specific configuration example of a selection circuit according to the present invention.
【図５】本発明に係る制御回路の具体的な構成例を示す
回路図である。FIG. 5 is a circuit diagram showing a specific configuration example of a control circuit according to the present invention.
【図６】従来のスイッチ回路の構成例を示す回路図であ
る。FIG. 6 is a circuit diagram showing a configuration example of a conventional switch circuit.
【図７】図６のスイッチ回路の改良例を示す回路図であ
る。FIG. 7 is a circuit diagram showing an improved example of the switch circuit of FIG. 6;
【図８】図７の回路の特性を説明するための図である。FIG. 8 is a diagram for explaining characteristics of the circuit of FIG. 7;
１１〜１３…入力回路 ２０…選択回路 ３０…制御回路 ＩＮ１〜ＩＮ３…入力信号 ＳＥＬ１，ＳＥＬ２…選択信号 ＣＴＲＬ１〜ＣＴＲＬ４…コントロール信号 ＶOUT …出力信号11 to 13 input circuit 20 selection circuit 30 control circuit IN1 to IN3 input signal SEL1, SEL2 selection signal CTRL1 to CTRL4 control signal VOUT output signal
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−235413（ＪＰ，Ａ) 特開 平３−150923（ＪＰ，Ａ) 特開 平５−114846（ＪＰ，Ａ) 実開 平３−128331（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-3-235413 (JP, A) JP-A-3-150923 (JP, A) JP-A-5-114846 (JP, A) 128331 (JP, U) (58) Field surveyed (Int. Cl. 7 , DB name) H03K 17/00-17/70
Claims (2)
路とを有し、 上記複数の入力回路の各々は、 信号入力端子と、 第１の出力端子と、 エミッタが上記第１の出力端子に接続された出力トラン
ジスタと、 エミッタ同士が接続された２つのトランジスタを有し、
一方のトランジスタのベースが上記信号入力端子に接続
され、他方のトランジスタのベースが上記第１の出力端
子に接続され、当該他方のトランジスタのコレクタが上
記出力トランジスタのベースに接続された第１のトラン
ジスタ差動対と、 エミッタ同士が接続された２つのトランジスタを有し、
一方のトランジスタのベースが上記第１の出力端子に接
続され、他方のトランジスタのベースが基準電位に接続
され、当該他方のトランジスタのコレクタが上記出力ト
ランジスタのベースに接続された第２のトランジスタ差
動対と、 制御信号が上記信号入力端子に入力される信号を選択す
ることを示す場合には上記第１のトランジスタ差動対の
みを駆動し、当該制御信号が上記信号入力端子に入力さ
れる信号を選択しないことを示す場合には上記第２のト
ランジスタ差動対のみを駆動するスイッチング部と、を
含み、 上記選択回路は、 上記複数の入力回路の第１の出力端子に接続された複数
の入力端子と、第２の出力端子と、 エミッタが上記第２の出力端子に接続された出力トラン
ジスタと、 エミッタ同士が接続された２つのトランジスタを有し、
一方のトランジスタのベースが上記対応する入力端子に
接続され、他方のトランジスタのベースが上記第２の出
力端子に接続され、当該他方のトランジスタのコレクタ
が上記出力トランジスタのベースに接続された複数のト
ランジスタ差動対と、を含み、 上記制御信号を受けて、当該制御信号により選択されて
該当する入力回路から出力された信号が入力端子を介し
て供給されるトランジスタ差動対のみを駆動し、 上記制御回路は、 複数の入力信号から所定の信号を選択するための上記制
御信号を上記複数の入力回路および選択回路に出力する
ことを特徴とするスイッチ回路。A plurality of input circuits, a selection circuit, and a control circuit, wherein each of the plurality of input circuits has a signal input terminal, a first output terminal, and an emitter connected to the first output terminal. It has an output transistor connected to its terminal, and two transistors whose emitters are connected,
A first transistor having a base connected to the signal input terminal, a base connected to the first output terminal, and a collector connected to the base of the output transistor; It has a differential pair and two transistors whose emitters are connected,
A second transistor differential in which the base of one transistor is connected to the first output terminal, the base of the other transistor is connected to a reference potential, and the collector of the other transistor is connected to the base of the output transistor A pair, when the control signal indicates to select a signal input to the signal input terminal, only the first transistor differential pair is driven, and the control signal is a signal input to the signal input terminal. And a switching unit that drives only the second transistor differential pair, wherein the selection circuit includes a plurality of switching circuits connected to first output terminals of the plurality of input circuits. An input transistor, a second output terminal, an output transistor having an emitter connected to the second output terminal, and two transistors having emitters connected to each other. Have,
A plurality of transistors each having a base connected to the corresponding input terminal, a base connected to the second output terminal, and a collector connected to the base of the output transistor. Receiving the control signal, and driving only the transistor differential pair, which is selected by the control signal and output from the corresponding input circuit through an input terminal, A switch circuit, wherein the control circuit outputs the control signal for selecting a predetermined signal from a plurality of input signals to the plurality of input circuits and the selection circuit.
れた２つのトランジスタを有し、一方のトランジスタの
ベースが上記第２の出力端子に接続され、他方のトラン
ジスタのベースが上記基準電位に接続され、当該他方の
トランジスタのコレクタが上記出力トランジスタのベー
スに接続された非選択用トランジスタ差動対をさらに有
し、上記制御信号がいずれの入力信号も選択しないこと
を示す場合には、上記非選択用トランジスタ差動対のみ
を駆動する請求項１記載のスイッチ回路。2. The selection circuit has two transistors whose emitters are connected to each other. The base of one transistor is connected to the second output terminal, and the base of the other transistor is connected to the reference potential. If the collector of the other transistor further has a non-selection transistor differential pair connected to the base of the output transistor, and the control signal indicates that none of the input signals is selected, 2. The switch circuit according to claim 1, wherein only the selection transistor differential pair is driven.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15285193A JP3271211B2 (en) | 1993-05-31 | 1993-05-31 | Switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15285193A JP3271211B2 (en) | 1993-05-31 | 1993-05-31 | Switch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06338775A JPH06338775A (en) | 1994-12-06 |
| JP3271211B2 true JP3271211B2 (en) | 2002-04-02 |
Family
ID=15549521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15285193A Expired - Fee Related JP3271211B2 (en) | 1993-05-31 | 1993-05-31 | Switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3271211B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388005B1 (en) | 1969-11-01 | 2002-05-14 | Dow Corning Toray Silicone Co., Ltd. | Emulsion and process of preparing emulsions and oily compositions |
| US6461597B1 (en) | 1999-11-16 | 2002-10-08 | Dow Corning Toray Silicone Co., Ltd. | Method of treating hair or skin |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4018941B2 (en) | 2002-06-26 | 2007-12-05 | オリオン電機株式会社 | Signal interference prevention unit and signal processing apparatus |
| JP4702172B2 (en) * | 2006-05-15 | 2011-06-15 | 株式会社デンソー | Signal selection circuit |
-
1993
- 1993-05-31 JP JP15285193A patent/JP3271211B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388005B1 (en) | 1969-11-01 | 2002-05-14 | Dow Corning Toray Silicone Co., Ltd. | Emulsion and process of preparing emulsions and oily compositions |
| US6461597B1 (en) | 1999-11-16 | 2002-10-08 | Dow Corning Toray Silicone Co., Ltd. | Method of treating hair or skin |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06338775A (en) | 1994-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH043687B2 (en) | ||
| EP0697766B1 (en) | Buffer circuit with wide dynamic range | |
| JP3271211B2 (en) | Switch circuit | |
| US6504419B1 (en) | High-speed closed loop switch and method for video and communications signals | |
| JP2591301B2 (en) | Line characteristic circuit | |
| US4980578A (en) | Fast sense amplifier | |
| US5177380A (en) | ECL latch with single-ended and differential inputs | |
| JPS6057727B2 (en) | Muting circuit | |
| US4082964A (en) | Diode switch | |
| US5459411A (en) | Wired-OR logic circuits each having a constant current source | |
| JPS5940712A (en) | Switching amplifier | |
| JPH05183411A (en) | Analog switching circuit | |
| JP2956911B2 (en) | IC test equipment | |
| JP3002553B2 (en) | Analog switch circuit | |
| US4495469A (en) | Differential amplifier output leading circuit, and intermediate frequency amplifier using same | |
| JPS61140218A (en) | Inputting circuit | |
| JP2994173B2 (en) | Video level output circuit | |
| US5614865A (en) | Differential amplifier with improved operational range | |
| EP0487037B1 (en) | Holding circuit | |
| KR850001869B1 (en) | Decorder circuit | |
| JPS5869117A (en) | Switching circuit | |
| JPH0231522B2 (en) | ||
| JPH0540456Y2 (en) | ||
| JPH0526828Y2 (en) | ||
| KR100248613B1 (en) | Audio signal multiplexing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |